JP4035356B2 - 撮像装置およびその制御方法 - Google Patents
撮像装置およびその制御方法 Download PDFInfo
- Publication number
- JP4035356B2 JP4035356B2 JP2002108232A JP2002108232A JP4035356B2 JP 4035356 B2 JP4035356 B2 JP 4035356B2 JP 2002108232 A JP2002108232 A JP 2002108232A JP 2002108232 A JP2002108232 A JP 2002108232A JP 4035356 B2 JP4035356 B2 JP 4035356B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- image
- signal
- imaging region
- conversion unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
- H10F39/182—Colour image sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
- H04N25/683—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects by defect estimation performed on the scene signal, e.g. real time or on the fly detection
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、被写体像を撮像する撮像装置に関する。
【０００２】
【従来の技術】
ＣＣＤやＣＭＯＳセンサ等の固体撮像素子で撮像した静止画像や動画像を電子的、磁気的に各種メディアに記録及び再生するディジタルカメラ等の撮像装置がある。
【０００３】
それら撮像装置の低価格化や性能改善のため、撮像素子に用いられる半導体基板の光吸収係数が光の波長によって異なることに着目したＵＳＰ５９６５８７５に記載されている如き撮像素子（図６参照）がある。
【０００４】
同特許には、フォトダイオードをトリプルウエル構造で形成した、３層フォトダイオード構造の撮像素子の原理と画素回路が説明されている。同特許によれば、フォトダイオードはｐ型シリコン基板表面から順次拡散され、ｎ型層、ｐ型層、ｎ型層をこの順に深く形成することで、同一画素にｐｎ接合ダイオードがシリコンの深さ方向に３層形成される。ダイオードに表面側から入射した光は波長の長いものほど深く侵入する。入射波長と吸収係数はシリコン固有の値を示すので、上記３層のダイオードから別々に電流を検出することで、異なる波長帯の光信号を検出できる。
【０００５】
３層のフォトダイオードは可視光の波長帯をカバーするようにｐｎ接合の深さが設計される。３つの信号を演算処理することで、被写体像をＲ色、Ｇ色、Ｂ色の３色に色分解した信号を得ることが出来る。
【０００６】
このような撮像素子を用いることで、被写体像の色分解を行うためのカラーフィルタや空間的サンプリングによるモアレを防止する光学ローパスフィルタ等を削減する事が出来る。また、被写体像を色分解したそれぞれの色において、感度重心が一致しており色モアレが出難い利点がある。
【０００７】
【発明が解決しようとする課題】
しかしながら、半導体の深さ方向で色分解を行う撮像素子においては、暗電流のように、その発生個所が半導体の深さ方向で一定でないノイズがあると、同一画素であっても色毎に異なったノイズとなり画像を劣化させる。
【０００８】
また、上記のような撮像素子においては同一画素のそれぞれの色に対応した３つのフォトダイオードのうち、上下方向に隣接している２つのフォトダイオードがｐｎ接合を通じて互いに容量結合している。また、光電変換により発生した電荷フォトダイオードに蓄積されるにつれ、フォトダイオードの容量が変化する。そのため、ある層フォトダイオードの電位は、他の層のフォトダイオードに蓄積されている電荷量にも影響を受けることになる。さらに、最上層のフォトダイオードが飽和すると、このダイオードで過剰になった電子は、上から２層目のｐ型層でできたポテンシャル障壁を乗り越えて、最下層のフォトダイオードのｎ型領域に流入する。したがって、半導体の局部的な結晶欠陥に起因する白キズ等がある場合、欠陥の無い深さの色の信号にも影響を及ぼし画像を劣化させる。
【０００９】
本発明の目的は、半導体の深さ方向で色分解行う固体撮像素子の暗電流ノイズや白キズ等による画質劣化を低減出来る固体撮像装置およびその制御方法を提供する事である。
【００１０】
【課題を解決するための手段】
上記課題を達成するために、半導体の深さ方向に少なくとも第１および第２の光電変換部を有する画素を複数配列した撮像領域と、前記撮像領域を遮光した状態で前記第１の光電変換部で得られる信号と、前記撮像領域で被写体像を撮像することにより前記第１の光電変換部で得られる信号との差分処理と、前記撮像領域を遮光した状態で前記第２の光電変換部で得られる信号と、前記撮像領域で被写体像を撮像することにより前記第２の光電変換部で得られる信号との差分処理とを行う第１の補正手段と、前記第１の補正手段の後段に設けられ、前記撮像領域の欠陥画素の補正をする場合に、同一画素内の深さ方向の前記第１および第２の光電変換部からの信号の各々の補正を行う第２の補正手段と、前記撮像領域内の欠陥画素を検出する検出手段とを有し、前記検出手段は、同一画素内の一つの光電変換部からの信号が補正が必要と検出された場合に、前記同一画素内の他の光電変換部からの信号も補正を行うように、前記第２の補正手段を制御するとともに、前記第１の補正手段に入力される前の信号に基づいて欠陥画素を検出することを特徴とする撮像装置を提供する。
【００１１】
また、半導体の深さ方向に少なくとも第１および第２の光電変換部を有する画素を複数配列した撮像領域を遮光した状態で前記第１の光電変換部で得られる信号と、前記撮像領域で被写体像を撮像することにより前記第１の光電変換部で得られる信号との差分処理と、前記撮像領域を遮光した状態で前記第２の光電変換部で得られる信号と、前記撮像領域で被写体像を撮像することにより前記第２の光電変換部で得られる信号との差分処理とを行う第１の補正工程と、前記第１の補正工程に続けて実施され、前記撮像領域の欠陥画素の補正をする場合に、同一画素内の深さ方向の前記第１および第２の光電変換部からの信号の各々の補正を行う第２の補正工程と、前記撮像領域内の欠陥画素を検出する検出工程とを有し、前記検出工程は、同一画素内の一つの光電変換部からの信号が補正が必要と検出された場合に、前記同一画素内の他の光電変換部からの信号も補正を行うように、前記第２の補正工程を制御するとともに、前記第１の補正工程に入力される前の信号に基づいて欠陥画素を検出することを特徴とする撮像装置の制御方法を提供する。
【００１３】
【発明の実施の形態】
（第１の実施の形態）
図１に本発明の第１の実施の形態の撮像装置の構成を示す。
【００１４】
図１において１は撮影光学系、２はシャッター、３は撮像素子、４は増幅回路、５はＡ／Ｄ変換器、６は前信号処理部、７は色分離スイッチ、８は切替スイッチ、９は画像メモリ、１０は減算器、１１はキズデータメモリ、１２はキズ補正処理部、１３は後信号処理部、１４は記録部、１５は表示部である。
【００１５】
図１を用いて本発明の第１の実施の形態を説明する。
【００１６】
撮像素子３は図６のような半導体の深さ方向に複数の光電変換部であるフォトダイオ−ドを有する画素を複数配列した撮像領域を持つ撮像素子である。キズデータメモリ１１には、あらかじめ検出された撮像素子３のキズデータ（欠陥画素の位置）が記憶されている。このキズデータは例えば遮光状態で撮影した画像からある閾値を超えた画素の位置を検出することで求める。
【００１７】
撮影光学系１で結像された被写体像は、適切な露光量になるように制御駆動されるシャッター２を介して、撮像素子３で電気信号に変換される。増幅回路４では、Ａ／Ｄ変換器５の入力レンジに最適になるように増幅、あるいはレベルシフトされる。Ａ／Ｄ変換器５で、アナログ信号をデジタル化する。前信号処理部５では、デジタル化された画像データに対しクランプ等の黒レベル調整を行う。この時、３個の切替スイッチ８はそれぞれ、画像メモリ側に接続される。色分離スイッチ７は撮像素子３から出力される画像信号をそれぞれの色に対応した画像メモリに記憶するよう駆動される。つまり、深さ方向で１番浅い位置のフォトダイオ−ドからの信号は画像メモリＲに、深さ方向で２番浅い位置のフォトダイオ−ドからの信号は画像メモリＧに、深さ方向で一番深い位置のフォトダイオ−ドからの信号は画像メモリＢに、記憶される。これで、色分解された被写体像の画像データが画像メモリ９に記憶される。
【００１８】
その後、シャッター２が閉じた状態、すなわち撮像素子３が遮光された状態で被写体の撮影と同じ蓄積時間の撮影を行う。この時、３個の切替スイッチ８は画像メモリ９と反対方向すなわち減算器１０側に接続される。また、画像メモリ９は遮光された画像データと同じ位置の被写体像の画像データを減算器１０に出力する。このことにより、減算器１０からは撮像素子の暗電流に起因するムラや微小なキズが補正された被写体像の画像データが出力される。また、これらの補正は、撮像素子３で分解されたそれぞれの色毎に独立して行っている。つまり、深さ方向で１番浅い位置のフォトダイオ−ドからの暗電流信号は画像メモリＲに記憶された信号との差分処理、深さ方向で２番浅い位置のフォトダイオ−ドからの暗電流信号は画像メモリＧに記憶された信号との差分処理、深さ方向で一番深い位置のフォトダイオ−ドからの暗電流信号は画像メモリＢに記憶された信号との差分処理が行われる。
【００１９】
以上のように、本実施の形態の撮像装置は、半導体の深さ方向に少なくとも第１、第２、第３の光電変換部を有する画素を複数配列した撮像領域と、撮像領域を遮光した状態で前記第１の光電変換部で得られる信号と、撮像領域で被写体像を撮像することにより前記第１の光電変換部で得られる信号との差分処理と、撮像領域を遮光した状態で前記第２の光電変換部で得られる信号と、撮像領域で被写体像を撮像することにより前記第２の光電変換部で得られる信号との差分処理と、撮像領域を遮光した状態で前記第３の光電変換部で得られる信号と、撮像領域で被写体像を撮像することにより前記第３の光電変換部で得られる信号との差分処理とを行う９は画像メモリ及び１０は減算器からなる第１の補正手段とを有するため、それぞれの色に異なったノイズがある場合でも補正できる。
【００２０】
キズ補正処理部１２では、あらかじめキズデータメモリ１１に記憶されたキズデータに基づきキズ補正処理を行う。キズ補正された画像データは後信号処理部１１で色処理等を行った後、記録部１２、表示部１３に送られ記録、あるいは表示が行われる。
【００２１】
図２、図３、図４を用いてキズ補正処理を説明する。図２は色分解され画像メモリ９に記憶されている被写体像の画像信号のＲ色のｍ列ｎ行目付近である。この例では、ｍ列ｎ行目の画素のＲ色があらかじめキズとして検出されキズデータメモリ１１に記憶されている。キズ補正処理部１２では、キズデータメモリ１１がキズの位置情報を読み出し、キズ位置の画像データを周辺画素の同色の画像データで置き換え補間する。図２の場合、ｍ列ｎ行目の画素のＲ色がキズであるので、たとえばｍ−１列ｎ行目の画素のＲ色の画像データＲａとｍ＋１列ｎ行目の画素のＲ色の画像データＲｃを用い、その平均値をｍ列ｎ行目の画素のＲ色の画像データとする。
【００２２】
図３はＧ色の、図４Ｂ色の被写体像の画像信号のｍ列ｎ行目付近である。図３、図４のｍ列ｎ行目の画素Ｇｂ、Ｂｂは、あらかじめキズとして検出されていない。しかし、本発明では、図２のように同一画素の他の色がキズである場合、同様にすべての色の画像データにキズ補正を行う。したがって、Ｇ色の画像データＧｂはＧａとＧｃの平均値に置き換えられる。同様にＢ色の画像データＢｂはＢａとＢｃの平均値に置き換えられる。このように同一画素のどれか一つの色の画像信号があらかじめキズとして検出されている場合、すべて色の画像信号に対して同様なキズ補正処理を行うことによって、その構造上、欠陥の無い深さの色の信号にも影響を及ぼすことによる画像劣化を防ぐことが出来る。
【００２３】
以上のように、本実施の形態の撮像装置では、半導体の深さ方向に複数の光電変換部を有する画素を複数配列した撮像領域と、欠陥画素の補正をする場合に、同一画素内の深さ方向の前記複数の光電変換部からの信号の各々の補正を行うキズデ−タメモリ１１とキズ補正処理部からなる第２の補正手段とを有するため、確実にキズ補正が可能となる。
【００２４】
上記で説明した実施の形態では、画像メモリ９の前段は、時系列的に信号が送られてくる構成となっているが、撮像素子から画像メモリＲ、画像メモリＧ、画像メモリＢに並列に出力されるように、４は増幅回路、５はＡ／Ｄ変換器、６は前信号処理部をそれぞれ並列に設ける構成であってもよい。この場合、撮像素子からは、同一画素の半導体の深さ方向の３つの光電変換部からの信号が並列に読み出される構成となる。
【００２５】
（第２の実施の形態）
図５に本発明第２の実施の形態の撮像装置の構成を示す。図５において、図１と同一の構成要素には、同一の番号を付し説明を省略する。１６はキズ検出回路、１７はキズデータ混合回路である。
【００２６】
図５を用いて本発明の第２の実施例を説明する。撮像素子３は従来例で示した３層フォトダイオード構造の撮像素子である。キズ検出回路１６は、シャッター２が閉じた状態、すなわち撮像素子３が遮光された状態で撮影された、遮光時の画像データから、暗電流に起因するキズを検出する。その方法は、例えば、検出対象画素の画像データ値と、周辺の画素の画像データの平均値との比あるいは差が規定値以上のものをキズと判断し、キズデータとして出力する。
【００２７】
それぞれの色毎に検出されたキズデータはキズデータ混合回路により、同一画素のどれか一つの色がキズである場合であっても、その画素位置がキズであるデータに合成される。
【００２８】
撮影光学系１で結像された被写体像は、適切な露光量になるように制御駆動されるシャッター２を介して、撮像素子３で電気信号に変換さる。増幅回路４では、Ａ／Ｄ変換器５の入力レンジに最適になるように増幅、あるいはレベルシフトされる。Ａ／Ｄ変換器５で、アナログ信号をデジタル化する。前信号処理部５では、デジタル化された画像データに対しクランプ等の黒レベル調整を行う。この時、３個の切替スイッチ８はそれぞれ、画像メモリ９側に接続される。色分離スイッチ７は撮像素子３から出力される画像信号をそれぞれの色に対応した画像メモリ９に記憶するよう駆動される。これで、色分解された被写体像の画像データが画像メモリ９に記憶される。その後、シャッター２が閉じた状態、すなわち撮像素子３が遮光された状態で被写体の撮影と同じ蓄積時間の撮影を行う。この時、３個の切替スイッチ８は画像メモリ９と反対方向すなわち減算器１０側に接続される。同時に、遮光された画像データは、それぞれの色毎にキズ検出回路１６に入力される。キズ検出回路１６は前述したキズ検出を行いそれぞれの色毎のキズデータを出力する。また、画像メモリ９は遮光された画像データと同じ位置の被写体像の画像データを減算器１０に出力する。このことにより、減算器１０からは撮像素子の暗電流に起因するムラや微小なキズが補正された被写体像の画像データが出力される。また、これらの補正は、撮像素子３で分解されたそれぞれの色毎に独立して行っているため、それぞれの色に異なったノイズがある場合でも補正できる。キズ補正処理部１２では、３個のキズ検出回路１６から出力されるキズデータをキズデータ混合回路１７で合成した後のキズデータに基づきキズ補正処理を行う。キズ補正された画像データは後信号処理部１１で色処理等を行った後、記録部１２、表示部１３に送られ記録、あるいは表示が行われる。すべての色のキズデータをキズデータ混合回路１７で合成した後、キズ補正処理部１２で補正を行うので、その構造上、欠陥の無い深さの色の信号にも影響を及ぼすことによる画像劣化を防ぐことが出来る。また、あらかじめ、キズデータを用意する必要が無く、キズ補正が行える。
【００２９】
以上のように、本実施の形態の撮像装置は、半導体の深さ方向に複数の光電変換部を有する画素を複数配列した撮像領域と、欠陥画素の補正をする場合に、同一画素内の深さ方向の前記複数の光電変換部からの信号の各々の補正を行うキズ検出回路１６、キズデータ混合回路１７、及びキズ補正処理部１２からなる第２の補正手段とを有する撮像装置を持つため、確実にキズ補正が可能となる。
【００３０】
上記で説明した実施の形態では、画像メモリ９の前段は、時系列的に信号が送られてくる構成となっているが、撮像素子から画像メモリＲ、画像メモリＧ、画像メモリＢに並列に出力されるように、４は増幅回路、５はＡ／Ｄ変換器、６は前信号処理部をそれぞれ並列に設ける構成であってもよい。この場合、撮像素子からは、同一画素の半導体の深さ方向の３つの光電変換部からの信号が並列に読み出される構成となる。また、キズデータの検出は被写体画像撮影後としているが、例えば撮像装置の電源投入後、あるいは被写体の撮影前等、撮像装置の制御時間に余裕がある時に行っても良い。
【００３１】
なお、上記の実施の形態１、２においては、半導体の深さ方向で色分離する撮像素子の色分解数はＲ、Ｇ、Ｂの３色としているが、２色あるいは、それ以上何色であっても良い。つまり、半導体の深さ方向に少なくとも第１、第２の光電変換部を持つ構成の撮像素子である。
【００３２】
また、上記の実施の形態１、２においては、暗電流を補正する回路（第１の補正手段）及び欠陥画素を補正する回路（第２の補正手段）のいずれも有する回路を示したが、いずれか一方の回路を持つ構成であってもよい。
【００３３】
【発明の効果】
本発明によれば、良好な画像を得ることが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の撮像装置の構成図である。
【図２】Ｒ色のキズ補正を説明する図である。
【図３】Ｇ色のキズ補正を説明する図である。
【図４】Ｂ色のキズ補正を説明する図である。
【図５】本発明の第２の実施の形態の撮像装置の構成図である。
【図６】半導体の深さ方向にフォトダイオードを有する画素を説明する図である。
【符号の説明】
１ 撮影光学系
２ シャッター
３ 撮像素子
４ 増幅回路
５ Ａ／Ｄ変換器
６ 前信号処理部
７ 色分離スイッチ
８ 切替スイッチ
９ 画像信号メモリ
１０ 減算器
１１ キズデータメモリ
１２ キズ補正処理部
１３ 後信号処理部
１４ 記録部
１５ 表示部
１６ キズ検出回路
１７ キズデータ混合回路
【発明の属する技術分野】
本発明は、被写体像を撮像する撮像装置に関する。
【０００２】
【従来の技術】
ＣＣＤやＣＭＯＳセンサ等の固体撮像素子で撮像した静止画像や動画像を電子的、磁気的に各種メディアに記録及び再生するディジタルカメラ等の撮像装置がある。
【０００３】
それら撮像装置の低価格化や性能改善のため、撮像素子に用いられる半導体基板の光吸収係数が光の波長によって異なることに着目したＵＳＰ５９６５８７５に記載されている如き撮像素子（図６参照）がある。
【０００４】
同特許には、フォトダイオードをトリプルウエル構造で形成した、３層フォトダイオード構造の撮像素子の原理と画素回路が説明されている。同特許によれば、フォトダイオードはｐ型シリコン基板表面から順次拡散され、ｎ型層、ｐ型層、ｎ型層をこの順に深く形成することで、同一画素にｐｎ接合ダイオードがシリコンの深さ方向に３層形成される。ダイオードに表面側から入射した光は波長の長いものほど深く侵入する。入射波長と吸収係数はシリコン固有の値を示すので、上記３層のダイオードから別々に電流を検出することで、異なる波長帯の光信号を検出できる。
【０００５】
３層のフォトダイオードは可視光の波長帯をカバーするようにｐｎ接合の深さが設計される。３つの信号を演算処理することで、被写体像をＲ色、Ｇ色、Ｂ色の３色に色分解した信号を得ることが出来る。
【０００６】
このような撮像素子を用いることで、被写体像の色分解を行うためのカラーフィルタや空間的サンプリングによるモアレを防止する光学ローパスフィルタ等を削減する事が出来る。また、被写体像を色分解したそれぞれの色において、感度重心が一致しており色モアレが出難い利点がある。
【０００７】
【発明が解決しようとする課題】
しかしながら、半導体の深さ方向で色分解を行う撮像素子においては、暗電流のように、その発生個所が半導体の深さ方向で一定でないノイズがあると、同一画素であっても色毎に異なったノイズとなり画像を劣化させる。
【０００８】
また、上記のような撮像素子においては同一画素のそれぞれの色に対応した３つのフォトダイオードのうち、上下方向に隣接している２つのフォトダイオードがｐｎ接合を通じて互いに容量結合している。また、光電変換により発生した電荷フォトダイオードに蓄積されるにつれ、フォトダイオードの容量が変化する。そのため、ある層フォトダイオードの電位は、他の層のフォトダイオードに蓄積されている電荷量にも影響を受けることになる。さらに、最上層のフォトダイオードが飽和すると、このダイオードで過剰になった電子は、上から２層目のｐ型層でできたポテンシャル障壁を乗り越えて、最下層のフォトダイオードのｎ型領域に流入する。したがって、半導体の局部的な結晶欠陥に起因する白キズ等がある場合、欠陥の無い深さの色の信号にも影響を及ぼし画像を劣化させる。
【０００９】
本発明の目的は、半導体の深さ方向で色分解行う固体撮像素子の暗電流ノイズや白キズ等による画質劣化を低減出来る固体撮像装置およびその制御方法を提供する事である。
【００１０】
【課題を解決するための手段】
上記課題を達成するために、半導体の深さ方向に少なくとも第１および第２の光電変換部を有する画素を複数配列した撮像領域と、前記撮像領域を遮光した状態で前記第１の光電変換部で得られる信号と、前記撮像領域で被写体像を撮像することにより前記第１の光電変換部で得られる信号との差分処理と、前記撮像領域を遮光した状態で前記第２の光電変換部で得られる信号と、前記撮像領域で被写体像を撮像することにより前記第２の光電変換部で得られる信号との差分処理とを行う第１の補正手段と、前記第１の補正手段の後段に設けられ、前記撮像領域の欠陥画素の補正をする場合に、同一画素内の深さ方向の前記第１および第２の光電変換部からの信号の各々の補正を行う第２の補正手段と、前記撮像領域内の欠陥画素を検出する検出手段とを有し、前記検出手段は、同一画素内の一つの光電変換部からの信号が補正が必要と検出された場合に、前記同一画素内の他の光電変換部からの信号も補正を行うように、前記第２の補正手段を制御するとともに、前記第１の補正手段に入力される前の信号に基づいて欠陥画素を検出することを特徴とする撮像装置を提供する。
【００１１】
また、半導体の深さ方向に少なくとも第１および第２の光電変換部を有する画素を複数配列した撮像領域を遮光した状態で前記第１の光電変換部で得られる信号と、前記撮像領域で被写体像を撮像することにより前記第１の光電変換部で得られる信号との差分処理と、前記撮像領域を遮光した状態で前記第２の光電変換部で得られる信号と、前記撮像領域で被写体像を撮像することにより前記第２の光電変換部で得られる信号との差分処理とを行う第１の補正工程と、前記第１の補正工程に続けて実施され、前記撮像領域の欠陥画素の補正をする場合に、同一画素内の深さ方向の前記第１および第２の光電変換部からの信号の各々の補正を行う第２の補正工程と、前記撮像領域内の欠陥画素を検出する検出工程とを有し、前記検出工程は、同一画素内の一つの光電変換部からの信号が補正が必要と検出された場合に、前記同一画素内の他の光電変換部からの信号も補正を行うように、前記第２の補正工程を制御するとともに、前記第１の補正工程に入力される前の信号に基づいて欠陥画素を検出することを特徴とする撮像装置の制御方法を提供する。
【００１３】
【発明の実施の形態】
（第１の実施の形態）
図１に本発明の第１の実施の形態の撮像装置の構成を示す。
【００１４】
図１において１は撮影光学系、２はシャッター、３は撮像素子、４は増幅回路、５はＡ／Ｄ変換器、６は前信号処理部、７は色分離スイッチ、８は切替スイッチ、９は画像メモリ、１０は減算器、１１はキズデータメモリ、１２はキズ補正処理部、１３は後信号処理部、１４は記録部、１５は表示部である。
【００１５】
図１を用いて本発明の第１の実施の形態を説明する。
【００１６】
撮像素子３は図６のような半導体の深さ方向に複数の光電変換部であるフォトダイオ−ドを有する画素を複数配列した撮像領域を持つ撮像素子である。キズデータメモリ１１には、あらかじめ検出された撮像素子３のキズデータ（欠陥画素の位置）が記憶されている。このキズデータは例えば遮光状態で撮影した画像からある閾値を超えた画素の位置を検出することで求める。
【００１７】
撮影光学系１で結像された被写体像は、適切な露光量になるように制御駆動されるシャッター２を介して、撮像素子３で電気信号に変換される。増幅回路４では、Ａ／Ｄ変換器５の入力レンジに最適になるように増幅、あるいはレベルシフトされる。Ａ／Ｄ変換器５で、アナログ信号をデジタル化する。前信号処理部５では、デジタル化された画像データに対しクランプ等の黒レベル調整を行う。この時、３個の切替スイッチ８はそれぞれ、画像メモリ側に接続される。色分離スイッチ７は撮像素子３から出力される画像信号をそれぞれの色に対応した画像メモリに記憶するよう駆動される。つまり、深さ方向で１番浅い位置のフォトダイオ−ドからの信号は画像メモリＲに、深さ方向で２番浅い位置のフォトダイオ−ドからの信号は画像メモリＧに、深さ方向で一番深い位置のフォトダイオ−ドからの信号は画像メモリＢに、記憶される。これで、色分解された被写体像の画像データが画像メモリ９に記憶される。
【００１８】
その後、シャッター２が閉じた状態、すなわち撮像素子３が遮光された状態で被写体の撮影と同じ蓄積時間の撮影を行う。この時、３個の切替スイッチ８は画像メモリ９と反対方向すなわち減算器１０側に接続される。また、画像メモリ９は遮光された画像データと同じ位置の被写体像の画像データを減算器１０に出力する。このことにより、減算器１０からは撮像素子の暗電流に起因するムラや微小なキズが補正された被写体像の画像データが出力される。また、これらの補正は、撮像素子３で分解されたそれぞれの色毎に独立して行っている。つまり、深さ方向で１番浅い位置のフォトダイオ−ドからの暗電流信号は画像メモリＲに記憶された信号との差分処理、深さ方向で２番浅い位置のフォトダイオ−ドからの暗電流信号は画像メモリＧに記憶された信号との差分処理、深さ方向で一番深い位置のフォトダイオ−ドからの暗電流信号は画像メモリＢに記憶された信号との差分処理が行われる。
【００１９】
以上のように、本実施の形態の撮像装置は、半導体の深さ方向に少なくとも第１、第２、第３の光電変換部を有する画素を複数配列した撮像領域と、撮像領域を遮光した状態で前記第１の光電変換部で得られる信号と、撮像領域で被写体像を撮像することにより前記第１の光電変換部で得られる信号との差分処理と、撮像領域を遮光した状態で前記第２の光電変換部で得られる信号と、撮像領域で被写体像を撮像することにより前記第２の光電変換部で得られる信号との差分処理と、撮像領域を遮光した状態で前記第３の光電変換部で得られる信号と、撮像領域で被写体像を撮像することにより前記第３の光電変換部で得られる信号との差分処理とを行う９は画像メモリ及び１０は減算器からなる第１の補正手段とを有するため、それぞれの色に異なったノイズがある場合でも補正できる。
【００２０】
キズ補正処理部１２では、あらかじめキズデータメモリ１１に記憶されたキズデータに基づきキズ補正処理を行う。キズ補正された画像データは後信号処理部１１で色処理等を行った後、記録部１２、表示部１３に送られ記録、あるいは表示が行われる。
【００２１】
図２、図３、図４を用いてキズ補正処理を説明する。図２は色分解され画像メモリ９に記憶されている被写体像の画像信号のＲ色のｍ列ｎ行目付近である。この例では、ｍ列ｎ行目の画素のＲ色があらかじめキズとして検出されキズデータメモリ１１に記憶されている。キズ補正処理部１２では、キズデータメモリ１１がキズの位置情報を読み出し、キズ位置の画像データを周辺画素の同色の画像データで置き換え補間する。図２の場合、ｍ列ｎ行目の画素のＲ色がキズであるので、たとえばｍ−１列ｎ行目の画素のＲ色の画像データＲａとｍ＋１列ｎ行目の画素のＲ色の画像データＲｃを用い、その平均値をｍ列ｎ行目の画素のＲ色の画像データとする。
【００２２】
図３はＧ色の、図４Ｂ色の被写体像の画像信号のｍ列ｎ行目付近である。図３、図４のｍ列ｎ行目の画素Ｇｂ、Ｂｂは、あらかじめキズとして検出されていない。しかし、本発明では、図２のように同一画素の他の色がキズである場合、同様にすべての色の画像データにキズ補正を行う。したがって、Ｇ色の画像データＧｂはＧａとＧｃの平均値に置き換えられる。同様にＢ色の画像データＢｂはＢａとＢｃの平均値に置き換えられる。このように同一画素のどれか一つの色の画像信号があらかじめキズとして検出されている場合、すべて色の画像信号に対して同様なキズ補正処理を行うことによって、その構造上、欠陥の無い深さの色の信号にも影響を及ぼすことによる画像劣化を防ぐことが出来る。
【００２３】
以上のように、本実施の形態の撮像装置では、半導体の深さ方向に複数の光電変換部を有する画素を複数配列した撮像領域と、欠陥画素の補正をする場合に、同一画素内の深さ方向の前記複数の光電変換部からの信号の各々の補正を行うキズデ−タメモリ１１とキズ補正処理部からなる第２の補正手段とを有するため、確実にキズ補正が可能となる。
【００２４】
上記で説明した実施の形態では、画像メモリ９の前段は、時系列的に信号が送られてくる構成となっているが、撮像素子から画像メモリＲ、画像メモリＧ、画像メモリＢに並列に出力されるように、４は増幅回路、５はＡ／Ｄ変換器、６は前信号処理部をそれぞれ並列に設ける構成であってもよい。この場合、撮像素子からは、同一画素の半導体の深さ方向の３つの光電変換部からの信号が並列に読み出される構成となる。
【００２５】
（第２の実施の形態）
図５に本発明第２の実施の形態の撮像装置の構成を示す。図５において、図１と同一の構成要素には、同一の番号を付し説明を省略する。１６はキズ検出回路、１７はキズデータ混合回路である。
【００２６】
図５を用いて本発明の第２の実施例を説明する。撮像素子３は従来例で示した３層フォトダイオード構造の撮像素子である。キズ検出回路１６は、シャッター２が閉じた状態、すなわち撮像素子３が遮光された状態で撮影された、遮光時の画像データから、暗電流に起因するキズを検出する。その方法は、例えば、検出対象画素の画像データ値と、周辺の画素の画像データの平均値との比あるいは差が規定値以上のものをキズと判断し、キズデータとして出力する。
【００２７】
それぞれの色毎に検出されたキズデータはキズデータ混合回路により、同一画素のどれか一つの色がキズである場合であっても、その画素位置がキズであるデータに合成される。
【００２８】
撮影光学系１で結像された被写体像は、適切な露光量になるように制御駆動されるシャッター２を介して、撮像素子３で電気信号に変換さる。増幅回路４では、Ａ／Ｄ変換器５の入力レンジに最適になるように増幅、あるいはレベルシフトされる。Ａ／Ｄ変換器５で、アナログ信号をデジタル化する。前信号処理部５では、デジタル化された画像データに対しクランプ等の黒レベル調整を行う。この時、３個の切替スイッチ８はそれぞれ、画像メモリ９側に接続される。色分離スイッチ７は撮像素子３から出力される画像信号をそれぞれの色に対応した画像メモリ９に記憶するよう駆動される。これで、色分解された被写体像の画像データが画像メモリ９に記憶される。その後、シャッター２が閉じた状態、すなわち撮像素子３が遮光された状態で被写体の撮影と同じ蓄積時間の撮影を行う。この時、３個の切替スイッチ８は画像メモリ９と反対方向すなわち減算器１０側に接続される。同時に、遮光された画像データは、それぞれの色毎にキズ検出回路１６に入力される。キズ検出回路１６は前述したキズ検出を行いそれぞれの色毎のキズデータを出力する。また、画像メモリ９は遮光された画像データと同じ位置の被写体像の画像データを減算器１０に出力する。このことにより、減算器１０からは撮像素子の暗電流に起因するムラや微小なキズが補正された被写体像の画像データが出力される。また、これらの補正は、撮像素子３で分解されたそれぞれの色毎に独立して行っているため、それぞれの色に異なったノイズがある場合でも補正できる。キズ補正処理部１２では、３個のキズ検出回路１６から出力されるキズデータをキズデータ混合回路１７で合成した後のキズデータに基づきキズ補正処理を行う。キズ補正された画像データは後信号処理部１１で色処理等を行った後、記録部１２、表示部１３に送られ記録、あるいは表示が行われる。すべての色のキズデータをキズデータ混合回路１７で合成した後、キズ補正処理部１２で補正を行うので、その構造上、欠陥の無い深さの色の信号にも影響を及ぼすことによる画像劣化を防ぐことが出来る。また、あらかじめ、キズデータを用意する必要が無く、キズ補正が行える。
【００２９】
以上のように、本実施の形態の撮像装置は、半導体の深さ方向に複数の光電変換部を有する画素を複数配列した撮像領域と、欠陥画素の補正をする場合に、同一画素内の深さ方向の前記複数の光電変換部からの信号の各々の補正を行うキズ検出回路１６、キズデータ混合回路１７、及びキズ補正処理部１２からなる第２の補正手段とを有する撮像装置を持つため、確実にキズ補正が可能となる。
【００３０】
上記で説明した実施の形態では、画像メモリ９の前段は、時系列的に信号が送られてくる構成となっているが、撮像素子から画像メモリＲ、画像メモリＧ、画像メモリＢに並列に出力されるように、４は増幅回路、５はＡ／Ｄ変換器、６は前信号処理部をそれぞれ並列に設ける構成であってもよい。この場合、撮像素子からは、同一画素の半導体の深さ方向の３つの光電変換部からの信号が並列に読み出される構成となる。また、キズデータの検出は被写体画像撮影後としているが、例えば撮像装置の電源投入後、あるいは被写体の撮影前等、撮像装置の制御時間に余裕がある時に行っても良い。
【００３１】
なお、上記の実施の形態１、２においては、半導体の深さ方向で色分離する撮像素子の色分解数はＲ、Ｇ、Ｂの３色としているが、２色あるいは、それ以上何色であっても良い。つまり、半導体の深さ方向に少なくとも第１、第２の光電変換部を持つ構成の撮像素子である。
【００３２】
また、上記の実施の形態１、２においては、暗電流を補正する回路（第１の補正手段）及び欠陥画素を補正する回路（第２の補正手段）のいずれも有する回路を示したが、いずれか一方の回路を持つ構成であってもよい。
【００３３】
【発明の効果】
本発明によれば、良好な画像を得ることが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の撮像装置の構成図である。
【図２】Ｒ色のキズ補正を説明する図である。
【図３】Ｇ色のキズ補正を説明する図である。
【図４】Ｂ色のキズ補正を説明する図である。
【図５】本発明の第２の実施の形態の撮像装置の構成図である。
【図６】半導体の深さ方向にフォトダイオードを有する画素を説明する図である。
【符号の説明】
１ 撮影光学系
２ シャッター
３ 撮像素子
４ 増幅回路
５ Ａ／Ｄ変換器
６ 前信号処理部
７ 色分離スイッチ
８ 切替スイッチ
９ 画像信号メモリ
１０ 減算器
１１ キズデータメモリ
１２ キズ補正処理部
１３ 後信号処理部
１４ 記録部
１５ 表示部
１６ キズ検出回路
１７ キズデータ混合回路
Claims (2)
- 半導体の深さ方向に少なくとも第１および第２の光電変換部を有する画素を複数配列した撮像領域と、
前記撮像領域を遮光した状態で前記第１の光電変換部で得られる信号と、前記撮像領域で被写体像を撮像することにより前記第１の光電変換部で得られる信号との差分処理と、前記撮像領域を遮光した状態で前記第２の光電変換部で得られる信号と、前記撮像領域で被写体像を撮像することにより前記第２の光電変換部で得られる信号との差分処理とを行う第１の補正手段と、
前記第１の補正手段の後段に設けられ、前記撮像領域の欠陥画素の補正をする場合に、同一画素内の深さ方向の前記第１および第２の光電変換部からの信号の各々の補正を行う第２の補正手段と、
前記撮像領域内の欠陥画素を検出する検出手段とを有し、
前記検出手段は、同一画素内の一つの光電変換部からの信号が補正が必要と検出された場合に、前記同一画素内の他の光電変換部からの信号も補正を行うように、前記第２の補正手段を制御するとともに、前記第１の補正手段に入力される前の信号に基づいて欠陥画素を検出することを特徴とする撮像装置。 - 半導体の深さ方向に少なくとも第１および第２の光電変換部を有する画素を複数配列した撮像領域を遮光した状態で前記第１の光電変換部で得られる信号と、前記撮像領域で被写体像を撮像することにより前記第１の光電変換部で得られる信号との差分処理と、前記撮像領域を遮光した状態で前記第２の光電変換部で得られる信号と、前記撮像領域で被写体像を撮像することにより前記第２の光電変換部で得られる信号との差分処理とを行う第１の補正工程と、
前記第１の補正工程に続けて実施され、前記撮像領域の欠陥画素の補正をする場合に、同一画素内の深さ方向の前記第１および第２の光電変換部からの信号の各々の補正を行う第２の補正工程と、
前記撮像領域内の欠陥画素を検出する検出工程とを有し、
前記検出工程は、同一画素内の一つの光電変換部からの信号が補正が必要と検出された場合に、前記同一画素内の他の光電変換部からの信号も補正を行うように、前記第２の補正工程を制御するとともに、前記第１の補正工程に入力される前の信号に基づいて欠陥画素を検出することを特徴とする撮像装置の制御方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002108232A JP4035356B2 (ja) | 2002-04-10 | 2002-04-10 | 撮像装置およびその制御方法 |
| US10/405,249 US7145599B2 (en) | 2002-04-10 | 2003-04-03 | Image pickup apparatus and image pickup method using plural photoelectric conversion sections per pixel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002108232A JP4035356B2 (ja) | 2002-04-10 | 2002-04-10 | 撮像装置およびその制御方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007242388A Division JP4429348B2 (ja) | 2007-09-19 | 2007-09-19 | 撮像装置および撮像装置の制御方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003304548A JP2003304548A (ja) | 2003-10-24 |
| JP2003304548A5 JP2003304548A5 (ja) | 2005-09-22 |
| JP4035356B2 true JP4035356B2 (ja) | 2008-01-23 |
Family
ID=28786508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002108232A Expired - Fee Related JP4035356B2 (ja) | 2002-04-10 | 2002-04-10 | 撮像装置およびその制御方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7145599B2 (ja) |
| JP (1) | JP4035356B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4040261B2 (ja) * | 2001-03-22 | 2008-01-30 | 富士フイルム株式会社 | 固体撮像装置とその駆動方法 |
| JP3854887B2 (ja) * | 2002-04-05 | 2006-12-06 | キヤノン株式会社 | 光電変換装置 |
| CN101778203B (zh) | 2002-12-27 | 2012-06-06 | 株式会社尼康 | 图像处理装置 |
| JP2005045552A (ja) * | 2003-07-22 | 2005-02-17 | Canon Inc | 撮像装置及び方法 |
| JP4578797B2 (ja) * | 2003-11-10 | 2010-11-10 | パナソニック株式会社 | 撮像装置 |
| US7796169B2 (en) * | 2004-04-20 | 2010-09-14 | Canon Kabushiki Kaisha | Image processing apparatus for correcting captured image |
| JP2006005912A (ja) * | 2004-05-17 | 2006-01-05 | Olympus Corp | 撮像装置、ノイズ除去方法およびノイズ除去プログラム |
| JP4227152B2 (ja) * | 2005-08-02 | 2009-02-18 | 三星電機株式会社 | Ｃｍｏｓイメージセンサの能動ピクセルアレイ |
| JP4745816B2 (ja) | 2005-12-20 | 2011-08-10 | 富士通セミコンダクター株式会社 | 画像処理回路及び画像処理方法 |
| JP2007189589A (ja) * | 2006-01-16 | 2007-07-26 | Sony Corp | 情報処理装置および情報処理方法、学習装置および学習方法、並びにプログラム |
| JP4208015B2 (ja) * | 2006-07-05 | 2009-01-14 | エプソンイメージングデバイス株式会社 | 受光装置、液晶装置、および電子機器 |
| US20080100725A1 (en) * | 2006-10-27 | 2008-05-01 | Abadeer Wagdi W | Circuits for enhancing yield and performance of cmos imaging sensors |
| US20080215261A1 (en) * | 2006-10-27 | 2008-09-04 | International Business Machines Corporation | Design structure for enhancing yield and performance of cmos imaging sensors |
| JP2009158569A (ja) | 2007-12-25 | 2009-07-16 | Seiko Instruments Inc | 光検出半導体装置、光検出装置、及び画像表示装置 |
| JP5541718B2 (ja) | 2010-08-19 | 2014-07-09 | キヤノン株式会社 | 撮像装置及びその欠陥画素検出方法 |
| KR20140010553A (ko) * | 2012-07-13 | 2014-01-27 | 삼성전자주식회사 | 픽셀 어레이, 이를 포함하는 이미지 센서, 및 상기 이미지 센서의 로컬 다크 전류 보상 방법 |
| JP2016058559A (ja) * | 2014-09-10 | 2016-04-21 | ソニー株式会社 | 固体撮像装置およびその駆動方法、並びに電子機器 |
| US10021320B2 (en) * | 2016-06-28 | 2018-07-10 | Foveon, Inc. | Electronically controlled graduated density filters in stacked image sensors |
| JP6921567B2 (ja) * | 2017-03-15 | 2021-08-18 | オリンパス株式会社 | 画像処理装置、撮像装置、画素異常検出方法およびプログラム |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6285591A (ja) * | 1985-10-11 | 1987-04-20 | Canon Inc | 撮像装置 |
| JP2658236B2 (ja) * | 1988-08-23 | 1997-09-30 | キヤノン株式会社 | 情報処理装置 |
| JPH06303531A (ja) * | 1993-04-09 | 1994-10-28 | Olympus Optical Co Ltd | 固体撮像素子の画素欠陥補正装置 |
| JP2903956B2 (ja) * | 1993-07-06 | 1999-06-14 | 松下電器産業株式会社 | 画素欠陥補正装置 |
| JP3220302B2 (ja) * | 1993-09-01 | 2001-10-22 | 株式会社東芝 | 固体撮像装置 |
| JPH07143408A (ja) * | 1993-11-18 | 1995-06-02 | Hitachi Ltd | ビデオカメラ用画素欠陥補正装置 |
| JP3319690B2 (ja) * | 1996-07-03 | 2002-09-03 | 三菱電機株式会社 | 電荷蓄積型受光部を有する撮像装置に用いられるカラー画像信号の処理方法及び処理装置 |
| US6369853B1 (en) * | 1997-11-13 | 2002-04-09 | Foveon, Inc. | Intra-pixel frame storage element, array, and electronic shutter method suitable for electronic still camera applications |
| US6452633B1 (en) * | 1998-02-26 | 2002-09-17 | Foveon, Inc. | Exposure control in electronic cameras by detecting overflow from active pixels |
| US5965875A (en) * | 1998-04-24 | 1999-10-12 | Foveon, Inc. | Color separation in an active pixel cell imaging array using a triple-well structure |
| JP2000125313A (ja) * | 1998-10-20 | 2000-04-28 | Matsushita Electric Ind Co Ltd | 欠陥補正装置 |
| US6731397B1 (en) * | 1999-05-21 | 2004-05-04 | Foveon, Inc. | Method for storing and retrieving digital image data from an imaging array |
| JP2001177768A (ja) * | 1999-12-15 | 2001-06-29 | Olympus Optical Co Ltd | 撮像装置 |
| JP4497759B2 (ja) * | 2000-06-30 | 2010-07-07 | キヤノン株式会社 | 画像処理装置及びその処理方法 |
| JP2002051266A (ja) * | 2000-08-02 | 2002-02-15 | Sony Corp | 撮像素子の画素欠陥自動検出補正装置及びこれを用いた撮像装置 |
| JP3950726B2 (ja) * | 2002-04-09 | 2007-08-01 | キヤノン株式会社 | 固体撮像装置及び撮影システム |
| JP2003304544A (ja) * | 2002-04-10 | 2003-10-24 | Canon Inc | 撮像装置 |
| JP2003303949A (ja) * | 2002-04-11 | 2003-10-24 | Canon Inc | 撮像装置 |
| KR20040036087A (ko) * | 2002-10-23 | 2004-04-30 | 주식회사 하이닉스반도체 | 광의 파장에 따라 포토다이오드의 깊이가 다른 씨모스이미지센서 및 그 제조 방법 |
| US7154157B2 (en) * | 2002-12-30 | 2006-12-26 | Intel Corporation | Stacked semiconductor radiation sensors having color component and infrared sensing capability |
-
2002
- 2002-04-10 JP JP2002108232A patent/JP4035356B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-03 US US10/405,249 patent/US7145599B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003304548A (ja) | 2003-10-24 |
| US20030193011A1 (en) | 2003-10-16 |
| US7145599B2 (en) | 2006-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4035356B2 (ja) | 撮像装置およびその制御方法 | |
| US9071781B2 (en) | Image capturing apparatus and defective pixel detection method | |
| US8441560B2 (en) | Image capturing apparatus and control method therefor | |
| US7830428B2 (en) | Method, apparatus and system providing green-green imbalance compensation | |
| WO2018198766A1 (ja) | 固体撮像装置および電子機器 | |
| US8497925B2 (en) | Solid-state imaging device, color filter arrangement method therefor and image recording apparatus | |
| JP3636046B2 (ja) | 固体撮像素子の画素欠陥検出方法およびその方法を用いた撮像装置 | |
| US7277128B2 (en) | Image-sensing device having a plurality of output channels | |
| JP2009049525A (ja) | 撮像装置及び信号処理方法 | |
| JP2010147785A (ja) | 固体撮像素子及び撮像装置並びにその画像補正方法 | |
| US7443430B2 (en) | Image sensing apparatus and method for correcting signal from image sensing device by using signal correction amount | |
| US7787036B2 (en) | Imaging apparatus configured to correct noise | |
| US20080158397A1 (en) | Solid-state imaging apparatus and signal processing method | |
| JP2004312497A (ja) | 固体撮像素子およびその駆動方法並びにカメラシステム | |
| JP2000106678A (ja) | 撮像装置 | |
| US20230179878A1 (en) | Image sensor and camera | |
| JPH06284346A (ja) | 固体撮像装置の自動欠陥検出装置 | |
| JP5411322B2 (ja) | 撮像装置および撮像方法 | |
| JP4429348B2 (ja) | 撮像装置および撮像装置の制御方法 | |
| JP2009049524A (ja) | 撮像装置及び信号処理方法 | |
| JP2954437B2 (ja) | ディジタル電子カメラ用ａｄ変換装置 | |
| JP2004112025A (ja) | 固体撮像素子の欠陥画素補正装置 | |
| JP2010016450A (ja) | 撮像装置 | |
| JP2011101170A (ja) | Ｃｃｄ型固体撮像素子のスミア補正方法及び撮像装置 | |
| JP2006108918A (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050407 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070919 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071029 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4035356 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |