JP4035755B2 - Ｉｃテスタ - Google Patents
Ｉｃテスタ Download PDFInfo
- Publication number
- JP4035755B2 JP4035755B2 JP2001075298A JP2001075298A JP4035755B2 JP 4035755 B2 JP4035755 B2 JP 4035755B2 JP 2001075298 A JP2001075298 A JP 2001075298A JP 2001075298 A JP2001075298 A JP 2001075298A JP 4035755 B2 JP4035755 B2 JP 4035755B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- converter
- dut
- pmu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、被試験対象、例えば、ＩＣ、ＬＳＩ等を試験するＩＣテスタに関し、高電圧を出力できるＩＣテスタに関するものである。
【０００２】
【従来の技術】
ＩＣテスタは、直流特性試験と機能特性試験とがある。直流特性試験は、ＩＣ、ＬＳＩ等の被試験対象（以下ＤＵＴと略す）に直流電圧または直流電流を与え、ＤＵＴの直流電流または直流電圧を測定し、良否の判定を行っている。そして、機能特性試験は、ＤＵＴに試験パターンを与え、ＤＵＴからの出力と期待値パターンとを比較し、良否の判定を行っている。このような装置を図２に示し説明する。
【０００３】
図において、ＤＵＴ１は例えばＩＣ，ＬＳＩ等である。ドライバＤは、試験パターンを入力し、増幅して、ＤＵＴ１に出力する。コンパレータＣは、ＤＵＴ１からの出力を入力し、所定の電圧と比較し、比較結果を出力する。パラメトリックメジャーユニット（以下ＰＭＵと略す）２は、ＤＵＴ１に直流電圧または直流電流出力を行い、電流または電圧測定を行う。なお、ここでは、ＤＵＴ１の１ピンに対しての接続構成を説明したが、ＤＵＴ１の各ピンにドライバＤ、コンパレータＣ、ＰＭＵ２が設けられることは言うまでもない。また、ＰＭＵ２は、ＤＵＴ１の各ピンごとに設けられず、複数のＰＭＵ２をリレーにより切り替えてＤＵＴ１の各ピンに接続する構成もある。
【０００４】
このような装置の動作を以下に説明する。直流特性試験を行う場合、ＰＭＵ２から直流電圧または直流電流をＤＵＴ１に与え、電流または電圧の測定を行う。そして、所定の電圧または電流範囲に入っているかどうかで、ＤＵＴ１の良否の判定を行う。
【０００５】
また、機能特性試験を行う場合、試験パターンを、ドライバＤを介して、ＤＵＴ１に出力する。そして、ＤＵＴ１が試験パターンに基づいた出力を行う。この出力をコンパレータＣは入力し、所定の電圧と比較し、ハイレベルかロウレベルかの比較結果を出力する。この比較結果と期待値パターン（ハイレベル、ロウレベル）とを比較し、ＤＵＴ１の良否の判定を行う。
【０００６】
【発明が解決しようとする課題】
近年、被試験対象であるＩＣ，ＬＳＩ等は、消費電圧を下げ、高集積化のため、低電圧で、高速動作になっている。このため、ＩＣテスタも低電圧、高速動作に対応している。そのため、ＰＭＵ２は、例えば、±３２Ｖ、±３０ｍＡの出力、測定が行えるように構成されている。
【０００７】
しかし、例えば、蛍光表示制御ＩＣは、制御部等の部分は低電圧、高速動作であるが、蛍光管を表示させる部分に、−４０Ｖの電圧を必要としている。
【０００８】
このため、−４０Ｖに係る部分の蛍光表示制御ＩＣを試験するために、ＰＭＵ２と別に、−４０Ｖの高電圧を出力できる高価なソース部を設けなければならなかった。
【０００９】
そこで、本発明の目的は、低電圧を出力するソース部を用いて、高電圧を出力できるＩＣテスタを実現することにある。
【００１０】
【課題を解決するための手段】
本発明は、
被試験対象を試験するＩＣテスタにおいて、
少なくとも直流電圧出力を行うソース部と、
直流電圧または交流電圧を出力する電圧発生部と、
この電圧発生部の電圧を入力し、所望の直流電圧に変換し、前記ソース部の出力電圧にオフセット電圧として加え、前記被試験対象に出力するコンバータと
を有することを特徴とするものである。
【００１１】
【発明の実施の形態】
以下図面を用いて本発明の実施の形態を説明する。図１は本発明の一実施例を示した構成図である。
【００１２】
図において、ＤＵＴ１は、蛍光表示制御ＩＣで、ＦＥＴＱ、抵抗Ｒを有する。ＦＥＴＱのドレインは、図示しない汎用電源により、＋５Ｖが供給されている。抵抗Ｒの一端はＦＥＴＱのソースに接続する。なお、ここでは、ＤＵＴ１の要部だけ説明し、詳細な構成は省略する。ＰＭＵ２はソース部で、少なくとも直流電圧出力を行い、直流電流測定を行う。汎用電源３は電圧発生部で、±３２Ｖの直流電圧を出力する。ＤＣ／ＤＣコンバータ４はコンバータで、汎用電源３の直流電圧を入力し、トランスにより、アイソレーションして、所望の直流電圧に変換し、プラス出力端をＰＭＵ２の出力端に接続し、ＰＭＵ２の出力電圧にオフセット電圧として加え、ＤＵＴ１に出力する。
【００１３】
スイッチＳＷ１は、一端をＤＣ／ＤＣコンバータ４のマイナス出力端に接続し、他端をＤＵＴ１の抵抗Ｒの他端に接続する。スイッチＳＷ２は、一端をＤＣ／ＤＣコンバータ４のマイナス出力端に接続する。アッテネータ５は、スイッチＳＷ２の他端に接続し、ＤＣ／ＤＣコンバータ４の出力電圧を減衰する。ＰＭＵ６は、アッテネータ５の出力を入力し、電圧を測定する。テストシステムコントローラ（以下ＴＳＣと略す）７は制御部で、ＰＭＵ２，６、汎用電源３、スイッチＳＷ１，ＳＷ２等に接続し、各部の制御を行う。実際には、図２に示すように、ドライバ、コンパレータ等も有しているが、本発明の主要部でないので、省略する。
【００１４】
このような装置の動作を以下で説明する。機能特性試験は従来と同様なので説明を省略し、直流特性試験（電圧出力、電流測定）について説明する。
【００１５】
ＴＳＣ７は、スイッチＳＷ１をオフし、スイッチＳＷ２をオンし、ＰＭＵ２、汎用電源３を制御し、それぞれ−２５Ｖ、３０Ｖの直流電圧を出力させる。そして、ＤＣ／ＤＣコンバータ４は、汎用電源３からの３０Ｖの直流電圧を１５Ｖの直流電圧に変換し、出力する。このとき、ＤＣ／ＤＣコンバータ４のプラス出力端にＰＭＵ２の出力が接続されているので、マイナス出力端から−４０Ｖの直流電圧が出力される。この−４０Ｖの直流電圧は、スイッチＳＷ２を介して、アッテネータ５で減衰され、ＰＭＵ６で測定される。この測定結果により、ＴＳＣ７は、正確に、−４０ＶがＤＵＴ１に与えられるように、ＰＭＵ２の出力電圧を調整する。
【００１６】
次に、ＴＳＣ７は、スイッチＳＷ１，ＳＷ２をオフし、ＰＭＵ２に測定を行わせる。このとき、ＰＭＵ２が測定した電流をオフセット電流とする。
【００１７】
そして、ＴＳＣ７は、スイッチＳＷ１をオンし、スイッチＳＷ２をオフして、ＤＵＴ１に、ＰＭＵ２の出力電圧とＤＣ／ＤＣコンバータ４の出力電圧とにより、−４０Ｖを出力する。このとき、ＤＵＴ１のＦＥＴＱはオフ（何も接続されていない状態）で、ＰＭＵ２は電流測定を行い、この電流からオフセット電流を引いて、ＦＥＴＱのドレイン−ソース間のリーク電流とする。このリーク電流が所定の電流範囲に入っているかどうかにより、ＴＳＣ７はＤＵＴ１の良否の判定を行う。
【００１８】
このように、ＰＭＵ２の出力電圧に、ＤＣ／ＤＣコンバータ４の出力電圧をオフセット電圧として加えて、ＤＵＴ１に出力するので、ＰＭＵ２の出力電圧以上の電圧を出力することができる。これにより、高電圧を出力できるソース部を設ける必要がなく、非常に安価なＤＣ／ＤＣコンバータ４を用いるだけでよく、安価にＩＣテスタを構成することができる。
【００１９】
また、ＰＭＵ６により、ＤＵＴ１に与える電圧を測定し、ＴＳＣ７により、ＰＭＵ２の出力電圧の調整を行うので、正確な電圧出力を行うことができ、正確な試験を行うことができる。
【００２０】
そして、ＰＭＵ２は、ＤＵＴ１の接続前にオフセット電流を測定し、ＤＵＴ１の接続時に測定結果からオフセット電流を引くので、ＤＣ／ＤＣコンバータ４の影響がない正確な電流測定を行うことができる。
【００２１】
なお、本発明はこれに限定されるものではなく、以下のような構成でもよい。
【００２２】
（１）アッテネータ５とＰＭＵ６とからなる測定部の構成を示したが、アッテネータ５を設けない測定部により測定する構成でもよい。
【００２３】
（２）ＴＳＣ７は、ＰＭＵ６の測定結果により、ＰＭＵ２を調整する構成を示したが、ＤＣ／ＤＣコンバータ４や汎用電源３を調整して、ＤＣ／ＤＣコンバータのオフセット電圧を調整し、ＤＵＴ１に与える電圧の調整を行う構成でもよい。
【００２４】
（３）電圧発生部として、汎用電源３を用いた例を示したが、ＰＭＵにしてもよい。
【００２５】
（４）ＤＣ／ＤＣコンバータ４の出力電圧を正電圧だけでなく、負電圧も出力させれば、ＤＣ／ＤＣコンバータ４のプラス出力端、マイナス出力端の接続方向に制限されない。
【００２６】
（５）ソース部が、電圧出力と電流測定を行うＰＭＵ２を示したが、少なくとも電圧出力する構成であればよい。
【００２７】
（６）電圧発生部（汎用電源３０）が直流電圧を出力し、コンバータ（ＤＣ／ＤＣコンバータ４）で直流電圧を所望の直流電圧に変換する構成を示したが、電圧発生部が交流電圧を出力し、コンバータ（ＡＣ／ＤＣコンバータ）で交流電圧を、トランスによりアイソレーションして、所望の直流電圧に変換する構成でもよい。
【００２８】
（７）ＰＭＵ２が、測定結果からオフセット電流を引く構成を示したが、ＴＳＣ７で、オフセット電流を引いてもよいし、測定結果の良否の範囲にオフセット電流を加える構成でもよい。
【００２９】
【発明の効果】
本発明によれば、以下の効果がある。
請求項１，３によれば、ソース部の出力電圧に、コンバータの出力電圧をオフセット電圧として加えて、被試験対象に出力するので、ソース部の出力電圧以上の電圧を出力することができる。これにより、高電圧を出力できるソース部を設ける必要がなく、非常に安価なコンバータを用いるだけでよく、安価にＩＣテスタを構成することができる。
【００３０】
請求項２，３によれば、測定部により、被試験対象に与える電圧を測定し、制御部により、ソース部の出力電圧またはコンバータのオフセット電圧の調整を行うので、正確な電圧出力を行うことができ、正確な試験を行うことができる。
【００３１】
請求項４によれば、ソース部は、被試験対象の接続前にオフセット電流を測定するので、被試験対象の測定時にオフセット電流を考慮すれば、コンバータの影響がない正確な電流測定または試験を行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示した構成図である。
【図２】従来のＩＣテスタの概略構成を示した図である。
【符号の説明】
１ ＤＵＴ
２，６ ＰＭＵ
３ 汎用電源
４ ＤＣ／ＤＣコンバータ
５ アッテネータ
７ ＴＳＣ
【発明の属する技術分野】
本発明は、被試験対象、例えば、ＩＣ、ＬＳＩ等を試験するＩＣテスタに関し、高電圧を出力できるＩＣテスタに関するものである。
【０００２】
【従来の技術】
ＩＣテスタは、直流特性試験と機能特性試験とがある。直流特性試験は、ＩＣ、ＬＳＩ等の被試験対象（以下ＤＵＴと略す）に直流電圧または直流電流を与え、ＤＵＴの直流電流または直流電圧を測定し、良否の判定を行っている。そして、機能特性試験は、ＤＵＴに試験パターンを与え、ＤＵＴからの出力と期待値パターンとを比較し、良否の判定を行っている。このような装置を図２に示し説明する。
【０００３】
図において、ＤＵＴ１は例えばＩＣ，ＬＳＩ等である。ドライバＤは、試験パターンを入力し、増幅して、ＤＵＴ１に出力する。コンパレータＣは、ＤＵＴ１からの出力を入力し、所定の電圧と比較し、比較結果を出力する。パラメトリックメジャーユニット（以下ＰＭＵと略す）２は、ＤＵＴ１に直流電圧または直流電流出力を行い、電流または電圧測定を行う。なお、ここでは、ＤＵＴ１の１ピンに対しての接続構成を説明したが、ＤＵＴ１の各ピンにドライバＤ、コンパレータＣ、ＰＭＵ２が設けられることは言うまでもない。また、ＰＭＵ２は、ＤＵＴ１の各ピンごとに設けられず、複数のＰＭＵ２をリレーにより切り替えてＤＵＴ１の各ピンに接続する構成もある。
【０００４】
このような装置の動作を以下に説明する。直流特性試験を行う場合、ＰＭＵ２から直流電圧または直流電流をＤＵＴ１に与え、電流または電圧の測定を行う。そして、所定の電圧または電流範囲に入っているかどうかで、ＤＵＴ１の良否の判定を行う。
【０００５】
また、機能特性試験を行う場合、試験パターンを、ドライバＤを介して、ＤＵＴ１に出力する。そして、ＤＵＴ１が試験パターンに基づいた出力を行う。この出力をコンパレータＣは入力し、所定の電圧と比較し、ハイレベルかロウレベルかの比較結果を出力する。この比較結果と期待値パターン（ハイレベル、ロウレベル）とを比較し、ＤＵＴ１の良否の判定を行う。
【０００６】
【発明が解決しようとする課題】
近年、被試験対象であるＩＣ，ＬＳＩ等は、消費電圧を下げ、高集積化のため、低電圧で、高速動作になっている。このため、ＩＣテスタも低電圧、高速動作に対応している。そのため、ＰＭＵ２は、例えば、±３２Ｖ、±３０ｍＡの出力、測定が行えるように構成されている。
【０００７】
しかし、例えば、蛍光表示制御ＩＣは、制御部等の部分は低電圧、高速動作であるが、蛍光管を表示させる部分に、−４０Ｖの電圧を必要としている。
【０００８】
このため、−４０Ｖに係る部分の蛍光表示制御ＩＣを試験するために、ＰＭＵ２と別に、−４０Ｖの高電圧を出力できる高価なソース部を設けなければならなかった。
【０００９】
そこで、本発明の目的は、低電圧を出力するソース部を用いて、高電圧を出力できるＩＣテスタを実現することにある。
【００１０】
【課題を解決するための手段】
本発明は、
被試験対象を試験するＩＣテスタにおいて、
少なくとも直流電圧出力を行うソース部と、
直流電圧または交流電圧を出力する電圧発生部と、
この電圧発生部の電圧を入力し、所望の直流電圧に変換し、前記ソース部の出力電圧にオフセット電圧として加え、前記被試験対象に出力するコンバータと
を有することを特徴とするものである。
【００１１】
【発明の実施の形態】
以下図面を用いて本発明の実施の形態を説明する。図１は本発明の一実施例を示した構成図である。
【００１２】
図において、ＤＵＴ１は、蛍光表示制御ＩＣで、ＦＥＴＱ、抵抗Ｒを有する。ＦＥＴＱのドレインは、図示しない汎用電源により、＋５Ｖが供給されている。抵抗Ｒの一端はＦＥＴＱのソースに接続する。なお、ここでは、ＤＵＴ１の要部だけ説明し、詳細な構成は省略する。ＰＭＵ２はソース部で、少なくとも直流電圧出力を行い、直流電流測定を行う。汎用電源３は電圧発生部で、±３２Ｖの直流電圧を出力する。ＤＣ／ＤＣコンバータ４はコンバータで、汎用電源３の直流電圧を入力し、トランスにより、アイソレーションして、所望の直流電圧に変換し、プラス出力端をＰＭＵ２の出力端に接続し、ＰＭＵ２の出力電圧にオフセット電圧として加え、ＤＵＴ１に出力する。
【００１３】
スイッチＳＷ１は、一端をＤＣ／ＤＣコンバータ４のマイナス出力端に接続し、他端をＤＵＴ１の抵抗Ｒの他端に接続する。スイッチＳＷ２は、一端をＤＣ／ＤＣコンバータ４のマイナス出力端に接続する。アッテネータ５は、スイッチＳＷ２の他端に接続し、ＤＣ／ＤＣコンバータ４の出力電圧を減衰する。ＰＭＵ６は、アッテネータ５の出力を入力し、電圧を測定する。テストシステムコントローラ（以下ＴＳＣと略す）７は制御部で、ＰＭＵ２，６、汎用電源３、スイッチＳＷ１，ＳＷ２等に接続し、各部の制御を行う。実際には、図２に示すように、ドライバ、コンパレータ等も有しているが、本発明の主要部でないので、省略する。
【００１４】
このような装置の動作を以下で説明する。機能特性試験は従来と同様なので説明を省略し、直流特性試験（電圧出力、電流測定）について説明する。
【００１５】
ＴＳＣ７は、スイッチＳＷ１をオフし、スイッチＳＷ２をオンし、ＰＭＵ２、汎用電源３を制御し、それぞれ−２５Ｖ、３０Ｖの直流電圧を出力させる。そして、ＤＣ／ＤＣコンバータ４は、汎用電源３からの３０Ｖの直流電圧を１５Ｖの直流電圧に変換し、出力する。このとき、ＤＣ／ＤＣコンバータ４のプラス出力端にＰＭＵ２の出力が接続されているので、マイナス出力端から−４０Ｖの直流電圧が出力される。この−４０Ｖの直流電圧は、スイッチＳＷ２を介して、アッテネータ５で減衰され、ＰＭＵ６で測定される。この測定結果により、ＴＳＣ７は、正確に、−４０ＶがＤＵＴ１に与えられるように、ＰＭＵ２の出力電圧を調整する。
【００１６】
次に、ＴＳＣ７は、スイッチＳＷ１，ＳＷ２をオフし、ＰＭＵ２に測定を行わせる。このとき、ＰＭＵ２が測定した電流をオフセット電流とする。
【００１７】
そして、ＴＳＣ７は、スイッチＳＷ１をオンし、スイッチＳＷ２をオフして、ＤＵＴ１に、ＰＭＵ２の出力電圧とＤＣ／ＤＣコンバータ４の出力電圧とにより、−４０Ｖを出力する。このとき、ＤＵＴ１のＦＥＴＱはオフ（何も接続されていない状態）で、ＰＭＵ２は電流測定を行い、この電流からオフセット電流を引いて、ＦＥＴＱのドレイン−ソース間のリーク電流とする。このリーク電流が所定の電流範囲に入っているかどうかにより、ＴＳＣ７はＤＵＴ１の良否の判定を行う。
【００１８】
このように、ＰＭＵ２の出力電圧に、ＤＣ／ＤＣコンバータ４の出力電圧をオフセット電圧として加えて、ＤＵＴ１に出力するので、ＰＭＵ２の出力電圧以上の電圧を出力することができる。これにより、高電圧を出力できるソース部を設ける必要がなく、非常に安価なＤＣ／ＤＣコンバータ４を用いるだけでよく、安価にＩＣテスタを構成することができる。
【００１９】
また、ＰＭＵ６により、ＤＵＴ１に与える電圧を測定し、ＴＳＣ７により、ＰＭＵ２の出力電圧の調整を行うので、正確な電圧出力を行うことができ、正確な試験を行うことができる。
【００２０】
そして、ＰＭＵ２は、ＤＵＴ１の接続前にオフセット電流を測定し、ＤＵＴ１の接続時に測定結果からオフセット電流を引くので、ＤＣ／ＤＣコンバータ４の影響がない正確な電流測定を行うことができる。
【００２１】
なお、本発明はこれに限定されるものではなく、以下のような構成でもよい。
【００２２】
（１）アッテネータ５とＰＭＵ６とからなる測定部の構成を示したが、アッテネータ５を設けない測定部により測定する構成でもよい。
【００２３】
（２）ＴＳＣ７は、ＰＭＵ６の測定結果により、ＰＭＵ２を調整する構成を示したが、ＤＣ／ＤＣコンバータ４や汎用電源３を調整して、ＤＣ／ＤＣコンバータのオフセット電圧を調整し、ＤＵＴ１に与える電圧の調整を行う構成でもよい。
【００２４】
（３）電圧発生部として、汎用電源３を用いた例を示したが、ＰＭＵにしてもよい。
【００２５】
（４）ＤＣ／ＤＣコンバータ４の出力電圧を正電圧だけでなく、負電圧も出力させれば、ＤＣ／ＤＣコンバータ４のプラス出力端、マイナス出力端の接続方向に制限されない。
【００２６】
（５）ソース部が、電圧出力と電流測定を行うＰＭＵ２を示したが、少なくとも電圧出力する構成であればよい。
【００２７】
（６）電圧発生部（汎用電源３０）が直流電圧を出力し、コンバータ（ＤＣ／ＤＣコンバータ４）で直流電圧を所望の直流電圧に変換する構成を示したが、電圧発生部が交流電圧を出力し、コンバータ（ＡＣ／ＤＣコンバータ）で交流電圧を、トランスによりアイソレーションして、所望の直流電圧に変換する構成でもよい。
【００２８】
（７）ＰＭＵ２が、測定結果からオフセット電流を引く構成を示したが、ＴＳＣ７で、オフセット電流を引いてもよいし、測定結果の良否の範囲にオフセット電流を加える構成でもよい。
【００２９】
【発明の効果】
本発明によれば、以下の効果がある。
請求項１，３によれば、ソース部の出力電圧に、コンバータの出力電圧をオフセット電圧として加えて、被試験対象に出力するので、ソース部の出力電圧以上の電圧を出力することができる。これにより、高電圧を出力できるソース部を設ける必要がなく、非常に安価なコンバータを用いるだけでよく、安価にＩＣテスタを構成することができる。
【００３０】
請求項２，３によれば、測定部により、被試験対象に与える電圧を測定し、制御部により、ソース部の出力電圧またはコンバータのオフセット電圧の調整を行うので、正確な電圧出力を行うことができ、正確な試験を行うことができる。
【００３１】
請求項４によれば、ソース部は、被試験対象の接続前にオフセット電流を測定するので、被試験対象の測定時にオフセット電流を考慮すれば、コンバータの影響がない正確な電流測定または試験を行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示した構成図である。
【図２】従来のＩＣテスタの概略構成を示した図である。
【符号の説明】
１ ＤＵＴ
２，６ ＰＭＵ
３ 汎用電源
４ ＤＣ／ＤＣコンバータ
５ アッテネータ
７ ＴＳＣ
Claims (4)
- 被試験対象を試験するＩＣテスタにおいて、
少なくとも直流電圧出力を行うソース部と、
直流電圧または交流電圧を出力する電圧発生部と、
この電圧発生部の電圧を入力し、所望の直流電圧に変換し、前記ソース部の出力電圧にオフセット電圧として加え、前記被試験対象に出力するコンバータと
を有することを特徴とするＩＣテスタ。 - コンバータが被試験対象に出力する電圧を測定する測定部と、
この測定部の測定結果により、ソース部の電圧の調整またはコンバータが加えるオフセット電圧を調整する制御部と
を設けたことを特徴とする請求項１記載のＩＣテスタ。 - ソース部が直流電流測定を行うことを特徴とする請求項１または２記載のＩＣテスタ。
- ソース部は、被試験対象に接続する前に、オフセット電流を測定することを特徴とする請求項３記載のＩＣテスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001075298A JP4035755B2 (ja) | 2001-03-16 | 2001-03-16 | Ｉｃテスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001075298A JP4035755B2 (ja) | 2001-03-16 | 2001-03-16 | Ｉｃテスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002277504A JP2002277504A (ja) | 2002-09-25 |
| JP4035755B2 true JP4035755B2 (ja) | 2008-01-23 |
Family
ID=18932401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001075298A Expired - Fee Related JP4035755B2 (ja) | 2001-03-16 | 2001-03-16 | Ｉｃテスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4035755B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6804620B1 (en) * | 2003-03-21 | 2004-10-12 | Advantest Corporation | Calibration method for system performance validation of automatic test equipment |
| JP4894069B2 (ja) * | 2007-02-05 | 2012-03-07 | 横河電機株式会社 | 直流モジュール装置 |
-
2001
- 2001-03-16 JP JP2001075298A patent/JP4035755B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002277504A (ja) | 2002-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6456097B1 (en) | Fault current detection method | |
| JP2001324552A (ja) | 電源電流測定ユニット及び半導体テストシステム | |
| US20100109674A1 (en) | Device, test apparatus and test method | |
| JP4035755B2 (ja) | Ｉｃテスタ | |
| RU2670715C1 (ru) | Стенд для испытания электродвигателей постоянного и переменного тока | |
| JPH07244125A (ja) | Ｉｃ試験装置 | |
| US20030030446A1 (en) | Method for providing compensation current and test device using the same | |
| JP2008298641A (ja) | 回路基板検査方法及び装置 | |
| EP1635183B1 (en) | Device for monitoring quiescent current of an electronic device | |
| JPH0743430A (ja) | Ｉｃテスタ用校正装置 | |
| JP4061533B2 (ja) | Ｉｃテスタ | |
| JP3436138B2 (ja) | 半導体試験装置用バイアス電源回路 | |
| JP2003107135A (ja) | バーンイン装置 | |
| JP3553509B2 (ja) | 半導体集積回路及びその検査方法 | |
| JP3180435B2 (ja) | 液晶駆動ドライバｉｃ試験装置 | |
| JP3331103B2 (ja) | Ｉｃテスタの電流測定装置 | |
| JPH05190637A (ja) | 半導体集積回路の試験方法 | |
| JP7803000B1 (ja) | 充放電検査装置の校正装置および校正方法 | |
| JP5003955B2 (ja) | Ｉｃテスタ | |
| JP3598643B2 (ja) | 半導体集積回路測定装置および半導体集積回路装置 | |
| JP4502448B2 (ja) | Ｉｃ試験装置における電圧発生器の校正方法・電圧発生器の校正装置 | |
| JPH06148264A (ja) | リーク電流の測定方法 | |
| JPH0712887A (ja) | 電流試験装置 | |
| JPH1090336A (ja) | 周波数発生器の自動試験装置 | |
| JPH0694797A (ja) | Ｉｃテストシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050818 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071017 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |