Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4047065B2 - Method for forming pad electrode part for semiconductor device - Google Patents
[go: Go Back, main page]

JP4047065B2 - Method for forming pad electrode part for semiconductor device - Google Patents

Method for forming pad electrode part for semiconductor device Download PDF

Info

Publication number
JP4047065B2
JP4047065B2 JP2002143022A JP2002143022A JP4047065B2 JP 4047065 B2 JP4047065 B2 JP 4047065B2 JP 2002143022 A JP2002143022 A JP 2002143022A JP 2002143022 A JP2002143022 A JP 2002143022A JP 4047065 B2 JP4047065 B2 JP 4047065B2
Authority
JP
Japan
Prior art keywords
pad electrode
solder
semiconductor device
electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002143022A
Other languages
Japanese (ja)
Other versions
JP2003332371A (en
Inventor
純一 小野崎
大 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Tamura Corp
National Institute of Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
Tamura Corp
National Institute of Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency, Tamura Corp, National Institute of Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Priority to JP2002143022A priority Critical patent/JP4047065B2/en
Publication of JP2003332371A publication Critical patent/JP2003332371A/en
Application granted granted Critical
Publication of JP4047065B2 publication Critical patent/JP4047065B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置用パット電極部の構造及びその製造方法に係り、特に半球状のはんだバンプを有するFC(flip chip )やBGA(ball grid array )などに用いられる半導体装置用パット電極部の構造及びその製造方法に関する。
【0002】
【従来の技術】
近年、電子機器の小型化及び薄型化に伴い、電子部品の高密度実装技術が急速に進展している。この高密度実装を実現する半導体装置として、半球状のはんだバンプを有するものが広く使われている。図6は、このような従来の半導体装置を示す断面図である。
【0003】
この図6において、半導体装置80は、半導体チップ82上に形成されたパッド電極84と、パッド電極84上に形成されたはんだバンプ88とを備えている。パッド電極84は、半導体チップ82上に形成されたアルミニウム電極840と、アルミニウム電極840上に形成されたニッケル層841と、ニッケル層841上に形成された金層842とからなる。ニッケル層841及び金層842はUBM(under barrier metal )層を構成する。はんだバンプ88は錫合金からなる。半導体チップ82上のパッド電極84以外の部分は、保護膜90で覆われている。
【0004】
図7及び図8に、半導体チップ82のパッド電極84上に形成されるはんだバンプ88の形成方法を示す。
【0005】
この図7及び図8によると、まず、半導体チップ82上にアルミニウム電極840を形成し、アルミニウム電極840以外の部分にポリイミド樹脂によって保護膜90を形成する(図7[1])。これらは、例えばフォトリソグラフィ技術及びエッチング技術を用いて形成される。続いて、アルミニウム電極840表面にジンケート処理を施した後に、無電解めっき法を用いてアルミニウム電極840上にニッケル層841及び金層842を形成する(図7[2])。UBM層(ニッケル層841及び金層842)を設ける理由は、アルミニウム電極840にはんだ濡れ性を付与するためである。最後に、図7[2]に示すパッド電極84を溶融はんだ92に接触させることにより、パッド電極84上にはんだバンプ88を形成する(図8及び図7[3])。このようにして得られた半導体装置80は、はんだバンプ88を介して、他の半導体チップや配線板に電気的及び機械的に接続される。
【0006】
【発明が解決しようとする課題】
近年の半導体装置80の更なる微細化によって、パッド電極84の面積もますます小さくなっている。しかしながら、パッド電極84の面積が小さくなればなるほど、はんだ濡れ性が低下して、はんだバンプ88を形成できない場合が生じてきた。
【0007】
【発明の目的】
そこで、本発明の目的は、面積の小さいパッド電極上にも、はんだバンプを確実に形成できる半導体装置用パット電極部の構造及びその製造方法を提供することにある。
【0008】
【課題を解決するための手段】
本発明者は、パッド電極の面積が小さいほど、はんだ濡れ性が低下する現象について、実験及び考察を繰り返すことにより次の知見を得た。
【0009】
パッド電極の面積が小さいほど、そのパッド電極に接触する溶融はんだの表面積も小さくなる。その結果、パッド電極に接触する溶融はんだの凝集力(即ち、表面張力によって球になろうとする力)が大きくなるので、パッド電極に対する溶融はんだの付着力が小さくなる。このことは、例えばハスやサトイモの葉の上の水玉が小さいほど真球に近くなることからも、容易に理解できる。これが、パッド電極の面積が小さいほど、はんだ濡れ性が低下する理由と考えられる。
【0010】
本発明は、この知見に基づきなされたものである。即ち、上記目的を達成するため、本発明にかかる半導体装置用パット電極部の構造は、半導体チップ上に形成されたパッド電極と、このパッド電極上に形成された半球状のはんだバンプとにより構成されて成る半導体装置用パット電極部であって、前記パッド電極を、当該パッド電極の表面に垂直な面で断面した場合に、その断面形状が前記半導体チップに向かって幅広になるような等脚台形状に形成する、という構成を採っている。
【0011】
この場合、このパッド電極自体が凸状体となっているので、その先端に力が集中することから溶融はんだの凝集力に打ち勝って、パッド電極が溶融はんだ中に入り込む。したがって、パッド電極と溶融はんだとの界面に、合金層が形成される。更に、パッド電極の側壁にもはんだが盛られるので、はんだバンプのはんだ量も増加する。
【0012】
又、上記目的を達成するため、本発明にかかる半導体装置用パット電極部の構造は、半導体チップ上に形成されたパッド電極と、このパッド電極上に形成された半球状のはんだバンプとにより構成されて成る半導体装置用パット電極部であって、前記パッド電極を、前記半導体チップに保持されているアルミニム電極と、このアルミニム電極上に積層されたニッケル層と、このニッケル層上に積層された金層とにより構成し、前記ニッケル層の断面を台形状としたことを特徴とする。
【0013】
ここで、前述したニッケル層は、前記アルミニム電極に無電解メッキの手法により積層されたものであってもよい。
【0014】
上記目的を達成するため、本発明にかかる半導体装置用パット電極部の形成方法は、半導体チップ上にアルミニウム電極を形成すると共にその周囲に当該アルミニウム電極の周囲を覆うようにして保護膜を形成する第1の工程と、前記保護膜上にフォトレジスト膜を形成する第2の工程と、前記保護膜およびフォトレジスト膜とで囲まれた前記アルミニウム電極上にニッケル層を無電解メッキにより形成する第3の工程と、この無電解メッキ後に前記フォトレジスト膜を除去すると共にこのフォトレジスト膜の除去によって露出した前記ニッケル層上に金層を形成する第4の工程と、前記ニッケル層を前記金層を介して溶融はんだに接触させ、これにより、当該ニッケル層上に金層を介してはんだバンプを形成する第5の工程とを備える。
【0015】
更に、この半導体装置用パット電極部の形成方法は、前述した第2の工程において、前記アルミニウム電極上の空間に位置する前記フォトレジスト膜に対して斜め方向から光を当てることによって当該アルミニウム電極上の空間を円錐台状に形成する、という構成を採っている(請求項1
【0018】
(削除)
【0019】
(削除)
【0020】
(削除)
【0021】
本発明者は、等脚台形の脚と底辺とのなす角度が様々なパッド電極を作成し、その角度とはんだバンプの形状との関係を調べた(このとき、スクリーン印刷又ははんだボールによって、パッド電極上にはんだバンプを形成したので、はんだバンプのはんだ量は一定とした)。その結果、等脚台形の脚と底辺とのなす角度を例えば0°から90°まで変化させると、はんだバンプの高さは徐々に増加しある角度で最大値となって減少に転ずることが明らかになった。したがって、この現象を利用することにより、同じはんだ量でも高さの異なるはんだバンプが得られることを見いだした。
【0022】
【発明の実施の形態】
最初に、本発明にかかる半導体装置用パット電極部の構造として発明者が同時に考案した周辺技術について説明し、その後に、本発明の実施の形態を具体的に説明する。
【0023】
図1は、本発明に係る半導体装置用パット電極部の構造における周辺技術の一例を示す断面図である。
この図1において、符号10は半導体装置を示し、符号12は半導体装置チップを示す。この半導体チップ12のパッド電極14上の一部161に突設された凸状体18と当該凸状体18上及び前記パッド電極14上の残部162に形成されたはんだバンプ20とによりパット電極部が構成されている。パッド電極14は、アルミニウム電極140、ニッケル層141及び金層142からなる。ニッケル層141及び金層142はUBM層である。凸状体18は銅からなり、はんだバンプ20は共晶はんだからなる。半導体チップ12上のパッド電極14以外の部分は、保護膜22で覆われている。
【0024】
パッド電極14は、直径が50μm程度の円板状である。ニッケル層141及び金層142(UBM層)は、パッド電極14のはんだ濡れ性を高めるために設けられている。凸状体18の断面形状は、先端に力を集中させるために台形状又は三角形状が好ましい。
【0025】
図2及び図3は、半導体装置10の製造方法を示す断面図である。以下、この図面に基づき説明する。
【0026】
まず、アルミニウムによってアルミニウム電極140を形成し、ポリイミド樹脂や酸化膜によって保護膜22を形成する(図2[1])。これらは、例えばフォトリソグラフィ技術及びエッチング技術を用いて形成される。続いて、アルミニウム電極140上にニッケル層141及び金層142を形成する(図2[2])。このとき、アルミニウム電極140表面にジンケート処理を施した後に、無電解めっき法を用いてニッケル層141及び金層142を形成する。
【0027】
続いて、パッド電極14上の一部に凸状体18を突設する(図2[3])。例えば、パッド電極14上及び保護膜22上に銅をスパッタリングやめっきなどで成膜し、その上にフォトレジストパターンを形成し、このフォトレジストパターンを用いて銅をエッチングし、最後にフォトレジストパターンを除去することにより、凸状体18を形成することができる。この銅をエッチングする際に、ウェットエッチングなどの等方性エッチングを用いれば、断面が台形状又は三角形状の鋭利な凸状体18が容易に得られる。
【0028】
最後に、図2[3]に示す状態の半導体チップ12を溶融はんだ24に浸漬することにより、パッド電極14上にはんだバンプ20を形成する(図3及び図2[4])。このようにして得られた半導体装置10は、はんだバンプ20を介して、他の半導体チップや配線板に電気的及び機械的に接続される。
【0029】
パッド電極14の一部に凸状体18を設ければ、凸状体18の先端に力が集中するので、溶融はんだ24の凝集力に打ち勝って、凸状体18が溶融はんだ24中に入り込む。これに引きずられるように、パッド電極14も溶融はんだ24に接触する。したがって、凸状体18と溶融はんだ24との界面及びパッド電極14と溶融はんだ24との界面に、合金層(図示せず)が形成される。また、凸状体18は溶融はんだ24表面の酸化膜(図示せず)を突き破る作用もあるので、これによってもはんだ濡れ性が向上する。更に、凸状体18の側壁にもはんだが盛られるので、はんだバンプ20のはんだ量も増加する。
【0030】
なお、凸状体18は、はんだバンプ20と同じ融点のはんだ、又ははんだバンプ20よりも高い融点のはんだからなるものとしてもよい。この場合も同様の作用及び効果を奏するが、製造された半導体装置10には凸状体18がない。この凸状体18は、はんだバンプ20内に溶融してしまうからである。
【0031】
図4は、本発明に係る半導体装置用パット電極部の構造の他の周辺技術の一例を示す断面図である。
以下、この図面に基づき説明する。ただし、図1と同じ部分は同じ符号を付すことにより説明を省略する。
【0032】
図4において、半導体装置30は、パッド電極32の周囲が保護膜22によって覆われ、パッド電極32の表面34が保護膜22の表面から突出し、パッド電極32上にはんだバンプ36が形成されたものである。パッド電極32は、その表面34の周囲に保護膜22の表面から突出する側壁38を有する。パッド電極32の表面34に垂直な、パッド電極32の断面が四角形状である。パッド電極32の表面34及び側壁38に、はんだ濡れ性を向上させる金メッキ(金層322)が施されている。本実施形態の半導体装置30によれば、パッド電極32自体が前述した凸状体になっているので、前述した凸状体と同様の作用及び効果を奏する。
【0033】
次に、半導体装置30の製造方法の一例について説明する。まず、半導体チップ22上にアルミニウム電極140を形成する。続いて、アルミニウム電極140の周囲に保護膜22を形成する(第1の工程)。続いて、保護膜22上にフォトレジスト膜(図示せず)を形成する(第2の工程)。続いて、アルミニウム電極140上の保護膜22及びフォトレジスト膜で囲まれた空間に、ニッケル層321を無電解メッキにより形成する(第3の工程)。続いて、フォトレジスト膜を除去することにより、パッド電極32の表面34が保護膜22の表面から突出した構造が得られる。続いて、ニッケル層321上に金層322を無電解メッキにより形成する(第4の工程)。最後に、パッド電極32を溶融はんだ(図示せず)に接触させることにより、パッド電極32上にはんだバンプ36を形成する(第5の工程)
【0034】
また、パッド電極42は次のように形成してもよい。まず、保護膜22上にニッケルをスパッタリングや蒸着などで成膜し、その上にフォトレジストパターンを形成し、このフォトレジストパターンを用いてニッケルをエッチングし、最後にフォトレジストパターンを除去する。このニッケルをエッチングする際に、RIE(reactive ion etching)などの異方性エッチングを用いれば、断面が四角状のニッケル層321が容易に得られる。
【0035】
次に、本発明にかかる半導体装置用パット電極部の構造の一実施形態を、図5に基づいて説明する。ここで、図4と同じ部分は同じ符号を付すことにより説明を省略する。
最初に、本発明者が本発明を完成するに至った知見について開示する。
本発明者は、等脚台形の脚と底辺とのなす角度が様々なパッド電極を作成し、その角度とはんだバンプの形状との関係を調べた(このとき、スクリーン印刷又ははんだボールによって、パッド電極上にはんだバンプを形成したので、はんだバンプのはんだ量は一定とした)。その結果、等脚台形の脚と底辺とのなす角度を例えば0°から90°まで変化させると、はんだバンプの高さは徐々に増加しある角度で最大値となって減少に転ずることが明らかになった。したがって、この現象を利用することにより、同じはんだ量でも高さの異なるはんだバンプが得られることを見いだした(段落番号0021参照)。
【0036】
本実施形態における半導体装置40は、パッド電極42の周囲が保護膜22によって覆われ、パッド電極42の表面44が保護膜22の表面から突出し、パッド電極42上にはんだバンプ46が形成されたものである。パッド電極42は、その表面44の周囲に保護膜22の表面から突出する側壁48を有する。パッド電極42の表面44に垂直な、パッド電極42の断面が等脚台形状である。パッド電極42の表面44及び側壁48に、はんだ濡れ性を向上させる金メッキ(金層422)が施されている。本実施形態の半導体装置40によれば、パッド電極42自体が前述した凸状体になっているので、前述した周辺技術における凸状体と同様の作用及び効果を奏する。
【0037】
半導体装置40の製造方法は前述した他の周辺技術に準ずる(段落番号「0026」乃至「0028」参照)
ただし、ニッケル層421を無電解メッキにより形成する際に、ニッケル層421を円錐台状に成長させる必要がある。そのため、このときに使用されるフォトレジスト膜には、斜め方向から光を当てるなどの方法によって、円錐台状の開口部が形成されている(空間側壁加工工程)。
【0038】
また、パッド電極42は次のように形成してもよい。まず、保護膜22上にニッケルをスパッタリングや蒸着などで成膜し、その上にフォトレジストパターンを形成し、このフォトレジストパターンを用いてニッケルをエッチングし、最後にフォトレジストパターンを除去する。このニッケルをエッチングする際に、ウェットエッチングなどの等方性エッチングを用いれば、断面が台形状のニッケル層421が容易に得られる。
【0039】
更に、本発明者は、等脚台形の脚と底辺とのなす角度θが様々なパッド電極42を作成し、パッド電極42を溶融はんだ(図示せず)に接触させてはんだバンプ46を形成し、角度θとはんだバンプ46のはんだ量v及び高さh2との関係を調べた。
その結果、角度θを例えば0°から90°まで変化させると、はんだバンプ46のはんだ量v及び高さh2は徐々に増加しある角度θmax で最大値となって減少に転ずることが明らかになった。従って、この現象を利用することにより、同じパッド電極42の面積でもはんだ量v及び高さh2の異なるはんだバンプ46が得られる。、角度θが90°の場合が図4に示すパッド電極32であり、そのときのはんだバンプ36の高さがh1(<h2)である。
【0040】
、本実施形態において、はんだバンプは、無鉛はんだ等を用いてもよい。半導体チップ(FC)の代わりに、配線板(BGA)を用いてもよい。
【0041】
【発明の効果】
本発明は以上のように構成され機能するので、これによると、パッド電極を断面等脚台形状に形成したので、図5からも明らかのように側壁周囲にもはんだが盛られることから、はんだバンプのはんだ量も増加でき、これがため、面積の小さいパッド電極上にも、はんだバンプを確実に形成できるという従来にない優れた半導体装置用パット電極部の構造及びその製造方法を提供することができる。
【0042】
尚、凸状体の断面が台形状である場合は、凸状体の先端に力がより集中するので、はんだ濡れ性をより向上できることが、本発明を完成するに至った背景で知見し得ることとなった。
【0043】
更に、凸状体となる材料をフォトレジストパターンで保護しつつ等方性エッチングすることにより、フォトレジストパターン下のサイドエッチングを利用して凸状体の断面を台形状に容易に形成できることも知り得た
【0044】
又、上述した周辺技術および実施形態によれば、パッド電極の周囲が前述したように保護膜によって覆われ、パッド電極の表面が保護膜の表面から突出し、パッド電極上にはんだバンプが形成されていることにより、凸状のパッド電極の角部が溶融はんだ中に容易に入り込み、これによりパッド電極も溶融はんだに容易に接触するので、はんだ濡れ性を向上できる。また、凸状のパッド電極の角部が溶融はんだ表面の酸化膜を突き破るので、これによってもはんだ濡れ性を向上できる。更に、凸状のパッド電極の側壁にもはんだが盛られるので、はんだバンプのはんだ量も増加できる。これらの相乗作用によって、面積の小さいパッド電極上にも、はんだバンプを確実に形成できる。
【0045】
また、凸状のパッド電極の断面が台形状である場合は、凸状のパッド電極の先端に力がより集中するので、はんだ濡れ性をより向上できる。
【0046】
更に、パッド電極の表面に垂直なパッド電極の断面が等脚台形状である場合に、等脚台形の脚と底辺とのなす角を変えてはんだバンプの形状を変えることにより、同じはんだ量に対して高さの異なるはんだバンプを得ることができる。このとき、パッド電極を溶融はんだに接触させてはんだバンプを形成することにより、同じパッド電極の面積でもはんだ量及び高さの異なるはんだバンプを得ることができる。
【図面の簡単な説明】
【図1】 本発明にかかる半導体装置用パット電極部として発明者が同時に考案した周辺技術を示す断面図である。
【図2】 図1における半導体装置用パット電極部の製造方法(実装方法)を示す断面図であり、図2[1]〜図2[4]の順に工程が進行する。
【図3】 図1おける半導体装置用パット電極部の製造方法(実装方法)における一工程を示す断面図である。
【図4】 本発明にかかる半導体装置用パット電極部として発明者が同時に考案した他の周辺技術を示す断面図である。
【図5】 本発明にかかる半導体装置用パット電極部の構造を示す断面図である。
【図6】 従来例を示す断面図である。
【図7】 図6の従来例における半導体装置の製造方法を示す断面図であり、図7[1]〜図7[3]の順に工程が進行する。
【図8】 図6の半導体装置の製造方法における一工程を示す断面図である。
【符号の説明】
10,30,40 半導体装置
12 半導体チップ
14,32,42 パッド電極
161 パッド電極上の一部
162 パッド電極上の残部
18 凸状体
20,46 はんだバンプ
34,44 パッド電極の表面
36 はんだバンプ
38,48 パッド電極の側壁
421 ニッケル層
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a structure of a pad electrode portion for a semiconductor device and a manufacturing method thereof , and more particularly, to a pad electrode portion for a semiconductor device used for FC (flip chip) or BGA (ball grid array) having hemispherical solder bumps . The present invention relates to a structure and a manufacturing method thereof .
[0002]
[Prior art]
2. Description of the Related Art In recent years, with the miniaturization and thinning of electronic devices, high-density mounting technology for electronic components is rapidly progressing. As semiconductor devices that realize this high-density mounting, those having hemispherical solder bumps are widely used. FIG. 6 is a cross-sectional view showing such a conventional semiconductor device.
[0003]
In FIG. 6, the semiconductor device 80 includes a pad electrode 84 formed on the semiconductor chip 82 and a solder bump 88 formed on the pad electrode 84. The pad electrode 84 includes an aluminum electrode 840 formed on the semiconductor chip 82, a nickel layer 841 formed on the aluminum electrode 840, and a gold layer 842 formed on the nickel layer 841. The nickel layer 841 and the gold layer 842 constitute an UBM (under barrier metal) layer. The solder bump 88 is made of a tin alloy. Portions other than the pad electrode 84 on the semiconductor chip 82 are covered with a protective film 90.
[0004]
7 and 8, shows the method of forming solder bumps 88 formed on pad electrodes 84 of the semiconductor chip 82.
[0005]
7 and 8, first, an aluminum electrode 840 is formed on the semiconductor chip 82, and a protective film 90 is formed on the portion other than the aluminum electrode 840 with a polyimide resin (FIG. 7 [1]). These are formed using, for example, a photolithography technique and an etching technique. Subsequently, after zincate treatment is performed on the surface of the aluminum electrode 840, a nickel layer 841 and a gold layer 842 are formed on the aluminum electrode 840 by using an electroless plating method (FIG. 7 [2]). The reason for providing the UBM layer (nickel layer 841 and gold layer 842) is to impart solder wettability to the aluminum electrode 840. Finally, the solder bump 88 is formed on the pad electrode 84 by bringing the pad electrode 84 shown in FIG. 7 [2] into contact with the molten solder 92 (FIGS. 8 and 7 [3]). The semiconductor device 80 obtained in this way is electrically and mechanically connected to other semiconductor chips and wiring boards via solder bumps 88.
[0006]
[Problems to be solved by the invention]
With the further miniaturization of the semiconductor device 80 in recent years, the area of the pad electrode 84 is also becoming smaller. However, the smaller the area of the pad electrode 84, the lower the solder wettability and the case where the solder bump 88 cannot be formed has occurred.
[0007]
OBJECT OF THE INVENTION
An object of the present invention, even on a small pad electrodes in area, is to provide a structure and a manufacturing method thereof for a semiconductor device pad electrode portion that can reliably form the solder bumps.
[0008]
[Means for Solving the Problems]
The present inventor has obtained the following knowledge by repeating experiments and considerations on the phenomenon that the solder wettability decreases as the area of the pad electrode decreases.
[0009]
The smaller the area of the pad electrode, the smaller the surface area of the molten solder that contacts the pad electrode. As a result, the cohesive force of the molten solder that comes into contact with the pad electrode (that is, the force that tends to become a sphere by the surface tension) increases, so the adhesion force of the molten solder to the pad electrode decreases. This can be easily understood from the fact that the smaller the polka dots on the lotus and taro leaves, the closer to the true sphere. This is considered to be the reason why the solder wettability decreases as the area of the pad electrode is smaller.
[0010]
The present invention has been made based on this finding. That is, in order to achieve the above object, the structure of the pad electrode portion for a semiconductor device according to the present invention is composed of a pad electrode formed on a semiconductor chip and a hemispherical solder bump formed on the pad electrode. A pad electrode portion for a semiconductor device, wherein when the pad electrode is cut along a plane perpendicular to the surface of the pad electrode, the cross-sectional shape becomes wider toward the semiconductor chip. It is formed in a trapezoidal shape, that have adopted a configuration that.
[0011]
In this case, since the pad electrode itself has a convex body, it overcomes the cohesive force of the molten solder from the force on the tip of their concentrates, write no pad electrode enters into the molten solder. Therefore, the interface between the molten solder and the Pas head electrode, the alloy layer is formed. Further, since the solder is piled in the side wall of the pad electrode, solder amount of the solder bumps also increases.
[0012]
In order to achieve the above object, the structure of the pad electrode portion for a semiconductor device according to the present invention comprises a pad electrode formed on a semiconductor chip and a hemispherical solder bump formed on the pad electrode. a semiconductor device pad electrode portion formed by the pad electrode, wherein the Arumini c electrodeless held in the semiconductor chip, and a nickel layer the Arumini window stacked on electrodeless, the nickel layer constituted by a gold layer laminated on, it characterized in that the cross section of the nickel layer was trapezoidal.
[0013]
Here, the nickel layer described above, the Arumini c electrodeless but it may also be one that is laminated by electroless plating technique.
[0014]
In order to achieve the above object, a method of forming a pad electrode portion for a semiconductor device according to the present invention forms an aluminum electrode on a semiconductor chip and forms a protective film around the aluminum electrode around the aluminum electrode. A first step; a second step of forming a photoresist film on the protective film; and a second step of forming a nickel layer on the aluminum electrode surrounded by the protective film and the photoresist film by electroless plating. And a fourth step of removing the photoresist film after the electroless plating and forming a gold layer on the nickel layer exposed by the removal of the photoresist film, and the nickel layer as the gold layer. And a fifth step of forming a solder bump on the nickel layer via the gold layer.
[0015]
Furthermore, method of forming the semiconductor device for pad electrode portion, in the second step described above, the aluminum electrode on by directing light from an oblique direction against the photoresist film located in a space on the aluminum electrode It adopts a configuration referred to in the space being formed in the shape of a truncated cone, and (claim 1)
[0018]
(Delete)
[0019]
(Delete)
[0020]
(Delete)
[0021]
The present inventor made pad electrodes with various angles between the isosceles trapezoidal leg and the base, and investigated the relationship between the angle and the shape of the solder bump (at this time, the pad was printed by screen printing or solder balls). since the formation of the solder bump on the electrode, the solder of the solder bumps was constant). As a result, when the angle between the leg of the isosceles trapezoid and the base is changed, for example, from 0 ° to 90 °, the height of the solder bump gradually increases and reaches a maximum value at a certain angle and starts to decrease. Became. Therefore, it was found that by using this phenomenon, solder bumps having different heights can be obtained even with the same amount of solder.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
First, the peripheral technology devised by the inventor at the same time as the structure of the pad electrode part for a semiconductor device according to the present invention will be described, and thereafter, the embodiment of the present invention will be specifically described.
[0023]
FIG. 1 is a cross-sectional view showing an example of peripheral technology in the structure of a pad electrode portion for a semiconductor device according to the present invention.
In FIG. 1, reference numeral 10 indicates a semiconductor device, and reference numeral 12 indicates a semiconductor device chip. By this semiconductor chip solder bumps 20 formed on the remaining portion 162 on the upper and the convex member 18 projecting from the part 161 on the pad electrode 14 the convex member 18 and the pad electrode 14 of the 12, pad electrodes The part is composed . The pad electrode 14 includes an aluminum electrode 140, a nickel layer 141, and a gold layer 142. The nickel layer 141 and the gold layer 142 are UBM layers. The convex body 18 is made of copper, and the solder bump 20 is made of eutectic solder. Portions other than the pad electrode 14 on the semiconductor chip 12 are covered with a protective film 22.
[0024]
The pad electrode 14 has a disk shape with a diameter of about 50 μm. The nickel layer 141 and the gold layer 142 (UBM layer) are provided to improve the solder wettability of the pad electrode 14. The cross-sectional shape of the convex body 18 is preferably a trapezoidal shape or a triangular shape in order to concentrate the force at the tip.
[0025]
2 and 3 are cross-sectional views illustrating a method for manufacturing the semiconductor device 10. Hereinafter, description will be given based on this drawing.
[0026]
First, an aluminum electrode 140 is formed of aluminum, and a protective film 22 is formed of a polyimide resin or an oxide film (FIG. 2 [1]). These are formed using, for example, a photolithography technique and an etching technique. Subsequently, a nickel layer 141 and a gold layer 142 are formed on the aluminum electrode 140 (FIG. 2 [2]). At this time, after the zincate treatment is performed on the surface of the aluminum electrode 140, the nickel layer 141 and the gold layer 142 are formed by using an electroless plating method.
[0027]
Subsequently, a convex body 18 is projected from a part on the pad electrode 14 (FIG. 2 [3]). For example, copper is formed on the pad electrode 14 and the protective film 22 by sputtering or plating, a photoresist pattern is formed thereon, copper is etched using this photoresist pattern, and finally the photoresist pattern is formed. By removing the, the convex body 18 can be formed. When this copper is etched, if isotropic etching such as wet etching is used, a sharp convex body 18 having a trapezoidal or triangular cross section can be easily obtained.
[0028]
Finally, the semiconductor chip 12 in the state shown in FIG. 2 [3] is immersed in the molten solder 24, thereby forming the solder bumps 20 on the pad electrode 14 (FIGS. 3 and 2 [4]). The semiconductor device 10 obtained in this way is electrically and mechanically connected to other semiconductor chips and wiring boards via the solder bumps 20.
[0029]
If the convex body 18 is provided on a part of the pad electrode 14, the force concentrates on the tip of the convex body 18, so that the cohesive force of the molten solder 24 is overcome and the convex body 18 enters the molten solder 24. . The pad electrode 14 also contacts the molten solder 24 so as to be dragged by this. Therefore, an alloy layer (not shown) is formed at the interface between the convex body 18 and the molten solder 24 and at the interface between the pad electrode 14 and the molten solder 24. Further, since the convex body 18 has an action of breaking through an oxide film (not shown) on the surface of the molten solder 24, this also improves the solder wettability. Further, since the solder is also deposited on the side wall of the convex body 18, the solder amount of the solder bump 20 is also increased.
[0030]
The convex body 18 may be made of solder having the same melting point as the solder bump 20 or solder having a higher melting point than the solder bump 20. In this case, the same operation and effect can be obtained, but the manufactured semiconductor device 10 does not have the convex body 18. This is because the convex body 18 melts in the solder bump 20.
[0031]
FIG. 4 is a sectional view showing an example of another peripheral technique of the structure of the pad electrode portion for a semiconductor device according to the present invention .
Hereinafter, description will be given based on this drawing. However, the same parts as those in FIG.
[0032]
In FIG. 4, the semiconductor device 30 includes a pad electrode 32 covered with a protective film 22, a surface 34 of the pad electrode 32 protruding from the surface of the protective film 22, and a solder bump 36 formed on the pad electrode 32. It is. The pad electrode 32 has a side wall 38 protruding from the surface of the protective film 22 around the surface 34. The cross section of the pad electrode 32 perpendicular to the surface 34 of the pad electrode 32 is square. Gold plating (gold layer 322) for improving solder wettability is applied to the surface 34 and the side wall 38 of the pad electrode 32. According to the semiconductor device 30 of this embodiment, since the pad electrode 32 itself is the above-described convex body, the same operations and effects as the above-described convex body are exhibited.
[0033]
Next, an example of a method for manufacturing the semiconductor device 30 will be described. First, the aluminum electrode 140 is formed on the semiconductor chip 22. Subsequently, the protective film 22 is formed around the aluminum electrode 140 (first step) . Subsequently, a photoresist film (not shown) is formed on the protective film 22 (second step) . Subsequently, a nickel layer 321 is formed by electroless plating in a space surrounded by the protective film 22 and the photoresist film on the aluminum electrode 140 (third step) . Subsequently, the structure in which the surface 34 of the pad electrode 32 protrudes from the surface of the protective film 22 is obtained by removing the photoresist film. Subsequently, a gold layer 322 is formed on the nickel layer 321 by electroless plating (fourth step) . Finally, the solder bump 36 is formed on the pad electrode 32 by bringing the pad electrode 32 into contact with molten solder (not shown) (fifth step) .
[0034]
Further, the pad electrode 42 may be formed as follows. First, nickel is formed on the protective film 22 by sputtering or vapor deposition, a photoresist pattern is formed thereon, nickel is etched using this photoresist pattern, and finally the photoresist pattern is removed. When this nickel is etched, if the anisotropic etching such as RIE (reactive ion etching) is used, the nickel layer 321 having a square cross section can be easily obtained.
[0035]
Next, one embodiment of the structure of the pad electrode portion for a semiconductor device according to the present invention will be described with reference to FIG. Here, the same parts as those in FIG.
First, the knowledge that the inventor has completed the present invention will be disclosed.
The present inventor made pad electrodes with various angles between the isosceles trapezoidal leg and the base, and investigated the relationship between the angle and the shape of the solder bump (at this time, the pad was printed by screen printing or solder balls). Since the solder bump was formed on the electrode, the solder amount of the solder bump was constant). As a result, when the angle between the leg of the isosceles trapezoid and the base is changed, for example, from 0 ° to 90 °, the height of the solder bump gradually increases and reaches a maximum value at a certain angle and starts to decrease. Became. Therefore, it has been found that by using this phenomenon, solder bumps having different heights can be obtained even with the same amount of solder (see paragraph 0021).
[0036]
In the semiconductor device 40 according to the present embodiment, the periphery of the pad electrode 42 is covered with the protective film 22, the surface 44 of the pad electrode 42 protrudes from the surface of the protective film 22, and the solder bump 46 is formed on the pad electrode 42. It is. The pad electrode 42 has a side wall 48 protruding from the surface of the protective film 22 around the surface 44 thereof. The cross section of the pad electrode 42 perpendicular to the surface 44 of the pad electrode 42 is an isosceles trapezoid. Gold plating (gold layer 422) for improving solder wettability is applied to the surface 44 and the side wall 48 of the pad electrode 42. According to the semiconductor device 40 of the present embodiment, since the pad electrode 42 itself has the above-described convex body, the same operations and effects as the convex body in the peripheral technology described above are exhibited.
[0037]
The manufacturing method of the semiconductor device 40 is in accordance with the other peripheral technologies described above (see paragraph numbers “0026” to “0028”) .
However, when the nickel layer 421 is formed by electroless plating, the nickel layer 421 needs to be grown in a truncated cone shape. Therefore, a frustum-shaped opening is formed in the photoresist film used at this time by a method such as applying light from an oblique direction (space side wall processing step).
[0038]
Further, the pad electrode 42 may be formed as follows. First, nickel is formed on the protective film 22 by sputtering or vapor deposition, a photoresist pattern is formed thereon, nickel is etched using this photoresist pattern, and finally the photoresist pattern is removed. When etching the nickel, by using the isotropic etching such as wet etching, cross section can be easily obtained trapezoidal nickel layer 421.
[0039]
Further, the present inventor creates pad electrodes 42 with various angles θ between the legs of the isosceles trapezoid and the base, and contacts the pad electrodes 42 with molten solder (not shown) to form solder bumps 46. The relationship between the angle θ and the solder amount v and the height h2 of the solder bump 46 was examined.
As a result, when the angle θ is changed from, for example, 0 ° to 90 °, the solder amount v and the height h2 of the solder bump 46 gradually increase and reach a maximum value at a certain angle θmax and start to decrease. It was. Therefore , by utilizing this phenomenon, solder bumps 46 having different solder amounts v and heights h2 can be obtained even with the same pad electrode 42 area. Incidentally, when the angle θ is 90 ° is the pad electrode 32 shown in FIG. 4, the height of the solder bump 36 at that time is h1 (<h2).
[0040]
Incidentally, Te embodiment smell'm bumps may be used lead-free solder or the like. A wiring board (BGA) may be used instead of the semiconductor chip (FC).
[0041]
【The invention's effect】
Since the present invention is constructed and functions as described above, according to this, since the pad electrode is formed in an isosceles trapezoidal shape in cross section , solder is also deposited around the side wall as is apparent from FIG. amount of solder bumps also can be increased, which therefore, even on a small pad electrode having a surface product, to provide a structure and a manufacturing method thereof excellent semiconductor device pad electrode portions unprecedented that the solder bumps can be reliably formed Can do.
[0042]
In the case the cross section of the convex body is a trapezoidal shape, the force on the tip of the convex body is more concentrated, it can be further improved solder wettability can be discovered through background which led to the completion of the present invention It became a thing.
[0043]
Further, by isotropic etching while protecting the material to be convex body with the photoresist pattern, also know can be easily formed cross section of the convex body in a trapezoidal shape by utilizing the side etching of the lower photoresist pattern Got .
[0044]
Also, lever by the peripheral technologies and embodiments described above, the periphery of the pad electrode is covered by a protective film as described above, protrude the surface of the pad electrode from the surface of the protective film, solder bumps on the pad electrodes are formed As a result, the corners of the convex pad electrode easily enter the molten solder, whereby the pad electrode also easily contacts the molten solder, so that the solder wettability can be improved. Moreover, since the corner | angular part of a convex pad electrode pierces the oxide film of the molten solder surface, this also can improve solder wettability. Furthermore, since solder is also deposited on the side wall of the convex pad electrode, the amount of solder bumps can be increased. By these synergistic actions, solder bumps can be reliably formed even on pad electrodes having a small area.
[0045]
Further, if the cross section of the convex pad electrode is trapezoidal shaped, the force on the tip of the convex pad electrode is more concentrated, it is possible to further improve the solder wettability.
[0046]
Furthermore, when the cross section of the pad electrode perpendicular to the surface of the pad electrode is an isosceles trapezoidal shape, by changing the shape of the solder bump by changing the angle formed by the leg and the base of the isosceles trapezoidal shape, the same amount of solder can be obtained. On the other hand, solder bumps having different heights can be obtained. At this time, by forming the solder bump by bringing the pad electrode into contact with the molten solder, it is possible to obtain solder bumps having different solder amounts and heights even with the same pad electrode area.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a peripheral technique simultaneously devised by the inventors as a pad electrode part for a semiconductor device according to the present invention.
Figure 2 is a cross-sectional view showing a manufacturing method of a semiconductor device for pad electrode portion (mounting method) of definitive 1, step proceeds in order of FIG. 2 [1] to 2 [4].
3 is a cross-sectional view showing a step of FIG. 1 definitive semiconductor device pad electrode portion manufacturing method (implementation).
FIG. 4 is a cross-sectional view showing another peripheral technique simultaneously devised by the inventor as a pad electrode portion for a semiconductor device according to the present invention.
FIG. 5 is a cross-sectional view showing a structure of a pad electrode portion for a semiconductor device according to the present invention.
FIG. 6 is a cross-sectional view showing a conventional example .
7 is a cross-sectional view showing a method of manufacturing the semiconductor device in the conventional example of FIG. 6, and the process proceeds in the order of FIG. 7 [1] to FIG. 7 [3].
8 is a cross-sectional view showing a step in the method for manufacturing the semiconductor device of FIG. 6. FIG.
[Explanation of symbols]
10, 30, 40 Semiconductor device 12 Semiconductor chip 14, 32, 42 Pad electrode 161 Part on pad electrode 162 Remaining part on pad electrode 18 Convex body 20, 46 Solder bump 34, 44 Surface of pad electrode 36 Solder bump 38 , 48 Pad electrode sidewall
421 Nickel layer

Claims (1)

半導体チップ上にアルミニウム電極を形成すると共にその周囲に当該アルミニウム電極の周囲を覆うようにして保護膜を形成する第1の工程と、
前記保護膜上にフォトレジスト膜を形成する第2の工程と、
前記保護膜およびフォトレジスト膜とで囲まれた前記アルミニウム電極上にニッケル層を無電解メッキにより形成する第3の工程と、
この無電解メッキ後に前記フォトレジスト膜を除去すると共にこのフォトレジスト膜の除去によって露出した前記ニッケル層上に金層を形成する第4の工程と、
前記ニッケル層を前記金層を介して溶融はんだに接触させる第5の工程とを備え、
前記第2の工程において、前記アルミニウム電極上の空間に位置する前記フォトレジスト膜に対して斜め方向から光を当てることによって当該アルミニウム電極上の空間を円錐台状に形成することを特徴とする半導体装置用パット電極部の形成方法。
A first step of forming an aluminum electrode on the semiconductor chip and forming a protective film around the aluminum electrode around the aluminum electrode;
A second step of forming a photoresist film on the protective film;
A third step of forming a nickel layer on the aluminum electrode surrounded by the protective film and a photoresist film by electroless plating;
A fourth step of removing the photoresist film after the electroless plating and forming a gold layer on the nickel layer exposed by removing the photoresist film;
A fifth step of bringing the nickel layer into contact with the molten solder through the gold layer,
In the second step, a semiconductor and forming a space on the photoresist layer the aluminum electrode by applying a light from an oblique direction against the located in the space on the aluminum electrode to the frustoconical A method for forming a pad electrode part for a device.
JP2002143022A 2002-05-17 2002-05-17 Method for forming pad electrode part for semiconductor device Expired - Fee Related JP4047065B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002143022A JP4047065B2 (en) 2002-05-17 2002-05-17 Method for forming pad electrode part for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002143022A JP4047065B2 (en) 2002-05-17 2002-05-17 Method for forming pad electrode part for semiconductor device

Publications (2)

Publication Number Publication Date
JP2003332371A JP2003332371A (en) 2003-11-21
JP4047065B2 true JP4047065B2 (en) 2008-02-13

Family

ID=29703141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002143022A Expired - Fee Related JP4047065B2 (en) 2002-05-17 2002-05-17 Method for forming pad electrode part for semiconductor device

Country Status (1)

Country Link
JP (1) JP4047065B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3994923B2 (en) 2003-06-02 2007-10-24 セイコーエプソン株式会社 Manufacturing method of semiconductor device
JP4661122B2 (en) * 2004-05-18 2011-03-30 ソニー株式会社 Component mounting wiring board and mounting method of components on wiring board
JP2006059917A (en) * 2004-08-18 2006-03-02 Matsushita Electric Ind Co Ltd CSP type semiconductor device and manufacturing method thereof
JP5165190B2 (en) * 2005-06-15 2013-03-21 オンセミコンダクター・トレーディング・リミテッド Semiconductor device and manufacturing method thereof
JP5307669B2 (en) * 2009-09-09 2013-10-02 東京エレクトロン株式会社 Method for manufacturing semiconductor device and method for obtaining electrical connection
JP6226233B2 (en) * 2013-12-27 2017-11-08 三菱マテリアル株式会社 Core structure solder bump and manufacturing method thereof
KR101652900B1 (en) * 2015-06-24 2016-09-02 인하대학교 산학협력단 Shape of solder pad for enhanced reliability of semiconductor chip packaging
WO2023064459A1 (en) * 2021-10-13 2023-04-20 Garwood Medical Devices, Llc Integrated electrochemical treatment system for removal of biofilm from implanted devices

Also Published As

Publication number Publication date
JP2003332371A (en) 2003-11-21

Similar Documents

Publication Publication Date Title
KR101910198B1 (en) Semiconductor device, method of manufacturing the same, and method of manufacturing wiring board
JP4618260B2 (en) Conductor pattern forming method, semiconductor device manufacturing method, and semiconductor device
CN101211798B (en) Solder bump structure and manufacturing method thereof
US20070200251A1 (en) Method of fabricating ultra thin flip-chip package
JP3561934B2 (en) Method for manufacturing interconnect posts
TWI550803B (en) Packaged semiconductor device
TW592013B (en) Solder bump structure and the method for forming the same
JP4047065B2 (en) Method for forming pad electrode part for semiconductor device
JP2013004737A (en) Semiconductor package
JP2006245289A (en) Semiconductor device and mounting structure
JP2006128662A (en) Semiconductor device and its mounting body
US20030036220A1 (en) Printed circuit board having plating conductive layer with bumps and its manufacturing method
JP2010251631A (en) Substrate structure and semiconductor device
TW201143000A (en) Chip bump structure and method for forming chip bump structure
JP2006202969A (en) Semiconductor device and its mounting body
JP2002368155A (en) Wiring board, semiconductor device, and method of manufacturing wiring board
TWI254390B (en) Packaging method and structure thereof
JP4812673B2 (en) Semiconductor device
JP3982360B2 (en) Semiconductor device and manufacturing method thereof
JP3961876B2 (en) Manufacturing method of solder bump for semiconductor device
JP2008517475A (en) Substrate having electric contact and method of manufacturing the same
JP2003158145A (en) Bump forming method, flip chip, semiconductor device, manufacturing method thereof, circuit board, and electronic device
JP2007103953A (en) Semiconductor chip having bumps containing conductive particles and method for manufacturing the same
KR100715969B1 (en) Semiconductor chip having metal leads and manufacturing method thereof
JP2005079379A (en) Terminal electrode, semiconductor device, semiconductor module, electronic device, manufacturing method of terminal electrode, and manufacturing method of semiconductor module

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees