JP4047599B2 - D / A converter - Google Patents
D / A converter Download PDFInfo
- Publication number
- JP4047599B2 JP4047599B2 JP2002052084A JP2002052084A JP4047599B2 JP 4047599 B2 JP4047599 B2 JP 4047599B2 JP 2002052084 A JP2002052084 A JP 2002052084A JP 2002052084 A JP2002052084 A JP 2002052084A JP 4047599 B2 JP4047599 B2 JP 4047599B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- resistor
- conversion means
- output
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、デジタル信号をアナログ信号に変換するD/A変換装置に関するものである。
【0002】
【従来の技術】
近年、半導体の集積技術の向上により、システムがワンチップ上に集積されるようになってきているため、半導体装置にアナログ回路を内蔵する際、回路面積と端子数の増加を抑えながら性能の向上をいかにして図るかが課題となっている。
【0003】
アナログ回路のD/Aコンバータ方式において一般的に用いられるものの中に、図10(例として4ビット構成)に示すR−2Rラダー抵抗型D/A変換装置がある。このD/Aコンバータは、抵抗値がRと2Rの抵抗を使い、各ビットの値によりスイッチをコントロールして抵抗を基準電圧のVREFHとVREFLとのどちらにつなぐかで電圧を分圧し、VREFLから(VREFH−VREFL)×(2n−1)/2n+VREFLのダイナミックレンジのアナログ信号を出力するものである。このような単純な構成のため、小面積なD/Aコンバータ回路を比較的容易に実現できる。
【0004】
【発明が解決しようとする課題】
しかしながら、上記従来のR−2Rラダー抵抗D/A変換装置の構成では、R−2R抵抗網の出力がそのままアナログ出力になっているため、出力インピーダンスが高く、この従来のD/A変換装置の出力に接続される、波形をスムーズにするためのローパスフィルタなどの負荷の影響を受けやすい。例えば、高速に変化する信号などでは、図11に示すように波形なまりのため、アナログ出力の応答性が低下するなどの問題が発生する。
【0005】
本発明は、上記問題点を解決するためになされたものであり、出力インピーダンス特性を改善することにより、高速に変化する信号に対する応答性を向上させたD/A変換装置を提供することを目的とする。
【0006】
【課題を解決するための手段】
上記目的を達成するため、本発明によるD/A変換装置は、第1の基準電圧と、該第1の基準電圧より低圧の第2の基準電圧とを用いてデジタル信号をアナログ信号に変換するR−2Rラダー抵抗型D/A変換手段と、該D/A変換手段から受けたアナログ信号をインピーダンス変換するインピーダンス変換手段と、を備え、第2の基準電圧は接地電圧であり、前記R−2Rラダー抵抗型D/A変換手段は、該R−2Rラダー抵抗型D/A変換手段の出力から直列接続された複数の第1の抵抗(各抵抗値はR)と、前記第1の抵抗の各接続点、及び前記直列接続された複数の第1の抵抗からなる抵抗群の両端点にそれぞれ接続された複数の第2の抵抗(各抵抗値は2R)と、前記第2の抵抗の前記第1の抵抗側でない端点にそれぞれ接続され、前記第2の抵抗に、第1の基準電圧、あるいは接地電圧を接続する複数のスイッチと、一端が前記複数のスイッチと共通に第1の基準電圧に接続され、他端が前記R−2Rラダー抵抗型D/A変換手段の出力に接続された、前記第2の抵抗とは異なる第3の抵抗(抵抗値は2R)と、入力されたデジタル信号を基に、前記複数のスイッチを制御するスイッチコントロール手段と、を有し、前記インピーダンス変換手段は、前記R−2Rラダー抵抗型D/A変換手段からのアナログ信号がゲートに入力されるN型MOSトランジスタと、該N型MOSトランジスタに接続された抵抗と、を有する、ことを特徴とするものである。
【0007】
また、本発明によるD/A変換装置は、前記D/A変換装置において、前記R−2Rラダー抵抗型D/A変換手段は、前記アナログ信号にオフセット電圧を与えることを特徴とするものである。
【0011】
また、本発明によるD/A変換装置は、前記D/A変換装置において、前記インピーダンス変換手段は、前記N型MOSトランジスタに代えてP型MOSトランジスタを有することを特徴とするものである。
【0012】
また、本発明によるD/A変換装置は、前記D/A変換装置において、前記インピーダンス変換手段は、前記抵抗に代えてN型MOSトランジスタ、またはP型MOSトランジスタを有することを特徴とするものである。
【0013】
【発明の実施の形態】
(実施の形態1)
以下、本発明の実施の形態1によるD/A変換装置について、図面を参照しながら説明する。本実施の形態1によるD/A変換装置は、R−2Rラダー抵抗型D/Aコンバータのアナログ出力の電流ドライブ能力を向上させ、アナログ出力信号の応答性を改善するものである。
【0014】
図1は、本実施の形態1によるD/A変換装置の構成を示す回路図であり、図2は、そのD/A変換装置の作用効果を説明するための波形図である。
図1において、本実施の形態1によるD/A変換装置100は、R−2Rラダー抵抗型D/A変換手段101と、インピーダンス変換手段102とを備える。R−2Rラダー抵抗型D/A変換手段101は、基準電圧VREFHと、基準電圧VREFL(ただし、VREFLはVREFHよりも低圧)とを用いて、デジタル信号をアナログ信号に変換するものであり、さらに、スイッチコントロール1010と、スイッチ1011a、1011b、1011c、1011dと、抵抗値が2R、あるいはRの複数の抵抗とを備える。
【0015】
スイッチコントロール1010は、入力されるデジタル信号に基づいてスイッチ1011aなどをコントロールするものであり、入力デジタル信号の各ビットが“1”のときにはスイッチに基準電圧VREFH側を選択させ、“0”のときにはスイッチに基準電圧VREFL側を選択させる。例えば、LSBが“0”のときには、スイッチ1011aにVREFL側を選択させ、LSBが“1”のときには、スイッチ1011aにVREFH側を選択させる。このようにしてスイッチコントロール1010によりスイッチ1011aなどがコントロールされることにより、基準電圧VREFLから基準電圧VREFHまでの電圧が分圧され、VREFLから(VREFH−VREFL)×(2n−1)/2n+VREFLのダイナミックレンジのアナログ信号がR−2Rラダー抵抗型D/A変換手段101から出力される。
【0016】
インピーダンス変換手段102は、R−2Rラダー抵抗型D/A変換手段101から受けたアナログ信号をインピーダンス変換するものであり、N型MOSトランジスタ104と、そのN型MOSトランジスタ104のソースに接続された抵抗103とを備える。このソース出力(VOUT)が本実施の形態1によるD/A変換装置の最終のアナログ出力となる。
【0017】
次に、本実施の形態1によるD/A変換装置の動作について説明する。
デジタル信号は、スイッチコントロール1010に入力され、そのデジタル信号の各ビットごとの値に応じて、スイッチ1011a〜1011dがコントロールされる。このスイッチ1011a〜1011dのコントロールにより基準電圧VREFLから基準電圧VREFHまでの電圧が分圧される。そして、VREFLから(VREFH−VREFL)/2nごとに変化するアナログ信号がR−2Rラダー抵抗型D/A変換手段101から出力される。
【0018】
このR−2Rラダー抵抗型D/A変換手段101からの出力は、N型MOSトランジスタ104のゲートに入力され、インピーダンス変換手段102によりインピーダンス変換される。したがって、R−2Rラダー抵抗型D/A変換手段101の出力インピーダンスは高いが、インピーダンス変換手段102からの出力、すなわちD/A変換装置100からの出力(VOUT)は、電流能力が向上されており、低インピーダンスとなっている。そして、図2で示されるように、D/A変換装置100の出力(VOUT)と、その出力をローパスフィルタ105に通した後の出力(AOUT)とを比較しても、従来例(図11)に比べて応答性が向上していることが分かる。
【0019】
このように、本実施の形態1によるD/A変換装置によれば、N型MOSトランジスタ104と抵抗103とから構成されるソースフォロワ回路のインピーダンス変換手段102を備え、そのインピーダンス変換手段102によりR−2Rラダー抵抗型D/A変換手段101からのアナログ出力をインピーダンス変換することで、D/A変換装置の出力インピーダンス特性を改善し、出力電流ドライブ能力を向上させることができ、高速に変化する信号に対する応答性を向上させることができる。
【0020】
(実施の形態2)
以下、本発明の実施の形態2によるD/A変換装置について、図面を参照しながら説明する。
図3は、上述の実施の形態1によるD/A変換装置において、基準電圧VREFLを接地電圧としたものの構成を示す回路図であり、図4は、そのD/A変換装置におけるインピーダンス変換手段への入力波形と出力波形を示す波形図である。なお、図3で示されるD/A変換装置の構成、及び動作は実施の形態1と同様であり、その説明を省略する。
【0021】
R−2Rラダー抵抗型D/A変換手段101の基準電圧VREFH、VREFLとしては、図3で示されるように、基準電圧VREFHを、D/A変換装置を内蔵している半導体装置の電源電圧VDDとし、基準電圧VREFLを接地電圧(グラウンド)とするのが一般的である。この場合には、上述のようにソースフォロワによるインピーダンス変換手段102により信号の応答性を向上させることができるが、インピーダンス変換手段102のN型MOSトランジスタ104が動作するためには、R−2Rラダー抵抗型D/A変換手段101のアナログ信号出力S11の電圧が、N型MOSトランジスタ104のスレッショルド電圧VT以上である必要がある。例えば、図4(a)で示されるように、アナログ信号出力S11がR−2Rラダー抵抗型D/A変換手段101のダイナミックレンジいっぱいの信号であった場合には、インピーダンス変換手段102からの出力、すなわちD/A変換装置からの出力S12は、図4(b)で示されるようになり、N型MOSトランジスタ104のスレッショルド電圧VT分だけ、信号欠けが発生してしまうこととなる。本実施の形態2によるD/A変換装置は、このアナログ出力の信号欠けを改善するものである。
【0022】
図5は、本実施の形態2によるD/A変換装置の構成を示す回路図であり、図6は、そのD/A変換装置におけるインピーダンス変換手段への入力波形と出力波形を示す波形図である。
【0023】
図5において、本実施の形態2によるD/A変換装置では、R−2Rラダー抵抗型D/A変換手段101で用いる基準電圧VREFH、VREFLとして、基準電圧VREFHを電源電圧VDD1とし、低圧側の基準電圧VREFLを別の電源電圧VDD2としている。ここで、この電圧VDD2は、N型MOSトランジスタ104のスレッショルド電圧VT以上であり、電源電圧VDD1より低圧である。なお、これ以外のD/A変換装置の構成、及び動作は実施の形態1と同様であり、その説明を省略する。
【0024】
本実施の形態2によるD/A変換装置では、基準電圧VREFLを接地電圧ではないVDD2としたことにより、R−2Rラダー抵抗型D/A変換手段101のアナログ出力にオフセット電圧を与えたこととなり、その結果、R−2Rラダー抵抗型D/A変換手段101のアナログ信号出力S21は、図6(a)で示されるようになる。したがって、N型MOSトランジスタ104のゲートに入力される信号はスレッショルド電圧VT以上であるため、インピーダンス変換手段102の出力は信号欠けを発生することなく、図6(b)で示されるようになる。
【0025】
このように、本実施の形態2によるD/A変換装置によれば、R−2Rラダー抵抗型D/A変換手段101のアナログ出力にオフセット電圧を与えるようにしたことで、インピーダンス変換手段102に入力される信号の電圧値がN型MOSトランジスタ104のスレッショルド電圧VTを超えることとなり、インピーダンス変換手段102の出力、すなわち本実施の形態2によるD/A変換装置の出力の信号欠けを防止することができる。
【0026】
(実施の形態3)
以下、本発明の実施の形態3によるD/A変換装置について、図面を参照しながら説明する。本実施の形態3によるD/A変換装置は、より簡易な構成により、実施の形態2によるD/A変換装置と同様に、R−2Rラダー抵抗型D/A変換手段のアナログ出力にオフセット電圧を与えるようにしたものである。
【0027】
図7は、本実施の形態3によるD/A変換装置の構成を示す回路図である。なお、インピーダンス変換手段102の構成、及び動作は実施の形態1と同様であり、その説明を省略する。
図7において、R−2Rラダー抵抗型D/A変換手段210は、抵抗201、202a〜202c、203a〜203dと、スイッチ1011a〜1011dと、スイッチコントロール1010とを備える。なお、基準電圧VREFHは電源電圧VDDとし、基準電圧VREFLは接地電圧としている。抵抗202a〜202cは、R−2Rラダー抵抗型D/A変換手段210の出力から直列接続されており、その各抵抗の接続点、及び抵抗202a〜202cからなる抵抗群の両端点に、抵抗203a〜203dがそれぞれ接続されている。ここまでは、通常のR−2Rラダー抵抗型D/A変換手段と同様であるが、本実施の形態3によるR−2Rラダー抵抗型D/A変換手段210では、一端が基準電圧VREFHの電圧源(VDD)に接続され、他端がR−2Rラダー抵抗型D/A変換手段210の出力に接続された抵抗201を備えている点が通常のものと異なっている。この抵抗201を有していることにより、R−2Rラダー抵抗型D/A変換手段210のアナログ信号出力S31にオフセットを与えたこととなり、電源VDD2を別途用意することなく、抵抗の一端をつなぎかえるという簡単な方法により、オフセットを与えることができる。
【0028】
図7で示されるR−2Rラダー抵抗型D/A変換手段210の場合、デジタル信号が“0000”の時に、アナログ信号出力S31が最低値となるが、その最低値は、VDD×(43/128)となり、VDDの約1/3となる。したがって、VDDの値をN型MOSトランジスタ104のスレッショルド電圧VTの3倍以上とすればよい。例えば、VDDとして3.3Vを用い、スレッショルド電圧VTが0.7Vである場合には、このR−2Rラダー抵抗型D/A変換手段210のアナログ信号出力S31のオフセットにより、アナログ信号出力S31の最低値が十分スレッショルド電圧VTを超えていることが分かる。
【0029】
このように、本実施の形態3によるD/A変換装置によれば、R−2Rラダー抵抗型D/A変換手段210を、R−2Rラダー抵抗型D/A変換手段210の出力から直列接続された複数の抵抗202a〜202cと、抵抗202a〜202cの各接続点、及び直列接続された複数の抵抗202a〜202cからなる抵抗群の両端点にそれぞれ接続された複数の抵抗203a〜203dと、抵抗203a〜203dの抵抗202a〜202c側でない端点にそれぞれ接続され、抵抗203a〜203dに、電源電圧(VDD)、あるいは接地電圧(グラウンド)を接続する複数のスイッチ1011a〜1011dと、一端が電源電圧(VDD)に接続され、他端がR−2Rラダー抵抗型D/A変換手段210の出力に接続された抵抗201と、入力されたデジタル信号を基に、複数のスイッチ1011a〜1011dを制御するスイッチコントロール1010とから構成したことで、実施の形態2のように電源VDD2を別途用意することなく、抵抗201の端点をつなぎかえたという簡易な構成により、R−2Rラダー抵抗型D/A変換手段210のアナログ出力にトランジスタ104のスレッショルド電圧VTを超えるオフセット電圧を与えることができ、インピーダンス変換手段102の出力、すなわちD/A変換装置の出力の信号欠けを防止することができる。
【0030】
(実施の形態4)
以下、本発明の実施の形態4によるD/A変換装置について、図面を参照しながら説明する。
図8は、本実施の形態4によるD/A変換装置の構成を示すブロック図である。なお、図8で示されるR−2Rラダー抵抗型D/A変換手段101の構成、及び動作は実施の形態1と同様であり、その説明を省略する。
【0031】
本実施の形態4によるインピーダンス変換手段300は、N型MOSトランジスタ104、301を有する。N型MOSトランジスタ104は、実施の形態1と同様のものであり、N型MOSトランジスタ301は、実施の形態1による抵抗103に代えて設けられたものである。
【0032】
実施の形態1によるインピーダンス変換手段102では、インピーダンス変換にN型MOSトランジスタ104と抵抗103とを用いているが、この構成では、半導体の製造工程によりトランジスタ104における抵抗成分と、抵抗103の抵抗値との抵抗比のばらつきが大きくなり、最終的なアナログ出力(VOUT)の電圧にもばらつきが生じるおそれがある。しかしながら、図8で示される本実施の形態4によるインピーダンス変換手段300のように、抵抗103に代えてN型MOSトランジスタ301を用いることで、半導体製造工程における抵抗比のばらつきを抑えることができ、出力電圧(VOUT)のばらつきも抑えることができる。
【0033】
(実施の形態5)
以下、本発明の実施の形態5によるD/A変換装置について、図面を参照しながら説明する。
図9は、本実施の形態5によるD/A変換装置の構成を示すブロック図である。なお、図9で示されるR−2Rラダー抵抗型D/A変換手段101の構成、及び動作は実施の形態1と同様であり、その説明を省略する。
【0034】
本実施の形態5によるインピーダンス変換手段400は、P型MOSトランジスタ401と、抵抗402とを有する。このインピーダンス変換手段400の動作については、実質的に実施の形態1によるインピーダンス変換手段102と同様であり、その説明を省略する。
【0035】
このように、本実施の形態5によるD/A変換装置のように、インピーダンス変換手段400をP型MOSトランジスタ401で構成しても、実施の形態1によるD/A変換装置と同様の効果を奏することができる。
【0036】
なお、実施の形態4の場合と同様に、抵抗402に代えてMOSトランジスタを用いるようにしてもよい。
【0037】
また、インピーダンス変換手段を構成するトランジスタは、MOSトランジスタ(MOS−FET)に限定されるものではなく、バイポーラトランジスタや、接合型トランジスタ(J−FET)であってもよい。ただし、MOSトランジスタでインピーダンス変換手段を構成した場合には、R−2Rラダー抵抗型D/A変換手段と一緒に半導体基板上にインピーダンス変換手段を構成することができ、D/A変換装置のコストを低減させることができるというメリットがある。
【0038】
【発明の効果】
以上の説明から明らかなように、本発明によるD/A変換装置によれば、第1の基準電圧と、該第1の基準電圧より低圧の第2の基準電圧とを用いてデジタル信号をアナログ信号に変換するR−2Rラダー抵抗型D/A変換手段と、該D/A変換手段から受けたアナログ信号をインピーダンス変換するインピーダンス変換手段とを備えたことで、D/A変換装置の出力インピーダンス特性を改善し、出力電流ドライブ能力を向上させることができ、高速に変化する信号に対する応答性を向上させることができる効果が得られる。
また、第2の基準電圧は接地電圧であり、前記R−2Rラダー抵抗型D/A変換手段は、該R−2Rラダー抵抗型D/A変換手段の出力から直列接続された複数の第1の抵抗(各抵抗値はR)と、前記第1の抵抗の各接続点、及び前記直列接続された複数の第1の抵抗からなる抵抗群の両端点にそれぞれ接続された複数の第2の抵抗(各抵抗値は2R)と、前記第2の抵抗の前記第1の抵抗側でない端点にそれぞれ接続され、前記第2の抵抗に、第1の基準電圧、あるいは接地電圧を接続する複数のスイッチと、一端が前記複数のスイッチと共通に第1の基準電圧に接続され、他端が前記R−2Rラダー抵抗型D/A変換手段の出力に接続された、前記第2の抵抗とは異なる第3の抵抗(抵抗値は2R)と、入力されたデジタル信号を基に、前記複数のスイッチを制御するスイッチコントロール手段と、を有し、前記インピーダンス変換手段は、前記R−2Rラダー抵抗型D/A変換手段からのアナログ信号がゲートに入力されるN型MOSトランジスタと、該N型MOSトランジスタに接続された抵抗と、を有する、という簡易な構成により、R−2Rラダー抵抗型D/A変換手段のアナログ出力にトランジスタのスレッショルド電圧VTを超えるオフセット電圧を与えることができ、前記インピーダンス変換手段の出力、すなわちD/A変換装置の出力の信号欠けを防止することができる効果が得られる。
【0039】
また、本発明によるD/A変換装置によれば、前記D/A変換装置において、前記R−2Rラダー抵抗型D/A変換手段が、前記アナログ信号にオフセット電圧を与えることで、前記インピーダンス変換手段の出力、すなわちD/A変換装置の出力の信号欠けを防止することができる効果が得られる。
【0042】
また、本発明によるD/A変換装置によれば、前記D/A変換装置において、前記インピーダンス変換手段が、前記抵抗に代えてN型MOSトランジスタ、またはP型MOSトランジスタを有することで、半導体製造工程における抵抗比のばらつきを抑えることができ、出力電圧のばらつきも抑えることができる効果が得られる。
【図面の簡単な説明】
【図1】本発明の実施の形態1によるD/A変換装置の構成を示す回路図である。
【図2】本発明の実施の形態1によるD/A変換装置の作用効果を説明するための波形図である。
【図3】本発明の実施の形態1によるD/A変換装置の構成を示す回路図である。
【図4】本発明の実施の形態1によるD/A変換装置におけるインピーダンス変換手段への入力波形と出力波形を示す波形図である。
【図5】本発明の実施の形態2によるD/A変換装置の構成を示す回路図である。
【図6】本発明の実施の形態2によるD/A変換装置におけるインピーダンス変換手段への入力波形と出力波形を示す波形図である。
【図7】本発明の実施の形態3によるD/A変換装置の構成を示す回路図である。
【図8】本発明の実施の形態4によるD/A変換装置の構成を示す回路図である。
【図9】本発明の実施の形態5によるD/A変換装置の構成を示す回路図である。
【図10】従来のD/A変換装置の構成を示す回路図である。
【図11】従来のD/A変換装置の作用効果を説明するための波形図である。
【符号の説明】
100 D/A変換装置
101、210 R−2Rラダー抵抗型D/A変換手段
102、300、400 インピーダンス変換手段
103、201、202a〜202c、203a〜203d、402 抵抗
104、301 N型MOSトランジスタ
105 ローパスフィルタ
401 P型MOSトランジスタ
1010 スイッチコントロール
1011a、1011b、1011c、1011d スイッチ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a D / A converter for converting a digital signal into an analog signal.
[0002]
[Prior art]
In recent years, due to improvements in semiconductor integration technology, the system has been integrated on a single chip. Therefore, when an analog circuit is built in a semiconductor device, the performance is improved while suppressing an increase in the circuit area and the number of terminals. The challenge is how to plan.
[0003]
Among commonly used analog circuit D / A converter systems, there is an R-2R ladder resistor type D / A converter shown in FIG. 10 (for example, a 4-bit configuration). This D / A converter uses resistors with resistance values R and 2R, controls the switch according to the value of each bit, and divides the voltage according to whether the resistor is connected to the reference voltage VREFH or VREFL. An analog signal having a dynamic range of (VREFH−VREFL) × (2 n −1) / 2 n + VREFL is output. Due to such a simple configuration, a small-area D / A converter circuit can be realized relatively easily.
[0004]
[Problems to be solved by the invention]
However, in the configuration of the conventional R-2R ladder resistor D / A converter, the output of the R-2R resistor network is an analog output as it is, so that the output impedance is high. It is easily affected by the load connected to the output, such as a low-pass filter for smoothing the waveform. For example, in the case of a signal that changes at a high speed, there is a problem that the response of the analog output is lowered due to the rounding of the waveform as shown in FIG.
[0005]
The present invention has been made to solve the above problems, and an object of the present invention is to provide a D / A conversion device that improves the response to a signal that changes at high speed by improving output impedance characteristics. And
[0006]
[Means for Solving the Problems]
In order to achieve the above object, a D / A converter according to the present invention converts a digital signal into an analog signal by using a first reference voltage and a second reference voltage lower than the first reference voltage. R-2R ladder resistance type D / A conversion means, and impedance conversion means for impedance conversion of an analog signal received from the D / A conversion means, the second reference voltage is a ground voltage, and the R- The 2R ladder resistance type D / A conversion means includes a plurality of first resistors (each resistance value is R) connected in series from the output of the R-2R ladder resistance type D / A conversion means, and the first resistance And a plurality of second resistors (each resistance value is 2R) respectively connected to both end points of the resistor group including the plurality of first resistors connected in series, and the second resistors Connected to each end point that is not on the first resistance side. The second resistor, the first reference voltage or a plurality of switches for connecting the ground voltage, one end connected to a first reference voltage in common with the plurality of switches, the other end said R-2R ladder, The plurality of switches are controlled based on a third resistor (resistance value is 2R) connected to the output of the resistance type D / A converter and different from the second resistor, and the input digital signal. It possesses a switch control means, wherein the impedance converting means includes a N-type MOS transistor the analog signal from the R-2R ladder resistor-type D / a converter is input to the gate, connected to the N-type MOS transistor It is characterized by having a resistance .
[0007]
The D / A converter according to the present invention is characterized in that, in the D / A converter, the R-2R ladder resistor type D / A converter gives an offset voltage to the analog signal. .
[0011]
The D / A converter according to the present invention is characterized in that, in the D / A converter, the impedance converter has a P-type MOS transistor instead of the N-type MOS transistor.
[0012]
The D / A converter according to the present invention is characterized in that, in the D / A converter, the impedance converter has an N-type MOS transistor or a P-type MOS transistor instead of the resistor. is there.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
Hereinafter, a D / A converter according to Embodiment 1 of the present invention will be described with reference to the drawings. The D / A converter according to the first embodiment improves the current output capability of the analog output of the R-2R ladder resistor type D / A converter and improves the response of the analog output signal.
[0014]
FIG. 1 is a circuit diagram showing the configuration of the D / A converter according to the first embodiment, and FIG. 2 is a waveform diagram for explaining the operational effects of the D / A converter.
In FIG. 1, the D / A converter 100 according to the first embodiment includes an R-2R ladder resistance type D / A converter 101 and an impedance converter 102. The R-2R ladder resistance type D / A converter 101 converts a digital signal into an analog signal using a reference voltage VREFH and a reference voltage VREFL (where VREFL is lower than VREFH), and ,
[0015]
The
[0016]
The impedance conversion means 102 converts the analog signal received from the R-2R ladder resistance type D / A conversion means 101, and is connected to the N-
[0017]
Next, the operation of the D / A converter according to the first embodiment will be described.
The digital signal is input to the
[0018]
The output from the R-2R ladder resistance type D / A conversion means 101 is input to the gate of the N-
[0019]
As described above, according to the D / A conversion device of the first embodiment, the impedance conversion unit 102 of the source follower circuit including the N-
[0020]
(Embodiment 2)
Hereinafter, a D / A converter according to Embodiment 2 of the present invention will be described with reference to the drawings.
FIG. 3 is a circuit diagram showing a configuration of the D / A converter according to the first embodiment described above, in which the reference voltage VREFL is used as the ground voltage, and FIG. 4 shows the impedance converter in the D / A converter. It is a wave form diagram which shows the input waveform and output waveform of. Note that the configuration and operation of the D / A converter shown in FIG. 3 are the same as those in the first embodiment, and a description thereof will be omitted.
[0021]
As shown in FIG. 3, the reference voltages VREFH and VREFL of the R-2R ladder resistance type D / A conversion means 101 are the reference voltage VREFH and the power supply voltage VDD of the semiconductor device incorporating the D / A conversion device. In general, the reference voltage VREFL is set to the ground voltage (ground). In this case, as described above, the signal response can be improved by the impedance conversion means 102 by the source follower. However, in order for the N-
[0022]
FIG. 5 is a circuit diagram showing a configuration of the D / A converter according to the second embodiment, and FIG. 6 is a waveform diagram showing an input waveform and an output waveform to impedance conversion means in the D / A converter. is there.
[0023]
5, in the D / A converter according to the second embodiment, as the reference voltages VREFH and VREFL used in the R-2R ladder resistance type D / A converter 101, the reference voltage VREFH is the power supply voltage VDD1, and the low-voltage side The reference voltage VREFL is set to another power supply voltage VDD2. Here, the voltage VDD2 is equal to or higher than the threshold voltage VT of the N-
[0024]
In the D / A converter according to the second embodiment, the offset voltage is given to the analog output of the R-2R ladder resistor type D / A converter 101 by setting the reference voltage VREFL to VDD2, which is not the ground voltage. As a result, the analog signal output S21 of the R-2R ladder resistance type D / A conversion means 101 is as shown in FIG. Therefore, since the signal input to the gate of the N-
[0025]
As described above, according to the D / A converter according to the second embodiment, the offset voltage is applied to the analog output of the R-2R ladder resistance type D / A converter 101, so that the impedance converter 102 can The voltage value of the input signal exceeds the threshold voltage VT of the N-
[0026]
(Embodiment 3)
Hereinafter, a D / A converter according to Embodiment 3 of the present invention will be described with reference to the drawings. The D / A converter according to the third embodiment has a simpler configuration, and the offset voltage is applied to the analog output of the R-2R ladder resistance type D / A converter as with the D / A converter according to the second embodiment. Is to give.
[0027]
FIG. 7 is a circuit diagram showing a configuration of the D / A converter according to the third embodiment. Note that the configuration and operation of the impedance conversion means 102 are the same as those in the first embodiment, and a description thereof will be omitted.
In FIG. 7, the R-2R ladder resistance type D / A conversion means 210 includes
[0028]
In the case of the R-2R ladder resistance type D / A conversion means 210 shown in FIG. 7, when the digital signal is “0000”, the analog signal output S31 becomes the minimum value, but the minimum value is VDD × (43 / 128), which is about 1/3 of VDD. Therefore, the value of VDD may be three times or more the threshold voltage VT of the N-
[0029]
Thus, according to the D / A converter according to the third embodiment, the R-2R ladder resistor type D / A converter 210 is connected in series from the output of the R-2R ladder resistor type D / A converter 210. A plurality of
[0030]
(Embodiment 4)
Hereinafter, a D / A converter according to Embodiment 4 of the present invention will be described with reference to the drawings.
FIG. 8 is a block diagram showing the configuration of the D / A converter according to the fourth embodiment. The configuration and operation of the R-2R ladder resistance type D / A conversion means 101 shown in FIG. 8 are the same as those in the first embodiment, and the description thereof is omitted.
[0031]
The impedance conversion unit 300 according to the fourth embodiment includes N-
[0032]
In the impedance conversion means 102 according to the first embodiment, the N-
[0033]
(Embodiment 5)
Hereinafter, a D / A converter according to a fifth embodiment of the present invention will be described with reference to the drawings.
FIG. 9 is a block diagram showing the configuration of the D / A converter according to the fifth embodiment. The configuration and operation of the R-2R ladder resistance type D / A conversion unit 101 shown in FIG. 9 are the same as those in the first embodiment, and a description thereof will be omitted.
[0034]
The impedance conversion unit 400 according to the fifth embodiment includes a P-
[0035]
As described above, even when the impedance conversion means 400 is configured by the P-
[0036]
Note that a MOS transistor may be used instead of the
[0037]
The transistor constituting the impedance conversion means is not limited to a MOS transistor (MOS-FET), but may be a bipolar transistor or a junction transistor (J-FET). However, when the impedance conversion means is configured by a MOS transistor, the impedance conversion means can be configured on the semiconductor substrate together with the R-2R ladder resistance type D / A conversion means. There is an advantage that can be reduced.
[0038]
【The invention's effect】
As is clear from the above description, according to the D / A converter of the present invention, a digital signal is converted into an analog signal using the first reference voltage and the second reference voltage lower than the first reference voltage. The output impedance of the D / A converter is provided with an R-2R ladder resistance type D / A converter for converting into a signal and an impedance converter for converting the impedance of the analog signal received from the D / A converter. The characteristics can be improved, the output current drive capability can be improved, and the responsiveness to a signal changing at high speed can be improved.
The second reference voltage is a ground voltage, and the R-2R ladder resistance type D / A conversion means has a plurality of first connections connected in series from the output of the R-2R ladder resistance type D / A conversion means. A plurality of second resistors connected to both connection points of the first resistors and both end points of the resistor group consisting of the plurality of first resistors connected in series. A plurality of resistors (each having a resistance value of 2R) and an end point of the second resistor that is not on the first resistor side, and a first reference voltage or a ground voltage is connected to the second resistor. The switch and the second resistor having one end connected to the first reference voltage in common with the plurality of switches and the other end connected to the output of the R-2R ladder resistor type D / A conversion means Based on the different third resistor (resistance value is 2R) and the input digital signal, Switch control means for controlling a plurality of switches, and the impedance conversion means includes an N-type MOS transistor to which an analog signal from the R-2R ladder resistance type D / A conversion means is input to a gate; With a simple configuration having a resistor connected to the N-type MOS transistor, an offset voltage exceeding the threshold voltage VT of the transistor can be applied to the analog output of the R-2R ladder resistance type D / A conversion means. Thus, it is possible to prevent an output signal from the impedance conversion means, that is, an output from the D / A converter, from being lost.
[0039]
According to the D / A converter of the present invention, in the D / A converter, the R-2R ladder resistance type D / A converter provides the offset voltage to the analog signal, so that the impedance conversion is performed. It is possible to obtain an effect of preventing signal loss of the output of the means, that is, the output of the D / A converter.
[0042]
Further, according to the D / A conversion device of the present invention, in the D / A conversion device, the impedance conversion means includes an N-type MOS transistor or a P-type MOS transistor instead of the resistor, so that a semiconductor manufacture is possible. The variation in resistance ratio in the process can be suppressed, and the effect of suppressing the variation in output voltage can be obtained.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of a D / A converter according to a first embodiment of the present invention.
FIG. 2 is a waveform diagram for explaining the function and effect of the D / A converter according to Embodiment 1 of the present invention.
FIG. 3 is a circuit diagram showing a configuration of a D / A converter according to Embodiment 1 of the present invention.
FIG. 4 is a waveform diagram showing an input waveform and an output waveform to impedance conversion means in the D / A converter according to Embodiment 1 of the present invention.
FIG. 5 is a circuit diagram showing a configuration of a D / A converter according to a second embodiment of the present invention.
FIG. 6 is a waveform diagram showing an input waveform and an output waveform to impedance conversion means in the D / A converter according to Embodiment 2 of the present invention.
FIG. 7 is a circuit diagram showing a configuration of a D / A converter according to a third embodiment of the present invention.
FIG. 8 is a circuit diagram showing a configuration of a D / A converter according to a fourth embodiment of the present invention.
FIG. 9 is a circuit diagram showing a configuration of a D / A converter according to a fifth embodiment of the present invention.
FIG. 10 is a circuit diagram showing a configuration of a conventional D / A converter.
FIG. 11 is a waveform diagram for explaining the function and effect of a conventional D / A converter.
[Explanation of symbols]
100 D / A conversion device 101, 210 R-2R ladder resistance type D / A conversion means 102, 300, 400 Impedance conversion means 103, 201, 202a to 202c, 203a to 203d, 402
Claims (4)
該D/A変換手段から受けたアナログ信号をインピーダンス変換するインピーダンス変換手段と、
を備え、
第2の基準電圧は接地電圧であり、
前記R−2Rラダー抵抗型D/A変換手段は、
該R−2Rラダー抵抗型D/A変換手段の出力から直列接続された複数の第1の抵抗(各抵抗値はR)と、
前記第1の抵抗の各接続点、及び前記直列接続された複数の第1の抵抗からなる抵抗群の両端点にそれぞれ接続された複数の第2の抵抗(各抵抗値は2R)と、
前記第2の抵抗の前記第1の抵抗側でない端点にそれぞれ接続され、前記第2の抵抗に、第1の基準電圧、あるいは接地電圧を接続する複数のスイッチと、
一端が前記複数のスイッチと共通に第1の基準電圧に接続され、他端が前記R−2Rラダー抵抗型D/A変換手段の出力に接続された、前記第2の抵抗とは異なる第3の抵抗(抵抗値は2R)と、
入力されたデジタル信号を基に、前記複数のスイッチを制御するスイッチコントロール手段と、を有し、
前記インピーダンス変換手段は、
前記R−2Rラダー抵抗型D/A変換手段からのアナログ信号がゲートに入力されるN型MOSトランジスタと、
該N型MOSトランジスタに接続された抵抗と、を有する、
ことを特徴とするD/A変換装置。R-2R ladder resistance type D / A conversion means for converting a digital signal into an analog signal using a first reference voltage and a second reference voltage lower than the first reference voltage;
Impedance conversion means for converting the impedance of the analog signal received from the D / A conversion means;
With
The second reference voltage is a ground voltage,
The R-2R ladder resistance type D / A conversion means is:
A plurality of first resistors (each resistance value is R) connected in series from the output of the R-2R ladder resistance type D / A conversion means;
A plurality of second resistors (each resistance value is 2R) respectively connected to each connection point of the first resistors and both end points of a resistor group composed of the plurality of first resistors connected in series;
A plurality of switches that are respectively connected to end points that are not on the first resistance side of the second resistor, and that connect a first reference voltage or a ground voltage to the second resistor;
A third resistor different from the second resistor, having one end connected to the first reference voltage in common with the plurality of switches and the other end connected to the output of the R-2R ladder resistor type D / A converter. Resistance (resistance value is 2R),
Based on the input digital signal, it has a, a switch control means for controlling said plurality of switches,
The impedance converting means includes
An N-type MOS transistor to which an analog signal from the R-2R ladder resistance type D / A converter is input to the gate;
A resistor connected to the N-type MOS transistor;
A D / A converter characterized by the above.
前記R−2Rラダー抵抗型D/A変換手段は、前記アナログ信号にオフセット電圧を与えることを特徴とするD/A変換装置。The D / A converter according to claim 1,
The R-2R ladder resistance type D / A conversion means applies an offset voltage to the analog signal.
前記インピーダンス変換手段は、前記N型MOSトランジスタに代えてP型MOSトランジスタを有することを特徴とするD/A変換装置。The D / A converter according to claim 1 ,
The D / A converter according to claim 1, wherein the impedance conversion means includes a P-type MOS transistor instead of the N-type MOS transistor.
前記インピーダンス変換手段は、前記抵抗に代えてN型MOSトランジスタ、またはP型MOSトランジスタを有することを特徴とするD/A変換装置。The D / A converter according to claim 1 or 3 ,
The D / A conversion device characterized in that the impedance conversion means includes an N-type MOS transistor or a P-type MOS transistor instead of the resistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002052084A JP4047599B2 (en) | 2002-02-27 | 2002-02-27 | D / A converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002052084A JP4047599B2 (en) | 2002-02-27 | 2002-02-27 | D / A converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003258643A JP2003258643A (en) | 2003-09-12 |
| JP4047599B2 true JP4047599B2 (en) | 2008-02-13 |
Family
ID=28663886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002052084A Expired - Fee Related JP4047599B2 (en) | 2002-02-27 | 2002-02-27 | D / A converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4047599B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5202395B2 (en) | 2009-03-09 | 2013-06-05 | 株式会社半導体エネルギー研究所 | Touch panel, electronic equipment |
| JP6139187B2 (en) * | 2012-03-29 | 2017-05-31 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US9595955B2 (en) | 2014-08-08 | 2017-03-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including power storage elements and switches |
-
2002
- 2002-02-27 JP JP2002052084A patent/JP4047599B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003258643A (en) | 2003-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5625308A (en) | Two input-two output differential latch circuit | |
| US6433727B1 (en) | AD converter with a power saving circuit and its control method | |
| US6977602B1 (en) | Wide band digital to analog converters and methods, including converters with selectable impulse response | |
| US7071858B2 (en) | Method and system for a glitch-free differential current steering switch circuit for high speed, high resolution digital-to-analog conversion | |
| US20020044076A1 (en) | Current-steering D/A converter and unit cell | |
| US6215356B1 (en) | Power amplifier arrangement | |
| US5894281A (en) | Digital-to-analog converter utilizing MOS transistor switching circuit with accompanying dummy gates to set same effective gate capacitance | |
| US6344815B2 (en) | Digital-to-analog converter | |
| US20070096965A1 (en) | Digital to analog converter and a ground offset compensation circuit | |
| SE507892C2 (en) | Method and apparatus for providing a high performance digital-to-analog conversion design | |
| JP4047599B2 (en) | D / A converter | |
| US5781140A (en) | Two-segment ladder circuit and digital-to-analog converter | |
| US6166579A (en) | Digitally controlled signal magnitude control circuit | |
| CN1011013B (en) | Sample-and-hold and its application in parallel analog-to-digital converters | |
| JP4099557B2 (en) | Digital / analog conversion circuit | |
| US20020149504A1 (en) | Analog to digital conversion device | |
| US5592166A (en) | High speed CMOS D/A converter for wave synthesis in network | |
| JPH09186595A (en) | Voltage amplifier and a/d converter using it | |
| US6218871B1 (en) | Current-switching method and circuit for digital-to-analog converters | |
| US6278393B1 (en) | Multiple output digital-to-analog converter | |
| JPH0846515A (en) | D/a converter | |
| CN107809250B (en) | Digital-to-analog converter circuit | |
| JPH03759Y2 (en) | ||
| JPS59186411A (en) | variable gain amplifier circuit | |
| JPH0777350B2 (en) | Glitch generation suppression circuit of D / A converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070518 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070809 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070817 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071030 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071122 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |