JP4048811B2

JP4048811B2 - Three-dimensional circuit board and manufacturing method thereof

Info

Publication number: JP4048811B2
Application number: JP2002086980A
Authority: JP
Inventors: 康史正木
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 2002-03-26
Filing date: 2002-03-26
Publication date: 2008-02-20
Anticipated expiration: 2022-03-26
Also published as: JP2003283071A

Description

【０００１】
【発明の属する技術分野】
本発明は、回路を基板の表面に三次元立体的に設けて形成した立体回路板及びその製造方法に関するものである。
【０００２】
【従来の技術】
基板回路１に回路部５を形成するにあたって、物理蒸着法（ＰＶＤ）で回路形成する方法が普及しつつある。図３２はＰＶＤ法によって回路部５を形成する方法の一例を示すものであり、図３２（ａ）のような基板１の表面にスパッタリングなどで、図３２（ｂ）のように基板１の全面に導体膜３６を形成し、次に回路形成部分３７の輪郭に沿って導体膜３６にレーザーを照射して、回路形成部分３７の輪郭部３８を図３２（ｃ）のように除去する。この後、回路形成部分３７の導体膜３６に通電して電気メッキをして厚付けすることによって、図３２（ｄ）のように回路部５を形成し、そして必要に応じて、ソフトエッチング処理することによって図３２（ｅ）のように回路部５以外の部分の導体膜３６を除去し、さらに回路部５にニッケルメッキや金メッキをして仕上げるようにしてある。
【０００３】
図３２は平板状の基板１について説明をしたが、図３３に示すような凹凸を有する立体的な基板１についても、同様に、スパッタリングによる導体膜３６の形成、レーザーＬの照射による回路形成部分３７の輪郭部３８の除去の工程を経て、回路部５を形成することができるものである。尚、特に立体基板の場合は、一括露光パターンニング方法における露光の際に露光マスクを付着させるのが困難であり、レーザーの照射パターンニング方法による回路形成のほうが優れている。
【０００４】
ここで、上記の方法は特開平７−６６５３２号公報や特開平７−６６５３３号公報によって提供されている方法であるが、基板１の表面にスパッタリングなどで導体膜３６を形成した後に、レーザーを照射して回路を形成する部分の周囲の導体膜３６を除去する必要がある。従って、レーザーを照射する工程が必要になって製造工数や製造コストが増大するという問題がある。またレーザーの照射による基板１の表面の熱ダメージで、回路部５の端部が図３４のように剥がれ、基板１に対する回路部５の密着性が低下するおそれがあり、特に基板１の材料が樹脂であると、レーザーの照射部分が炭化し、回路部５間の絶縁抵抗が劣化する可能性があるという問題もある。
【０００５】
一方、このようなレーザーの照射を行なう必要なく、ＰＶＤ法で回路部５を形成する方法が特開２０００−２１６５０４号公報や特開２０００−２１６５０５号公報で提供されている。図３５はその一例を示すものであり、図３５（ａ）のように表面に凹凸を設けた基板１を用い、基板１の表面にスパッタリングなどＰＶＤ法で導体を付着させるようにしたものであり、ＰＶＤ法では一般的にターゲットのそれぞれの表面部分から導体粒子はある角度範囲をもって放射され、ガス粒子やプラズマのイオンにぶつかりながら基板１の表面に向かって飛翔するので、凹部３９の内部には入り込み難く、少なくともこの飛翔方向と平行になる凹凸の凸部２４と凹部３９の間の側面である段差側面部２には導体が付着し難くなる。従って、凸部２４の頂面に付着した導体は、導体が付着し難い凹部３９によって不連続になるので、図３５（ｂ）のように凹部３９の部分が回路間の絶縁部となった回路部５を凸部２４の頂面に形成することができるものであり、回路部５の輪郭をレーザーで除去するような必要がなくなるのである。
【０００６】
【発明が解決しようとする課題】
上記のように特開２０００−２１６５０４号公報や特開２０００−２１６５０５号公報で提供されている方法では、表面に凹凸を設けた基板１を用いてＰＶＤ法で導体を付着させることによって、レーザーの照射を行なう必要なく凸部２４の頂面に回路部５を形成することができるのである。
【０００７】
しかし、凸部２４の頂部に形成された回路部５は凹部３９を介して配置されているものであり、基板１の表面のうち凹部３９の部分は回路が形成されない部分となるので、基板１の表面の回路配置密度が低くなるという問題があった。回路配置密度を高くするためには、凹部３９の幅を狭くすることが必要であるが、樹脂の射出成形で基板１を作製する場合、凹部３９の幅を狭く形成するのには限界があって、凹部３９の幅を１００μｍ以下にすることは困難であり、回路配置密度を高くするのには限度があるものであった。
【０００８】
本発明は上記の点に鑑みてなされたものであり、回路の配置密度を高くすることができる立体回路板及びその製造方法を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
本発明の請求項１に係る立体回路板は、基板１の表面に段差側面部２を介して複数の高さに層別される複数段の平面部４を設け、段差側面部２を導体が被覆されない非回路部３として形成すると共に、平面部４に物理蒸着法で導体を被覆して回路部５を形成して成ることを特徴とするものである。
また請求項１の発明は、基板１の表面の凹凸の凸部２４の頂面に平面部４を形成すると共に凸部２４の側面に段差側面部２を形成し、凸部２４の側面にアンダーカット部２５を形成して成ることを特徴とするものである。
【００１０】
また請求項２の発明は、請求項１において、平面部４を高さが異なる３段以上に形成して成ることを特徴とするものである。
【００１１】
また請求項３の発明は、請求項１又は２において、複数段の平面部４のうち一部の平面部４を導体が被覆されない非回路部３として形成して成ることを特徴とするものである。
【００１２】
また請求項４の発明は、請求項１乃至３のいずれかにおいて、基板１の表面に高さの異なる平面部４間を連絡する傾斜面６を設け、傾斜面６に導体を被覆して高さの異なる平面部４の回路部５を電気的に接続する接続回路部７を形成して成ることを特徴とするものである。
【００１３】
また請求項５の発明は、請求項１乃至４のいずれかにおいて、端部同士が対向する平面部４の端部間に、これらの平面部４より低い平面部を配置し、上記端部同士が対向する平面部４に形成した回路部５の端部間を電気的に接続して成ることを特徴とするものである。
【００１４】
また請求項６の発明は、請求項５において、接続用部材８によって、上記端部同士が対向する平面部４に形成した回路部５の端部間を電気的に接続して成ることを特徴とするものである。
【００１５】
また請求項７の発明は、請求項６において、接続用部材８として、ワイヤーとジャンパー部品の少なくとも一方を用いて成ることを特徴とするものである。
【００１６】
また請求項８の発明は、請求項６において、上記端部同士が対向する平面部４の各端部を基板１の表面側へ下り傾斜する端部傾斜面９として形成すると共に端部傾斜面９に導体を被覆して平面部４の回路部５と電気的に接続された端部回路部１０を形成し、接続用部材８として、両端面にこの各端部傾斜面９と平行に傾斜する接合用傾斜面１１を設けると共に各接合用傾斜面１１及び表面に導通用回路部１２を形成したものを用い、上記端部同士が対向する平面部４の端部間に接続用部材８を配置すると共に端部傾斜面９の端部回路部１０と接合用傾斜面１１の導通用回路部１２を接合させて成ることを特徴とするものである。
【００１７】
また請求項９の発明は、請求項６において、上記端部同士が対向する平面部４の端部間に配置される高さの低い平面部４を電気絶縁性の被覆材１３で被覆し、接続用部材８として導電材料を用いると共に被覆材の表面に導電材料を設けることによって、上記端部同士が対向する平面部４に形成した回路部５の端部間を電気的に接続することを特徴とするものである。
【００１８】
また請求項１０の発明は、請求項１乃至４のいずれかにおいて、端部同士を対向させた平面部４の端部間に、これらの平面部４より低い平面部４を配置し、上記端部同士を対向させた平面部４に形成した回路部５の各端部を電子部品実装端子部１４として、この端部同士を対向させた平面部５の端部上に配置される電子部品１５を実装して成ることを特徴とするものである。
【００１９】
また請求項１１の発明は、請求項１０において、上記電子部品実装端子部１４が形成された平面部４より低い平面部４の回路部５に、他の電子部品実装端子部１４を形成し、上記実装された電子部品１５の下方に他の電子部品１５が重なるように、他の電子部品実装端子部１４に他の電子部品１５を実装して成ることを特徴とするものである。
【００２０】
また請求項１２の発明は、請求項１乃至１１のいずれかにおいて、基板１に基板１の表裏に貫通するスルーホール１６を形成し、基板１の表面側の平面部４に形成した回路部５と電気的に接続されるスルーホール回路部１７をスルーホール１６の内周に設け、基板１の裏面に形成した裏面回路部１８とスルーホール回路部１６とを電気的に接続して成ることを特徴とするものである。
【００２１】
また請求項１３の発明は、請求項１２において、回路部５を形成した平面部４の端部と、スルーホール１６を形成した基板１の表面との間に、つづら折り状あるいは螺旋状に傾斜する屈曲傾斜面１９を形成し、回路部５とスルーホール回路部１７とを電気的に接続する連絡用回路部２０を屈曲傾斜面１９に形成して成ることを特徴とするものである。
【００２２】
また請求項１４の発明は、請求項１２又は１３において、スルーホール回路部１７と裏面回路部１８との接続部分に導電ペースト２１を塗布して成ることを特徴とするものである。
【００２３】
また請求項１５の発明は、請求項１乃至１４のいずれかにおいて、複数段の各平面部４をメッキ用傾斜面２２を介してこれらの平面部４より少なくとも高い段の平面部４に連絡させ、この高い平面部４及びメッキ用傾斜面２２に、上記の複数段の平面部４に電気メッキをする際に通電を行なうためのメッキ通電用回路部２３を形成して成ることを特徴とするものである。
【００２４】
また請求項１６の発明は、請求項１５において、メッキ通電用回路部２３は、電気メッキの後にエッチングして除去されるものであることを特徴とするものである。
【００２５】
また請求項１７の発明は、請求項１５において、基板１のうちメッキ通電用回路部２３を形成した平面部４を設けた部分は、電気メッキの後に少なくとも基板１の一部とともに切除されるものであることを特徴とするものである。
【００２６】
また請求項１８の発明は、請求項１乃至１７のいずれかにおいて、複数段の平面部４のうち、高さの低い平面部４に形成した回路部５を電気絶縁性の被覆材１３で被覆すると共に高さの高い平面部４に形成した回路部５をこの被覆材１３の表面に露出させて成ることを特徴とするものである。
【００２７】
また請求項１９の発明は、請求項１乃至１８のいずれかにおいて、基板１の表面の凹凸の凸部２４の頂面に平面部４を形成し、凸部２４の頂面の角部をテーパ面あるいはアール面に形成して成ることを特徴とするものである。
【００２９】
また請求項２０の発明は、請求項１乃至１９のいずれかにおいて、平面部４にバンプ用凸部２６を突設し、バンプ用凸部２６に導体を被覆して電子部品実装用のバンプ端子２７を形成して成ることを特徴とするものである。
【００３０】
また請求項２１の発明は、請求項１乃至２０のいずれかにおいて、段差側面部２の表面を粗面に形成して成ることを特徴とするものである。
【００３１】
また請求項２２の発明は、請求項１乃至２１のいずれかにおいて、基板１の表面に物理蒸着法で導体を付着させることによって、導体が付着し難い段差側面部２に非回路部３を形成すると共に、導体が付着し易い平面部４に回路部５を形成して成ることを特徴とするものである。
また請求項２３の発明は、請求項２２において、段差側面部２に付着した導体はエッチング除去されていることを特徴とするものである。
【００３２】
また請求項２４の発明は、請求項１乃至２３のいずれかにおいて、基板１は、樹脂又はセラミックス材料を成形して形成されたものであることを特徴とするものである。
【００３３】
また請求項２５の発明は、請求項１乃至２３のいずれかにおいて、基板１は、金属材２９の表面に絶縁層３０をコーティングして形成されたものであることを特徴とするものである。
【００３４】
また本発明に係る請求項２６の立体回路板の製造方法は、請求項１乃至２５のいずれかに記載の立体回路板を製造するにあたって、基板１の表面に段差側面部２を介して複数の高さに層別される複数段の平面部４を設け、基板１の表面に物理蒸着法で導体を付着させた後、段差側面部２に付着した導体をエッチング除去することによって、段差側面部２に導体が被覆されない非回路部３を形成すると共に、導体が被覆された平面部４に回路部５を形成することを特徴とするものである。
【００３５】
また請求項２７の発明は、請求項２６において、イオンビームスパッタリング法でターゲット３１から導体粒子をスパッタリングして基板１の表面に付着させることを特徴とするものである。
【００３６】
また請求項２８の発明は、請求項２６において、ターゲット３１からスパッタリングされた導体粒子によってこのターゲット３１をスパッタリングするセルフスパッタリング法で、ターゲット３１からスパッタリングされた導体粒子を基板１の表面に付着させることを特徴とするものである。
【００３７】
また請求項２９の発明は、請求項２６において、プラズマ生成ガスの雰囲気下でプラズマを発生させてスパッタリングを開始し、プラズマが発生した後にプラズマ生成ガスのガス圧を低くした状態で、ターゲット３１からスパッタリングされた導体粒子を基板１の表面に付着させることを特徴とするものである。
【００３８】
また請求項３０の発明は、請求項２６において、強磁場を発生させたマグネトロンスパッタリング法でターゲット３１からスパッタリングされた導体粒子を基板１の表面に付着させることを特徴とするものである。
【００３９】
また請求項３１の発明は、請求項２６において、ターゲット３１から導体粒子をスパッタリングして基板１の表面に付着させるにあたって、ターゲット３１と基板１の間に、ターゲット３１と基板１の方向に開口する多数の孔３３を有する多孔板３２を配置し、ターゲット３１から叩き出された導体粒子を多孔板３２の孔３３を通して基板１に飛翔させて付着させることを特徴とするものである。
【００４０】
また請求項３２の発明は、請求項３１において、表面を粗化した多孔板３２を用いることを特徴とするものである。
【００４１】
また請求項３３の発明は、請求項２６乃至３２のいずれかにおいて、ターゲット３１から導体粒子をスパッタリングして基板１の表面に付着させるにあたって、基板１を冷却することを特徴とするものである。
【００４２】
また請求項３４の発明は、請求項２６乃至３３のいずれかにおいて、基板１の表面に導体との密着性が悪い樹脂層３４を設け、これをプラズマエッチングして平面部４の樹脂層３４を除去した後、基板１の表面に物理蒸着法で導体を付着させることを特徴とするものである。
【００４３】
また請求項３５の発明は、請求項２６乃至３３のいずれかにおいて、基板１の表面に導体との密着性が悪い樹脂層３４を設け、これを酸素イオンビームエッチングして平面部４の樹脂層３４を除去した後、基板１の表面に物理蒸着法で導体を付着させることを特徴とするものである。
【００４４】
また請求項３６の発明は、請求項２６乃至３５のいずれかにおいて、金属材２９を放電加工して表面に凹凸を形成すると共に凸部２４の側面にアンダーカット部２５を形成し、この金属材２９の表面を絶縁層３０で被覆して作製した基板１を用いることを特徴とするものである。
【００４５】
また請求項３７の発明は、請求項３６において、金属材２９の表面に化学蒸着法で絶縁層３０を形成することを特徴とするものである。
【００４６】
また請求項３８の発明は、請求項２６乃至３５のいずれかにおいて、樹脂製の基板１に設けられる凸部２４の頂部を加熱加圧することによって、凸部２４の頂部の側面に鍔部３５を張り出させると共にその下側にアンダーカット部２５を形成することを特徴とするものである。
【００４７】
また請求項３９の発明は、請求項２６乃至３５のいずれかに樹脂成形品で表面に凹凸を有する基板１を製造するにあたって、ＬＩＧＡプロセスで基板１の製造を行なうことを特徴とするものである。
【００４８】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
【００４９】
基板１はその表面に凸部２４と凹部３９からなる凹凸を設けて、例えば図１（ａ）に示すような三次元立体形状に形成してある。そして凸部２４の頂面と凹部３９の底面はそれぞれ平面部４として形成されるものであり、凹部３９の底面と凸部２４の頂面の間の側面は段差側面部２となっている。従って、基板１の表面には、段差側面部２を介して複数の高さに層別される複数段の平面部４が形成されるものである。ここで、凸部２４と凹部３９の間の側面である段差側面部２は、基板１の表面（凹部３９の底面が相当する）に対してほぼ垂直な面に形成してある。
【００５０】
そして基板１の表面に物理蒸着法（ＰＶＤ法）で導体を付着させることによって、回路形成をするものであり、ＰＶＤ法としては、例えば真空蒸着、スパッタリング、イオンプレーティングによって行なうことができる。
【００５１】
図２（ａ）は真空蒸着で基板１の表面に導体を付着させる方法の一例を示すものであり、チャンバー４３内には銅などの導体を入れたルツボ４４と基板ホルダー４５が配置してあり、基板ホルダー４５のルツボ４４と対向する面には上記の基板１が保持してある。そしてチャンバー４３内を減圧して高真空にすると共に、ルツボ４４内の導体を抵抗加熱あるいは電子ビーム照射で加熱して気化させると、気化した導体粒子が矢印方向に飛翔して基板１の表面に堆積し、基板１の表面に導体を付着させることができるものである。
【００５２】
ここで、チャンバー４３内を高真空にすれば、ルツボ４４から蒸発した導体粒子は散乱されることなく真っ直ぐ基板１に向かって飛翔し、基板１の表面のうち、ルツボ４４と平行な平面部４は導体粒子の飛翔方向と垂直であるので、平面部４には導体粒子が堆積し易くて導体を付着させ易いが、ルツボ４４に対して垂直な段差側面部２は導体粒子の飛翔方向と平行であるので、段差側面部２には導体粒子は堆積し難く導体が付着し難い。従って上記の真空蒸着によって、基板１の平面部４にのみ導体を付着させ、段差側面部２には導体を付着させないようにすることができるものである。
【００５３】
図２（ｂ）はスパッタリングで基板１の表面に導体を付着させる方法の一例を示すものであり、チャンバー４３内には銅などの導体からなるターゲット３１と基板ホルダー４５が配置してあり、基板ホルダー４５のターゲット３１と対向する面には上記の基板１が保持してある。このターゲット３１と基板ホルダー４５の間にはＲＦなどの高周波電源やスパッタリング用のＤＣ電源が接続してあり、ターゲット３１と基板ホルダー４５の間に高周波電圧や直流電圧を印加するようにしてある。そして、チャンバー４３内を減圧し、チャンバー４３内にアルゴンガスなどのプラズマ生成ガスを通しながら、ターゲット３１と基板１の間に電圧を印加すると、ターゲット３１と基板１の間でプラズマＰが発生する。このプラズマＰ中のイオンがターゲット３１に衝突することによって、ターゲット３１から銅原子などの導体粒子が叩き出される。この導体粒子が矢印方向に基板１へ向かって飛翔して基板１の表面に堆積し、基板１の表面に導体を付着させることができるものである。
【００５４】
ここで、基板１の表面のうち、ターゲット３１と平行な平面部４は導体粒子の飛翔方向と垂直であるので、平面部４には導体粒子が堆積し易くて導体を付着させ易いが、ターゲット３１に対して垂直な段差側面部２は導体粒子の飛翔方向と平行であるので、段差側面部２には導体粒子は堆積し難く導体が付着し難い。従ってスパッタリングによって、基板１の平面部４にのみ導体を付着させ、段差側面部２には導体を付着させないようにすることができるものである。
【００５５】
図２（ｃ）はイオンプレーティング法で基板１の表面に導体を付着させる方法の一例を示すものであり、チャンバー４３内には銅などの導体を入れたルツボ４４と基板ホルダー４５が配置してあり、基板ホルダー４５のルツボ４４と対向する面には上記の基板１が保持してある。このルツボ４４と基板ホルダー４５の間にはＲＦを印加するアンテナ４８が巻いてあり、また基板ホルダー４５にバイアス印加用のＲＦ電源が接続してある。図２（ｃ）において４６はＲＦ電源、４７は整合回路、４８はコイル状のアンテナである。そして、チャンバー４３内を減圧し、チャンバー４３内にアルゴンガスなどのプラズマ生成ガスを通しながら、アンテナ４８と基板ホルダー４５にＲＦを印加すると、アンテナ４８が巻かれている部分でプラズマＰが発生する。このとき、ルツボ４４内の導体を抵抗加熱あるいは電子ビーム照射で加熱して気化させると、気化した導体粒子がプラズマＰ中を移動する際にイオン化し、このイオン化した導体粒子が基板ホルダー４５にかかるバイアス電圧によって加速されながら、矢印方向に基板１に向かって飛翔して基板１の表面に堆積し、基板１の表面に導体を付着させることができるものである。
【００５６】
ここで、基板１の表面のうち、ルツボ４４と平行な平面部４は導体粒子の飛翔方向と垂直であるので、平面部４には導体粒子が堆積し易くて導体を付着させ易いが、ルツボ４４に対して垂直な段差側面部２は導体粒子の飛翔方向と平行であるので、段差側面部２には導体粒子は堆積し難く導体が付着し難い。特にイオンプレーティング法では、バアイスがかかるため、その電界により真っ直ぐに導体粒子が力を受けて飛翔する。従ってイオンプレーティング法によって、基板１の平面部４にのみ導体を付着させ、段差側面部２には導体を付着させないようにすることができるものである。
【００５７】
上記のようにＰＶＤ法を用いて基板１の表面に導体を付着させることによって、平面部４にのみ導体を被覆することができると共に段差側面部２には導体が被覆されないようにすることができるものである。ここで、基板１の表面に導体を付着させて導体膜４９を被覆するにあたって、段差被覆率は図３（ａ）のように、
段差被覆率＝段差側面部の膜厚ｓ／凸部の頂部での導体の膜厚ｔ
とすると、上記で説明したＰＶＤ法は段差被覆率が小さい成膜方法であり、これを利用している。また凸部２４の頂面に形成される平面部４の他に、凹部３９の底面に形成される平面部４にも導体膜４９を被覆するにあたって、底面被覆率は図３（ａ）のように、
底面被覆率＝凹部の底面での導体の膜厚ｕ／凸部の頂部での導体の膜厚ｔ
であり、この底面被覆率を大きくするには、図３（ｂ）のように凹部３９のアスペクト比＝ｈ／ｗを小さくするのが好ましい。
【００５８】
ここで、ＰＶＤ法では段差側面部２に導体が付着し難くいが、各種の要因の影響で、段差側面部２に導体が全く被覆されないようすることは難しい。そこで本発明では、図４（ａ）のように基板１の表面にＰＶＤ法で導体を通常、０．４〜０．６μｍの厚みで付着させて導体膜４９を被覆した後、基板１をエッチング処理して、図４（ｂ）のように段差側面部２に付着した導体膜４９をエッチング除去するようにしてある。エッチング処理は、エッチング液に基板１を浸漬したり、基板１にエッチング液をスプレーしたりして行なうことができるが、段差側面部２に付着する導体膜４９は通常０．１５μm以下と薄くできるので、ライトエッチングで良く、平面部４に被覆した導体膜４９を浸食する影響は殆どない。そして、平面部４に被覆した導体に必要に応じて電気メッキをして通常５〜１５μｍの厚付けすると共にニッケルメッキや金メッキなどの仕上げメッキをすることによって、図１（ｂ）のように平面部４に所望の回路部５を形成した立体回路板を得ることができるものである。
【００５９】
このようにして作製される立体回路板にあって、図１（ｂ）に示すように、基板１の表面に段差側面部２を介して層別される複数段の各平面部４に形成される回路部５は、導体が被覆されない段差側面部２を非回路部３として、回路部５間の電気絶縁性が確保されているものである。そしてこの非回路部３となる段差側面部２は基板１の表面（平面部２）に対して垂直な面であるので、基板１の面方向において段差側面部２は面積として表われない。従って、基板１の面方向において回路部５間には見掛け上、段差側面部２の非回路部３は存在しないことになり、基板１の全面を利用して回路部５を形成することが可能になり、回路配置密度が高い立体回路板を形成することができるものである。すなわち、立体的に形成した基板１の構造を利用して、回路部５と隣接する回路部５との絶縁距離を高さ方向で確保することができるため、基板１の面方向において回路絶縁ギャップが零の高密度回路が可能となり、回路板の小型化にもつながるものである。
【００６０】
図５は本発明の実施の形態の他の一例を示すものであり、凹凸の凸部２４を複数段に形成することによって、段差側面部２を介して複数段に層別される平面部４を３段以上に形成するようにしてある。このように平面部４を３段以上に形成することによって、平面部４に形成する回路部５を３段以上の多段に配置することができ、回路のパターンニングの自由度を向上することができるものである。
【００６１】
図６は本発明の実施の形態の他の一例を示すものであり、上記のように段差側面部２を介して複数段に層別される平面部４を形成するにあたって、複数段の平面部４のうち一部の段の平面部４を導体が被覆されない非回路部３として形成するようにしたものである。図６（ａ）の実施の形態では、一段目の平面部４を非回路部３として形成してあり、図６（ｂ）の実施の形態では、二段目の平面部４を非回路部３として形成してある。隣合う平面部４間の段差側面部２は既述のように非回路部３となっているが、このように一部の段の回路部として不要な平面部４を非回路部３に形成することによって、回路部５間の絶縁距離を大きくとることができ、回路設計の自由度が増すと共に回路メッキ材料ロスも削減できるものである。ここで、平面部４のうち一部の段の平面部４に非回路部３を形成するにあたっては、ＰＶＤで導体膜を形成した各平面部４のうち、回路部として不要な平面部４の導体膜には電気メッキ工程にて給電せず、薄い膜厚のままにしておき、電気メッキ後のエッチング工程にてこの薄い導体膜を除去することによって行なうことができる。
【００６２】
図７は本発明の実施の形態の他の一例を示すものである。基板１の表面に高さの異なる複数本の凸部２４を畦道状に突設し、各凸部２４の頂面や、凸部２４間の凹部３９の底面を平面部４として形成してある。各平面部４は段差側面部２を介して複数段に層別されており、各平面部４に回路部５が設けてある。例えば、最も低い段である凹部３９の底面の平面部４に設けた回路部５はグランド回路層やパワー回路層として形成することができるものであり、各凸部２４の頂面の平面部４に設けた回路部５は信号線として形成することができるものである。
【００６３】
そして高さが異なる平面部４に設けた回路部５を接続する場合には、図７に示すように、この高さが異なる平面部４間において上面が傾斜する凸部２４ａを基板１の表面に突設し、この凸部２４ａの上面に高さが異なる平面部４間を連絡する傾斜面６を形成する。そしてこの傾斜面６に接続回路部７を設けることによって、接続回路部７で高さの異なる平面部４の回路部５を電気的に接続することができるものである。傾斜面６への接続回路部７の形成は、傾斜面６の傾斜が通常７５°以下の傾斜角度であれば必要な膜厚で形成でき、平面部４にＰＶＤ法で回路部５を形成する際に同時に行なうことができる。このようにして高さの異なる平面部４の回路部５を接続することができ、自由度の高い立体配線をすることができるものである。
【００６４】
また、２本の回路部５を交差させる場合には、図７に示すように、同じ高さの凸部２４ｂ，２４ｂの端部同士を間隙を介して対向させ、この対向端部間を横切るように、この凸部２４ｂより低い凸部２４ｃを配置する。各凸部２４ｂ，２４ｂの頂面の平面部４には回路部５がそれぞれ設けてあり、また凸部２４ｃの頂面の平面部４にも回路部５が設けてある。そして凸部２４ｃの回路部５の上を跨ぐようにして、凸部２４ｂ，２４ｂの対向端部の回路部５同士を接続用部材８で電気的に接続することによって、凸部２４ｂ，２４ｂの平面部４に形成される回路部５と凸部２４ｃの平面部に形成される回路部５とを、立体的に交差させることができるものである。このようにして、高さの異なる回路部５を立体的に交差させて配線することができ、自由度の高い立体配線をすることができるものである。
【００６５】
ここで、凸部２４ｂ，２４ｂの対向端部の回路部５同士を電気的に接続するにあたって、上記のように接続用部材８を用いることによって、無理な回路の引き回しなどの必要なく、立体配線で回路部５の端部間の接続を行なうことができるものである。この接続用部材８としては、図７に示すようなワイヤー８ａや、ジャンパー部品を用いることができる。ジャンパー部品としては、例えば金属板にバネ性を持たせてコネクタのように圧入できる形状にした部品や、抵抗値を０にしたチップ部品のような半田付けで接続することができる部品などを用いることができる。接続用部材８としてこのようなワイヤーや、ジャンパー部品を用いることによって、ワイヤーボンダーやジャンパー部品実装装置を用いて、自動化工程で接続を行なうことができるものである。
【００６６】
図８は接続用部材８の他の実施の形態を示すものである。この実施の形態では、上記の端部同士を対向させた凸部２４ｂ，２４ｂの各端部を基板１の表面側へ下り傾斜する端部傾斜面９として形成し、この端部傾斜面９に凸部２４ｂの平面部４に設けた回路部５と電気的に接続された端部回路部１０が形成してある。端部傾斜面９への端部回路部１０の形成は、平面部４にＰＶＤ法で回路部５を形成する際に同時に行なうことができる。また接続用部材８は例えば樹脂成形品などで形成されるものであり、両端面にはこの各端部傾斜面９と平行に傾斜する接合用傾斜面１１が設けてある。この各接合用傾斜面１１と接続用部材８の下面には、連続する導通用回路部１２が形成してある。そして、凸部２４ｃの上側において、凸部２４ｂ，２４ｂの対向する端部間に接続用部材８を配置し、端部傾斜面９の端部回路部１０と接合用傾斜面１１の導通用回路部１２とを接合させることによって、接続用部材８の導通用回路部１２で凸部２４ｂ，２４ｂの平面部４に設けた回路部５の端部同士を電気的に接続することができるものである。
【００６７】
このようにして、端部傾斜面９の端部回路部１０と接合用傾斜面１１の導通用回路部１２を面同士で接合して、回路部５間の接続を行なうことができるものであり、接続信頼性を高く得ることができると共に、接続用部材８の位置合わせが容易になるものである。端部傾斜面９の端部回路部１０と接合用傾斜面１１の導通用回路部１２の合わせ面には導電性接着剤などを注入して固定したり、バネ性や引っ掛け構造を持たせた部材を組み合わせた固定部材を圧接して固定したりすることができる。
【００６８】
図９は接続用部材８の他の実施の形態を示すものである。この実施の形態では、上記の端部同士を対向させた凸部２４ｂ，２４ｂの端部間に電気絶縁性の被覆材１３を充填することによって、図９（ａ）のように凸部２４ｃの平面部４に設けられた回路部５を被覆材１３で被覆し、あるいは封止する。この被覆材１３としては熱硬化性樹脂の接着剤などを用いることができる。そして接続用部材８として導電材料８ｂを用い、この被覆材１３の表面に導電材料８ｂを塗布あるいは充填することによって、図９（ｂ）のように凸部２４ｂ，２４ｂの平面部４に設けた回路部５の端部同士を電気的に接続することができるものである。導電材料８ｂとしては、導電性接着剤や、半田などを用いることができるものであり、被覆材１３や導電材料８ｂの充填によってコスト安価に回路部５の接続を行なうことができるものである。
【００６９】
図１０は本発明の実施の形態の他の一例を示すものであり、同じ高さの凸部２４ｂ，２４ｂを複数対、各端部同士を間隙を介して対向させて基板１の表面に突設してあり、この凸部２４ｂ，２４ｂの対向端部間を横切るように、この凸部２４ｂより低い凸部２４ｃが基板１の表面に配置して設けてある。各凸部２４ｂの頂面の平面部４や凸部２４ｃの頂面の平面部４にはそれぞれ回路部５が設けてある。そして端部同士を間隙を介して対向させた凸部２４ｂ，２４ｂの回路部５の各端部は電子部品実装端子部１４として形成してあり、凸部２４ｂ，２４ｂの対向端部の上側に配置した半導体チップなどの電子部品１５をこの電子部品実装端子部１４に接続することによって、図１０（ａ）に示すように、立体回路板への電子部品１５の実装を行なうことができるものである。このように実装した電子部品１５の下側には、凸部２４ｃに設けた回路部５が配置されており、回路部５と電子部品１５を立体的に配置して回路の配置密度を高くすることができるものである。
【００７０】
また、この高い凸部２４ｂに設けた回路部５の他に、低い凸部２４ｃに設けた回路部５にも電子部品実装端子部１４を形成することによって、図１０（ｂ）に示すように、高い凸部２４ｂの回路部５の電子部品実装端子部１４に接続して実装した電子部品１５の下側において、低い凸部２４ｃの回路部５の電子部品実装端子部１４に接続して他の電子部品１５を実装することによって、複数の電子部品１５を上下に重ねた状態で実装することが可能になるものである。
【００７１】
このように、他の機構や部品を特に必要とせずに、立体回路の構造を利用して、異なる高さの平面部４の回路部５にそれぞれ電子部品実装端子部１４を設けるだけで、電子部品１５を上下に重ねた立体的な実装が簡単に行なえるので、実装の高密度化が容易となるとともに、実装端子部への回路配線の自由度が向上して回路配線のスペース削減の効果にもつながり、この立体回路板を用いた電子機器のより一層の小型化が低コストで実現できるものである。尚、図１０（ｂ）は電子部品１５を２段重ねとしているが、３段以上に電子部品１５を重ねることも同様にできる。また電子部品１５の上下の重なりは一部分の重なりでもよく、上下の電子部品１５は間隙を有していても、接触していてもよく、また、下方の段の電子部品１５は複数個でもよい。さらには、上方の電子部品１５が下方の電子部品１５の機械的保護や電気的シールドを兼ねるようにすることもできる。
【００７２】
図１１は本発明のさらに他の実施の形態の一例を示すものであり、基板１の表面側の平面部４に形成した回路部５と基板１の裏面に形成した裏面回路部１８とを、前述のＰＶＤによる導体膜形成とその後の電気メッキとにより電気的に接続するようにしたものであり、基板１の表面側に設けた一対の回路部５を基板１の裏面の裏面回路部１８を介して電気的に接続することが可能になるものである。すなわち、基板１にはＰＶＤにて導体膜が形成し易いように内周面が開口するスルーホール１６がその表裏に貫通して少なくとも一対形成してあり、基板１の表面側の平面部４に形成した一対の回路部５はそれぞれ一方のスルーホール１６の内周に形成したスルーホール回路部１７に電気的に接続してある。ここで、基板１の表面に突設した凸部２４の平面部４に形成した回路部５をスルーホール回路部１７に接続する場合には、この平面部４とスルーホール１６との間に既述のように傾斜面６を形成すると共に傾斜面６に接続回路部７を形成し、接続回路部７を介して回路部５をスルーホール回路部１７に電気的に接続することができる。そして基板１の裏面に設けた裏面回路部１８に各スルーホール１６のスルーホール回路部１７を接続させることによって、基板１の表面側の平面部４に形成した一対の回路部５を基板１の裏面の裏面回路部１８を介して電気的に接続することができるものである。尚、スルーホール１６の内面が傾斜していることによって、前述のＰＶＤによる導体膜形成とその後の電気メッキによりスルーホール１６の内部も同時に回路形成することができるものであり、また裏面回路部１８との接続部は電気メッキの厚みで連結することができるものである。従って図１１に示すように、この一対の回路部５間に、高い凸部２４が存在していても、この高い凸部２４が障害となることなく、回路部５間の接続を行なうことが可能になるのである。ここで、裏面回路部１８は凸部頂面に形成するようにしているが、基板１の裏面に凹部を形成し、凹部底面に接続回路を形成するようにすれば、裏面側の突出する形状を避けることもできる。
【００７３】
図１２は本発明のさらに他の実施の形態の一例を示すものである。図１１の実施の形態では、基板１の表面に突設した凸部２４の平面部４に形成した回路部５を傾斜内周面を有するスルーホール１６のスルーホール回路部１７に接続するにあたって、回路部５とスルーホール１６の間に直線状の傾斜面６を形成し、傾斜面６に設けた接続回路部７によって回路部５とスルーホール回路部１７を接続するようにしているが、凸部２４の平面部４とスルーホール１６との間の高低差が大きいと、ＰＶＤによって導体膜を形成し易い傾斜角度にするために傾斜面６の長さが長くなり、回路部５とスルーホール１６の位置が離れて高密度な配置で配線することができなくなることがある。
【００７４】
そこで、図１２（ａ）（ｂ）の実施の形態では、凸部２４の頂面の回路部５を設けた平面部４とスルーホール１６の間に、つづら折り状に蛇行して傾斜する屈曲傾斜面１９を設け、この屈曲傾斜面１９に形成した連絡用回路部２０によって回路部５とスルーホール回路部１７を接続するようにしている。また図１２（ｃ）の実施の形態では、螺旋状に傾斜する屈曲傾斜面１９を設け、この屈曲傾斜面１９に形成した連絡用回路部２０によって回路部５とスルーホール回路部１７を接続するようにしている。このようにして、ＰＶＤで導体膜を形成し易い所定の傾斜角度以下にすると共に、回路部５とスルーホール１６の位置を接近させることができ、高密度な配置で配線することが容易になるものである。
【００７５】
図１３は本発明のさらに他の実施の形態の一例を示すものである。スルーホール１６の内周に形成したスルーホール回路部１７と基板１の裏面に形成した裏面回路部１８とを電気的に接続した後、温度変化や機械的衝撃などにより、図１３（ａ）に示すようにスルーホール回路部１７と裏面回路部１８との接続部分にクラックが生じるなどの導通不良が発生するおそれがある。特にスルーホール１６は基板１の表面側の内径が大きく裏面側の内径が小さいすり鉢状に形成されており、スルーホール１６の裏面への開口の周縁部の断面は鋭角になり、スルーホール回路部１７と裏面回路部１８の間に隙間が生じ易くなって導通不良が発生し易い。そこで図１３（ｂ）に示すように、スルーホール回路部１７と裏面回路部１８との接続部分に導電ペースト２１を塗布し、スルーホール回路部１７と裏面回路部１８の間の隙間を導電ペースト２１で埋めて電気的な接続を確保し、導通不良が発生することを防ぐようにしてある。
【００７６】
図１４は本発明のさらに他の実施の形態の一例を示すものである。基板１の表面には高さの異なる複数本の凸部２４を突設し、各凸部２４の上面や、凸部２４間の凹部３９の底面を平面部４として形成してある。また基板１の端部に、その端縁に沿ってメッキ用の凸部２４ｄが突設してある。この凸部２４ｄの高さは、基板１に突設されている上記の各凸部２４より低くならないように設定してある。すなわち、基板１に突設されている上記の凸部２４のうち最も高い凸部２４と同じ高さか、これより高い高さに設定してある。そして凸部２４ｄの頂面の平面部４ａと、この平面部４ａより低い上記の各平面部４とをそれぞれメッキ用傾斜面２２を介して連絡してあり、またこの平面部４ａと同じ平面部４とは面一に直接連絡させてある。
【００７７】
このように形成される基板１の表面に既述のＰＶＤ法で導体４９を付着させる処理を行なうと、導体４９は図１４（ａ）に示すように平面部４，４ａ及びメッキ用傾斜面２２にのみ付着して、平面部４，４ａ及びメッキ用傾斜面２２に導体膜４９が被覆される。ここで、メッキ用傾斜面２２とメッキ用の凸部２４ｄの平面部４ａに被覆される導体膜４９は、各平面部４に被覆される導体膜４９にそれぞれ電気的に接続されるメッキ通電用回路部２３となる。従って、各平面部４の導体膜４９は、段差側面部２の非回路部３を介して独立しているが、メッキ通電用回路部２３を介して電気的に接続させることができるものである。そして各平面部４の導体膜４９に電気メッキして厚付けすることによって回路部５を形成するにあたっては、メッキ用の凸部２４ｄのメッキ通電用回路部２３に電源を接続した状態で基板１をメッキ浴に浸漬し、メッキ用の凸部２４ｄ及びメッキ用傾斜面２２のメッキ通電用回路部２３を通して各平面部４の導体膜４９に通電することによって、行なうことができるものである。このようにして、一箇所への電源の接続で独立した各平面部４の導体膜４９に通電して、電気メッキを容易に行なうことができるものであり、しかもメッキ用の電源の接続は最も高く突出した凸部２４ａに形成したメッキ通電用回路部２３に行なうために、通電治具の接続が容易になるものである。
【００７８】
上記のように電気メッキを行なった後、図１４（ｂ）に示すように、メッキ用の凸部２４ａに設けたメッキ通電用回路部２３を除去することによって、各平面部４に形成される回路部５を再度独立させることができるものである。メッキ用の凸部２４ａのメッキ通電用回路部２３を除去するにあたっては、研削などの方法のほかに、化学的エッチングによって行なうことができる。メッキ通電用回路部２３は最も高く突出した凸部２４ａの平面部４ａに形成されているために、他の平面部４に形成された回路部５に影響を与えることなく、化学的エッチングでメッキ通電用回路部２３の除去を容易に行なうことができるものである。
【００７９】
また図１５の実施の形態では、上記のようにして電気メッキを行なって基板１の各平面部４に回路部５を形成した後、基板１の端部を鎖線に沿って切断、あるいは研磨、切削し、少なくともメッキ通電用回路部２３とこれを形成した凸部２４ａの少なくとも一部分を基板１から切り離すことによって、各平面部４に形成される回路部５を独立させるようにしてある。
【００８０】
図１６は本発明の実施の形態の他の一例を示すものであり、基板１の表面に複数段に形成される平面部４のうち、高さの低い平面部４に設けた回路部５を電気絶縁性の被覆材１３で被覆するようにしてあり、高さの高い平面部４に設けた回路部５をこの被覆材１３の表面に露出させるようにしてある。例えば低い平面部４に設けた回路部５はグランド回路層やパワー回路層として用いることができ、高い平面部４に設けた回路部５は信号線として用いることができる。このように低い平面部４に設けた回路部５を被覆材１３で被覆することによって、部品実装や検査等に必要な回路部５のみを露出させて、他の回路部５は被覆材１３で保護することができ、回路の信頼性を向上させることができるものである。
【００８１】
図１７は本発明の実施の形態の他の一例を示すものである。上記のように基板１の表面にＰＶＤ法で導体を付着させて導体膜４９を被覆した後、導体膜４９に電気メッキして厚付けすることによって回路部５を形成するにあたって、基板１の表面に突設した凸部２４の頂面の平面部４の角部が断面直角であると、図１７（ｃ）のように凸部２４の平面部４に導体膜４９を被覆した後に、導体膜４９に通電して電気メッキを行なってメッキ膜５１を付着させる際に、平面部４の角部の部分において導体膜４９に電界集中が起こり易く、図１７（ｄ）のように電気メッキの際に金属イオンがこの部分に多く引き寄せられてメッキ膜５１の膜厚が部分的に厚くなり、隣接する回路部５との間で短絡が発生するおそれがある。
【００８２】
そこで図１７（ａ）の実施の形態では、凸部２４の頂面の角部をテーパ面５２に形成するようにしてあり、図１７（ｂ）の実施の形態では凸部２４の頂面の角部をアール面５３に形成してある。このように凸部２４の頂面の平面部４の角部をテーパ面５２あるいはアール面５３に形成することによって、電気メッキを行なう際に平面部４の角部の部分において電界集中が起こることを防止することができ、メッキ膜５１の膜厚が部分的に厚くなって隣接する回路部５との間で短絡が発生することを防ぐことができるものである。
【００８３】
図１８は本発明の実施の形態の他の一例を示すものである。既述のように基板１の表面にＰＶＤ法で導体を付着させるにあたって、基板１の表面の凹凸の側面である段差側面部２には導体が付着し難いが、実際には各種の要因でこの段差側面部２にも導体が薄く付着してしまう。そこで、図１８の実施の形態では、基板１の表面に突設した凸部２４の側面である段差側面部２の基部にアンダーカット部２５を形成するようにしてある。図１８（ａ）の実施の形態では、凸部２４の断面形状を逆台形に形成して段差側面部２を傾斜面に形成することによって、段差側面部２の基部にアンダーカット部２５を設けるようにしてあり、図１８（ｂ）の実施の形態では、凸部２４の上部の両側面を突出させることによって、段差側面部２の基部にアンダーカット部２５を設けるようにしてある。このように段差側面部２の基部にアンダーカット部２５を形成することによって、ＰＶＤ法で基板１の表面に導体を付着させる際に、このアンダーカット部２５の部分は飛翔する導体粒子にとって陰になるので、飛翔する導体粒子がこの部分に到達して導体が付着することを防ぐことができるものである。
【００８４】
図１９は本発明の実施の形態の他の一例を示すものであり、基板１の表面に突設した凸部２４の頂面の平面部４にバンプ用凸部２６が突設してある。そして基板１の表面に導体を被覆して各平面部４に回路部５を形成する際に、バンプ用凸部２６の頂面にも導体を被覆してバンプ端子２７を形成するようにしてある。このようにして回路部５を形成する際にバンプ端子２７を形成することができるものであり、このバンプ端子２７を利用してＩＣなどの電子部品を実装することができるものである。また図の実施の形態のように、基板１の表面から突設した凸部２４の頂面に設けたバンプ用凸部２６にバンプ端子２７を形成することによって、凸部２４とバンプ用凸部２６の弾性によって基板１の熱変形に対してクッション作用を得ることができ、バンプ端子２７への電子部品の実装の信頼性が向上するものであり、また基板１の表面と電子部品との間に空隙を確保して、この間に充填する接着剤の量を増大することができ、基板１に対する電子部品の接着強度を確保することができるものである。尚、バンプ端子２６と回路部５との導通接続は、前述と同様に傾斜面６で行なうことができる。
【００８５】
図２０は本発明の実施の形態の他の一例を示すものであり、基板１の表面をエッチング処理等することによって、基板１の表面を粗面に形成するようにしてある。このように基板１の表面を粗面に形成すると、凹凸の側面の段差側面部２も粗面に形成されるものである。そして、ＰＶＤ法で基板１の表面に導体を付着させる際に、段差側面部２に形成される粗面の微細な凹凸において、飛翔する導体粒子にとって微細な凹は微細な凸の陰になるので、飛翔する導体粒子がこの陰になる微細な凹の部分に到達し難くなり、この部分に導体が付着することを防ぐことができるものである。また基板１の表面の平面部４に形成される粗面は、回路部５の密着性を高める作用をなすものである。
【００８６】
上記の各実施の形態にあって、基板１としては、樹脂またはセラミックを材料として用い、これを射出成形などで成形して得られるものを用いることができる。このように基板１を樹脂やセラミックの成形で得ることによって、基板１の表面に任意の凹凸を設けた立体形状に容易に形成することができるものであり、基板１をコスト安価に形成することができるものである。尚、セラミックの場合は、射出成形後に燒結されて形状が固定されるものである。
【００８７】
また、金属材２９を用いて基板１を形成することもできる。金属材２９を鋳造、鍛造、機械加工して表面に凹凸を成形した後、図２１に示すように、金属材１の表面に有機材料や無機材料をコーティングして電気絶縁性の絶縁層３０を形成することによって、基板１を作製することができるものである。絶縁層３０は基板１の表面の全面、あるいは回路部５を形成する平面部４の表面に形成されるものである。このように基板１を金属材２９で形成することによって、金属材２９で放熱効果や、電気的シールド効果を得ることができ、また基板１の強度を高くすることができるものである。
【００８８】
次に、基板１の表面にスパッタリングなどのＰＶＤ法で導体を付着させるにあたって、基板１の表面の凹凸の側面である段差側面部２に導体が付着し難い方法で、基板１の表面に導体を付着させる技術について説明する。
【００８９】
図２２は請求項２７の発明の実施の形態の一例を示すものであり、チャンバー４３内には銅などの金属からなるターゲット３１と基板ホルダー４５が配置してあり、基板ホルダー４５のターゲット３１と対向する面には上記の基板１が保持してある。またチャンバー４３内にはイオンガン５５が設けてある。さらにターゲット３１と基板ホルダー４５の間には前処理用に発生させるＲＦプラズマ用のＲＦなどの高周波電源が接続してあり、ターゲット３１と基板ホルダー４５の間に高周波電圧を印加するようにしてある。
【００９０】
そしてチャンバー４３内を減圧すると共にターゲット３１と基板ホルダー４５の間に電圧を印加し、表面改質を行なった後に、イオンガン５５を作動させて、イオン生成室（図示省略）からアルゴンビームなどのイオンビームを引き出し、イオンガン５５からイオンビームＩをターゲット３１に照射すると、ターゲット６から銅金属などの導体粒子が叩き出される。このように叩き出された導体粒子は矢印のように基板１に向けて飛翔し、基板１の表面に付着して導体膜４９を形成することができるものである。
【００９１】
このようなイオンビームスパッタリング法では、イオンの生成とスパッタリングを別の場所で行なうので、チャンバー４３内にプラズマを発生させる通常のスパッタリングよりもチャンバー４３内を高真空にすることができる。例えば、チャンバー４３内にプラズマを発生させる通常のスパッタリングでは、チャンバー４３内にプラズマ生成ガスを導入させてチャンバー４３内は０．５Ｐａ程度であるが、イオンビームスパッタリング法ではチャンバー４３内を１０^-1〜１０^-2Ｐａ程度の高真空下にしてスパッタリングを行なうことができる。従って、ターゲット３１から叩き出された導体粒子がチャンバー４３内のガス粒子などに衝突して散乱されることを低減することができ、導体粒子が散乱して基板１の凹凸の側面に形成される段差側面部２に付着することを防止することができるものである。
【００９２】
図２３は請求項２８の発明の実施の形態の一例を示すものであり、図２２の場合と同様にチャンバー４３内には基板１を保持した基板ホルダー４５とターゲット３１が配置してあり、さらに基板１とターゲット３１との間にシャッター５６が配置してある。基板１はその表面（凸部２４や凹部３９の平面部４）がターゲット３１とほぼ平行になり、側面の段差側面部２がターゲット３１とほぼ垂直になるように配置されるものである。そしてセルフスパッタリング法でターゲット３１の銅などの導体を基板１の表面に付着させるようにしたものである。
【００９３】
すなわち図２３（ａ）のようにシャッター５６を閉じた状態で、まずチャンバー４３内を減圧し、チャンバー４３内にアルゴンガスなどのプラズマ生成ガスを導入して通しながら、ターゲット３１とチャンバー４３の間に電圧を印加すると、チャンバー４３とシャッター５６は電気的に導通しているため、ターゲット３１とシャッター５６の間でプラズマＰが発生する。このプラズマＰ中のイオンがターゲット３１に衝突することによって、ターゲット３１から銅原子などの導体粒子が叩き出される。このときにはシャッター５６でターゲット３１と基板１の間を仕切っているので、ターゲット３１から叩き出された導体粒子が基板１に付着することはない。次にある程度このスパッタリングが安定した状態で、チャンバー４３内へのプラズマ生成ガスの導入を徐々に絞っていき、最終的にプラズマ生成ガスの導入を止めると、ターゲット３１から叩き出された銅金属などの導体粒子の一部がイオン化されてプラズマＰ′が生成され、このプラズマＰ′中のイオン化された導体粒子がターゲット３１に衝突して、ターゲット３１から導体粒子を叩き出すセルフスパッタリングが開始される。このようにセルフスパッタリングが開始された後、図２３（ｂ）のようにシャッター５６を開くと、セルフスパッタリングで生成された導体粒子は矢印のように基板１に向けて飛翔し、基板１の表面に付着して導体膜４９を形成することができるものである。
【００９４】
このようなセルフスパッタリング法では、チャンバー４３内にプラズマ生成ガスを導入しない状態でスパッタリングを行なうことができるので、通常のスパッタリングよりもチャンバー４３内を高真空にすることができる。例えば、チャンバー４３内にプラズマを発生させる通常のスパッタリングでは、チャンバー４３内にプラズマ生成ガスを導入してチャンバー４３内は０．５Ｐａ程度であるが、セルフスパッタリング法ではチャンバー４３内を１０^-2〜１０^-4Ｐａ程度の高真空にしてスパッタリングを行なうことができる。従って、ターゲット３１から叩き出された導体粒子がチャンバー４３内のプラズマのガス粒子などに衝突して散乱されることがなくなり、導体粒子が散乱して基板１の凹凸の側面に形成される段差側面部２に付着することを防止することができるものである。
【００９５】
図２４は請求項２９の発明の実施の形態の一例を示すものであり、図２２の場合と同様にチャンバー４３内には基板１を保持した基板ホルダー４５とターゲット３１が配置してあり、さらに基板１とターゲット３１の間にシャッター５６が配置してある。基板１はその表面（凸部２４や凹部３９の平面部４）がターゲット３１とほぼ平行になり、側面の段差側面部２がターゲット３１とほぼ垂直になるように配置されるものである。
【００９６】
そして図２４（ａ）のようにシャッター５６を閉じた状態で、まずチャンバー４３内を減圧し、チャンバー４３内にアルゴンガスなどのプラズマ生成ガスを導入して通しながら、ターゲット３１とチャンバー４３の間に電圧を印加すると、ターゲット３１とシャッター５６の間でプラズマＰが発生する。このとき、プラズマ生成ガスのガス圧が低い状態では十分な電離が行なわれずプラズマＰが発生し難いので、プラズマＰを発生させる当初は０．５〜１Ｐａ程度の高いガス圧でプラズマ生成ガスをチャンバー４３に導入する。このように発生したプラズマＰ中のイオンがターゲット３１に衝突することによって、ターゲット３１から銅原子などの導体粒子が叩き出される。このときにはシャッター５６でターゲット３１と基板１の間を仕切っているので、ターゲット３１から叩き出された導体粒子が基板１に付着することはない。次にこのスパッタリングが安定した状態で、チャンバー４３内に導入するプラズマ生成ガスのガス圧を１０^-2〜１０^-1Ｐａ程度の低いガス圧に低下させた後、図２４（ｂ）のようにシャッター５６を開くと、スパッタリングで生成された導体粒子は矢印のように基板１に向けて飛翔し、基板１の表面に付着して導体膜４９を形成することができるものである。
【００９７】
このように低いガス圧のプラズマＰでスパッタリングするので、ターゲット３１から叩き出された導体粒子がチャンバー４３内のガス粒子などに衝突して散乱されることを低減することができ、導体粒子が散乱して基板１の凹凸の側面に形成される段差側面部２に付着することを防止することができるものである。尚、上記の実施の形態では、プラズマＰを発生させる当初は高いガス圧でプラズマ生成ガスをチャンバー４３に導入し、高いガス圧によるトリガー作用でプラズマＰが発生し易くなるようにしているが、これと併用して、あるいはこれに代えて、ターゲット３１とシャッター５６の間にスパッタリングの電源とは別に高電圧を発生する電極を設けたり、チャンバー４３内に電子線（ＥＢ）発生器やフィラメントを設けて電子を放出させることによるトリガー作用で、プラズマＰが発生し易くなるようにしてもよい。
【００９８】
また請求項３０の発明は、強磁場を発生させたマグネトロンスパッタリング法でターゲット３１からスパッタリングした導体粒子を基板１の表面に付着させるようにしたものである。強磁場を発生させたマグネトロンスパッタリング法は、ターゲット３１の裏側にその中心と外周部に沿って磁石を設置するようにしたものであり、電場と磁場からの力を受けて電子がＮ極とＳ極の間に捕捉されたまま、ターゲット３１の直上を周回するような運動を行なうので、電子がプラズマ生成ガスと衝突する回数が増え、プラズマＰ中のイオンの量が増加し、１０^-2〜１０^-1Ｐａ程度の低いガス圧でスパッタリングを行うことができる。従って、ターゲット３１から叩き出された導体粒子が導入ガス粒子などに衝突して散乱されることを低減することができ、導体粒子が散乱して基板１の凹凸の側面に形成される段差側面部２に付着することを防止することができるものである。尚、マグネトロンスパッタリング法では磁石として一般にフェライト磁石が用いられるが、本実施の形態では磁石としてサマリウム系等の希土類磁石を用いて強磁場を発生させており、これによって、電子のトラップ性が向上し、低ガス圧下で安定したプラズマＰを得ることができ、スパッタリングを安定して行なうことができるものである。
【００９９】
図２５は請求項３１の発明の実施の形態の一例を示すものである。チャンバー４３内には銅などの金属からなるターゲット３１と基板ホルダー４５が配置してあり、基板ホルダー４５のターゲット３１と対向する面には上記の基板１が保持してある。基板１はその表面（凸部２４や凹部３９の平面部４）がターゲット３１とほぼ平行になり、側面の段差側面部２がターゲット３１とほぼ垂直になるように配置されるものである。このターゲット３１と基板ホルダー４５の間にはＲＦなどの高周波電源が接続してあり、ターゲット３１と基板ホルダー４５の間に高周波電圧を印加するようにしてある。尚、図示はしていないが、前処理（表面改質）用にＲＦ等の高周波電源やスパッタリング用のＤＣ電源も接続されている。
【０１００】
そして基板１とターゲット３１の間には多孔板３２が配置してある。多孔板３２は基板１とターゲット３１の方向に開口する多数の孔３３を設けて図２５（ｂ）に示すようなコリメータ形状に形成されるものであり、この孔３３は基板１とターゲット３１に対して垂直な方向で連通している。
【０１０１】
そしてスパッタリング法で基板１の表面に導体を付着させるにあたっては、まずチャンバー４３内を減圧し、チャンバー４３内にアルゴンガスなどのプラズマ生成ガスを通しながら、ターゲット３１と基板１の間に電圧を印加すると、ターゲット３１と基板１の間でプラズマＰが発生する。このプラズマＰ中のイオンがターゲット３１に衝突することによって、ターゲット３１から銅原子などの導体粒子５７が叩き出され、この導体粒子５７は基板１へ向かって飛翔する。ここで、図２５（ｂ）に示すように、飛翔する導体粒子５７のうち、基板１に対して垂直な方向に飛翔しない導体粒子５７は多孔板３２の孔３３を通過することができず、孔３３の内周に付着し、基板１に対して垂直な方向に飛翔する導体粒子５７のみが多孔板３２の孔３３を通過することができる。従って基板１に対して斜めの方向に飛翔する導体粒子５７が基板１に到達することを防ぐことができ、導体粒子５７が基板１の凹凸の側面に形成される段差側面部２に付着することを防止することができるものである。
【０１０２】
上記の多孔板３２において、基板１に対して垂直な方向に飛翔する導体粒子５７のみが孔３３を通過するように、特に限定する趣旨ではないが、孔３３の内径は０．１〜５ｍｍ、孔３３の長さ（多孔板３２の厚み）は１０〜３０ｍｍの範囲に設定するのが好ましい。
【０１０３】
また、請求項３２の発明では、上記の多孔板３２として、表面（孔３３の内周を含む）にブラスト処理などして粗面化したものを用いるようにしている。このように多孔板３２の表面を粗面に形成することによって、多孔板３２の孔３３を通過することができない導体粒子５７が多孔板３２の表面に付着し易くなり、基板１の表面に対して斜めの方向に飛翔する導体粒子５７を多孔板３２で確実に捕捉して、基板１の凹凸の側面の段差側面部２に導体が付着することを確実に防ぐことができるものである。また多孔板３２の表面が粗面であると、多孔板３２に付着した導体の密着性が高くなり、多孔板３２の表面から導体膜の剥がれをなくして、例えば剥がれた導体膜が装置の絶縁部分に落ちて悪影響を及ぼしたりするようなことを防ぐことができるものである。
【０１０４】
図２６は請求項３３の発明の実施の形態の一例を示すものであり、上記の各実施の形態のように、ターゲット３１から導体粒子をスパッタリングして基板１の表面に付着させるにあたって、基板１を冷却するようにしたものである。図２６の実施の形態では、基板ホルダー４５を中空に形成して内部にジャケット部５８を設け、ジャケット部５８に流入口５９と流出口６０が接続してある。そして冷却水などの冷媒を流入口５９からジャケット部５８に供給すると共に流出口６０から排出することによって、基板ホルダー４５に保持した基板１をジャケット部５８によって冷却するようにしてある。
【０１０５】
このように基板ホルダ−４５を利用して基板１を冷却しながら、上記の各実施の形態のようにターゲット３１から導体粒子をスパッタリングして基板１の表面に付着させるものである。ここで、基板１の表面に付着させた導体粒子の一部が再蒸発し、この蒸発した導体粒子が凹凸の側面の段差側面部２に付着するおそれがあるが、上記のように基板１を冷却することによって、基板１に付着した導体粒子のエネルギーを吸収して、導体粒子が再蒸発することを防ぐことができるものであり、導体粒子が基板１の凹凸の側面に形成される段差側面部２に付着することを防止することができるものである。
【０１０６】
図２７は請求項３４の発明の実施の形態の一例を示すものであり、まず図２７（ａ）のように基板１の凹凸を有する表面に樹脂層３４を形成する。この樹脂層３４としては基板１の平面部４に付着して設ける回路部５の導体と密着性が悪いものを用いるものであり、例えばポリテトラフルオロエチレンなどを用いることができる。樹脂層３４は湿式法で基板１の表面の全面に形成されるものであり、凹凸の側面の段差側面部２にも形成されている。次に図２７（ｂ）のように、酸素をプラズマ生成ガスとして用いて発生させたプラズマＰによって、基板１の表面をエッチングする。プラズマＰは基板１のうち、プラズマＰの側を向く平面部４に主として作用し、側面の段差側面部２には作用し難いので、図２７（ｂ）に示すように基板１の表面に成膜された樹脂層３４のうち、平面部４の樹脂層３４はエッチング除去されるが、段差側面部２の樹脂層３４は完全にはエッチングされずに残る。そしてこのように段差側面部２に樹脂層３４を被覆した状態で、上記のようにＰＶＤ法で基板１の表面に導体を付着させ、図２７（ｃ）のように基板１の表面の平面部４に回路部５を形成するものである。このとき、段差側面部２の表面には導体との密着性が悪い樹脂層３４が被覆されているので、ＰＶＤの際に段差側面部２に導体が付着しても、基板１の表面を高圧水洗等を行なうことによって、段差側面部２から導体は簡単に剥がれ、段差側面部２から導体を簡単に且つ確実に除去することができるものである。
【０１０７】
図２７の実施の形態では、基板１の表面に成膜した樹脂層３４をプラズマエッチングするようにしたが、請求項３５の発明では、酸素イオンビームで基板１の表面の樹脂層３４をエッチングするようにしている。酸素イオンビームＢは低ガス圧下で基板１に照射することができ、図２８に示すように直進性が高いので、基板１を平面部４が酸素イオンビームＢの照射方向と垂直になるように配置することによって、酸素イオンビームＢは平面部４に主として作用し、酸素イオンビームＢの照射方向と平行な側面の段差側面部２には殆ど作用しないので、基板１の表面に成膜された樹脂層３４のうち、平面部４の樹脂層３４は完全にエッチング除去されるが、段差側面部２の樹脂層３４は殆どエッチングされないで残すようにすることができるものである。また酸素イオンビームエッチングはプラズマエッチングよりも制御性にも優れるものである。
【０１０８】
図２９は本発明の実施の形態の他の一例を示すものであり、基板１を図２１の実施の形態のように金属材２９で作製するにあたって、基板１の表面の凹凸を放電加工により形成し、この放電加工の際に、凹凸の側面の段差側面部２にアンダーカット部２５を形成するようにしてある。図２９（ａ）の実施の形態では、凸部２４の断面形状が逆台形になるように段差側面部２を傾斜面に加工することによって、段差側面部２の基部にアンダーカット部２５を形成するようにしてあり、図２９（ｂ）の実施の形態では、凸部２４の上部の両側面を突出させるように段差側面部２を加工することによって、段差側面部２の基部にアンダーカット部２５を形成するようにしてある。この金属材２９の表面に、図２１の場合と同様に、電気絶縁性の絶縁層３０を被覆して、基板１として用いることができるものである。そしてこのように段差側面部２の基部にアンダーカット部２５を形成することによって、基板１の表面にＰＶＤ法で導体を付着させる際に、このアンダーカット部２５の部分は陰になるので、飛翔する導体粒子がこの部分に到達して導体が付着することを防ぐことができるものである。
【０１０９】
請求項３７の発明では、上記のように金属材２９で基板１を作製するにあたって、段差側面部２にアンダーカット部２５を加工した後に、金属材２９の表面を絶縁層３０で被覆するにあたって、化学蒸着法（ＣＶＤ法）で絶縁層３０の被覆を行なうようにしている。液状の塗料に金属材２９をディッピングするなど、湿式工法で金属材２９の表面に絶縁層３０を付着させる場合、アンダーカット部２５に塗料の液溜まり６２が図３０（ｂ）のように発生し、アンダーカット部２５が絶縁層３０によって埋められてしまい、アンダーカット部２５を設けることによって段差側面部２に導体が付着し難くする効果が低減される。そこで請求項３７の発明では、ＣＶＤ法で金属材２９の表面を絶縁層３０で被覆することによって、液溜まりなどが発生することを防止し、図３０（ａ）のように金属材２９の表面に絶縁層３０を均一な厚みで付着させてアンダーカット部２５が埋められないようにしたものである。ＣＶＤ法としては、熱ＣＶＤ、プラズマＣＶＤなど任意の方法を採用することができる。
【０１１０】
図３１は本発明の実施の形態の他の一例を示すものであり、基板１を熱可塑性樹脂の成形品で製造するようにしたものである。そして図３１（ａ）のように基板１の表面に形成した凹凸のうち凸部２４の頂面をヒーター６３で押圧して加熱・加圧することによって、凸部２４の頂部を熱可塑性変形させ、図３１（ｂ）のように凸部２４の頂部の両側に鍔部３５を張り出させるようにしてある。このように凸部２４の頂部の側面に鍔部３５を張り出させることによって、鍔部３５の下側において段差側面部２にアンダーカット部２５を形成することができるものである。
【０１１１】
請求項３９の発明では、基板１を樹脂成形品で作製するにあたって、ＬＩＧＡプロセスで基板１の製造を行なうようにしてある。すなわち、ＬＩＧＡ（LIthographie Gavanoformung und Abformung：lithography gavanotorming and molding）は、リソグラフィ技術を用いた微細構造の金型を製造する技術であり、この金型を用いて基板１を製造するＬＩＧＡプロセスによって、凹部３９のアスペクト比が高く、また各段の平面部４のピッチが狭い基板１を安価に大量に製造することが可能になり、回路の配置密度が高い立体回路板を得ることができるものである。
【０１１２】
【発明の効果】
上記のように本発明の請求項１に係る立体回路板は、基板の表面に段差側面部を介して複数の高さに層別される複数段の平面部を設け、段差側面部を導体が被覆されない非回路部として形成すると共に、平面部に物理蒸着法で導体を被覆して回路部を形成してあるので、段差側面部に形成される非回路部は基板の表面において面方向において面積として表われないものであり、基板の全面を利用して回路部を形成することが可能になり、回路配置密度が高い立体回路板を形成することができるものである。
また請求項１の発明は、基板の表面の凹凸の凸部の頂面に平面部を形成すると共に凸部の側面に段差側面部を形成し、凸部の側面にアンダーカット部を形成するようにしたので、基板にＰＶＤ法で導体を付着させるにあたって、アンダーカット部の部分は陰になって導体が付着することを防ぐことができ、段差側面部への導体の付着で回路部間の絶縁不良が発生することを防止することができるものである。
【０１１３】
また請求項２の発明は、請求項１において、平面部を高さが異なる３段以上に形成したので、回路部を多段に配置することができて、回路のパターンニングの自由度を向上することができるものである。
【０１１４】
また請求項３の発明は、請求項１又は２において、複数段の平面部のうち一部の平面部を導体が被覆されない非回路部として形成してあるので、段差側面部と共に平面部においても非回路部を形成することができ、回路部間の絶縁距離を大きくして絶縁性を高く得ることができるものである。
【０１１５】
また請求項４の発明は、請求項１乃至３のいずれかにおいて、基板の表面に高さの異なる平面部間を連絡する傾斜面を設け、傾斜面に導体を被覆して高さの異なる平面部の回路部を電気的に接続する接続回路部を形成してあるので、高さの異なる平面部の回路部を接続することができ、自由度の高い立体配線をすることができるものである。
【０１１６】
また請求項５の発明は、請求項１乃至４のいずれかにおいて、端部同士が対向する平面部の端部間に、これらの平面部より低い平面部を配置し、上記端部同士が対向する平面部に形成した回路部の端部間を電気的に接続するようにしたので、高さの異なる回路部を立体的に交差させて配線することができ、自由度の高い立体配線をすることができるものである。
【０１１７】
また請求項６の発明は、請求項５において、接続用部材によって、上記端部同士が対向する平面部に形成した回路部の端部間を電気的に接続するようにしたので、無理な回路の引き回しなどの必要なく、接続用部材を用いて回路部の端部間の接続を行なうことができるものである。
【０１１８】
また請求項７の発明は、請求項６において、接続用部材として、ワイヤーとジャンパー部品の少なくとも一方を用いるようにしたので、ワイヤーボンダーやジャンパー部品実装装置などを用いて、自動化工程で接続を行なうことが可能になるものである。
【０１１９】
また請求項８の発明は、請求項６において、上記端部同士が対向する平面部の各端部を基板の表面側へ下り傾斜する端部傾斜面として形成すると共に端部傾斜面に導体を被覆して平面部の回路部と電気的に接続された端部回路部を形成し、接続用部材として、両端面にこの各端部傾斜面と平行に傾斜する接合用傾斜面を設けると共に各接合用傾斜面及び表面に導通用回路部を形成したものを用い、上記端部同士が対向する平面部の端部間に接続用部材を配置すると共に端部傾斜面の端部回路部と接合用傾斜面の導通用回路部を接合させるようにしたので、端部傾斜面の端部回路部と接合用傾斜面の導通用回路部を面同士で接合した状態で、接続用部材によって回路路間の接続を行なうことができるものであり、接続信頼性を高く得ることができるものである。
【０１２０】
また請求項９の発明は、請求項６において、上記端部同士が対向する平面部の端部間に配置される高さの低い平面部を電気絶縁性の被覆材で被覆し、接続用部材として導電材料を用いると共に被覆材の表面に導電材料を設けることによって、上記端部同士が対向する平面部に形成した回路部の端部間を電気的に接続するようにしたので、接続用部材として接着性接着剤や半田などの安価なものを用いることができ、コスト安価に回路部の接続を行なうことができるものである。
【０１２１】
また請求項１０の発明は、請求項１乃至４のいずれかにおいて、端部同士を対向させた平面部の端部間に、これらの平面部より低い平面部を配置し、上記端部同士を対向させた平面部に形成した回路部の各端部を電子部品実装端子部として、この端部同士を対向させた平面部の端部上に配置される電子部品を実装するようにしたので、回路部と電子部品を立体的に配置することができ、回路の配置密度を高くすることができるものである。
【０１２２】
また請求項１１の発明は、請求項１０において、上記電子部品実装端子部が形成された平面部より低い平面部の回路部に、他の電子部品実装端子部を形成し、上記実装された電子部品の下方に他の電子部品が重なるように、他の電子部品実装端子部に他の電子部品を実装するようにしたので、他の機構や部品を特に必要とせずに、立体回路の構造を利用して、異なる高さの平面部の回路部にそれぞれ電子部品実装端子部を設けるだけで、電子部品を上下に重ねた立体的な実装が簡単に行なえるものであり、実装の高密度化が容易となるとともに、実装端子部への回路配線の自由度が向上して回路配線のスペース削減の効果にもつながり、この立体回路板を用いた電子機器のより一層の小型化が低コストで実現できるものである。
【０１２３】
また請求項１２の発明は、請求項１乃至１１のいずれかにおいて、基板に基板の表裏に貫通するスルーホールを形成し、基板の表面側の平面部に形成した回路部と電気的に接続されるスルーホール回路部をスルーホールの内周に設け、基板の裏面に形成した裏面回路部とスルーホール回路部とを電気的に接続してあるので、基板の表面の回路部を基板の裏面の裏面回路部と接続することができ、基板の裏面回路部を介して基板の表面の回路部間の接続をすることが可能になるものである。
【０１２４】
また請求項１３の発明は、請求項１２において、回路部を形成した平面部の端部と、スルーホールを形成した基板の表面との間に、つづら折り状あるいは螺旋状に傾斜する屈曲傾斜面を形成し、回路部とスルーホール回路部とを電気的に接続する連絡用回路部を屈曲傾斜面に形成するようにしたので、回路部を形成した平面部とスルーホールとの間に高低差があっても、回路部とスルーホールの位置を接近して設けることができ、高密度な配置で配線することが容易になるものである。
【０１２５】
また請求項１４の発明は、請求項１２又は１３において、スルーホール回路部と裏面回路部との接続部分に導電ペーストを塗布するようにしたので、スルーホール回路部と裏面回路部の間に隙間があっても導電ペーストで埋めて電気的な接続を確保することができ、導通不良が発生することを防ぐことができるものである。
【０１２６】
また請求項１５の発明は、請求項１乃至１４のいずれかにおいて、複数段の各平面部をメッキ用傾斜面を介してこれらの平面部より少なくとも高い段の平面部に連絡させ、この高い平面部及びメッキ用傾斜面に、上記の複数段の平面部に電気メッキをする際に通電を行なうためのメッキ通電用回路部を形成したので、メッキ通電用回路部への電源の接続で独立した各平面部の導体膜に一括して通電して、電気メッキを容易に行なうことができるものであり、しかもメッキ用の電源の接続は最も高い平面部のメッキ通電用回路部に行なうことができ、通電治具の接続が容易になるものである。
【０１２７】
また請求項１６の発明は、請求項１５において、メッキ通電用回路部は、電気メッキの後にエッチングして除去されるようにしてあるので、基板を研削等してメッキ通電用回路部を除去する場合に比べて、下地の基板にダメージを与えるようなことなく、メッキ通電用回路部の除去を行なうことができるものである。
また請求項１７の発明は、請求項１５において、基板のうちメッキ通電用回路部のより高い段の平面部に設けた部分は、電気メッキの後に研磨や切削などにより、少なくとも基板の一部とともに切除されるようにしたので、より低い位置の基板を研削等してメッキ通電用回路部を除去する場合に比べて、下地の基板にダメージを与えるようなことなく、メッキ通電用回路部の除去を簡単に行なうことができるものである。
【０１２８】
また請求項１８の発明は、請求項１乃至１７のいずれかにおいて、複数段の平面部のうち、高さの低い平面部に形成した回路部を電気絶縁性の被覆材で被覆すると共に高さの高い平面部に形成した回路部をこの被覆材の表面に露出させるようにしたので、部品実装や検査等に必要な回路部のみを露出させて、他の回路部は被覆材で保護することができ、回路の信頼性を向上させることができるものである。
【０１２９】
また請求項１９の発明は、請求項１乃至１８のいずれかにおいて、基板の表面の凹凸の凸部の頂面に平面部を形成し、凸部の頂面の角部をテーパ面あるいはアール面に形成したので、導体膜を被覆した後に電気メッキをして厚付けするにあたって、電気メッキを行なう際に平面部の角部の部分において電界集中が起こることを防止することができ、メッキの膜厚が部分的に厚くなって隣接する回路部との間で短絡が発生することを防ぐことができるものである。
【０１３１】
また請求項２０の発明は、請求項１乃至１９のいずれかにおいて、平面部にバンプ用凸部を突設し、バンプ用凸部に導体を被覆して電子部品実装用のバンプ端子を形成するようにしたので、このバンプ端子によって電子部品を実装することができるものである。
【０１３２】
また請求項２１の発明は、請求項１乃至２０のいずれかにおいて、段差側面部の表面を粗面に形成したので、段差側面部に形成される粗面の微細な凹凸において、微細な凹は微細な凸の陰になって、基板の表面にＰＶＤ法で導体を付着させる際に、導体が付着することを防ぐことができ、段差側面部への導体の付着で回路部間の絶縁不良が発生することを防止することができるものである。
【０１３３】
また請求項２２の発明は、請求項１乃至２１のいずれかにおいて、基板の表面に物理蒸着法で導体を付着させることによって、導体が付着し難い段差側面部に非回路部を形成すると共に、導体が付着し易い平面部に回路部を形成するようにしたので、基板の表面に形成した平面部の形状に沿って回路部を形成することができ、レーザー照射などの必要なく、回路のパターンニングを容易に行なうことができるものである。
【０１３４】
また請求項２３の発明は、請求項２２において、段差側面部に付着した導体をエッチング除去するようにしたので、段差側面部に付着した導体によって回路部間の絶縁不良が発生することを防止することができるものである。
【０１３５】
また請求項２４の発明は、請求項１乃至２３のいずれかにおいて、基板は、樹脂又はセラミックス材料を成形して形成されたものであるので、基板の表面に任意の凹凸を設けた立体形状に容易に形成することができ、また基板をコスト安価に形成することができるものである。
【０１３６】
また請求項２５の発明は、請求項１乃至２３のいずれかにおいて、基板は、金属材の表面に絶縁層をコーティングして形成されたものであるので、金属材で基板を形成することができ、金属材によって放熱効果や電気的シールド効果を得ることができると共に、強度の高い基板を得ることができるものである。
【０１３７】
また請求項２６の発明は、請求項１乃至２５のいずれかに記載の立体回路板を製造するにあたって、基板の表面に段差側面部を介して複数の高さに層別される複数段の平面部を設け、基板の表面に物理蒸着法で導体を付着させた後、段差側面部に付着した導体をエッチング除去することによって、段差側面部に導体が被覆されない非回路部を形成すると共に、導体が被覆された平面部に回路部を形成するようにしたので、基板の表面に形成した平面部の形状に沿って回路部を形成することができ、レーザー照射などの必要なく、回路のパターンニングを容易に行なうことができるものである。
【０１３８】
また請求項２７の発明は、請求項２６において、イオンビームスパッタリング法でターゲットから導体粒子をスパッタリングして基板の表面に付着させるようにしたので、イオンビームスパッタリング法では高真空雰囲気でスパッタリングを行なうことができるものであり、導体粒子がガス粒子などに衝突して散乱されることを低減することができ、導体粒子が散乱して基板の段差側面部に付着することを防止することができるものである。
【０１３９】
また請求項２８の発明は、請求項２６において、ターゲットからスパッタリングされた導体粒子によってこのターゲットをスパッタリングするセルフスパッタリング法で、ターゲットからスパッタリングされた導体粒子を基板の表面に付着させるようにしたので、セルフスパッタリング法では高真空雰囲気でスパッタリングを行なうことができるものであり、導体粒子がガス粒子などに衝突して散乱されることを低減することができ、導体粒子が散乱して基板の段差側面部に付着することを防止することができるものである。
【０１４０】
また請求項２９の発明は、請求項２６において、プラズマ生成ガスの雰囲気下でプラズマを発生させてスパッタリングを開始し、プラズマが発生した後にプラズマ生成ガスのガス圧を低くした状態で、ターゲットからスパッタリングされた導体粒子を基板の表面に付着させるようにしたので、導体粒子がガス粒子などに衝突して散乱されることを低減することができ、導体粒子が散乱して基板の段差面に付着することを防止することができるものである。
【０１４１】
また請求項３０の発明は、請求項２６において、強磁場を発生させたマグネトロンスパッタリング法でターゲットからスパッタリングされた導体粒子を基板の表面に付着させるようにしたので、強磁場を発生させたマグネトロンスパッタリング法では低いガス圧でスパッタリングを行なうことができるものであり、導体粒子がガス粒子などに衝突して散乱されることを低減することができ、導体粒子が散乱して基板の段差側面部に付着することを防止することができるものである。
【０１４２】
また請求項３１の発明は、請求項２６において、ターゲットから導体粒子をスパッタリングして立体基板の表面に付着させるにあたって、ターゲットと基板の間に、ターゲットと基板の方向に開口する多数の孔を有する多孔板を配置し、ターゲットから叩き出された導体粒子を多孔板の孔を通して基板に飛翔させて付着させるようにしたので、基板に対して垂直な方向に飛翔しない導体粒子は多孔板の孔を通過することができず、基板に対して垂直な方向に飛翔する導体粒子のみが多孔板の孔を通過するようにすることができ、基板に対して斜めの方向に飛翔する導体粒子が基板に付着することを防いで、導体粒子が基板の段差側面部に付着することを防止することができるものである。
【０１４３】
また請求項３２の発明は、請求項３１において、表面を粗化した多孔板を用いる用いるようにしたので、多孔板の孔を通過することができない導体粒子が多孔板の表面に付着し易くなり、基板に対して斜めの方向に飛翔する導体粒子を多孔板で確実に捕捉して、基板の凹凸の側面に導体が付着することを確実に防ぐことができるものである。
【０１４４】
また請求項３３の発明は、請求項２６乃至３２のいずれかにおいて、ターゲットから導体粒子をスパッタリングして基板の表面に付着させるにあたって、基板を冷却するようにしたので、基板に付着した導体粒子のエネルギーを冷却によって吸収し、導体粒子が再蒸発することを防ぐことができるものであり、蒸発した導体粒子が基板の段差面に付着することを防止することができるものである。
【０１４５】
また請求項３４の発明は、請求項２６乃至３３のいずれかにおいて、基板の表面に導体との密着性が悪い樹脂層を設け、これをプラズマエッチングして平面部の樹脂層を除去した後、基板の表面に物理蒸着法で導体を付着させるようにしたので、物理蒸着法で基板の表面に導体が付着させる際に段差側面部に導体が付着しても、樹脂層が被覆されている段差側面部から導体を簡単に剥がすことができ、段差側面部から導体を簡単に且つ確実に除去することができるものである。
【０１４６】
また請求項３５の発明は、請求項２６乃至３３のいずれかにおいて、基板の表面に導体との密着性が悪い樹脂層を設け、これを酸素イオンビームエッチングして平面部の樹脂層を除去した後、基板の表面に物理蒸着法で導体を付着させるようにしたので、酸素イオンビームは直進性が高く、基板の表面に被覆された樹脂層のうち、平面部の樹脂層は完全にエッチング除去できると共に、段差側面部の樹脂層は殆どエッチングされないで残すようにすることができるものである。
【０１４７】
また請求項３６の発明は、請求項２６乃至３５のいずれかにおいて、金属材を放電加工して表面に凹凸を形成すると共に凸部の側面にアンダーカット部を形成し、この金属材の表面を絶縁層で被覆して作製した基板を用いるようにしたので、段差側面部にアンダーカット部を形成する加工を容易に行なうことができるものである。
【０１４８】
また請求項３７の発明は、請求項３６において、金属材の表面に化学蒸着法で絶縁層を形成するようにしたので、アンダーカット部が埋められないよういに絶縁層を形成することができるものである。
【０１４９】
また請求項３８の発明は、請求項２６乃至３５のいずれかにおいて、樹脂製の基板に設けられる凸部の頂部を加熱加圧することによって、凸部の頂部の側面に鍔部を張り出させると共にその下側にアンダーカット部を形成するようにしたので、段差側面部にアンダーカット部を形成する加工を容易に行なうことができるものである。
【０１５０】
また請求項３９の発明は、樹脂成形品で表面に凹凸を有する基板を製造するにあたって、ＬＩＧＡプロセスで基板の製造を行なうようにしたので、各段の平面部のピッチが狭い基板を安価に大量に製造することが可能になり、回路の配置密度が高い立体回路板を得ることができるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態の一例を示すものであり、（ａ），（ｂ）はそれぞれ正面図である。
【図２】ＰＶＤ法による導体の形成を示すものであり、（ａ），（ｂ），（ｃ）はそれぞれ概略図である。
【図３】（ａ）は段差被覆率を説明する正面図、（ｂ）は凹部のアスペクト比を説明する正面図である。
【図４】本発明の実施の形態の一例を示すものであり、（ａ），（ｂ）はそれぞれ正面図である。
【図５】本発明の実施の形態の一例を示す正面図である。
【図６】本発明の実施の形態の一例を示すものであり、（ａ），（ｂ）はそれぞれ正面図である。
【図７】本発明の実施の形態の一例を示す斜視図である。
【図８】本発明の実施の形態の一例を示す正面図である。
【図９】本発明の実施の形態の一例を示すものであり、（ａ），（ｂ）はそれぞれ正面図である。
【図１０】本発明の実施の形態の一例を示すものであり、（ａ）は斜視図、（ｂ）は正面図である。
【図１１】本発明の実施の形態の一例を示すものであり、（ａ）は斜視図、（ｂ）は断面図である。
【図１２】本発明の実施の形態の一例を示すものであり、（ａ）は斜視図、（ｂ）は断面図、（ｃ）は一部の斜視図である。
【図１３】本発明の実施の形態の一例を示すものであり、（ａ），（ｂ）はそれぞれ断面図である。
【図１４】本発明の実施の形態の一例を示すものであり、（ａ），（ｂ）はそれぞれ斜視図である。
【図１５】本発明の実施の形態の一例を示す斜視図である。
【図１６】本発明の実施の形態の一例を示す断面図である。
【図１７】本発明の実施の形態の一例を示すものであり、（ａ）〜（ｄ）はそれぞれ正面図である。
【図１８】本発明の実施の形態の一例を示すものであり、（ａ），（ｂ）はそれぞれ正面図である。
【図１９】本発明の実施の形態の一例を示す正面図である。
【図２０】本発明の実施の形態の一例を示す正面図である。
【図２１】本発明の実施の形態の一例を示す正面図である。
【図２２】本発明の実施の形態の一例を示す概略図である。
【図２３】本発明の実施の形態の一例を示すものであり、（ａ），（ｂ）はそれぞれ概略図である。
【図２４】本発明の実施の形態の一例を示すものであり、（ａ），（ｂ）はそれぞれ概略図である。
【図２５】本発明の実施の形態の一例を示すものであり、（ａ），（ｂ）はそれぞれ概略図である。
【図２６】本発明の実施の形態の一例を示す概略図である。
【図２７】本発明の実施の形態の一例を示すものであり、（ａ）〜（ｃ）はそれぞれ正面図である。
【図２８】本発明の実施の形態の一例を示す正面図である。
【図２９】本発明の実施の形態の一例を示すものであり、（ａ），（ｂ）はそれぞれ正面図である。
【図３０】本発明の実施の形態の一例を示すものであり、（ａ），（ｂ）はそれぞれ正面図である。
【図３１】本発明の実施の形態の一例を示すものであり、（ａ），（ｂ）はそれぞれ正面図である。
【図３２】従来の導体回路の形成を示すものであり、（ａ）乃至（ｅ）はそれぞれ斜視図である。
【図３３】従来の立体基板への導体回路の形成の一工程を示す一部破断した斜視図である。
【図３４】従来の問題を示す正面図である。
【図３５】他の従来例を示すものであり、（ａ），（ｂ）はそれぞれ正面図である。
【符号の説明】
１基板
２段差側面部
３非回路部
４平面部
５回路部
６傾斜面
７接続回路部
８接続用部材
９端部傾斜面
１０端部回路部
１１接合用傾斜面
１２導通用回路部
１３被覆材
１４電子部品実装端子部
１５電子部品
１６スルーホール
１７スルーホール回路部
１８裏面回路部
１９屈曲傾斜面
２０連絡用回路部
２１導電ペースト
２２メッキ用傾斜面
２３メッキ通電用回路部
２４凸部
２５アンダーカット部
２６バンプ用凸部
２７バンプ端子
２８粗面
２９金属材
３０絶縁層
３１ターゲット
３２多孔板
３３孔
３４樹脂層
３５鍔部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a three-dimensional circuit board formed by three-dimensionally providing a circuit on a surface of a substrate and a method for manufacturing the same.
[0002]
[Prior art]
In forming the circuit portion 5 on the substrate circuit 1, a method of forming a circuit by physical vapor deposition (PVD) is becoming widespread. FIG. 32 shows an example of a method of forming the circuit portion 5 by the PVD method. Sputtering is performed on the surface of the substrate 1 as shown in FIG. 32A, and the entire surface of the substrate 1 as shown in FIG. Next, the conductor film 36 is formed, and then the conductor film 36 is irradiated with a laser along the contour of the circuit forming portion 37 to remove the contour portion 38 of the circuit forming portion 37 as shown in FIG. Thereafter, the conductive film 36 of the circuit forming portion 37 is energized and electroplated to increase the thickness, thereby forming the circuit portion 5 as shown in FIG. 32 (d). If necessary, a soft etching process is performed. Thus, as shown in FIG. 32E, the conductor film 36 other than the circuit portion 5 is removed, and the circuit portion 5 is finished by nickel plating or gold plating.
[0003]
Although FIG. 32 explained the flat substrate 1, the formation of the conductor film 36 by sputtering and the circuit formation portion by irradiation of the laser L are similarly applied to the three-dimensional substrate 1 having unevenness as shown in FIG. 33. The circuit portion 5 can be formed through the process of removing the 37 contour portions 38. In particular, in the case of a three-dimensional substrate, it is difficult to attach an exposure mask at the time of exposure in the batch exposure patterning method, and circuit formation by the laser irradiation patterning method is superior.
[0004]
Here, the above method is a method provided by Japanese Patent Application Laid-Open Nos. 7-66532 and 7-66533. After the conductor film 36 is formed on the surface of the substrate 1 by sputtering or the like, a laser is used. It is necessary to remove the conductor film 36 around the portion where the circuit is formed by irradiation. Therefore, there is a problem that a process for irradiating a laser is required and the number of manufacturing steps and the manufacturing cost increase. Further, the end of the circuit unit 5 may be peeled off as shown in FIG. 34 due to thermal damage of the surface of the substrate 1 due to laser irradiation, and the adhesion of the circuit unit 5 to the substrate 1 may be lowered. If it is resin, there is also a problem that the irradiated portion of the laser may be carbonized and the insulation resistance between the circuit portions 5 may be deteriorated.
[0005]
On the other hand, JP 2000-216504 A and JP 2000-216505 A provide a method of forming the circuit portion 5 by the PVD method without the need for such laser irradiation. FIG. 35 shows an example of such a case. As shown in FIG. 35 (a), a substrate 1 having an uneven surface is used, and a conductor is attached to the surface of the substrate 1 by a PVD method such as sputtering. In the PVD method, generally, conductive particles are emitted from each surface portion of the target with a certain angular range, and fly toward the surface of the substrate 1 while colliding with gas particles or plasma ions. It is difficult for the conductor to adhere to at least the step side portion 2 which is the side surface between the concave and convex portions 24 and the concave portion 39 which are parallel to the flight direction. Therefore, the conductor attached to the top surface of the convex portion 24 becomes discontinuous due to the concave portion 39 to which the conductor is difficult to adhere. Therefore, a circuit in which the concave portion 39 becomes an insulating portion between circuits as shown in FIG. The part 5 can be formed on the top surface of the convex part 24, and it is not necessary to remove the outline of the circuit part 5 with a laser.
[0006]
[Problems to be solved by the invention]
As described above, in the methods provided in Japanese Patent Laid-Open No. 2000-216504 and Japanese Patent Laid-Open No. 2000-216505, a laser is applied by attaching a conductor by the PVD method using the substrate 1 having an uneven surface. The circuit portion 5 can be formed on the top surface of the convex portion 24 without the need for irradiation.
[0007]
However, the circuit portion 5 formed on the top of the convex portion 24 is disposed via the concave portion 39, and the portion of the concave portion 39 on the surface of the substrate 1 is a portion where no circuit is formed. There is a problem that the circuit arrangement density on the surface of the substrate becomes low. In order to increase the circuit arrangement density, it is necessary to reduce the width of the recess 39. However, when the substrate 1 is manufactured by resin injection molding, there is a limit to forming the width of the recess 39 narrow. Thus, it is difficult to make the width of the concave portion 39 100 μm or less, and there is a limit to increasing the circuit arrangement density.
[0008]
The present invention has been made in view of the above points, and an object of the present invention is to provide a three-dimensional circuit board capable of increasing the circuit arrangement density and a method for manufacturing the same.
[0009]
[Means for Solving the Problems]
  The three-dimensional circuit board according to claim 1 of the present invention is provided with a plurality of steps of flat portions 4 that are layered at a plurality of heights on the surface of the substrate 1 via the step side portions 2, and the step side portions 2 are provided with conductors. It is formed as a non-circuited non-circuit part 3 and is formed on the flat part 4By physical vapor depositionThe circuit portion 5 is formed by covering a conductor.
According to the first aspect of the present invention, the flat surface portion 4 is formed on the top surface of the convex and concave portion 24 on the surface of the substrate 1, the step side surface portion 2 is formed on the side surface of the convex portion 24, and the under surface is formed on the side surface of the convex portion 24. A cut portion 25 is formed.
[0010]
The invention of claim 2 is characterized in that, in claim 1, the flat portion 4 is formed in three or more stages having different heights.
[0011]
The invention of claim 3 is characterized in that, in claim 1 or 2, a part of the plurality of flat portions 4 is formed as a non-circuit portion 3 that is not covered with a conductor. is there.
[0012]
According to a fourth aspect of the present invention, in any one of the first to third aspects, the inclined surface 6 is provided on the surface of the substrate 1 so as to communicate between the flat portions 4 having different heights, and the inclined surface 6 is covered with a conductor so A connection circuit portion 7 for electrically connecting the circuit portions 5 of the flat surface portions 4 having different sizes is formed.
[0013]
Further, the invention of claim 5 is the invention according to any one of claims 1 to 4, wherein a flat portion lower than the flat portions 4 is disposed between the end portions of the flat portions 4 opposite to each other, and the end portions are connected to each other. Is formed by electrically connecting the end portions of the circuit portion 5 formed on the flat surface portion 4 facing each other.
[0014]
According to a sixth aspect of the present invention, in the fifth aspect, the connecting member 8 is used to electrically connect the ends of the circuit portion 5 formed on the flat portion 4 facing each other. It is what.
[0015]
The invention of claim 7 is characterized in that, in claim 6, at least one of a wire and a jumper component is used as the connecting member 8.
[0016]
  According to an eighth aspect of the present invention, in the sixth aspect, each end portion of the flat portion 4 where the end portions face each other is formed as an end inclined surface 9 inclined downward toward the surface side of the substrate 1 and the end inclined surface. An end circuit portion 10 that is electrically connected to the circuit portion 5 of the flat surface portion 4 is formed by covering the conductor 9 with the conductor, and the connecting member 8 is inclined in parallel to the end inclined surfaces 9 on both end surfaces. The connecting inclined surface 11 is provided, and the connecting inclined surface 11 and the surface on which the conductive circuit portion 12 is formed are used, and the connecting member 8 is connected between the ends of the flat portion 4 facing each other. And is in contact with the end circuit portion 10 of the end inclined surface 9.TogetherThe conductive circuit portion 12 of the inclined surface 11 is joined.
[0017]
Further, the invention of claim 9 is that, in claim 6, the flat portion 4 having a low height disposed between the end portions of the flat portion 4 facing each other is covered with an electrically insulating covering material 13, By using a conductive material as the connecting member 8 and providing a conductive material on the surface of the covering material, it is possible to electrically connect the ends of the circuit portion 5 formed on the flat portion 4 facing each other. It is a feature.
[0018]
According to a tenth aspect of the present invention, in any one of the first to fourth aspects, the flat portion 4 lower than the flat portion 4 is disposed between the end portions of the flat portion 4 having the end portions opposed to each other. Each end of the circuit part 5 formed on the flat part 4 facing each other is used as an electronic component mounting terminal part 14, and the electronic component 15 arranged on the end of the flat part 5 facing each other. It is characterized by mounting.
[0019]
The invention of claim 11 is the electronic component mounting terminal portion 14 formed on the circuit portion 5 of the flat portion 4 lower than the flat portion 4 on which the electronic component mounting terminal portion 14 is formed. The other electronic component 15 is mounted on the other electronic component mounting terminal portion 14 so that the other electronic component 15 overlaps the lower side of the mounted electronic component 15.
[0020]
According to a twelfth aspect of the present invention, in any one of the first to eleventh aspects, the through hole 16 penetrating the front and back of the substrate 1 is formed in the substrate 1, and the circuit portion 5 formed in the flat portion 4 on the front surface side of the substrate 1. A through-hole circuit portion 17 electrically connected to the through-hole 16 is provided on the inner periphery of the through-hole 16, and the back-surface circuit portion 18 formed on the back surface of the substrate 1 is electrically connected to the through-hole circuit portion 16. It is a feature.
[0021]
According to a thirteenth aspect of the present invention, in the twelfth aspect, between the end of the flat surface portion 4 on which the circuit portion 5 is formed and the surface of the substrate 1 on which the through hole 16 is formed, it is inclined in a zigzag or spiral manner. A bent inclined surface 19 is formed, and a connecting circuit portion 20 for electrically connecting the circuit portion 5 and the through-hole circuit portion 17 is formed on the bent inclined surface 19.
[0022]
The invention of claim 14 is characterized in that, in claim 12 or 13, a conductive paste 21 is applied to a connecting portion between the through-hole circuit portion 17 and the back surface circuit portion 18.
[0023]
According to a fifteenth aspect of the present invention, in any one of the first to fourteenth aspects, the plurality of flat surface portions 4 are connected to the flat surface portions 4 at least higher than the flat surface portions 4 through the inclined surfaces 22 for plating. The high planar portion 4 and the inclined plating surface 22 are formed by forming a plating energization circuit portion 23 for energizing when the above-described flat portions 4 are electroplated. Is.
[0024]
The invention of claim 16 is characterized in that, in claim 15, the plating energization circuit portion 23 is removed by etching after electroplating.
[0025]
According to a seventeenth aspect of the present invention, in the fifteenth aspect, the portion of the substrate 1 provided with the flat portion 4 on which the plating energization circuit portion 23 is formed is cut out together with at least a portion of the substrate 1 after electroplating. It is characterized by being.
[0026]
According to an eighteenth aspect of the present invention, in any one of the first to seventeenth aspects, the circuit portion 5 formed on the lower flat portion 4 of the plurality of flat portions 4 is covered with the electrically insulating covering material 13. In addition, the circuit portion 5 formed on the flat surface portion 4 having a high height is exposed on the surface of the covering material 13.
[0027]
According to a nineteenth aspect of the present invention, in any one of the first to eighteenth aspects, the flat surface portion 4 is formed on the top surface of the concavo-convex convex portion 24 on the surface of the substrate 1, and the corner portion of the top surface of the convex portion 24 is tapered. It is characterized by being formed on a surface or a rounded surface.
[0029]
  And claims20The invention of claim 1 to claim 119The bump convex portion 26 protrudes from the flat surface portion 4 and the bump convex portion 26 is covered with a conductor to form a bump terminal 27 for mounting an electronic component. is there.
[0030]
  And claims21The invention of claim 1 to claim 120In any of the above, the surface of the stepped side surface portion 2 is formed to be a rough surface.
[0031]
  And claims22The invention of claim 1 to claim 121In any of the above, by attaching a conductor to the surface of the substrate 1 by physical vapor deposition, a non-circuit part 3 is formed on the stepped side part 2 where the conductor is difficult to adhere, and a circuit is formed on the flat part 4 where the conductor is likely to adhere. It is characterized by forming part 5.
  And claims23The invention of claim22The conductor attached to the step side portion 2 is etched away.
[0032]
  And claims24The invention of claim 1 to claim 123In any of the above, the substrate 1 is formed by molding a resin or a ceramic material.
[0033]
  And claims25The invention of claim 1 to claim 123In any of the above, the substrate 1 is formed by coating the surface of the metal material 29 with the insulating layer 30.
[0034]
  Claims related to the present invention26The manufacturing method of the three-dimensional circuit board of claim25When manufacturing the three-dimensional circuit board according to any one of the above, the surface of the substrate 1 is provided with a plurality of steps of flat portions 4 that are divided into a plurality of heights via the stepped side surface portions 2, and the surface of the substrate 1 is physically After the conductor is attached by vapor deposition, the conductor attached to the step side portion 2 is removed by etching, thereby forming the non-circuit portion 3 that is not covered with the conductor on the step side portion 2 and the plane portion covered with the conductor. 4, the circuit portion 5 is formed.
[0035]
  And claims27The invention of claim26In the method, the conductive particles are sputtered from the target 31 by the ion beam sputtering method and adhered to the surface of the substrate 1.
[0036]
  And claims28The invention of claim261, the conductive particles sputtered from the target 31 are adhered to the surface of the substrate 1 by a self-sputtering method in which the target 31 is sputtered by the conductive particles sputtered from the target 31.
[0037]
  And claims29The invention of claim26In the method, sputtering is started by generating plasma in the atmosphere of the plasma generating gas, and the conductive particles sputtered from the target 31 are applied to the surface of the substrate 1 in a state where the gas pressure of the plasma generating gas is lowered after the plasma is generated. It is characterized by adhering.
[0038]
  And claims30The invention of claim261, the conductive particles sputtered from the target 31 by the magnetron sputtering method in which a strong magnetic field is generated are adhered to the surface of the substrate 1.
[0039]
  And claims31The invention of claim26In order to deposit the conductive particles from the target 31 on the surface of the substrate 1, a porous plate 32 having a large number of holes 33 opened in the direction of the target 31 and the substrate 1 is disposed between the target 31 and the substrate 1. Then, the conductive particles knocked out from the target 31 are made to fly and adhere to the substrate 1 through the holes 33 of the perforated plate 32.
[0040]
  And claims32The invention of claim31In this embodiment, a porous plate 32 having a roughened surface is used.
[0041]
  And claims33The invention of claim26Thru32In any of the above, the substrate 1 is cooled when the conductive particles are sputtered from the target 31 to adhere to the surface of the substrate 1.
[0042]
  And claims34The invention of claim26Thru33In any of the above, a resin layer 34 having poor adhesion to the conductor is provided on the surface of the substrate 1, and this is plasma-etched to remove the resin layer 34 of the flat portion 4, and then the surface of the substrate 1 is subjected to physical vapor deposition. A conductor is attached.
[0043]
  And claims35The invention of claim26Thru33In any of the above, a resin layer 34 having poor adhesion to the conductor is provided on the surface of the substrate 1, and this is subjected to oxygen ion beam etching to remove the resin layer 34 in the plane portion 4, and then physical vapor deposition is performed on the surface of the substrate 1. The method is characterized in that a conductor is attached by the method.
[0044]
  And claims36The invention of claim26Thru35In any of the above, the metal material 29 is subjected to electric discharge machining to form irregularities on the surface, and the undercut portions 25 are formed on the side surfaces of the convex portions 24, and the surface of the metal material 29 is covered with the insulating layer 30. The substrate 1 is used.
[0045]
  And claims37The invention of claim36The insulating layer 30 is formed on the surface of the metal material 29 by chemical vapor deposition.
[0046]
  And claims38The invention of claim26Thru35In any of the above, by heating and pressurizing the top portion of the convex portion 24 provided on the resin substrate 1, the flange portion 35 is projected on the side surface of the top portion of the convex portion 24, and the undercut portion 25 is provided on the lower side thereof. It is characterized by forming.
[0047]
  And claims39The invention of claim26Thru35In any of the above, in manufacturing the substrate 1 having the surface irregularities with a resin molded product, the substrate 1 is manufactured by the LIGA process.
[0048]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below.
[0049]
The substrate 1 is provided with irregularities including convex portions 24 and concave portions 39 on the surface thereof, and is formed in a three-dimensional solid shape as shown in FIG. 1A, for example. The top surface of the convex portion 24 and the bottom surface of the concave portion 39 are each formed as the flat portion 4, and the side surface between the bottom surface of the concave portion 39 and the top surface of the convex portion 24 is the step side surface portion 2. Therefore, a plurality of flat portions 4 are formed on the surface of the substrate 1 so as to be divided into a plurality of heights via the step side portions 2. Here, the step side surface portion 2 which is the side surface between the convex portion 24 and the concave portion 39 is formed on a surface substantially perpendicular to the surface of the substrate 1 (the bottom surface of the concave portion 39 corresponds).
[0050]
A circuit is formed by attaching a conductor to the surface of the substrate 1 by a physical vapor deposition method (PVD method). The PVD method can be performed by, for example, vacuum vapor deposition, sputtering, or ion plating.
[0051]
FIG. 2A shows an example of a method of attaching a conductor to the surface of the substrate 1 by vacuum vapor deposition. In the chamber 43, a crucible 44 containing a conductor such as copper and a substrate holder 45 are arranged. The substrate 1 is held on the surface of the substrate holder 45 facing the crucible 44. When the inside of the chamber 43 is depressurized to a high vacuum and the conductor in the crucible 44 is heated by resistance heating or electron beam irradiation to vaporize, the vaporized conductor particles fly in the direction of the arrow to the surface of the substrate 1. It is possible to deposit and to attach a conductor to the surface of the substrate 1.
[0052]
Here, if the inside of the chamber 43 is evacuated to a high vacuum, the conductive particles evaporated from the crucible 44 fly straight toward the substrate 1 without being scattered, and of the surface of the substrate 1, the flat portion 4 parallel to the crucible 44. Is perpendicular to the flying direction of the conductive particles, and therefore, the conductive particles are likely to be deposited on the flat surface portion 4 so that the conductor is easily adhered thereto. However, the stepped side surface 2 perpendicular to the crucible 44 is parallel to the flying direction of the conductive particles. Therefore, the conductor particles are difficult to deposit on the stepped side surface 2 and the conductor is difficult to adhere. Therefore, by the above vacuum deposition, it is possible to attach the conductor only to the flat portion 4 of the substrate 1 and not to attach the conductor to the stepped side surface portion 2.
[0053]
FIG. 2B shows an example of a method of attaching a conductor to the surface of the substrate 1 by sputtering. In the chamber 43, a target 31 made of a conductor such as copper and a substrate holder 45 are arranged. The substrate 1 is held on the surface of the holder 45 facing the target 31. A high frequency power source such as RF or a DC power source for sputtering is connected between the target 31 and the substrate holder 45, and a high frequency voltage or a direct current voltage is applied between the target 31 and the substrate holder 45. When a voltage is applied between the target 31 and the substrate 1 while reducing the pressure in the chamber 43 and passing a plasma generating gas such as argon gas through the chamber 43, plasma P is generated between the target 31 and the substrate 1. . When ions in the plasma P collide with the target 31, conductor particles such as copper atoms are knocked out of the target 31. The conductor particles fly toward the substrate 1 in the direction of the arrow and are deposited on the surface of the substrate 1 so that the conductor can adhere to the surface of the substrate 1.
[0054]
Here, of the surface of the substrate 1, the plane part 4 parallel to the target 31 is perpendicular to the flying direction of the conductor particles, and therefore the conductor particles are easily deposited on the plane part 4 and the conductor is easily attached. Since the step side surface 2 perpendicular to 31 is parallel to the flying direction of the conductor particles, the conductor particles are difficult to deposit on the step side surface 2 and the conductor is difficult to adhere. Therefore, the conductor can be attached only to the flat surface portion 4 of the substrate 1 by sputtering, and the conductor can be prevented from attaching to the stepped side surface portion 2.
[0055]
FIG. 2C shows an example of a method of attaching a conductor to the surface of the substrate 1 by the ion plating method. In the chamber 43, a crucible 44 containing a conductor such as copper and a substrate holder 45 are arranged. The substrate 1 is held on the surface of the substrate holder 45 facing the crucible 44. An antenna 48 for applying RF is wound between the crucible 44 and the substrate holder 45, and an RF power source for bias application is connected to the substrate holder 45. In FIG. 2C, 46 is an RF power source, 47 is a matching circuit, and 48 is a coiled antenna. Then, when RF is applied to the antenna 48 and the substrate holder 45 while reducing the pressure in the chamber 43 and passing a plasma-generating gas such as argon gas through the chamber 43, plasma P is generated in the portion where the antenna 48 is wound. . At this time, if the conductor in the crucible 44 is heated by resistance heating or electron beam irradiation and vaporized, the vaporized conductor particles are ionized when moving in the plasma P, and the ionized conductor particles are applied to the substrate holder 45. While being accelerated by the bias voltage, it can fly toward the substrate 1 in the direction of the arrow, deposit on the surface of the substrate 1, and attach a conductor to the surface of the substrate 1.
[0056]
Here, of the surface of the substrate 1, the flat portion 4 parallel to the crucible 44 is perpendicular to the flying direction of the conductor particles. Therefore, the conductor particles are easily deposited on the flat portion 4, and the conductor is easily attached. Since the step side surface portion 2 perpendicular to 44 is parallel to the flying direction of the conductor particles, the conductor particles are difficult to deposit on the step side surface portion 2 and the conductor is difficult to adhere. In particular, in the ion plating method, baice is applied, so that the conductor particles receive a force and fly straight by the electric field. Therefore, by the ion plating method, the conductor can be attached only to the flat portion 4 of the substrate 1 and the conductor can be prevented from attaching to the stepped side surface portion 2.
[0057]
By attaching a conductor to the surface of the substrate 1 using the PVD method as described above, it is possible to cover the conductor only on the flat surface portion 4 and to prevent the stepped side surface portion 2 from being covered with the conductor. Is. Here, in covering the conductor film 49 by attaching a conductor to the surface of the substrate 1, the step coverage is as shown in FIG.
Step coverage = film thickness s at the side surface of the step / film thickness t of the conductor at the top of the convex portion
Then, the PVD method described above is a film forming method with a small step coverage and uses this. Further, when the conductor film 49 is coated on the flat portion 4 formed on the bottom surface of the concave portion 39 in addition to the flat portion 4 formed on the top surface of the convex portion 24, the bottom surface coverage is as shown in FIG. In addition,
Coverage ratio of bottom surface = film thickness u of the conductor at the bottom of the concave / film thickness t of the conductor at the top of the convex
In order to increase the bottom surface coverage, it is preferable to reduce the aspect ratio = h / w of the recess 39 as shown in FIG.
[0058]
Here, in the PVD method, it is difficult for the conductor to adhere to the step side portion 2, but it is difficult to prevent the step side portion 2 from being covered with the conductor due to various factors. Therefore, in the present invention, as shown in FIG. 4A, a conductor is usually attached to the surface of the substrate 1 by a PVD method to a thickness of 0.4 to 0.6 μm to coat the conductor film 49, and then the substrate 1 is etched. The conductive film 49 attached to the stepped side surface 2 is removed by etching as shown in FIG. The etching process can be performed by immersing the substrate 1 in the etching solution or spraying the etching solution onto the substrate 1. However, the conductor film 49 attached to the stepped side surface portion 2 can be usually made as thin as 0.15 μm or less. Therefore, light etching is sufficient, and there is almost no effect of eroding the conductor film 49 covered on the flat portion 4. Then, the conductor coated on the flat surface portion 4 is electroplated as necessary to usually have a thickness of 5 to 15 μm, and finish plating such as nickel plating or gold plating is performed, as shown in FIG. A three-dimensional circuit board in which a desired circuit portion 5 is formed on the portion 4 can be obtained.
[0059]
In the three-dimensional circuit board manufactured in this way, as shown in FIG. 1 (b), it is formed on each of the planar portions 4 in a plurality of steps that are layered on the surface of the substrate 1 via the stepped side portions 2. The circuit part 5 has a stepped side part 2 that is not covered with a conductor as a non-circuit part 3 to ensure electrical insulation between the circuit parts 5. Since the step side surface portion 2 that becomes the non-circuit portion 3 is a surface perpendicular to the surface (plane portion 2) of the substrate 1, the step side surface portion 2 is not expressed as an area in the surface direction of the substrate 1. Therefore, the non-circuit portion 3 of the step side surface portion 2 does not appear between the circuit portions 5 in the surface direction of the substrate 1, and the circuit portion 5 can be formed using the entire surface of the substrate 1. Thus, a three-dimensional circuit board having a high circuit arrangement density can be formed. That is, since the insulation distance between the circuit unit 5 and the adjacent circuit unit 5 can be secured in the height direction by using the three-dimensionally formed structure of the substrate 1, the circuit insulation gap in the surface direction of the substrate 1 can be secured. A high-density circuit with zero is possible, which leads to miniaturization of the circuit board.
[0060]
FIG. 5 shows another example of the embodiment of the present invention. By forming the convex / concave portions 24 in a plurality of steps, the plane portion 4 is divided into a plurality of steps through the step side surface portion 2. Are formed in three or more stages. By forming the planar portion 4 in three or more stages in this way, the circuit portions 5 formed on the planar section 4 can be arranged in three or more stages, and the degree of freedom of circuit patterning can be improved. It can be done.
[0061]
FIG. 6 shows another example of the embodiment of the present invention. In forming the flat portion 4 that is divided into a plurality of steps through the step side portion 2 as described above, a plurality of flat portions are formed. 4, the flat portion 4 of some steps is formed as a non-circuit portion 3 that is not covered with a conductor. In the embodiment of FIG. 6A, the first-stage plane portion 4 is formed as the non-circuit portion 3, and in the embodiment of FIG. 6B, the second-stage plane portion 4 is the non-circuit portion. 3 is formed. The step side surface portion 2 between the adjacent flat surface portions 4 is the non-circuit portion 3 as described above, but the unnecessary flat portion 4 is formed in the non-circuit portion 3 as a circuit portion of a part of the stage in this way. By doing so, the insulation distance between the circuit parts 5 can be increased, the degree of freedom in circuit design is increased, and the loss of circuit plating material can be reduced. Here, in forming the non-circuit part 3 in the flat part 4 of a part of the flat part 4, the flat part 4 that is unnecessary as a circuit part among the flat parts 4 in which the conductor film is formed by PVD. The conductor film can be formed by supplying no power in the electroplating process, leaving the thin film thickness, and removing the thin conductor film in the etching process after electroplating.
[0062]
FIG. 7 shows another example of the embodiment of the present invention. A plurality of convex portions 24 having different heights are projected in a saddle shape on the surface of the substrate 1, and the top surface of each convex portion 24 and the bottom surface of the concave portion 39 between the convex portions 24 are formed as a flat portion 4. . Each planar portion 4 is divided into a plurality of layers via the stepped side surface portion 2, and a circuit portion 5 is provided on each planar portion 4. For example, the circuit portion 5 provided in the flat portion 4 on the bottom surface of the concave portion 39 which is the lowest step can be formed as a ground circuit layer or a power circuit layer, and the flat portion 4 on the top surface of each convex portion 24. The circuit portion 5 provided in the circuit can be formed as a signal line.
[0063]
When connecting the circuit portions 5 provided on the flat portions 4 having different heights, the convex portions 24a whose upper surfaces are inclined between the flat portions 4 having different heights are provided on the surface of the substrate 1 as shown in FIG. An inclined surface 6 is formed on the upper surface of the convex portion 24a so as to connect the flat portions 4 having different heights. By providing the connection circuit portion 7 on the inclined surface 6, the circuit portion 5 of the flat surface portion 4 having a different height can be electrically connected to the connection circuit portion 7. The connection circuit portion 7 can be formed on the inclined surface 6 with a necessary film thickness if the inclined surface 6 has an inclination angle of usually 75 ° or less, and the circuit portion 5 is formed on the flat surface portion 4 by the PVD method. Can be done at the same time. In this way, the circuit portions 5 of the planar portions 4 having different heights can be connected, and a three-dimensional wiring with a high degree of freedom can be achieved.
[0064]
When the two circuit portions 5 are crossed, as shown in FIG. 7, the ends of the convex portions 24b and 24b having the same height are opposed to each other with a gap therebetween, and the opposite ends are crossed. In this manner, a convex portion 24c lower than the convex portion 24b is arranged. The circuit portion 5 is provided on the flat surface portion 4 on the top surface of each convex portion 24b, 24b, and the circuit portion 5 is also provided on the flat surface portion 4 on the top surface of the convex portion 24c. Then, the circuit parts 5 at the opposite ends of the convex parts 24b and 24b are electrically connected to each other by the connecting member 8 so as to straddle the circuit part 5 of the convex part 24c, so that the convex parts 24b and 24b The circuit part 5 formed on the flat part 4 and the circuit part 5 formed on the flat part of the convex part 24c can be crossed in three dimensions. In this way, the circuit portions 5 having different heights can be wired in a three-dimensional manner, and a three-dimensional wiring with a high degree of freedom can be achieved.
[0065]
Here, in electrically connecting the circuit portions 5 at the opposite end portions of the convex portions 24b, 24b, by using the connecting member 8 as described above, there is no need for unreasonable circuit routing or the like. Thus, connection between the end portions of the circuit portion 5 can be performed. As this connection member 8, a wire 8a as shown in FIG. 7 or a jumper component can be used. As the jumper component, for example, a component that has a shape that can be press-fitted like a connector by giving a spring property to a metal plate, or a component that can be connected by soldering such as a chip component having a resistance value of 0 is used. be able to. By using such a wire or a jumper component as the connection member 8, a wire bonder or a jumper component mounting apparatus can be used for connection in an automated process.
[0066]
  FIG. 8 shows another embodiment of the connecting member 8. In this embodiment, each end of the convex portions 24b, 24b facing each other is formed as an end inclined surface 9 that is inclined downward toward the surface of the substrate 1, and the end inclined surface 9 is formed on the end inclined surface 9. An end circuit portion 10 that is electrically connected to the circuit portion 5 provided on the flat surface portion 4 of the convex portion 24b is formed. The end circuit portion 10 can be formed on the end inclined surface 9 at the same time when the circuit portion 5 is formed on the plane portion 4 by the PVD method. The connecting member 8 is formed of, for example, a resin molded product, and both end surfaces are provided with bonding inclined surfaces 11 inclined in parallel to the end inclined surfaces 9. A continuous conduction circuit portion 12 is formed on each of the joining inclined surfaces 11 and the lower surface of the connecting member 8. Then, on the upper side of the convex portion 24c, the connecting member 8 is disposed between the opposing ends of the convex portions 24b, 24b, and is in contact with the end circuit portion 10 of the end inclined surface 9.TogetherBy joining the conductive circuit portion 12 of the inclined surface 11 to the conductive circuit portion 12 of the connecting member 8, the ends of the circuit portions 5 provided on the flat surface portion 4 of the convex portions 24b and 24b are electrically connected to each other. It can be connected to.
[0067]
  In this way, the end circuit portion 10 of the end inclined surface 9 is contacted.TogetherThe conductive circuit portion 12 of the inclined surface 11 for connection can be joined to each other to connect the circuit portions 5, so that the connection reliability can be increased and the position of the connection member 8 can be obtained. Matching is facilitated. Contact with the end circuit portion 10 of the end inclined surface 9TogetherA conductive adhesive or the like is injected and fixed to the mating surface of the conductive circuit portion 12 of the inclined surface 11 for use, or a fixing member that is a combination of members having a spring property or a hook structure is pressed and fixed. can do.
[0068]
FIG. 9 shows another embodiment of the connection member 8. In this embodiment, by filling the insulating material 13 between the ends of the convex portions 24b, 24b facing each other, the convex portions 24c of FIG. The circuit part 5 provided on the flat part 4 is covered or sealed with a covering material 13. As the covering material 13, a thermosetting resin adhesive or the like can be used. Then, the conductive material 8b is used as the connecting member 8, and the surface of the covering material 13 is coated or filled with the conductive material 8b, thereby providing the flat portions 4 of the convex portions 24b and 24b as shown in FIG. 9B. The ends of the circuit unit 5 can be electrically connected to each other. As the conductive material 8b, a conductive adhesive, solder, or the like can be used, and the circuit portion 5 can be connected at low cost by filling the covering material 13 or the conductive material 8b.
[0069]
FIG. 10 shows another example of the embodiment of the present invention, in which a plurality of pairs of convex portions 24b, 24b having the same height are projected on the surface of the substrate 1 with each end facing each other via a gap. A convex portion 24c lower than the convex portion 24b is disposed on the surface of the substrate 1 so as to cross between the opposing ends of the convex portions 24b and 24b. A circuit portion 5 is provided on each of the planar portion 4 on the top surface of each convex portion 24b and the planar portion 4 on the top surface of each convex portion 24c. And each edge part of the circuit part 5 of the convex parts 24b and 24b which made the edge parts oppose through a gap | interval is formed as the electronic component mounting terminal part 14, and it is above the opposing edge part of the convex parts 24b and 24b. By connecting the electronic component 15 such as the arranged semiconductor chip to the electronic component mounting terminal portion 14, as shown in FIG. 10A, the electronic component 15 can be mounted on the three-dimensional circuit board. is there. The circuit portion 5 provided on the convex portion 24c is arranged below the electronic component 15 mounted in this way, and the circuit portion 5 and the electronic component 15 are three-dimensionally arranged to increase the circuit arrangement density. It is something that can be done.
[0070]
Further, in addition to the circuit portion 5 provided on the high convex portion 24b, the electronic component mounting terminal portion 14 is also formed on the circuit portion 5 provided on the low convex portion 24c, as shown in FIG. In the lower side of the electronic component 15 connected to and mounted on the electronic component mounting terminal portion 14 of the circuit portion 5 of the high convex portion 24b, it is connected to the electronic component mounting terminal portion 14 of the circuit portion 5 of the low convex portion 24c. By mounting the electronic component 15, it is possible to mount a plurality of electronic components 15 in a state where they are stacked one above the other.
[0071]
As described above, the electronic component mounting terminal portions 14 are provided on the circuit portions 5 of the flat surface portions 4 having different heights by using the structure of the three-dimensional circuit without requiring any other mechanism or component. Since the three-dimensional mounting in which the components 15 are vertically stacked can be easily performed, the mounting density can be easily increased, and the degree of freedom of the circuit wiring to the mounting terminal portion is improved and the circuit wiring space can be reduced. Therefore, further downsizing of the electronic device using the three-dimensional circuit board can be realized at low cost. In FIG. 10B, the electronic components 15 are stacked in two stages, but the electronic components 15 can be stacked in three or more stages in the same manner. The upper and lower electronic components 15 may overlap partially, the upper and lower electronic components 15 may have a gap or may be in contact with each other, and a plurality of lower electronic components 15 may be present. . Furthermore, the upper electronic component 15 can also serve as a mechanical protection and an electrical shield for the lower electronic component 15.
[0072]
  FIG. 11 shows an example of still another embodiment of the present invention. A circuit portion 5 formed on the flat surface portion 4 on the front surface side of the substrate 1 and a back surface circuit portion 18 formed on the back surface of the substrate 1 are shown. The conductive film is formed by PVD and then electrically connected by the subsequent electroplating. The pair of circuit portions 5 provided on the front surface side of the substrate 1 are connected to the back surface circuit portion 18 on the back surface of the substrate 1. It is possible to make an electrical connection through the cable. That is, at least a pair of through-holes 16 having an inner peripheral surface opened through the front and back surfaces so that a conductor film can be easily formed by PVD are formed in the substrate 1. The formed pair of circuit portions 5 is electrically connected to a through-hole circuit portion 17 formed on the inner periphery of one through-hole 16. WhereBoard 1When connecting the circuit part 5 formed on the flat part 4 of the convex part 24 projecting on the surface of the through hole circuit part 17 to the through hole circuit part 17, the inclination between the flat part 4 and the through hole 16 is as described above. The surface 6 can be formed and the connection circuit portion 7 can be formed on the inclined surface 6, and the circuit portion 5 can be electrically connected to the through-hole circuit portion 17 via the connection circuit portion 7. Then, by connecting the through-hole circuit portion 17 of each through-hole 16 to the back-surface circuit portion 18 provided on the back surface of the substrate 1, the pair of circuit portions 5 formed on the planar portion 4 on the front surface side of the substrate 1 is connected to the substrate 1. It can be electrically connected via the back surface circuit portion 18 on the back surface. In addition, since the inner surface of the through hole 16 is inclined, a circuit can be formed at the same time in the through hole 16 by the above-described conductor film formation by PVD and subsequent electroplating. The connecting portion can be connected with the thickness of electroplating. Accordingly, as shown in FIG. 11, even if a high convex portion 24 exists between the pair of circuit portions 5, the connection between the circuit portions 5 can be performed without the high convex portion 24 becoming an obstacle. It becomes possible. Here, the back surface circuit portion 18 is formed on the top surface of the convex portion. However, if a concave portion is formed on the back surface of the substrate 1 and a connection circuit is formed on the bottom surface of the concave portion, the shape protruding on the back surface side. Can also be avoided.
[0073]
  FIG. 12 shows an example of still another embodiment of the present invention. In the embodiment of FIG.Board 1When connecting the circuit portion 5 formed on the flat portion 4 of the convex portion 24 projecting on the surface of the through hole circuit portion 17 of the through hole 16 having the inclined inner peripheral surface, between the circuit portion 5 and the through hole 16. The straight inclined surface 6 is formed, and the circuit portion 5 and the through-hole circuit portion 17 are connected by the connection circuit portion 7 provided on the inclined surface 6. However, the flat surface portion 4 of the convex portion 24 and the through-hole 16 are connected. If the height difference between the first and second through-holes is large, the inclined surface 6 becomes long in order to obtain an inclination angle at which the conductor film can be easily formed by PVD, and the positions of the circuit portion 5 and the through-hole 16 are separated from each other at a high density. It may become impossible to wire with.
[0074]
Therefore, in the embodiment shown in FIGS. 12A and 12B, the bending slope that inclines in a zigzag manner between the flat portion 4 provided with the circuit portion 5 on the top surface of the convex portion 24 and the through hole 16. A surface 19 is provided, and the circuit portion 5 and the through-hole circuit portion 17 are connected by a connecting circuit portion 20 formed on the bent inclined surface 19. Further, in the embodiment of FIG. 12C, a bent inclined surface 19 inclined in a spiral shape is provided, and the circuit portion 5 and the through-hole circuit portion 17 are connected by a connecting circuit portion 20 formed on the bent inclined surface 19. I am doing so. In this way, the angle of inclination is less than a predetermined inclination at which a conductor film can be easily formed by PVD, and the positions of the circuit portion 5 and the through hole 16 can be brought close to each other, and wiring with a high-density arrangement becomes easy. Is.
[0075]
FIG. 13 shows an example of still another embodiment of the present invention. After electrically connecting the through-hole circuit portion 17 formed on the inner periphery of the through-hole 16 and the back-surface circuit portion 18 formed on the back surface of the substrate 1, due to a temperature change, mechanical shock, etc., FIG. As shown, there is a possibility that a conduction failure such as a crack occurs in a connection portion between the through-hole circuit portion 17 and the back surface circuit portion 18. In particular, the through hole 16 is formed in a mortar shape having a large inner diameter on the front surface side of the substrate 1 and a smaller inner diameter on the back surface side, and the cross section of the peripheral portion of the opening to the back surface of the through hole 16 has an acute angle. A gap is easily generated between the circuit board 17 and the back circuit part 18, and a conduction failure is likely to occur. Therefore, as shown in FIG. 13B, a conductive paste 21 is applied to the connection portion between the through-hole circuit portion 17 and the back surface circuit portion 18, and a gap between the through-hole circuit portion 17 and the back surface circuit portion 18 is formed in the conductive paste. 21 is used to ensure electrical connection and prevent the occurrence of poor conduction.
[0076]
FIG. 14 shows an example of still another embodiment of the present invention. A plurality of convex portions 24 having different heights are projected on the surface of the substrate 1, and the upper surface of each convex portion 24 and the bottom surface of the concave portion 39 between the convex portions 24 are formed as the flat portion 4. Further, a protruding portion 24d for plating projects from the end portion of the substrate 1 along the end edge. The height of the convex portion 24d is set so as not to be lower than each of the convex portions 24 protruding from the substrate 1. That is, it is set to the same height as the highest convex portion 24 among the convex portions 24 protruding from the substrate 1 or higher. The flat surface portion 4a on the top surface of the convex portion 24d and the above-described flat surface portions 4 lower than the flat surface portion 4a are communicated with each other through the plating inclined surface 22, and the same flat surface portion as the flat surface portion 4a. 4 is in direct contact with the same person.
[0077]
When the process of adhering the conductor 49 to the surface of the substrate 1 formed in this way by the PVD method described above is performed, the conductor 49 has the flat portions 4 and 4a and the plating inclined surface 22 as shown in FIG. The conductive film 49 is coated on the flat portions 4 and 4a and the inclined surface 22 for plating. Here, the conductive film 49 covered with the plating inclined surface 22 and the flat portion 4a of the plating convex portion 24d is electrically connected to the conductive film 49 covered with each flat portion 4 for plating energization. The circuit unit 23 is formed. Therefore, although the conductor film 49 of each plane part 4 is independent via the non-circuit part 3 of the step side part 2, it can be electrically connected via the plating energization circuit part 23. . When the circuit portion 5 is formed by electroplating and thickening the conductor film 49 of each flat portion 4, the substrate 1 is connected with the power supply connected to the plating energizing circuit portion 23 of the plating convex portion 24 d. Can be performed by energizing the conductor film 49 of each flat portion 4 through the plating energizing circuit portion 23 of the plating convex portion 24 d and the plating inclined surface 22. In this way, it is possible to easily conduct electroplating by energizing the conductor film 49 of each plane portion 4 independent by connection of the power source to one place, and the power source for plating is most connected. Since this is performed on the plating energization circuit portion 23 formed on the projecting portion 24a projecting high, the energization jig can be easily connected.
[0078]
After the electroplating as described above, as shown in FIG. 14B, the plating energization circuit portion 23 provided on the plating convex portion 24a is removed to form each planar portion 4. The circuit unit 5 can be made independent again. The plating energization circuit portion 23 of the plating convex portion 24a can be removed by chemical etching in addition to a method such as grinding. Since the plating energization circuit portion 23 is formed on the flat portion 4a of the projecting portion 24a that protrudes the highest, plating is performed by chemical etching without affecting the circuit portion 5 formed on the other flat portion 4. The energization circuit unit 23 can be easily removed.
[0079]
In the embodiment of FIG. 15, after electroplating as described above to form the circuit portion 5 on each flat surface portion 4 of the substrate 1, the end portion of the substrate 1 is cut or polished along the chain line, The circuit portions 5 formed on the respective plane portions 4 are made independent by cutting and separating at least a part of the plating energizing circuit portion 23 and at least a part of the convex portion 24a forming the plating energizing circuit portion 23 from the substrate 1.
[0080]
FIG. 16 shows another example of the embodiment of the present invention, and the circuit portion 5 provided on the flat portion 4 having a low height among the flat portions 4 formed in a plurality of stages on the surface of the substrate 1 is shown. It is made to coat | cover with the electrically insulating coating | covering material 13, and the circuit part 5 provided in the plane part 4 with a high height is exposed to the surface of this coating | coated material 13. As shown in FIG. For example, the circuit unit 5 provided on the low planar part 4 can be used as a ground circuit layer or a power circuit layer, and the circuit part 5 provided on the high planar part 4 can be used as a signal line. In this way, by covering the circuit portion 5 provided on the lower flat portion 4 with the covering material 13, only the circuit portion 5 necessary for component mounting or inspection is exposed, and the other circuit portions 5 are covered with the covering material 13. The circuit can be protected and the reliability of the circuit can be improved.
[0081]
FIG. 17 shows another example of the embodiment of the present invention. When the circuit portion 5 is formed by depositing a conductor on the surface of the substrate 1 by the PVD method and covering the conductor film 49 as described above, and then electroplating the conductor film 49 to increase the thickness, If the corners of the flat surface portion 4 on the top surface of the convex portion 24 projecting on the surface are perpendicular to each other, the conductive film 49 is coated on the flat surface portion 4 of the convex portion 24 as shown in FIG. When the electroplating is performed by energizing 49 to deposit the plating film 51, electric field concentration is likely to occur in the conductor film 49 at the corners of the flat surface portion 4, and the electroplating is performed as shown in FIG. As a result, a large amount of metal ions are attracted to this portion, and the thickness of the plating film 51 is partially increased, which may cause a short circuit between the adjacent circuit portions 5.
[0082]
Therefore, in the embodiment of FIG. 17A, the corner of the top surface of the convex portion 24 is formed on the tapered surface 52, and in the embodiment of FIG. Corners are formed on the rounded surface 53. Thus, by forming the corner of the flat surface portion 4 on the top surface of the convex portion 24 on the tapered surface 52 or the rounded surface 53, electric field concentration occurs in the corner portion of the flat surface portion 4 when performing electroplating. It is possible to prevent the occurrence of a short circuit between the adjacent circuit portions 5 due to partial thickening of the plating film 51.
[0083]
FIG. 18 shows another example of the embodiment of the present invention. As described above, when the conductor is attached to the surface of the substrate 1 by the PVD method, it is difficult for the conductor to adhere to the stepped side surface portion 2 which is the uneven side surface of the surface of the substrate 1, but in reality, this is due to various factors. A thin conductor also adheres to the stepped side surface 2. Therefore, in the embodiment of FIG. 18, the undercut portion 25 is formed at the base of the stepped side surface portion 2 that is the side surface of the convex portion 24 protruding from the surface of the substrate 1. In the embodiment of FIG. 18A, the undercut portion 25 is provided at the base of the step side surface portion 2 by forming the cross section of the convex portion 24 in an inverted trapezoid and forming the step side surface portion 2 on an inclined surface. In the embodiment shown in FIG. 18B, the undercut portion 25 is provided at the base portion of the stepped side surface portion 2 by projecting both side surfaces of the upper portion of the convex portion 24. By forming the undercut portion 25 at the base portion of the stepped side surface 2 in this way, when the conductor is attached to the surface of the substrate 1 by the PVD method, the portion of the undercut portion 25 is hidden from the flying conductor particles. Therefore, it is possible to prevent the flying conductor particles from reaching this portion and attaching the conductor.
[0084]
FIG. 19 shows another example of the embodiment of the present invention. A bump convex portion 26 protrudes from the flat surface portion 4 of the top surface of the convex portion 24 protruding from the surface of the substrate 1. Then, when the surface of the substrate 1 is covered with a conductor and the circuit portion 5 is formed on each plane portion 4, the top surface of the bump convex portion 26 is also covered with a conductor to form a bump terminal 27. . Thus, the bump terminals 27 can be formed when the circuit portion 5 is formed, and electronic components such as ICs can be mounted using the bump terminals 27. Further, as shown in the embodiment of the figure, by forming bump terminals 27 on bump convex portions 26 provided on the top surface of the convex portions 24 projecting from the surface of the substrate 1, the convex portions 24 and the bump convex portions are formed. The elasticity of 26 can provide a cushioning action against thermal deformation of the substrate 1, improving the reliability of mounting the electronic component on the bump terminal 27, and between the surface of the substrate 1 and the electronic component. It is possible to secure a gap in the substrate and increase the amount of the adhesive to be filled in the meantime, and to secure the adhesive strength of the electronic component to the substrate 1. The conductive connection between the bump terminal 26 and the circuit unit 5 can be performed on the inclined surface 6 as described above.
[0085]
FIG. 20 shows another example of the embodiment of the present invention. The surface of the substrate 1 is formed into a rough surface by etching the surface of the substrate 1. When the surface of the substrate 1 is formed in a rough surface in this way, the step side surface portion 2 of the uneven side surface is also formed in the rough surface. And when attaching a conductor to the surface of the board | substrate 1 by PVD method, in the rough unevenness of the rough surface formed in the level | step difference side part 2, since a fine recessed part becomes a shadow of a fine convex for the conductor particle to fly. This makes it difficult for the flying conductor particles to reach the minute concave portion that is behind this, and to prevent the conductor from adhering to this portion. The rough surface formed on the flat portion 4 on the surface of the substrate 1 serves to improve the adhesion of the circuit portion 5.
[0086]
In each of the above-described embodiments, as the substrate 1, a material obtained by molding a resin or ceramic as a material and molding it by injection molding or the like can be used. Thus, by obtaining the substrate 1 by molding resin or ceramic, it can be easily formed into a three-dimensional shape with arbitrary irregularities on the surface of the substrate 1, and the substrate 1 is formed at low cost. Is something that can be done. In the case of ceramic, the shape is fixed by being sintered after injection molding.
[0087]
Further, the substrate 1 can be formed using the metal material 29. After the metal material 29 is cast, forged and machined to form irregularities on the surface, the surface of the metal material 1 is coated with an organic material or an inorganic material to form an electrically insulating insulating layer 30 as shown in FIG. By forming the substrate 1, the substrate 1 can be manufactured. The insulating layer 30 is formed on the entire surface of the substrate 1 or the surface of the flat portion 4 that forms the circuit portion 5. Thus, by forming the board | substrate 1 with the metal material 29, the heat dissipation effect and the electrical shielding effect can be acquired with the metal material 29, and the intensity | strength of the board | substrate 1 can be made high.
[0088]
Next, when the conductor is attached to the surface of the substrate 1 by a PVD method such as sputtering, the conductor is attached to the surface of the substrate 1 by a method in which the conductor does not easily adhere to the stepped side surface portion 2 that is the uneven side surface of the surface of the substrate 1. The technique to make it adhere is demonstrated.
[0089]
FIG. 22 shows an example of an embodiment of the invention of claim 27, in which a target 31 made of a metal such as copper and a substrate holder 45 are arranged in a chamber 43, and the target 31 of the substrate holder 45 The substrate 1 is held on the opposite surface. An ion gun 55 is provided in the chamber 43. Further, a high frequency power source such as RF for RF plasma generated for pretreatment is connected between the target 31 and the substrate holder 45 so that a high frequency voltage is applied between the target 31 and the substrate holder 45. .
[0090]
Then, after reducing the pressure in the chamber 43 and applying a voltage between the target 31 and the substrate holder 45 to perform surface modification, the ion gun 55 is actuated and ions such as an argon beam are emitted from the ion generation chamber (not shown). When the beam is extracted and the target 31 is irradiated with the ion beam I from the ion gun 55, conductor particles such as copper metal are knocked out from the target 6. The conductor particles knocked out in this way fly toward the substrate 1 as shown by the arrow, and adhere to the surface of the substrate 1 to form the conductor film 49.
[0091]
In such an ion beam sputtering method, since the generation of ions and the sputtering are performed at different places, the inside of the chamber 43 can be made a higher vacuum than the normal sputtering that generates plasma in the chamber 43. For example, in normal sputtering in which plasma is generated in the chamber 43, a plasma generation gas is introduced into the chamber 43 and the inside of the chamber 43 is about 0.5 Pa.^-1-10^-2Sputtering can be performed under a high vacuum of about Pa. Therefore, it is possible to reduce the scattering of the conductor particles knocked out of the target 31 by colliding with the gas particles in the chamber 43 and the like, and the conductor particles are scattered and formed on the uneven side surface of the substrate 1. It can prevent adhering to the step side part 2.
[0092]
  FIG. 23 shows an example of an embodiment of the invention of claim 28. Similar to the case of FIG. 22, a substrate holder 45 holding the substrate 1 and a target 31 are arranged in the chamber 43, and A shutter 56 is disposed between the substrate 1 and the target 31. The surface of the substrate 1 (the flat portion 4 of the convex portion 24 and the concave portion 39) is the target.31And the stepped side surface portion 2 on the side surface is disposed so as to be substantially perpendicular to the target 31. Then, a conductor such as copper of the target 31 is attached to the surface of the substrate 1 by the self-sputtering method.
[0093]
That is, with the shutter 56 closed as shown in FIG. 23A, first, the inside of the chamber 43 is decompressed, and a plasma generating gas such as argon gas is introduced into the chamber 43 while passing between the target 31 and the chamber 43. When a voltage is applied to the chamber 43, the chamber 43 and the shutter 56 are electrically connected, so that plasma P is generated between the target 31 and the shutter 56. When ions in the plasma P collide with the target 31, conductor particles such as copper atoms are knocked out of the target 31. At this time, since the target is partitioned between the target 31 and the substrate 1 by the shutter 56, the conductive particles knocked out from the target 31 do not adhere to the substrate 1. Next, in a state where this sputtering is stable to some extent, the introduction of the plasma generation gas into the chamber 43 is gradually narrowed down, and finally, when the introduction of the plasma generation gas is stopped, the copper metal struck out from the target 31, etc. Part of the conductive particles is ionized to generate a plasma P ′, and the ionized conductive particles in the plasma P ′ collide with the target 31 to start self-sputtering to knock out the conductive particles from the target 31. . After the self-sputtering is started in this way, when the shutter 56 is opened as shown in FIG. 23B, the conductor particles generated by the self-sputtering fly toward the substrate 1 as indicated by the arrows, and the surface of the substrate 1 The conductor film 49 can be formed by adhering to the film.
[0094]
In such a self-sputtering method, sputtering can be performed without introducing a plasma generating gas into the chamber 43, so that the chamber 43 can be evacuated to a higher vacuum than normal sputtering. For example, in normal sputtering in which plasma is generated in the chamber 43, a plasma generating gas is introduced into the chamber 43 and the inside of the chamber 43 is about 0.5 Pa.^-2-10^-FourSputtering can be performed at a high vacuum of about Pa. Therefore, the conductor particles knocked out from the target 31 do not collide with the plasma gas particles in the chamber 43 and are not scattered, and the conductor particles are scattered and formed on the uneven side surface of the substrate 1. It can prevent adhering to the part 2.
[0095]
FIG. 24 shows an example of an embodiment of the invention of claim 29. Similar to the case of FIG. 22, a substrate holder 45 holding the substrate 1 and a target 31 are arranged in the chamber 43, and A shutter 56 is disposed between the substrate 1 and the target 31. The substrate 1 is arranged such that the surface (the flat portion 4 of the convex portion 24 and the concave portion 39) is substantially parallel to the target 31 and the stepped side surface portion 2 on the side surface is substantially perpendicular to the target 31.
[0096]
Then, with the shutter 56 closed as shown in FIG. 24A, first, the inside of the chamber 43 is decompressed, and a plasma generating gas such as argon gas is introduced into the chamber 43 while passing between the target 31 and the chamber 43. When a voltage is applied to, plasma P is generated between the target 31 and the shutter 56. At this time, in the state where the gas pressure of the plasma generation gas is low, sufficient ionization is not performed and it is difficult to generate the plasma P. Therefore, when the plasma P is initially generated, the plasma generation gas is chambered at a high gas pressure of about 0.5 to 1 Pa. 43. The ions in the plasma P generated in this manner collide with the target 31, so that conductive particles such as copper atoms are knocked out of the target 31. At this time, since the target is partitioned between the target 31 and the substrate 1 by the shutter 56, the conductive particles knocked out from the target 31 do not adhere to the substrate 1. Next, with this sputtering stabilized, the gas pressure of the plasma generation gas introduced into the chamber 43 is set to 10.^-2-10^-1After the gas pressure is lowered to about Pa, when the shutter 56 is opened as shown in FIG. 24B, the conductive particles generated by sputtering fly toward the substrate 1 as indicated by the arrow, and the surface of the substrate 1 The conductor film 49 can be formed by adhering to the film.
[0097]
  Since sputtering is performed with the plasma P having such a low gas pressure, it is possible to reduce the scattering of the conductor particles hit from the target 31 by colliding with the gas particles in the chamber 43 and the like. Thus, it is possible to prevent the substrate 1 from adhering to the stepped side surface portion 2 formed on the uneven side surface. In the above embodiment, plasma generation gas is introduced into the chamber 43 at a high gas pressure at the beginning of generating the plasma P so that the plasma P is easily generated by a trigger action due to the high gas pressure. In combination with or instead of this, the target 31 and the shutter56Plasma P is generated by the trigger action by providing an electrode that generates a high voltage separately from the sputtering power source, or by providing an electron beam (EB) generator or filament in the chamber 43 to emit electrons. It may be made easier.
[0098]
The invention of claim 30 is such that conductor particles sputtered from the target 31 by the magnetron sputtering method in which a strong magnetic field is generated are adhered to the surface of the substrate 1. In the magnetron sputtering method in which a strong magnetic field is generated, magnets are installed on the back side of the target 31 along the center and the outer periphery thereof. Since it moves around the target 31 while being trapped between the poles, the number of times the electrons collide with the plasma generating gas increases, the amount of ions in the plasma P increases, and 10^-2-10^-1Sputtering can be performed at a gas pressure as low as about Pa. Accordingly, it is possible to reduce the scattering of the conductive particles struck from the target 31 by colliding with the introduced gas particles and the like, and the stepped side surface portion formed on the uneven surface of the substrate 1 by scattering the conductive particles. 2 can be prevented. In the magnetron sputtering method, a ferrite magnet is generally used as a magnet. However, in this embodiment, a strong magnetic field is generated by using a samarium-based rare earth magnet as the magnet, thereby improving the electron trapping property. A stable plasma P can be obtained under a low gas pressure, and sputtering can be performed stably.
[0099]
  FIG. 25 shows an example of the embodiment of the invention of claim 31. A target 31 made of a metal such as copper and a substrate holder 45 are disposed in the chamber 43, and the substrate 1 is held on the surface of the substrate holder 45 facing the target 31. The substrate 1 is arranged such that the surface (the flat portion 4 of the convex portion 24 and the concave portion 39) is substantially parallel to the target 31 and the stepped side surface portion 2 on the side surface is substantially perpendicular to the target 31. This target 31 and substrate holder45A high frequency power source such as RF is connected between the target 31 and the substrate holder.45A high frequency voltage is applied between the two. Although not shown, a high-frequency power source such as RF and a DC power source for sputtering are also connected for pretreatment (surface modification).
[0100]
A perforated plate 32 is disposed between the substrate 1 and the target 31. The perforated plate 32 is formed in a collimator shape as shown in FIG. 25B by providing a large number of holes 33 that open in the direction of the substrate 1 and the target 31, and the holes 33 are formed in the substrate 1 and the target 31. They communicate with each other in a vertical direction.
[0101]
When depositing a conductor on the surface of the substrate 1 by sputtering, first, the chamber 43 is depressurized, and a voltage is applied between the target 31 and the substrate 1 while passing a plasma generating gas such as argon gas through the chamber 43. Then, plasma P is generated between the target 31 and the substrate 1. When ions in the plasma P collide with the target 31, conductor particles 57 such as copper atoms are knocked out of the target 31, and the conductor particles 57 fly toward the substrate 1. Here, as shown in FIG. 25B, among the flying conductor particles 57, the conductor particles 57 that do not fly in the direction perpendicular to the substrate 1 cannot pass through the holes 33 of the porous plate 32, Only the conductive particles 57 attached to the inner periphery of the hole 33 and flying in a direction perpendicular to the substrate 1 can pass through the hole 33 of the porous plate 32. Accordingly, it is possible to prevent the conductor particles 57 flying in an oblique direction with respect to the substrate 1 from reaching the substrate 1, and the conductor particles 57 adhere to the stepped side surface portion 2 formed on the uneven surface of the substrate 1. Can be prevented.
[0102]
In the porous plate 32 described above, the inner diameter of the hole 33 is 0.1 to 5 mm, although it is not particularly limited so that only the conductor particles 57 flying in the direction perpendicular to the substrate 1 pass through the hole 33. The length of the hole 33 (thickness of the porous plate 32) is preferably set in the range of 10 to 30 mm.
[0103]
In the thirty-second aspect of the present invention, the surface of the porous plate 32 (including the inner periphery of the hole 33) is roughened by blasting or the like. Thus, by forming the surface of the porous plate 32 to be rough, the conductive particles 57 that cannot pass through the holes 33 of the porous plate 32 are likely to adhere to the surface of the porous plate 32, and to the surface of the substrate 1. Thus, the conductor particles 57 flying in an oblique direction can be reliably captured by the perforated plate 32 to reliably prevent the conductor from adhering to the stepped side surface portion 2 of the uneven surface of the substrate 1. Further, if the surface of the porous plate 32 is rough, the adhesion of the conductor attached to the porous plate 32 is enhanced, and the conductor film is not peeled off from the surface of the porous plate 32. For example, the peeled conductor film is insulated from the device. It can prevent things from falling on the part and having an adverse effect.
[0104]
FIG. 26 shows an example of an embodiment of the invention of claim 33, and when the conductive particles are sputtered from the target 31 to adhere to the surface of the substrate 1 as in the above embodiments, the substrate 1 Is to be cooled. In the embodiment of FIG. 26, the substrate holder 45 is formed hollow and a jacket portion 58 is provided therein, and an inlet 59 and an outlet 60 are connected to the jacket 58. A coolant such as cooling water is supplied from the inlet 59 to the jacket portion 58 and discharged from the outlet 60, whereby the substrate 1 held on the substrate holder 45 is cooled by the jacket portion 58.
[0105]
In this way, while cooling the substrate 1 using the substrate holder 45, the conductive particles are sputtered from the target 31 and adhered to the surface of the substrate 1 as in the above embodiments. Here, some of the conductor particles attached to the surface of the substrate 1 may re-evaporate, and the evaporated conductor particles may adhere to the stepped side surface portion 2 of the uneven side surface. By cooling, the energy of the conductive particles adhering to the substrate 1 can be absorbed, and the conductive particles can be prevented from re-evaporating. The step side surface on which the conductive particles are formed on the uneven side surface of the substrate 1 It can prevent adhering to the part 2.
[0106]
FIG. 27 shows an example of an embodiment of the invention of claim 34. First, as shown in FIG. 27A, a resin layer 34 is formed on the surface of the substrate 1 having irregularities. As the resin layer 34, a layer having poor adhesion to the conductor of the circuit portion 5 provided attached to the flat portion 4 of the substrate 1 is used. For example, polytetrafluoroethylene or the like can be used. The resin layer 34 is formed on the entire surface of the substrate 1 by a wet method, and is also formed on the stepped side surface portion 2 of the uneven side surface. Next, as shown in FIG. 27B, the surface of the substrate 1 is etched by plasma P generated using oxygen as a plasma generation gas. Since the plasma P mainly acts on the flat portion 4 facing the plasma P side of the substrate 1 and hardly acts on the stepped side surface portion 2 on the side surface, the plasma P is formed on the surface of the substrate 1 as shown in FIG. Of the resin layer 34 thus formed, the resin layer 34 in the plane portion 4 is removed by etching, but the resin layer 34 in the stepped side surface portion 2 remains without being completely etched. Then, with the stepped side surface 2 covered with the resin layer 34 as described above, a conductor is attached to the surface of the substrate 1 by the PVD method as described above, and the planar portion of the surface of the substrate 1 is as shown in FIG. 4, the circuit portion 5 is formed. At this time, since the surface of the stepped side surface 2 is covered with the resin layer 34 having poor adhesion to the conductor, even if the conductor adheres to the stepped side surface 2 during PVD, the surface of the substrate 1 is kept at a high pressure. By conducting water washing or the like, the conductor can be easily peeled off from the step side portion 2, and the conductor can be easily and reliably removed from the step side portion 2.
[0107]
In the embodiment of FIG. 27, the resin layer 34 formed on the surface of the substrate 1 is plasma etched. However, in the invention of claim 35, the resin layer 34 on the surface of the substrate 1 is etched with an oxygen ion beam. I am doing so. The oxygen ion beam B can irradiate the substrate 1 under a low gas pressure and has high straightness as shown in FIG. 28, so that the plane portion 4 of the substrate 1 is perpendicular to the irradiation direction of the oxygen ion beam B. By disposing, the oxygen ion beam B mainly acts on the flat surface portion 4 and hardly acts on the step side surface portion 2 on the side surface parallel to the irradiation direction of the oxygen ion beam B, so that the film was formed on the surface of the substrate 1. Of the resin layer 34, the resin layer 34 of the flat surface portion 4 is completely removed by etching, but the resin layer 34 of the stepped side surface portion 2 can be left almost unetched. In addition, oxygen ion beam etching has better controllability than plasma etching.
[0108]
FIG. 29 shows another example of the embodiment of the present invention. When the substrate 1 is made of the metal material 29 as in the embodiment of FIG. 21, the surface unevenness of the substrate 1 is formed by electric discharge machining. In this electrical discharge machining, the undercut portion 25 is formed on the step side surface portion 2 of the uneven side surface. In the embodiment of FIG. 29A, the undercut portion 25 is formed at the base of the step side surface portion 2 by processing the step side surface portion 2 into an inclined surface so that the cross-sectional shape of the convex portion 24 becomes an inverted trapezoid. In the embodiment of FIG. 29B, the undercut portion is formed at the base of the step side surface portion 2 by processing the step side surface portion 2 so as to project both side surfaces of the upper portion of the convex portion 24. 25 is formed. As in the case of FIG. 21, the surface of the metal material 29 can be used as the substrate 1 by covering it with an electrically insulating insulating layer 30. By forming the undercut portion 25 at the base portion of the step side surface portion 2 in this way, when the conductor is attached to the surface of the substrate 1 by the PVD method, the portion of the undercut portion 25 is shaded. It is possible to prevent the conductor particles from reaching this portion and attaching the conductor.
[0109]
In the invention of claim 37, in producing the substrate 1 with the metal material 29 as described above, after processing the undercut portion 25 on the step side surface portion 2, the surface of the metal material 29 is covered with the insulating layer 30. The insulating layer 30 is covered by chemical vapor deposition (CVD). When the insulating layer 30 is adhered to the surface of the metal material 29 by a wet method, such as dipping the metal material 29 in a liquid paint, a paint liquid pool 62 is generated in the undercut portion 25 as shown in FIG. The undercut portion 25 is filled with the insulating layer 30, and the effect of making it difficult for the conductor to adhere to the stepped side surface portion 2 by providing the undercut portion 25 is reduced. Therefore, in the invention of claim 37, by covering the surface of the metal material 29 with the insulating layer 30 by the CVD method, it is possible to prevent the occurrence of a liquid pool or the like, and the surface of the metal material 29 as shown in FIG. Insulating layer 30 is deposited with a uniform thickness so that undercut portion 25 is not filled. As the CVD method, any method such as thermal CVD and plasma CVD can be adopted.
[0110]
FIG. 31 shows another example of the embodiment of the present invention, in which the substrate 1 is manufactured from a molded product of a thermoplastic resin. And the top part of the convex part 24 is thermoplastically deformed by pressing the top surface of the convex part 24 with the heater 63 among the irregularities formed on the surface of the substrate 1 as shown in FIG. As shown in FIG. 31 (b), the flanges 35 are projected on both sides of the top of the convex part 24. Thus, the undercut part 25 can be formed in the level | step difference side part 2 in the lower side of the collar part 35 by projecting the collar part 35 on the side surface of the top part of the convex part 24. FIG.
[0111]
According to the thirty-ninth aspect of the present invention, the substrate 1 is manufactured by the LIGA process when the substrate 1 is made of a resin molded product. In other words, LIGA (LIthographie Gavanoformung und Abformung: lithography gavanotorming and molding) is a technique for manufacturing a microstructure mold using a lithography technique. The substrate 1 having a high aspect ratio and a narrow pitch between the flat portions 4 of each step can be manufactured in a large amount at a low cost, and a three-dimensional circuit board having a high circuit arrangement density can be obtained.
[0112]
【The invention's effect】
  As described above, in the three-dimensional circuit board according to the first aspect of the present invention, the surface of the substrate is provided with a plurality of flat portions that are divided into a plurality of heights via the step side portions, and the step side portions are provided with conductors. As a non-circuit part that is not covered,By physical vapor depositionSince the circuit portion is formed by covering the conductor, the non-circuit portion formed on the side surface of the step is not represented as an area in the surface direction on the surface of the substrate. It is possible to form a three-dimensional circuit board having a high circuit arrangement density.
Further, the invention of claim 1 is such that a flat surface portion is formed on the top surface of the convex and concave portions on the surface of the substrate, a step side surface portion is formed on the side surface of the convex portion, and an undercut portion is formed on the side surface of the convex portion Therefore, when the conductor is attached to the substrate by the PVD method, the undercut portion is hidden to prevent the conductor from attaching, and the conductor is attached to the side surface of the step so that the insulation between the circuit portions is achieved. It is possible to prevent the occurrence of defects.
[0113]
The invention of claim 2 is that in claim 1, since the planar portion is formed in three or more stages having different heights, the circuit portion can be arranged in multiple stages, and the degree of freedom of circuit patterning is improved. It is something that can be done.
[0114]
Further, the invention of claim 3 is that in claim 1 or 2, a part of the plurality of flat portions is formed as a non-circuit portion that is not covered with a conductor. A non-circuit portion can be formed, and an insulation distance can be increased by increasing an insulation distance between the circuit portions.
[0115]
According to a fourth aspect of the present invention, in any one of the first to third aspects, the surface of the substrate is provided with an inclined surface that communicates between the flat portions having different heights, and the inclined surface is covered with a conductor to provide a plane having different heights. Since the connection circuit part that electrically connects the circuit parts of the part is formed, the circuit part of the planar part having a different height can be connected, and a three-dimensional wiring with a high degree of freedom can be achieved. .
[0116]
According to a fifth aspect of the present invention, in any one of the first to fourth aspects, a flat portion lower than these flat portions is disposed between the end portions of the flat portions facing each other, and the end portions are opposed to each other. Since the end portions of the circuit portions formed on the plane portion to be electrically connected are electrically connected, the circuit portions having different heights can be wired to cross three-dimensionally, and a three-dimensional wiring with a high degree of freedom is provided. It is something that can be done.
[0117]
Further, the invention of claim 6 is the circuit according to claim 5, wherein the connecting members are used to electrically connect the end portions of the circuit portions formed on the flat portions facing each other. The connection between the end portions of the circuit portion can be performed by using the connection member without the need for routing.
[0118]
Further, in the invention of claim 7, since at least one of a wire and a jumper component is used as the connection member in claim 6, the connection is performed in an automated process using a wire bonder, a jumper component mounting apparatus, or the like. It will be possible.
[0119]
  According to an eighth aspect of the present invention, in the sixth aspect, each end portion of the flat portion where the end portions face each other is formed as an end inclined surface that is inclined downward toward the surface of the substrate, and a conductor is provided on the end inclined surface. An end circuit portion that is covered and electrically connected to the circuit portion of the flat portion is formed, and a connecting inclined surface that is inclined in parallel to each of the end inclined surfaces is provided on each end surface as a connecting member. A connecting inclined surface and a conductive circuit portion formed on the surface are used, and a connecting member is disposed between the end portions of the flat portion where the end portions face each other, and the end circuit portion of the end inclined surface is contacted.TogetherSince the conductive circuit portion of the inclined surface for joining is joined, it is connected to the end circuit portion of the inclined portion of the end portion.TogetherIn the state where the conductive circuit portions of the inclined surfaces are joined to each other, the connection between the circuit paths can be performed by the connection member, and the connection reliability can be increased.
[0120]
A ninth aspect of the present invention is the connection member according to the sixth aspect, wherein the planar portion having a low height disposed between the end portions of the planar portions facing each other is covered with an electrically insulating coating material. Since the conductive material is used and the conductive material is provided on the surface of the covering material, the end portions of the circuit portions formed on the planar portions facing each other are electrically connected. As such, an inexpensive adhesive such as an adhesive or solder can be used, and the circuit portion can be connected at a low cost.
[0121]
According to a tenth aspect of the present invention, in any one of the first to fourth aspects, a flat portion lower than these flat portions is disposed between the end portions of the flat portions which are opposed to each other, and the end portions are connected to each other. Since each end part of the circuit part formed on the opposed flat part is used as an electronic component mounting terminal part, the electronic parts arranged on the end part of the flat part opposed to each other are mounted. The circuit portion and the electronic component can be three-dimensionally arranged, and the circuit arrangement density can be increased.
[0122]
An eleventh aspect of the present invention is the electronic device according to the tenth aspect, in which another electronic component mounting terminal portion is formed on a circuit portion of a flat portion lower than the flat portion where the electronic component mounting terminal portion is formed, and the mounted electronic component is mounted. Since other electronic components are mounted on other electronic component mounting terminals so that other electronic components overlap below the components, the structure of the three-dimensional circuit can be improved without requiring any other mechanism or component. By simply using the electronic component mounting terminal sections on the circuit sections of the flat sections at different heights, the three-dimensional mounting can be easily performed by stacking the electronic components on top of each other. In addition, the degree of freedom of circuit wiring to the mounting terminal section is improved, leading to an effect of reducing the space for circuit wiring, and further downsizing of electronic devices using this three-dimensional circuit board is possible at low cost. It can be realized.
[0123]
According to a twelfth aspect of the present invention, in any one of the first to eleventh aspects, a through-hole penetrating the front and back sides of the substrate is formed in the substrate and electrically connected to the circuit portion formed in the flat portion on the surface side of the substrate. The through-hole circuit portion is provided on the inner periphery of the through-hole, and the back-side circuit portion formed on the back surface of the substrate is electrically connected to the through-hole circuit portion. The circuit can be connected to the back circuit part, and the circuit parts on the surface of the substrate can be connected via the back circuit part of the substrate.
[0124]
According to a thirteenth aspect of the present invention, in the twelfth aspect, there is provided a bent inclined surface inclined in a zigzag shape or a spiral shape between the end portion of the flat surface portion on which the circuit portion is formed and the surface of the substrate on which the through hole is formed. Since the connecting circuit portion that electrically connects the circuit portion and the through-hole circuit portion is formed on the bent inclined surface, there is a difference in height between the flat portion on which the circuit portion is formed and the through-hole. Even if it exists, the position of a circuit part and a through hole can be provided close, and it becomes easy to wire by a high-density arrangement.
[0125]
In the fourteenth aspect of the present invention, since the conductive paste is applied to the connecting portion between the through-hole circuit portion and the back surface circuit portion in the twelfth or thirteenth aspect, there is a gap between the through-hole circuit portion and the back surface circuit portion. Even if there is, it is possible to ensure electrical connection by being filled with a conductive paste, and to prevent the occurrence of poor conduction.
[0126]
According to a fifteenth aspect of the present invention, in any one of the first to fourteenth aspects, each of the plurality of flat portions is connected to a flat portion of at least a step higher than these flat portions through the inclined surface for plating, and the high flat surface. Since the plating energization circuit unit for energizing the plate and the inclined surface for plating when performing electroplating on the above-described multi-level flat part is formed, the power supply to the plating energization circuit unit is independent. It is possible to easily conduct electroplating by energizing the conductor film of each flat part at once, and the power supply for plating can be connected to the circuit part for plating energization of the highest flat part. The connection of the energizing jig is facilitated.
[0127]
Further, the invention of claim 16 is that in claim 15 the plating energization circuit part is removed by etching after electroplating, so the plating energization circuit part is removed by grinding the substrate or the like. Compared to the case, the plating energization circuit portion can be removed without damaging the underlying substrate.
The invention according to claim 17 is the invention according to claim 15, wherein the portion of the substrate that is provided on the flat portion of the higher step of the plating energizing circuit portion is at least a part of the substrate by polishing or cutting after electroplating. Since it was cut out, the plating current circuit part was removed without damaging the underlying substrate, compared to the case where the plating current circuit part was removed by grinding the lower substrate. Can be easily performed.
[0128]
According to an eighteenth aspect of the present invention, in any one of the first to seventeenth aspects, a circuit portion formed on a flat surface portion having a low height among the plurality of flat surface portions is covered with an electrically insulating coating material and has a height. Since the circuit part formed on the flat part with high height is exposed on the surface of this covering material, only the circuit part necessary for component mounting and inspection is exposed, and other circuit parts are protected with the covering material. Thus, the reliability of the circuit can be improved.
[0129]
According to a nineteenth aspect of the present invention, in any one of the first to eighteenth aspects, a flat portion is formed on the top surface of the convex and concave portions on the surface of the substrate, and a corner portion of the top surface of the convex portion is a tapered surface or a rounded surface. In the case of thickening by electroplating after covering the conductor film, it is possible to prevent electric field concentration from occurring in the corner portion of the flat portion when performing electroplating. It is possible to prevent the occurrence of a short circuit between adjacent circuit portions due to a partial increase in thickness.
[0131]
  And claims20The invention of claim 1 to claim 119In either of these cases, bump bumps are projected on the flat surface, and bump bumps are covered with conductors to form bump terminals for mounting electronic components. Is something that can be done.
[0132]
  And claims21The invention of claim 1 to claim 120In any of the above, since the surface of the step side surface portion is formed into a rough surface, in the fine unevenness of the rough surface formed in the step side surface portion, the fine recess is shaded by the fine protrusion, and is formed on the surface of the substrate. When the conductor is attached by the PVD method, it is possible to prevent the conductor from attaching, and it is possible to prevent an insulation failure between the circuit portions from being generated due to the attachment of the conductor to the step side surface portion.
[0133]
  And claims22The invention of claim 1 to claim 121In any of the above, by attaching a conductor to the surface of the substrate by physical vapor deposition, a non-circuit part is formed on the step side part to which the conductor is difficult to adhere, and a circuit part is formed on the flat part to which the conductor is liable to adhere. Since it did in this way, a circuit part can be formed along the shape of the plane part formed in the surface of a board | substrate, and patterning of a circuit can be performed easily, without requiring a laser irradiation etc.
[0134]
  And claims23The invention of claim22Since the conductor attached to the step side portion is removed by etching, it is possible to prevent an insulation failure between the circuit portions due to the conductor attached to the step side portion.
[0135]
  And claims24The invention of claim 1 to claim 123In any of the above, since the substrate is formed by molding a resin or a ceramic material, it can be easily formed into a three-dimensional shape with arbitrary irregularities on the surface of the substrate, and the substrate is inexpensive. Can be formed.
[0136]
  And claims25The invention of claim 1 to claim 123In any of the above, since the substrate is formed by coating an insulating layer on the surface of the metal material, the substrate can be formed of the metal material, and a heat dissipation effect and an electrical shielding effect are obtained by the metal material. In addition, a high-strength substrate can be obtained.
[0137]
  And claims26The invention of claim 1 to claim 125When manufacturing the three-dimensional circuit board according to any one of the above, a plurality of flat portions divided into a plurality of heights are provided on the surface of the substrate through step side portions, and a conductor is formed on the surface of the substrate by physical vapor deposition. Then, the conductor attached to the side surface of the step is removed by etching to form a non-circuit portion that is not covered with the conductor on the side surface of the step, and a circuit portion is formed on the flat portion that is covered with the conductor. Therefore, the circuit portion can be formed along the shape of the flat portion formed on the surface of the substrate, and the patterning of the circuit can be easily performed without the need for laser irradiation or the like.
[0138]
  And claims27The invention of claim26In the above, the conductive particles are sputtered from the target by the ion beam sputtering method and adhered to the surface of the substrate. Therefore, the ion beam sputtering method can perform sputtering in a high vacuum atmosphere, and the conductive particles are gas particles. It can be reduced that the conductive particles are scattered and scattered, and the conductive particles can be prevented from scattering and adhering to the step side surface portion of the substrate.
[0139]
  And claims28The invention of claim26In this method, the conductive particles sputtered from the target are adhered to the surface of the substrate by the self-sputtering method in which the target is sputtered by the conductive particles sputtered from the target. Therefore, in the self-sputtering method, sputtering is performed in a high vacuum atmosphere. It is possible to reduce the scattering of conductor particles that collide with gas particles, etc., and to prevent the conductor particles from scattering and adhering to the step side surface of the substrate. It is.
[0140]
  And claims29The invention of claim26, Plasma is generated under the atmosphere of the plasma generation gas, and sputtering is started. After the plasma is generated, the conductive particles sputtered from the target are attached to the surface of the substrate in a state where the gas pressure of the plasma generation gas is lowered. Since it did in this way, it can reduce that a conductor particle collides with a gas particle etc. and is scattered, and can prevent that a conductor particle is scattered and adheres to the level | step difference surface of a board | substrate.
[0141]
  And claims30The invention of claim26In the magnetron sputtering method in which a strong magnetic field is generated, the conductor particles sputtered from the target are attached to the surface of the substrate. Therefore, in the magnetron sputtering method in which a strong magnetic field is generated, sputtering can be performed at a low gas pressure. It is possible to reduce the scattering of the conductor particles by colliding with the gas particles, etc., and to prevent the conductor particles from scattering and adhering to the step side surface portion of the substrate. .
[0142]
  And claims31The invention of claim26In order to deposit the conductive particles from the target on the surface of the three-dimensional substrate, a perforated plate having a large number of holes opened in the direction of the target and the substrate is disposed between the target and the substrate, and the target is knocked out of the target. The conductive particles that are not flying in the direction perpendicular to the substrate cannot pass through the holes of the porous plate and are attached to the substrate. Only the conductive particles flying in the vertical direction can pass through the holes of the perforated plate, preventing the conductive particles flying in the direction oblique to the substrate from adhering to the substrate, and the conductive particles are Can be prevented from adhering to the side surface of the step.
[0143]
  And claims32The invention of claim31In this example, a porous plate having a roughened surface is used, so that conductive particles that cannot pass through the holes of the porous plate are likely to adhere to the surface of the porous plate and fly in an oblique direction with respect to the substrate. The conductive particles can be reliably captured by the perforated plate, and the conductor can be reliably prevented from adhering to the uneven side surfaces of the substrate.
[0144]
  And claims33The invention of claim26Thru32ofIn eitherSince the substrate is cooled when the conductive particles are sputtered from the target and adhered to the surface of the substrate, the energy of the conductive particles adhering to the substrate is absorbed by cooling to prevent the conductive particles from re-evaporating. It is possible to prevent the evaporated conductive particles from adhering to the stepped surface of the substrate.
[0145]
  And claims34The invention of claim26Thru33In any of the above, a resin layer having poor adhesion to the conductor is provided on the surface of the substrate, and after removing the resin layer in the flat portion by plasma etching, the conductor is attached to the surface of the substrate by physical vapor deposition. Therefore, even if the conductor adheres to the side surface of the step when the conductor adheres to the surface of the substrate by physical vapor deposition, the conductor can be easily peeled off from the side surface of the step covered with the resin layer. The conductor can be easily and reliably removed from the side surface.
[0146]
  And claims35The invention of claim26Thru33In either of these, a resin layer having poor adhesion to the conductor is provided on the surface of the substrate, and this is removed by oxygen ion beam etching to remove the resin layer in the flat portion, and then the conductor is attached to the surface of the substrate by physical vapor deposition. As a result, the oxygen ion beam has high linearity, and of the resin layer coated on the surface of the substrate, the planar resin layer can be completely etched away and the stepped side resin layer is hardly etched. It can be left in.
[0147]
  And claims36The invention of claim26Thru35In any of the above, a metal material is subjected to electric discharge machining to form irregularities on the surface and undercut portions are formed on the side surfaces of the convex portions, and a substrate prepared by covering the surface of the metal material with an insulating layer is used. Therefore, the process which forms an undercut part in a level | step difference side part can be performed easily.
[0148]
  And claims37The invention of claim36In this case, since the insulating layer is formed on the surface of the metal material by chemical vapor deposition, the insulating layer can be formed so that the undercut portion is not filled.
[0149]
  And claims38The invention of claim26Thru35In either of the above, by heating and pressurizing the top of the convex portion provided on the resin substrate, the flange is projected on the side surface of the top of the convex portion, and an undercut portion is formed on the lower side thereof. Therefore, the process which forms an undercut part in a level | step difference side part can be performed easily.
[0150]
  And claims39In the present invention, since the substrate is manufactured by the LIGA process when manufacturing the substrate having the unevenness on the surface with the resin molded product, it is possible to manufacture a large number of substrates with a narrow pitch between the flat portions at each stage at a low cost. Thus, a three-dimensional circuit board having a high circuit arrangement density can be obtained.
[Brief description of the drawings]
FIG. 1 shows an example of an embodiment of the present invention, and (a) and (b) are front views, respectively.
FIG. 2 shows formation of a conductor by a PVD method, and (a), (b), and (c) are schematic views, respectively.
FIG. 3A is a front view for explaining a step coverage, and FIG. 3B is a front view for explaining an aspect ratio of a recess.
FIG. 4 shows an example of an embodiment of the present invention, and (a) and (b) are front views, respectively.
FIG. 5 is a front view showing an example of an embodiment of the present invention.
FIGS. 6A and 6B show an example of an embodiment of the present invention, and FIGS. 6A and 6B are front views, respectively. FIGS.
FIG. 7 is a perspective view showing an example of an embodiment of the present invention.
FIG. 8 is a front view showing an example of an embodiment of the present invention.
FIG. 9 shows an example of an embodiment of the present invention, and (a) and (b) are front views, respectively.
FIGS. 10A and 10B show an example of an embodiment of the present invention, where FIG. 10A is a perspective view and FIG. 10B is a front view.
11A and 11B show an example of an embodiment of the present invention, where FIG. 11A is a perspective view and FIG. 11B is a cross-sectional view.
12A and 12B show an example of an embodiment of the present invention, in which FIG. 12A is a perspective view, FIG. 12B is a cross-sectional view, and FIG. 12C is a partial perspective view.
FIGS. 13A and 13B show an example of an embodiment of the present invention, and FIGS. 13A and 13B are cross-sectional views, respectively.
FIGS. 14A and 14B show an example of an embodiment of the present invention, and FIGS. 14A and 14B are perspective views.
FIG. 15 is a perspective view showing an example of an embodiment of the present invention.
FIG. 16 is a cross-sectional view showing an example of an embodiment of the present invention.
FIG. 17 shows an example of an embodiment of the present invention, and (a) to (d) are front views, respectively.
FIG. 18 shows an example of an embodiment of the present invention, and (a) and (b) are front views, respectively.
FIG. 19 is a front view showing an example of an embodiment of the present invention.
FIG. 20 is a front view showing an example of an embodiment of the present invention.
FIG. 21 is a front view showing an example of an embodiment of the present invention.
FIG. 22 is a schematic diagram showing an example of an embodiment of the present invention.
FIG. 23 shows an example of an embodiment of the present invention, and (a) and (b) are schematic diagrams respectively.
FIG. 24 shows an example of an embodiment of the present invention, and (a) and (b) are schematic diagrams respectively.
FIG. 25 shows an example of an embodiment of the present invention, and (a) and (b) are schematic diagrams respectively.
FIG. 26 is a schematic diagram showing an example of an embodiment of the present invention.
FIG. 27 shows an example of an embodiment of the present invention, and (a) to (c) are front views, respectively.
FIG. 28 is a front view showing an example of an embodiment of the present invention.
FIG. 29 shows an example of an embodiment of the present invention, and (a) and (b) are front views, respectively.
FIG. 30 shows an example of an embodiment of the present invention, and (a) and (b) are front views, respectively.
FIG. 31 shows an example of an embodiment of the present invention, and (a) and (b) are front views, respectively.
FIG. 32 shows the formation of a conventional conductor circuit, and (a) to (e) are perspective views, respectively.
FIG. 33 is a partially broken perspective view showing a step of forming a conductor circuit on a conventional three-dimensional board.
FIG. 34 is a front view showing a conventional problem.
FIG. 35 shows another conventional example, and (a) and (b) are front views, respectively.
[Explanation of symbols]
1 Substrate
2 Step side
3 Non-circuit part
4 Plane section
5 Circuit part
6 Inclined surface
7 Connection circuit
8 Connection members
9 End inclined surface
10 End circuit
11 Inclined surface for bonding
12 Circuit part for conduction
13 Coating material
14 Electronic component mounting terminal
15 Electronic components
16 Through hole
17 Through-hole circuit
18 Back circuit part
19 Bending inclined surface
20 Contact circuit
21 Conductive paste
22 Inclined surface for plating
23 Plating energization circuit
24 Convex
25 Undercut section
26 Bump convex part
27 Bump terminal
28 Rough surface
29 metal materials
30 Insulating layer
31 targets
32 perforated plate
33 holes
34 Resin layer
35 Buttocks

Claims

A step side surface is provided on the side surface of the convex and concave portion on the surface of the substrate, and a plurality of flat portions stratified into a plurality of heights are provided on the top surface of the convex portion via the step side surface portion. An undercut portion is formed on the side surface, the step side surface portion is formed as a non-circuit portion that is not covered with the conductor, and the circuit portion is formed by covering the flat portion with the conductor by physical vapor deposition. Circuit board.

2. The three-dimensional circuit board according to claim 1, wherein the planar portion is formed in three or more stages having different heights .

The three-dimensional circuit board according to claim 1 or 2, wherein a part of the plurality of flat portions is formed as a non-circuit portion that is not covered with a conductor.

Provided on the surface of the substrate is an inclined surface that connects between flat portions having different heights, and the inclined surface is covered with a conductor to form a connection circuit portion that electrically connects the circuit portions of the flat portions having different heights. The three-dimensional circuit board according to claim 1, wherein the three-dimensional circuit board is provided.

Between the ends of the flat portions facing each other, a flat portion lower than these flat portions is disposed, and the ends of the circuit portions formed on the flat portions facing each other are electrically connected. The three-dimensional circuit board according to claim 1, wherein the three-dimensional circuit board is formed.

The three-dimensional circuit board according to claim 5, wherein the three-dimensional circuit board is formed by electrically connecting the end portions of the circuit portion formed on the planar portion where the end portions face each other by a connecting member.

The three-dimensional circuit board according to claim 6, wherein at least one of a wire and a jumper part is used as the connecting member.

Each end portion of the flat portion where the end portions face each other is formed as an end inclined surface that is inclined downward toward the surface side of the substrate, and the end inclined surface is covered with a conductor to be electrically connected to the circuit portion of the flat portion. As the connecting member, a connecting inclined surface that is inclined in parallel with each end inclined surface is formed on both end faces, and a conductive circuit portion is formed on each of the connecting inclined surfaces and surfaces. It was used as was, by bonding the conductive circuit portion of the junction for the inclined surface and the end circuits of the end inclined surface with the end portions are arranged for connection member between the ends of the flat portions facing The three-dimensional circuit board according to claim 6, wherein the three-dimensional circuit board is formed.

The flat part of low height arrange | positioned between the edge parts of the flat part which the said edge parts oppose is coat | covered with an electrically insulating coating | covering material, a conductive material is used as a connection member, and a conductive material is used on the surface of the coating material The three-dimensional circuit board according to claim 6, wherein the end portions of the circuit portions formed on the planar portions where the end portions face each other are electrically connected.

Between the ends of the flat portions facing each other, a flat portion lower than these flat portions is arranged, and each end of the circuit portion formed on the flat portion facing the above ends is mounted on an electronic component. The three-dimensional circuit board according to any one of claims 1 to 4, wherein an electronic component is mounted as a terminal portion on an end portion of a flat portion in which the end portions are opposed to each other.

In the circuit part of the flat part lower than the flat part on which the electronic component mounting terminal part is formed, other electronic component mounting terminal parts are formed, and other electronic parts overlap below the mounted electronic parts, The three-dimensional circuit board according to claim 10, wherein another electronic component is mounted on the other electronic component mounting terminal portion.

A through hole is formed in the substrate so as to penetrate the front and back of the substrate, and a through hole circuit portion electrically connected to the circuit portion formed on the planar portion on the front surface side of the substrate is provided on the inner periphery of the through hole. The three-dimensional circuit board according to any one of claims 1 to 11, wherein the formed back circuit portion and the through-hole circuit portion are electrically connected.

Between the edge of the flat part where the circuit part is formed and the surface of the substrate where the through hole is formed, a curved inclined surface that is inclined in a spiral or spiral manner is formed, and the circuit part and the through-hole circuit part are electrically connected. 13. The three-dimensional circuit board according to claim 12, wherein the connecting circuit portion to be connected is formed on a bent inclined surface.

The three-dimensional circuit board according to claim 12 or 13, wherein a conductive paste is applied to a connection portion between the through-hole circuit portion and the back surface circuit portion.

Each flat portion of the plurality of steps is connected to the flat portion of the step at least higher than these flat portions via the inclined surface for plating, and the multi-step flat portion is electroplated on the high flat portion and the inclined surface for plating. The three-dimensional circuit board according to any one of claims 1 to 14, wherein a circuit portion for plating energization is provided for energization when performing.

The three-dimensional circuit board according to claim 15, wherein the plating energization circuit portion is removed by etching after electroplating.

16. The three-dimensional circuit board according to claim 15, wherein a portion of the substrate provided with a flat portion on which a plating energization circuit portion is provided is cut out together with at least a portion of the substrate after electroplating.

Of the plurality of flat portions, the circuit portion formed on the flat portion having a low height is covered with an electrically insulating coating material, and the circuit portion formed on the flat portion having a high height is exposed on the surface of the covering material. The three-dimensional circuit board according to claim 1, wherein the three-dimensional circuit board is provided.

The flat surface portion is formed on the top surface of the convex and concave portions on the surface of the substrate, and the corner portion of the top surface of the convex portion is formed on a tapered surface or a rounded surface. The three-dimensional circuit board according to 1.

The bump convex part is protruded on the flat part, and the bump convex part is covered with a conductor to form a bump terminal for mounting an electronic component . Three-dimensional circuit board.

The three-dimensional circuit board according to any one of claims 1 to 20, wherein a surface of the step side surface portion is formed into a rough surface .

By attaching a conductor to the surface of the substrate by physical vapor deposition, a non-circuit part is formed on the side surface of the step where the conductor is difficult to adhere, and a circuit part is formed on the flat part where the conductor is easily attached. The three-dimensional circuit board according to any one of claims 1 to 21.

Three-dimensional circuit board according to claim 22 conductors attached to the step side portion characterized that you have been etched away.

Substrate, three-dimensional circuit board according to any one of claims 1 to 23, characterized in der Rukoto those formed by molding a resin or a ceramic material.

The three-dimensional circuit board according to any one of claims 1 to 23 , wherein the substrate is formed by coating an insulating layer on a surface of a metal material .

When manufacturing the three-dimensional circuit board according to any one of claims 1 to 25, a plurality of steps of flat portions that are divided into a plurality of heights are provided on the surface of the substrate via stepped side portions, and the surface of the substrate is provided. After the conductor is attached by physical vapor deposition, the conductor attached to the side surface of the step is removed by etching to form a non-circuit portion that is not covered with the conductor on the side surface of the step, and the circuit is formed on the flat portion covered with the conductor. method of manufacturing you wherein Rukoto steric circuit board to form a part.

Method of producing a three-dimensional circuit board according to claim 26, characterized in isosamples sputtering conductive particles from the target are deposited on the surface of the substrate by ion beam sputtering.

27. The method of manufacturing a three-dimensional circuit board according to claim 26 , wherein the conductive particles sputtered from the target are attached to the surface of the substrate by a self-sputtering method in which the target is sputtered by the conductive particles sputtered from the target .

Sputtering is started by generating plasma in an atmosphere of plasma generating gas, and after the plasma is generated , the conductive particles sputtered from the target are attached to the surface of the substrate with the gas pressure of the plasma generating gas being lowered. 27. A method of manufacturing a three-dimensional circuit board according to claim 26 .

27. The method of manufacturing a three-dimensional circuit board according to claim 26 , wherein conductive particles sputtered from the target by a magnetron sputtering method in which a strong magnetic field is generated are attached to the surface of the substrate.

When sputtering conductive particles from a target to adhere to the surface of a three-dimensional substrate, a porous plate having a large number of holes that open in the direction of the target and the substrate is placed between the target and the substrate, and the conductor knocked out of the target method of producing a three-dimensional circuit board according to claim 26, characterized in that depositing the particles are ejected to the substrate through the pores of the porous plate.

Method of producing a three-dimensional circuit board according to claim 31, wherein Rukoto with roughened porous plate surface.

In order by sputtering a conductive particles from the target are deposited on the surface of the substrate, a manufacturing method of three-dimensional circuit board according to any one of claims 26 to 32, characterized that you cool the substrate.

Adhesion to the conductor on the surface of the substrate is provided with a poor resin layer, which after removal of the resin layer of the flat portion is plasma etching, and wherein the Rukoto depositing the conductor in a physical vapor deposition method on the surface of the substrate A method for manufacturing a three-dimensional circuit board according to any one of claims 26 to 33.

A resin layer with poor adhesion to the conductor is provided on the surface of the substrate, and after removing the resin layer in the flat portion by oxygen ion beam etching, the conductor is attached to the surface of the substrate by physical vapor deposition. 34. A method of manufacturing a three-dimensional circuit board according to any one of claims 26 to 33 .

The metal material discharge machining to form an undercut portion on the side surfaces of the convex portion to form the uneven surface, the surface of the metal material, characterized in Rukoto using substrate prepared by coating with an insulating layer according Item 36. A method for manufacturing a three-dimensional circuit board according to any one of Items 26 to 35 .

Method of producing a three-dimensional circuit board according to claim 36, characterized that you forming an insulating layer by chemical vapor deposition on the surface of the metal material.

By heating and pressing the top portion of the convex portion provided on the resin substrate, according to claim 26, characterized by forming an undercut portion on its lower side causes overhang a flange portion on the side surface of the top portion of the convex portion to 35 the method of producing a three-dimensional circuit board according to any one of.

36. The method for manufacturing a three-dimensional circuit board according to any one of claims 26 to 35 , wherein a substrate is manufactured by a LIGA process when manufacturing a substrate having an uneven surface on a resin molded product .