JP4052872B2 - Ｔ型ゲート電極を備える化合物半導体装置の製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関するものである。特に、ＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）などの高周波数対応の半導体装置を構成する上で必要とされるＴ型電極を製造するための方法に関する。
【０００２】
【従来の技術】
Ｔ型電極は、ＨＥＭＴなどの高周波数対応の化合物半導体を中心として広く用いられている。Ｔ型電極を製造するには、Ｔ型特有のレジストパターン形成工程が必要である。このため、様々なレジストパターン形成工程が検討されてきた。
【０００３】
図１７〜図２３を参照して、A. S. Wakitaらが文献"J. Vac. Sci. Technol. Vol.13, No.6, 1995, pp.2725-2728"で開示しているＴ型電極の製造方法について説明する。
【０００４】
まず、図１７に示すように、半導体基板１の上面に線状のソース電極２ａとドレイン電極２ｂとを、活性領域を挟んで平行に並ぶように形成する。これらの上面をＳｉ₃Ｎ₄膜１０１で覆う。この上にポジ型レジストである日本ゼオン株式会社製の「ＺＥＰ５２０」を塗布し、第１レジスト層１０２を形成する。さらにこの上にポジ型レジストであるＰＭＧＩ（poly(dimethylglutarimide)）を塗布し、第２レジスト層１０３を形成する。さらにこの上に、再度ＺＥＰ５２０を塗布し、第３レジスト層１０４を形成する。したがって、レジストは３層構造となる。
【０００５】
図１７に示すように、上面からエネルギー線として電子線を照射する。電子線の照射は、上から見たときにソース電極２ａとドレイン電極２ｂとの間隙に沿った線状領域に対して行なう。次に、メチルエチルケトンとメチルイソブチルケトンとの混合有機現像液で、最上層であった第３レジスト層１０４を現像する。この現像工程においては、第３レジスト層１０４のＺＥＰ５２０は現像されるが、第２レジスト層１０３のＰＭＧＩは全く現像されないので、図１８に示すように第３レジスト層１０４に開口部１０５を得ることができる。次に、テトラメチルアンモニウムヒドロキシドで第２レジスト層１０３を現像する。この現像工程においては、先ほどとは逆にＺＥＰ５２０からなる第３レジスト層１０４および第１レジスト層１０２は全く現像されない。その結果、図１９に示すように第２レジスト層１０３の内部に空洞１０６の広がった構造になる。次に、第１レジスト層１０２を、メチルイソブチルケトンとイソプロピルアルコールの混合有機現像液で現像する。この現像工程においては、第２レジスト層１０３のＰＭＧＩは全く現像されないので、図２０に示すように第１レジスト層１０２に開口部１０７のあいた構造を得ることができる。さらに、図２１に示すようにＳｉ₃Ｎ₄膜１０１をエッチングして開口し、半導体基板１の表面を露出させる。
【０００６】
次に、Ｔ型電極の材料となるべき金属を上方から蒸着させる。図２２に示すように、金属は、開口部１０５を通じて空洞１０６の内部に積もる。この後、リフトオフ工程を行ない、３層構造のレジストを溶解除去する。その結果、図２３に示すように、根元が半導体基板１につながっていて上部が幅広となったＴ型電極７を得ることができる。このＴ型電極７は、ソース電極２ａやドレイン電極２ｂと同様に図２３の紙面奥手前方向に線状に延びている。
【０００７】
【発明が解決しようとする課題】
上述の製造方法では、レジスト塗布工程が３回必要であったことに加えて、現像工程が３回必要であったため、時間がかかり、製造費用の増大をもたらしていた。
【０００８】
そこで、本発明では、このようなＴ型電極を備える半導体装置の製造方法において、工程数を減らし、製造時間を短縮することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明に基づく半導体装置の製造方法の一つの局面では、半導体基板の表面上にレジスト中での酸の発生を抑制することができる成分を含んだ酸発生抑制層を形成する酸発生抑制層形成工程と、上記酸発生抑制層の上側を覆うように上記レジストを塗布するレジスト塗布工程と、塗布した上記レジストを乾燥してレジスト膜とする乾燥工程と、上記レジスト膜の所望領域を感光させるために上記所望領域にエネルギー線を照射する露光工程と、加熱することによって上記レジスト膜中に酸を発生させるベーク工程と、レジスト現像液によって上記レジスト膜の現像を行なうことによって凹部を得る現像工程と、上記凹部の内部に導電体層を形成する導電体層形成工程と、上記レジスト膜を溶解させて除去するリフトオフ工程とを含む。この構成を採用することにより、レジストの塗布および乾燥の工程や、現像の工程の回数を減らすことができ、従来より短時間でＴ型電極を備える半導体装置を製造することができる。
【００１０】
また、この方法は、化学増幅型レジストだけを用いてＴ型ゲート電極用レジストパターンを形成することができるので、電子線などのエネルギー線の照射量を低減することができ、さらにビーム電流値を低減できる。したがって、ビームを絞ることができ、１つ当たりの加工時間は従来のままでも、従来より微細なパターンを形成することが可能になる。ビーム照射量が低減されることで、電子線の照射によるデバイス損傷についても低減できる。
【００１１】
上記発明において好ましくは、上記酸発生抑制層形成工程は、上記成分を含んだ抑制液を塗布する工程である。この方法を採用することにより、簡単に酸発生抑制層を形成することができる。
【００１２】
上記発明において好ましくは、上記抑制液は、上記レジスト現像液に可溶である。この構成を採用することにより、レジスト膜の現像と同時に酸発生抑制層も貫通することができる。
【００１３】
上記発明において好ましくは、上記半導体基板の表面上にソース電極およびドレイン電極を活性領域を挟んで並ぶように形成する電極形成工程を、上記塗布工程の前に含み、上記所望領域は上記活性領域の上方に位置する。この構成を採用することにより、ＨＥＭＴを製造することができる。
【００１４】
上記発明において好ましくは、上記エネルギー線は電子線である。この構成を採用することにより、簡単に露光することができる。
【００１５】
上記発明において好ましくは、上記導電体層は、ニッケルおよび金のうち少なくとも一方を含む。この構成を採用することにより、抵抗値の低いＴ型電極を得ることができる。
【００１６】
上記発明において好ましくは、上記導電体層形成工程は、蒸着によって行なう。この構成を採用することにより、確実に導電体層を形成することができる。
【００１７】
上記目的を達成するため、本発明に基づく半導体装置の製造方法の他の局面では、半導体基板の表面上にレジスト中での酸の発生を制御することができる成分を含んだ酸発生制御層を形成する酸発生制御層形成工程と、上記酸発生制御層の上側を覆うように上記レジストを塗布するレジスト塗布工程と、塗布したレジストを乾燥してレジスト膜とする乾燥工程と、上記レジスト膜の所望領域を感光させるために上記所望領域にエネルギー線を照射する露光工程と、加熱することによって上記レジスト膜中に酸を発生させるベーク工程と、レジスト現像液によって上記レジスト膜の現像を行なうことによって凹部を得る現像工程と、上記凹部の内部に導電体層を形成する導電体層形成工程と、上記レジスト膜を溶解させて除去するリフトオフ工程とを含み、上記酸発生制御層の厚みおよび上記酸発生制御層の温度を制御することにより、上記レジスト膜から得られる上記凹部の形状を制御する。この構成を採用することにより、レジストの塗布および乾燥の工程や、現像の工程の回数を減らすことができ、従来より短時間でＴ型電極を備える半導体装置を製造することができる。
【００１８】
【発明の実施の形態】
（実施の形態１）
（製造方法）
図１〜図１２を参照して、本発明に基づく実施の形態１における半導体装置の製造方法について説明する。
【００１９】
図１に示すように、半導体基板１の上面に線状のソース電極２ａとドレイン電極２ｂとを、活性領域９を挟んで並ぶように形成する。まず、塗布工程として、これらの表面を覆うように、後述するレジスト膜４の中での酸の発生を抑制することができる成分を含んだ抑制液を塗布して、図２に示すように酸発生抑制層３を形成する。抑制液としては、たとえば、アンモニア、アミンなどの塩基性物質を含んだものを用いることができる。
【００２０】
次に、レジスト膜形成工程として、酸発生抑制層３の上側を覆うようにポジ型の化学増幅レジストを塗布し、乾燥させ、図３に示すようにレジスト膜４を形成する。露光工程として、図３に示すように、上面からレジスト膜４を感光させることのできるエネルギー線として電子線５を照射する。エネルギー線はレジスト膜４を感光させることができるものであれば、電子線以外であってもよい。電子線５は一定幅で線状に照射する。この電子線５が照射される領域を以下「照射領域」１２とする。照射領域１２は、上から見たときにソース電極２ａとドレイン電極２ｂとの間隙に沿っており、紙面奥手前方向に線状に延びている。この例の場合、電子線５の電子は、レジスト膜４を一旦通過するが、レジスト膜４を通過する際にはレジストを感光させるだけであってエネルギーを失なうわけではない。レジスト膜４を一旦通過した電子は、レジスト膜４の下側の半導体基板１などに当たって反射する。レジスト膜４側に反射した電子はさらにレジスト膜４を感光させる。参考のため、図４に、半導体基板１の上にレジスト膜４を形成した構造において電子線５を照射した場合の電子の散乱の様子を示す。
【００２１】
レジスト膜４が感光するか否かは、上述のように透過および散乱する電子の動く範囲によって決まるため、感光部分とそうでない領域との境目は、実際にははっきりしたものではなく、図５に示すように照射領域１２の中心から遠ざかるにつれて徐々に感光強度が低くなっていくが、図３では説明の便宜上、後の現像工程でレジスト膜４が除去されるに十分な程度以上に感光している（酸が発生している）か否かによって「感光部分」と呼ぶか否かを区別するものとし、外側の破線で感光部分の外形線を示している。さらに、感光部分のうち、後述のように酸発生抑制層３によって酸の発生が抑制されてもレジスト膜４が除去されるに十分な程度以上に感光している（酸が発生している）部分を高感光部分１１と呼ぶこととする。感光部分のうち高感光部分１１以外の部分を低感光部分１０と呼ぶこととする。図６に示すように、高感光部分１１となる領域の幅は狭く、低感光部分１０となる領域の幅は比較的広い。その結果、図３に示すように、レジスト膜４の内部で高感光部分１１の周囲を低感光部分１０が取り囲む形になる。
【００２２】
レジスト膜４のうち感光部分に酸を発生させるために、ベーク工程として、全体を加熱する。この加熱により、低感光部分１０内では本来、酸が発生するところであるが、この工程を行なう時点までにあるいはベーク工程としての加熱中に、酸発生抑制層３からレジスト膜４内部に向かってある程度の深さまで酸発生抑制成分が侵入し、レジストの感度（酸の発生量）を変化させている。一般的に、レジストの感度の特性は、酸発生抑制成分の作用で、図７の実線で示す曲線から破線で示す曲線へと変化する。すなわち、酸発生抑制成分の作用により、通常ではレジスト膜がすべて感光して除去される程度の感光レベルにおいても、レジスト膜が残るようになる。
【００２３】
こうして、図８に示すように、レジスト膜４の中には抑制成分によってレジストの感度が変化した下部４ｋと、変化していない上部４ｊとが共存することとなる。上部４ｊの低感光部分１０では、ベーク工程によって従来通り酸が発生するが、下部４ｋの低感光部分１０では酸の発生が抑制される。一方、下部４ｋの高感光部分１１では感光強度が高いので抑制成分の影響を加味しても、酸の発生量はレジスト膜４を除去するに十分な量となる。したがって、レジスト膜４を除去するに十分な程度に酸が発生した領域１３は、図９に示すような形状になる。
【００２４】
この次に現像工程として、レジスト現像液によってレジスト膜４の現像を行なうが、上述のように低感光部分１０の一部で酸の発生が抑制されていたので、図９に示したように一定以上に酸が発生している（感光している）領域１３だけが除去される。したがって、現像の結果、図１０に示すように、下部においては細く、上部においては幅広な形状の凹部８が形成される。
【００２５】
図１０では、凹部８は酸発生抑制層３も貫通するように形成されているが、酸発生抑制層３がレジストの現像液に可溶である場合にはこのように、レジスト膜４の現像と同時に酸発生抑制層３も貫通して凹部８の底面には半導体基板１を露出させることができる。仮に、酸発生抑制層３がレジストの現像液に可溶でない場合には、レジスト膜４の現像の後に、酸発生抑制層３の現像を行なう。
【００２６】
図１０に示すレジスト膜４の構造を「Ｔ型レジストパターン」と呼ぶ。このＴ型レジストパターンの凹部８を鋳型として用いて、上方から金属を蒸着することによって、図１１に示すように、凹部８内に金属層６が形成される。金属層６の材料としては、Ｎｉ、Ａｕなどを用いることができる。
【００２７】
リフトオフ工程としてレジスト膜４および酸発生抑制層３を溶解除去することによって、レジスト膜４およびレジスト膜４の上側に形成されていた金属層６は除去され、図１２に示すようになる。ここでは、凹部８内にあった金属層６が残って、Ｔ型電極７となっている。このＴ型電極７を用いて、ＨＥＭＴを構成することができる。
【００２８】
（作用・効果）
従来技術に基づく製造方法の場合、現像工程が３回必要であったが、本実施の形態における製造方法においては、１回または２回で済む。また、従来技術に基づく製造方法の場合、レジストの塗布および乾燥の工程が３回必要であったが、本実施の形態における製造方法においては、１回で済む。したがって、本実施の形態における製造方法を採用することで、工程数を減らすことができ、より短い製造時間で、Ｔ型電極を備える半導体装置を製造することができる。
【００２９】
なお、酸発生抑制層を形成する前に、ソース電極２ａ、ドレイン電極２ｂおよび活性領域の上面に、密着性を増し、接触抵抗を低減するためにＳｉ₃Ｎ₄膜などを形成することとしてもよい。さらに、酸発生抑制層およびＳｉ₃Ｎ₄膜の２層に代えて、密着性改善とともに酸発生抑制機能を兼ね備えた膜を用いてもよい。
【００３０】
なお、Ｔ型電極となる材料は金属としたが、導電体であれば金属には限らない。たとえば、ポリシリコンなどの導電体であってもよい。
【００３１】
（Ｔ型電極の形状制御）
図１３〜図１６を参照して、Ｔ型電極７の形状を制御する方法について説明する。Ｔ型レジストパターンの凹部８は、図１４に示すように幅広部８１と根元部８２とを有する。図１３に示すように、酸発生抑制層３を薄く塗った場合には、抑制液がレジスト膜４の内部に侵入する深さも小さいので、図１４に示すように根元部８２の高さは低くなり、その分、幅広部８１の高さが増す。図１５に示すように、酸発生抑制層３を厚く塗った場合には、抑制液がレジスト膜４の内部に侵入する深さが大きくなり、図１６に示すように根元部８２の高さは高くなり、その分、幅広部８１の高さが小さくなる。このように、抑制液の塗布量ないし酸発生抑制層３の厚みを適宜変えることで、Ｔ型レジストパターンの形状を制御することができる。したがって、Ｔ型レジストパターンから最終的に得られるＴ型電極の形状を制御することができる。また、加熱工程の温度や時間によっても、Ｔ型レジストパターンの形状を制御することができる。
【００３２】
なお、上記各実施の形態では、酸の発生を抑制する酸発生抑制層を用いる例について説明したが、酸発生抑制層に代えて、酸の発生を増加させる酸発生促進層を用いても同様の考え方を適用してＴ型レジストパターンの形状を制御することができる。あるいは、酸発生を抑制したり増加させたりできる酸発生制御層を用いてもよい。
【００３３】
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
【００３４】
【発明の効果】
本発明によれば、酸発生抑制層の働きにより、自己整合的にＴ型電極のためのＴ型レジストパターンを製造することができるので、レジストの塗布および乾燥の工程や、現像の工程の回数を減らすことができ、従来より短時間でＴ型電極を備える半導体装置を製造することができる。
【図面の簡単な説明】
【図１】 本発明に基づく実施の形態１における半導体装置の製造方法の第１の説明図である。
【図２】 本発明に基づく実施の形態１における半導体装置の製造方法の第２の説明図である。
【図３】 本発明に基づく実施の形態１における半導体装置の製造方法の第３の説明図である。
【図４】 本発明に基づく実施の形態１において参考となる、電子の散乱の様子を示す説明図である。
【図５】 本発明に基づく実施の形態１において参考となる、位置と感光強度との関係を示す第１のグラフである。
【図６】 本発明に基づく実施の形態１において参考となる、位置と感光強度との関係を示す第２のグラフである。
【図７】 本発明に基づく実施の形態１において参考となる、レジストの感度が変化する様子を示すグラフである。
【図８】 本発明に基づく実施の形態１における半導体装置の製造方法の第４の説明図である。
【図９】 本発明に基づく実施の形態１における半導体装置の製造方法の第５の説明図である。
【図１０】 本発明に基づく実施の形態１における半導体装置の製造方法の第６の説明図である。
【図１１】 本発明に基づく実施の形態１における半導体装置の製造方法の第７の説明図である。
【図１２】 本発明に基づく実施の形態１における半導体装置の製造方法の第８の説明図である。
【図１３】 本発明に基づく実施の形態１における半導体装置の製造方法で酸発生抑制層を薄く形成した例を示す断面図である。
【図１４】 図１３に示した状態から得られるＴ型レジストパターンの断面図である。
【図１５】 本発明に基づく実施の形態１における半導体装置の製造方法で酸発生抑制層を厚く形成した例を示す断面図である。
【図１６】 図１５に示した状態から得られるＴ型レジストパターンの断面図である。
【図１７】 従来技術に基づく半導体装置の製造方法の第１の説明図である。
【図１８】 従来技術に基づく半導体装置の製造方法の第２の説明図である。
【図１９】 従来技術に基づく半導体装置の製造方法の第３の説明図である。
【図２０】 従来技術に基づく半導体装置の製造方法の第４の説明図である。
【図２１】 従来技術に基づく半導体装置の製造方法の第５の説明図である。
【図２２】 従来技術に基づく半導体装置の製造方法の第６の説明図である。
【図２３】 従来技術に基づく半導体装置の製造方法の第７の説明図である。
【符号の説明】
１ 半導体基板、２ａ ソース電極、２ｂ ドレイン電極、３ 酸発生抑制層、４ レジスト膜、４ｊ 上部、４ｋ 下部、５ 電子線、６ 金属層、７ Ｔ型電極、８ 凹部、９ 活性領域、１０ 低感光部分、１１ 高感光部分、１２照射領域、１３ （十分に酸が発生した）領域、８１ 幅広部、８２ 根元部、１０１ Ｓｉ₃Ｎ₄膜、１０２ 第１レジスト層、１０３ 第２レジスト層、１０４ 第３レジスト層、１０５，１０７ 開口部、１０６ 空洞。

Claims (9)

1. 半導体基板の表面上にレジスト中での酸の発生を抑制することができる成分を含んだ酸発生抑制層を形成する酸発生抑制層形成工程と、
   前記酸発生抑制層の上側を覆うように前記レジストを塗布するレジスト塗布工程と、
   塗布した前記レジストを乾燥してレジスト膜とする乾燥工程と、
   前記レジスト膜の所望領域を感光させるために前記所望領域にエネルギー線を照射する露光工程と、
   加熱することによって前記レジスト膜中に酸を発生させるベーク工程と、
   レジスト現像液によって前記レジスト膜の現像を行なうことによって凹部を得る現像工程と、
   前記凹部の内部に導電体層を形成する導電体層形成工程と、
   前記レジスト膜を溶解させて除去するリフトオフ工程とを含む、
   Ｔ型ゲート電極を備える化合物半導体装置の製造方法。
2. 前記酸発生抑制層形成工程は、前記成分を含んだ抑制液を塗布する工程である、請求項１に記載のＴ型ゲート電極を備える化合物半導体装置の製造方法。
3. 前記酸発生抑制層は、前記レジスト現像液に可溶である、請求項１または２に記載のＴ型ゲート電極を備える化合物半導体装置の製造方法。
4. 前記半導体基板の表面上にソース電極およびドレイン電極を活性領域を挟んで並ぶように形成する電極形成工程を、前記塗布工程の前に含み、前記所望領域は前記活性領域の上方に位置する、請求項１から３のいずれかに記載のＴ型ゲート電極を備える化合物半導体装置の製造方法。
5. 前記エネルギー線は電子線である、請求項１から４のいずれかに記載のＴ型ゲート電極を備える化合物半導体装置の製造方法。
6. 前記導電体層は、ニッケルおよび金のうち少なくとも一方を含む、請求項１から５のいずれかに記載のＴ型ゲート電極を備える化合物半導体装置の製造方法。
7. 前記導電体層形成工程は、蒸着によって行なう、請求項１から６のいずれかに記載のＴ型ゲート電極を備える化合物半導体装置の製造方法。
8. 半導体基板の表面上にレジスト中での酸の発生を制御することができる成分を含んだ酸発生制御層を形成する酸発生制御層形成工程と、
   前記酸発生制御層の上側を覆うように前記レジストを塗布するレジスト塗布工程と、
   塗布した前記レジストを乾燥してレジスト膜とする乾燥工程と、
   前記レジスト膜の所望領域を感光させるために前記所望領域にエネルギー線を照射する露光工程と、
   加熱することによって前記レジスト膜中に酸を発生させるベーク工程と、
   レジスト現像液によって前記レジスト膜の現像を行なうことによって凹部を得る現像工程と、
   前記凹部の内部に導電体層を形成する導電体層形成工程と、
   前記レジスト膜を溶解させて除去するリフトオフ工程とを含み、
   前記酸発生制御層の厚みおよび前記酸発生制御層の温度を制御することにより、前記レジスト膜から得られる前記凹部の形状を制御する、Ｔ型ゲート電極を備える化合物半導体装置の製造方法。
9. 前記酸発生制御層は、前記レジスト現像液に可溶である、請求項８に記載のＴ型ゲート電極を備える化合物半導体装置の製造方法。

Images