JP4057017B2 - 電子装置及びその製造方法 - Google Patents
電子装置及びその製造方法 Download PDFInfo
- Publication number
- JP4057017B2 JP4057017B2 JP2005022694A JP2005022694A JP4057017B2 JP 4057017 B2 JP4057017 B2 JP 4057017B2 JP 2005022694 A JP2005022694 A JP 2005022694A JP 2005022694 A JP2005022694 A JP 2005022694A JP 4057017 B2 JP4057017 B2 JP 4057017B2
- Authority
- JP
- Japan
- Prior art keywords
- sealing structure
- substrate
- electrode
- adhesive layer
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders or supports
- H03H9/058—Holders or supports for surface acoustic wave devices
- H03H9/059—Holders or supports for surface acoustic wave devices consisting of mounting pads or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/161—Containers comprising no base
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/60—Seals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01251—Changing the shapes of bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01251—Changing the shapes of bumps
- H10W72/01255—Changing the shapes of bumps by using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07232—Compression bonding, e.g. thermocompression bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07236—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07336—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/221—Structures or relative sizes
- H10W72/227—Multiple bumps having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
- H10W72/247—Dispositions of multiple bumps
- H10W72/248—Top-view layouts, e.g. mirror arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/29—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/331—Shapes of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/856—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/926—Multiple bond pads having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/936—Multiple bond pads having different shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/944—Dispositions of multiple bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/944—Dispositions of multiple bond pads
- H10W72/9445—Top-view layouts, e.g. mirror arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明の第1実施形態による電子装置及びその製造方法を図1乃至図13を用いて説明する。図1は、本実施形態による電子装置を示す断面図である。
図1に示すように、本実施形態による電子装置は、半導体基板10と封止用基板12とが対向して配置されている。
次に、本実施形態による電子装置の製造方法について説明する。
次に、本実施形態の変形例に従う電子装置の製造方法を図14乃至図17を用いて説明する。
本発明の第2実施形態による電子装置の製造方法を図18乃至図20を用いて説明する。
本発明の第3実施形態による電子装置の製造方法について、図21乃至図23を用いて説明する。図21乃至図23は、本実施形態による電子装置の製造方法を示す工程断面図である。
本発明は上記実施形態に限らず種々の変形が可能である。
(付記1)
一方の主面の所定領域に電子回路素子が配設された第1の基板と、
前記第1の基板の前記一方の主面に対向して配設された第2の基板と、
前記第1の基板と前記第2の基板との間に、前記第1の基板における前記所定領域を囲んで配設された封止部と、
前記封止部の側面に配設された接着層と
を有することを特徴とする電子装置。
(付記2)
一方の主面の所定領域に電子回路素子が配設された第1の基板と、
前記第1の基板の前記一方の主面に対向して配設された第2の基板と、
前記第1の基板の前記一方の主面上に、前記所定領域を囲んで配設された第1の封止用構造物と、
前記第1の基板に対向する前記第2の基板における一方の主面に、前記第1の封止用構造物に対応して形成され、且つ、前記第1の封止用構造物に接合された第2の封止用構造物と、
前記第1の封止用構造物及び前記第2の封止用構造物の側面に配設された接着層と
を有することを特徴とする電子装置。
(付記3)
付記2記載の電子装置において、
前記第1の封止用構造物と前記第2の封止用構造物とが、固相拡散接合により結合されている
ことを特徴とする電子装置。
(付記4)
付記2又は3記載の電子装置において、
前記第1の基板上の前記所定領域内に配設され、前記電子回路素子に電気的に接続された第1の電極と、
前記第2の基板の前記一方の主面に、前記第1の電極に対応して配設され、且つ、前記第1の電極に固相拡散接合された第2の電極とを更に有する
ことを特徴とする電子装置。
(付記5)
付記4記載の電子装置において、
前記第2の基板には、前記第2の電極に電気的に接続された貫通電極が埋め込まれている
ことを特徴とする電子装置。
(付記6)
付記2乃至5のいずれかに記載の電子装置において、
前記第1の封止用構造物又は前記第2の封止用構造物は、金属よりなる
ことを特徴とする電子装置。
(付記7)
付記2乃至6のいずれかに記載の電子装置において、
前記第1の封止用構造物は、Sn、Sn合金、Au、又はAu合金よりなり、
前記第2の封止用構造物は、Sn、Sn合金、Au、又はAu合金よりなる
ことを特徴とする電子装置。
(付記8)
付記4又は5記載の電子装置において、
前記第1の電極は、Sn、Sn合金、Au、又はAu合金よりなり、
前記第2の電極は、Sn、Sn合金、Au、又はAu合金よりなる
ことを特徴とする電子装置
(付記9)
付記1乃至8のいずれかに記載の電子装置において、
前記接着層は、熱硬化性樹脂よりなる
ことを特徴とする電子装置。
(付記10)
第1の基板の一方の主面上の電子回路素子が形成された所定領域を囲んで、前記第1の基板の前記一方の主面上に第1の封止用構造物を形成する工程と、
前記第1の封止用構造物の上部をバイトにより切削する工程と、
第2の基板上に、前記第1の封止用構造物に対応するように第2の封止用構造物を形成する工程と、
前記第2の封止用構造物の上部をバイトにより切削する工程と、
前記第1の封止用構造物及び前記第2の封止用構造物のうちの一方の側面に半硬化の接着層を形成する工程と、
前記第1の封止用構造物と前記第2の封止用構造物とを互いに密着させ、前記第1の封止用構造物及び前記第2の封止用構造物のうちの前記一方を、前記第1の封止用構造物及び前記第2の封止用構造物のうちの他方に対して上側に配置した状態で、熱処理を行うことにより、前記接着層を溶解させ、前記接着層を前記第1の封止用構造物及び前記第2の封止用構造物のうちの前記他方の側面まで到達させる工程と、
前記接着層が硬化した後、熱処理を行うことにより、前記第1の封止用構造物と前記第2の封止用構造物とを固相拡散接合する工程と
を有することを特徴とする電子装置の製造方法。
(付記11)
第1の基板の一方の主面上の電子回路素子が形成された所定領域を囲んで、前記第1の基板の前記一方の主面上に第1の封止用構造物を形成する工程と、
前記第1の封止用構造物の上部をバイトにより切削する工程と、
第2の基板上に、前記第1の封止用構造物に対応するように第2の封止用構造物を形成する工程と、
前記第2の封止用構造物の側面に半硬化の接着層を形成する工程と、
前記第2の封止用構造物の上部をバイトにより切削する工程と、
前記第1の封止用構造物と前記第2の封止用構造物とを互いに密着させ、前記第2の封止用構造物を前記第1の封止用構造物の上側に配置した状態で、熱処理を行うことにより、前記接着層を溶解させ、前記接着層を前記第1の封止用構造物の側面まで到達させる工程と、
前記接着層が硬化した後、熱処理を行うことにより、前記第1の封止用構造物と前記第2の封止用構造物とを固相拡散接合する工程と
を有することを特徴とする電子装置の製造方法。
(付記12)
付記11記載の電子装置の製造方法において、
前記第1の封止用構造物を形成する工程では、前記電子回路素子に電気的に接続された第1の電極を前記第1の基板上の前記所定領域内に更に形成し、
前記第1の封止用構造物の上部を前記バイトにより切削する工程では、前記第1の電極の上部をも前記バイトにより切削し、
前記第2の封止用構造物を形成する工程では、前記第1の電極に対応するように第2の電極を前記第2の基板上に更に形成し、
前記第2の封止用構造物の上部を前記バイトにより切削する工程では、前記第2の電極の上部をも前記バイトにより切削する
ことを特徴とする電子装置の製造方法。
(付記13)
付記11又は12記載の電子装置の製造方法において、
前記第2の封止用構造物の上部を前記バイトにより切削する工程では、前記接着層の上部をも前記バイトにより切削する
ことを特徴とする電子装置の製造方法。
(付記14)
付記11乃至13のいずれかに記載の電子装置の製造方法において、
前記半硬化の接着層を形成する工程は、印刷法により、前記第2の封止用構造物の側面に前記接着層を形成する工程と;熱処理を行うことにより、前記接着層を半硬化させる工程とを有する
ことを特徴とする電子装置の製造方法。
(付記15)
付記11乃至13のいずれかに記載の電子装置の製造方法において、
前記半硬化の接着層を形成する工程は、前記第2の基板上に感光性の接着剤を塗布する工程と;熱処理を行うことにより、前記接着剤を半硬化させる工程と;前記接着剤をパターニングすることにより、前記第2の封止用構造物の側面に前記接着剤よりなる前記接着層を形成する工程とを有する
ことを特徴とする電子装置の製造方法。
(付記16)
第1の基板の一方の主面上の電子回路素子が形成された所定領域を囲んで、前記第1の基板の前記一方の主面上に第1の封止用構造物を形成する工程と、
前記第1の封止用構造物の側面に半硬化の接着層を形成する工程と、
前記第1の封止用構造物の上部をバイトにより切削する工程と、
第2の基板上に、前記第1の封止用構造物に対応するように第2の封止用構造物を形成する工程と、
前記第2の封止用構造物の上部をバイトにより切削する工程と、
前記第1の封止用構造物と前記第2の封止用構造物とを互いに密着させ、前記第1の封止用構造物を前記第2の封止用構造物の上側に配置した状態で、熱処理を行うことにより、前記接着層を溶解させ、前記接着層を前記第2の封止用構造物の側面まで到達させる工程と、
前記接着層が硬化した後、熱処理を行うことにより、前記第1の封止用構造物と前記第2の封止用構造物とを固相拡散接合する工程と
を有することを特徴とする電子装置の製造方法。
(付記17)
付記16記載の電子装置の製造方法において、
前記第1の封止用構造物を形成する工程では、前記電子回路素子に電気的に接続された第1の電極を前記第1の基板上の前記所定領域内に更に形成し、
前記第1の封止用構造物の上部を前記バイトにより切削する工程では、前記第1の電極の上部をも前記バイトにより切削し、
前記第2の封止用構造物を形成する工程では、前記第1の電極に対応するように第2の電極を前記第2の基板上に更に形成し、
前記第2の封止用構造物の上部を前記バイトにより切削する工程では、前記第2の電極の上部をも前記バイトにより切削する
ことを特徴とする電子装置の製造方法。
(付記18)
付記16又は17記載の電子装置の製造方法において、
前記半硬化の接着層を形成する工程は、印刷法により、前記第1の封止用構造物の側面に前記接着層を形成する工程と;熱処理を行うことにより、前記接着層を半硬化させる工程とを有する
ことを特徴とする電子装置の製造方法。
(付記19)
付記16又は17記載の電子装置の製造方法において、
前記半硬化の接着層を形成する工程は、前記第1の基板上に感光性の接着剤を塗布する工程と;熱処理を行うことにより、前記接着剤を半硬化させる工程と;前記接着剤をパターニングすることにより、前記第1の封止用構造物の側面に前記接着剤よりなる前記接着層を形成する工程とを有する
ことを特徴とする電子装置の製造方法。
(付記20)
第1の基板の一方の主面上の電子回路素子が形成された所定領域を囲んで、前記第1の基板の前記一方の主面上に第1の封止用構造物を形成する工程と、
前記第1の封止用構造物の側面に半硬化の第1の接着層を形成する工程と、
前記第1の封止用構造物の上部をバイトにより切削する工程と、
第2の基板上に、前記第1の封止用構造物に対応するように、第2の封止用構造物を形成する工程と、
前記第2の封止用構造物の側面に半硬化の第2の接着層を形成する工程と、
前記第2の封止用構造物の上部を、バイトにより切削する工程と、
前記第1の封止用構造物と前記第2の封止用構造物とを互いに密着させた状態で、熱処理を行うことにより、前記第1の接着層と前記第2の接着層とを互いに接着させる工程と、
前記第1の接着層及び前記第2の接着層が硬化した後、熱処理を更に行うことにより、前記第1の封止用構造物と前記第2の封止用構造物とを固相拡散接合する工程と
を有することを特徴とする電子装置の製造方法。
(付記21)
付記20記載の電子装置の製造方法において、
前記第1の封止用構造物を形成する工程では、前記電子回路素子に電気的に接続された第1の電極を前記第1の基板上の前記所定領域内に更に形成し、
前記第1の封止用構造物の上部を前記バイトにより切削する工程では、前記第1の電極の上部をも前記バイトにより切削し、
前記第2の封止用構造物を形成する工程では、前記第1の電極に対応するように第2の電極を前記第2の基板上に更に形成し、
前記第2の封止用構造物の上部を前記バイトにより切削する工程では、前記第2の電極の上部をも前記バイトにより切削する
ことを特徴とする電子装置の製造方法。
(付記22)
付記20又は21記載の電子装置の製造方法において、
前記第1の封止用構造物の上部を前記バイトにより切削する工程では、前記第1の接着層の上部をも前記バイトにより切削し、
前記第2の封止用構造物の上部を前記バイトにより切削する工程では、前記第2の接着層の上部をも前記バイトにより切削する
ことを特徴とする電子装置の製造方法。
(付記23)
付記10乃至22のいずれかに記載の電子装置の製造方法において、
前記第1の封止用構造物は、Sn、Sn合金、Au、又はAu合金よりなり、
前記第2の封止用構造物は、Sn、Sn合金、Au、又はAu合金よりなる
ことを特徴とする電子装置の製造方法。
(付記24)
付記10乃至22のいずれかに記載の電子装置の製造方法において、
前記接着層は、熱硬化性樹脂よりなる
ことを特徴とする電子装置の製造方法。
12…封止用基板
14…配線
16…パッシベーション膜
18…開口部
20…積層膜
22…Ni膜
24…電極
26…封止用構造物
28…貫通孔
30…ビア
32…Cu膜
34…Ni膜
36…配線
38…電極
40…封止用構造物
41…封止部
42…接着層
44…Cu膜
46…Ni膜
48…Au膜
50…外部接続電極
51…半田バンプ
52…第1のフォトレジスト膜
54…開口部
56…第2のフォトレジスト膜
58…マスク
60…開口部
62…スキージ
64…超精密旋盤
66…チャックテーブル
68…バイト
70…フォトレジスト膜
72…開口部
73…接着層
74…マスク
76…開口部
78…接着層
80…マスク
82…スキージ
84…接着層
Claims (12)
- 一方の主面の所定領域に電子回路素子が配設された第1の基板と、
前記第1の基板の前記一方の主面に対向して配設された第2の基板と、
前記第1の基板と前記第2の基板との間に、前記第1の基板における前記所定領域を囲んで配設された封止部と、
前記第1の基板と前記第2の基板との間であって、且つ、前記封止部の側面に配設された接着層と
を有することを特徴とする電子装置。 - 請求項1記載の電子装置において、
前記接着層は、前記封止部の側面のみに形成されている
ことを特徴とする電子装置。 - 一方の主面の所定領域に電子回路素子が配設された第1の基板と、
前記第1の基板の前記一方の主面に対向して配設された第2の基板と、
前記第1の基板の前記一方の主面上に、前記所定領域を囲んで配設された第1の封止用構造物と、
前記第1の基板に対向する前記第2の基板における一方の主面に、前記第1の封止用構造物に対応して形成され、且つ、前記第1の封止用構造物に接合された第2の封止用構造物と、
前記第1の基板と前記第2の基板との間であって、且つ、前記第1の封止用構造物及び前記第2の封止用構造物の側面に配設された接着層と
を有することを特徴とする電子装置。 - 請求項3記載の電子装置において、
前記接着層は、前記第1の封止用構造物及び前記第2の封止用構造物の側面のみに形成されている
ことを特徴とする電子装置。 - 請求項3又は4記載の電子装置において、
前記第1の封止用構造物と前記第2の封止用構造物とが、固相拡散接合により結合されている
ことを特徴とする電子装置。 - 請求項3乃至5のいずれか1項に記載の電子装置において、
前記第1の基板上の前記所定領域内に配設され、前記電子回路素子に電気的に接続された第1の電極と、
前記第2の基板の前記一方の主面に、前記第1の電極に対応して配設され、且つ、前記第1の電極に固相拡散接合された第2の電極とを更に有する
ことを特徴とする電子装置。 - 第1の基板の一方の主面上の電子回路素子が形成された所定領域を囲んで、前記第1の基板の前記一方の主面上に第1の封止用構造物を形成する工程と、
前記第1の封止用構造物の上部をバイトにより切削する工程と、
第2の基板上に、前記第1の封止用構造物に対応するように第2の封止用構造物を形成する工程と、
前記第2の封止用構造物の上部をバイトにより切削する工程と、
前記第1の封止用構造物及び前記第2の封止用構造物のうちの一方の側面に半硬化の接着層を形成する工程と、
前記第1の封止用構造物と前記第2の封止用構造物とを互いに密着させ、前記第1の封止用構造物及び前記第2の封止用構造物のうちの前記一方を、前記第1の封止用構造物及び前記第2の封止用構造物のうちの他方に対して上側に配置した状態で、熱処理を行うことにより、前記接着層を溶解させ、前記接着層を前記第1の封止用構造物及び前記第2の封止用構造物のうちの前記他方の側面まで到達させる工程と、
前記接着層が硬化した後、熱処理を行うことにより、前記第1の封止用構造物と前記第2の封止用構造物とを固相拡散接合する工程と
を有することを特徴とする電子装置の製造方法。 - 第1の基板の一方の主面上の電子回路素子が形成された所定領域を囲んで、前記第1の基板の前記一方の主面上に第1の封止用構造物を形成する工程と、
前記第1の封止用構造物の上部をバイトにより切削する工程と、
第2の基板上に、前記第1の封止用構造物に対応するように第2の封止用構造物を形成する工程と、
前記第2の封止用構造物の側面に半硬化の接着層を形成する工程と、
前記第2の封止用構造物の上部をバイトにより切削する工程と、
前記第1の封止用構造物と前記第2の封止用構造物とを互いに密着させ、前記第2の封止用構造物を前記第1の封止用構造物の上側に配置した状態で、熱処理を行うことにより、前記接着層を溶解させ、前記接着層を前記第1の封止用構造物の側面まで到達させる工程と、
前記接着層が硬化した後、熱処理を行うことにより、前記第1の封止用構造物と前記第2の封止用構造物とを固相拡散接合する工程と
を有することを特徴とする電子装置の製造方法。 - 請求項8記載の電子装置の製造方法において、
前記第1の封止用構造物を形成する工程では、前記電子回路素子に電気的に接続された第1の電極を前記第1の基板上の前記所定領域内に更に形成し、
前記第1の封止用構造物の上部を前記バイトにより切削する工程では、前記第1の電極の上部をも前記バイトにより切削し、
前記第2の封止用構造物を形成する工程では、前記第1の電極に対応するように第2の電極を前記第2の基板上に更に形成し、
前記第2の封止用構造物の上部を前記バイトにより切削する工程では、前記第2の電極の上部をも前記バイトにより切削する
ことを特徴とする電子装置の製造方法。 - 第1の基板の一方の主面上の電子回路素子が形成された所定領域を囲んで、前記第1の基板の前記一方の主面上に第1の封止用構造物を形成する工程と、
前記第1の封止用構造物の側面に半硬化の接着層を形成する工程と、
前記第1の封止用構造物の上部をバイトにより切削する工程と、
第2の基板上に、前記第1の封止用構造物に対応するように第2の封止用構造物を形成する工程と、
前記第2の封止用構造物の上部をバイトにより切削する工程と、
前記第1の封止用構造物と前記第2の封止用構造物とを互いに密着させ、前記第1の封止用構造物を前記第2の封止用構造物の上側に配置した状態で、熱処理を行うことにより、前記接着層を溶解させ、前記接着層を前記第2の封止用構造物の側面まで到達させる工程と、
前記接着層が硬化した後、熱処理を行うことにより、前記第1の封止用構造物と前記第2の封止用構造物とを固相拡散接合する工程と
を有することを特徴とする電子装置の製造方法。 - 請求項10記載の電子装置の製造方法において、
前記第1の封止用構造物を形成する工程では、前記電子回路素子に電気的に接続された第1の電極を前記第1の基板上の前記所定領域内に更に形成し、
前記第1の封止用構造物の上部を前記バイトにより切削する工程では、前記第1の電極の上部をも前記バイトにより切削し、
前記第2の封止用構造物を形成する工程では、前記第1の電極に対応するように第2の電極を前記第2の基板上に更に形成し、
前記第2の封止用構造物の上部を前記バイトにより切削する工程では、前記第2の電極の上部をも前記バイトにより切削する
ことを特徴とする電子装置の製造方法。 - 第1の基板の一方の主面上の電子回路素子が形成された所定領域を囲んで、前記第1の基板の前記一方の主面上に第1の封止用構造物を形成する工程と、
前記第1の封止用構造物の側面に半硬化の第1の接着層を形成する工程と、
前記第1の封止用構造物の上部をバイトにより切削する工程と、
第2の基板上に、前記第1の封止用構造物に対応するように、第2の封止用構造物を形成する工程と、
前記第2の封止用構造物の側面に半硬化の第2の接着層を形成する工程と、
前記第2の封止用構造物の上部を、バイトにより切削する工程と、
前記第1の封止用構造物と前記第2の封止用構造物とを互いに密着させた状態で、熱処理を行うことにより、前記第1の接着層と前記第2の接着層とを互いに接着させる工程と、
前記第1の接着層及び前記第2の接着層が硬化した後、熱処理を更に行うことにより、前記第1の封止用構造物と前記第2の封止用構造物とを固相拡散接合する工程と
を有することを特徴とする電子装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005022694A JP4057017B2 (ja) | 2005-01-31 | 2005-01-31 | 電子装置及びその製造方法 |
| US11/147,451 US20060170089A1 (en) | 2005-01-31 | 2005-06-08 | Electronic device and method for fabricating the same |
| US12/636,697 US7935573B2 (en) | 2005-01-31 | 2009-12-11 | Electronic device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005022694A JP4057017B2 (ja) | 2005-01-31 | 2005-01-31 | 電子装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006210756A JP2006210756A (ja) | 2006-08-10 |
| JP4057017B2 true JP4057017B2 (ja) | 2008-03-05 |
Family
ID=36755653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005022694A Expired - Fee Related JP4057017B2 (ja) | 2005-01-31 | 2005-01-31 | 電子装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20060170089A1 (ja) |
| JP (1) | JP4057017B2 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4057017B2 (ja) * | 2005-01-31 | 2008-03-05 | 富士通株式会社 | 電子装置及びその製造方法 |
| JP4667094B2 (ja) * | 2005-03-18 | 2011-04-06 | 富士通株式会社 | 電子装置の製造方法 |
| US7767493B2 (en) | 2005-06-14 | 2010-08-03 | John Trezza | Post & penetration interconnection |
| US7786592B2 (en) | 2005-06-14 | 2010-08-31 | John Trezza | Chip capacitive coupling |
| US7781886B2 (en) | 2005-06-14 | 2010-08-24 | John Trezza | Electronic chip contact structure |
| US7838997B2 (en) | 2005-06-14 | 2010-11-23 | John Trezza | Remote chip attachment |
| US7560813B2 (en) | 2005-06-14 | 2009-07-14 | John Trezza | Chip-based thermo-stack |
| US7687400B2 (en) | 2005-06-14 | 2010-03-30 | John Trezza | Side stacking apparatus and method |
| US7534722B2 (en) * | 2005-06-14 | 2009-05-19 | John Trezza | Back-to-front via process |
| US7946331B2 (en) | 2005-06-14 | 2011-05-24 | Cufer Asset Ltd. L.L.C. | Pin-type chip tooling |
| US7851348B2 (en) | 2005-06-14 | 2010-12-14 | Abhay Misra | Routingless chip architecture |
| US7521806B2 (en) * | 2005-06-14 | 2009-04-21 | John Trezza | Chip spanning connection |
| US8456015B2 (en) | 2005-06-14 | 2013-06-04 | Cufer Asset Ltd. L.L.C. | Triaxial through-chip connection |
| US7687397B2 (en) | 2006-06-06 | 2010-03-30 | John Trezza | Front-end processed wafer having through-chip connections |
| US7670874B2 (en) | 2007-02-16 | 2010-03-02 | John Trezza | Plated pillar package formation |
| US7781310B2 (en) * | 2007-08-07 | 2010-08-24 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
| JP2010021219A (ja) * | 2008-07-09 | 2010-01-28 | Nec Schott Components Corp | パッケージングデバイス装置およびパッケージ用ベース部材 |
| US8618670B2 (en) * | 2008-08-15 | 2013-12-31 | Qualcomm Incorporated | Corrosion control of stacked integrated circuits |
| US8202741B2 (en) * | 2009-03-04 | 2012-06-19 | Koninklijke Philips Electronics N.V. | Method of bonding a semiconductor device using a compliant bonding structure |
| JP2011018720A (ja) * | 2009-07-08 | 2011-01-27 | Casio Computer Co Ltd | 半導体装置の製造方法 |
| US20110169158A1 (en) * | 2010-01-14 | 2011-07-14 | Qualcomm Incorporated | Solder Pillars in Flip Chip Assembly |
| FR2961945B1 (fr) * | 2010-06-23 | 2012-08-17 | Commissariat Energie Atomique | Procede de scellement de deux elements par thermocompression a basse temperature |
| US8531021B2 (en) * | 2011-01-27 | 2013-09-10 | Unimicron Technology Corporation | Package stack device and fabrication method thereof |
| JP5848079B2 (ja) * | 2011-09-26 | 2016-01-27 | 太陽誘電株式会社 | 弾性波デバイス及びその製造方法 |
| JP5971543B2 (ja) * | 2011-12-28 | 2016-08-17 | 国立研究開発法人産業技術総合研究所 | 半導体モジュール、及び半導体チップ実装方法 |
| JP5984912B2 (ja) * | 2012-03-23 | 2016-09-06 | オリンパス株式会社 | 積層型半導体の製造方法 |
| CN103560115A (zh) * | 2013-11-08 | 2014-02-05 | 宁波芯健半导体有限公司 | 一种带有支撑保护结构的封装方法 |
| CN103545264A (zh) * | 2013-11-08 | 2014-01-29 | 宁波芯健半导体有限公司 | 一种带有支撑保护结构的封装结构 |
| US9356009B2 (en) * | 2014-05-27 | 2016-05-31 | Micron Technology, Inc. | Interconnect structure with redundant electrical connectors and associated systems and methods |
| CN106206328B (zh) * | 2016-07-27 | 2018-12-18 | 桂林电子科技大学 | 一种埋入芯片式封装基板的制作方法 |
| JP6237969B1 (ja) * | 2017-03-29 | 2017-11-29 | 三菱電機株式会社 | 中空封止デバイス及びその製造方法 |
| US11424214B1 (en) * | 2019-10-10 | 2022-08-23 | Meta Platforms Technologies, Llc | Hybrid interconnect for laser bonding using nanoporous metal tips |
| JP2023068334A (ja) * | 2021-11-02 | 2023-05-17 | 株式会社村田製作所 | 弾性波装置 |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04302209A (ja) * | 1991-03-29 | 1992-10-26 | Clarion Co Ltd | 中空素子構造 |
| JPH06103707B2 (ja) | 1991-12-26 | 1994-12-14 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体チップの交換方法 |
| US5448014A (en) * | 1993-01-27 | 1995-09-05 | Trw Inc. | Mass simultaneous sealing and electrical connection of electronic devices |
| JPH0837252A (ja) * | 1994-07-22 | 1996-02-06 | Nec Corp | 半導体装置 |
| DE19720432A1 (de) * | 1996-05-15 | 1997-12-11 | Murata Manufacturing Co | Elektronisches Teil und Verfahren zur Herstellung desselben |
| JP3137322B2 (ja) | 1996-07-12 | 2001-02-19 | 富士通株式会社 | 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置 |
| JPH10189819A (ja) | 1996-12-27 | 1998-07-21 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
| EP0886144B1 (en) * | 1997-06-19 | 2006-09-06 | STMicroelectronics S.r.l. | A hermetically sealed sensor with a movable microstructure |
| JPH11239037A (ja) * | 1998-02-20 | 1999-08-31 | Nec Corp | 弾性表面波装置 |
| JP4069991B2 (ja) * | 1998-08-10 | 2008-04-02 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JP3303791B2 (ja) * | 1998-09-02 | 2002-07-22 | 株式会社村田製作所 | 電子部品の製造方法 |
| JP2000150557A (ja) | 1998-11-13 | 2000-05-30 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP3296356B2 (ja) * | 1999-02-08 | 2002-06-24 | 松下電器産業株式会社 | 弾性表面波デバイスとその製造方法 |
| US6566745B1 (en) * | 1999-03-29 | 2003-05-20 | Imec Vzw | Image sensor ball grid array package and the fabrication thereof |
| US7394153B2 (en) * | 1999-12-17 | 2008-07-01 | Osram Opto Semiconductors Gmbh | Encapsulation of electronic devices |
| WO2002021557A1 (en) * | 2000-09-06 | 2002-03-14 | Osram Opto Semiconductors Gmbh | Encapsulation for oled devices |
| KR100343432B1 (ko) * | 2000-07-24 | 2002-07-11 | 한신혁 | 반도체 패키지 및 그 패키지 방법 |
| JP2002110869A (ja) | 2000-09-26 | 2002-04-12 | Toshiba Corp | 半導体装置 |
| JP2003110402A (ja) | 2001-09-28 | 2003-04-11 | Hitachi Media Electoronics Co Ltd | 表面弾性波デバイス及びその製造方法 |
| JP2003216059A (ja) * | 2002-01-24 | 2003-07-30 | Sharp Corp | 表示素子およびその製造方法 |
| JP4179038B2 (ja) * | 2002-06-03 | 2008-11-12 | 株式会社村田製作所 | 表面弾性波装置 |
| US7154206B2 (en) * | 2002-07-31 | 2006-12-26 | Kyocera Corporation | Surface acoustic wave device and method for manufacturing same |
| JP2004207674A (ja) * | 2002-10-30 | 2004-07-22 | Kyocera Corp | 電子部品装置の製造方法 |
| JP4384443B2 (ja) * | 2002-10-30 | 2009-12-16 | 京セラ株式会社 | 電子部品装置 |
| JP2004153580A (ja) * | 2002-10-30 | 2004-05-27 | Kyocera Corp | 弾性表面波装置 |
| JP3614840B2 (ja) * | 2002-11-28 | 2005-01-26 | 沖電気工業株式会社 | 半導体装置 |
| JP3905041B2 (ja) | 2003-01-07 | 2007-04-18 | 株式会社日立製作所 | 電子デバイスおよびその製造方法 |
| JP2004303733A (ja) * | 2003-03-31 | 2004-10-28 | Osram Opto Semiconductors Gmbh | 構成素子、とりわけ有機発光ダイオードを備える表示装置 |
| JP4131681B2 (ja) * | 2003-06-20 | 2008-08-13 | 富士通株式会社 | 半導体装置の製造方法 |
| JP4264823B2 (ja) * | 2004-03-08 | 2009-05-20 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
| US7248133B2 (en) * | 2004-06-28 | 2007-07-24 | Kyocera Corporation | Method for manufacturing surface acoustic wave device |
| JP4271625B2 (ja) * | 2004-06-30 | 2009-06-03 | 株式会社フジクラ | 半導体パッケージ及びその製造方法 |
| JP4057017B2 (ja) * | 2005-01-31 | 2008-03-05 | 富士通株式会社 | 電子装置及びその製造方法 |
-
2005
- 2005-01-31 JP JP2005022694A patent/JP4057017B2/ja not_active Expired - Fee Related
- 2005-06-08 US US11/147,451 patent/US20060170089A1/en not_active Abandoned
-
2009
- 2009-12-11 US US12/636,697 patent/US7935573B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7935573B2 (en) | 2011-05-03 |
| US20100093133A1 (en) | 2010-04-15 |
| JP2006210756A (ja) | 2006-08-10 |
| US20060170089A1 (en) | 2006-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4057017B2 (ja) | 電子装置及びその製造方法 | |
| JP4766831B2 (ja) | 電子部品の製造方法 | |
| US7211934B2 (en) | Electronic device and method of manufacturing the same | |
| JP3503133B2 (ja) | 電子デバイス集合体と電子デバイスの接続方法 | |
| JP4342174B2 (ja) | 電子デバイス及びその製造方法 | |
| KR100852597B1 (ko) | 반도체 장치의 제조 방법 | |
| US20170288123A1 (en) | Piezoelectric device and method for manufacturing the same | |
| US20110115036A1 (en) | Device packages and methods of fabricating the same | |
| JP2010528881A (ja) | Memsパッケージの製造方法 | |
| JP2004023101A (ja) | 半導体素子パッケージおよびその製造方法 | |
| JP5508802B2 (ja) | 半導体装置の製造方法 | |
| CN103299410B (zh) | 电子元器件模块及电子元器件单元 | |
| JP2003133508A (ja) | 半導体装置 | |
| JP7196936B2 (ja) | 半導体装置用配線基板の製造方法、及び半導体装置用配線基板 | |
| JP5357784B2 (ja) | 半導体装置及びその製造方法 | |
| JPH053183A (ja) | 半導体装置及びその製造方法 | |
| CN111727502A (zh) | 高频模块 | |
| JP4718809B2 (ja) | 電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法 | |
| JP2008543049A (ja) | 半導体パッケージ及び同パッケージを形成する方法 | |
| JP4923486B2 (ja) | 電子デバイス、電子デバイスの製造方法 | |
| JP2006237406A (ja) | 樹脂封止型電子部品装置 | |
| JP3715861B2 (ja) | 半導体装置の組立方法 | |
| CN114364631B (zh) | 带微腔的包封电子管芯和用于形成带微腔的包封电子管芯的方法 | |
| WO2018198544A1 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4619308B2 (ja) | 半導体装置の製造方法及び支持テープ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071212 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4057017 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |