JP4058710B2 - 集積回路の作製方法 - Google Patents
集積回路の作製方法 Download PDFInfo
- Publication number
- JP4058710B2 JP4058710B2 JP2001260998A JP2001260998A JP4058710B2 JP 4058710 B2 JP4058710 B2 JP 4058710B2 JP 2001260998 A JP2001260998 A JP 2001260998A JP 2001260998 A JP2001260998 A JP 2001260998A JP 4058710 B2 JP4058710 B2 JP 4058710B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- field plate
- polysilicon
- integrated circuit
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/01—Manufacture or treatment
- H10D1/025—Manufacture or treatment of resistors having potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/40—Resistors
- H10D1/43—Resistors having PN junctions
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
技術分野
本発明は一般的には半導体プロセス技術、より具体的には、フィールドプレート抵抗上に最大ルートを形成するためのフィールドプレート抵抗を含む集積回路の作製方法に関する。
【０００２】
本発明の背景
半導体基板上に抵抗を作製する各種の方法が知られている。米国特許第４，１４０，８１７号、５，５４８，２６８号、５，６８３，９２８号、５，９７６，３９２号、５，９８９，９７０号、６，０６９，３９８号及び６，０９３，５９６号は、ここに参照文献として含まれており、抵抗の作製方法を明らかにしている。
【０００３】
集積回路中で、トレースのような金属は、高シート抵抗値の拡散抵抗の基体上を通り、トレースに電圧が印加された時、抵抗の抵抗値に変化を生じさせる可能性がある。トレース上の電圧は、トレース下の抵抗領域を反転、空乏又は蓄積にする可能性があり、望ましくない。
【０００４】
１つの解決法は、その問題を軽減するために、抵抗上に金属導体のルートを形成しないことであった。しかし、この技術では、価値のある面積を無駄に使い、この技術を用いた集積回路基体を、金属導電体のルートを形成するために抵抗上の面積を用いた集積回路基体より、面積的に大きくする。
【０００５】
図１８に示される別の解は、抵抗基体上に抵抗接触の最初の１つに接触する金属トレースを延ばすことであった。フィールドプレートとして知られる金属延長部は、レイアウト、設計及び作製則が許すように、第２の抵抗に接続される金属まで、ほぼ延びる。このようにして、第１の抵抗に印加された電圧は、抵抗基体上のフィールドプレートにも印加される。第２の抵抗接触は、別の電位に接続される。しかし、第１の接触及びフィールドプレートに印加された電圧のために、抵抗の抵抗値の変化は残り、少くともその電圧は知られている。金属フィールドプレートを用いる欠点は、接触領域を除く抵抗基体上の領域が、抵抗への接触と同じ金属層中に、他の金属導電体のルート形成に使えないことである。もちろん、当業者にはよく知られているように、金属導電体は金属のより高い層中で、抵抗基体上でルート形成することはできる。
【０００６】
図１９に示された更に別の解は、抵抗の基体上にポリシリコンフィールドプレートを形成することである。抵抗接触の第１の接触に接続される金属トレースはまた、ポリシリコンフィールドプレートにも接続される。この技術を用いると、抵抗の基体上の領域の一部が、抵抗への接触と同じ金属層で、他の金属導体のルート形成に使える。抵抗接触の最初の１つに接続された金属は、ポリシリコンフィールドプレートと第２の接触を作るから、ポリシリコンフィールドプレートと接触する領域は、ポリシリコンとの接触の近くのいずれの領域とともに、レイアウト、設計及び作製則のため、抵抗への接触と同じ金属層中で、他の金属導電体のルート形成に使うことはできない。
【０００７】
必要なことは、抵抗の基体上の本質的にすべての領域を、レイアウト、設計及び作製則が、抵抗への接触と同じ金属層で、金属導電体のルート形成に使えるようにするフィールドプレート抵抗である。
【０００８】
本発明の要約
本発明に従うと、集積回路は抵抗への接触と同じ金属層中に形成された金属導電体のルートを形成するための増加した領域をその上に有するフィールドプレート抵抗を含み、一連のプロセス工程で作製される。抵抗基体と各端部の接触領域を有する抵抗は、半導体基板の活性領域中に形成される。絶縁材料の第１の層が抵抗上に形成され、第１の接触領域を形成するため、絶縁性材料の第１の層を通して、抵抗基体まで窓が開けられる。フィールドプレートを規定するために、第１の絶縁層の上にポリシリコンの層が形成され、ポリシリコンフィールドプレートは抵抗の第１の接触領域と連続し、レイアウト、設計及び作製則で許されるように、抵抗基体上を本質的に他の接触領域まで延びる。第２の絶縁層が、ポリシリコン層上に形成される。ポリシリコンフィールドプレート及び第２の接触領域に接続するため、第２の絶縁層中に窓を開ける。抵抗への接触と同じ金属層中に形成された金属導電体のルートを形成するために、増加した領域を有するフィールドプレート抵抗のポリシリコンフィールドプレート上に、導電体を形成するために、金属層を形成し、不要な金属をエッチング除去する。
【０００９】
詳細な記述
図１ないし１６は、抵抗への接触と同じ金属層中に形成された金属導電体のルートを形成するための領域を上にもつフィールドプレート抵抗（２２）の作製方法における工程を示すウエハ又は半導体基板（２０）の一連の断面図である。好ましい実施例において、半導体基板はシリコンであるが、本発明はそれに限定されない。他の周知の半導体を用いてよい。ｐ形シリコン抵抗の作製について示されているが、本発明はそれに限定されない。ここで述べる方法は、金属の第１層中に作製された金属接触を有する半導体基板中に、フィールドプレート抵抗を作製することを示しているが、本発明は金属のより高い層中に作製された金属接触を有するフィールドプレート抵抗を作製するために用いることができる。
【００１０】
図１に示されるように、フィールドプレート抵抗（２２）が中に作製されることになるタブ又は活性領域（２４）が、半導体基板（２０）中に形成される。活性領域（２４）へのｎ＋注入工程と、たとえば化学気相堆積プロセスにより、約１ミクロン厚のシリコンのエピタキシャル層を成長させることによって、基板（２０）の上部表面（３０）の下に、埋込みｎ＋層（２８）が生じる。活性領域（２４）の大きさ及び形は、中に含まれるフィールドプレート抵抗を含むデバイスの数とともに、その中に作製すべきフィールドプレート抵抗の大きさに依存する。
【００１１】
全面のエッチング工程により、基板（２０）の上部表面（３０）から酸化物（図示されていない）を除き、活性領域（２４）への接続を作る。くぼみ（２６，３２）及び（３４）は、たとえばプラズマエッチングプロセスにより、基板（２０）の上部表面中にエッチングされる。活性領域（２４）内で、抵抗（２２）の外側に、接触（３６）を形成するために、深いコレクタ中へのｎ＋注入が行われる。接触（３６）は上部表面（３０）から埋込みｎ層（２８）への電気的接続を作る。たとえば、リセスポリバッファＬＯＣＯＳ（ロコス）プロセスといった周知のプロセスにより、分離のための溝の中に、フィールド酸化物を成長させる。酸化物の成長と同時に、ｎ＋注入種が拡散する。
【００１２】
図２に示されるように、フォトレジストのマスク（図示されていない）が、注入が必要ない表面（３０）の部分上で、パターン形成される。活性領域（２４）の一部には、抵抗基体（３８）を形成するために、ホウ素のようなｐ＋注入種が注入されるが、ホウ素には限定されない。注入するドーパントの量は、当業者には周知のように、抵抗（２２）が持つべき抵抗値によって決る。次に、フォトレジストを除去する。
【００１３】
別のフォトレジスト層（図示されていない）が、ｎ＋接触促進注入が必要ない表面（３０）上で、パターン形成される。図３に示されるように、ｎ＋接触促進注入により、接触（３６）内に、接触領域（３６’）を形成する。接触領域（３６’）はｎ＋注入により、接触（３６）より低い抵抗を有する。その後、フォトレジスト層を除去する。以後、フォトレジスト又はマスクの堆積、パターン形成及び除去については、いちいち述べない。当業者はそのような工程の必要性を知るであろう。
【００１４】
ポリシリコン形成工程では、ＴＥＯＳ酸化物のような絶縁材料層を、全基板（２０）の表面（３０）上に形成する。図４に示されるように、酸化物層（４０）は、典型的な場合、３５０オングストロームの厚さである。約６００オングストロームの厚さをもつアモルファス多結晶シリコン層（４２）は、酸化物層（４０）上に、化学気相堆積によって堆積させてよい。層（４２）上にマスクをパターン形成し、抵抗基体（３８）との第１の接触（４６）として、接触を形成する中で、アモルファス多結晶シリコン層（４２）及び酸化物層（４０）を抵抗基体（３８）のシリコンまで貫くプラズマエッチングプロセスにより、エミッタ窓（４４）がエッチングされる。
【００１５】
図５は化学気相堆積プロセスにより、アモルファス多結晶シリコン層（４２）上に、典型的な場合３１００オングストロームの厚さのポリシリコンの層（４８）を全面に堆積させた後の基板（２０）の断面図である。アモルファス多結晶シリコン上に層を形成するのに加えて、ポリシリコンの層（４８）が窓（４４）を満し、抵抗基体（３８）との接触を作り、第１の抵抗接触（４６）を規定する。ドープエミッタプロセスの一部として、ポリシリコンの層（４８）に図６に示されるように、ｐ−ドープポリシリコンを形成するため、ホウ素のようなｐ形ドーパントが注入されるが、ホウ素には限定されない。ポリシリコンのドーピングは、他の周知の方法によってもできる。本発明では注入は必要ではないが、プロセス工程をつけ加えることなく、既存のプロセスで作製中のフィールドプレート抵抗（２２）には寄与する。ｐ形ドーパントは接触（４６）中に促進された接触領域（４６’）を形成する。促進された接触領域（４６’）は、接触（４６）より低い抵抗値をもつ。
【００１６】
注入に続いて、ポリシリコンの層（４８）にハードマスクを形成し、次にプラズマエッチングプロセスによってエッチングされる。ポリシリコンの層（４８）がエッチングされる時、ポリシリコンの層（４８）の不要の領域が除去されるだけでなく、アモルファス多結晶シリコン層（４２）及びＴＥＯＳ層（４０）の不要の領域も、エッチング除去される。フィールドプレート（５０）を形成する残ったポリシリコンが、図７に示されている。ポリシリコンの層（４８）の残った部分は、抵抗基体（３８）の本質的に全体の上に延びる。フィールドプレート（５６）のドープポリシリコンは、窓（４４）及び促進接触領域（４６’）中のドープポリシリコンを通った抵抗基体（３８）への導電路を作る。熱処理工程中、アモルファス多結晶シリコン層（４２）は、ポリシリコンの層（４８）中に入り、一体となり、ポリシリコン層（４８’）を形成する。ポリシリコン（４８’）は抵抗基体（３８）の本質的に全体上に延び、酸化物層（４０）により、それから分離される。レイアウト、設計及び作製則により、ポリシリコン層（４８’）は別の窓を形成すべき領域（図７の右側）から、エッチング除去される。
【００１７】
他の工程は本発明では必要ないが、既存のプロセスでは存在し、エミッタ接触（図示されていない）のポリシリコン構造の周辺及びポリシリコン層（４８）又は（４８’）で形成されたフィードプレート（５０）の周囲に、スペーサ（５２）を形成する。ＴＥＯＳ酸化物のような絶縁性材料の層を、基板（２０）の全体上に堆積させる。ドライエッチングプロセスにより、不要な絶縁性材料を除去すると、図８に示されるように、ポリシリコン構造の周囲にスペーサ（５２）が残る。スペーサ（５２）は表面（３０）で典型的な場合、１５００オングストロームの幅である。既存のプロセスにおいて、スペーサ（５２）は同じ基板上に作製される金属−酸化物−半導体デバイス又は自己整合デバイスに適合するように、ポリシリコン構造の周囲に置かれる。スペーサ（５２）は第２の抵抗接触（５８）と自己整合し、抵抗基体（３８）上の領域が、より多く使えるようになる。本発明では必要ではないが、プロセス工程を変えたり追加することなく、この工程は既存のプロセスでフィールドプレート抵抗（２２）を作製するのに寄与する。
【００１８】
図９に示されるように、表面注入工程で、コレクタ接触（３６）の促進接触領域（３６’）に、ひ素又はリンのようなｎ形ドーパントを注入するが、これらのドーパントには限定されない。注入により、促進接触領域（３６’）及びコレクタ接触（３６）の抵抗が下る。注入をｎタブコレクタ接触に限定するため、マスク（図示されていない）を形成すると、埋込み層（２８）まで下方に延びる深いｎ＋コレクタ接触ができる。
【００１９】
本発明では必要ないが既存のプロセスには存在する更に別の工程は、図１０に示されているベース促進注入である。ベース促進注入において、抵抗を下るために、エミッタ接触（図示されていない）のポリシリコン構造及びフィールドプレート（５０）に再びホウ素のようなｐ形ドーパントが注入されるが、ホウ素に限定されない。（５４）と示されたフォトレジストマスクは注入を避けるべき領域をマスクする。より重要なことは、抵抗基体（３８）中の第２の抵抗接触（５８）が形成される領域（５６）で、自己整合ｐ＋注入が実現されることである。
【００２０】
当業者には周知のように、電気的及び熱的雑音の遮断のため、活性領域（２４）周囲に、溝（６０）が形成される。その工程は示されていないが、最終的（６０）な溝（６０）は図１１に示されている。溝（６０）の形成中、マスクが形成され、たとえばプラズマエッチングプロセスにより、溝がエッチングされる。ｐ＋注入により、溝（６０）の底に注入領域（６２）が形成される。溝に側壁酸化物が形成され、溝はポリシリコンで満される。熱処理により、注入されたドーパントが窓（４４）下の抵抗基体（３８）中に拡散し、接触（４６）を形成する。
【００２１】
図１１に示されるように、一括して誘電体層（６６）として示される酸化物のような絶縁性材料の１ないし複数の層に、平坦化工程を施す。好ましい実施例において、ＴＥＯＳの層、プラズマ促進ＴＥＯＳの層及びホウ素−リンＴＥＯＳの層が形成される。表面を平滑にするために、熱処理工程で、層（６６）を再流動化させる。
【００２２】
図１２に示されるように、窓（６８，７０）及び（７２）を開けるために、誘電体層（６６）をマスクし、ドライエッチングプロセスによってエッチングするが、この方法に限定されない。窓（６８）はポリシリコンフィールドプレート（５０）まで開ける。窓（７０）はｐ＋領域（５６）まで開ける。窓（７２）はコレクタ接触（３６）まで開ける。
【００２３】
図１３に示されるように、白金シリサイドのような第１の障壁層（７４）を各窓（６８，７０）及び（７２）のそれぞれの中に形成してよいが、この材料には限定されない。白金を基板上に堆積させ、シリコンと接触する所で、シリコンと反応するよう加熱される。当業者には周知のように、未反応の白金はエッチング除去される。窓（６８）中の第１の障壁層（７４）は領域（５６）内でドープシリコン中に形成され、抵抗（２２）への第２の接触（７６）を形成する。窓（７２）中の第１の障壁層（７４）は、接触（３６）のｎ＋ドープシリコン中に形成される。
【００２４】
図１４に示されるように、タングステンのような第２の障壁層（７６）を、第１の障壁層（７４）上に堆積させるが、タングステンには限定されない。第２の障壁層（７６）は、タングステンを用いる時、当業者には周知のように、スパッタリングプロセスにより形成してよいが、それには限定されない。障壁層は増やしても、減してもよい。
【００２５】
導電体又はトレースを形成する際、アルミニウム又は銅のような金属層（８０）を、当業者には周知のように、最上面全体上に、図１５に示されるように堆積させるが、これらの材料に限定されない。図１５に示された実施例において、金属層（８０）は金属の第１層であるが、本発明はそれには限定されない。本発明は集積回路を作製する金属多層プロセス中の任意の金属層に適用できる。
【００２６】
層（８０）中の不要の金属は、当業者には周知のように除去され、図１６及び１７に示されるように、上に延びるトレースを有するフィールドプレート抵抗（２２）が得られる。金属層（８０）はエミッタ（図示されていない）及びフィールドプレート（５０）へのリード（８２）、第２の抵抗接触（５８）へのリード（８４）、接触（３６）へのリード（８６）及び一部分のトレース（９０）が抵抗基体（３８）上にルート形成されたトレース（８８）を形成する。図１５に示されたフィールドプレート抵抗（２２）は、抵抗（２２）が中に作製される集積回路（９８）の一部を示す。抵抗（２２）の基体（３８）上の増加した領域を有するフィールドプレート抵抗（２２）は、抵抗への接触を形成するのと同じ金属層中で、抵抗（２２）の基体（３８）上に、他の金属導電体のルートを形成するために使用できる。
【００２７】
図１７は図１６のフィールドプレート抵抗（２２）の上面図で、抵抗基体（３８）上の導電体（９０）の１つの可能なルート形成を示す。抵抗基体（３８）の幅（９２）は、抵抗基体（３８）の端部で、第１の抵抗接触（４６）及び第２の抵抗接触（５８）の幅（９４）より狭いように示されているが、本発明はそれには限定されない。抵抗基体（３８）上の本質的に全ての領域が、レイアウト、設計及び作製則にのみ従って、トレース又は金属導電体のルートを形成するのに使用できる。
【００２８】
このようにして作製されたフィールドプレート抵抗（２２）は、抵抗基体（３８）上に、導電体又はトレース（９０）のルートを形成するための増大した領域をもつ。レイアウト、設計及び作製則が、導電体のルート形成のために抵抗基体（３８）上の領域を使用する上での制限要因となる可能性がある。
【００２９】
本発明は任意の周知のプロセスで作製してよく、ＢＩＣＭＯＳ（相補バイポーラ）プロセスで容易に作製できるが、プロセスのすべての工程が含まれているわけではなく、あるいは全ての工程の全ての詳細がここに含まれているわけではないが、当業者にとっては十分な開示がされている。開示された工程は、ポリシリコンエミッタプロセスに用いるものである。ルート形成のために増加された領域を有するポリシリコンフィールドプレート抵抗は、プロセス工程を加えることなく、このプロセスで作製できる。その上、ルート形成するための増加した領域を有するポリシリコンフィールドプレート抵抗は、ポリシリコンエミッタプロセスのすべての工程より少い工程で作製することができる。
【００３０】
本発明について、シリコン基板上に作製するように述べてきたが、本発明はそれには限定されない。任意の半導体を使用することができる。ｐ形ドープ領域の抵抗について述べてきたが、本発明はそれには限定されず、本発明はドーピングの他の形のフィールドプレート抵抗を作製するために使用できる。
【図面の簡単な説明】
【図１】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図２】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図３】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図４】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図５】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図６】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図７】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図８】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図９】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図１０】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図１１】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図１２】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図１３】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図１４】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図１５】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図１６】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図１７】抵抗上にトレースをめぐらす１つの可能性を示す図６上の増加したルート形成領域を有するフィールドプレート抵抗の上面図である。
【図１８】金属フィールドプレートを有する従来技術の抵抗の断面図である。
【図１９】ポリシリコンフィールドプレートを有する従来技術の抵抗の断面図である。
【符号の説明】
２０ 半導体基板、基板
２２ フィールドプレート抵抗、抵抗
２４ 活性領域
２６ くぼみ
２８ 埋込みｎ＋層、埋込み層
３０ 上部表面、表面
３２，３４ くぼみ
３６ 接触
３６’ 接触領域
３８ 抵抗基体
４０ 酸化物層
４２ 層
４４ 窓
４６ 第１の接触
４６’ 接触領域
４８，４８’ 層
５０ フィールドプレート
５２ スペーサ
５４ フォトレジストマスク
５６ フィールドプレート
５８ 第２の抵抗接触
６０ 溝
６２ 注入領域
６６ 誘電体層
６８，７０，７２ 窓
７４ 第１の障壁層
７６ 第２の接触
８０ 金属層
８２，８４，８６ リード
８８ トレース
９０ トレース、導電体
９２，９４ 幅
９８ 集積回路
技術分野
本発明は一般的には半導体プロセス技術、より具体的には、フィールドプレート抵抗上に最大ルートを形成するためのフィールドプレート抵抗を含む集積回路の作製方法に関する。
【０００２】
本発明の背景
半導体基板上に抵抗を作製する各種の方法が知られている。米国特許第４，１４０，８１７号、５，５４８，２６８号、５，６８３，９２８号、５，９７６，３９２号、５，９８９，９７０号、６，０６９，３９８号及び６，０９３，５９６号は、ここに参照文献として含まれており、抵抗の作製方法を明らかにしている。
【０００３】
集積回路中で、トレースのような金属は、高シート抵抗値の拡散抵抗の基体上を通り、トレースに電圧が印加された時、抵抗の抵抗値に変化を生じさせる可能性がある。トレース上の電圧は、トレース下の抵抗領域を反転、空乏又は蓄積にする可能性があり、望ましくない。
【０００４】
１つの解決法は、その問題を軽減するために、抵抗上に金属導体のルートを形成しないことであった。しかし、この技術では、価値のある面積を無駄に使い、この技術を用いた集積回路基体を、金属導電体のルートを形成するために抵抗上の面積を用いた集積回路基体より、面積的に大きくする。
【０００５】
図１８に示される別の解は、抵抗基体上に抵抗接触の最初の１つに接触する金属トレースを延ばすことであった。フィールドプレートとして知られる金属延長部は、レイアウト、設計及び作製則が許すように、第２の抵抗に接続される金属まで、ほぼ延びる。このようにして、第１の抵抗に印加された電圧は、抵抗基体上のフィールドプレートにも印加される。第２の抵抗接触は、別の電位に接続される。しかし、第１の接触及びフィールドプレートに印加された電圧のために、抵抗の抵抗値の変化は残り、少くともその電圧は知られている。金属フィールドプレートを用いる欠点は、接触領域を除く抵抗基体上の領域が、抵抗への接触と同じ金属層中に、他の金属導電体のルート形成に使えないことである。もちろん、当業者にはよく知られているように、金属導電体は金属のより高い層中で、抵抗基体上でルート形成することはできる。
【０００６】
図１９に示された更に別の解は、抵抗の基体上にポリシリコンフィールドプレートを形成することである。抵抗接触の第１の接触に接続される金属トレースはまた、ポリシリコンフィールドプレートにも接続される。この技術を用いると、抵抗の基体上の領域の一部が、抵抗への接触と同じ金属層で、他の金属導体のルート形成に使える。抵抗接触の最初の１つに接続された金属は、ポリシリコンフィールドプレートと第２の接触を作るから、ポリシリコンフィールドプレートと接触する領域は、ポリシリコンとの接触の近くのいずれの領域とともに、レイアウト、設計及び作製則のため、抵抗への接触と同じ金属層中で、他の金属導電体のルート形成に使うことはできない。
【０００７】
必要なことは、抵抗の基体上の本質的にすべての領域を、レイアウト、設計及び作製則が、抵抗への接触と同じ金属層で、金属導電体のルート形成に使えるようにするフィールドプレート抵抗である。
【０００８】
本発明の要約
本発明に従うと、集積回路は抵抗への接触と同じ金属層中に形成された金属導電体のルートを形成するための増加した領域をその上に有するフィールドプレート抵抗を含み、一連のプロセス工程で作製される。抵抗基体と各端部の接触領域を有する抵抗は、半導体基板の活性領域中に形成される。絶縁材料の第１の層が抵抗上に形成され、第１の接触領域を形成するため、絶縁性材料の第１の層を通して、抵抗基体まで窓が開けられる。フィールドプレートを規定するために、第１の絶縁層の上にポリシリコンの層が形成され、ポリシリコンフィールドプレートは抵抗の第１の接触領域と連続し、レイアウト、設計及び作製則で許されるように、抵抗基体上を本質的に他の接触領域まで延びる。第２の絶縁層が、ポリシリコン層上に形成される。ポリシリコンフィールドプレート及び第２の接触領域に接続するため、第２の絶縁層中に窓を開ける。抵抗への接触と同じ金属層中に形成された金属導電体のルートを形成するために、増加した領域を有するフィールドプレート抵抗のポリシリコンフィールドプレート上に、導電体を形成するために、金属層を形成し、不要な金属をエッチング除去する。
【０００９】
詳細な記述
図１ないし１６は、抵抗への接触と同じ金属層中に形成された金属導電体のルートを形成するための領域を上にもつフィールドプレート抵抗（２２）の作製方法における工程を示すウエハ又は半導体基板（２０）の一連の断面図である。好ましい実施例において、半導体基板はシリコンであるが、本発明はそれに限定されない。他の周知の半導体を用いてよい。ｐ形シリコン抵抗の作製について示されているが、本発明はそれに限定されない。ここで述べる方法は、金属の第１層中に作製された金属接触を有する半導体基板中に、フィールドプレート抵抗を作製することを示しているが、本発明は金属のより高い層中に作製された金属接触を有するフィールドプレート抵抗を作製するために用いることができる。
【００１０】
図１に示されるように、フィールドプレート抵抗（２２）が中に作製されることになるタブ又は活性領域（２４）が、半導体基板（２０）中に形成される。活性領域（２４）へのｎ＋注入工程と、たとえば化学気相堆積プロセスにより、約１ミクロン厚のシリコンのエピタキシャル層を成長させることによって、基板（２０）の上部表面（３０）の下に、埋込みｎ＋層（２８）が生じる。活性領域（２４）の大きさ及び形は、中に含まれるフィールドプレート抵抗を含むデバイスの数とともに、その中に作製すべきフィールドプレート抵抗の大きさに依存する。
【００１１】
全面のエッチング工程により、基板（２０）の上部表面（３０）から酸化物（図示されていない）を除き、活性領域（２４）への接続を作る。くぼみ（２６，３２）及び（３４）は、たとえばプラズマエッチングプロセスにより、基板（２０）の上部表面中にエッチングされる。活性領域（２４）内で、抵抗（２２）の外側に、接触（３６）を形成するために、深いコレクタ中へのｎ＋注入が行われる。接触（３６）は上部表面（３０）から埋込みｎ層（２８）への電気的接続を作る。たとえば、リセスポリバッファＬＯＣＯＳ（ロコス）プロセスといった周知のプロセスにより、分離のための溝の中に、フィールド酸化物を成長させる。酸化物の成長と同時に、ｎ＋注入種が拡散する。
【００１２】
図２に示されるように、フォトレジストのマスク（図示されていない）が、注入が必要ない表面（３０）の部分上で、パターン形成される。活性領域（２４）の一部には、抵抗基体（３８）を形成するために、ホウ素のようなｐ＋注入種が注入されるが、ホウ素には限定されない。注入するドーパントの量は、当業者には周知のように、抵抗（２２）が持つべき抵抗値によって決る。次に、フォトレジストを除去する。
【００１３】
別のフォトレジスト層（図示されていない）が、ｎ＋接触促進注入が必要ない表面（３０）上で、パターン形成される。図３に示されるように、ｎ＋接触促進注入により、接触（３６）内に、接触領域（３６’）を形成する。接触領域（３６’）はｎ＋注入により、接触（３６）より低い抵抗を有する。その後、フォトレジスト層を除去する。以後、フォトレジスト又はマスクの堆積、パターン形成及び除去については、いちいち述べない。当業者はそのような工程の必要性を知るであろう。
【００１４】
ポリシリコン形成工程では、ＴＥＯＳ酸化物のような絶縁材料層を、全基板（２０）の表面（３０）上に形成する。図４に示されるように、酸化物層（４０）は、典型的な場合、３５０オングストロームの厚さである。約６００オングストロームの厚さをもつアモルファス多結晶シリコン層（４２）は、酸化物層（４０）上に、化学気相堆積によって堆積させてよい。層（４２）上にマスクをパターン形成し、抵抗基体（３８）との第１の接触（４６）として、接触を形成する中で、アモルファス多結晶シリコン層（４２）及び酸化物層（４０）を抵抗基体（３８）のシリコンまで貫くプラズマエッチングプロセスにより、エミッタ窓（４４）がエッチングされる。
【００１５】
図５は化学気相堆積プロセスにより、アモルファス多結晶シリコン層（４２）上に、典型的な場合３１００オングストロームの厚さのポリシリコンの層（４８）を全面に堆積させた後の基板（２０）の断面図である。アモルファス多結晶シリコン上に層を形成するのに加えて、ポリシリコンの層（４８）が窓（４４）を満し、抵抗基体（３８）との接触を作り、第１の抵抗接触（４６）を規定する。ドープエミッタプロセスの一部として、ポリシリコンの層（４８）に図６に示されるように、ｐ−ドープポリシリコンを形成するため、ホウ素のようなｐ形ドーパントが注入されるが、ホウ素には限定されない。ポリシリコンのドーピングは、他の周知の方法によってもできる。本発明では注入は必要ではないが、プロセス工程をつけ加えることなく、既存のプロセスで作製中のフィールドプレート抵抗（２２）には寄与する。ｐ形ドーパントは接触（４６）中に促進された接触領域（４６’）を形成する。促進された接触領域（４６’）は、接触（４６）より低い抵抗値をもつ。
【００１６】
注入に続いて、ポリシリコンの層（４８）にハードマスクを形成し、次にプラズマエッチングプロセスによってエッチングされる。ポリシリコンの層（４８）がエッチングされる時、ポリシリコンの層（４８）の不要の領域が除去されるだけでなく、アモルファス多結晶シリコン層（４２）及びＴＥＯＳ層（４０）の不要の領域も、エッチング除去される。フィールドプレート（５０）を形成する残ったポリシリコンが、図７に示されている。ポリシリコンの層（４８）の残った部分は、抵抗基体（３８）の本質的に全体の上に延びる。フィールドプレート（５６）のドープポリシリコンは、窓（４４）及び促進接触領域（４６’）中のドープポリシリコンを通った抵抗基体（３８）への導電路を作る。熱処理工程中、アモルファス多結晶シリコン層（４２）は、ポリシリコンの層（４８）中に入り、一体となり、ポリシリコン層（４８’）を形成する。ポリシリコン（４８’）は抵抗基体（３８）の本質的に全体上に延び、酸化物層（４０）により、それから分離される。レイアウト、設計及び作製則により、ポリシリコン層（４８’）は別の窓を形成すべき領域（図７の右側）から、エッチング除去される。
【００１７】
他の工程は本発明では必要ないが、既存のプロセスでは存在し、エミッタ接触（図示されていない）のポリシリコン構造の周辺及びポリシリコン層（４８）又は（４８’）で形成されたフィードプレート（５０）の周囲に、スペーサ（５２）を形成する。ＴＥＯＳ酸化物のような絶縁性材料の層を、基板（２０）の全体上に堆積させる。ドライエッチングプロセスにより、不要な絶縁性材料を除去すると、図８に示されるように、ポリシリコン構造の周囲にスペーサ（５２）が残る。スペーサ（５２）は表面（３０）で典型的な場合、１５００オングストロームの幅である。既存のプロセスにおいて、スペーサ（５２）は同じ基板上に作製される金属−酸化物−半導体デバイス又は自己整合デバイスに適合するように、ポリシリコン構造の周囲に置かれる。スペーサ（５２）は第２の抵抗接触（５８）と自己整合し、抵抗基体（３８）上の領域が、より多く使えるようになる。本発明では必要ではないが、プロセス工程を変えたり追加することなく、この工程は既存のプロセスでフィールドプレート抵抗（２２）を作製するのに寄与する。
【００１８】
図９に示されるように、表面注入工程で、コレクタ接触（３６）の促進接触領域（３６’）に、ひ素又はリンのようなｎ形ドーパントを注入するが、これらのドーパントには限定されない。注入により、促進接触領域（３６’）及びコレクタ接触（３６）の抵抗が下る。注入をｎタブコレクタ接触に限定するため、マスク（図示されていない）を形成すると、埋込み層（２８）まで下方に延びる深いｎ＋コレクタ接触ができる。
【００１９】
本発明では必要ないが既存のプロセスには存在する更に別の工程は、図１０に示されているベース促進注入である。ベース促進注入において、抵抗を下るために、エミッタ接触（図示されていない）のポリシリコン構造及びフィールドプレート（５０）に再びホウ素のようなｐ形ドーパントが注入されるが、ホウ素に限定されない。（５４）と示されたフォトレジストマスクは注入を避けるべき領域をマスクする。より重要なことは、抵抗基体（３８）中の第２の抵抗接触（５８）が形成される領域（５６）で、自己整合ｐ＋注入が実現されることである。
【００２０】
当業者には周知のように、電気的及び熱的雑音の遮断のため、活性領域（２４）周囲に、溝（６０）が形成される。その工程は示されていないが、最終的（６０）な溝（６０）は図１１に示されている。溝（６０）の形成中、マスクが形成され、たとえばプラズマエッチングプロセスにより、溝がエッチングされる。ｐ＋注入により、溝（６０）の底に注入領域（６２）が形成される。溝に側壁酸化物が形成され、溝はポリシリコンで満される。熱処理により、注入されたドーパントが窓（４４）下の抵抗基体（３８）中に拡散し、接触（４６）を形成する。
【００２１】
図１１に示されるように、一括して誘電体層（６６）として示される酸化物のような絶縁性材料の１ないし複数の層に、平坦化工程を施す。好ましい実施例において、ＴＥＯＳの層、プラズマ促進ＴＥＯＳの層及びホウ素−リンＴＥＯＳの層が形成される。表面を平滑にするために、熱処理工程で、層（６６）を再流動化させる。
【００２２】
図１２に示されるように、窓（６８，７０）及び（７２）を開けるために、誘電体層（６６）をマスクし、ドライエッチングプロセスによってエッチングするが、この方法に限定されない。窓（６８）はポリシリコンフィールドプレート（５０）まで開ける。窓（７０）はｐ＋領域（５６）まで開ける。窓（７２）はコレクタ接触（３６）まで開ける。
【００２３】
図１３に示されるように、白金シリサイドのような第１の障壁層（７４）を各窓（６８，７０）及び（７２）のそれぞれの中に形成してよいが、この材料には限定されない。白金を基板上に堆積させ、シリコンと接触する所で、シリコンと反応するよう加熱される。当業者には周知のように、未反応の白金はエッチング除去される。窓（６８）中の第１の障壁層（７４）は領域（５６）内でドープシリコン中に形成され、抵抗（２２）への第２の接触（７６）を形成する。窓（７２）中の第１の障壁層（７４）は、接触（３６）のｎ＋ドープシリコン中に形成される。
【００２４】
図１４に示されるように、タングステンのような第２の障壁層（７６）を、第１の障壁層（７４）上に堆積させるが、タングステンには限定されない。第２の障壁層（７６）は、タングステンを用いる時、当業者には周知のように、スパッタリングプロセスにより形成してよいが、それには限定されない。障壁層は増やしても、減してもよい。
【００２５】
導電体又はトレースを形成する際、アルミニウム又は銅のような金属層（８０）を、当業者には周知のように、最上面全体上に、図１５に示されるように堆積させるが、これらの材料に限定されない。図１５に示された実施例において、金属層（８０）は金属の第１層であるが、本発明はそれには限定されない。本発明は集積回路を作製する金属多層プロセス中の任意の金属層に適用できる。
【００２６】
層（８０）中の不要の金属は、当業者には周知のように除去され、図１６及び１７に示されるように、上に延びるトレースを有するフィールドプレート抵抗（２２）が得られる。金属層（８０）はエミッタ（図示されていない）及びフィールドプレート（５０）へのリード（８２）、第２の抵抗接触（５８）へのリード（８４）、接触（３６）へのリード（８６）及び一部分のトレース（９０）が抵抗基体（３８）上にルート形成されたトレース（８８）を形成する。図１５に示されたフィールドプレート抵抗（２２）は、抵抗（２２）が中に作製される集積回路（９８）の一部を示す。抵抗（２２）の基体（３８）上の増加した領域を有するフィールドプレート抵抗（２２）は、抵抗への接触を形成するのと同じ金属層中で、抵抗（２２）の基体（３８）上に、他の金属導電体のルートを形成するために使用できる。
【００２７】
図１７は図１６のフィールドプレート抵抗（２２）の上面図で、抵抗基体（３８）上の導電体（９０）の１つの可能なルート形成を示す。抵抗基体（３８）の幅（９２）は、抵抗基体（３８）の端部で、第１の抵抗接触（４６）及び第２の抵抗接触（５８）の幅（９４）より狭いように示されているが、本発明はそれには限定されない。抵抗基体（３８）上の本質的に全ての領域が、レイアウト、設計及び作製則にのみ従って、トレース又は金属導電体のルートを形成するのに使用できる。
【００２８】
このようにして作製されたフィールドプレート抵抗（２２）は、抵抗基体（３８）上に、導電体又はトレース（９０）のルートを形成するための増大した領域をもつ。レイアウト、設計及び作製則が、導電体のルート形成のために抵抗基体（３８）上の領域を使用する上での制限要因となる可能性がある。
【００２９】
本発明は任意の周知のプロセスで作製してよく、ＢＩＣＭＯＳ（相補バイポーラ）プロセスで容易に作製できるが、プロセスのすべての工程が含まれているわけではなく、あるいは全ての工程の全ての詳細がここに含まれているわけではないが、当業者にとっては十分な開示がされている。開示された工程は、ポリシリコンエミッタプロセスに用いるものである。ルート形成のために増加された領域を有するポリシリコンフィールドプレート抵抗は、プロセス工程を加えることなく、このプロセスで作製できる。その上、ルート形成するための増加した領域を有するポリシリコンフィールドプレート抵抗は、ポリシリコンエミッタプロセスのすべての工程より少い工程で作製することができる。
【００３０】
本発明について、シリコン基板上に作製するように述べてきたが、本発明はそれには限定されない。任意の半導体を使用することができる。ｐ形ドープ領域の抵抗について述べてきたが、本発明はそれには限定されず、本発明はドーピングの他の形のフィールドプレート抵抗を作製するために使用できる。
【図面の簡単な説明】
【図１】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図２】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図３】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図４】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図５】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図６】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図７】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図８】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図９】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図１０】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図１１】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図１２】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図１３】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図１４】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図１５】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図１６】本発明に従い、上に増加したルート形成領域を有するフィールドプレート抵抗を含む集積回路作製方法における工程を示す一連の半導体基板の断面図である。
【図１７】抵抗上にトレースをめぐらす１つの可能性を示す図６上の増加したルート形成領域を有するフィールドプレート抵抗の上面図である。
【図１８】金属フィールドプレートを有する従来技術の抵抗の断面図である。
【図１９】ポリシリコンフィールドプレートを有する従来技術の抵抗の断面図である。
【符号の説明】
２０ 半導体基板、基板
２２ フィールドプレート抵抗、抵抗
２４ 活性領域
２６ くぼみ
２８ 埋込みｎ＋層、埋込み層
３０ 上部表面、表面
３２，３４ くぼみ
３６ 接触
３６’ 接触領域
３８ 抵抗基体
４０ 酸化物層
４２ 層
４４ 窓
４６ 第１の接触
４６’ 接触領域
４８，４８’ 層
５０ フィールドプレート
５２ スペーサ
５４ フォトレジストマスク
５６ フィールドプレート
５８ 第２の抵抗接触
６０ 溝
６２ 注入領域
６６ 誘電体層
６８，７０，７２ 窓
７４ 第１の障壁層
７６ 第２の接触
８０ 金属層
８２，８４，８６ リード
８８ トレース
９０ トレース、導電体
９２，９４ 幅
９８ 集積回路
Claims (10)
- 基板の活性領域中に抵抗を形成し、前記抵抗はその端部に近接して第１（４６）及び第２（５８）の接触領域を有する抵抗基体（３８）を有する工程：
前記抵抗基体上に絶縁性材料の第１の層（４０）を形成する工程：
第１の接触領域（４６）に接続するため、絶縁性材料の第１の層（４０）を貫いて、窓（４４）を形成する工程：
絶縁性材料の第１の層（４０）上にポリシリコンの層（４８）を形成し、前記第１の接触領域（４６）と接触を形成するポリシリコンのフィールドプレート（５０）を規定するため、前記第２の接触領域上の領域を少なくとも含む領域に対応するポリシリコン層（４８）及び絶縁性材料の第１の層（４０）をエッチング除去する工程：
ポリシリコンのフィールドプレート（５０）上に、絶縁性材料の第２の層（６６）を形成する工程：
ポリシリコンのフィールドプレート（５０）及び第２の接触領域（５８）に接続するため、絶縁性材料の第２の層（６６）を貫いて、窓（６８，７０）を形成する工程：
このように形成された構造物の最上部表面に金属層（８０）を形成する工程：及び
不要な金属層（８０）をエッチング除去し、これにより、ポリシリコンのフィールドプレート（５０）への接触（８２）と、第２の接触領域（５８）への接触（８４）とともに、ポリシリコンのフィールドプレート上に導電体（９０）を形成する工程：
を含むフィールドプレート抵抗を含む集積回路の作製方法。 - 前記基板の活性領域内に抵抗を形成する工程は、前記活性領域をドーピングして抵抗基体（３８）を形成するドーピングする工程を含む請求項１記載のフィールドプレート抵抗を含む集積回路の作製方法。
- 絶縁性材料の第１の層（４０）を形成する工程は、酸化物の層を堆積させることを含む請求項１記載のフィールドプレート抵抗を含む集積回路の作製方法。
- 絶縁性材料の第１の層を貫いて窓（４４）を形成する工程は、絶縁性材料の第１の層を貫いてエッチングして窓を形成することを含む請求項１記載のフィールドプレート抵抗を含む集積回路の作製方法。
- 絶縁性材料の第２の層を貫いて窓（６８，７０）を形成する工程は、絶縁性材料の第２の層を貫いてエッチングして窓を形成することを含む請求項１記載のフィールドプレート抵抗を含む集積回路の作製方法。
- 前記活性領域をドーピングして抵抗基体（３８）を形成するドーピングする工程は、ドーパントを注入することを含む請求項２記載のフィールドプレート抵抗を含む集積回路の作製方法。
- ポリシリコンのフィールドプレート（５０）を形成する工程は、
前記絶縁材料の第１の層（４０）上にポリシリコンの層（４８）を形成すること：及び
ポリシリコンのフィールドプレート（５０）を形成するため、前記ポリシリコンの層（４８）をエッチングすること
を含む請求項１記載のフィールドプレート抵抗を含む集積回路の作製方法。 - ポリシリコンのフィールドプレート（５０）の周囲にスペーサ（５２）を形成する工程を更に含む請求項７記載のフィールドプレート抵抗を含む集積回路の作製方法。
- ポリシリコンのフィールドプレート（５０）を形成するため、ポリシリコンをエッチングする前に、ポリシリコン層（４８）中にドーパントを注入することを更に含む請求項７記載のフィールドプレート抵抗を含む集積回路の作製方法。
- 金属層（８０）を形成する工程は、集積回路の作製の際の金属の第１のレベルを形成する工程を含む請求項１記載のフィールドプレート抵抗を含む集積回路の作製方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/650,606 US6458669B1 (en) | 2000-08-30 | 2000-08-30 | Method of manufacturing an integrated circuit |
| US09/650606 | 2000-08-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002134625A JP2002134625A (ja) | 2002-05-10 |
| JP4058710B2 true JP4058710B2 (ja) | 2008-03-12 |
Family
ID=24609571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001260998A Expired - Fee Related JP4058710B2 (ja) | 2000-08-30 | 2001-08-30 | 集積回路の作製方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6458669B1 (ja) |
| EP (1) | EP1184909B1 (ja) |
| JP (1) | JP4058710B2 (ja) |
| KR (1) | KR100847233B1 (ja) |
| DE (1) | DE60121685T2 (ja) |
| TW (1) | TW525299B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7439146B1 (en) * | 2000-08-30 | 2008-10-21 | Agere Systems Inc. | Field plated resistor with enhanced routing area thereover |
| US20070096260A1 (en) * | 2005-10-28 | 2007-05-03 | International Business Machines Corporation | Reduced parasitic and high value resistor and method of manufacture |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4140817A (en) | 1977-11-04 | 1979-02-20 | Bell Telephone Laboratories, Incorporated | Thick film resistor circuits |
| SE7900379L (sv) * | 1978-01-25 | 1979-07-26 | Western Electric Co | Halvledare-integrerad-krets |
| JPS5621359A (en) * | 1979-07-31 | 1981-02-27 | Fujitsu Ltd | Semiconductor device |
| JPS56167360A (en) * | 1980-05-26 | 1981-12-23 | Mitsubishi Electric Corp | Diffused resistance element in semiconductor device |
| JPS5799764A (en) * | 1980-12-12 | 1982-06-21 | Toshiba Corp | Semiconductor device |
| JPS60231352A (ja) * | 1984-04-28 | 1985-11-16 | Fujitsu Ltd | 半導体装置 |
| US4786612A (en) * | 1986-02-03 | 1988-11-22 | Intel Corporation | Plasma enhanced chemical vapor deposited vertical silicon nitride resistor |
| US5326726A (en) * | 1990-08-17 | 1994-07-05 | Analog Devices, Inc. | Method for fabricating monolithic chip containing integrated circuitry and suspended microstructure |
| US5521576A (en) | 1993-10-06 | 1996-05-28 | Collins; Franklyn M. | Fine-line thick film resistors and resistor networks and method of making same |
| JP2932940B2 (ja) | 1994-06-08 | 1999-08-09 | 株式会社デンソー | 薄膜抵抗体を有する半導体装置の製造方法 |
| US5683928A (en) | 1994-12-05 | 1997-11-04 | General Electric Company | Method for fabricating a thin film resistor |
| US5567644A (en) | 1995-09-14 | 1996-10-22 | Micron Technology, Inc. | Method of making a resistor |
| US5976392A (en) | 1997-03-07 | 1999-11-02 | Yageo Corporation | Method for fabrication of thin film resistor |
| US6069398A (en) | 1997-08-01 | 2000-05-30 | Advanced Micro Devices, Inc. | Thin film resistor and fabrication method thereof |
-
2000
- 2000-08-30 US US09/650,606 patent/US6458669B1/en not_active Expired - Lifetime
-
2001
- 2001-08-17 EP EP01307010A patent/EP1184909B1/en not_active Expired - Lifetime
- 2001-08-17 DE DE60121685T patent/DE60121685T2/de not_active Expired - Lifetime
- 2001-08-29 TW TW090121355A patent/TW525299B/zh not_active IP Right Cessation
- 2001-08-30 JP JP2001260998A patent/JP4058710B2/ja not_active Expired - Fee Related
- 2001-08-30 KR KR1020010052995A patent/KR100847233B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE60121685T2 (de) | 2007-08-02 |
| EP1184909A2 (en) | 2002-03-06 |
| JP2002134625A (ja) | 2002-05-10 |
| EP1184909A3 (en) | 2004-10-13 |
| KR100847233B1 (ko) | 2008-07-18 |
| EP1184909B1 (en) | 2006-07-26 |
| TW525299B (en) | 2003-03-21 |
| US6458669B1 (en) | 2002-10-01 |
| DE60121685D1 (de) | 2006-09-07 |
| KR20020018164A (ko) | 2002-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4824796A (en) | Process for manufacturing semiconductor BICMOS device | |
| EP0139371B1 (en) | Process for manufacturing a mos integrated circuit employing a method of forming refractory metal silicide areas | |
| US7045409B2 (en) | Semiconductor device having active regions connected together by interconnect layer and method of manufacture thereof | |
| JP3301062B2 (ja) | 隆起したソース及びドレインを有する高性能ｍｏｓｆｅｔ素子及びその形成方法 | |
| EP0036082A1 (en) | A self-aligned process for providing an improved high performance bipolar transistor | |
| US5320972A (en) | Method of forming a bipolar transistor | |
| US4486266A (en) | Integrated circuit method | |
| US5187109A (en) | Lateral bipolar transistor and method of making the same | |
| KR101050867B1 (ko) | 표준 편차가 낮은 고 저항값 분할 폴리 ｐ-저항 | |
| US4648909A (en) | Fabrication process employing special masks for the manufacture of high speed bipolar analog integrated circuits | |
| JPH06342802A (ja) | 高性能半導体装置及びその製造方法 | |
| JPH0630359B2 (ja) | バイポーラトランジスタの製造方法 | |
| US7015551B2 (en) | Semiconductor device and method of fabricating same | |
| EP0193934A2 (en) | Semiconductor integreated circuit device and method of manufacturing the same | |
| JP5176050B2 (ja) | 上に増加したルート形成領域を有するフィールドプレート抵抗 | |
| JP4058710B2 (ja) | 集積回路の作製方法 | |
| US6740562B2 (en) | Manufacturing method of a semiconductor device having a polysilicon electrode | |
| US6750528B2 (en) | Bipolar device | |
| RU2244985C1 (ru) | Способ изготовления комплементарных вертикальных биполярных транзисторов в составе интегральных схем | |
| JPH06168953A (ja) | バイポーラトランジスタ | |
| KR100346822B1 (ko) | 저항소자 및 트랜지스터를 포함하는 반도체 장치 형성방법 | |
| KR0123686Y1 (ko) | 바이폴라 트랜지스터 | |
| JP2000077419A (ja) | 半導体装置及びその製造方法 | |
| JPH08102469A (ja) | バイポーラ・トランジスタ | |
| JPS60103642A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060705 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061005 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061011 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070322 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070620 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070625 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071112 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20071206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071206 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131228 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |