Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4059183B2 - 絶縁体薄膜の製造方法 - Google Patents
[go: Go Back, main page]

JP4059183B2 - 絶縁体薄膜の製造方法 - Google Patents

絶縁体薄膜の製造方法 Download PDF

Info

Publication number
JP4059183B2
JP4059183B2 JP2003347931A JP2003347931A JP4059183B2 JP 4059183 B2 JP4059183 B2 JP 4059183B2 JP 2003347931 A JP2003347931 A JP 2003347931A JP 2003347931 A JP2003347931 A JP 2003347931A JP 4059183 B2 JP4059183 B2 JP 4059183B2
Authority
JP
Japan
Prior art keywords
thin film
film
substrate
atomic layer
insulator thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003347931A
Other languages
English (en)
Other versions
JP2005116727A (ja
Inventor
智之 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003347931A priority Critical patent/JP4059183B2/ja
Priority to US10/957,948 priority patent/US7189660B2/en
Priority to KR1020040079501A priority patent/KR101078498B1/ko
Priority to DE102004048679.4A priority patent/DE102004048679B4/de
Priority to TW093130432A priority patent/TWI261879B/zh
Publication of JP2005116727A publication Critical patent/JP2005116727A/ja
Priority to US11/644,236 priority patent/US7473994B2/en
Application granted granted Critical
Publication of JP4059183B2 publication Critical patent/JP4059183B2/ja
Priority to US12/349,374 priority patent/US7622401B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01342—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid by deposition, e.g. evaporation, ALD or laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6339—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE or pulsed CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01344—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid in a nitrogen-containing ambient, e.g. N2O oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6518—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer
    • H10P14/6524—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer the substance being nitrogen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6529—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour
    • H10P14/6532—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour by exposure to a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69392—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing hafnium, e.g. HfO2

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、膜中の金属の濃度勾配を自在に制御することが容易な絶縁体薄膜の製造方法に関するものである。
ＭＯＳトランジスタの微細化は、既に０．１μｍのゲート長を目前としている。この微細化により、さらなる素子の高速化、低消費電力化、素子の占有面積の縮小化がもたらされる。また最近では、同じチップ面積において、より多くの素子が搭載できるようになったことから、ＬＳＩそのものの多機能化が実現している。しかしながら、微細化の追求は０．１μｍルールを境に大きな壁にぶつかることが予想されている。その壁のひとつに、トランジスタのゲート酸化膜を薄膜化することの限界がある。従来のトランジスタのゲート絶縁膜は、固定電荷をほとんど含有しないこと、チャネル部のシリコンとの境界にほとんど界面準位を形成しないことという素子動作上不可欠な２つの特性を満足できることから酸化シリコン（ＳｉＯ2）が用いられてきた。また酸化シリコンは、簡単に制御性良く薄い膜を形成できることから、素子の微細化にも有効であった。
しかしながら、ＳｉＯ2の比誘電率は３．９と低く、ゲート長が０．１μｍ以降の世代のトランジスタでは、トランジスタの性能を満足するために３ｎｍ以下の膜厚が要求される。この膜厚ではキャリアが膜中を直接トンネリングし、ゲート／基板間のリーク電流が増加する問題起こることが予測される。
そこで、ＳｉＯ2よりも比誘電率が大きい材料を用いてゲート絶縁膜を厚く形成し、トンネリング現象を防ぐことが研究されている。比誘電率が大きい材料として酸化アルミニウム（Ａｌ2Ｏ3）、酸化ジルコニウム（ＺｒＯ2）、酸化ハフニウム（ＨｆＯ2）等の金属酸化膜が検討されている（例えば、特許文献１参照。）。これらの酸化膜は比誘電率が高いために酸化シリコンに比べ同じゲート容量を得るのに膜厚を数倍厚くすることができ、トンネリング現象を押さえられる有望な材料と考えられている。
しかしながら、現行の酸化シリコンに用いられているポリシリコン（Ｐｏｌｙ−Ｓｉ）電極を用いたトランジスタの製造工程においては、１０００℃以上の活性化アニーリングが必要である。ところが、ＺｒＯ2、ＨｆＯ2等の高誘電率膜（Ｈｉｇｈ−ｋ膜ともいう）は、熱耐性が低く、結晶化を起こすこと、およびシリコン（Ｓｉ）基板とシリサイド反応を起こすことにより、リーク電流が増大するという問題がある。これらを解決するためにシリコン（Ｓｉ）および窒素（Ｎ）を添加したＨｆ（Ｚｒ）ＳｉＯ、Ｈｆ（Ｚｒ）ＳｉＯＮを用いることにより耐熱性が向上し、リーク電流が低減できることが知られている（例えば、特許文献２参照。）。
特開２００３−６９０１１号公報 特開２０００−５８８３２号公報
解決しようとする問題点は、従来技術でＨｉｇｈ−ｋ膜を形成した場合、Ｈｉｇｈ−ｋ膜とＳｉ基板およびＰｏｌｙ−Ｓｉ電極界面において固定電荷が発生し、しきい値電圧（Ｖｔｈ）のシフトおよび移動度劣化が生じるという点である。また、ＰＭＯＳトランジスタにおいて、ゲート電極にドープしたボロンがその後の熱処理により高誘電体膜を突き抜け基板側へ拡散してしまうという点である。このボロンの突き抜けは、窒素を添加することにより抑制できるということが知られているが、従来技術で窒素を添加した場合、基板まで窒素が入り界面準位が増大してしまうという問題が生じる点である。
本発明の絶縁体薄膜の製造方法は、原子層蒸着法を用いて基板上に薄膜を形成する絶縁体薄膜の製造方法であって、前記基板の処理表面にシリコン原子層を形成し、前記シリコン原子層上に酸素原子層を形成する第１工程と、前記基板の処理表面に金属原子層を形成し、前記金属原子層上に酸素原子層を形成する第２工程とを有し、前記第１工程および前記第２工程の実施回数を制御することにより前記絶縁体薄膜中の前記金属原子の濃度を、前記基板側で金属原子を含まない、もしくは金属原子の濃度が薄くなるような濃度勾配を有するように制御し、窒素を含む雰囲気中でプラズマを発生させた状態で前記絶縁体薄膜中に窒素を添加する工程を備え、前記プラズマはパルス電源により放電を行うことを特徴とする。
本発明の絶縁体薄膜の製造方法は、原子層蒸着法を用いて、基板の処理表面にシリコン原子層を形成し、前記シリコン原子層上に酸素原子層を形成する第１工程と、原子層蒸着法を用いて、基板の処理表面に金属原子層を形成し、前記金属原子層上に酸素原子層を形成する第２工程とを有することから、１原子層の厚さで、酸化シリコン膜と酸化金属膜とを成膜することができる。そして、第１工程と第２工程の実施回数を制御することにより、絶縁体薄膜は金属原子が濃度勾配を有する状態に形成されることが可能になる。したがって、絶縁体薄膜の界面では金属原子を含まないようにする、もしくは金属原子の濃度を非常に薄くすることができる。よって、高誘電率な膜を厚く形成することが可能になるので、本発明の絶縁体薄膜の製造方法により形成される絶縁体薄膜では、ボロン突き抜けが生じず、ＭＯＳＦＥＴのゲート絶縁膜に用いた場合には、Ｖｔｈシフトおよび移動度劣化のない良好な高誘電体薄膜となるという利点がある。
本発明は、基板および電極界面の固定電荷を低減し、さらに界面準位の増大なしにボロンの突き抜けを抑制することで、Ｖｔｈシフトおよび移動度劣化のない良好なＭＯＳＦＥＴを形成できる絶縁体薄膜を提供するという目的を、原子層蒸着法を用いて基板の処理表面にシリコン原子層を形成し、このシリコン原子層上に酸素原子層を形成する第１工程と、原子層蒸着法を用いて基板の処理表面に金属原子層を形成し、この金属原子層上に酸素原子層を形成する第２工程との実施回数を制御することにより絶縁体薄膜中の金属原子の濃度を制御することによって、絶縁体薄膜中に含まれる金属原子に濃度勾配をつけることで実現した。
本発明の絶縁体薄膜の製造方法に係る一実施例を、図１の製造工程図、図２の製造装置の概略構成図、図３の原子層蒸着法〔ＡＬＤ（Atomic Layer Deposition）法〕による成膜方法の説明図および図４の窒素ドーピングの説明図によって説明する。
まず、図２の概略構成図によって、本発明の絶縁体薄膜の製造方法で用いられる原子層蒸着装置を説明する。
図２に示すように、薄膜形成装置１０は、チャンバ２０を備えている。このチャンバ２０には図示はしない外部の加熱装置が備えられ、この加熱装置によってチャンバ２０が加熱されるようになっている。上記チャンバ２０の内部には絶縁体薄膜が成膜される基板３１を載置するステージ（サセプタ）２１が設けられている。上記ステージ２１の基板載置面に対向する位置には原料ガスを供給するシャワーヘッド２２が設けられている。また、上記チャンバ２０の底部には、チャンバ２０内の原料ガスを排出するための排気口２３が設けられ、この排気口２３は図示をしない真空排気装置に接続されている。上記シャワーヘッド２２には、ガス導入口２３およびガス切替バルブ２４がチャンバ２０の内部側より順に設けられている。上記ガス切替バルブ２４には、例えば第１原料ガス、第２原料ガスおよびパージ用不活性ガスをそれぞれ供給する供給管２５、２６、２７が接続されている。本図における供給管は３本であるが、その本数は使用する原料ガス種によって適宜増加することができる。なお、図面中の矢印はガスの流れる方向を模式的に示したものである。
上記薄膜形成装置１０では、チャンバ２０内に絶縁体薄膜が成膜される基板３１を載置した後、排気装置（図示せず）によりチャンバ２０内を一旦、真空状態にする、その後、供給管２５、２６よりガス切替バルブ２４を通して原料ガスをチャンバ２０内に導入するとともに排気装置によりチャンバ２０内のガスの一部を排気して、チャンバ２０内を所定の圧力に保持する。このような状態で基板３１表面に成膜を行う。成膜の詳しいプロセスは後述する。その際、チャンバ２０は加熱装置（図示せず）によって所望の温度に加熱することができる。そして成膜が完了した後、チャンバ２０内をパージして大気圧とし、基板３１を取り出す。
次に、絶縁体薄膜の製造方法を、図１の製造工程図によって説明する。図１では、一例として、本発明の絶縁体薄膜の製造方法により形成される絶縁体薄膜をゲート絶縁膜に用いた絶縁ゲート型電界効果トランジスタ（例えばＭＯＳＦＥＴ）の製造工程を説明する。
図１（１）に示すように、基板１００には、例えば半導体基板としてシリコン基板を用いる。既知の製造方法により、基板１００に素子分離となる絶縁領域１０１を形成する。図面では局所酸化法（ＬＯＣＯＳ法）により形成した絶縁領域１０１を示したが、トレンチアイソレーション技術により形成される絶縁領域であってもよい。
上記基板１００の表面を洗浄する。この洗浄は、例えば、アンモニア、過酸化水素水および純水を混合した溶液を用いて行い、基板１００表面の汚染を除去する。さらに引き続き、例えば、ＨＦ／Ｈ2Ｏ比が１／１００のフッ酸水溶液に６０秒間浸して基板１００表面の自然酸化膜を除去する。
次に、図１（２）に示すように、原子層蒸着法〔ＡＬＤ（Atomic Layer Deposition）法〕によって、上記基板１００上に酸化シリコン（ＳｉＯ2）層および酸化ハフニウム（ＨｆＯ2）層からなる絶縁体薄膜１０２を形成する。この絶縁体薄膜１０２は、基板１００界面および表面近傍は酸化シリコン（ＳｉＯ2）リッチな状態とし、図１（３）に示すように、膜中央部のハフニウム（Ｈｆ）濃度を高くするように酸化シリコン（ＳｉＯ2）と酸化ハフニウム（ＨｆＯ2）の成膜を原子層レベルで制御する。
上記成膜条件の一例は、成膜温度を２００℃〜５００℃、成膜雰囲気の圧力を１３．３Ｐａ〜１３３Ｐａ、オゾン（Ｏ3）の流量を１０ｓ／ｃｍ3〜５００ｓ／ｃｍ3（標準状態）、シリコン（Ｓｉ）原料ガスおよびハフニウム（Ｈｆ）原料ガスの流量を１０ｓ／ｃｍ3〜５００ｓ／ｃｍ3（標準状態）の範囲で、酸化シリコン中の酸化ハフニウム量を制御することで、絶縁体薄膜中のハフニウム濃度を決定する。
具体的なＡＬＤ（Atomic Layer Deposition）法による成膜方法の一例を図３によって説明する。
基板（シリコン基板）１００表面にフッ化水素（ＨＦ）またはフッ化水素イオン（ＨＦ+）によるケミカル酸化膜を形成した後、以下のように酸化ハフニウム（ＨｆＯ2）膜、酸化シリコン（ＳｉＯ2）膜を成膜する。
第１工程を行う。Ｓｉ原料ガスとして、例えば四塩化シリコン（ＳｉＣｌ4）を供給することにより、Ｓｉ原料を基板１００上に化学吸着させる。その後、不活性なガス（Ｎ2または希ガス）でパージを行うことにより、基板１００上には吸着した塩化シリコン（ＳｉＣｌx）のみ残ることになる。次に、上記塩化シリコン（ＳｉＣｌx）が化学吸着した基板１００上に酸化剤（例えばＨ2ＯまたはＯ3）を供給することにより、酸化シリコン（ＳｉＯ2）が形成される。その後、不活性なガス（Ｎ2または希ガス）でパージを行うことにより、酸化剤を排気することで基板１００上には酸化シリコン（ＳｉＯ2）のみが残る。これによって、０．１ｎｍ程度（１原子層程度）の酸化シリコンの極薄膜が形成される。
第２工程を行う。Ｈｆ原料ガスとして、例えば四塩化ハフニウム（ＨｆＣｌ4）を供給することにより、Ｈｆ原料を基板１００上に化学吸着させる。その後、不活性なガス（Ｎ2または希ガス）でパージを行うことにより、基板３１上には吸着した塩化ハフニウム（ＨｆＣｌx）のみ残ることになる。次に、上記塩化ハフニウム（ＨｆＣｌx）が化学吸着した基板１００上に酸化剤（例えばＨ2ＯまたはＯ3）を供給することにより、酸化ハフニウム（ＨｆＯ2）が形成される。その後、不活性なガス（Ｎ2または希ガス）でパージを行うことにより、酸化剤を排気することで基板１００上には酸化ハフニウム（ＨｆＯ2）のみが残る。これによって、０．１ｎｍ程度（１原子層程度）の酸化ハフニウムの極薄膜が形成される。
上記酸化シリコン（ＳｉＯ2）を形成する第１工程および上記酸化ハフニウム（ＨｆＯ2）を形成する第２工程のサイクルを制御することにより、ハフニウム（Ｈｆ）濃度および濃度プロファイルは自由に制御することができる。このような成膜方法を採用することにより、前記図１（３）に示すように、絶縁体薄膜１０２の界面およびその界面近傍ではハフニウム濃度が非常に薄くシリコンリッチな膜となり、絶縁体薄膜１０２の中央付近では、ハフニウム濃度が濃くハフニウムリッチな膜となる絶縁体薄膜（ＨｆＳｉＯ膜）１０２を形成することができた。
上記ハフニウム原料としては、ＨｆＣｌ4（ハフニウムクロライド）、ＴＤＭＡＨｆ(テトラジメチルアミノハフニウム)、ＴＤＥＡＨｆ(テトラジエチルアミノハフニウム)、ＴＥＭＡＨｆ（テトラメチルエチルアミノハフニウム）、ＨＴＴＢ（テトラターシャリーブトキシハフニウム）を用いることができる。またシリコン原料としては、ＳｉＣｌ4(シリコンクロライド)、ＴＭＤＳＯ（テトラメチルジシロキサン）、ＴＤＭＡＳ（トリスジメチルアミノシラン）、ＴＤＭＡＳｉ（テトラジメチルアミノシラン）、ＴＤＥＡＳｉ（テトラジエチルアミノシラン）、ＴＤＭＡＨｆ（テトラメチルエチルシラン）等を用いることができる。
次に、上記形成された絶縁体薄膜１０２に対して窒化処理を行う。この窒化処理は、例えばプラズマ窒素雰囲気中に絶縁体薄膜１０２を曝すことにより行う。上記プラズマは、好ましくはパルス電源により放電させる。以下にこのときの条件の一例を示す。窒化処理の雰囲気の圧力を０．１３３Ｐａ〜１３．３Ｐａ、窒素（Ｎ2）流量を５０ｓ／ｃｍ3〜５００ｓ／ｃｍ3（標準状態）、ＲＦパワーを０．１ｋＷ〜１．５ｋＷ、パルス周期を５０μｓ〜２００μｓ、パルスｄｕｔｙを１０％〜８０％（例えば２０％）、窒化処理温度を室温（例えば２３℃）〜４００℃、窒化処理時間を５秒〜１２０秒とした。このようなパルス放電により、高エネルギーな窒素イオンが減少し、図４に示すように、絶縁体薄膜１０２中の窒素プロファイルは連続放電で窒化した場合と比較し、シャープになり、基板界面の窒素濃度が低減する。これにより、基板界面における界面準位が低減しトランジスタ特性が向上する。
上記処理を行った後、絶縁体薄膜１０２の膜質を向上させるため、窒素雰囲気にてアニーリングを行う。このアニーリングはＲＴＡ（Rapid Thermal Annealing）を採用する。ＲＴＡの条件としては、一例として、１０００℃の窒素雰囲気で３０秒とした。今回は窒素雰囲気でアニールを行っているが微量の酸素が含まれる雰囲気でも同等の効果が得られる。その際の酸素量はシリコンが酸化することのない量、例えば酸素分圧を６．６Ｐａ以下とする。この結果、絶縁体薄膜１０２は、ＨｆＳｉＯＮ膜となった。
上記絶縁体薄膜の製造方法および絶縁体薄膜は、原子層蒸着法を用いて、基板１００の処理表面にシリコン原子層を形成し、このシリコン原子層上に酸素原子層を形成する第１工程と、原子層蒸着法を用いて、基板１００の処理表面に金属原子層を形成し、この金属原子層上に酸素原子層を形成する第２工程とを有することから、１原子層の厚さで、酸化シリコン膜と酸化金属膜とを成膜することができる。そして、第１工程と第２工程の実施回数を制御することにより、絶縁体薄膜１０２は金属原子が濃度勾配を有する状態（連続的に濃度が変化する状態）に形成されることが可能になる。したがって、絶縁体薄膜１０２の界面では金属原子を含まないようにする、もしくは金属原子の濃度を非常に薄くすることができる。よって、高誘電率な膜を厚く形成することが可能になるので、本発明の絶縁体薄膜の製造方法により形成される絶縁体薄膜１０２では、ボロン突き抜けが生じず、ＭＯＳＦＥＴのゲート絶縁膜に用いた場合には、Ｖｔｈシフトおよび移動度劣化のない良好な高誘電体薄膜となるという利点がある。
次に、本発明の絶縁体薄膜の製造方法を用いた半導体装置の製造方法および半導体装置に係る一実施例を、図５の製造工程図によって説明する。図５では、前記図１によって説明した実施例１の絶縁体薄膜の製造方法により形成した絶縁体薄膜をゲート絶縁膜に用いた半導体装置、すなわち絶縁ゲート型電界効果トランジスタの一例を示す。
図５（１）に示すように、前記実施例１によって基板（シリコン基板）１００上に絶縁体薄膜１０２を形成する。次いでこの絶縁体薄膜１０２上にゲート電極材料膜１０３を形成する。ゲート電極材料膜としては、例えば多結晶シリコン（ポリシリコン）を用いることができ、その成膜方法は、一例として化学的気相成長法を用いることができ、その膜厚は例えば１８０ｎｍとした。その後、ゲート電極材料膜１０３に導電物質（例えば、リン（Ｐ）、ホウ素（Ｂ）、ヒ素（Ａｓ）等）をイオン注入によりドーピングする。
次に、図５（２）に示すように、通常のリソグラフィー技術、エッチング技術等を用いて、上記ゲート電極材料膜１０３を加工してゲート電極１０４を形成する。上記エッチングにはドライエッチングを用いる好ましい。このようにして、基板（シリコン基板）１００上にＨｆＳｉＯＮ膜の絶縁体薄膜１０２を介してゲート電極１０４が形成されたゲート構造を構成することができた。
その後、図５（３）に示すように、通常のトランジスタの拡散層を形成するプロセスによって、ゲート電極１０４の両側における基板１００にＬＤＤ（Lightly Doped Drain）領域１０５を形成する。次いで、ゲート電極１０４の側壁に側壁スペーサ１０６を形成する。次いで、ゲート電極１０４の両側における基板１００に上記ＬＤＤ領域１０５を介してソース・ドレイン領域１０７を形成する。その後、上記ＬＤＤ領域１０５および上記ソース・ドレイン領域１０７の活性化アニールを行う。この結果、半導体装置として、絶縁ゲート型電界効果トランジスタ（例えばＭＯＳＦＥＴ）１を形成することができた。
上記半導体装置の製造方法および半導体装置は、本発明の絶縁体薄膜の製造方法により絶縁体薄膜１０２を形成することから、１原子層の厚さで、酸化シリコン膜と酸化金属膜とを積層させた絶縁体薄膜１０２を成膜することができる。そして、第１工程と第２工程の実施回数を制御することにより、絶縁体薄膜１０２は金属原子が濃度勾配を有する状態に形成されることが可能になる。したがって、絶縁体薄膜１０２の界面では金属原子を含まないようにする、もしくは金属原子の濃度を非常に低くすることができる。よって、高誘電率な膜を厚く形成することが可能になるので、このような絶縁体薄膜１０２をゲート絶縁膜に用いた絶縁ゲート型電界効果トランジスタ（例えばＭＯＳＦＥＴ）では、ボロン突き抜けが生じず、Ｖｔｈシフトおよび移動度劣化のない良好なトランジスタとなるという利点がある。
次に、本発明の絶縁体薄膜の製造方法を用いて作成したＨｆＳｉＯ膜のＨｆ濃度プロファイルを高分解能ラザフォード後方散乱スペクトロメトリ（ＨＲ−ＲＢＳ）にて測定した結果を、図６によって説明する。図６では、縦軸に、ＨｆとＳｉに対するＨｆ濃度、シリコン濃度、酸素濃度を示し、横軸に絶縁体薄膜の膜厚方向の深さを示す。
図６に示すように、本発明の絶縁体薄膜の製造方法により形成したＨｆＳｉＯ膜は、従来技術で成膜して得たＨｆＳｉＯ膜よりも、基板（シリコン基板）界面およびゲート電極界面におけるハフニウム濃度が低くなっていることがわかる。したがって、本発明の絶縁体薄膜の製造方法によって得られたＨｆＳｉＯ膜からなる絶縁体薄膜１０２を用いて、ゲート絶縁膜を作製して得た絶縁ゲート型電界効果トランジスタでは、従来技術により作製したＨｆＳｉＯ膜をゲート絶縁膜に用いた場合よりも、ゲート絶縁膜の基板との界面およびゲート電極との界面における固定電荷が低減できる。
次に、本発明の絶縁体薄膜の製造方法により形成したＨｆＳｉＯＮ膜をＰＭＯＳトランジスタのゲート絶縁膜に適用した場合の容量−電圧（ＣＶ）特性を、図７によって説明する。図７では、縦軸に容量を示し、横軸にゲート電圧を示し、比較例として、従来技術により形成したＨｆＳｉＯＮ膜をＰＭＯＳトランジスタのゲート絶縁膜に適用した場合の容量（Ｃｐ）−電圧（Ｖｇ）特性（Ｃ−Ｖ特性）および酸化シリコン膜をＰＭＯＳトランジスタのゲート絶縁膜に適用した場合の容量−電圧（ＣＶ）特性も合わせて示す。
図７に示すように、酸化シリコン（ＳｉＯ2）をゲート絶縁膜に用いたＰＭＯＳトランジスタに対して、従来技術のＨｆＳｉＯＮ膜をゲート絶縁膜に用いたＰＭＯＳトランジスタでは、負方向へのＶｔｈシフトが０．４Ｖ程度と大きくなっていたが、本発明の絶縁体薄膜の製造方法により形成したＨｆＳｉＯＮ膜をゲート絶縁膜に用いたＰＭＯＳトランジスタでは、Ｖｔｈの負方向へのシフトは０．１Ｖ程度であり、大幅に減少していることがわかる。また、ポリシリコンによりゲート電極を形成し、そのゲート電極にボロン（Ｂ）をドーピングしても、基板方向へのボロン（Ｂ）の突き抜けは、生じていないことが確認されている。これは、基板界面およびポリシリコンからなるゲート電極界面における固定電荷が減少したためと考えられる。
次に、本発明の絶縁体薄膜の製造方法により形成したＨｆＳｉＯＮ膜をＮＭＯＳトランジスタのゲート絶縁膜に適用した場合の移動度を、図８によって説明する。図８では、縦軸に移動度（ｍｅｆｆ）を示し、横軸に電界（Ｅｅｆｆ）を示し、比較例として、従来技術により形成したＨｆＳｉＯＮ膜をＮＭＯＳトランジスタのゲート絶縁膜に適用した場合も合わせて示す。
図８に示すように、従来技術のＨｆＳｉＯＮ膜をゲート絶縁膜に用いたＮＭＯＳトランジスタでは、移動度が１２０ｃｍ2／Ｖ／ｓ程度であったが、本発明の絶縁体薄膜の製造方法により形成したＨｆＳｉＯＮ膜をゲート絶縁膜に用いたＰＭＯＳトランジスタでは、移動度が２７０ｃｍ2／Ｖ／ｓ程度と大幅に向上していることがわかる。これは、基板界面における固定電荷が減少したためと考えられる。
上記実施例における原子層蒸着法では、基板と絶縁体薄膜の界面に酸化シリコン層を形成しているが、例えば硫酸過水（例えばＳＡ１）、塩酸過水（例えばＳＣ２）、アンモニア過水（例えばＳＣ１）、オゾン（Ｏ3）水等を用いた酸化により形成されるケミカル酸化膜や、熱酸化膜を用いても同様な効果が得られる。
本発明の絶縁体薄膜の製造方法は、半導体装置である絶縁ゲート型電界効果トランジスタのゲート絶縁膜の製造方法に用いることができるとともに、絶縁体薄膜中に金属原子の濃度プロファイルを有する薄膜の製造方法およびその製造方法により製造される絶縁体薄膜という用途にも適用できる。
本発明の絶縁体薄膜の製造方法に係る一実施例を示す製造工程図である。 薄膜製造装置の概略構成図である。 原子層蒸着法による成膜方法の説明図である。 窒素ドーピングの説明図である。 半導体装置の製造方法および半導体装置に係る一実施例を示す製造工程図である。 ＨｆとＳｉに対するＨｆ濃度、シリコン濃度、酸素濃度と、絶縁体薄膜の膜厚方向の深さとの関係図である。 ＨｆＳｉＯＮ膜をＰＭＯＳトランジスタのゲート絶縁膜に適用した場合のＣ−Ｖ特性図である。 ＨｆＳｉＯＮ膜をＮＭＯＳトランジスタのゲート絶縁膜に適用した場合のトランジスタの電界と移動度との関係図である。
符号の説明
１００…基板、１０２…絶縁体薄膜

Claims (2)

  1. 原子層蒸着法を用いて基板上に薄膜を形成する絶縁体薄膜の製造方法であって、
    前記基板の処理表面にシリコン原子層を形成し、前記シリコン原子層上に酸素原子層を形成する第１工程と、
    前記基板の処理表面に金属原子層を形成し、前記金属原子層上に酸素原子層を形成する第２工程と
    を有し、
    前記第１工程および前記第２工程の実施回数を制御することにより前記絶縁体薄膜中の前記金属原子の濃度を、前記基板側で金属原子を含まない、もしくは金属原子の濃度が薄くなるような濃度勾配を有するように制御し、
    窒素を含む雰囲気中でプラズマを発生させた状態で前記絶縁体薄膜中に窒素を添加する工程を備え、
    前記プラズマはパルス電源により放電を行うこと
    を特徴とする絶縁体薄膜の製造方法。
  2. 前記第１工程の前記基板の処理表面は、自然酸化膜を除去した後の処理表面であること
    を特徴とする請求項１記載の絶縁体薄膜の製造方法。
JP2003347931A 2003-10-07 2003-10-07 絶縁体薄膜の製造方法 Expired - Fee Related JP4059183B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003347931A JP4059183B2 (ja) 2003-10-07 2003-10-07 絶縁体薄膜の製造方法
US10/957,948 US7189660B2 (en) 2003-10-07 2004-10-04 Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
DE102004048679.4A DE102004048679B4 (de) 2003-10-07 2004-10-06 Verfahren zum Herstellen eines Isolator-Dünnfilms sowie Verfahren zum Herstellen eines Halbleiterbauteils
KR1020040079501A KR101078498B1 (ko) 2003-10-07 2004-10-06 절연체 박막의 제조 방법
TW093130432A TWI261879B (en) 2003-10-07 2004-10-07 Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
US11/644,236 US7473994B2 (en) 2003-10-07 2006-12-22 Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
US12/349,374 US7622401B2 (en) 2003-10-07 2009-01-06 Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003347931A JP4059183B2 (ja) 2003-10-07 2003-10-07 絶縁体薄膜の製造方法

Publications (2)

Publication Number Publication Date
JP2005116727A JP2005116727A (ja) 2005-04-28
JP4059183B2 true JP4059183B2 (ja) 2008-03-12

Family

ID=34430941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003347931A Expired - Fee Related JP4059183B2 (ja) 2003-10-07 2003-10-07 絶縁体薄膜の製造方法

Country Status (5)

Country Link
US (3) US7189660B2 (ja)
JP (1) JP4059183B2 (ja)
KR (1) KR101078498B1 (ja)
DE (1) DE102004048679B4 (ja)
TW (1) TWI261879B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191482A (ja) * 2003-12-26 2005-07-14 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
JP2005317583A (ja) * 2004-04-27 2005-11-10 Renesas Technology Corp 半導体装置およびその製造方法
KR100539213B1 (ko) * 2004-07-10 2005-12-27 삼성전자주식회사 복합 유전막 형성 방법 및 이를 이용하는 반도체 장치의제조 방법
JP4564310B2 (ja) * 2004-09-01 2010-10-20 株式会社日立国際電気 半導体装置の製造方法
JP4554330B2 (ja) * 2004-10-21 2010-09-29 株式会社リコー 高耐久性を有する断熱スタンパ構造
JP2006279019A (ja) * 2005-03-03 2006-10-12 Sony Corp 薄膜の形成方法および半導体装置の製造方法
JP2006261434A (ja) 2005-03-17 2006-09-28 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude シリコン酸化膜の形成方法
JP4554446B2 (ja) * 2005-06-21 2010-09-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7655994B2 (en) 2005-10-26 2010-02-02 International Business Machines Corporation Low threshold voltage semiconductor device with dual threshold voltage control means
US7795160B2 (en) * 2006-07-21 2010-09-14 Asm America Inc. ALD of metal silicate films
JP5039396B2 (ja) * 2007-02-19 2012-10-03 ローム株式会社 半導体装置の製造方法
JP4762169B2 (ja) * 2007-02-19 2011-08-31 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100872799B1 (ko) * 2007-09-11 2008-12-09 포항공과대학교 산학협력단 플라스마 원자층 증착법을 이용한 반도체 콘택트용 금속실리사이드 제조방법
JP2010034440A (ja) * 2008-07-31 2010-02-12 Toshiba Corp 半導体装置及びその製造方法
JP2010073867A (ja) * 2008-09-18 2010-04-02 Tokyo Electron Ltd 半導体装置及び半導体装置の製造方法
JP6087609B2 (ja) 2012-12-11 2017-03-01 東京エレクトロン株式会社 金属化合物膜の成膜方法、成膜装置、および電子製品の製造方法
JP6068539B2 (ja) * 2015-03-25 2017-01-25 株式会社日立国際電気 半導体デバイスの製造方法および基板処理装置
DE102018110837A1 (de) 2017-09-29 2019-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Prozesse zur Bildung von Merkmalen mit einem niedrigen K-Wert und dadurch gebildete Aufbauten
US10304677B2 (en) * 2017-09-29 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Low-k feature formation processes and structures formed thereby
JP7287469B2 (ja) * 2019-08-05 2023-06-06 日本電信電話株式会社 希土類酸化物結晶の成長方法
TWI797640B (zh) 2020-06-18 2023-04-01 法商液態空氣喬治斯克勞帝方法研究開發股份有限公司 基於矽之自組裝單層組成物及使用該組成物之表面製備

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269328B1 (ko) * 1997-12-31 2000-10-16 윤종용 원자층 증착 공정을 이용하는 도전층 형성방법
JP2000058832A (ja) 1998-07-15 2000-02-25 Texas Instr Inc <Ti> オキシ窒化ジルコニウム及び／又はハフニウム・ゲ―ト誘電体
US6308909B1 (en) 1999-02-09 2001-10-30 The Procter & Gamble Company Web rewinder chop-off and transfer assembly
US6479173B1 (en) * 1999-12-17 2002-11-12 Motorola, Inc. Semiconductor structure having a crystalline alkaline earth metal silicon nitride/oxide interface with silicon
KR100803770B1 (ko) * 2000-03-07 2008-02-15 에이에스엠 인터내셔널 엔.브이. 구배（ｇｒａｄｅｄ）박막
EP1326271A4 (en) 2000-09-18 2005-08-24 Tokyo Electron Ltd METHOD FOR FILMING A GATE INSULATOR, DEVICE FOR FILMING A GATE INSULATOR AND A CLUSTER TOOL
JP3792589B2 (ja) * 2001-03-29 2006-07-05 富士通株式会社 半導体装置の製造方法
JP2003069011A (ja) 2001-08-27 2003-03-07 Hitachi Ltd 半導体装置とその製造方法
JP4102072B2 (ja) 2002-01-08 2008-06-18 株式会社東芝 半導体装置
US6586349B1 (en) * 2002-02-21 2003-07-01 Advanced Micro Devices, Inc. Integrated process for fabrication of graded composite dielectric material layers for semiconductor devices
US7163901B2 (en) 2002-03-13 2007-01-16 Varian Semiconductor Equipment Associates, Inc. Methods for forming thin film layers by simultaneous doping and sintering
WO2005018005A1 (en) * 2003-06-26 2005-02-24 Rj Mears, Llc Semiconductor device including mosfet having band-engineered superlattice
US6830964B1 (en) * 2003-06-26 2004-12-14 Rj Mears, Llc Method for making semiconductor device including band-engineered superlattice

Also Published As

Publication number Publication date
DE102004048679A1 (de) 2005-05-12
US20070105398A1 (en) 2007-05-10
KR101078498B1 (ko) 2011-10-31
TW200524043A (en) 2005-07-16
JP2005116727A (ja) 2005-04-28
US7622401B2 (en) 2009-11-24
US20090104788A1 (en) 2009-04-23
US7189660B2 (en) 2007-03-13
TWI261879B (en) 2006-09-11
US20050116266A1 (en) 2005-06-02
DE102004048679B4 (de) 2016-09-01
KR20050033831A (ko) 2005-04-13
US7473994B2 (en) 2009-01-06

Similar Documents

Publication Publication Date Title
JP4059183B2 (ja) 絶縁体薄膜の製造方法
US9224594B2 (en) Surface preparation with remote plasma
US7037816B2 (en) System and method for integration of HfO2 and RTCVD poly-silicon
WO2003096403A1 (en) Method of treating substrate
TW202247469A (zh) 以偶極膜工程化的mosfet閘極
JP4887604B2 (ja) 半導体装置の製造方法
US7939396B2 (en) Base oxide engineering for high-K gate stacks
US8633119B2 (en) Methods for manufacturing high dielectric constant films
US8633114B2 (en) Methods for manufacturing high dielectric constant films
WO2004107451A1 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
JP2006128547A (ja) 半導体装置及びその製造方法
JP3540234B2 (ja) 半導体装置の製造方法
JP5050351B2 (ja) 半導体装置の製造方法
JP2007123662A (ja) 半導体装置の製造方法および半導体装置
JP2005079563A (ja) 電子デバイスの製造方法
JP4719422B2 (ja) 半導体装置の製造方法
JP5141321B2 (ja) 半導体装置の製造方法
KR100650758B1 (ko) 반도체 소자의 게이트 형성방법
KR20080062743A (ko) 반도체소자 및 그 제조방법
KR100680970B1 (ko) 반도체 소자의 게이트 형성방법
KR100650757B1 (ko) 반도체 소자의 게이트 형성방법
KR100650756B1 (ko) 반도체 소자의 게이트 형성방법
JP2005277318A (ja) 高誘電体薄膜を備えた半導体装置及びその製造方法
KR100755072B1 (ko) 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법
KR100745073B1 (ko) 하프늄니오븀옥사이드(ＨｆＮｂＯ) 게이트절연막을 갖는반도체소자 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070810

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4059183

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131228

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees