JP4062444B2

JP4062444B2 - Group delay adjustment circuit, group delay adjustment system, and group delay adjustment method

Info

Publication number: JP4062444B2
Application number: JP2004123064A
Authority: JP
Inventors: 尚美大橋; 弘明浅野
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2004-04-19
Filing date: 2004-04-19
Publication date: 2008-03-19
Anticipated expiration: 2024-04-19
Also published as: WO2005104364A1; JP2005311514A

Description

本発明は、MMIC（Monolithic Microwave Integrated Circuits）全般、またMMICを使用する装置および関連技術に関し、特に、MMICを使用する群遅延調整回路、群遅延調整システムおよび群遅延調整方法に関する。 The present invention relates to MMIC (Monolithic Microwave Integrated Circuits) in general, an apparatus using the MMIC, and related technology, and more particularly to a group delay adjustment circuit, a group delay adjustment system, and a group delay adjustment method using the MMIC.

図６は、一般的な群遅延偏差量を調整する回路構成を示すもので、回路A61と回路B62の間に容量63が接続され、さらに容量63とGND間に可変抵抗64が接続されている構成を示す。この回路構成では、可変抵抗64の値を変化させることにより、群遅延偏差量を可変・調整するものであり、可変抵抗64の値を小さくすると、群遅延偏差量は大きくなる。 FIG. 6 shows a circuit configuration for adjusting a general group delay deviation amount. A capacitor 63 is connected between the circuit A61 and the circuit B62, and a variable resistor 64 is connected between the capacitor 63 and GND. The configuration is shown. In this circuit configuration, the group delay deviation amount is variably adjusted by changing the value of the variable resistor 64. When the value of the variable resistor 64 is reduced, the group delay deviation amount is increased.

また、フィルタ時定数を固定して遅延調整を行なうものも提案されている（例えば、特許文献１参照）。この可変遅延回路は、図７に示すように、入力信号Viを第1の抵抗Ｒ１および第2の抵抗Ｒ２を通して第1のコンデンサＣ２とバッファアンプ２に供給し、このバッファアンプ２の出力を出力信号Voとして導出するとともに、第2のコンデンサＣ１を介して第1の抵抗Ｒ１の出力端に帰還し、さらに、入力信号Viを可変分圧器71に供給し、その出力を低域フィルタＬＰＦ72を介して第1のコンデンサＣ２の他端に供給することにより、フィルタ時定数を固定して遅延特性を可変できるようにしたものである。
特開平7-58591号公報 In addition, there has been proposed one that performs delay adjustment with a fixed filter time constant (see, for example, Patent Document 1). As shown in FIG. 7, the variable delay circuit supplies the input signal Vi to the first capacitor C2 and the buffer amplifier 2 through the first resistor R1 and the second resistor R2, and outputs the output of the buffer amplifier 2. The signal Vo is derived and fed back to the output terminal of the first resistor R1 through the second capacitor C1. Further, the input signal Vi is supplied to the variable voltage divider 71, and the output is passed through the low-pass filter LPF72. Thus, the delay time can be varied by fixing the filter time constant by supplying the other end of the first capacitor C2.
JP 7-58591 A

しかしながら、上記図６のような構成にあっては、群遅延偏差量を可変させるために可変抵抗64の値を小さくすることにより、信号ラインに接続されている容量成分が大きくなり周波数帯域を劣化させてしまうという問題があった。 However, in the configuration as shown in FIG. 6, by reducing the value of the variable resistor 64 in order to vary the group delay deviation amount, the capacitance component connected to the signal line increases and the frequency band is degraded. There was a problem of letting it go.

また、位相回転量が０となるように、帰還ループの位相特性を調整して、高周波で利得を補償し、高周波特性を高めるいわゆるピーキングとよばれる手法がとられるが、上記図７に示したような構成では、群遅延特性にピーキングを生成し、かつその量を制御することが困難であるという問題があった。 Further, a so-called peaking method is adopted in which the phase characteristic of the feedback loop is adjusted so that the phase rotation amount becomes zero, the gain is compensated at a high frequency, and the high frequency characteristic is enhanced, as shown in FIG. In such a configuration, there is a problem that it is difficult to generate peaking in the group delay characteristic and to control the amount thereof.

本発明は、前記実情に鑑みてなされたものであって、増幅部の周波数帯域を劣化させることなく、群遅延偏差を傾け、かつ外部制御によって一定の群遅延偏差量に制御することができる群遅延調整回路、群遅延調整システムおよび群遅延調整方法を提供することを目的としている。 The present invention has been made in view of the above circumstances, and the group delay deviation can be tilted and controlled to a constant group delay deviation amount by external control without deteriorating the frequency band of the amplification unit. It is an object to provide a delay adjustment circuit, a group delay adjustment system, and a group delay adjustment method.

本発明の群遅延調整回路は、入力端子に接続される第1の容量と、前記第1の容量と出力端子間に接続される第2の容量と、調整端子とモニタ端子とを有するとともに、前記第1、第2の容量の接続点とGND間に接続され、前記調整端子に供給される信号に応じてインピーダンスを変化させ、前記入力端子から前記出力端子に伝送される信号の群遅延偏差量を調整し、前記モニタ端子から前記群遅延偏差量に対応するモニタ信号を出力可能なインピーダンス可変部とを具備し、前記インピーダンス可変部は、電源と前記第1、第2の容量の接続点間に接続される素子部と、前記第1、第2の容量の接続点にアノードが接続されるダイオードと、前記ダイオードのカソードにコレクタが接続される第1のトランジスタと、前記第1のトランジスタのエミッタと前記GND間に接続される第1の抵抗と、前記電源と前記調整端子間に接続される第2の抵抗と、前記調整端子および前記第1のトランジスタのベースに、コレクタおよびベースが接続され、前記モニタ端子にエミッタが接続される第2のトランジスタと、前記モニタ端子と前記GND間に接続される第3の抵抗とを具備したたことを特徴とする。 The group delay adjustment circuit of the present invention has a first capacitor connected to the input terminal, a second capacitor connected between the first capacitor and the output terminal, an adjustment terminal and a monitor terminal, A group delay deviation of a signal transmitted from the input terminal to the output terminal, connected between the connection point of the first and second capacitors and GND, and changing impedance according to a signal supplied to the adjustment terminal An impedance variable unit capable of adjusting the amount and outputting a monitor signal corresponding to the group delay deviation amount from the monitor terminal, wherein the impedance variable unit is a connection point between a power source and the first and second capacitors An element connected between the diode, a diode whose anode is connected to a connection point of the first and second capacitors, a first transistor whose collector is connected to the cathode of the diode, and the first transistor Emitter and front A collector and a base are connected to the first resistor connected between the ground, the second resistor connected between the power source and the adjustment terminal, the adjustment terminal and the base of the first transistor, and And a second transistor having an emitter connected to the monitor terminal, and a third resistor connected between the monitor terminal and the GND .

本発明の群遅延調整回路によれば、調整端子に供給される信号に応じてインピーダンスを変化させ、入力端子から出力端子に伝送される信号の群遅延偏差量を調整することにより、増幅部の周波数帯域を劣化させることなく群遅延偏差を傾け、かつ外部制御によって一定の群遅延偏差量に制御することができる。 According to the group delay adjustment circuit of the present invention, by changing the impedance according to the signal supplied to the adjustment terminal and adjusting the group delay deviation amount of the signal transmitted from the input terminal to the output terminal, The group delay deviation can be tilted without deteriorating the frequency band, and can be controlled to a constant group delay deviation amount by external control.

また、本発明の群遅延調整回路の前記素子部は、インダクタ、抵抗またはダイオードのいずれか、またはその組合わせであることを特徴とする。 The element portion of the group delay adjusting circuit of the present invention is any one of an inductor, a resistor, a diode, or a combination thereof.

また、本発明の群遅延調整回路は、前記調整端子に電圧を印加することにより、前記第1のトランジスタに流れる電流値を変化させ、前記素子部および前記ダイオードのインピーダンスを変化させて前記群遅延偏差量を制御することを特徴とする。 Further, the group delay adjusting circuit of the present invention changes the value of the current flowing through the first transistor by applying a voltage to the adjusting terminal, and changes the impedance of the element unit and the diode to change the group delay. The deviation amount is controlled.

本発明の群遅延調整回路によれば、調整端子に電圧を印加することにより、第1のトランジスタに流れる電流値を変化させ、素子部およびダイオードのインピーダンスを変化させることにより、増幅部の周波数帯域を劣化させることなく群遅延偏差を傾け、かつ外部制御によって一定の群遅延偏差量に制御することができる。 According to the group delay adjusting circuit of the present invention, by applying a voltage to the adjusting terminal, the value of the current flowing through the first transistor is changed, and the impedance of the element unit and the diode is changed, thereby changing the frequency band of the amplifying unit. It is possible to incline the group delay deviation without degrading and to control to a constant group delay deviation amount by external control.

また、本発明の群遅延調整回路は、前記モニタ端子から出力される電圧を所定の参照電圧と比較し、比較結果に対応する信号を前記調整端子に入力して前記群遅延偏差量を一定に制御することを特徴とする。 The group delay adjustment circuit of the present invention compares the voltage output from the monitor terminal with a predetermined reference voltage, and inputs a signal corresponding to the comparison result to the adjustment terminal to make the group delay deviation amount constant. It is characterized by controlling.

本発明の群遅延調整回路によれば、モニタ端子から出力される電圧を所定の参照電圧と比較し、比較結果に対応する信号を調整端子に入力することにより、増幅部の周波数帯域を劣化させることなく群遅延偏差を傾け、かつ外部制御によって一定の群遅延偏差量に制御することができる。 According to the group delay adjustment circuit of the present invention, the voltage output from the monitor terminal is compared with a predetermined reference voltage, and a signal corresponding to the comparison result is input to the adjustment terminal, thereby degrading the frequency band of the amplification unit. The group delay deviation can be tilted without any change and controlled to a constant group delay deviation amount by external control.

また、本発明の群遅延調整回路の前記インピーダンス可変部は、電源に接続される第1の抵抗と、前記第1の抵抗と前記第1、第2の容量の接続点間に接続される第2の抵抗と、前記第1、第2の容量の接続点と前記モニタ端子間に接続される第3の抵抗と、前記モニタ端子と前記GND間に接続される第4の抵抗と、前記第1の抵抗に並列に接続され、前記調整端子に入力される信号に応じて抵抗値を変化させる第5の抵抗とを具備したことを特徴とする。 Further, the impedance variable section of the group delay adjusting circuit of the present invention includes a first resistor connected to a power source, and a first resistor connected between connection points of the first resistor and the first and second capacitors. A second resistor, a third resistor connected between the connection point of the first and second capacitors and the monitor terminal, a fourth resistor connected between the monitor terminal and the GND, and the first resistor And a fifth resistor that is connected in parallel to the first resistor and changes a resistance value in accordance with a signal input to the adjustment terminal.

また、本発明の群遅延調整回路は、前記第5の抵抗の抵抗値を変化させることにより、前記インピーダンス可変部のインピーダンスを変化させ、前記群遅延偏差量を制御することを特徴とする。 The group delay adjusting circuit of the present invention is characterized in that by changing a resistance value of the fifth resistor, an impedance of the impedance variable unit is changed to control the group delay deviation amount.

本発明の群遅延調整回路によれば、第5の抵抗の抵抗値を変化させてインピーダンス可変部のインピーダンスを変化させることにより、増幅部の周波数帯域を劣化させずに群遅延偏差を傾け、かつ外部制御によって一定の群遅延偏差量に制御することができる。 According to the group delay adjusting circuit of the present invention, by changing the impedance of the variable impedance unit by changing the resistance value of the fifth resistor, the group delay deviation is tilted without degrading the frequency band of the amplification unit, and A constant group delay deviation amount can be controlled by external control.

また、本発明の群遅延調整回路は、前記モニタ端子から出力される電圧を所定の参照電圧と比較し、比較結果に対応する信号を前記調整端子に入力し、前記第5の抵抗の抵抗値を変化させて前記群遅延偏差量を一定に制御することを特徴とする。 The group delay adjustment circuit of the present invention compares the voltage output from the monitor terminal with a predetermined reference voltage, inputs a signal corresponding to the comparison result to the adjustment terminal, and the resistance value of the fifth resistor And the group delay deviation amount is controlled to be constant.

本発明の群遅延調整回路によれば、モニタ端子から出力される電圧を所定の参照電圧と比較し、比較結果に対応する信号を調整端子に入力し、第5の抵抗の抵抗値を変化させることにより、増幅部の周波数帯域を劣化させずに群遅延偏差を傾け、かつ外部制御によって一定の群遅延偏差量に制御することができる。 According to the group delay adjustment circuit of the present invention, the voltage output from the monitor terminal is compared with a predetermined reference voltage, a signal corresponding to the comparison result is input to the adjustment terminal, and the resistance value of the fifth resistor is changed. As a result, the group delay deviation can be tilted without degrading the frequency band of the amplification section, and can be controlled to a constant group delay deviation amount by external control.

また、本発明の群遅延調整システムは、前記群遅延調整回路と、前記モニタ端子から出力される電圧を所定の参照電圧と比較し、比較結果に対応する信号を前記調整端子に入力して前記群遅延偏差量を一定に制御する群遅延制御回路とを具備したことを特徴とする。 The group delay adjustment system of the present invention compares the voltage output from the group delay adjustment circuit and the monitor terminal with a predetermined reference voltage, and inputs a signal corresponding to the comparison result to the adjustment terminal. And a group delay control circuit for controlling the group delay deviation amount to be constant.

本発明の群遅延調整システムによれば、モニタ端子から出力される電圧を所定の参照電圧と比較し、比較結果に対応する信号を調整端子に入力することにより、増幅部の周波数帯域を劣化させずに群遅延偏差を傾け、かつ外部制御によって一定の群遅延偏差量に制御することができる。 According to the group delay adjustment system of the present invention, the voltage output from the monitor terminal is compared with a predetermined reference voltage, and the signal corresponding to the comparison result is input to the adjustment terminal, thereby degrading the frequency band of the amplification unit. Therefore, the group delay deviation can be tilted and controlled to a constant group delay deviation amount by external control.

また、本発明の群遅延調整方法は、前記群遅延調整回路における群遅延調整方法であって、前記モニタ端子から出力される電圧を所定の参照電圧と比較し、比較結果に対応する信号を前記調整端子に入力して前記群遅延偏差量を一定に制御することを特徴とする。 The group delay adjustment method of the present invention is a group delay adjustment method in the group delay adjustment circuit, which compares a voltage output from the monitor terminal with a predetermined reference voltage and outputs a signal corresponding to a comparison result. The group delay deviation amount is controlled to be constant by inputting to the adjustment terminal.

本発明の群遅延調整方法によれば、モニタ端子から出力される電圧を所定の参照電圧と比較し、比較結果に対応する信号を調整端子に入力することにより、増幅部の周波数帯域を劣化させずに群遅延偏差を傾け、かつ外部制御によって一定の群遅延偏差量に制御することができる。 According to the group delay adjustment method of the present invention, the voltage output from the monitor terminal is compared with a predetermined reference voltage, and a signal corresponding to the comparison result is input to the adjustment terminal, thereby degrading the frequency band of the amplification unit. Therefore, the group delay deviation can be tilted and controlled to a constant group delay deviation amount by external control.

以上説明したように、本発明の群遅延調整回路、群遅延調整システムおよび群遅延調整方法によれば、モニタ端子から出力される電圧を所定の参照電圧と比較し、比較結果に対応する信号を調整端子に入力して群遅延偏差量を一定に制御することにより、増幅部の周波数帯域を劣化させることなく群遅延偏差を傾け、かつ外部制御によって一定の群遅延偏差量に制御することができる。 As described above, according to the group delay adjustment circuit, the group delay adjustment system, and the group delay adjustment method of the present invention, the voltage output from the monitor terminal is compared with a predetermined reference voltage, and a signal corresponding to the comparison result is obtained. By inputting to the adjustment terminal and controlling the group delay deviation amount to be constant, the group delay deviation can be tilted without deteriorating the frequency band of the amplifying unit, and can be controlled to a constant group delay deviation amount by external control. .

以下、本発明の実施の形態について、図面を用いて説明する。
（実施の形態１） Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Embodiment 1)

図１は、本発明の実施の形態を説明するための群遅延調整回路41の概略構成を示す図である。また、図２は、群遅延調整回路41のインピーダンス可変部23を説明するための概略構成を示す図である。 FIG. 1 is a diagram showing a schematic configuration of a group delay adjustment circuit 41 for explaining the embodiment of the present invention. FIG. 2 is a diagram showing a schematic configuration for explaining the impedance variable section 23 of the group delay adjusting circuit 41. As shown in FIG.

以下、図１および図２に基づいて、本実施の形態の構成および動作を説明する。なお、図１および図２は、本実施の形態が理解できる程度に概略的に示してあるに過ぎず、従って本発明を図１および図２の構成および動作に限定するものではない。 Hereinafter, the configuration and operation of the present embodiment will be described with reference to FIGS. 1 and 2. 1 and 2 are only schematically shown to such an extent that the present embodiment can be understood, and therefore the present invention is not limited to the configuration and operation of FIGS. 1 and 2.

図１に示すように、本実施の形態の群遅延調整回路41は、入力端子INに接続される容量21と、容量21と出力端子OUT間に接続される容量22と、容量21および容量22の接続点とGND間に接続されるインピーダンス可変部23とで構成される。群遅延調整回路41の入力端子INに入力される信号Vinは、容量21、容量22を通り出力端子OUTから信号Voutとして出力される。 As shown in FIG. 1, the group delay adjusting circuit 41 according to the present embodiment includes a capacitor 21 connected to the input terminal IN, a capacitor 22 connected between the capacitor 21 and the output terminal OUT, a capacitor 21 and a capacitor 22. And a variable impedance unit 23 connected between the connection point and GND. The signal Vin input to the input terminal IN of the group delay adjustment circuit 41 passes through the capacitors 21 and 22 and is output from the output terminal OUT as the signal Vout.

このように、容量21と容量22の接続部とGND間にインピーダンス可変部23が接続されている。このインピーダンス可変部23のインピーダンスを変化させると、容量21、容量22およびインピーダンス可変部23を合計したインピーダンスが変化し、群遅延偏差を調整することができる。 In this way, the impedance variable section 23 is connected between the connection section of the capacitors 21 and 22 and the GND. When the impedance of the impedance variable unit 23 is changed, the total impedance of the capacitor 21, the capacitor 22, and the impedance variable unit 23 is changed, and the group delay deviation can be adjusted.

図１において、容量21の容量値をC1、容量22の容量値をC2、インピーダンス可変部23の抵抗をRとした場合、入力端子INの入力信号Vinと電流ｉの関係は、
ｉ=｛Vin/［R＋（1/jωC1）］｝・・・（式1）
となる。 In FIG. 1, when the capacitance value of the capacitor 21 is C1, the capacitance value of the capacitor 22 is C2, and the resistance of the impedance variable unit 23 is R, the relationship between the input signal Vin of the input terminal IN and the current i is
i = {Vin / [R + (1 / jωC1)]} (Formula 1)
It becomes.

また、出力端子OUTの出力信号Voutと電流ｉの関係は、
Vout=ｉ×R=｛Vin/［R＋（1/jωC1）］｝×R ・・・（式2）
となる。 The relationship between the output signal Vout at the output terminal OUT and the current i is
Vout = i × R = {Vin / [R + (1 / jωC1)]} × R (Formula 2)
It becomes.

ここで、出力信号Voutを入力信号Vinで割ると、
（Vout/Vin）=｛1/［1＋（1/jωC1R）］｝=jωC1R/（1＋jωC1R）・・・（式3）
となる。 Here, when the output signal Vout is divided by the input signal Vin,
(Vout / Vin) = {1 / [1+ (1 / jωC1R)]} = jωC1R / (1 + jωC1R) (Equation 3)
It becomes.

ここで、図１に示す群遅延調整回路41の位相特性をθとすると、θは以下の式で表される。
θ=∠（Vout/Vin）=tan^−１（1/ωC1R）・・・（式4） Here, assuming that the phase characteristic of the group delay adjusting circuit 41 shown in FIG. 1 is θ, θ is expressed by the following equation.
θ = ∠ (Vout / Vin) = tan ⁻¹ (1 / ωC1R) (Formula 4)

このθを、正規化角周波数ωTで微分したものが群遅延となる。群遅延をτとすると、
τ=-dθ/dω=［1/（C1Rω^２）］/｛1＋［1/（ωC1R）］^２｝
=C1R/（ω^２C1^２R^２＋1）・・・（式5）
となる。 A group delay is obtained by differentiating θ by the normalized angular frequency ωT. If the group delay is τ,
τ = −dθ / dω = [1 / (C1Rω ² )] / {1+ [1 / (ωC1R)] ² }
= C1R / (ω ² C1 ² R ² +1) (Formula 5)
It becomes.

ここでインピーダンス可変部23の抵抗Rの値が小さくなるとτの値は大きくなり、Rの値が大きくなるとτの値は小さくなる。よって、群遅延が変化する。 Here, the value of τ increases as the value of the resistance R of the impedance variable section 23 decreases, and the value of τ decreases as the value of R increases. Therefore, the group delay changes.

以下、インピーダンス可変部23について図２を用いて説明する。図２に示すように、インピーダンス可変部23は、電源Vccと信号ライン26間に接続される素子10と、信号ライン26にアノードが接続されるダイオード11と、ダイオード11のカソードにコレクタが接続されるトランジスタ12と、トランジスタ12のエミッタとGND間に接続される抵抗13と、電源Vccと調整端子24間に接続される抵抗14と、調整端子24およびトランジスタ12のベースにコレクタおよびベースが接続され、エミッタにモニタ端子25が接続されるトランジスタ15と、モニタ端子25とGND間に接続される抵抗16とで構成されている。なお、素子10は、ダイオード、インダクタまたは抵抗のいずれか、あるいはその組合わせであってもよい。 Hereinafter, the impedance variable unit 23 will be described with reference to FIG. As shown in FIG. 2, the impedance variable unit 23 includes an element 10 connected between the power source Vcc and the signal line 26, a diode 11 whose anode is connected to the signal line 26, and a collector connected to the cathode of the diode 11. The collector and the base are connected to the transistor 12, the resistor 13 connected between the emitter of the transistor 12 and the GND, the resistor 14 connected between the power supply Vcc and the adjustment terminal 24, and the adjustment terminal 24 and the base of the transistor 12. The transistor 15 is connected to the monitor terminal 25 at the emitter, and the resistor 16 is connected between the monitor terminal 25 and GND. The element 10 may be a diode, an inductor, a resistor, or a combination thereof.

図２に示すように、群遅延調整回路41の入力端子INに入力される信号Vinは、容量21を通った後、容量22を通り出力端子OUTから信号Voutとして出力される。この時、容量21と容量22の間には、素子10とダイオード11のアノード端子が接続されており、電流I1が流れている。 As shown in FIG. 2, the signal Vin input to the input terminal IN of the group delay adjustment circuit 41 passes through the capacitor 21 and then passes through the capacitor 22 and is output as the signal Vout from the output terminal OUT. At this time, the element 10 and the anode terminal of the diode 11 are connected between the capacitor 21 and the capacitor 22, and a current I1 flows.

この場合、調整端子24に電圧Vdcを印加することにより電流I1は変化し、素子10、およびダイオード11のインピーダンスが変化し、群遅延偏差量が変化する。この時、トランジスタ15にも同程度の電流I2が流れており、その電流値に応じた電圧Vmonがモニタ端子25から出力される。 In this case, by applying the voltage Vdc to the adjustment terminal 24, the current I1 changes, the impedances of the element 10 and the diode 11 change, and the group delay deviation amount changes. At this time, a similar current I2 flows through the transistor 15, and a voltage Vmon corresponding to the current value is output from the monitor terminal 25.

本実施の形態では、群遅延偏差量を調整し、かつ一定の群遅延偏差量に制御するために、調整端子24およびモニタ端子25を利用する。 In the present embodiment, the adjustment terminal 24 and the monitor terminal 25 are used to adjust the group delay deviation amount and to control the group delay deviation amount to a constant group delay deviation amount.

調整端子24に印加する電圧Vdcを変化させると電流I1の値は変化し、素子10およびダイオード11のインピーダンスが変化し、群遅延偏差量が変化する。その時、電流I2の値も変化し、モニタ端子25の電圧Vmonの値が変化する。 When the voltage Vdc applied to the adjustment terminal 24 is changed, the value of the current I1 changes, the impedances of the element 10 and the diode 11 change, and the group delay deviation amount changes. At that time, the value of the current I2 also changes, and the value of the voltage Vmon at the monitor terminal 25 changes.

図3は、電圧Vmonと群遅延偏差量の関係を示す特性図である。電圧Vmonの値が大きくなると、すなわち電流I2が大きくなると、素子10、ダイオード11のインピーダンスが変化し、群遅延偏差量が大きくなる。 FIG. 3 is a characteristic diagram showing the relationship between the voltage Vmon and the group delay deviation amount. When the value of the voltage Vmon increases, that is, when the current I2 increases, the impedance of the element 10 and the diode 11 changes, and the group delay deviation amount increases.

従って、群遅延偏差量をある値に一定に制御するには、電圧Vmonの値をある一定の値に制御するように外部で制御回路を構成し、調整端子24に電圧Vdcを印加すれば良い。 Therefore, to control the group delay deviation amount to a certain value, an external control circuit is configured to control the voltage Vmon to a certain value, and the voltage Vdc is applied to the adjustment terminal 24. .

図4は、群遅延調整回路41と、モニタ端子25から出力される電圧Vmonの値をある一定の値に制御するように、調整端子24に電圧Vdcを印加する群遅延制御回路42とで構成される群遅延調整システム100の接続例を示す。 4 includes a group delay adjustment circuit 41 and a group delay control circuit 42 that applies the voltage Vdc to the adjustment terminal 24 so as to control the value of the voltage Vmon output from the monitor terminal 25 to a certain value. A connection example of the group delay adjustment system 100 is shown.

群遅延調整回路41のモニタ端子25からの出力信号Vmonを群遅延制御回路42に入力する。また、群遅延制御回路42に参照電圧Vrefを入力し、参照電圧Vrefと出力信号Vmonとを比較する。この時、参照電圧Vrefは、一定にしたい群遅延偏差量を生成する時の出力信号Vmonと同じ値である。群遅延制御回路42で参照電圧Vrefと出力信号Vmonを比較した後、信号Vdcを生成し、群遅延調整回路41の調整端子24に信号Vdcを送出する。 An output signal Vmon from the monitor terminal 25 of the group delay adjustment circuit 41 is input to the group delay control circuit. Further, the reference voltage Vref is input to the group delay control circuit 42, and the reference voltage Vref and the output signal Vmon are compared. At this time, the reference voltage Vref has the same value as the output signal Vmon when generating the group delay deviation amount to be made constant. After the group delay control circuit 42 compares the reference voltage Vref and the output signal Vmon, a signal Vdc is generated, and the signal Vdc is sent to the adjustment terminal 24 of the group delay adjustment circuit 41.

このように本実施の形態では、群遅延調整回路41において、素子10、およびダイオード11に流れる電流I1の値を、調整端子24から印加する電圧Vdcによって可変することで、素子10、およびダイオード11のインピーダンスを変化させ、群遅延偏差量を可変することができる。 As described above, in the present embodiment, in the group delay adjustment circuit 41, the value of the current I1 flowing through the element 10 and the diode 11 is varied by the voltage Vdc applied from the adjustment terminal 24, whereby the element 10 and the diode 11 Thus, the group delay deviation amount can be varied.

また、群遅延制御回路42を外部に設け、群遅延調整回路41から出力されるモニタ電圧Vmonと参照電圧Vrefを用い、群遅延制御回路42内で比較して信号Vdcを生成し、その信号Vdcを群遅延調整回路41の調整端子24に入力することで、所定の群遅延偏差量に制御することができる。
(実施の形態２) Further, the group delay control circuit 42 is provided outside, the monitor voltage Vmon output from the group delay adjustment circuit 41 and the reference voltage Vref are used, and the signal Vdc is generated by comparison in the group delay control circuit 42. Is input to the adjustment terminal 24 of the group delay adjustment circuit 41, so that a predetermined group delay deviation amount can be controlled.
(Embodiment 2)

図5は、インピーダンス可変部23の他の構成例を示す。以下、図5に基づいて、インピーダンス可変部23の構成および動作を説明する。なお、図5は、この実施の形態を実現するための具体例を概略的に示したもので、従って本発明を図5の構成および動作に限定するものではない。 FIG. 5 shows another configuration example of the impedance variable unit 23. The configuration and operation of the impedance variable unit 23 will be described below based on FIG. FIG. 5 schematically shows a specific example for realizing this embodiment, and therefore the present invention is not limited to the configuration and operation of FIG.

図5に示すように、本実施の形態のインピーダンス可変部23は、電源Vccに一端が接続される抵抗51と、一端が抵抗51に接続され他端が信号ライン26に接続される抵抗52と、一端が信号ライン26に接続され他端がモニタ端子25に接続される抵抗53と、モニタ端子25とGND間に接続される抵抗54と、抵抗51に並列に接続され、調整端子24から入力される電圧Vdcによって抵抗値が可変となる抵抗55とで構成されている。 As shown in FIG. 5, the impedance variable unit 23 of the present embodiment includes a resistor 51 having one end connected to the power supply Vcc, and a resistor 52 having one end connected to the resistor 51 and the other end connected to the signal line 26. , One end connected to the signal line 26 and the other end connected to the monitor terminal 25, a resistor 54 connected between the monitor terminal 25 and GND, and a resistor 51 connected in parallel and input from the adjustment terminal 24 And a resistor 55 whose resistance value is variable by the applied voltage Vdc.

群遅延調整回路41の入力端子INに入力される信号Vinは、容量21を通った後、容量22を通り出力端子OUTから信号Voutとして出力される。この時、容量21と容量22の間の信号ライン26には、抵抗52と抵抗53が接続されている。 The signal Vin input to the input terminal IN of the group delay adjustment circuit 41 passes through the capacitor 21, passes through the capacitor 22, and is output as the signal Vout from the output terminal OUT. At this time, a resistor 52 and a resistor 53 are connected to the signal line 26 between the capacitor 21 and the capacitor 22.

図２で示した構成と同様に、図5の構成においても、群遅延偏差量を調整するために信号ライン26のインピーダンスを変化させるために、本実施の形態では、抵抗51に並列に配置した抵抗55の抵抗値を可変する。抵抗55の値が変化すると、信号ライン26のインピーダンスが変化し、群遅延偏差量を可変することができる。 Similar to the configuration shown in FIG. 2, in the configuration of FIG. 5, in order to change the impedance of the signal line 26 in order to adjust the group delay deviation amount, this embodiment is arranged in parallel with the resistor 51. The resistance value of the resistor 55 is varied. When the value of the resistor 55 changes, the impedance of the signal line 26 changes, and the group delay deviation amount can be varied.

この時、電源VccからGND間には電流I3が流れており、その電流値に応じた電圧がモニタ端子25からモニタ電圧Vmonとして出力される。本実施の形態においても、群遅延偏差量を調整し、かつ一定の群遅延偏差量に制御するために、調整端子24およびモニタ端子25を利用する。 At this time, a current I3 flows between the power supply Vcc and GND, and a voltage corresponding to the current value is output from the monitor terminal 25 as the monitor voltage Vmon. Also in the present embodiment, the adjustment terminal 24 and the monitor terminal 25 are used to adjust the group delay deviation amount and to control the group delay deviation amount to a constant group delay deviation amount.

本実施の形態において、抵抗55の抵抗値R5を変化させると電流I3の値は変化し、インピーダンス可変部23のインピーダンスが変化し、群遅延偏差量が変化する。同時に電流I3の値も変化し、モニタ端子25のモニタ電圧Vmonの値が変化する。 In the present embodiment, when the resistance value R5 of the resistor 55 is changed, the value of the current I3 is changed, the impedance of the impedance variable unit 23 is changed, and the group delay deviation amount is changed. At the same time, the value of the current I3 also changes, and the value of the monitor voltage Vmon at the monitor terminal 25 changes.

本実施の形態においても、図３に示すように、モニタ電圧Vmonの値が大きくなると、すなわち電流I3が大きくなると、群遅延偏差量が大きくなる。従って、群遅延偏差量をある値に一定に制御するには、モニタ電圧Vmonの値をある値に制御するように外部で制御回路を構成し、調整端子24に電圧Vdcを印加して、抵抗55の抵抗値R5を可変するように調整すれば良い。 Also in the present embodiment, as shown in FIG. 3, when the value of the monitor voltage Vmon increases, that is, when the current I3 increases, the group delay deviation amount increases. Therefore, in order to control the group delay deviation amount to a certain value, an external control circuit is configured to control the monitor voltage Vmon value to a certain value, and the voltage Vdc is applied to the adjustment terminal 24 to The resistance value R5 of 55 may be adjusted to be variable.

上述の構成は図4に示す構成と同様になる。すなわち、群遅延調整回路41のモニタ端子25からの出力信号Vmonを群遅延制御回路42に入力する。また、群遅延制御回路42に参照電圧Vrefを入力し、参照電圧Vrefと出力信号Vmonとを比較する。 The configuration described above is the same as the configuration shown in FIG. That is, the output signal Vmon from the monitor terminal 25 of the group delay adjustment circuit 41 is input to the group delay control circuit 42. Further, the reference voltage Vref is input to the group delay control circuit 42, and the reference voltage Vref and the output signal Vmon are compared.

この時、参照電圧Vrefは、一定にする群遅延偏差量の時に生成されるモニタ電圧Vmonと同じ値である。群遅延制御回路42で参照電圧Vrefと出力電圧Vmonを比較した後、信号Vdcを生成し、群遅延調整回路41の調整端子24に信号Vdcを送出する。この信号Vdcにより図５に示すインピーダンス可変部23の抵抗55の抵抗値R5が変化する。 At this time, the reference voltage Vref has the same value as the monitor voltage Vmon generated when the group delay deviation amount is constant. After the group delay control circuit 42 compares the reference voltage Vref and the output voltage Vmon, a signal Vdc is generated, and the signal Vdc is sent to the adjustment terminal 24 of the group delay adjustment circuit 41. This signal Vdc changes the resistance value R5 of the resistor 55 of the impedance variable section 23 shown in FIG.

このように図5に示す実施の形態では、抵抗51に並列に接続されている抵抗55の値を可変し、信号ライン26のインピーダンスを変化させることで、群遅延偏差量を可変することができる。 As described above, in the embodiment shown in FIG. 5, the group delay deviation amount can be varied by changing the value of the resistor 55 connected in parallel to the resistor 51 and changing the impedance of the signal line 26. .

また、群遅延制御回路42を外部に設け、群遅延調整回路41から出力されるモニタ電圧Vmonと参照電圧Vrefを用い、群遅延制御回路42内で比較して信号Vdcを生成し、その信号Vdcを群遅延調整回路41の調整端子24に入力して抵抗55の値を変化させ調整することで、所定の群遅延偏差量に制御することができる。 Further, the group delay control circuit 42 is provided outside, the monitor voltage Vmon output from the group delay adjustment circuit 41 and the reference voltage Vref are used, and the signal Vdc is generated by comparison in the group delay control circuit 42. Is input to the adjustment terminal 24 of the group delay adjustment circuit 41 and adjusted by changing the value of the resistor 55, so that the predetermined group delay deviation amount can be controlled.

本発明は、MMICを使用する群遅延調整回路、群遅延調整システムおよび群遅延調整方法に利用可能である。 The present invention is applicable to a group delay adjustment circuit, a group delay adjustment system, and a group delay adjustment method that use an MMIC.

本発明の実施の形態１を説明するための群遅延調整回路41の概略構成を示すブロック図である。FIG. 2 is a block diagram showing a schematic configuration of a group delay adjustment circuit 41 for explaining the first embodiment of the present invention. 本発明の実施の形態１にかかる群遅延調整回路41のインピーダンス可変部23の概略構成を示すブロック図である。3 is a block diagram showing a schematic configuration of an impedance variable unit 23 of the group delay adjustment circuit 41 according to the first embodiment of the present invention; FIG. 本発明の実施の形態１におけるモニタ電圧Vmonの値と群遅延偏差量との関係を示す特性図である。It is a characteristic view which shows the relationship between the value of the monitor voltage Vmon in Embodiment 1 of this invention, and group delay deviation amount. 本発明の実施の形態１にかかる群遅延調整システム100において群遅延を一定に制御する場合の概略構成図である。It is a schematic block diagram in the case of controlling group delay uniformly in the group delay adjustment system 100 concerning Embodiment 1 of this invention. 本発明の実施の形態２を説明するためのインピーダンス可変部23の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the impedance variable part 23 for demonstrating Embodiment 2 of this invention. 従来において群遅延偏差量を調整するための概略構成図である。It is a schematic block diagram for adjusting the group delay deviation amount in the prior art. 従来の可変遅延回路の構成を示すブロック図である。It is a block diagram which shows the structure of the conventional variable delay circuit.

Explanation of symbols

1,2 バッファアンプ
10 素子
11 ダイオード
12,15 トランジスタ
13,14,16,51,52,53,54,55 抵抗
21,22,63 容量
23 インピーダンス可変部
24 調整端子
25 モニタ端子
26 信号ライン
41 群遅延調整回路
42 群遅延制御回路
61 回路Ａ
62 回路Ｂ
63 可変抵抗
71 可変分圧器
72 ＬＰＦ
100 群遅延調整システム 1,2 Buffer amplifier
10 elements
11 Diode
12,15 transistor
13,14,16,51,52,53,54,55 Resistance
21,22,63 capacity
23 Impedance variable section
24 Adjustment terminal
25 Monitor terminal
26 signal lines
41 Group delay adjustment circuit
42 Group delay control circuit
61 Circuit A
62 Circuit B
63 Variable resistance
71 Variable voltage divider
72 LPF
100 group delay adjustment system

Claims

A first capacitor connected to the input terminal;
A second capacitor connected between the first capacitor and the output terminal;
It has an adjustment terminal and a monitor terminal, and is connected between the connection point of the first and second capacitors and GND, and changes impedance according to a signal supplied to the adjustment terminal, and the output from the input terminal An impedance variable unit configured to adjust a group delay deviation amount of a signal transmitted to a terminal and to output a monitor signal corresponding to the group delay deviation amount from the monitor terminal;
The impedance variable unit is an element unit connected between a power source and a connection point of the first and second capacitors;
A diode having an anode connected to a connection point of the first and second capacitors;
A first transistor having a collector connected to the cathode of the diode;
A first resistor connected between the emitter of the first transistor and the GND;
A second resistor connected between the power source and the adjustment terminal;
A collector and a base are connected to the adjustment terminal and the base of the first transistor.
A second transistor having an emitter connected to the monitor terminal;
A group delay adjustment circuit comprising: a third resistor connected between the monitor terminal and the GND .

The group delay adjustment circuit according to claim 1 , wherein
2. The group delay adjusting circuit according to claim 1, wherein the element unit is an inductor, a resistor, a diode, or a combination thereof.

The group delay adjusting circuit according to claim 1 or 2 ,
A group, wherein a voltage value is applied to the adjustment terminal to change a current value flowing through the first transistor, and an impedance of the element unit and the diode is changed to control the group delay deviation amount. Delay adjustment circuit.

A group delay adjusting circuit according to any one of claims 1 to 3 ,
A group delay adjustment circuit that compares a voltage output from the monitor terminal with a predetermined reference voltage, and inputs a signal corresponding to a comparison result to the adjustment terminal to control the group delay deviation amount to be constant. .

A first capacitor connected to the input terminal;
A second capacitor connected between the first capacitor and the output terminal;
It has an adjustment terminal and a monitor terminal, and is connected between the connection point of the first and second capacitors and GND.
The impedance is changed according to the signal supplied to the adjustment terminal, the group delay deviation amount of the signal transmitted from the input terminal to the output terminal is adjusted, and the group delay deviation amount is adjusted from the monitor terminal. An impedance variable section configured to output a corresponding monitor signal;
The impedance variable unit includes a first resistor connected to a power source,
A second resistor connected between connection points of the first resistor and the first and second capacitors;
A third resistor connected between the connection point of the first and second capacitors and the monitor terminal;
A fourth resistor connected between the monitor terminal and the GND;
A group delay adjustment circuit, comprising: a fifth resistor connected in parallel to the first resistor and changing a resistance value in accordance with a signal input to the adjustment terminal.

The group delay adjusting circuit according to claim 5 , wherein
A group delay adjustment circuit, wherein the group delay deviation amount is controlled by changing an impedance of the impedance variable section by changing a resistance value of the fifth resistor.

The group delay adjusting circuit according to claim 5 or 6 ,
The voltage output from the monitor terminal is compared with a predetermined reference voltage, a signal corresponding to the comparison result is input to the adjustment terminal, and the resistance value of the fifth resistor is changed to make the group delay deviation amount constant. A group delay adjusting circuit, characterized in that the group delay adjusting circuit is controlled.

A group delay adjusting circuit according to any one of claims 1 to 7 ,
A group delay control circuit that compares a voltage output from the monitor terminal with a predetermined reference voltage and inputs a signal corresponding to the comparison result to the adjustment terminal to control the group delay deviation amount to be constant; A group delay adjustment system characterized by

A group delay adjustment method of group delay adjustment circuit according to any one of claims 1 to 8, the voltage output from the monitor terminal with a predetermined reference voltage, wherein adjusting the signal corresponding to the comparison result A group delay adjustment method, wherein the group delay deviation amount is controlled to be constant by being input to a terminal.