JP4068575B2 - 配線基板の製造方法ならびに半導体装置の製造方法 - Google Patents

Description

本発明は、チップオンフィルム（ＣＯＦ）に用いられるテープキャリア基板のような配線基板に関し、特に配線基板の導体配線上に突起電極を形成する方法の改良、ならびにその配線基板を用いた半導体装置の製造方法に関する。

半導体装置を高密度実装するための構造として、ＴＣＰ（Tape Carrier Package）が知られている。その中でも、ＣＯＦ（Chip On Film）は、デバイスホールや折り曲げスリットが無く、半導体チップの電極と接続されるリード配線がテープキャリアのフィルム基材に密着しているために、リード配線を薄くするのに有利である。ＣＯＦによれば、従来のデバイスホールがあるＴＣＰと比較するとリード配線のエッチングが容易となり、より微細な導体パターンを形成することができる。現在、３５μｍピッチのＣＯＦテープキャリア基板が実用化されつつあり、さらなる微細化が要望されている。

ＣＯＦに用いるテープキャリア基板の製造においては、フィルム基材上の導体配線に突起電極が形成される。導体配線に対して突起電極を形成するための従来方法の一例として、特許文献１に記載された方法について、図１５を参照して説明する。図１５（ａ１）〜（ｆ１）は、製造工程におけるフィルム基材の一部を示す平面図である。図１５（ａ２）〜（ｆ２）は各々、図１５（ａ１）〜（ｆ１）に対応する断面図である。各断面図は、図１５（ａ１）のＤ−Ｄ断面に対応する位置で示されている。この製造工程は、金属めっきにより突起電極を形成する場合の例である。

まず、図１５（ａ１）、（ａ２）に示すように、Ｃｕ等からなる導体配線３２が形成されたポリイミド等からなるフィルム基材３１を用意し、図１５（ｂ１）、（ｂ２）に示すように、フォトレジスト層３３を全面に形成する。次に図１５（ｃ１）、（ｃ２）に示すように、突起電極形成用の露光マスク３４を用い、その光透過領域３４ａを通してフォトレジスト層３３を露光する。次に図１５（ｄ１）、（ｄ２）に示すように、フォトレジスト層３３を現像して開口パターン３３ａを形成し、図１５（ｅ１）、（ｅ２）に示すように、開口パターン３３ａを通してＣｕ、Ｓｎ等の金属めっきを施し、突起電極３５を形成する。フォトレジスト層３３を剥離すれば、図１５（ｆ１）、（ｆ２）に示すように、導体配線３２上に突起電極３５が形成されたテープキャリア基板が得られる。

突起電極３５は、図１５（ｆ１）に示すように、長方形のフィルム基材３１の４辺に沿って配置されているのが一般的であるが、各辺に対して一列ではなく、複数列に配列されている場合もある。

なお、上述の方法では、導体配線３２に対して突起電極３５を形成する工程は、図１５（ａ１）から明らかなように、フィルム基材３１上に導体配線３２を形成し、そのためのフォトレジスト層も完全に除去した後に行われる。すなわち、改めてフォトレジスト層３３を形成し、金属めっきにより突起電極３５を形成する。
特開２００１−１６８１２９号公報

しかしながら、上述のような従来例の方法により形成された突起電極３５は、その形状が良好ではなかった。上述の工程により導体配線３２に突起電極３５を形成する場合、フィルム基材３１の特性上、露光マスク３４の位置合わせが困難である。露光マスク３４の位置合わせの精度が悪いと、良好な突起電極３５を形成することができない。

すなわち、図１５に示した従来例の方法により突起電極３５を形成する際に、露光マスク３４と導体配線３２の位置合わせ精度が悪いと、フォトレジスト３３に形成された開口パターン３３ａが導体配線３２に重なり合う面積が小さくなる。その結果、図１６に示すように、導体配線３２上に形成された突起電極３５について、設計したサイズを確保することができない。このような突起電極３５のサイズ不良は、半導体素子実装後の接続の安定性を損なう。そして、今後のＣＯＦの多出力化に伴う電極バッドの狭ピッチ化によって、さらに、深刻な問題となる。

なお、以上に説明した問題はテープキャリア基板の場合に顕著であるが、同様な構成を有する各種の配線基板に共通の問題である。

以上の問題を考慮して本発明は、半導体素子実装後に十分な接続の安定性が得られる突起電極を、導体配線上に容易に形成可能な、配線基板の製造方法を提供することを目的とする。また、そのような配線基板を用いた半導体装置の製造方法を提供することを目的とする。

本発明の配線基板の製造方法は、フィルム基材と、前記フィルム基材上に整列して設けられた複数本の導体配線と、前記複数本の導体配線上に形成された突起電極とを備えた配線基板の製造方法である。上記課題を解決するために、前記フィルム基材の表面に形成された下地金属層上に第１フォトレジスト層を設け、前記第１フォトレジスト層の前記複数の導体配線に対応する部分に開口部を形成し、前記第１フォトレジスト層の開口部を通してめっきを施すことにより、前記下地金属層に前記複数の導体配線を付設し、前記第１フォトレジスト層および前記複数の導体配線を覆って第２フォトレジスト層を設け、前記第２フォトレジスト層に、前記複数の導体配線を横切るように長孔状パターンの開口部を形成して、前記長孔状パターン中に前記導体配線の一部を露出させ、前記第２フォトレジスト層の長孔状パターンを通して、前記導体配線の露出した面にめっきを施すことにより前記突起電極を形成することを特徴とする。

本発明の配線基板の製造方法によれば、導体配線を形成するために用いた第１フォトレジスト層を残し、その上に形成された第２フォトレジスト層の長孔状パターンと第１フォトレジスト層の開口部の交差部に露出した導体配線面に金属めっきを施すことにより、突起電極が形成される。導体配線における長孔状パターンから露出する部分は、位置合わせの精度を要することなく一定の状態を確保することが容易である。その結果、導体配線上に形成された突起電極は、設計したサイズを確保することができる。従って、電極パッドの狭ピッチ化に対応し、半導体素子実装後に十分な接続の安定性が得られる突起電極を、容易に形成可能である。

本発明の配線基板の製造方法において、前記突起電極を形成する工程の後、前記第２フォトレジスト層および前記第１フォトレジスト層を除去し、前記複数の導体配線間の前記下地金属層をエッチングすることにより、前記各導体配線を電気的に分離することができる。

また好ましくは、前記突起電極の上面に、前記突起電極用金属よりも低硬度の金属からなる上皮層を設ける。その場合に、前記第２フォトレジスト層の長孔状パターンを通して前記突起電極の上面にめっきを施すことにより、前記上皮層を形成することができる。あるいは、前記突起電極を形成する工程の後、前記第２フォトレジスト層を除去して前記第１フォトレジスト層上に第３フォトレジスト層を形成し、前記第３フォトレジスト層に開口部を形成し、前記第３フォトレジスト層の開口部を通して前記突起電極の上面にめっきを施すことにより、前記上皮層を形成することができる。その場合に、前記上皮層を、前記突起電極の平面形状より小さく形成してもよい。あるいは、前記上皮層を、前記突起電極の上面で複数個の分割された形状に形成してもよい。

以上の製造方法において好ましくは、前記複数本の導体配線を各々、長手方向において互いに平行である平行部を有するパターンに形成し、前記突起電極を前記平行部に配置する。

本発明の半導体装置の製造方法においては、上記のいずれかの配線基板の製造方法により配線基板を作製し、前記配線基板上に半導体素子を載置し、前記半導体素子の電極パッドと前記突起電極とを接続することにより、前記突起電極を介して前記半導体素子の電極パッドと前記導体配線とを接続する。

この製造方法において、前記導体配線上の前記突起電極が形成された領域を封止樹脂で覆った後、前記配線基板上に前記半導体素子を載置し、前記半導体素子の電極パッドと前記導体配線とを、その間に介在する前記封止樹脂を排除して接続することができる。また、前記半導体素子の電極パッドと前記突起電極とを接続する際に、両者を互いに当接させ押圧しながら、当接部に超音波を印加することが好ましい。

以下、本発明の実施の形態について、図面を参照して具体的に説明する。なお、以下の実施の形態ではテープキャリア基板の場合を例として説明するが、他の配線基板の場合にも同様に各実施の形態の思想を適用可能である。

（実施の形態１）
実施の形態１におけるテープキャリア基板の製造方法について、図１−１および図１−２を参照して説明する。図１−１（ａ１）〜（ｆ１）、図１−２（ｇ１）〜（ｋ１）はテープキャリア基板の製造工程を示し、半導体素子搭載部の平面図である。図１−１（ａ２）〜（ｆ２）、図１−２（ｇ２）〜（ｋ２）は各々、上記各平面図における図１−１（ｄ１）のＡ−Ａ断面に対応する位置で示した拡大断面図である。

まず、図１−１（ａ１）、（ａ２）に示すように、少なくとも片面全面が下地金属層２で覆われたフィルム基材１を用意する。次に図１−１（ｂ１）、（ｂ２）に示すように、下地金属層２の設けられたフィルム基材１面に、第１フォトレジスト層３を形成する。次に図１−１（ｃ１）、（ｃ２）に示すように、導体配線形成用の露光マスク４を用いて露光を行い、図１−１（ｄ１）、（ｄ２）に示すように、第１フォトレジスト層３に開口部３ａを形成して下地金属層２を一部露出させる。次に第１フォトレジスト層３の開口部３ａを通して金属めっきを施すことにより、図１−１(ｅ１)、（ｅ２）に示すように導体配線５を形成する。

次に、図１−１（ｆ１）、（ｆ２）に示すように、導体配線５および第１フォトレジスト層３を覆って第２フォトレジスト層６を形成し、図１−２（ｇ１）、（ｇ２）に示すように、突起電極形成用の露光マスク７を対向させて露光を行う。露光マスク７の光透過領域７ａは、複数の導体配線５を横切るように、複数個の導体配線５の整列方向に連続した長孔形状を有する。露光マスク７の光透過領域７ａを通して露光し現像することにより、図１−２(ｈ１)、（ｈ２）に示すように、第２フォトレジスト層６に、導体配線を横切る長孔形状の開口部６ａが形成される。それにより開口部６ａの中に、導体配線５の一部が露出する。

第２フォトレジスト層６に形成された開口部６ａを通して導体配線５の露出した部分に金属めっきを施すことにより、図１−２（ｉ１）、（ｉ２）に示すように、導体配線５上に突起電極８が形成される。

次に図１−２（ｊ１）、（ｊ２）に示すように、第１フォトレジスト層３及び第２フォトレジスト層６を除去し、図１−２（ｋ１）、（ｋ２）に示すように、導体配線５間の下地金属層２をエッチングすることによって、各導体配線５を電気的に分離する。一般的には、その後、腐食防止のために、突起電極８と導体配線５をＡｕ等の金属めっきにより被覆する。

以上の製造方法によれば、第２フォトレジスト層６の長孔形状の開口部６ａと、第１フォトレジスト層３の開口部３ａが交差する領域の導体配線５上に突起電極８が形成される。従って、突起電極８を、設計したサイズを確保して一定の状態で形成することができる。

また、第２フォトレジスト層６の長孔形状の開口部６ａを通して金属めっきを施すことにより、導体配線５に対する突起電極８の位置精度を、容易に確保することができる。すなわち、導体配線５に対する開口部６ａの位置ずれが許容範囲内であれば、導体配線５と開口部６ａが必ず交わり、導体配線５の全幅が露出するからである。金属めっきは導体配線５の上面に成長するので、開口部６ａの位置ずれにかかわらず、一定の形状・寸法に形成され、設計された条件を満足することができる。したがって、露光マスク７の位置合わせに厳密な精度を必要とせず、調整が容易である。

フィルム基材１としては、一般的な材料であるポリイミドを用いることができる。条件によっては、ＰＥＴ、ＰＥＩ等の絶縁フィルム材料を用いても良い。下地金属２としては、例えばＣｕを用いる。導体配線５は、通常、幅が７〜３０μｍ、厚みが３〜２０μｍの範囲で、Ｃｕ、Ｓｎ等を用いて形成する。突起電極８の幅は、導体配線５の幅と同等で、７〜３０μｍであり、縦方向（導体配線５の長手方向）の寸法は、１０〜５０μｍである。突起電極８の厚みは、５〜２０μｍである。突起電極８の材料としては、例えば銅を用いることができる。突起電極８に銅を用いて、上述のように突起電極８と導体配線５に金属めっきを施さない場合は、突起電極８と導体配線５に腐食防止用の金属めっきを施すことが望ましい。例えばニッケルめっきを内層とし、金めっきを外層として施す。あるいは、錫、（ニッケル＋パラジウム）、ニッケルのみ、金のみのめっきを施す場合もある。突起電極８に金属めっきを施さない場合は、突起電極８として、例えば金、あるいはニッケルを用い、突起電極８と導体配線５の間にニッケルめっきを施してもよい。

（実施の形態２）
実施の形態２におけるテープキャリア基板の製造方法について、図２を参照して説明する。本実施の形態の製造方法の初期段階では、実施の形態１の図１−１（ａ１）〜（ｉ１）までと同様の工程を行う。従って重複する工程の説明を省略し、図２には、図１−１（ｉ１）に相当する工程以降を、図２（ｉ１）〜（ｎ１）として図示する。図２（ｉ２）〜（ｎ２）は各々、図２（ｉ１）〜（ｎ１）における図１−１（ｄ１）のＡ−Ａ断面に対応する位置で示した拡大断面図である。

図２（ｉ１）、（ｉ２）は、導体配線５の露出した部分に金属めっきを施すことにより、突起電極８が形成された状態を示す。さらに、第２フォトレジスト層６が除去されている。

次に図２（ｊ１）、（ｊ２）に示すように、第１フォトレジスト層３等を覆って第３フォトレジスト層９を形成し、図２（ｋ１）、（ｋ２）に示すように、上皮層形成用の露光マスク１０を対向させて露光を行う。露光マスク１０は図１−２（ｇ１）に示した露光マスク７と同様であり、その光透過領域１０ａは、複数の導体配線５を横切るように導体配線５の整列方向に連続した長孔形状を有する。露光後、現像することにより、図２（ｌ１）、（ｌ２）に示すように、第３フォトレジスト層９に、突起電極８を横切る長孔形状の開口部９ａが形成され、突起電極８の少なくとも一部が露出する。

第３フォトレジスト層９に形成された開口部９ａを通して突起電極８の露出した面にＡｕ等からなる金属めっきを施すことにより、図２（ｍ１）、（ｍ２）に示すように、突起電極８上に上皮層１１が形成される。次に図２（ｎ１）、図２（ｎ２）に示すように、第１フォトレジスト層３、第２フォトレジスト層６及び第３フォトレジスト層９を除去し、図１−２（ｋ１）、（ｋ２）と同様に、導体配線５間の下地金属層２をエッチングすることにより、各導体配線５を電気的に分離する（図示省略）。

なお、上述の工程において、図２（ｊ１）に示したように第３フォトレジスト層９を形成することは必須ではない。上皮層１１の平面形状が突起電極８と同一であり、第２フォトレジスト層６の厚みが十分であれば、第２フォトレジスト層６のパターンを用いて上皮層１１を形成することができる。後述するように、上皮層１１の平面形状を突起電極８と相違させる場合には、第３フォトレジスト層９を用いることが必要となる。

以下に、突起電極８の上面に上皮層１１を形成することによる効果について、図３および４を参照して説明する。

図３は、上皮層１１のない突起電極８が形成されたテープキャリア基板１２に、半導体素子１３を実装する場合を示す。半導体素子１３には、入出力用の電極パッド１４が設けられており、テープキャリア基板１２の突起電極８と接合される。実装に際しては、図３（ａ）に示すように、テープキャリア基板１２上に封止樹脂１５を付設して、半導体素子１３と対向させる。そして図３（ｂ）に示すように、半導体素子１３を押圧することにより、封止樹脂１５を排除して電極パッド１４と突起電極８を当接させる。

熱圧着工法や超音波接合工法においては、半導体素子１３の電極パッド１４面と対向するテープキャリア基板１３の各突起電極８の接合面に、封止樹脂１５が残留しないように排除する必要がある。そして各電極パッド１４と突起電極８を金属結合させるためには、接合温度２００℃〜３００℃の高温かつ高荷重を印加、または超音波を印加する。その結果、突起電極８は１〜３μｍ塑性変形する。

一方、半導体素子１３が、画像表示用パネル等に用いられる仕様の場合、電極パッド１４が約４００〜５００個もある。そのため、それに対応したテープキャリア基板１２の突起電極８を電解めっきにより形成すると、突起電極８の高さが例えば８μｍである場合、高さバラツキが１〜４μｍ程度発生してしまう。従って、封止樹脂１５を用いた熱圧着工法や超音波接合工法を適用する際に、多数の突起電極８のうち高さが低いものについては、図３（ｂ）に示すように、半導体素子１３の各電極パッド１４面と対向する突起電極８の接合面から封止樹脂１５が排出されずに残留し、金属結合を妨げる原因となる。

これに対して、図４は、上皮層１１を有する突起電極８が形成されたテープキャリア基板１６を用いることにより、突起電極８の高さバラツキの影響を解消して、半導体素子１３を実装する場合を示す。この場合、図４（ａ）に示すように、上皮層１１に塑性変形し易い低硬度のＡｕなどの材料を使用し、好ましくは高さを４μｍより高く形成する。それにより、図４（ｂ）に示すように、半導体素子１３を押圧したときに上皮層１１が容易に塑性変形して、突起電極８の高さバラツキを吸収することが可能となり、半導体素子１３実装後に接続の安定性が得られる。

図５（ａ）は、上皮層１１ａの頭頂部の面積を突起電極８の面積より小さくした例を示す。この形状により、上皮層１１ａがより塑性変形し易くなる。その結果、突起電極８の高さバラツキが発生した場合においても、図５（ｂ）に示すように、その高さバラツキを容易に吸収することができる。同図に示した１７は、ソルダーレジストである。

また図６（ａ）は、上皮層１１ｂを複数個に分割して形成した例を示す。この形状により、上皮層１１ｂがさらに塑性変形し易くなる。従って、突起電極８上の複数の上皮層１１ｂに高さバラツキが発生した場合においても、その複数個の内のいずれかが半導体素子１３の電極パッド１４と突起電極８の接合面との間の封止樹脂１５を排出することが可能であり、半導体素子１３の実装後に、より十分な接続の安定性が得られる。

（実施の形態３）
実施の形態３におけるテープキャリア基板の構造とその製造方法について、図７〜図１１を参照して説明する。本実施の形態において用いるテープキャリア基板を、図７に示す。このテープキャリア基板では、複数本の導体配線５のうち、フィルム基材１の短辺方向に配列されたものが、直角に屈曲した平行部５ａを有する。平行部５ａは、フィルム基材１の長辺方向に配列された導体配線５と平行である。短辺方向に配列された導体配線５では、平行部５ａに突起電極８が配置される。この構造により、以下に説明する問題を回避することができる。

図８は、半導体素子１３に設けられた電極パッド１４の例を示す平面図である。半導体素子１３の長辺方向に配列された電極パッド１４ａと、半導体素子１３の短辺方向に配列された電極パッド１４ｂの間隔がＳ１で示される。

図９は、導体配線５上に突起電極８が形成されたテープキャリア基板の半導体素子搭載部を示す平面図である。突起電極８は、図８の半導体素子１３に設けられた電極パッド１４に対応させて配置される。図９に示された突起電極８は、図１（ｇ１）に示した露光マスク７が導体配線５に対して、フィルム基材１の短辺方向に大きく位置ずれした状態で形成された場合のものである。フィルム基材１の長辺方向に配列された導体配線５上の突起電極８の端縁と、短辺方向に配列された導体配線５の側縁の間の間隔が、Ｓ２で示される。

図９に示す状態の場合、突起電極８の大きさは全て設計した寸法を満足できるが、導体配線５と露光マスク７の位置ずれの方向に起因して、図８に示す間隔Ｓ１と、図９に示す間隔Ｓ２に相違を生じている。つまり、露光マスク７がフィルム基材１の短辺方向に位置ずれした場合、フィルム基材１の長辺方向に配置された導体配線５上では、突起電極８の位置が導体配線５の長手方向に移動するのに対して、フィルム基材１の短辺方向に配置された導体配線５上では、突起電極８の位置が移動しないからである。

上述の問題は、図７に示したような本実施の形態のテープキャリア基板を用いることにより解決できる。このテープキャリア基板の突起電極８を形成する工程では、図１０に示すような露光マスク１８を用いる。この露光マスク１８の光透過領域は、図１（ｇ１）に示した露光マスク７と異なる。すなわち、フィルム基材１の長辺方向に対応する光透過領域１８ａと、フィルム基材１の短辺方向に対応する光透過領域１８ｂとからなる。複数の光透過領域１８ｂは、各導体配線５の平行部５ａに対して各々直交するように個別に設けられる。

この露光マスク１８がフィルム基材１の短辺方向に位置ずれを起こした場合、図７のフィルム基材１の短辺方向に配置された導体配線５の平行部５ａ上では、露光マスク１８の光透過領域１８ｂが平行部５ａの長手方向に移動し、形成される突起電極８の位置が図７に示したように移動する。光透過領域１８ｂの移動方向が平行部５ａの長手方向であるため、移動量が許容範囲内であれば、突起電極８は所定のサイズで形成される。また、フィルム基材１の短辺方向に配置された導体配線５上での突起電極８の形成位置の移動量は、長辺方向に配置された導体配線５上でその長手方向に突起電極８の位置が移動する量と同等である。その結果、図８に示した間隔Ｓ１と、図７に示した間隔Ｓ３とは同一になる。

以上のように、半導体素子１６の各々の電極と相対する突起電極とが位置ずれすることなく、半導体素子１６実装後に十分な接続の安定性が得られる。

次に、本実施の形態におけるテープキャリア基板の製造方法について、図１１−１および図１１−２を参照して説明する。図１１−１（ａ１）〜（ｆ１）、図１１−２（ｇ１）〜（ｋ１）はテープキャリア基板の製造工程を示し、半導体素子搭載部の平面図である。図１１−１（ａ２）〜（ｆ２）、図１１−２（ｇ２）〜（ｋ２）は各々、上記各平面図における図１１（ｄ１）のＢ−Ｂ断面に対応する位置で示した拡大断面図である。この製造方法は、図１１−１（ｅ１）に示されるように、フィルム基材１の短辺方向に配置される導体配線５に平行部５ａを設けて、図７に示した形状とすることが、実施の形態１の場合と相違する。またこれに対応して、図１１−２（ｇ１）に示されるように、突起電極形成用の露光マスク１８として図１０に示した形状のものを用いる。

まず、図１１−１（ａ１）、（ａ２）に示すように、少なくとも片面全面が下地金属層２で覆われたフィルム基材１を用意する。次に図１１−１（ｂ１）、（ｂ２）に示すように、下地金属層２の設けられたフィルム基材１面に、第１フォトレジスト層３を形成する。次に図１１−１（ｃ１）、（ｃ２）に示すように、導体配線形成用の露光マスク１９を用いて露光を行い、図１１−１（ｄ１）、（ｄ２）に示すように、第１フォトレジスト層３に開口部３ａを形成して下地金属層２を一部露出させる。次に第１フォトレジスト層３の開口部３ａを通して金属めっきを施すことにより、図１１−１(ｅ１)、（ｅ２）に示すように、平行部５ａを有する導体配線５を形成する。

次に、図１１−１（ｆ１）、（ｆ２）に示すように、導体配線５および第１フォトレジスト層３を覆って第２フォトレジスト層６を形成し、図１−２（ｇ１）、（ｇ２）に示すように、突起電極形成用の露光マスク１８を対向させて露光を行う。露光マスク１８の光透過領域１８ａ、１８ｂを通して露光し現像することにより、図１１−２(ｈ１)、（ｈ２）に示すように、第２フォトレジスト層６に、導体配線５を横切る長孔形状の開口部６ａが形成される。それにより開口部６ａの中に、導体配線５の一部が露出する。

第２フォトレジスト層６に形成された開口部６ａを通して導体配線５の露出した部分に金属めっきを施すことにより、図１１−２（ｉ１）、（ｉ２）に示すように、導体配線５上に突起電極８が形成される。

次に図１１−２（ｊ１）、（ｊ２）に示すように、第１フォトレジスト層３及び第２フォトレジスト層６を除去し、図１−２（ｋ１）、（ｋ２）に示すように、導体配線５間の下地金属層２をエッチングすることにより、各導体配線５を電気的に分離する。

（実施の形態４）
実施の形態４における半導体装置およびその製造方法について、図１２を参照して説明する。本実施の形態において用いるテープキャリア基板は、図１２（ａ）には一例として実施の形態１により製造したものを示したが、上述の実施の形態に基づいて製造したいずれのテープキャリア基板を用いてもよい。

この半導体装置の製造に際しては、図１２（ａ）に示すように、テープキャリア基板１２の突起電極８が形成された領域を覆って封止樹脂１５を形成する。次に、半導体素子１３とテープキャリア基板１２を対向させ、両者を互いに向かって押圧して、図１２（ｂ）に示すように、電極パッド１４に突起電極８を当接させる。その際、ボンディングツール（図示せず）を介して超音波を印加することが望ましい。それにより、突起電極８が、電極パッド１４の表面層の酸化膜に当接して振動するために、酸化膜を破砕して当接させることができる。半導体素子１３をテープキャリア基板１２上に実装した後に、封止樹脂１５を充填してもよい。

以上のようにして、本発明の実施の形態におけるテープキャリア基板１２上に半導体素子１３が実装され、その電極パッド１４と突起電極８が接続され、テープキャリア基板１２と半導体素子１３の間に封止樹脂１５が充填されて半導体装置が製造される。それにより、半導体素子１３の各電極パッド１４と対向する突起電極８とが位置ずれすることなく、半導体素子１３実装後に十分な接続の安定性が得られる。

（実施の形態５）
実施の形態５における画像表示パネルを、図１３および１４に示す。この画像表示パネルは、本発明のテープキャリア基板を用いた電子回路装置の一例である。すなわち、上述のいずれかの実施の形態により製造されたテープキャリア基板に半導体素子を実装して半導体装置を作製し、その半導体装置を組み込んで構成されている。

図１３は、画像表示パネル２０の平面図、図１４は、図１３のＣ断面を示す拡大断面図である。画像表示パネル２０の周縁部に、テープキャリア基板１２が搭載されている。

図１４に示すように、画像表示パネル２０は、パネル基板２１ａ、２１ｂを含む。半導体素子１３が実装されたテープキャリア基板１２が、パネル基板２１ａの周縁部に取付けられている。基板２１ａの一方の面には、パネル電極２２が形成されており、異方性導電膜２３を介して、テープキャリア基板１２の導体配線５と接続されている。基板２１ａの他方の面には、プリント基板２４が取付けられ、その電極２５とテープキャリア基板１２の導体配線５が、異方性導電膜２６を介して接続されている。

本発明の配線基板の製造方法によれば、導体配線のピッチを縮小化させた場合においても突起電極を高い精度で容易に形成可能であり、製造された配線基板は、画像表示パネル等への半導体素子の実装に有用である。

実施の形態１におけるテープキャリア基板の製造方法の工程を示し、（ａ１）〜（ｆ１）は平面図、（ａ２）〜（ｆ２）は断面図 図１−１に続く工程を示し、（ｇ１）〜（ｋ１）は平面図、（ｇ２）〜（ｋ２）は断面図 実施の形態２におけるテープキャリア基板の製造方法の工程を説明するための図であり、（ｉ１）〜（ｎ１）は平面図、（ｉ２）〜（ｎ２）は断面図 テープキャリア基板に半導体素子を実装する工程を示す断面図 改良されたテープキャリア基板に半導体素子を実装する工程を示す断面図 他の改良されたテープキャリア基板に半導体素子を実装する工程を示す断面図 他の改良されたテープキャリア基板に半導体素子を実装する工程を示す断面図 実施の形態３におけるテープキャリア基板を示す平面図 半導体素子の電極パッドの配列の一例を示す平面図 実施の形態３の製造方法により製造されたテープキャリア基板の例を示す平面図 実施の形態３の製造方法に用いる露光マスクの一例を示す平面図 実施の形態３におけるテープキャリア基板の製造方法の工程を示し、（ａ１）〜（ｆ１）は平面図、（ａ２）〜（ｆ２）は断面図 図１１−１に続く工程を示し、（ｇ１）〜（ｋ１）は平面図、（ｇ２）〜（ｋ２）は断面図 実施の形態４における半導体装置を示す平面図 実施の形態５における画像表示パネルを示す平面図 同画像表示パネルの要部を示す拡大断面図 従来例のテープキャリア基板の製造方法の工程を示し、（ａ１）〜（ｆ１）は平面図、（ａ２）〜（ｆ２）は断面図 従来例のテープキャリア基板における突起電極のサイズ不良を示す平面図

符号の説明

１ フィルム基材
２ 下地金属層
３ 第１フォトレジスト層
３ａ、６ａ、９ａ 開口部
４、７、１０、１８、１９ 露光マスク
５ 導体配線
５ａ 平行部
６ 第２フォトレジスト層
７ａ、１０ａ、１８ａ、１８ｂ 光透過領域
８ 突起電極
９ 第３フォトレジスト層
１１、１１ａ、１１ｂ 上皮層
１２、１６ テープキャリア基板
１３ 半導体素子
１４、１４ａ、１４ｂ 電極パッド
１５ 封止樹脂
１７ ソルダーレジスト
２０ 画像表示パネル
２１ａ、２１ｂ パネル基板
２２ パネル電極
２３、２６ 異方性導電膜
２４ プリント基板
２５ 電極

Claims (11)

1. フィルム基材と、前記フィルム基材上に整列して設けられた複数本の導体配線と、前記複数本の導体配線上に形成された突起電極とを備えた配線基板の製造方法において、
   前記フィルム基材の表面に形成された下地金属層上に第１フォトレジスト層を設け、前記第１フォトレジスト層の前記複数の導体配線に対応する部分に開口部を形成し、
   前記第１フォトレジスト層の開口部を通してめっきを施すことにより、前記下地金属層に前記複数の導体配線を付設し、
   前記第１フォトレジスト層および前記複数の導体配線を覆って第２フォトレジスト層を設け、
   前記第２フォトレジスト層に、前記複数の導体配線を横切るように長孔状パターンの開口部を形成して、前記長孔状パターン中に前記導体配線の一部を露出させ、
   前記第２フォトレジスト層の長孔状パターンを通して、前記導体配線の露出した面にめっきを施すことにより前記突起電極を形成することを特徴とする配線基板の製造方法。
2. 前記突起電極を形成する工程の後、前記第２フォトレジスト層および前記第１フォトレジスト層を除去し、前記複数の導体配線間の前記下地金属層をエッチングすることにより、前記複数の導体配線を電気的に分離する請求項１に記載の配線基板の製造方法。
3. 前記突起電極の上面に、前記突起電極用金属よりも低硬度の金属からなる上皮層を設ける請求項１に記載の配線基板の製造方法。
4. 前記第２フォトレジスト層の長孔状パターンを通して前記突起電極の上面にめっきを施すことにより、前記上皮層を形成する請求項３に記載の配線基板の製造方法。
5. 前記突起電極を形成する工程の後、前記第２フォトレジスト層を除去して前記第１フォトレジスト層上に第３フォトレジスト層を形成し、前記第３フォトレジスト層に開口部を形成し、前記第３フォトレジスト層の開口部を通して前記突起電極の上面にめっきを施すことにより、前記上皮層を形成する請求項３に記載の配線基板の製造方法。
6. 前記上皮層を、前記突起電極の平面形状より小さく形成する請求項５に記載の配線基板の製造方法。
7. 前記上皮層を、前記突起電極の上面で複数個の分割された形状に形成する請求項５に記載の配線基板の製造方法。
8. 前記複数本の導体配線を各々、長手方向において互いに平行である平行部を有するパターンに形成し、前記突起電極を前記平行部に配置する請求項１〜７のいずれか１項に記載の配線基板の製造方法。
9. 請求項１〜８のいずれか１項に記載の配線基板の製造方法により配線基板を作製し、
   前記配線基板上に半導体素子を載置し、前記半導体素子の電極パッドと前記突起電極とを接続することにより、前記突起電極を介して前記半導体素子の電極パッドと前記導体配線とを接続する半導体装置の製造方法。
10. 前記導体配線上の前記突起電極が形成された領域を封止樹脂で覆った後、前記配線基板上に前記半導体素子を載置し、前記半導体素子の電極パッドと前記導体配線とを、その間に介在する前記封止樹脂を排除して接続する請求項９に記載の半導体装置の製造方法。
11. 前記半導体素子の電極パッドと前記突起電極とを接続する際に、両者を互いに当接させ押圧しながら、当接部に超音波を印加する請求項１０に記載の半導体装置の製造方法。

Images