JP4073532B2 - Frequency variable filter device - Google Patents
Frequency variable filter device Download PDFInfo
- Publication number
- JP4073532B2 JP4073532B2 JP03073998A JP3073998A JP4073532B2 JP 4073532 B2 JP4073532 B2 JP 4073532B2 JP 03073998 A JP03073998 A JP 03073998A JP 3073998 A JP3073998 A JP 3073998A JP 4073532 B2 JP4073532 B2 JP 4073532B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- filter
- generation circuit
- signal
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Filters And Equalizers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、周波数ホッピング通信の送受信器で用いられる周波数可変フィルタ装置に係り、特に消費電力を低減できる周波数可変フィルタ装置に関する。
【0002】
【従来の技術】
従来の周波数可変フィルタ装置について図5を使って説明する。図5は、従来の周波数可変フィルタ装置の構成ブロック図である。
従来の周波数可変フィルタ装置は、図5に示すように、第1のフィルタセレクタ1と複数の周波数可変フィルタ2と、第2のフィルタセレクタ3と、制御部4とから主に構成されている。
尚、図5では、周波数可変フィルタ2の数は4つであるとしている。
【0003】
また、制御部4は、図6に示すように、オン/オフパターン生成回路41と、フィルタ選択回路42と、周波数可変フィルタ2に対応して複数設けられているバイアス生成回路43とから構成されている。図6は、制御部4の構成ブロック図である。
【0004】
以下、各部を具体的に説明する。
第1のフィルタセレクタ1は、第2のフィルタセレクタ3とともに、制御部4から入力されるフィルタ選択信号に応じて入力されるRF信号(高周波信号)を特定の周波数可変フィルタ2に選択的に出力するものである。
【0005】
周波数可変フィルタ2は、PINダイオードを備え、PINダイオードのオン/オフによって同調周波数を切り替えて、第1のフィルタセレクタ1から入力されるRF信号をフィルタリングして第2のフィルタセレクタに出力する周波数フィルタであって、後に説明する制御部3から各々入力されるバイアス信号に応じてPINダイオードのオン/オフを行うものである。
【0006】
また、周波数可変フィルタ2は、それぞれ、例えば第1の周波数可変フィルタ2aは、225〜280MHzに、第2の周波数可変フィルタ2bは、280〜325MHzに、第3の周波数可変フィルタ2cは、325〜370MHzに、第4の周波数可変フィルタ2dは、370〜400MHzに対応するというように可変周波数幅(周波数可変フィルタ2が機能する周波数帯域)が異なっているように設定されている。
【0007】
第2のフィルタセレクタ3は、制御部4から入力されるフィルタ選択信号に応じて、第1のフィルタセレクタ1が選択している周波数可変フィルタ2から選択的にRF信号の入力を受けて、当該RF信号を外部に出力するものである。
【0008】
制御部4のオン/オフパターン生成回路41は、外部から同調周波数を表す周波数指定信号の入力を受けて周波数可変フィルタ2のPINダイオードのオン/オフパターンを生成して、複数のバイアス生成回路43にそれぞれ出力するものである。
【0009】
制御部4のフィルタ選択回路42は、第1のフィルタセレクタ1と第2のフィルタセレクタ3とに、どの周波数可変フィルタ2にRF信号を入力し、どの周波数可変フィルタ2のRF信号の出力を選択して外部に出力するかを指示するフィルタ選択信号を出力するものである。
【0010】
制御部4のバイアス生成回路43は、オン/オフパターン生成回路41から入力されるオン/オフパターンをもとにして、バイアス信号を生成して、対応する周波数可変フィルタ2に出力するものである。
【0011】
ここで、制御部4のバイアス生成回路43について、具体的に図7を用いて説明する。図7は、制御部4のバイアス生成回路43の回路図である。
バイアス生成回路43は、図7に示すように、オン/オフパターンの入力を受けて、これをTTLレベルの信号に変換するバッファと、順方向電流のスイッチとして動作する第1のトランジスタQ1と、第1のトランジスタQ1のベース電流を制限する第1の抵抗器R1と、第1のトランジスタQ1のベース電流を安定させるための第2の抵抗器R2と、順方向電流を制限する第3の抵抗器R3と、バイアス生成回路43の出力である、バイアス信号を逆電圧に接地させるスイッチとして動作する第2のトランジスタQ2と、第2のトランジスタQ2のベース電圧を安定させる第4の抵抗器R4と、逆電圧出力時に電流を制限する第5の抵抗器R5と、第2のトランジスタQ2の接地状態を制限するコンデンサC1とから構成されている。
尚、第5の抵抗器R5は、抵抗率の十分大きい抵抗器であるとする。
【0012】
つまり、バイアス生成回路43は、バッファを介して入力されるオン/オフパターンがLo状態(オンを表す状態)であるときには、第1のトランジスタQ1がオンとなり、第2のトランジスタQ2はオフとなって、第3の抵抗器R3により制限された電流が出力され、電流がそのまま外部に出力されるようになるものである。
【0013】
また、オン/オフパターンがHi状態(オフを表す状態)であるときには、バイアス生成回路43の第1のトランジスタQ1がオフとなり、第2のトランジスタQ2が、オンとなって、コンデンサC1が飽和するまでは電流が接地されるため、外部への電流の出力がないようになり、コンデンサC1が飽和すると、第5の抵抗器R5を介して逆電圧による電流が外部に出力されるようになるものである。
【0014】
尚、バイアス生成回路43は、周波数可変フィルタ2が備えるPINダイオード1個のスイッチング動作に対応するものであるので、スイッチング動作が10個必要であれば、当該回路は、その数に対応して設けられているものである。
【0015】
次に、従来の周波数可変フィルタ装置の動作について説明する。
まず、制御部4が周波数信号の入力を受けて、オン/オフパターン生成回路41が周波数信号が表す周波数に対応するオン/オフパターンを生成して、複数のバイアス生成回路43に出力する。
一方、制御部4のフィルタ選択回路32が周波数信号に対応する周波数可変フィルタ2を選択するフィルタ選択信号を第1のフィルタセレクタ1と第2のフィルタセレクタ3とに出力する。
【0016】
すると、複数の周波数可変フィルタ2が各々制御部4の対応するバイアス生成回路43から入力されるバイアス信号に従ってPINダイオードをオン/オフすることにようになって、同調周波数を切り替える。
【0017】
そして、第1のフィルタセレクタ1が外部から入力されるRF信号の入力を受けて、当該RF信号を制御部4から入力されたフィルタ選択信号に応じた周波数可変フィルタ2に選択的に出力するようになる。
また、第2のフィルタセレクタ3が制御部4から入力されたフィルタ選択信号に応じた周波数可変フィルタ2からRF信号の入力を選択的に外部に出力するようになる。
【0018】
ここで例えば、図5において第1のフィルタセレクタ1と第2のフィルタセレクタ3とによって、第2の周波数可変フィルタ2bが選択されているとするとき、第1の周波数可変フィルタ2aと、第3の周波数可変フィルタ2cと、第4の周波数可変フィルタ2dとに対応する制御部4のバイアス生成回路43もバイアス信号を出力している。
【0019】
【発明が解決しようとする課題】
このように、上記従来の周波数可変フィルタ装置では、フィルタ選択信号によって選択されていない周波数可変フィルタもPINダイオードのオン/オフの動作を行ってしまうため、消費電力が大きくなるという問題点があった。
【0020】
本発明は上記実情に鑑みて為されたもので、消費電力を低減できる周波数可変フィルタ装置を提供することを目的とする。
【0022】
【課題を解決するための手段】
上記従来例の問題点を解決するための本発明は、入力された高周波信号を、別途入力された周波数信号に表される周波数を同調周波数としてフィルタリングし、外部に出力する周波数可変フィルタ装置において、特定の周波数領域内で、同調周波数を切り替える周波数可変フィルタが、前記特定の周波数領域が各々異なるものとなるように複数設けられ、前記各周波数可変フィルタは、PINダイオードを備え、外部から入力されるバイアス信号に従って前記PINダイオードをオン/オフすることによって同調周波数を切り替え、フィルタ選択信号により前記高周波信号の出力対象となる周波数可変フィルタを選択する第1のフィルタセレクタと、前記フィルタ選択信号により前記第1のフィルタセレクタが選択した周波数可変フィルタが出力する高周波信号を出力する第2のフィルタセレクタと、前記周波数信号に表される周波数に基づいて、前記複数の周波数可変フィルタから当該周波数で機能する周波数可変フィルタを選択するフィルタ選択信号を出力するとともに、前記周波数に対応して前記PINダイオードのオン/オフパターンを生成して、当該選択された周波数可変フィルタには、前記オン/オフパターンをもとにして同調周波数を前記周波数に切り替えるバイアス信号を出力し、前記フィルタ選択信号により選択されない周波数可変フィルタには、当該周波数可変フィルタの消費電力が最小になるようなバイアス信号を出力する制御部とを有することを特徴としており、消費電力を低減できる。
【0023】
上記従来例の問題点を解決するための本発明は、請求項1記載の周波数可変フィルタ装置において、制御部は、周波数可変フィルタの各々に対応して設けられたバイアス生成回路と、前記バイアス生成回路の各々に対応して設けられたオン/オフパターン生成回路と、フィルタ選択回路とを備える制御部であって、前記オン/オフパターン生成回路は、自己が外部から入力される周波数信号に表される周波数で機能する周波数可変フィルタに対応するものである場合には、当該周波数に対応するオン/オフパターンを生成して出力し、対応しないものである場合には、対応するバイアス生成回路及び対応する周波数可変フィルタにおける消費電力が最小になるようなオン/オフパターンを生成して出力するオン/オフパターン生成回路であり、前記バイアス生成回路は、対応するオン/オフパターン生成回路から入力されるオン/オフパターンからバイアス信号を生成して対応する周波数可変フィルタに出力するバイアス生成回路であり、前記フィルタ選択回路は、前記周波数信号に表される周波数で機能する周波数可変フィルタを選択するフィルタ選択信号を第1のフィルタセレクタと、第2のフィルタセレクタとに出力するフィルタ選択回路であることを特徴としており、消費電力を低減できる。
【0024】
上記従来例の問題点を解決するための本発明は、請求項1記載の周波数可変フィルタ装置において、制御部は、周波数可変フィルタの各々に対応して設けられたバイアス生成回路と、一のオン/オフパターン生成回路と、フィルタ選択回路と、電源制御回路とを備える制御部であって、前記オン/オフパターン生成回路は、外部から入力される周波数信号に表される周波数に対応するオン/オフパターンを生成してバイアス生成回路に出力するオン/オフパターン生成回路であり、前記バイアス生成回路は、前記オン/オフパターン生成回路から入力されるオン/オフパターンからバイアス信号を生成して対応する周波数可変フィルタに出力するバイアス生成回路であり、前記フィルタ選択回路は、前記周波数で機能する周波数可変フィルタを選択するフィルタ選択信号を第1のフィルタセレクタと、第2のフィルタセレクタとに出力するフィルタ選択回路であり、前記電源制御回路は、前記周波数で機能する周波数可変フィルタに対応するバイアス生成回路にのみ電源を供給し、前記周波数で機能する周波数可変フィルタに対応しないバイアス生成回路に電源を供給しないようにする電源制御回路であることを特徴としており、消費電力を低減できる。
【0025】
上記従来例の問題点を解決するための本発明は、請求項1記載の周波数可変フィルタ装置において、制御部は、周波数可変フィルタの各々に対応して設けられたバイアス生成回路と、一のオン/オフパターン生成回路と、フィルタ選択回路とを備える制御部であって、前記オン/オフパターン生成回路は、外部から入力された周波数信号に表される周波数に対応するオン/オフパターンを生成して前記バイアス生成回路に出力するオン/オフパターン生成回路であり、前記バイアス生成回路は、前記フィルタ選択回路からバイアスの生成を指示する指示信号が入力されている間は、前記オン/オフパターン生成回路から入力されるオン/オフパターンからバイアス信号を生成して対応する周波数可変フィルタに出力し、指示信号が入力されていないときには、対応する周波数可変フィルタにおける消費電力が最小になるようなバイアス信号を対応する周波数可変フィルタに出力するバイアス生成回路であり、前記フィルタ選択回路は、前記周波数で機能する周波数可変フィルタを選択するフィルタ選択信号を第1のフィルタセレクタと、第2のフィルタセレクタとに出力するとともに、前記フィルタ選択信号によって選択される周波数可変フィルタに対応するバイアス生成回路に前記指示信号を出力するフィルタ選択回路であることを特徴としており、消費電力を低減できる。
【0026】
【発明の実施の形態】
本発明の実施の形態を図面を参照しながら説明する。
本発明に係る周波数可変フィルタ装置(本装置)は、選択されていない周波数可変フィルタに対する制御を停止して、消費電力を低減できるものである。
【0027】
本装置は、図5に示した従来の周波数可変フィルタ装置と同様のものであるが、制御部4における動作が少々異なっている。
本装置の制御部4は、図1に示すように、オン/オフパターン生成回路41′と、フィルタ選択回路42と、バイアス生成回路43とから構成されている。図1は、本装置の制御部4の構成ブロック図である。
ここで、フィルタ選択回路42と、バイアス生成回路43とは、従来と同じものであるので、説明を省略する。
【0028】
オン/オフパターン生成回路41′は、バイアス生成回路43に対応して設けられるものである。
また、オン/オフパターン生成回路41′は、周波数信号の入力を受けて、当該周波数信号が自己に対応する周波数可変フィルタ2が機能する周波数帯域であれば、従来と同様にしてオン/オフパターンを生成して出力するものである。
【0029】
さらに、オン/オフパターン生成回路41′は、周波数信号の入力を受けて、当該周波数信号が自己に対応する周波数可変フィルタ2が機能する周波数帯域でなければ、オン/オフパターンデータを消費電力の少ないものとするものである。
消費電力の少ないオン/オフパターンデータとは、具体的に図7に示したバイアス生成回路の場合には、オールオフの状態であると考えられる。
【0030】
このような制御部4を備えた本装置によれば、制御部4に入力された周波数信号に対して機能しない周波数可変フィルタ2に対応する制御部4のバイアス生成回路43がバイアス信号を生成しないようにすることで、当該周波数可変フィルタ2におけるPINダイオードのオン/オフの動作を停止させ、制御部4及び周波数可変フィルタ2における消費電力を低減できる効果がある。
【0031】
また、本装置の制御部4は、図2に示すように、従来と同様のオン/オフパターン生成回路41と、フィルタ選択回路42と、バイアス生成回路43とに加え、入力された周波数信号に対して機能する周波数可変フィルタ2に対応するバイアス生成回路43にのみ電源を供給し、他のバイアス生成回路43に電源を供給しないようにする電源制御回路44とから構成されているものであっても構わない。図2は、本装置の制御部4のもう一つの構成ブロック図である。
【0032】
このような本装置によれば、入力された周波数信号に対して機能しない周波数可変フィルタ2に対応する制御部4のバイアス生成回路43に電源が供給されず、また、そのために、当該周波数可変フィルタ2におけるPINダイオードのオン/オフの動作を停止させ、制御部4と周波数可変フィルタ2とにおける消費電力を低減できる効果がある。
【0033】
さらに、本装置の制御部4は、図3に示すように、オン/オフパターン生成回路41と、フィルタ選択回路42′と、周波数可変フィルタ2に対応して設けられているバイアス生成回路43′とから構成されている。図3は、本装置の制御部4のもう一つの構成ブロック図である。
ここで、オン/オフパターン生成回路41は、従来と同じものであるので、説明を省略する。
【0034】
フィルタ選択回路42′は、周波数信号の入力を受けて、従来と同様にフィルタ選択信号を出力するとともに、当該周波数信号に表される周波数で機能する周波数可変フィルタ2に対応するバイアス生成回路43′にバイアス信号生成の指示を行う信号(指示信号)を出力するものであり、それ以外のバイアス生成回路43′には指示信号を出力しないようになるものである。
【0035】
バイアス生成回路43′は、フィルタ選択回路42′から指示信号の入力を受けているときには、従来と同様に、オン/オフパターン生成回路41から入力されるオン/オフパターンの信号に従って、バイアス信号を生成して対応する周波数可変フィルタ2に出力するものである。
【0036】
バイアス生成回路43′は、また、フィルタ選択回路42′から指示信号の入力を受けていないときには、消費電力が小さくなるような状態になるとともに、対応する周波数可変フィルタに消費電力を最小にするようなバイアス信号を出力するものである。
【0037】
具体的には、バイアス生成回路43′は、図4に示すようなものであることが考えられる。図4は、バイアス生成回路43′の一例を表す回路図である。
図4に示すバイアス生成回路43′は、従来のバイアス生成回路43とほぼ同様のものであるが、バッファがオン/オフパターンの入力と、フィルタ選択回路42′からの指示信号の入力とを受けるスリーステートバッファに置き換わっており、その出力にプルアップ抵抗R6が接続されているところが従来と異なっている。
【0038】
すなわち、図4に示すバイアス生成回路43′のスリーステートバッファは、フィルタ選択回路42′から指示信号の入力がないと、出力がハイインピーダンス状態となる。従って、バイアス生成回路43′は、プルアップ抵抗R6の働きによって、オールオフの状態となる。
【0039】
また、図4に示したバイアス生成回路43′のスリーステートバッファは、フィルタ選択回路42′から信号が入力されていると、図7に示したバッファと同様に動作するようになる。
【0040】
このような本装置によれば、制御部4に入力された周波数信号に対して機能しない周波数可変フィルタ2に対応する制御部4のバイアス生成回路43がバイアス信号を生成しないようにすることで、当該周波数可変フィルタ2におけるPINダイオードのオン/オフの動作を停止させ、制御部4と周波数可変フィルタ2とにおける消費電力を低減できる効果がある。
【0042】
【発明の効果】
本発明によれば、各周波数可変フィルタは、PINダイオードを備え、外部から入力されるバイアス信号に従って前記PINダイオードをオン/オフすることによって同調周波数を切り替え、制御部が外部から入力される周波数信号に表される周波数に基づいて、当該周波数で機能する周波数可変フィルタを選択するフィルタ選択信号を出力するとともに、当該周波数に対応してPINダイオードのオン/オフパターンを生成して、当該選択された周波数可変フィルタには、当該オン/オフパターンをもとにして同調周波数を前記周波数に切り替えるバイアス信号を出力し、選択されない周波数可変フィルタには、当該周波数可変フィルタの消費電力が最小になるようなバイアス信号を出力し、第1のフィルタセレクタが外部から入力される高周波信号をフィルタ選択信号で選択される周波数可変フィルタに出力し、第2のフィルタセレクタが当該第1のフィルタセレクタが選択した周波数可変フィルタから出力される高周波信号を選択して出力する周波数可変フィルタ装置としているので、周波数信号で指定された周波数で機能しない周波数可変フィルタにおける消費電力を最小にして、消費電力を低減できる効果がある。
【0043】
本発明によれば、制御部は、バイアス生成回路の各々に対応して設けられ、外部から入力される周波数信号に表される周波数で機能する周波数可変フィルタに対応するものであるときには、当該周波数に対応するオン/オフパターンを生成し、そうでないときには、対応するバイアス生成回路及び周波数可変フィルタにおける消費電力が最小になるようなオン/オフパターンを生成して出力するオン/オフパターン生成回路と、オン/オフパターン生成回路から入力されるオン/オフパターンからバイアス信号を生成して対応する周波数可変フィルタに出力するバイアス生成回路と、周波数信号に表される周波数で機能する周波数可変フィルタを選択するフィルタ選択信号を出力するフィルタ選択回路とを有する制御部である請求項1記載の周波数可変フィルタ装置としているので、周波数信号で指定された周波数で機能しない周波数可変フィルタと、それに対応するバイアス生成回路における消費電力を最小にして、消費電力を低減できる効果がある。
【0044】
本発明によれば、制御部は、外部から入力される周波数信号に表される周波数に対応するオン/オフパターンを生成してバイアス生成回路に出力する一のオン/オフパターン生成回路と、周波数信号に表される周波数で機能する周波数可変フィルタに対応するバイアス生成回路にのみ電源を供給し、それ以外のバイアス生成回路には電源を供給しないようにする電源制御回路と、オン/オフパターンの入力を受けてバイアス信号を生成するバイアス生成回路と、周波数信号に表される周波数で機能する周波数可変フィルタを選択するフィルタ選択信号を出力するフィルタ選択回路とを有する制御部である請求項1記載の周波数可変フィルタ装置としているので、周波数信号で指定された周波数で機能しない周波数可変フィルタに周波数の微調整のためのバイアス信号を出力しないようにすることで、当該周波数可変フィルタと、それに対応するバイアス生成回路とを動作させないようにして、消費電力を低減できる効果がある。
【0045】
本発明によれば、制御部は、外部から入力された周波数信号に表される周波数に対応するオン/オフパターンを生成してバイアス生成回路に出力するオン/オフパターン生成回路と、フィルタ選択回路から指示信号の入力を受けているときには、入力されるオン/オフパターンに従ってバイアス信号を生成し、指示信号が入力されていないときには、周波数可変フィルタにおける消費電力が最小になるようなバイアス信号を出力するバイアス生成回路と、周波数信号に表される周波数で機能する周波数可変フィルタを選択するフィルタ選択信号を出力するとともに、当該周波数可変フィルタに対応するバイアス生成回路に指示信号を出力し、そうでないバイアス生成回路には指示信号を出力しないフィルタ選択回路とを有する制御部である請求項1記載の周波数可変フィルタ装置としているので、周波数信号で指定された周波数で機能しない周波数可変フィルタと、それに対応するバイアス生成回路における消費電力を最小にして、消費電力を低減できる効果がある。
【図面の簡単な説明】
【図1】本装置の制御部4の構成ブロック図である。
【図2】本装置の制御部4のもう一つの構成ブロック図である。
【図3】本装置の制御部4のもう一つの構成ブロック図である。
【図4】バイアス生成回路43′の一例を表す回路図である。
【図5】従来の周波数可変フィルタ装置の構成ブロック図である。
【図6】制御部4の構成ブロック図である。
【図7】制御部4のバイアス生成回路43の回路図である。
【符号の説明】
1…第1のフィルタセレクタ、 2…周波数可変フィルタ、 3…第2のフィルタセレクタ、 4…制御部、 41,41′…オン/オフパターン生成回路、42,42′…フィルタ選択回路、 43、43′…バイアス生成回路、 44…電源制御回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a variable frequency filter device used in a transceiver for frequency hopping communication, and more particularly to a variable frequency filter device that can reduce power consumption.
[0002]
[Prior art]
A conventional frequency variable filter device will be described with reference to FIG. FIG. 5 is a block diagram showing the configuration of a conventional variable frequency filter device.
As shown in FIG. 5, the conventional variable frequency filter device mainly includes a
In FIG. 5, the number of
[0003]
As shown in FIG. 6, the
[0004]
Hereinafter, each part is demonstrated concretely.
The
[0005]
The
[0006]
The
[0007]
The
[0008]
The on / off
[0009]
The
[0010]
The
[0011]
Here, the
As shown in FIG. 7, the
It is assumed that the fifth resistor R5 is a resistor having a sufficiently high resistivity.
[0012]
That is, in the
[0013]
Further, when the on / off pattern is in the Hi state (a state representing off), the first transistor Q1 of the
[0014]
Since the
[0015]
Next, the operation of the conventional frequency variable filter device will be described.
First, the
On the other hand, the filter selection circuit 32 of the
[0016]
Then, each of the plurality of
[0017]
The
Further, the
[0018]
Here, for example, when the second
[0019]
[Problems to be solved by the invention]
As described above, the conventional frequency variable filter device has a problem in that power consumption increases because the frequency variable filter not selected by the filter selection signal also performs the ON / OFF operation of the PIN diode. .
[0020]
The present invention has been made in view of the above circumstances, and an object thereof is to provide a frequency variable filter device that can reduce power consumption.
[0022]
[Means for Solving the Problems]
The present invention for solving the problems of the conventional example described above is a frequency variable filter device that filters an input high-frequency signal using a frequency represented by a separately input frequency signal as a tuning frequency and outputs the filtered signal to the outside. A plurality of frequency variable filters for switching the tuning frequency within a specific frequency region are provided so that the specific frequency regions are different from each other. Each frequency variable filter includes a PIN diode and is input from the outside. A tuning frequency is switched by turning on / off the PIN diode in accordance with a bias signal, a frequency variable filter to be output of the high frequency signal is selected by a filter selection signal, and the first filter selector is configured to select the frequency variable filter to be output by the filter selection signal. The frequency variable filter selected by 1 filter selector is A second filter selector for outputting a high-frequency signal to be applied, and a filter selection signal for selecting a frequency variable filter functioning at the frequency from the plurality of frequency variable filters based on a frequency represented by the frequency signal. And a bias signal for generating an on / off pattern of the PIN diode corresponding to the frequency and switching the tuning frequency to the frequency based on the on / off pattern in the selected frequency variable filter. The frequency variable filter that is not selected by the filter selection signal has a control unit that outputs a bias signal that minimizes the power consumption of the frequency variable filter, thereby reducing power consumption. it can.
[0023]
The present invention for solving the problems of the conventional example described above is the frequency variable filter device according to
[0024]
According to another aspect of the present invention, there is provided a variable frequency filter device according to
[0025]
According to another aspect of the present invention, there is provided a variable frequency filter device according to
[0026]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described with reference to the drawings.
The frequency variable filter device (this device) according to the present invention can reduce the power consumption by stopping the control of the frequency variable filter that is not selected.
[0027]
This apparatus is the same as the conventional frequency variable filter apparatus shown in FIG. 5, but the operation in the
As shown in FIG. 1, the
Here, the
[0028]
The on / off
The on / off pattern generation circuit 41 'receives an input frequency signal, and if the frequency signal is a frequency band in which the frequency
[0029]
Further, the on / off
The on / off pattern data with low power consumption is considered to be in an all-off state in the case of the bias generation circuit shown in FIG.
[0030]
According to this apparatus provided with such a
[0031]
In addition to the on / off
[0032]
According to the present apparatus, power is not supplied to the
[0033]
Further, as shown in FIG. 3, the
Here, since the on / off
[0034]
The
[0035]
When receiving an instruction signal from the
[0036]
The
[0037]
Specifically, it is conceivable that the bias generation circuit 43 'is as shown in FIG. FIG. 4 is a circuit diagram illustrating an example of the
The bias generation circuit 43 'shown in FIG. 4 is substantially the same as the conventional
[0038]
That is, the output of the three-state buffer of the
[0039]
The three-state buffer of the
[0040]
According to the present apparatus, the
[0042]
【The invention's effect】
According to the present invention, each frequency variable filter includes a PIN diode, and switches the tuning frequency by turning on / off the PIN diode in accordance with a bias signal input from the outside. The filter selection signal for selecting the frequency variable filter that functions at the frequency is output based on the frequency represented by the above, and the on / off pattern of the PIN diode is generated corresponding to the frequency, and the selected A bias signal for switching the tuning frequency to the frequency based on the on / off pattern is output to the frequency variable filter, and power consumption of the frequency variable filter is minimized for an unselected frequency variable filter. A bias signal is output, and the first filter selector is input from the outside. A frequency variable filter that outputs a frequency signal to a frequency variable filter selected by a filter selection signal, and a second filter selector selects and outputs a high frequency signal output from the frequency variable filter selected by the first filter selector. Since it is an apparatus, there is an effect that power consumption can be reduced by minimizing power consumption in a frequency variable filter that does not function at the frequency specified by the frequency signal.
[0043]
According to the present invention, when the control unit is provided corresponding to each of the bias generation circuits and corresponds to the frequency variable filter that functions at the frequency represented by the frequency signal input from the outside, An on / off pattern generation circuit that generates an on / off pattern that generates power and minimizes power consumption in the corresponding bias generation circuit and frequency variable filter, and outputs the on / off pattern. Select a bias generation circuit that generates a bias signal from the on / off pattern input from the on / off pattern generation circuit and outputs it to the corresponding frequency variable filter, and a frequency variable filter that functions at the frequency represented by the frequency signal. according to
[0044]
According to the present invention, the control unit generates an on / off pattern corresponding to the frequency represented by the frequency signal input from the outside, and outputs the on / off pattern to the bias generation circuit, and the frequency A power supply control circuit that supplies power only to a bias generation circuit corresponding to a frequency variable filter that functions at a frequency represented by a signal and does not supply power to other bias generation circuits, and an on / off pattern a bias generation circuit for generating a bias signal receiving input, according to
[0045]
According to the present invention, the control unit generates an on / off pattern corresponding to the frequency represented by the frequency signal input from the outside, and outputs the on / off pattern to the bias generation circuit, and the filter selection circuit When an instruction signal is received from the input signal, a bias signal is generated according to the input on / off pattern, and when no instruction signal is input, a bias signal that minimizes power consumption in the frequency variable filter is output. A bias generation circuit that selects and a filter selection signal that selects a frequency variable filter that functions at the frequency represented by the frequency signal, and outputs an instruction signal to the bias generation circuit corresponding to the frequency variable filter, and a bias that does not The generating circuit is a control unit having a filter selection circuit that does not output an instruction signal. Since the variable frequency filter apparatus of
[Brief description of the drawings]
FIG. 1 is a configuration block diagram of a
FIG. 2 is another configuration block diagram of the
FIG. 3 is another configuration block diagram of the
FIG. 4 is a circuit diagram illustrating an example of a
FIG. 5 is a configuration block diagram of a conventional frequency variable filter device.
6 is a block diagram showing the configuration of a
7 is a circuit diagram of a
[Explanation of symbols]
DESCRIPTION OF
Claims (4)
特定の周波数領域内で、同調周波数を切り替える周波数可変フィルタが、前記特定の周波数領域が各々異なるものとなるように複数設けられ、
前記各周波数可変フィルタは、PINダイオードを備え、外部から入力されるバイアス信号に従って前記PINダイオードをオン/オフすることによって同調周波数を切り替え、
フィルタ選択信号により前記高周波信号の出力対象となる周波数可変フィルタを選択する第1のフィルタセレクタと、
前記フィルタ選択信号により前記第1のフィルタセレクタが選択した周波数可変フィルタが出力する高周波信号を出力する第2のフィルタセレクタと、
前記周波数信号に表される周波数に基づいて、前記複数の周波数可変フィルタから当該周波数で機能する周波数可変フィルタを選択するフィルタ選択信号を出力するとともに、前記周波数に対応して前記PINダイオードのオン/オフパターンを生成して、当該選択された周波数可変フィルタには、前記オン/オフパターンをもとにして同調周波数を前記周波数に切り替えるバイアス信号を出力し、前記フィルタ選択信号により選択されない周波数可変フィルタには、当該周波数可変フィルタの消費電力が最小になるようなバイアス信号を出力する制御部とを有することを特徴とする周波数可変フィルタ装置。In the frequency variable filter device that filters the input high-frequency signal as a tuning frequency using the frequency represented by the separately input frequency signal,
A plurality of frequency variable filters for switching the tuning frequency within a specific frequency region are provided so that the specific frequency regions are different from each other,
Each frequency variable filter includes a PIN diode, and switches a tuning frequency by turning on and off the PIN diode according to an externally input bias signal.
A first filter selector that selects a variable frequency filter to be output of the high-frequency signal by a filter selection signal;
A second filter selector that outputs a high-frequency signal output from the variable frequency filter selected by the first filter selector according to the filter selection signal;
Based on the frequency represented by the frequency signal, a filter selection signal for selecting a frequency variable filter that functions at the frequency from the plurality of frequency variable filters is output, and the PIN diode is turned on / off corresponding to the frequency. An off pattern is generated, and a bias signal for switching the tuning frequency to the frequency based on the on / off pattern is output to the selected frequency variable filter, and the frequency variable filter that is not selected by the filter selection signal Includes a control unit that outputs a bias signal that minimizes power consumption of the frequency variable filter.
前記オン/オフパターン生成回路は、自己が外部から入力される周波数信号に表される周波数で機能する周波数可変フィルタに対応するものである場合には、当該周波数に対応するオン/オフパターンを生成して出力し、対応しないものである場合には、対応するバイアス生成回路及び対応する周波数可変フィルタにおける消費電力が最小になるようなオン/オフパターンを生成して出力するオン/オフパターン生成回路であり、
前記バイアス生成回路は、対応するオン/オフパターン生成回路から入力されるオン/オフパターンからバイアス信号を生成して対応する周波数可変フィルタに出力するバイアス生成回路であり、
前記フィルタ選択回路は、前記周波数信号に表される周波数で機能する周波数可変フィルタを選択するフィルタ選択信号を第1のフィルタセレクタと、第2のフィルタセレクタとに出力するフィルタ選択回路であることを特徴とする請求項1記載の周波数可変フィルタ装置。The control unit includes a bias generation circuit provided corresponding to each frequency variable filter, an on / off pattern generation circuit provided corresponding to each of the bias generation circuits, and a filter selection circuit. Because
The on / off pattern generation circuit generates an on / off pattern corresponding to the frequency when the on / off pattern generation circuit corresponds to a frequency variable filter that functions at a frequency represented by a frequency signal input from the outside. On / off pattern generation circuit that generates and outputs an on / off pattern that minimizes power consumption in the corresponding bias generation circuit and the corresponding frequency variable filter if the output is not supported. And
The bias generation circuit is a bias generation circuit that generates a bias signal from an on / off pattern input from a corresponding on / off pattern generation circuit and outputs the bias signal to a corresponding frequency variable filter,
The filter selection circuit is a filter selection circuit that outputs a filter selection signal for selecting a frequency variable filter that functions at a frequency represented by the frequency signal to the first filter selector and the second filter selector. The frequency variable filter device according to claim 1, wherein:
前記オン/オフパターン生成回路は、外部から入力される周波数信号に表される周波数に対応するオン/オフパターンを生成してバイアス生成回路に出力するオン/オフパターン生成回路であり、
前記バイアス生成回路は、前記オン/オフパターン生成回路から入力されるオン/オフパターンからバイアス信号を生成して対応する周波数可変フィルタに出力するバイアス生成回路であり、
前記フィルタ選択回路は、前記周波数で機能する周波数可変フィルタを選択するフィルタ選択信号を第1のフィルタセレクタと、第2のフィルタセレクタとに出力するフィルタ選択回路であり、
前記電源制御回路は、前記周波数で機能する周波数可変フィルタに対応するバイアス生成回路にのみ電源を供給し、前記周波数で機能する周波数可変フィルタに対応しないバイアス生成回路に電源を供給しないようにする電源制御回路であることを特徴とする請求項1記載の周波数可変フィルタ装置。The control unit is a control unit including a bias generation circuit provided corresponding to each of the frequency variable filters, one on / off pattern generation circuit, a filter selection circuit, and a power supply control circuit,
The on / off pattern generation circuit is an on / off pattern generation circuit that generates an on / off pattern corresponding to a frequency represented by an externally input frequency signal and outputs the generated on / off pattern to a bias generation circuit.
The bias generation circuit is a bias generation circuit that generates a bias signal from an on / off pattern input from the on / off pattern generation circuit and outputs the bias signal to a corresponding frequency variable filter,
The filter selection circuit is a filter selection circuit that outputs a filter selection signal for selecting a frequency variable filter that functions at the frequency to the first filter selector and the second filter selector,
The power supply control circuit supplies power only to a bias generation circuit corresponding to a frequency variable filter that functions at the frequency, and does not supply power to a bias generation circuit that does not correspond to the frequency variable filter that functions at the frequency. 2. The frequency variable filter device according to claim 1, wherein the frequency variable filter device is a control circuit.
前記オン/オフパターン生成回路は、外部から入力された周波数信号に表される周波数に対応するオン/オフパターンを生成して前記バイアス生成回路に出力するオン/オフパターン生成回路であり、
前記バイアス生成回路は、前記フィルタ選択回路からバイアスの生成を指示する指示信号が入力されている間は、前記オン/オフパターン生成回路から入力されるオン/オフパターンからバイアス信号を生成して対応する周波数可変フィルタに出力し、指示信号が入力されていないときには、対応する周波数可変フィルタにおける消費電力が最小になるようなバイアス信号を対応する周波数可変フィルタに出力するバイアス生成回路であり、
前記フィルタ選択回路は、前記周波数で機能する周波数可変フィルタを選択するフィルタ選択信号を第1のフィルタセレクタと、第2のフィルタセレクタとに出力するとともに、前記フィルタ選択信号によって選択される周波数可変フィルタに対応するバイアス生成回路に前記指示信号を出力するフィルタ選択回路であることを特徴とする請求項1記載の周波数可変フィルタ装置。The control unit is a control unit including a bias generation circuit provided corresponding to each frequency variable filter, one on / off pattern generation circuit, and a filter selection circuit,
The on / off pattern generation circuit is an on / off pattern generation circuit that generates an on / off pattern corresponding to a frequency represented by an externally input frequency signal and outputs the generated on / off pattern to the bias generation circuit.
The bias generation circuit responds by generating a bias signal from an on / off pattern input from the on / off pattern generation circuit while an instruction signal instructing generation of a bias is input from the filter selection circuit. A bias generation circuit that outputs to the corresponding frequency variable filter a bias signal that minimizes power consumption in the corresponding frequency variable filter when the instruction signal is not input to the frequency variable filter.
The filter selection circuit outputs a filter selection signal for selecting a frequency variable filter functioning at the frequency to the first filter selector and the second filter selector, and the frequency variable filter selected by the filter selection signal The frequency variable filter device according to claim 1, wherein the filter selection circuit outputs the instruction signal to a bias generation circuit corresponding to.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03073998A JP4073532B2 (en) | 1998-02-13 | 1998-02-13 | Frequency variable filter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03073998A JP4073532B2 (en) | 1998-02-13 | 1998-02-13 | Frequency variable filter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11234091A JPH11234091A (en) | 1999-08-27 |
| JP4073532B2 true JP4073532B2 (en) | 2008-04-09 |
Family
ID=12312051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03073998A Expired - Fee Related JP4073532B2 (en) | 1998-02-13 | 1998-02-13 | Frequency variable filter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4073532B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103036520A (en) * | 2012-12-05 | 2013-04-10 | 天津光电通信技术有限公司 | Short wave gating filter |
| JP6319792B2 (en) * | 2014-03-25 | 2018-05-09 | 株式会社日立国際電気 | Variable frequency filter |
-
1998
- 1998-02-13 JP JP03073998A patent/JP4073532B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11234091A (en) | 1999-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100304559B1 (en) | Selective rf circuit for double conversion tuner | |
| US5606293A (en) | Clock generator for microcomputer having reduced start-up time | |
| JP4073532B2 (en) | Frequency variable filter device | |
| JP3830225B2 (en) | IrDA modem IC | |
| US7042297B2 (en) | High-frequency oscillator | |
| EP1071201A2 (en) | Selectable voltage-controlled oscillation circuit | |
| US5214399A (en) | Circuit configuration for range changing in tuners | |
| JP2647737B2 (en) | Switch circuit and signal attenuating circuit using the same | |
| JP3585114B2 (en) | Divider | |
| JPH09186587A (en) | Pll circuit | |
| KR100328487B1 (en) | Half duplex radio communication device | |
| US20040214549A1 (en) | Switchable high frequency bandpass filter | |
| KR100634952B1 (en) | Switching circuit and voltage controlled oscillator having the same | |
| JP3122315B2 (en) | Time-division duplex communication equipment | |
| JP3021210B2 (en) | Crystal oscillation circuit | |
| JP2001345638A (en) | Three band oscillator | |
| JPH11112375A (en) | Television signal receiving tuner | |
| JP3106226U (en) | Television tuner | |
| JPH05199155A (en) | Selective calling receiver | |
| JP2811310B2 (en) | Oscillation circuit | |
| JP2000165277A (en) | Local oscillation circuit | |
| JPH10126243A (en) | Semiconductor device | |
| JP3099891U (en) | Television tuner | |
| JPH10285029A (en) | Pll synthesizer circuit | |
| JP2000295053A (en) | Tv tuner circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |