JP4075398B2

JP4075398B2 - Support substrate peeling method

Info

Publication number: JP4075398B2
Application number: JP2002039267A
Authority: JP
Inventors: 健桂木
Original assignee: Nichia Corp
Current assignee: Nichia Corp
Priority date: 2002-02-15
Filing date: 2002-02-15
Publication date: 2008-04-16
Anticipated expiration: 2022-02-15
Also published as: JP2003243776A

Description

【０００１】
【発明の属する技術分野】
本発明は窒化物半導体（Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ、０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）の単体基板を得る方法であって、特に研削を利用した剥離方法に関する。
【０００２】
【従来の技術】
近年、サファイアのような窒化物半導体と格子定数の異なる基板上に、窒化物半導体を成長させた窒化物半導体基板よりサファイアを除去することで得られる窒化物半導体の単体基板が注目されている。窒化物半導体の単体基板とすることで反りを少なくすることができ、更に劈開性が容易になるためである。
【０００３】
窒化物半導体の単体基板を得る方法、つまり窒化ガリウム等の窒化物半導体と基板とを分離（剥離）する方法にはレーザ照射を利用したものがある。サファイア等の基板上に窒化ガリウムを成長させた後、サファイア基板側からＫｒｆパルスエキシマレーザを照射する。これにより、サファイアと窒化ガリウムとが接している密着面で窒化ガリウムがレーザ光を吸収して窒化ガリウムの分解が生じ、窒化ガリウムからサファイア基板を剥離するものである。
【０００４】
【発明が解決しようとする課題】
しかしながら、前記レーザ照射による基板の除去方法であれば、例えば、窒化ガリウムの単体基板を形成する場合に窒化ガリウムの分解によって発生する窒素ガスのガス圧によりサファイアが割れ、この割れが原因でサファイアと接触している窒化ガリウム面に欠陥が生じる。このような欠陥傷が窒化ガリウム等の表面にあると、例えばマイクロクラックと呼ばれる微小な割れなどが発生する場合がある。このような割れが発生すると、発光素子などにおいては寿命特性などの素子特性の低下や、歩留まりの低下等を引き起こすことが考えられる。またレーザ照射装置は高価であり、ここで使用するガスが有毒であるため環境によくない。また、サファイア上に窒化物半導体を成長後、サファイア側を全面研削すればサファイアと窒化物半導体との格子定数差により反りが大きくなり割れや欠けがサファイアから窒化物半導体まで伝播してしまう。このため、全面研削による窒化物半導体の単体基板を得るのは困難である。
【０００５】
そこで、本発明の目的は、基板上に成長させた窒化物半導体に割れや欠け等のダメージを与えることなく異種基板を除去する方法を提供することである。さらに、本発明で得られる窒化物半導体の単体基板は、低転位であって結晶性のよい窒化物半導体である。
【０００６】
【課題を解決するための手段】
上記の課題を解決するために、本発明は窒化物半導体の単体基板を得る方法に剥離方法を用いる。窒化物半導体を有する支持基板から当該支持基板を前記窒化物半導体との応力差によって剥離する方法であって、前記支持基板上に断面形状がＴ字形状となるＴ字柱の窒化物半導体と、該Ｔ字柱の両翼下部に空洞を介在させた状態で、前記Ｔ字柱の窒化物半導体上に、更に窒化物半導体と、を成長させる工程と、前記窒化物半導体を有する支持基板と砥石とを回転させながら互いに押し当て前記支持基板を裏面から外周研削する工程と、を備えるものである。支持基板を全面研削すれば支持基板上に形成した窒化物半導体にダメージを与えることになり、窒化物半導体には割れや欠け、更には支持基板の割れからせん断応力が発生することで窒化物半導体のえぐれ傷等が生じる。そのため、本発明では研削する領域を支持基板の外周とした。発光素子や受光素子等に用いる窒化物半導体の直下となる内心部の支持基板は研削しないことで、前記ダメージを抑制し、研削時に発生する窒化物半導体の割れや欠け、えぐれ傷、すべり等による窒化物半導体の特性低下や歩留まり低下を低減させる。
【０００７】
前記支持基板の剥離方法は、外周研削の研削幅が以下の式で示す範囲であることを特徴とする。支持基板の径（１）、第１の窒化物半導体の径（２）、第２の窒化物半導体の径（３）、研削範囲（４）の関係は、（１）≧（２）≧（４）≧（３）とする。前記研削幅は支持基板や窒化物半導体の径によって変化するため、上記式を満たせば特に限定されないが、外周研削の研削幅が上記（２）以上（３）以下であれば、支持基板の剥離作用が起こりやすい。これは、支持基板と窒化物半導体との接触面にある応力が支持基板の外周研削により変化したためである。研削幅つまり研削範囲が（３）より狭ければ支持基板が剥離するほどの前記応力変化が発生せず、また（２）を越える範囲であれば切削抵抗等による第１・第２の窒化物半導体へのダメージや窒化物半導体の直下の支持基板の割れが生じるため研削が困難となる。
【０００８】
前記支持基板の剥離方法における研削速度は５０μｍ／ｍｉｎ以上２００μｍ／ｍｉｎ以下であることを特徴とする。前記範囲であれば、窒化物半導体の特性を低下させることなく、単体基板を得ることができる。研削速度（砥石の送り速度）が５０μｍ／ｍｉｎより遅ければ研削速度が遅くなり研削時間が大幅に増える。また外周研削にムラができ、支持基板が外周部位毎のバランスが保てずに剥離前に支持基板が割れてしまう。この割れは窒化物半導体にも伝播することになる。また２００μｍ／ｍｉｎより速ければ、短時間で研削ができるものの、窒化物半導体への負荷も大きいため特性低下となる。
【０００９】
前記外周研削の研削速度は少なくとも２段階あり、後半の研削速度を前半の研削速度より上げることを特徴とする。好ましくは、支持基板の研削により支持基板の外周膜厚が研削前の１／２以下になれば研削速度を上げる。具体的には後半の研削速度は８０μｍ／ｍｉｎ以上２００μｍ／ｍｉｎ以下とする。この範囲であれば、支持基板と窒化物半導体との接触界面での剥離がしやすくなる。支持基板が割れて剥離するのではなく、支持基板と窒化物半導体との応力差を大きくして剥離するために窒化物半導体を割れ等がなく得ることができる。
【００１０】
前記窒化物半導体は支持基板上に少なくとも第１の窒化物半導体、その上に第２の窒化物半導体を具備したものである。前記第１の窒化物半導体の膜厚は限定しなくてもよいが、１００μｍ以上とすれば剥離後のデバイス加工が容易となり好ましい。これにより、研削時に生じる第２の窒化物半導体へのダメージ低減効果を有する。
【００１１】
また第１の窒化物半導体の径φ１と第２の窒化物半導体の径φ２とはφ２≦φ１である。支持基板の外周研削は第１の窒化物半導体より内側を研削する。これは、支持基板と窒化物半導体との内部応力差を考慮したからである。第１の窒化物半導体の外周にはダメージを直接受ける領域ができる。このダメージが割れ等となって窒化物半導体の成長方向に伝播する。前記伝播を防ぐには第２の窒化物半導体の径を小さくする必要があり、以上の理由から前記φ２≦φ１となる。より好ましくは研削除去後に形成される支持基板の径よりも第２の窒化物半導体の径φ２が小さいものとする。第２の窒化物半導体に発光層又は活性層を含む場合には研削範囲の直下方向（支持基板上の窒化物半導体形成方向）には第２の窒化物半導体を存在させないためである。また、支持基板と第１の窒化物半導体、第２の窒化物半導体のそれぞれの接触面には転位低減層を介してもよい。
【００１２】
転位低減層とは、ＥＬＯ（Epitaxial Lateral Overgrowth）法などの横方向成長で転位を低減させた結晶性の良好な層である。以下に転位低減層の一例を示す。まず、マスクをパターン形成した後、マスクの開口部から窒化物半導体を成長させる。窒化物半導体はマスク上では横方向に成長が進む。ここで成長を止め、マスクを除去することにより窒化物半導体のＴ字柱を形成する。Ｔ字柱の両翼部分は低転位である。その後、Ｔ字柱上に平坦層を成長させるものである。平坦層には貫通転位が延びず低転位の領域を広範囲で形成することができる。また前記Ｔ字柱は支持基板等の下層との接触界面が柱部のみである。そのため、格子定数や熱膨張係数の違う材質同士の接着面には応力が少なく、更にＴ字両翼の下部には空間が形成されることでエアギャップの効果を有し、ウェハー全体の反りを均等に緩和させることができる。このような転位低減層は研削工程を容易にする。
【００１３】
【発明の実施の形態】
本実施形態における支持基板の剥離方法は、前記支持基板を裏面から外周研削するものである。外周研削の条件としては、前記外周研削の研削幅が外周φ３０％以下である。また研削速度は５０μｍ／ｍｉｎ以上２００μｍ／ｍｉｎ以下である。さらに外周研削の研削速度は少なくとも２段階であることが好ましい。
【００１４】
前記窒化物半導体は支持基板上に少なくとも第１の窒化物半導体、その上に第２の窒化物半導体を具備したものである。また前記第１の窒化物半導体の径φ１と、第２の窒化物半導体の径φ２はφ２≦φ１であることが好ましい。窒化物半導体はＬＥＤやＬＤ等の発光素子、また受光素子など特に限定されるものではない。
【００１５】
上記構成とすることで、窒化物半導体の単体基板を得ることが出来る。支持基板は剥離除去するため、当該支持基板には硬く劈開性や放熱性の悪い性質を有する材料を用いることが可能となる。この外周研削は、支持基板を最後まで削る必要はなく、支持基板の膜厚に対して３／４以上削れば支持基板と窒化物半導体とを分離することができる。時間の効率もよくなる。研削工程を以下に示す。窒化物半導体の成長面を保護膜でコーティング後、この面を研削治具（例えば、ＳＵＳ製）へマウントする。マウント（貼り合わせ）にはワックス等を用いる。上記マウントは治具に対して中心にされていることが好ましい。外周研削は厚みが３／４まで到達後、支持基板は完全に除去される。その後、端部をダイサーカットする。このダイサーカットで窒化物半導体の厚み誤差を少なくする。次に窒化物半導体のアンマウントを１５０℃で行い、ワックス洗浄をする。さらに、窒化物半導体の剥離面の鏡面研磨を行う。これは、研削時に発生した小傷の除去、または劈開を容易にするためである。
【００１６】
以下、図を用いて支持基板の剥離方法を各工程ごとに説明する。
【００１７】
図１は支持基板１上に第１の窒化物半導体２、第２の窒化物半導体３、第３の窒化物半導体４を形成したものである。ここでは、第１の窒化物半導体２と第２の窒化物半導体３とを転位低減層とし、第３の窒化物半導体４をＬＤ素子としたがこれに限定されない。転位低減層を介して多層構造としてもよく、また２層構造として第２の窒化物半導体３がＬＤ素子であってもよい。支持基板１としては、窒化物半導体をエピタキシャル成長することが可能であれば、特に限定されない。サファイアは劈開性が良くないが、剥離することで後工程では窒化物半導体の単体基板となるため、使用可能となる。支持基板の具体例には、Ｃ面、Ｒ面、及びＡ面のいずれかを主面とするサファイア（Ａｌ_２Ｏ_３）、スピネル（ＭｇＡｌ_２Ｏ_４）のような絶縁性基板、その他にはＳｉＣ（６Ｈ、４Ｈ、３Ｃ）、ＺｎＳ、ＺｎＯ、ＧａＡｓ、Ｓｉ、または窒化物半導体と格子接合する酸化物基板等である。
【００１８】
支持基板１の径は特に限定されない。膜厚は上に形成する窒化物半導体の膜厚にもよるが、好ましくは３００μｍ以上である。この膜厚より薄ければ窒化物半導体を形成後に支持基板の反りが大きくなり、後のデバイス工程が困難となる。
【００１９】
また、支持基板１上に転位低減層を介して窒化物半導体を形成してもよい。この転位低減層にはバッファー層や横方向成長層、その他に２段階成長層がある。まず、バッファー層（図示されない）は一般式Ａｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）、ＩｎＧａＮ等が用いられる。バッファー層の成長温度は３００℃〜９００℃の温度で、膜厚１０オングストローム〜５μｍ、好ましくは１０オングストローム〜０．５μｍで成長させる。このバッファー層を多層膜で成長させてもよい。バッファー層は支持基板１と第１の窒化物半導体２との格子定数差を緩和する効果がある。そのため、第１の窒化物半導体を低転位で成長させることができる。
【００２０】
前記転位低減層の１つである横方向成長層には幾つかの成長方法がある。第１の方法には、窒化物半導体が成長しにくい材質から成るマスクをパターン形成後、マスクの開口部より窒化物半導体を成長させる。この窒化物半導体はマスク上で横方向に成長する。隣り合う窒化物半導体同士が横方向成長することで接合し平坦化させて横方向成長層とする。第２の方法には、窒化物半導体に凹凸を形成後、さらに窒化物半導体を成長させるものである。この方法は、マスクを使用しなくとも窒化物半導体の側面より横方向に成長させて横方向成長層とするものである。第３の方法には、図３に示すようにマスクをパターン形成後、マスクの開口部より成長させた窒化物半導体を横方向成長が接合する前に成長を止める。その後、マスクを除去させ空洞を形成する。次に窒化物半導体を再成長させて横方向成長層とする。
【００２１】
２段階成長層は窒化物半導体の成長速度差を利用して転位を減らすものである。成長速度の速い第１の層上に成長速度の遅い第２の層を形成することで下から延びてきた転位の進行方向を横方向に変えて転位同士でループを形成して転位低減させるものである。
【００２２】
本発明の実施形態において転位低減層は支持基板にバファー層を成長後、前記第３の方法による横方向成長層を形成するものが好ましい。前記第３の方法は転位を低減するだけでなく、横方向成長層下には空洞を有するため支持基板と窒化物半導体との熱膨張係数の差から生じるウェハーの反りが緩和する。さらに、前記空洞は規則的に形成されており、反りの緩和はウェハー全体を均等にすることができる。そのため、窒化物半導体を形成後の研削を容易であって、かつ再現性を良くする。以下に第３の方法を詳細に示す。
【００２３】
まず、図３（ａ）に示すように、支持基板１上にバッファー層を介して部分的にマスクを形成する。尚、前記バッファー層は省略してもよい。
【００２４】
前記マスクの材料には、マスク上で窒化物半導体が成長しないか、若しくは成長しにくい性質を有する材料を使用する。例えば、酸化ケイ素、窒化ケイ素、酸化チタン、酸化ジルコニウム等の酸化物、窒化物、又はこれらの多層膜、その他には１２００℃以上の融点を有する金属であるタングステンやモリブデン等を用いることができる。
【００２５】
このマスクの形成方法としては、ＣＶＤ、スパッタリング及び、蒸着法を用い、マスクを支持基板上に成膜し、その後、レジストを塗布して、フォトリソグラフィによりマスクを所定の形状であるストライプ状、ドット状、格子状、又は多角形状にするためにエッチングする。マスク幅はストライプ幅を５〜５０μｍとし、マスクの開口部の幅も５〜５０μｍとする。また、マスクの形状が格子状であれば、格子幅も同様に５〜５０μｍとできる。このマスクは後工程でＴ字柱を形成した後、除去して空洞を形成する。そのため、この空洞を形成するにはマスクの膜厚には０．０５μｍ〜１０μｍが必要となる。マスクをストライプ状に形成する場合には、支持基板をサファイア基板とすれば、オリフラ面をサファイアのＡ面とし、このオリフラ面の垂直軸に対して左右どちらかに、θ＝０°〜２°、好ましくはθ＝０．１°〜１°ずらしてストライプを形成すると、窒化物半導体に荒れが生じることなく、より平坦化させることができる。
【００２６】
次に、図３（ｂ）に示すように、マスクの開口部より窒化物半導体を成長させ、断面形状がＴ字形状となるＴ字柱を形成する。支持基板との接合部である成長起点から、窒化物半導体を成長させる時に、貫通転位は最初縦方向に成長する。その後、窒化物半導体はマスク上を横方向に成長すると、貫通転位も成長方向を横方向に変更することで転位を低減することができる。
【００２７】
このＴ字柱は、一般式Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦Ｘ＜１、０≦Ｙ＜１、０≦Ｘ＋Ｙ＜１）であって、ノンドープ、ｐ型不純物ドープ、ｎ型不純物ドープ、ｐ型不純物とｎ型不純物を同時ドープしたものがある。これらにより、後工程において支持基板を研削で剥離後、窒化物半導体の単体基板とした場合に、この支持基板の剥離除去面をｎ型窒化物半導体層、又はｐ型窒化物半導体層とすることができる。これにより、この支持基板の除去面にｎ型電極、又はｐ型電極を形成したＬＥＤ、ＬＤ素子等を形成することができる。また、Ｔ字柱の膜厚としては、マスクの膜厚や形状、幅によっても異なるがマスクの膜厚に対して少なくとも１．５倍以上とする。具体的には２μｍ以上、好ましくは５μｍ以上とする。
【００２８】
次に、Ｔ字柱を形成した後、図３（ｃ）に示すようにマスクを除去する。このマスクの除去方法としては、ドライエッチングやウェットエッチングがある。マスクを除去すれば、Ｔ字柱の両翼下部に空間ができる。この空間はエアギャップとしての効果を有するため、支持基板と窒化物半導体との歪みを緩和することができ、さらに基板全体の反りを緩和させることもできる。Ｔ字両翼部の下方部、及び隣接する窒化物半導体同士の中央には空間を有するために、外周研削を行うことにより発生する応力を緩和することができる。
【００２９】
また、マスクは支持基板が露出するまでエッチング除去する以外には、マスクを底面に薄膜で残す状態とすることもできる。これはマスクが薄膜で残っていたとしてもＴ字両翼の下部に空間があれば、支持基板と窒化物半導体との歪みを緩和する効果を有するからである。その他、Ｔ字柱の両側に保護膜を残してもよい。
【００３０】
次に、図３（ｄ）に示すように、Ｔ字柱の上面及び両翼の側面から平坦層を成長させる。ＣＬ（カソード・ルミネッセンス）法で測定すると単位面積あたりの転位数は５×１０^６個／ｃｍ^２以下となる。この平坦層としては、一般式Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦Ｘ＜１、０≦Ｙ＜１、０≦Ｘ＋Ｙ＜１）で表すことができる。また、ノンドープ、ｐ型不純物ドープ、ｎ型不純物ドープ、ｐ型不純物とｎ型不純物を同時ドープしたものが挙げられる。平坦層は、Ｔ字柱上の成長であると同時に、空間部上の成長でもある。そのため、マスク上での連続成長で窒化物半導体の平坦面を形成するＥＬＯ法では選択性が低いために用いることができなかったＡｌ_ｘＧａ_１−ｘＮ（０≦Ｘ＜１）を用いることもできる。
【００３１】
上記平坦層は図３（ｅ）に示すように、Ｔ字柱の開口部である底面から成長させてもよい。Ｔ字柱の両翼下に空間を有するのであればウェハーの反り緩和効果があるためである。第３の方法は、平坦層を再成長させるためマスク幅を広くすることが可能となる。マスク幅を１００μｍ以上としても、Ｔ字柱の両翼を長くすれば平坦化することは可能であり、横方法成長した低転位領域を広範囲で得ることができる。
【００３２】
以上より得られる転位低減層を支持基板上に介して第１の窒化物半導体を形成する。第１の窒化物半導体の膜厚は好ましくは１００μｍ以上である。これにより研削時のダメージを第１の窒化物半導体で吸収することができ、研削後に得られる第２の窒化物半導体の結晶特性を維持することができる。この第１の窒化物半導体を２段階成長で形成してもよい。これにより、更に転位低減が期待できる。転位低減層は２層以上形成して多層形成してもよい。
【００３３】
ＨＶＰＥ法によって窒化物半導体を形成する方法を以下に示す。
【００３４】
まず、ウェハーをＨＶＰＥ装置にセットする。Ｇａ源として、Ｇａメタルをボートに用意し、キャリアガスに窒素、及び／又は水素を用いてハロゲンガスであるＨＣｌガスを流すことによりＧａＣｌを生成する。次に、別の導入管よりキャリアガスに窒素、及び／又は水素を用いてＮ源であるアンモニアガスを流すことによりＧａＣｌとアンモニアガスとを反応させＧａＮを形成する。また、ドーピングガスはさらに別の導入管らＳｉ系化合物を流すことでドーピングを行い、ＳｉドープＧａＮよりなる第１の窒化ガリウム系化合物半導体を基板上に成長させる。Ｓｉ系化合物としてはＳｉＣｌ₄等がある。基板領域の温度は電気炉で１０００〜１１００℃に設定した。第１の窒化物半導体の成長速度は５０〜１００μｍ／ｈｏｕｒとする。ＧａＣｌ_３分圧は１．２５×１０^−３ａｔｍ、ＮＨ_３分圧は０．３７５ａｔｍ、ＳｉＣｌ_４分圧は２．８７×１０^−７ａｔｍとする。
【００３５】
また、窒化物半導体は２段階成長をすることができる。ＳｉＣｌ_４分圧を前記条件の半分以下（例えば、１．０×１０^−８ａｔｍ）とした以外は成長条件を同様にする。成長速度は前記速度を越えない範囲であって５０±２５μｍ／ｈｏｕｒであり、トータル膜厚は１００μｍ以上とする。２段階成長であれば転位をより低減させることができる。
【００３６】
上記に示す方法により、第１の窒化物半導体を転位低減層とし、第２の窒化物半導体をＨＶＰＥ層として形成後、第２の窒化物半導体上に第３の窒化物半導体を形成する。この第３の窒化物半導体は活性層を備えたＬＤ素子とすれば、ｎ−コンタクト層、クラック防止層、ｎ−クラッド層、ｎ−光ガイド層、量子井戸構造から成る活性層、キャップ層、ｐ−光ガイド層、ｐ−クラッド層、ｐ−コンタクト層から成るＬＤ素子である。
【００３７】
ｎ−コンタクト層としては、ＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、アンモニア、不純物ガスにシランガスを用い、成長温度を１０００℃〜１０５０℃でＳｉドープのＡｌ_ｘＧａ_１−ｘＮ（０≦Ｘ＜１）を膜厚２〜１０μｍで成長させる。クラック防止層としては、ＴＭＧ、ＴＭＩ（トリメチルインジウム）、アンモニアを用い、温度を１０００℃以下にしてＩｎ_ｘＧａ_１−ｘＮ（０≦Ｘ＜１）を膜厚０．１〜２μｍで成長させる。なお、クラック防止層は省略可能である。ｎ−クラッド層としては、成長温度を１０００℃以上にして、原料ガスにＴＭＡ、ＴＭＧ及びアンモニアを用い、アンドープのＡｌ_ｘＧａ_１−ｘＮ（０≦Ｘ＜１）より成るＡ層、シランガスをドープしたＳｉを５×１０^１８／ｃｍ^３ドープしたＧａＮよりなるＢ層をそれぞれ２０±１０Åの膜厚で２００回繰り返して積層し、総膜厚１．５μｍ以下の超格子多層膜とする。ｎ−光ガイド層は、同温でアンドープのＧａＮを膜厚０．１〜０．３μｍで成長させる。
【００３８】
活性層は、シランガスをドープしたＩｎ_ｘＧａ_１−ｘＮ（０≦Ｘ＜１）を障壁層（Ｂ）、アンドープのＩｎ_ｘＧａ_１−ｘＮ（０≦Ｘ＜１）を井戸層（Ｗ）として、障壁層を５０〜２００Å、井戸層を３０〜１００Åとして、（Ｂ）／（Ｗ）／（Ｂ）／（Ｗ）〜／（Ｂ）として好ましくは２ペア以上とし総膜厚を３００〜６００Åの多重量子井戸構造（ＭＱＷ）とする。
【００３９】
キャップ層には不純物ガスとしてＣｐ_２Ｍｇ（シクロペンタジエニルマグネシウム）を用い、Ｍｇを約１０．５×１０^１８／ｃｍ^３以下ドープしたＡｌ_ｘＧａ_１−ｘＮ（０≦Ｘ＜１）を膜厚５０〜１５０Åで成長させる。ｐ−光ガイド層としては、成長温度を約１０００℃とし、アンドープＧａＮを膜厚０．１０〜０．２０μｍで成長させる。続いて、１０００℃でアンドープのＡｌ_ｘＧａ_１−ｘＮ（０≦Ｘ＜１）より成るＡ層、ＭｇドープＧａＮより成るＢ層をそれぞれ２０±１０オングストロームで成長させ、この積層を数十回繰り返し行い、総膜厚を約０．５μｍで成長させる。ｐ−コンタクト層としてはＭｇドープのＧａＮで、膜厚が約１５０Åとする。
【００４０】
本発明において、窒化物半導体の一般式としては、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦Ｘ＜１、０≦Ｙ＜１、０≦Ｘ＋Ｙ＜１）であるが、ＩＩＩ族元素にＢを用いたり、Ｖ族元素であるＮの一部をＡｓ、Ｐで置換した混晶物を用いることができる。またＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハライド気相成長法）、ＭＢＥ（分子線エピタキシー法）等、窒化物半導体を成長させるのに公知である方法を適用することができる。また、窒化物半導体の成長時に用いるｎ型不純物としては、具体的にはＳｉ、Ｇｅ、Ｓｎ、Ｓ、Ｏ、Ｔｉ、Ｚｒ等のＩＶ族、若しくはＶＩ族元素を用いることができ、ｐ型不純物としては、Ｂｅ、Ｚｎ、Ｍｎ、Ｃｒ、Ｍｇ、Ｃａ等が挙げられる。また、第２の窒化物半導体層を成長させるとき、ｎ型導電性を得るには良好なオーミック性を確保する必要がある。ｎ型不純物は、５×１０^１６／ｃｍ^３〜５×１０^２１／ｃｍ^３の範囲でドープすることが好ましい。
【００４１】
第３の窒化物半導体を形成後、ｎ型コンタクト層の露出面にｎ電極を形成し、ｐ型コンタクト層の露出面にｐ電極を形成する。両電極を形成後、ＺｎＯ等でコーティングを行う。また窒化物半導体の単体基板を形成後、裏面に一方の電極を形成する電極対構造とすることもできる。
【００４２】
次に、研削装置を用いてウェハーの支持基板側を外周研削する。この外周研削とは、砥石とウェハーとを回転させながら、お互い押し当てて支持基板の外周のみを研削するものである。ウェハーの窒化物半導体の表面側を土台にマウント（張り合わせ）を行い、固定させてから研削を行うものである。この張り合わせに用いる接着剤には、ワックスやメタル、エポキシ樹脂等を使用する。
【００４３】
さらに、前記工程で得られた窒化物半導体の単体基板を支持基板を除去した側の窒化物半導体をさらに表面をミラーで平坦な面とするために表面研磨をする。ここで得られる窒化物半導体の単体基板はＣＬ測定において貫通転位密度が５×１０^６個／ｃｍ^２以下である。さらに、研磨等によりこの単体基板の表面の微細な小傷を除去する。よって、窒化物半導体の単体基板を得ることができる。また、本発明によれば、デバイス工程後の基板でも支持基板を除去することが可能である。
【００４４】
実施形態２．
本実施形態は、実施形態１において第２の窒化物半導体を成長させた後、第３の窒化物半導体として転位低減層を成長後、第４の窒化物半導体としてＬＤ素子を成長させ、その後、支持基板を除去するものである。本実施形態２においても、前記実施形態と同様の効果を有する。
【００４５】
【実施例】
以下に本発明の実施例を示すが本発明はこれに限定されない。
［実施例１］
Ｃ面を主面とし、オリフラ面をＡ面とする膜厚２ｍｍであり２インチφのサファイア基板を支持基板１０１に用い、支持基板１０１上にバッファ層１０２を介して、ＣＶＤ法によりＳｉＯ_２よりなるマスク１０３を０．５μｍの膜厚で成膜し、ストライプ状のフォトマスクを形成し、エッチングによりストライプ幅１４μｍ、窓部６μｍのＳｉＯ_２よりなるマスク１０３を形成する。このマスク１０３のストライプ方向はサファイアＡ面に対して垂直な方向とする。
【００４６】
次に、ＭＯＣＶＤ法により、温度を５１０℃、キャリアガスに水素、原料ガスにアンモニアとＴＭＧ（トリメチルガリウム）とを用い、マスク１０３の開口部上に窒化ガリウムよりなるバッファ層を２００オングストロームの膜厚で成長させる。その後、ＭＯＣＶＤ法により、減圧条件で温度を１０５０℃にして、原料ガスにＴＭＧ、アンモニア、シランガスを用い、窒化ガリウムよりなるＴ字柱１０４を１０μｍの膜厚で成長させる。この時、Ｔ字柱は、ＳｉＯ_２マスクの開口部を成長起点とし、Ｔ字形状となるように形成する。
【００４７】
次に、ドライエッチングである等方性エッチングにより、温度１２０℃で、エッチングガスに酸素、ＣＦ_４を用い、ＳｉＯ_２マスク１０３を取り除く。さらに、横方向成長させた窒化物半導体の側面および上面より、常圧でＭＯＣＶＤ法により、温度を１０５０℃にし、原料ガスにＴＭＧ、アンモニア、シランガスを用い、窒化ガリウムよりなる平坦層１０５を１５μｍの膜厚で成長させる。以上により得られた転位低減層の表面を、ＣＬ（カソードルミネセンス）により観測すると、マスクの開口部上には転位が見られるが、マスクが形成されていた上部に成長させた平坦層の表面には結晶欠陥が見られず良好な結晶性を有している。
【００４８】
上記に示す方法により、第１の窒化物半導体を転位低減層とし、第２の窒化物半導体をＨＶＰＥ層として膜厚１００ｕｍでＧａＮを形成後、第２の窒化物半導体上に第３の窒化物半導体を形成する。この第３の窒化物半導体は活性層を備えたＬＤ素子とする。
【００４９】
ＬＤ素子はｎ−コンタクト層、クラック防止層、ｎ−クラッド層、ｎ−光ガイド層、量子井戸構造から成る活性層、キャップ層、ｐ−光ガイド層、ｐ−クラッド層、ｐ−コンタクト層の順で形成する。以下に詳細な条件を示す。
【００５０】
［ｎ型コンタクト層］
第２の窒化物半導体上にＴＭＧ、ＴＭＡ、アンモニア、不純物ガスとしてシランガスを用い、１０５０℃でＳｉドープしたＡｌ_０．０５Ｇａ_０．９５Ｎよりなるｎ型コンタクト層を４μｍの膜厚で成長させる。
【００５１】
［クラック防止層］
次に、ＴＭＧ、ＴＭＩ（トリメチルインジウム）、アンモニアを用い、温度を９００℃にしてＩｎ_０．０７Ｇａ_０．９３Ｎよりなるクラック防止層を０．１５μｍの膜厚で成長させる。なお、このクラック防止層は省略可能である。
【００５２】
［ｎ型クラッド層］
次に、温度を１０５０℃にして、原料ガスにＴＭＡ、ＴＭＧ及びアンモニアを用い、アンドープのＡｌ_０．０５Ｇａ_０．９５ＮよりなるＡ層を２５Åの膜厚で成長させ、続いて、ＴＭＡを止め、不純物ガスとしてシランガスを用い、Ｓｉを５×１０^１８／ｃｍ^３ドープしたＧａＮよりなるＢ層を２５Åの膜厚で成長させる。この操作を２００回繰り返しＡ層とＢ層との積層構造とし、総膜厚１μｍの多層膜（超格子構造）よりなるｎ型クラッド層を成長させる。
【００５３】
［ｎ型光ガイド層］
次に、シランガスを止め、同様の温度で、原料ガスにＴＭＧ及びアンモニアを用い、アンドープのＧａＮよりなるｎ型ガイド層５を０．１５μｍの膜厚で成長させる。このｎ型光ガイド層は、ｎ型不純物をドープしてもよい。
【００５４】
［活性層］
次に、温度を９００℃にし、原料ガスにＴＭＩ（トリメチルインジウム）、ＴＭＧ及びアンモニアを用い、不純物ガスとしてシランガスを用い、Ｓｉを５×１０^１８／ｃｍ^３ドープしたＩｎ_０．０５Ｇａ_０．９５Ｎよりなる障壁層を１４０Åの膜厚で成長させ、シランガスを止め、アンドープのＩｎ_０．１３Ｇａ_０．８７Ｎよりなる井戸層を２５Åの膜厚で成長させることにより、障壁層／井戸層／障壁層／井戸層の順に積層し、最後に障壁層として、ＴＭＩ、ＴＭＧ及びアンモニアを用い、アンドープのＩｎ_０．０５Ｇａ_０．９５Ｎを成長させる。活性層６は、総膜厚５００Åの多重量子井戸構造（ＭＱＷ）となる。
【００５５】
［ｐ型キャップ層（図示されていない）］
次に、活性層と同じ温度で、原料ガスにＴＭＡ、ＴＭＧ及びアンモニアを用い、不純物ガスとしてＣｐ_２Ｍｇ（シクロペンタジエニルマグネシウム）を用い、Ｍｇを１×１０^１９／ｃｍ^３ドープしたＡｌ_０．３Ｇａ_０．７Ｎよりなるｐ型電子閉じ込め層を１００Åの膜厚で成長させる。
【００５６】
［ｐ型光ガイド層］
次に、Ｃｐ_２Ｍｇ、ＴＭＡを止め、温度を１０５０℃にして、原料ガスにＴＭＧ及びアンモニアを用い、アンドープのＧａＮよりなるｐ型ガイド層を０．１５μｍの膜厚で成長させる。
【００５７】
［ｐ型クラッド層］
次に、１０５０℃でアンドープＡｌ_０．０５Ｇａ_０．９５ＮよりなるＡ層を２５Åの膜厚で成長させ、続いてＴＭＡを止め、Ｃｐ_２Ｍｇを用いて、Ｍｇを１×１０^２０／ｃｍ^３ドープしたＧａＮよりなるＢ層を２５Åの膜厚で成長させ、それを９０回繰り返して総膜厚０．４５μｍの超格子層よりなるｐ型クラッド層８を成長させる。ｐ型クラッド層は、ＧａＮとＡｌＧａＮとを積層した超格子構造とする。ｐ型クラッド層８を超格子構造とすることによって、クラッド層全体のＡｌ混晶比を上げることができるので、クラッド層自体の屈折率が小さくなり、さらにバンドギャップエネルギーが大きくなるので、しきい値を低下させる上で非常に有効である。
【００５８】
［ｐ型コンタクト層］
最後に、１０５０℃で、ｐ型クラッド層１０９の上に、ＴＭＧ、アンモニア、Ｃｐ_２Ｍｇを用い、Ｍｇを１×１０^２０／ｃｍ^３ドープしたｐ型ＧａＮよりなるｐ型コンタクト層９を１５０Åの膜厚で成長させる。
反応終了後、反応容器内において、ウェハを窒素雰囲気中、７００℃でアニーリングを行い、ｐ型層をさらに低抵抗化する。
【００５９】
その後、アニーリング後、窒化物半導体を積層させたウェハを反応容器から取り出し、最上層のｐ型コンタクト層の表面にＳｉＯ_２よりなる保護膜を形成して、ＲＩＥ（反応性イオンエッチング）法を用いＣｌ_２ガスによりエッチングし、ｎ電極を形成すべきｎ型コンタクト層の表面を露出させる。次に、レジストをマスクとして形成し、ＲＩＥを用いＣｌ_２ガス、及びＳｉＣｌ_４ガスとによりエッチングすることにより、ストライプ状の導波路領域としてリッジストライプをリッジのストライプ幅を１．８μｍで形成する。このエッチングはｐ側ガイド層までエッチングして、ストライプ状の光導波路領域となるリッジを形成する。その後、スパッタ装置を用いて絶縁膜であるＺｒＯ_２を膜厚５５０Åで形成する。その後、剥離液を用いてリッジ上部を露出させる。次に前記リッジ最上面の露出したｐ型コンタクト層上にｐ電極をＮｉ／Ａｕで１００μｍのストライプ幅で形成し、また、エッチングにより露出したｎ型コンタクト層上にはＴｉ／Ａｌよりなるｎ型電極を形成する。このｐ電極は、リッジ上にストライプ形成されており、同じくストライプ形成されているｎ電極とは平行な方向で形成する。
【００６０】
その後、窒化物半導体面をＺｒＯでコーティングした後、ウェハーの窒化物半導体表面をワックスにより土台に固定させる。次に、図２に示すように砥石と窒化物半導体基板とを回転させながら砥石を押し当てることにより外周研削を行う。外周研削幅は６．５ｍｍとする。まず、研削速度を５０μｍ／ｍｉｎとして、サファイア基板の研削により外周基板の厚さが０．５ｍｍになった時に研削速度を１００μｍ／ｍｉｎまで上げる。この場合、外周研削時の水平応力によって、支持基板を最後まで研削することなく、途中で窒化物半導体と分離することができる。さらに、窒化物半導体を土台から取り除き、ワックスを洗浄後、剥離面を研磨により鏡面とする。
【００６１】
以上により得られたＬＤ素子をヒートシンクに設置し、それぞれの電極にワイヤーボンディングをすることで窒化物半導体レーザダイオードとする。この窒化物半導体レーザダイオードは、室温においてしきい値２．８ｋＡ／ｃｍ^２、５〜８０ｍＷの出力においてリップルが発生せず、５０００時間以上の寿命特性を有する発振波長４０５ｎｍの連続発振の窒化物半導体レーザダイオードである。
【００６２】
【発明の効果】
本発明における窒化物半導体から成る単体基板の製造方法であれば、容易に窒化物半導体の単体基板をＬＤ素子を形成後に低転位で得ることができる。さらに、窒化物半導体基板を表面が平坦な単体基板として得ることができれば、劈開が容易にでき、裏面に例えばｎ側電極を形成した発光素子等を提供することができる。
【図面の簡単な説明】
【図１】図１は、支持基板上に窒化物半導体を成長させたものを模式的に示す断面図である。
【図２】図２は、本件発明における支持基板の外周研削を模式的に示す断面図である。
【図３】図３（ａ）〜（ｅ）は、転位低減層の製造工程を模式的に示す断面図である。
【符号の簡単な説明】
１、１０１・・・支持基板
２・・・第１の窒化物半導体
３・・・第２の窒化物半導体
４・・・第３の窒化物半導体
５・・・研削砥石
１０２・・・バッファー層
１０３・・・マスク
１０４・・・Ｔ字柱
１０５・・・平坦層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a nitride semiconductor (In _x Al _y Ga _1-xy N, 0 ≦ X, 0 ≦ Y, X + Y ≦ 1), and more particularly to a peeling method utilizing grinding.
[0002]
[Prior art]
In recent years, a single substrate of a nitride semiconductor obtained by removing sapphire from a nitride semiconductor substrate on which a nitride semiconductor is grown on a substrate having a lattice constant different from that of a nitride semiconductor such as sapphire has attracted attention. This is because warping can be reduced by using a single substrate of a nitride semiconductor, and cleavage is further facilitated.
[0003]
As a method for obtaining a single substrate of nitride semiconductor, that is, a method for separating (stripping) a nitride semiconductor such as gallium nitride and the substrate, there is a method using laser irradiation. After gallium nitride is grown on a substrate such as sapphire, a Krf pulse excimer laser is irradiated from the sapphire substrate side. As a result, the gallium nitride absorbs the laser light at the contact surface where the sapphire and the gallium nitride are in contact with each other, whereby the gallium nitride is decomposed and the sapphire substrate is peeled from the gallium nitride.
[0004]
[Problems to be solved by the invention]
However, in the case of the substrate removal method by laser irradiation, for example, when forming a single substrate of gallium nitride, sapphire breaks due to the gas pressure of nitrogen gas generated by decomposition of gallium nitride, and this crack causes sapphire and Defects occur on the contacting gallium nitride surface. If such a flaw is present on the surface of gallium nitride or the like, for example, a minute crack called a microcrack may occur. When such a crack occurs, it is considered that a light emitting element or the like causes a decrease in element characteristics such as life characteristics and a decrease in yield. Further, the laser irradiation apparatus is expensive, and the gas used here is not toxic because it is toxic. Further, if a nitride semiconductor is grown on sapphire and then the entire surface of the sapphire is ground, warpage increases due to the difference in lattice constant between sapphire and the nitride semiconductor, and cracks and chips propagate from the sapphire to the nitride semiconductor. For this reason, it is difficult to obtain a single substrate of nitride semiconductor by overall grinding.
[0005]
Accordingly, an object of the present invention is to provide a method for removing a heterogeneous substrate without damaging the nitride semiconductor grown on the substrate, such as cracking or chipping. Furthermore, the single substrate of nitride semiconductor obtained by the present invention is a nitride semiconductor having low dislocations and good crystallinity.
[0006]
[Means for Solving the Problems]
In order to solve the above problems, the present invention uses a peeling method as a method for obtaining a single substrate of a nitride semiconductor. A method of peeling a support substrate from a support substrate having a nitride semiconductor by a stress difference with the nitride semiconductor, a T-shaped nitride semiconductor having a T-shaped cross section on the support substrate; A step of growing a nitride semiconductor further on the nitride semiconductor of the T-shaped column with a cavity interposed between both wings of the T-shaped column, a support substrate having the nitride semiconductor, and a grindstone; Pressing each other while rotating the outer periphery of the support substrate from the back surface. If the support substrate is ground on the entire surface, the nitride semiconductor formed on the support substrate will be damaged, and the nitride semiconductor will be cracked and chipped. There are bruises. Therefore, in the present invention, the region to be ground is the outer periphery of the support substrate. The above-mentioned damage is suppressed by not grinding the support substrate in the inner part directly under the nitride semiconductor used for the light emitting element, the light receiving element, etc., and it is caused by cracking, chipping, scuffing, slipping, etc. of the nitride semiconductor generated during grinding. Reduction in nitride semiconductor characteristics and yield reduction.
[0007]
The support substrate peeling method is characterized in that a grinding width of outer peripheral grinding is in a range represented by the following formula. The relationship between the diameter of the support substrate (1), the diameter of the first nitride semiconductor (2), the diameter of the second nitride semiconductor (3), and the grinding range (4) is (1) ≧ (2) ≧ ( 4) ≧ (3). Since the grinding width varies depending on the diameter of the support substrate and the nitride semiconductor, it is not particularly limited as long as the above formula is satisfied. However, if the grinding width of the peripheral grinding is not less than (2) and not more than (3), the support substrate is peeled off. Action is likely to occur. This is because the stress on the contact surface between the support substrate and the nitride semiconductor is changed by the peripheral grinding of the support substrate. If the grinding width, that is, the grinding range is narrower than (3), the stress change does not occur to the extent that the support substrate is peeled off. If the grinding width is greater than (2), the first and second nitrides due to cutting resistance, etc. Grinding becomes difficult because of damage to the semiconductor and cracking of the support substrate directly under the nitride semiconductor.
[0008]
The grinding speed in the peeling method of the support substrate is 50 μm / min or more and 200 μm / min or less. If it is the said range, a single substrate can be obtained, without reducing the characteristic of a nitride semiconductor. If the grinding speed (feeding speed of the grindstone) is slower than 50 μm / min, the grinding speed becomes slow and the grinding time increases significantly. In addition, unevenness is produced in the outer peripheral grinding, and the support substrate is broken before peeling because the balance of the outer peripheral portion is not maintained. This crack also propagates to the nitride semiconductor. If the speed is higher than 200 μm / min, grinding can be performed in a short time, but the load on the nitride semiconductor is large and the characteristics are degraded.
[0009]
Peripheral grinding There are at least two grinding speeds, and the latter grinding speed is higher than the first grinding speed. It is characterized by that. Preferably, the grinding speed is increased when the outer peripheral film thickness of the support substrate becomes 1/2 or less of that before grinding. Specifically, the latter grinding speed is 80 μm / min or more and 200 μm / min or less. If it is this range, it will become easy to peel in the contact interface of a support substrate and a nitride semiconductor. The support substrate is not cracked and peeled, but the stress difference between the support substrate and the nitride semiconductor is increased and the support is peeled off, so that the nitride semiconductor can be obtained without cracking.
[0010]
The nitride semiconductor comprises at least a first nitride semiconductor on a support substrate and a second nitride semiconductor thereon. The film thickness of the first nitride semiconductor may not be limited, but is preferably 100 μm or more because device processing after peeling is facilitated. This has an effect of reducing damage to the second nitride semiconductor that occurs during grinding.
[0011]
Further, the diameter φ1 of the first nitride semiconductor and the diameter φ2 of the second nitride semiconductor are φ2 ≦ φ1. In the peripheral grinding of the support substrate, the inner side than the first nitride semiconductor is ground. This is because an internal stress difference between the support substrate and the nitride semiconductor is taken into consideration. A region that is directly damaged is formed on the outer periphery of the first nitride semiconductor. This damage propagates in the growth direction of the nitride semiconductor as a crack or the like. In order to prevent the propagation, it is necessary to reduce the diameter of the second nitride semiconductor. For the above reason, φ2 ≦ φ1. More preferably, the diameter φ2 of the second nitride semiconductor is smaller than the diameter of the support substrate formed after grinding and removal. This is because when the light emitting layer or the active layer is included in the second nitride semiconductor, the second nitride semiconductor does not exist in the direction directly below the grinding range (the nitride semiconductor forming direction on the support substrate). Further, a dislocation reducing layer may be interposed between the contact surfaces of the support substrate, the first nitride semiconductor, and the second nitride semiconductor.
[0012]
The dislocation reduction layer is a layer having good crystallinity in which dislocations are reduced by lateral growth such as ELO (Epitaxial Lateral Overgrowth) method. An example of the dislocation reducing layer is shown below. First, after patterning a mask, a nitride semiconductor is grown from the opening of the mask. The nitride semiconductor grows laterally on the mask. Here, the growth is stopped and the mask is removed to form a T-column of the nitride semiconductor. Both wing parts of the T-column are low dislocations. Thereafter, a flat layer is grown on the T-column. In the flat layer, threading dislocations do not extend and a low dislocation region can be formed over a wide range. In addition, the T-shaped column has only a column part as a contact interface with a lower layer such as a support substrate. Therefore, there is little stress on the bonding surfaces of materials with different lattice constants and thermal expansion coefficients, and there is an air gap effect by forming a space at the bottom of both T-wings, and the warpage of the entire wafer is even. Can be relaxed. Such a dislocation reducing layer facilitates the grinding process.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
The method for peeling the support substrate in the present embodiment is a method in which the support substrate is subjected to outer peripheral grinding from the back surface. As a condition for the outer peripheral grinding, the outer peripheral grinding has a grinding width of 30% or less. The grinding speed is 50 μm / min or more and 200 μm / min or less. Furthermore, it is preferable that the grinding speed of the peripheral grinding is at least two stages.
[0014]
The nitride semiconductor comprises at least a first nitride semiconductor on a support substrate and a second nitride semiconductor thereon. Further, the diameter φ1 of the first nitride semiconductor and the diameter φ2 of the second nitride semiconductor are preferably φ2 ≦ φ1. Nitride semiconductors are not particularly limited, such as light emitting elements such as LEDs and LDs, and light receiving elements.
[0015]
With the above configuration, a single substrate of a nitride semiconductor can be obtained. Since the support substrate is peeled and removed, it is possible to use a material that is hard and has a property of being cleaved and poor in heat dissipation. In this peripheral grinding, it is not necessary to cut the support substrate to the end, and the support substrate and the nitride semiconductor can be separated by cutting 3/4 or more of the thickness of the support substrate. Time efficiency is also improved. The grinding process is shown below. After coating the growth surface of the nitride semiconductor with a protective film, this surface is mounted on a grinding jig (for example, made of SUS). Wax or the like is used for mounting (bonding). The mount is preferably centered with respect to the jig. After the peripheral grinding reaches a thickness of 3/4, the support substrate is completely removed. Thereafter, the end portion is cut with a dicer. This dicer cut reduces the thickness error of the nitride semiconductor. Next, unmounting of the nitride semiconductor is performed at 150 ° C., and wax cleaning is performed. Furthermore, mirror polishing of the nitride semiconductor peeling surface is performed. This is for facilitating the removal or cleaving of small scratches generated during grinding.
[0016]
Hereinafter, the method for peeling the support substrate will be described for each step with reference to the drawings.
[0017]
In FIG. 1, a first nitride semiconductor 2, a second nitride semiconductor 3, and a third nitride semiconductor 4 are formed on a support substrate 1. Here, the first nitride semiconductor 2 and the second nitride semiconductor 3 are used as dislocation reduction layers, and the third nitride semiconductor 4 is used as an LD element. However, the present invention is not limited to this. A multilayer structure may be provided via a dislocation reducing layer, and the second nitride semiconductor 3 may be an LD element as a two-layer structure. The support substrate 1 is not particularly limited as long as a nitride semiconductor can be epitaxially grown. Although sapphire does not have good cleaving property, it can be used because it becomes a single substrate of a nitride semiconductor in a later process by peeling. Specific examples of the support substrate include sapphire (Al) whose main surface is any one of the C-plane, R-plane, and A-plane. ₂ O ₃ ), Spinel (MgAl ₂ O ₄ In addition, an insulating substrate such as SiC (6H, 4H, 3C), ZnS, ZnO, GaAs, Si, or an oxide substrate lattice-bonded to a nitride semiconductor is used.
[0018]
The diameter of the support substrate 1 is not particularly limited. Although the film thickness depends on the film thickness of the nitride semiconductor formed above, it is preferably 300 μm or more. If the thickness is smaller than this, the warp of the support substrate becomes large after forming the nitride semiconductor, and the subsequent device process becomes difficult.
[0019]
A nitride semiconductor may be formed on the support substrate 1 via a dislocation reducing layer. The dislocation reduction layer includes a buffer layer, a lateral growth layer, and a two-stage growth layer. First, the buffer layer (not shown) has the general formula Al _x Ga _1-x N (0 ≦ x ≦ 1), InGaN, or the like is used. The buffer layer is grown at a temperature of 300 ° C. to 900 ° C. and a film thickness of 10 Å to 5 μm, preferably 10 Å to 0.5 μm. This buffer layer may be grown as a multilayer film. The buffer layer has an effect of relaxing the lattice constant difference between the support substrate 1 and the first nitride semiconductor 2. Therefore, the first nitride semiconductor can be grown with low dislocations.
[0020]
There are several growth methods for the lateral growth layer, which is one of the dislocation reduction layers. In the first method, a nitride semiconductor is grown from an opening of the mask after patterning a mask made of a material in which the nitride semiconductor is difficult to grow. The nitride semiconductor grows laterally on the mask. Adjacent nitride semiconductors are laterally grown to join and planarize to form a laterally grown layer. The second method is to further grow a nitride semiconductor after forming irregularities in the nitride semiconductor. This method grows laterally from the side surface of the nitride semiconductor without using a mask to form a laterally grown layer. In the third method, as shown in FIG. 3, after the mask is patterned, the growth is stopped before the lateral growth joins the nitride semiconductor grown from the opening of the mask. Thereafter, the mask is removed to form a cavity. Next, the nitride semiconductor is regrown to form a laterally grown layer.
[0021]
The two-stage growth layer reduces dislocations by utilizing the growth rate difference of the nitride semiconductor. By forming a second layer having a slow growth rate on the first layer having a high growth rate, the dislocation direction extending from below is changed in the lateral direction to form a loop between the dislocations to reduce the dislocation. It is.
[0022]
In the embodiment of the present invention, the dislocation reducing layer is preferably one in which a lateral growth layer is formed by the third method after a buffer layer is grown on a support substrate. The third method not only reduces dislocation, but also has a cavity under the lateral growth layer, so that the warpage of the wafer caused by the difference in thermal expansion coefficient between the support substrate and the nitride semiconductor is reduced. Further, the cavities are regularly formed, and the relief of warpage can make the entire wafer uniform. Therefore, grinding after forming the nitride semiconductor is easy and reproducibility is improved. The third method will be described in detail below.
[0023]
First, as shown in FIG. 3A, a mask is partially formed on the support substrate 1 via a buffer layer. The buffer layer may be omitted.
[0024]
As the material of the mask, a material having a property that a nitride semiconductor does not grow or is difficult to grow on the mask is used. For example, oxides such as silicon oxide, silicon nitride, titanium oxide, and zirconium oxide, nitrides thereof, multilayer films thereof, and other metals such as tungsten and molybdenum having a melting point of 1200 ° C. or higher can be used.
[0025]
As a method of forming this mask, CVD, sputtering, and vapor deposition are used. A mask is formed on a supporting substrate, and then a resist is applied, and the mask is formed into a predetermined shape of stripes and dots by photolithography. Etching to make shapes, lattices, or polygons. As for the mask width, the stripe width is 5 to 50 μm, and the width of the opening of the mask is also 5 to 50 μm. Further, if the mask shape is a lattice shape, the lattice width can be similarly set to 5 to 50 μm. This mask forms a T-column in a later step and then removes it to form a cavity. Therefore, in order to form this cavity, the thickness of the mask needs to be 0.05 μm to 10 μm. When the mask is formed in a stripe shape, if the support substrate is a sapphire substrate, the orientation flat surface is the sapphire A surface, and θ = 0 ° to 2 ° on either side of the vertical axis of the orientation flat surface. Preferably, when the stripe is formed with a shift of θ = 0.1 ° to 1 °, the nitride semiconductor can be flattened without being roughened.
[0026]
Next, as shown in FIG. 3B, a nitride semiconductor is grown from the opening of the mask to form a T-shaped column having a T-shaped cross section. When growing a nitride semiconductor from a growth starting point which is a junction with the support substrate, threading dislocations first grow in the vertical direction. Thereafter, when the nitride semiconductor grows laterally on the mask, threading dislocations can be reduced by changing the growth direction to the lateral direction.
[0027]
This T-pillar has the general formula In _x Al _y Ga _1-xy N (0 ≦ X <1, 0 ≦ Y <1, 0 ≦ X + Y <1), non-doped, p-type impurity doped, n-type impurity doped, p-type impurity and n-type impurity co-doped . Accordingly, when the support substrate is peeled off by grinding in a later step and is used as a single substrate of a nitride semiconductor, the removal removal surface of the support substrate is an n-type nitride semiconductor layer or a p-type nitride semiconductor layer. Can do. Thereby, an LED, an LD element, or the like in which an n-type electrode or a p-type electrode is formed on the removal surface of the support substrate can be formed. The thickness of the T-column is at least 1.5 times the thickness of the mask, although it varies depending on the thickness, shape, and width of the mask. Specifically, it is 2 μm or more, preferably 5 μm or more.
[0028]
Next, after forming the T-shaped column, the mask is removed as shown in FIG. As a method for removing this mask, there are dry etching and wet etching. If the mask is removed, a space will be created under both wings of the T-shaped column. Since this space has an effect as an air gap, the distortion of the support substrate and the nitride semiconductor can be reduced, and the warpage of the entire substrate can also be reduced. Since there is a space in the lower part of the T-shaped wing parts and the center between adjacent nitride semiconductors, the stress generated by the outer peripheral grinding can be relaxed.
[0029]
In addition to removing the mask by etching until the support substrate is exposed, the mask may be left in a thin film on the bottom surface. This is because even if the mask remains as a thin film, if there is a space below the T-shaped wings, it has the effect of alleviating strain between the support substrate and the nitride semiconductor. In addition, a protective film may be left on both sides of the T-column.
[0030]
Next, as shown in FIG. 3D, a flat layer is grown from the upper surface of the T-column and the side surfaces of both wings. When measured by the CL (cathode luminescence) method, the number of dislocations per unit area is 5 × 10. ⁶ Piece / cm ² It becomes as follows. As this flat layer, the general formula In _x Al _y Ga _1-xy N (0 ≦ X <1, 0 ≦ Y <1, 0 ≦ X + Y <1). Further, non-doped, p-type impurity doped, n-type impurity doped, and those in which p-type impurity and n-type impurity are simultaneously doped may be mentioned. The flat layer is not only growing on the T-column but also growing on the space. For this reason, the ELO method that forms a flat surface of a nitride semiconductor by continuous growth on a mask has low selectivity and cannot be used because of its low selectivity. _x Ga _1-x N (0 ≦ X <1) can also be used.
[0031]
As shown in FIG. 3E, the flat layer may be grown from the bottom surface which is the opening of the T-column. This is because if there is a space under both wings of the T-shaped column, there is an effect of reducing the warpage of the wafer. In the third method, since the flat layer is regrown, the mask width can be increased. Even if the mask width is set to 100 μm or more, it can be flattened by lengthening both wings of the T-shaped column, and a low dislocation region that has been laterally grown can be obtained over a wide range.
[0032]
The first nitride semiconductor is formed through the dislocation reduction layer obtained as described above on the support substrate. The film thickness of the first nitride semiconductor is preferably 100 μm or more. Thereby, damage during grinding can be absorbed by the first nitride semiconductor, and the crystal characteristics of the second nitride semiconductor obtained after grinding can be maintained. The first nitride semiconductor may be formed by two-stage growth. Thereby, further reduction of dislocation can be expected. Two or more dislocation reduction layers may be formed to form a multilayer.
[0033]
A method for forming a nitride semiconductor by the HVPE method is described below.
[0034]
First, the wafer is set in the HVPE apparatus. Ga metal is prepared as a Ga source in a boat and GaCl is generated by flowing HCl gas, which is a halogen gas, using nitrogen and / or hydrogen as a carrier gas. Next, GaN is formed by reacting GaCl and ammonia gas by flowing ammonia gas, which is an N source, using nitrogen and / or hydrogen as carrier gas from another inlet tube. Further, the doping gas is doped by flowing a Si compound from another introduction tube, and a first gallium nitride compound semiconductor made of Si doped GaN is grown on the substrate. SiCl as Si compound _Four Etc. The temperature of the substrate region was set to 1000 to 1100 ° C. with an electric furnace. The growth rate of the first nitride semiconductor is 50 to 100 μm / hour. GaCl ₃ Partial pressure is 1.25 × 10 ^-3 atm, NH ₃ Partial pressure is 0.375 atm, SiCl ₄ Partial pressure is 2.87 × 10 ^-7 Atm.
[0035]
In addition, the nitride semiconductor can be grown in two stages. SiCl ₄ The partial pressure is less than half of the above conditions (for example, 1.0 × 10 ^-8 The growth conditions are the same except that atm). The growth rate is in a range not exceeding the above rate, 50 ± 25 μm / hour, and the total film thickness is 100 μm or more. If the growth is in two stages, dislocations can be further reduced.
[0036]
After forming the first nitride semiconductor as a dislocation reduction layer and the second nitride semiconductor as an HVPE layer by the method described above, a third nitride semiconductor is formed on the second nitride semiconductor. If the third nitride semiconductor is an LD device having an active layer, an n-contact layer, a crack prevention layer, an n-cladding layer, an n-light guide layer, an active layer comprising a quantum well structure, a cap layer, It is an LD element comprising a p-light guide layer, a p-cladding layer, and a p-contact layer.
[0037]
As the n-contact layer, TMG (trimethylgallium), TMA (trimethylaluminum), ammonia, silane gas is used as an impurity gas, the growth temperature is 1000 ° C. to 1050 ° C., and Si-doped Al is used. _x Ga _1-x N (0 ≦ X <1) is grown at a film thickness of 2 to 10 μm. As the crack prevention layer, TMG, TMI (trimethylindium), and ammonia are used, and the temperature is set to 1000 ° C. or lower. _x Ga _1-x N (0 ≦ X <1) is grown to a thickness of 0.1 to 2 μm. The crack preventing layer can be omitted. As the n-cladding layer, the growth temperature is set to 1000 ° C. or higher, TMA, TMG and ammonia are used as source gases, and undoped Al _x Ga _1-x A layer made of N (0 ≦ X <1), Si doped with silane gas 5 × 10 ¹⁸ / Cm ³ B layers made of doped GaN are repeatedly laminated 200 times each with a film thickness of 20 ± 10 mm to form a superlattice multilayer film with a total film thickness of 1.5 μm or less. The n-light guide layer grows undoped GaN with a film thickness of 0.1 to 0.3 μm at the same temperature.
[0038]
The active layer is made of In doped with silane gas. _x Ga _1-x N (0 ≦ X <1) as a barrier layer (B), undoped In _x Ga _1-x N (0 ≦ X <1) is the well layer (W), the barrier layer is 50 to 200 mm, the well layer is 30 to 100 mm, and (B) / (W) / (B) / (W) to / (B ), Preferably two pairs or more, and a multi-quantum well structure (MQW) having a total film thickness of 300 to 600 mm.
[0039]
Cp as impurity gas in the cap layer ₂ Mg (cyclopentadienyl magnesium) is used, and Mg is about 10.5 × 10 ¹⁸ / Cm ³ Below doped Al _x Ga _1-x N (0 ≦ X <1) is grown to a thickness of 50 to 150 mm. As the p-light guide layer, the growth temperature is set to about 1000 ° C., and undoped GaN is grown to a thickness of 0.10 to 0.20 μm. Subsequently, undoped Al at 1000 ° C. _x Ga _1-x An A layer made of N (0 ≦ X <1) and a B layer made of Mg-doped GaN are grown at 20 ± 10 angstroms, this stacking is repeated several tens of times, and the total film thickness is grown to about 0.5 μm. . The p-contact layer is Mg-doped GaN with a thickness of about 150 mm.
[0040]
In the present invention, the general formula of a nitride semiconductor is In _x Al _y Ga _1-xy N (0.ltoreq.X <1, 0.ltoreq.Y <1, 0.ltoreq.X + Y <1), but B is used as a group III element, or a part of N which is a group V element is substituted with As or P. Crystals can be used. A known method for growing a nitride semiconductor, such as MOCVD (metal organic chemical vapor deposition), HVPE (halide vapor deposition), MBE (molecular beam epitaxy), can be applied. Further, as the n-type impurity used during the growth of the nitride semiconductor, specifically, a group IV or group VI element such as Si, Ge, Sn, S, O, Ti, Zr can be used. Examples include Be, Zn, Mn, Cr, Mg, and Ca. In addition, when the second nitride semiconductor layer is grown, it is necessary to ensure good ohmic properties in order to obtain n-type conductivity. n-type impurities are 5 × 10 ¹⁶ / Cm ³ ~ 5x10 ²¹ / Cm ³ It is preferable to dope in the range of.
[0041]
After forming the third nitride semiconductor, an n-electrode is formed on the exposed surface of the n-type contact layer, and a p-electrode is formed on the exposed surface of the p-type contact layer. After forming both electrodes, coating is performed with ZnO or the like. Further, an electrode pair structure in which one electrode is formed on the back surface after forming a single substrate of a nitride semiconductor may be employed.
[0042]
Next, the periphery of the support substrate side of the wafer is ground using a grinding apparatus. In this peripheral grinding, the grindstone and the wafer are pressed against each other while rotating, and only the outer periphery of the support substrate is ground. The surface side of the nitride semiconductor of the wafer is mounted (bonded) on a base and fixed, and then ground. Wax, metal, epoxy resin, or the like is used for the adhesive used for the bonding.
[0043]
Further, the nitride semiconductor obtained in the above step is subjected to surface polishing so that the nitride semiconductor on the side from which the supporting substrate is removed is further flattened with a mirror. The single substrate of nitride semiconductor obtained here has a threading dislocation density of 5 × 10 5 in CL measurement. ⁶ Piece / cm ² It is as follows. Further, fine small scratches on the surface of the single substrate are removed by polishing or the like. Therefore, a single substrate of nitride semiconductor can be obtained. Further, according to the present invention, it is possible to remove the support substrate even after the device process.
[0044]
Embodiment 2. FIG.
In the present embodiment, after the second nitride semiconductor is grown in the first embodiment, the dislocation reduction layer is grown as the third nitride semiconductor, the LD element is grown as the fourth nitride semiconductor, and then The support substrate is removed. The second embodiment also has the same effect as the previous embodiment.
[0045]
【Example】
Although the Example of this invention is shown below, this invention is not limited to this.
[Example 1]
A sapphire substrate with a thickness of 2 mm and a 2 inch diameter φ with the C-plane as the main surface and the orientation flat surface as the A-plane is used as the support substrate 101, and the SiO 2 is formed on the support substrate 101 via the buffer layer 102 by the CVD method. ₂ A mask 103 is formed to a thickness of 0.5 μm, a striped photomask is formed, and etching is performed to form a SiO 2 film having a stripe width of 14 μm and a window portion of 6 μm. ₂ A mask 103 is formed. The stripe direction of the mask 103 is a direction perpendicular to the sapphire A plane.
[0046]
Next, by MOCVD, the temperature is 510 ° C., the carrier gas is hydrogen, the source gas is ammonia and TMG (trimethylgallium), and a buffer layer made of gallium nitride is formed on the opening of the mask 103 with a film thickness of 200 Å. Grow in. Thereafter, the temperature is set to 1050 ° C. under a reduced pressure condition by MOCVD, and T-columns 104 made of gallium nitride are grown to a thickness of 10 μm using TMG, ammonia, and silane gas as source gases. At this time, the T-pillar is SiO ₂ The opening of the mask is used as a growth starting point and is formed in a T shape.
[0047]
Next, by isotropic etching, which is dry etching, at a temperature of 120 ° C., oxygen and CF are used as an etching gas. ₄ Using SiO ₂ The mask 103 is removed. Further, from the side and top surfaces of the nitride semiconductor grown in the lateral direction, the temperature is raised to 1050 ° C. by MOCVD at normal pressure, TMG, ammonia, silane gas is used as the source gas, and the flat layer 105 made of gallium nitride is formed to a thickness of 15 μm. Grow with film thickness. When the surface of the dislocation reduction layer obtained as described above is observed by CL (cathode luminescence), dislocation is observed on the opening of the mask, but the surface of the flat layer grown on the upper portion where the mask was formed. Has no crystal defects and has good crystallinity.
[0048]
After forming GaN with a thickness of 100 μm using the first nitride semiconductor as the dislocation reduction layer and the second nitride semiconductor as the HVPE layer by the method described above, the third nitride is formed on the second nitride semiconductor. A semiconductor is formed. The third nitride semiconductor is an LD element having an active layer.
[0049]
The LD element includes an n-contact layer, a crack prevention layer, an n-clad layer, an n-light guide layer, an active layer having a quantum well structure, a cap layer, a p-light guide layer, a p-clad layer, and a p-contact layer. Form in order. Detailed conditions are shown below.
[0050]
[N-type contact layer]
Al doped with Si at 1050 ° C. using TMG, TMA, ammonia, silane gas as impurity gas on the second nitride semiconductor _0.05 Ga _0.95 An n-type contact layer made of N is grown to a thickness of 4 μm.
[0051]
[Crack prevention layer]
Next, using TMG, TMI (trimethylindium), and ammonia, the temperature is set to 900 ° C. and In _0.07 Ga _0.93 A crack prevention layer made of N is grown to a thickness of 0.15 μm. This crack prevention layer can be omitted.
[0052]
[N-type cladding layer]
Next, the temperature is set to 1050 ° C., TMA, TMG, and ammonia are used as source gases, and undoped Al _0.05 Ga _0.95 An A layer made of N is grown to a thickness of 25 mm, then TMA is stopped, silane gas is used as an impurity gas, and Si is 5 × 10 5. ¹⁸ / Cm ³ A B layer made of doped GaN is grown to a thickness of 25 mm. This operation is repeated 200 times to obtain a laminated structure of the A layer and the B layer, and an n-type cladding layer made of a multilayer film (superlattice structure) having a total film thickness of 1 μm is grown.
[0053]
[N-type light guide layer]
Next, the silane gas is stopped, and the n-type guide layer 5 made of undoped GaN is grown to a thickness of 0.15 μm using TMG and ammonia as source gases at the same temperature. This n-type light guide layer may be doped with n-type impurities.
[0054]
[Active layer]
Next, the temperature is set to 900 ° C., TMI (trimethylindium), TMG, and ammonia are used as source gas, silane gas is used as impurity gas, and Si is 5 × 10 5. ¹⁸ / Cm ³ Doped In _0.05 Ga _0.95 A barrier layer made of N is grown to a thickness of 140 mm, silane gas is stopped, and undoped In _0.13 Ga _0.87 A well layer made of N is grown to a thickness of 25 mm, thereby stacking in the order of barrier layer / well layer / barrier layer / well layer, and finally using TMI, TMG and ammonia as the barrier layer, and using undoped In _0.05 Ga _0.95 Grow N. The active layer 6 has a multiple quantum well structure (MQW) with a total film thickness of 500 mm.
[0055]
[P-type cap layer (not shown)]
Next, at the same temperature as the active layer, TMA, TMG, and ammonia are used as source gases, and Cp is used as an impurity gas. ₂ Mg (cyclopentadienylmagnesium) is used and Mg is 1 × 10 ¹⁹ / Cm ³ Doped Al _0.3 Ga _0.7 A p-type electron confinement layer made of N is grown to a thickness of 100 mm.
[0056]
[P-type light guide layer]
Next, Cp ₂ Mg and TMA are stopped, the temperature is set to 1050 ° C., TMG and ammonia are used as source gases, and a p-type guide layer made of undoped GaN is grown to a thickness of 0.15 μm.
[0057]
[P-type cladding layer]
Next, undoped Al at 1050 ° C. _0.05 Ga _0.95 A layer of N is grown to a thickness of 25 mm, then TMA is stopped, Cp ₂ Using Mg, Mg is 1 × 10 ²⁰ / Cm ³ A B layer made of doped GaN is grown to a thickness of 25 mm, and this is repeated 90 times to grow a p-type cladding layer 8 made of a superlattice layer having a total thickness of 0.45 μm. The p-type cladding layer has a superlattice structure in which GaN and AlGaN are stacked. By making the p-type cladding layer 8 a superlattice structure, the Al mixed crystal ratio of the entire cladding layer can be increased, so that the refractive index of the cladding layer itself is reduced and the band gap energy is increased. It is very effective in reducing the value.
[0058]
[P-type contact layer]
Finally, at 1050 ° C., on the p-type cladding layer 109, TMG, ammonia, Cp ₂ Mg is used, and Mg is 1 × 10 ²⁰ / Cm ³ A p-type contact layer 9 made of doped p-type GaN is grown to a thickness of 150 mm.
After the reaction is completed, the wafer is annealed in a reaction vessel at 700 ° C. in a nitrogen atmosphere to further reduce the resistance of the p-type layer.
[0059]
Thereafter, after annealing, the wafer laminated with the nitride semiconductor is taken out of the reaction vessel, and SiO is deposited on the surface of the uppermost p-type contact layer. ₂ A protective film is formed, and Cl is used by RIE (reactive ion etching). ₂ Etching with a gas exposes the surface of the n-type contact layer where the n-electrode is to be formed. Next, a resist is formed as a mask, and Cl is used using RIE. ₂ Gas and SiCl ₄ Etching with a gas forms a ridge stripe with a stripe width of 1.8 μm as a striped waveguide region. In this etching, the p-side guide layer is etched to form a ridge that becomes a striped optical waveguide region. After that, ZrO which is an insulating film using a sputtering apparatus ₂ Is formed with a film thickness of 550 mm. Thereafter, the top of the ridge is exposed using a stripping solution. Next, a p-electrode is formed of Ni / Au with a stripe width of 100 μm on the exposed p-type contact layer on the top surface of the ridge, and an n-type made of Ti / Al is formed on the n-type contact layer exposed by etching. An electrode is formed. The p-electrode is formed in a stripe on the ridge, and is formed in a direction parallel to the n-electrode that is also formed in a stripe.
[0060]
Thereafter, after the nitride semiconductor surface is coated with ZrO, the nitride semiconductor surface of the wafer is fixed to the base with wax. Next, as shown in FIG. 2, peripheral grinding is performed by pressing the grindstone while rotating the grindstone and the nitride semiconductor substrate. The outer peripheral grinding width is 6.5 mm. First, the grinding speed is set to 50 μm / min, and the grinding speed is increased to 100 μm / min when the thickness of the outer peripheral substrate becomes 0.5 mm by grinding the sapphire substrate. In this case, the support substrate can be separated from the nitride semiconductor in the middle without being ground to the end due to the horizontal stress during outer periphery grinding. Further, the nitride semiconductor is removed from the base, the wax is washed, and the peeled surface is polished into a mirror surface.
[0061]
The LD element obtained as described above is placed on a heat sink, and wire bonding is performed on each electrode to obtain a nitride semiconductor laser diode. This nitride semiconductor laser diode has a threshold value of 2.8 kA / cm at room temperature. ² This is a continuous oscillation nitride semiconductor laser diode having an oscillation wavelength of 405 nm and having a life characteristic of 5000 hours or more without generating ripples at an output of 5 to 80 mW.
[0062]
【The invention's effect】
According to the method for manufacturing a single substrate made of a nitride semiconductor according to the present invention, a single substrate of a nitride semiconductor can be easily obtained with low dislocation after forming an LD element. Furthermore, if the nitride semiconductor substrate can be obtained as a single substrate having a flat surface, cleavage can be facilitated, and a light emitting element having an n-side electrode formed on the back surface can be provided.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view schematically showing a nitride semiconductor grown on a support substrate.
FIG. 2 is a cross-sectional view schematically showing outer periphery grinding of a support substrate in the present invention.
FIGS. 3A to 3E are cross-sectional views schematically showing a manufacturing process of a dislocation reducing layer.
[Brief description of symbols]
1, 101 ... Support substrate
2. First nitride semiconductor
3 ... Second nitride semiconductor
4 ... Third nitride semiconductor
5 ... Grinding wheel
102: Buffer layer
103 ... Mask
104 ... T-pillar
105 ... flat layer

Claims

A method of peeling the support substrate from the support substrate having a nitride semiconductor by a stress difference with the nitride semiconductor ,
On the support substrate, in a state where a T-shaped nitride semiconductor having a T-shaped cross-sectional shape and a cavity interposed between both wings of the T-shaped column, on the T-shaped nitride semiconductor, Growing a nitride semiconductor; and
And a step of pressing the support substrate against each other while rotating the support substrate having the nitride semiconductor and a grindstone, and grinding the support substrate from the back surface .

The method of peeling a support substrate according to claim 1, wherein a grinding width of the outer peripheral grinding is 30% or less of the outer periphery φ.

The method for peeling a support substrate according to claim 1, wherein the grinding speed is 50 μm / min or more and 200 μm / min or less.

4. The support substrate peeling method according to claim 1, wherein the grinding speed of the peripheral grinding has at least two stages, and the grinding speed in the second half is increased from the grinding speed in the first half .

The method for peeling a support substrate according to claim 1, wherein the nitride semiconductor comprises at least a first nitride semiconductor on a support substrate and a second nitride semiconductor on the first nitride semiconductor.

6. The support substrate peeling method according to claim 5, wherein a diameter Φ1 of the first nitride semiconductor and a diameter Φ2 of the second nitride semiconductor satisfy Φ2 ≦ Φ1.