JP4077832B2 - マルチバンドホッピング通信システムにおける受信機のｄｃオフセット補正装置およびｄｃオフセット補正方法 - Google Patents

Description

本発明は、ＤＣオフセット補正装置およびＤＣオフセット補正方法に関し、具体的には、超広帯域マルチバンドを高速ホッピングする通信システムで用いられる受信機から発生するＤＣオフセットを補正するためのＤＣオフセット補正装置およびＤＣオフセット補正方法に関する。

まず、図１Ａ〜図３までを参照して、従来技術について説明する。
図１Ａは一般の受信機のブロック図である。ＤＣオフセット信号は、局部発振器（図示せず）で生成された局部発振信号ＬＯがアンテナ（図示せず）または低ノイズ増幅器ＬＮＡ（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）１１で反射して、この反射した局部発振信号ＬＯが局部発振器で生成された局部発振信号ＬＯとミキサー１３でミキシングされる過程中に発生する。その他にも、ＤＣオフセット信号は、レベルは弱いものの、受信したＲＦ信号の影響によって生じる場合もある。

ＤＣオフセット信号は、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）１５で除去されないため、ＤＣ周辺の情報信号を歪曲させ、中間周波数増幅器１７やＡＤＣ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）１９を飽和させて正常な動作を妨げる。したがって、ＤＣオフセット信号、特に信号レベルが比較的大きい局部発振信号に起因するＤＣオフセット信号を効率的に除去することは、受信機の性能向上のためには不可欠である。

以下、ＤＣオフセット信号を除去するため従来の技術について詳しく延べる。

図１Ｂは、ＤＣオフセット信号を除去するために、ＡＣカップリングコンデンサーを用いた受信機を示したものである。図１Ｂにおける受信機は、図１Ａの受信機にＡＣカップリングコンデンサー１４を備えたものである。この受信機では、ミキサー１３から出力したＤＣオフセット信号をＨＰＦ（Ｈｉｇｈ Ｐａｓｓ Ｆｉｌｔｅｒ）として機能するＡＣカップリングコンデンサー１４で取り除く。

このように、ＡＣカップリングコンデンサー１４を用いれば、きわめて簡単な方法でＤＣオフセット信号を除去できる。しかし、ＡＣカップリングコンデンサー１４はＤＣオフセット信号のみならずＤＣ周辺の情報信号も減衰させる恐れがある。図１Ｃは、これを説明した周波数スペクトラムの図である。図１Ｃに示す通り、ＡＣカップリングコンデンサー１４でＤＣオフセット信号を除去する過程で、情報を含んだＤＣ周辺信号が減衰されていることが分かる。このため、受信した情報が歪曲される恐れがある。

さらに、ＡＣカップリングコンデンサー１４を用いたＤＣオフセット補正技術は、マルチバンドを高速ホッピングする通信システムにおいては不向きである。その理由として、マルチバンドホッピング通信システムは、時間帯ごとに異なるバンドを用いて通信を行うため、受信機ではバンドごとにそれぞれの局部発振信号を生成する必要がある。つまり、受信機では、時間帯ごとに異なる局部発振信号を生成しなければならず、それぞれの局部発振信号に対応したレベルのＤＣオフセット信号が発生する。

図１Ｄには、３つのバンドをホッピングする通信システムの受信機で発生したＤＣオフセット信号のレベルを示している。図１Ｄに示すように、第１バンドを介して通信が行われる時間帯（ｔ１）にはＶ１レベルのＤＣオフセット信号が発生し、第２バンドを介して通信が行われる時間帯（ｔ２）にはＶ２レベルのＤＣオフセット信号が発生し、さらに、第３バンドを介して通信が行われる時間帯（ｔ３）にはＶ３レベルのＤＣオフセット信号が発生する。

ＤＣオフセット信号をＡＣカップリングコンデンサー１４で除去するには所定の時間を要する。この所要時間はＡＣカップリングコンデンサー１４の遷移時間と一致する。しかし、高速でバンドホッピングする場合、ＡＣカップリングコンデンサー１４の遷移が完了する前に、つまり、ＤＣオフセットを完全に除去する前に、ＡＣカップルリングコンデンサー１４に別のＤＣオフセット信号が入力されて、その結果、バンド遷移の時点ごとにステップ波形が発生する。図１Ｅはこのステップ波形を示したものである。このようなステップ波形は、ホワイトノイズのように、バンド領域の全体に影響を及ぼすため、受信機のＳＮＲが極端に低下する。

図２および図３は、ＡＣカップリングコンデンサーを用いないＤＣオフセット補正回路を示したものである。図２はｆｅｅｄ−ｆｏｒｗａｒｄ方式を用いたＤＣオフセット補正装置を示した図であり、図３はｆｅｅｄ−ｂａｃｋ方式を用いたＤＣオフセット補正装置を示した図である。

まず、図２に示したように、ＤＣオフセット補正装置の場合、ミキサー２１で出力したアナログ信号をＡＤＣ２３によりデジタル信号に変換し、ＤＳＰ２５へ出力する。ＤＳＰ２５は入力した信号からＤＣオフセット信号のレベルを検出し、ＤＣオフセット補正のための補正信号を生成する。生成したＤＣオフセット補正信号をＤＡＣ２７でアナログ信号に変換し、変換したＤＣオフセット補正信号を加算部２９において源信号に加える。このようにしてＤＣオフセット信号が除去される。

図３に示すＤＣオフセット補正装置の場合は、アナログ信号を増幅部３３で増幅し、ＡＤＣ３６でデジタル信号に変換して制御部３７に入力する。制御部３７は入力した信号からＤＣオフセット信号を検出し、ＤＣオフセット補正信号を生成してＤＡＣ３９に出力すると、ＤＡＣ３９でＤＣオフセット補正信号をアナログ信号に変換し、この変換したＤＣオフセット補正信号を加算部３１で源信号に加える。このようにして、ＤＣオフセット信号が除去される。

前述した通りに、マルチバンドホッピング通信システムでは、時間帯ごとにレベルの異なるＤＣオフセット信号が発生するため、時間帯ごとにそれぞれ異なるＤＣオフセット補正信号を加算部２９、加算部３１に供給する必要がある。ところで、マルチバンドホッピング通信システムの一例であるＭＢ−ＯＦＤＭ（Ｍｕｌｔｉ Ｂａｎｄ−Ｏｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｆｌｅｘｉｎｇ）の場合、バンド遷移時間はほぼ９ｎｓであるが、これを支援するためには高速のＤＡＣが必要とされる。しかし、このような高速のＤＡＣを実装するのは困難であり、実装できたとしても低速のＤＡＣに比べて寸法が大きくなり、製造コストも極めて高くなる。

本発明は上記の問題点を解決するために案出されたものであって、本発明の目的は、低コストでコンパクトな構成要素により構成された、マルチバンドホッピング通信システムにおける受信機のＤＣオフセット補正装置およびＤＣオフセット補正方法を提供することにある。

前述した目的を達成するための本発明に係る複数のバンドをホッピングする通信システムで用いられる受信機のＤＣオフセット補正装置は、複数のバンドごとに異なる複数のＤＣオフセット補正信号を生成し出力する制御部と、この制御部から出力した複数の異なるＤＣオフセット補正信号をそれぞれ入力し、デジタル・アナログ変換したものを出力する複数のＤＡＣ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）と、これら複数のＤＡＣからそれぞれ出力された複数の異なるＤＣオフセット補正信号のいずれかを出力するようにスイッチング動作するアナログＭＵＸ（Ｍｕｌｔｉｐｌｅｘｅｒ）と、入力信号にこのアナログＭＵＸの出力信号を加えて出力する加算部と、を備える。

なお、この複数のＤＡＣは、低速ＤＡＣであってもよい。さらに、前記アナログＭＵＸのスイッチング動作は、複数のバンドをホッピングするために要する時間であるバンド遷移時間内に行うことが好ましい。また、アナログＭＵＸは、入力されたバンドホッピングシーケンスに基づいてスイッチング動作を行うことが好ましい。

なお、本発明によるＤＣオフセット補正装置は、加算部の出力信号を所定の利得で増幅し出力する増幅部と、この増幅部の出力信号をアナログ・デジタル変換して制御部に出力するＡＤＣ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）を更に備えてもよい。

制御部は、前記ＡＤＣの出力信号に含まれたＤＣオフセット信号を検出し、検出したＤＣオフセット信号に基づいて前記ＤＣオフセット補正信号を生成するのが好ましい。

そして、制御部は、増幅部の出力信号を前記ＡＤＣで処理できるように増幅部の所定の利得を調整するのが好ましい。

また、ＡＤＣの出力信号は受信信号の復調を行う復調部にも出力できる。
次に、本発明に係る複数のバンドをホッピングする通信システムに用いられる受信機のＤＣオフセット補正方法は、(ａ)複数のバンドごとに複数の異なるＤＣオフセット補正信号を生成するステップと、（ｂ）生成した複数のＤＣオフセット補正信号をそれぞれデジタル・アナログ変換するステップと、（ｃ）変換した複数のＤＣオフセット補正信号のうちいずれかを選択的に出力するステップと、（ｄ）加算部で選択し出力したＤＣオフセット補正信号を入力信号に加えるステップを、を含む。

さらに、（ｃ）ステップは、複数のバンドをホッピングするために要する時間であるバンド遷移時間内に行うことが好ましい。
さらに、（ｃ）ステップは、バンドホッピングシーケンスに基づいて、変換された複数の異なるＤＣオフセット補正信号のうちいずれか１つを選択することが好ましい。

また、本発明によるＤＣオフセット補正方法は、（ｅ）上記の（ｄ）ステップにおいて加算した信号を所定の利得に増幅するステップと、（ｆ）この（ｅ）ステップにおいて増幅された信号をアナログ・デジタル変換するステップと、を更に含むことができる。
また、上記の(ａ)ステップは、この（ｆ）ステップで変換した信号に含まれたＤＣオフセット信号を検出し、この検出したＤＣオフセット信号に基づいてＤＣオフセット補正信号を生成することが好ましい。

本発明に係わるマルチバンドホッピング通信システムにおける受信機のＤＣオフセット補正装置およびマルチバンドホッピング通信システムにおける受信機のＤＣオフセット補正方法は、コンパクトで安価な低速ＤＡＣと、高速アナログＭＵＸを装備することにより、受信機の容積を低減し、生産コストを削減することが可能となる。

以下、添付の図面に基づいて本発明の好適な実施形態を詳述する。
（実施例）
図４は、本発明の実施形態に係るマルチバンドホッピング通信システムにおける受信機のＤＣオフセット補正装置のブロック図である。図４に示すように、ＤＣオフセット補正装置は、加算部１１０と、増幅部１２０と、ＡＤＣ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）１３０と、制御部１４０と、第１ＤＡＣ１５０−１、第２ＤＡＣ１５０−２、・・・、第Ｎ ＤＡＣ１５０−Ｎ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）、アナログＭＵＸ（Ｍｕｌｔｉｐｌｅｘｅｒ）１６０と、を備える。

増幅部１２０は、加算部１１０の出力信号を所定の利得Ｇに増幅して出力する。ここで利得Ｇは制御部１４０で設定される。

増幅部１２０の入力信号にはＤＣオフセット信号が含まれており、これは前述の通り、局部発振信号に起因して発生したものである。局部発振信号は、時間帯ごとにホッピングされたバンドにより異なるため、時間帯ごとにホッピングされたバンドに応じてＤＣオフセット信号のレベルも異なってくる。例えば、Ｎ個のバンドをホッピングする通信システムにおいては、ある時間帯にホッピングされたバンドが第１バンドである場合に発生する「第１ＤＣオフセット信号」と、次の時間帯にホッピングされたバンドが第２バンドである場合に発生する「第２ＤＣオフセット信号」と、さらに、現在ホッピングされたバンドが第Ｎバンドである場合に発生する「第Ｎ ＤＣオフセット信号」とではそれぞれ異なるレベルを有する。

次に、ＡＤＣ１３０は、増幅部１２０で増幅し出力したアナログ信号をデジタル信号に変換する。このＡＤＣ１３０の出力信号は復調部と制御部１４０にも出力する。
校正区間（ｃａｌｉｂｒａｔｉｏｎ ｉｎｔｅｒｖａｌ）では、制御部１４０は「ＤＣオフセット補正アルゴリズム」を用いてＤＣオフセット補正信号を調整する。「ＤＣオフセット補正アルゴリズム」は図６に示すアルゴリズムであるが、これに関しては後ほど詳述する。校正区間にてＤＣオフセット補正信号を調整した後、制御部１４０はこの調整したＤＣオフセット補正信号を生成し出力する。

一方、ＤＣオフセット信号のレベルはバンドごとに異なるため、制御部１４０はバンドごとに異なるＤＣオフセット補正信号を生成する。なお、本実施形態では、Ｎ個のバンドをホッピングする通信システムを例示として詳述する。したがって、制御部１４０はＮ個のバンドに対してそれぞれＮ個のＤＣオフセット補正信号（第１ＤＣオフセット補正信号ないし第Ｎ ＤＣオフセット補正信号）を生成する。

そして、制御部１４０は、生成した第１ＤＣオフセット補正信号ないし第Ｎ ＤＣオフセット補正信号をそれぞれ第１ＤＡＣ１５０−１ないし第Ｎ ＤＡＣ１５０−Ｎに出力する。具体的には、制御部１４０は、第１ＤＣオフセット補正信号を第１ＤＡＣ１５０−１に、第２ＤＣオフセット補正信号を第２ＤＡＣ１５０−２に、そして、第Ｎ ＤＣオフセット補正信号を第Ｎ ＤＡＣ１５０−Ｎに出力する。

第１ＤＡＣ１５０−１ないし第Ｎ ＤＡＣ１５０−Ｎでは、デジタル信号である第１ＤＣオフセット補正信号ないし第Ｎ ＤＣオフセット補正信号をアナログ信号にそれぞれ変換してアナログＭＵＸ１６０に出力する。なお、第１ＤＡＣ１５０−１ないし第Ｎ ＤＡＣ１５０−Ｎは低速のＤＡＣであってもよい。

アナログＭＵＸ１６０は、第１ＤＡＣ１５０−１ないし第Ｎ ＤＡＣ１５０−Ｎから出力した第１ＤＣオフセット補正信号ないし第Ｎ ＤＣオフセット補正信号のいずれか１つを加算部１１０に出力するようスイッチング動作する。

ここで、アナログＭＵＸ１６０としては、高速でスイッチング動作できるようなものを装備するのが好ましい。これは、マルチバンドホッピング通信システムにおいて高速でバンドホッピングを行うためである。例えば、マルチバンドホッピング通信システムの一種である、ＭＢ−ＯＦＤＭ（Ｍｕｌｔｉ Ｂａｎｄ−Ｏｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｆｌｅｘｉｎｇ）の場合、バンドホッピングするのに要する時間であるバンド遷移時間は９ｎｓである。したがって、ＭＢ−ＯＦＤＭに適用する場合は、９ｎｓ内にスイッチング動作を行うアナログＭＵＸ１６０を用いる必要がある。

アナログＭＵＸ１６０では、スイッチング動作の際に、入力されるバンドホッピングシーケンスに基づいて、現在ホッピングされているバンドに対応するＤＣオフセット補正信号を加算部１１０に出力する。具体的には、現在ホッピングさているバンドが第１バンドである場合には第１ＤＡＣ１５０−１から出力する第１ＤＣオフセット補正信号を加算部１１０に出力するようスイッチング動作し、次にホッピングされたバンドが第２バンドである場合には第２ＤＡＣ１５０−２から出力する第２ＤＣオフセット補正信号を加算部１１０に出力するように、さらには、現在ホッピングされたバンドが第Ｎバンドである場合には第Ｎ ＤＡＣ１５０−Ｎから出力する第Ｎ ＤＣオフセットと補正信号を加算部１１０に出力するようにスイッチング動作を行う。

加算部１１０では、アナログＭＵＸ１６０で出力したＤＣオフセット補正信号を入力信号に加算するのだが、この過程において入力信号に含まれたＤＣオフセット信号が減衰される。

以下、図４に示したＤＣオフセット補正装置がＤＣオフセット補正信号を調整し、この調整したＤＣオフセット補正信号を用いてＤＣオフセット補正を行う過程について図５および図６を参照しつつ詳述する。

図５は、本実施形態に係る、マルチバンドホッピング通信システムにおける受信機のＤＣオフセット補正方法を説明するためのフローチャートである。また、図６は図５のＤＣオフセット補正信号の調整ステップを詳細に説明したフローチャートである。
図５に示すように、まず、制御部１４０は前述の「ＤＣオフセット補正アルゴリズム」を用いてＤＣオフセット補正信号を調整する（Ｓ３１０）。

以下、ＤＣオフセット補正信号の調整ステップであるステップＳ３１０を、図６に基づいてさらに詳しく説明する。

図６に示すように、まず制御部１４０は増幅部１２０の利得Ｇを最大利得Ｇｍａｘに設定し、ＤＣオフセット補正信号を基本レベルに設定する（Ｓ３１１）。続いて、加算部１１０で基本レベルのＤＣオフセット補正信号を入力信号に加算する。加算した信号を増幅部１２０で最大利得Ｇｍａｘに増幅した後、ＡＤＣ１３０でデジタル信号に変換して制御部１４０に入力する。制御部１４０は、入力した信号からＤＣオフセット信号を検出する（Ｓ３１３）。

制御部１４０は、検出したＤＣオフセット信号が「処理範囲」内にあるか、および「許容範囲」内にあるかについて判断する（Ｓ３１５、３１７）。ここで、「処理範囲」とは、ＡＤＣ１３０と制御部１４０においてＤＣオフセット信号の処理が可能なレベルの範囲を意味する。つまり、ＤＣオフセット信号のレベルが高すぎるとＡＤＣ１３０と制御部１４０で正常な処理が不可能になるため、「処理範囲」の外にあることになる。また、「許容範囲」とは、ＤＣオフセット信号が、スペックの規定内であるか、あるいは、受信機の受信性能に影響を与えない程度の範囲にあることを意味する。言い換えれば、ＤＣオフセット信号が「許容範囲」から乖離した場合は、スペックに違反し、受信機の受信性能が低下する恐れがあることを意味する。

上記の判断から、検出したＤＣオフセット信号が「処理範囲」外にあると判断した（Ｓ３１５で「Ｎｏ」）場合は、制御部１４０は増幅部１２０の利得Ｇを最大利得Ｇｍａｘより低く設定し直し、利得Ｇの調整を行う。この利得Ｇの調整は、制御部１４０で検出したＤＣオフセット信号が「処理範囲」内にあると判断される時までに繰り返し行われる（Ｓ３２３）。検出したＤＣオフセット信号が「処理範囲」内にあると判断すると、制御部１４０は検出したＤＣオフセット信号のレベルに基づいてＤＣオフセット補正信号を調整する（Ｓ３２５）。

制御部１４０で調整したＤＣオフセット補正信号を、第１ＤＡＣ１５０−１ないし第Ｎ ＤＡＣ１５０−ＮのいずれかからアナログＭＵＸ１６０を介して加算部１１０へ入力する。この際、制御部１４０の出力動作とアナログＭＵＸ１６０のスイッチング動作は複数のバンドホッピングをするために要する時間であるバンド遷移時間内にバンドホッピングシーケンスに基づいて行われる。

ここで、制御部１４０は、増幅部１２０の利得Ｇを最大利得Ｇｍａｘに戻す（Ｓ３２７）。

そして、入力信号とステップＳ３２５で調整されたＤＣオフセット補正信号とを加算部１１０で加算する。続いて、加算した信号を増幅部１２０で最大利得Ｇｍａｘに増幅した後、ＡＤＣ１３０でデジタル信号に変換して制御部１４０に入力する。このとき、制御部１４０はステップＳ３１３を繰り返し実行する。

次に、ステップＳ３１３において、検出したＤＣオフセット信号を「処理範囲」内にあって（Ｓ３１５で「Ｙｅｓ」）、「許容範囲」外にあると判断した場合（Ｓ３１７で「Ｎｏ」）は、制御部１４０は検出したＤＣオフセット信号のレベルに基づいてＤＣオフセット補正信号を調整する（Ｓ３２１）。

制御部１４０で調整したＤＣオフセット補正信号を第１ＤＡＣ１５０−１ないし第Ｎ ＤＡＣ１５０−ＮのいずれかからアナログＭＵＸ１６０を介して加算部１１０に入力する。このとき、制御部１４０の出力動作とアナログＭＵＸ１６０のスイッチング動作は複数のバンドをホッピングするために要する時間であるバンド遷移時間内にバンドホッピングシーケンスに基づいて行われる。

入力信号とステップＳ３２１で調整したＤＣオフセット補正信号とを加算部１１０で加算する。そして、加算した信号を増幅部１２０で最大利得Ｇｍａｘに増幅した後、ＡＤＣ１３０でデジタル信号に変換し、制御部１４０に入力する。このとき、制御部１４０はステップＳ３１５の動作を再び実行する。

ステップＳ３１３で検出したＤＣオフセット信号が「処理範囲」内にあり（Ｓ３１５で「Ｙｅｓ」）、かつ「許容範囲」内にあると判断した場合（Ｓ３１７で「Ｙｅｓ」）は、制御部１４０はＤＣオフセット信号の調整を実行しない。
上述の通り、ＤＣオフセット補正信号の調整過程は、バンドごとに行われるため、すべてのバンド、つまり、Ｎ個のバンドに対する調整がすべて完了するまでそれぞれ繰り返し行う（Ｓ３１９）。これにより、第１バンドに対する第１ＤＣオフセット補正信号、第２バンドに対する第２ＤＣオフセット補正信号、さらに、第Ｎバンドに対する第Ｎ ＤＣオフセット補正信号と、すべてのバンド対応したＤＣオフセット補正信号を調整することができる。

再び、図５を参照して説明する。ステップＳ３１０でＤＣオフセット補正信号に対する調整が完了すると、制御部１４０は調整した第１ＤＣオフセット補正信号ないし第Ｎ ＤＣオフセット補正信号を生成する（Ｓ３３０）。

次に、制御部１４０で生成した第１ＤＣオフセット補正信号ないし第Ｎ ＤＣオフセット補正信号をそれぞれ第１ＤＡＣ１５０−１ないし第Ｎ ＤＡＣ１５０−Ｎに出力し、アナログ信号に変換する（Ｓ３５０）。

ここで、アナログＭＵＸ１６０は、現在ホッピングされたバンドに対応するＤＣオフセット補正信号が加算部１１０で入力信号に加算されるようにスイッチング動作する（Ｓ３７０）。具体的には、アナログＭＵＸ１６０は、入力されるバンドホッピングシーケンスに基づいて、複数のバンドをホッピングするために必要とされるバンド遷移時間内に、第１ＤＡＣ１５０−１ないし第Ｎ ＤＡＣ１５０−Ｎから出力した第１ＤＣオフセット補正信号ないし第Ｎ ＤＣオフセット補正信号のいずれか１つを加算部１１０へ出力するようにスイッチング動作する。

具体的には、現在ホッピングされたバンドが第１バンドである場合には、第１ＤＡＣ１５０−１から出力する第１ＤＣオフセット補正信号を、次にホッピングされたバンドが第２バンドである場合には第２ＤＡＣ１５０―２から出力する第２ＤＣオフセット補正信号を、さらに、現在ホッピングされたバンドが第Ｎハンドである場合には、第Ｎ ＤＡＣ１５０−Ｎに出力する第Ｎ ＤＣオフセット補正信号を加算部１１０へ出力するようスイッチング動作を行う。

本実施形態では、1個の高速ＤＡＣを用いる代わりに、複数個の低速ＤＡＣと１個の高速アナログＭＵＸを用いることで、マルチバンドホッピング通信システムにおけるＤＣオフセット補正を行う方法について開示した。低速ＤＡＣはサイズが小さく、かつ安価である。８０Ｍｓｐｓの高速ＤＡＣは、１Ｍｓｐｓの低速ＤＡＣと比べて寸法が約８０倍にもなってしまう。そこで、本実施形態においては、複数個の低速ＤＡＣを用いたとしても、高速ＤＡＣを１個用いた場合よりも容積を低減することが可能である。さらに、高速アナログＭＵＸについても、寸法が小さく、かつ安価であるため、これを利用したとしても受信機の容積や単価にはそれほどの影響を与えない。

なお、本実施形態では、「ＤＣオフセット補正アルゴリズム」として、図６で示したアルゴリズムを例に挙げて説明したが、これは一例に過ぎず、バンドごとにＤＣオフセット補正信号を調整できるアルゴリズムであるならば、いずれの「ＤＣオフセット補正アルゴリズム」であっても利用可能である。

以上、図面に基づいて本発明の好適な実施形態を図示および説明してきたが、本発明の保護範囲は、前述の実施形態に限定するものではなく、特許請求の範囲に記載された発明とその均等物も含むものである。

従来の一般的な受信機を説明した図である。 従来のＡＣカップリングコンデンサーを用いてＤＣオフセットを補正する受信機を説明した図である。 図１ＢのＡＣカップリングコンデンサーを用いてＤＣオフセットを補正する受信機において、ＤＣオフセット信号およびその周辺の情報信号が減衰したことを示すスペクトラム図である。 ３つのバンドをホッピングする通信システムの受信機で発生したＤＣオフセット信号のレベルを示した図である。 図１ＢのＡＣカップリングコンデンサーを用いてＤＣオフセットを補正する受信機におけるバンド遷移時点ごとのステップ波形を示したグラフである。 従来のｆｅｅｄ−ｆｏｒｗａｒｄ方式を用いたＤＣオフセット補正装置のブロック図である。 従来のｆｅｅｄ−ｂａｃｋ方式を用いたＤＣオフセット補正装置のブロック図である。 本発明の実施形態に係るマルチバンドホッピング通信システムにおける受信機のＤＣオフセット補正装置のブロック図である。 本発明の実施形態に係るマルチバンドホッピング通信システムにおける受信機のＤＣオフセット補正方法を説明するためのフローチャートである。 図５のＤＣオフセット補正信号の調整ステップを詳しく説明したフローチャートである。

符号の説明

１１０ 加算部
１２０ 増幅部
１３０ ＡＤＣ
１４０ 制御部
１５０−１ 第１ＤＡＣ
１５０−２ 第２ＤＡＣ
１５０−Ｎ 第Ｎ ＤＡＣ
１６０ アナログＭＵＸ

Claims (13)

1. 複数のバンドをホッピングする通信システムに用いられる受信機のＤＣオフセット補正装置において、
   前記複数のバンドごとに複数の異なるＤＣオフセット補正信号をそれぞれ生成し出力する制御部と、
   この制御部から出力された複数の異なるＤＣオフセット補正信号をそれぞれ入力し、デジタル・アナログ変換して出力する複数のＤＡＣと、
   この複数のＤＡＣからそれぞれ出力した複数の異なるＤＣオフセット補正信号のいずれかを出力するようにスイッチング動作を行うアナログＭＵＸと、
   入力信号に前記アナログＭＵＸの出力信号を加えて出力する加算部と、
   を含むことを特徴とするＤＣオフセット補正装置。
2. 前記複数のＤＡＣは、低速ＤＡＣであることを特徴とする請求項１に記載のＤＣオフセット補正装置。
3. 前記アナログＭＵＸのスイッチング動作を、前記複数のバンドをホッピングするのに要する時間であるバンド遷移時間内に行うことを特徴とする請求項１に記載のＤＣオフセット補正装置。
4. 前記アナログＭＵＸを、入力されるバンドホッピングシーケンスに基づいてスイッチング動作を行うことを特徴とする請求項３に記載のＤＣオフセット補正装置。
5. 前記加算部の出力信号を所定の利得で増幅し出力する増幅部と、
   この増幅部の出力信号をアナログ・デジタル変換して前記制御部に出力するＡＤＣと、を更に備えることを特徴とする請求項１に記載のＤＣオフセット補正装置。
6. 前記制御部は、前記ＡＤＣの出力信号に含まれるＤＣオフセット信号を検出し、この検出したＤＣオフセット信号に基づいて前記ＤＣオフセット補正信号を生成することを特徴とする請求項５に記載のＤＣオフセット補正装置。
7. 前記制御部は、前記増幅部の出力信号を前記ＡＤＣで処理できるように前記増幅部にて前記所定の利得を調整することを特徴とする請求項６に記載のＤＣオフセット補正装置。
8. 前記ＡＤＣの出力信号を、受信信号の復調を行う復調部へも出力することを特徴とする請求項５に記載のＤＣオフセット補正装置。
9. 複数のバンドをホッピングする通信システムに用いられる受信機のＤＣオフセット補正方法において、
   (ａ)前記複数のバンドごとに複数の異なるＤＣオフセット補正信号をそれぞれ生成するステップと、
   （ｂ）この生成した複数の異なるＤＣオフセット補正信号をそれぞれデジタル・アナログ変換するステップと、
   （ｃ）この変換した複数の異なるＤＣオフセット補正信号のいずれかを選択的に出力するステップと、
   （ｄ）加算部でこの選択的に出力したＤＣオフセット補正信号を入力信号に加えるステップと、
   を含むことを特徴とするＤＣオフセット補正方法。
10. 前記（ｃ）ステップは、前記複数のバンドをホッピングするために要される時間であるバンド遷移時間内に行うことを特徴とする請求項９に記載のＤＣオフセット補正方法。
11. 前記（ｃ）ステップは、入力されたバンドホッピングシーケンスに基づいて、前記変換された複数の異なるＤＣオフセット補正信号のいずれか１つを選択することを特徴とする請求項１０に記載のＤＣオフセット補正方法。
12. （ｅ）前記（ｄ）ステップにおいて加算した信号を所定の利得に増幅するステップと、
    （ｆ）この（ｅ）ステップにおいて増幅した信号をアナログ・デジタル変換するステップと、
    を更に含むことを特徴とする請求項９に記載のＤＣオフセット補正方法。
13. 前記(ａ)ステップは、前記（ｆ）ステップで変換した信号に含まれるＤＣオフセット信号を検出し、この検出したＤＣオフセット信号に基づいて前記ＤＣオフセット補正信号を生成することを特徴とする請求項１２に記載のＤＣオフセット補正方法。
    

Images