Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4079514B2 - MMIC low noise amplifier - Google Patents
[go: Go Back, main page]

JP4079514B2 - MMIC low noise amplifier - Google Patents

MMIC low noise amplifier Download PDF

Info

Publication number
JP4079514B2
JP4079514B2 JP14877398A JP14877398A JP4079514B2 JP 4079514 B2 JP4079514 B2 JP 4079514B2 JP 14877398 A JP14877398 A JP 14877398A JP 14877398 A JP14877398 A JP 14877398A JP 4079514 B2 JP4079514 B2 JP 4079514B2
Authority
JP
Japan
Prior art keywords
terminal
fet
gate
matching circuit
output matching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14877398A
Other languages
Japanese (ja)
Other versions
JPH11340747A (en
Inventor
正幸 君島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP14877398A priority Critical patent/JP4079514B2/en
Publication of JPH11340747A publication Critical patent/JPH11340747A/en
Application granted granted Critical
Publication of JP4079514B2 publication Critical patent/JP4079514B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、FETを用い、主にマイクロ波帯の周波数帯域で使用するMMIC低雑音増幅器に関し、特に外付け整合回路の部品点数を少なくすることにより部品コスト並びに組立コストの低減化を可能にしたMMIC低雑音増幅器に関する。
【0002】
【従来の技術】
図4は従来から用いられている入力整合回路14、出力整合回路20を外付け部品で構成する自己バイアス方式のMMIC低雑音増幅器の回路構成図である。これら入力整合回路14、出力整合回路20を構成するインダクタ6、7、16、17をGaAsチップ内に作り込むとチップサイズが大幅に増大しチップコストが高価になってしまうため、入力整合回路14、出力整合回路20を外付け部品で構成している。
【0003】
FET1のソースはバイアス抵抗2とバイパスキャパシタ3の並列回路からなる自己バイアス回路を介して接地している。FET1とバイアス抵抗2とバイパスキャパシタ3は同一チップ内に形成されており、MMICチップ19を構成している。
【0004】
FET1のゲートは信号入力端子4とキャパシタ5、インダクタ7を介して接続し、キャパシタ5とインダクタ7の接続点と接地間にインダクタ6が接続されている。これらキャパシタ5、インダクタ6、7は、チップコンデンサやチップインダクタ等の外付け部品からなり、入力整合回路14を構成している。
【0005】
一方、FET1のドレインは信号出力端子13にインダクタ16とキャパシタ18を介して接続し、インダクタ16とキャパシタ18の接続点とドレイン電圧(VDD)供給端子21間にインダクタ17が接続している。これらインダクタ16、17、キャパシタ18も上記同様外付け部品からなり、出力整合回路20を構成している。
【0006】
【発明が解決しようとする課題】
しかしながら、前記のMMIC低雑音増幅器では、入力整合回路及び出力整合回路を構成する外付け部品点数が合計6個と多く、部品コスト並びに組立コストが増大するという問題がある。
【0007】
本発明の目的は、上記問題を解決し、外付け部品の部品点数を少なくすることにより部品コスト並びに組立コストの低減化を可能にしたMMIC低雑音増幅器を提供することである。
【0008】
【課題を解決するための手段】
上記目的を達成するため、本願請求項1に係る発明は、FETと、該FETのゲート端子と信号入力端子間に接続した入力整合回路と、前記FETのドレイン端子と信号出力端子間に接続した出力整合回路と、前記FETのソースと接地間に接続した自己バイアス回路とを具備するMMIC低雑音増幅器において、前記出力整合回路は、前記ゲート端子に一端を接続した帰還抵抗と一端を接地したゲート接地用抵抗の他端同士を接続し、前記ドレイン端子を第一の出力整合用キャパシタを介して前記帰還抵抗と前記ゲート接地用抵抗の接続点に接続し、該接続点を第二の出力整合用キャパシタを介して前記信号出力端子に接続した、前記FET及び前記自己バイアス回路とともにモノリシックに形成してなる回路と、前記FETのドレイン端子とドレイン電圧供給端子間に接続された外付けのインダクタとからなることを特徴とする。
また、本願請求項2に係る発明は、FETと、該FETのゲート端子と信号入力端子間に接続した入力整合回路と、前記FETのドレイン端子と信号出力端子間に接続した出力整合回路と、前記FETのソースと接地間に接続した自己バイアス回路とを具備するMMIC低雑音増幅器において、前記入力整合回路は、一端を接地した第一のスパイラルインダクタと、該第一のスパイラルインダクタの他端にその一端を接続し、他端を前記ゲート端子に接続した第二のスパイラルインダクタと、前記第一及び第二のスパイラルインダクタの接続点に一端を接続し、他端を前記信号入力端子に接続したキャパシタとからなる回路とし、前記出力整合回路は、前記ドレイン端子とドレイン電圧供給端子間に接続した第三のスパイラルインダクタと、前記ゲート端子に一端を接続した帰還抵抗と一端を接地したゲート接地用抵抗の他端同士を接続し、前記ドレイン端子を第一の出力整合用キャパシタを介して前記帰還抵抗と前記ゲート接地用抵抗の接続点に接続し、該接続点を第二の出力整合用キャパシタを介して前記信号出力端子に接続した回路とし、前記FET、前記自己バイアス回路、前記入力整合回路及び前記出力整合回路をモノリシックに形成したことを特徴とする。
【0009】
【発明の実施の形態】
以下に本発明の実施の形態を図面に沿って説明する。なお、複数の図面にわたって同一または相当するものには同一の符号を付した。
【0010】
図1は本発明の第一の実施の形態を示す。本図に示すように、FET1のソースは図4に示した従来のものと同様、バイアス抵抗2とバイパスキャパシタ3の並列回路からなる自己バイアス回路を介して接地している。
【0011】
また、FET1のゲートは帰還抵抗8とゲート接地用抵抗11を介して接地している。さらにFET1のドレインは第一の出力整合用キャパシタ10を介して前記帰還抵抗8とゲート接地用抵抗11の接続点に接続し、同接続点は第二の出力整合用キャパシタ12を介して信号出力端子13に接続している。
【0012】
以上に示した各構成素子は同一チップ内にモノリシックに形成され、MMICチップ15を構成している。このように前記帰還抵抗8、ゲート接地用抵抗11、第一の出力整合用キャパシタ10、第二の出力整合用キャパシタ12より出力整合回路の一部を構成しているが、これらの構成素子はいずれも占有面積が小さいため同一チップ内に作り込んでもチップ面積にはほとんど影響はない。なお、帰還抵抗8には、FET1の雑音特性を劣化させない程度に高抵抗値のものを選択することが肝要である。
【0013】
一方、FET1のドレイン電圧(VDD)はドレイン電圧供給端子21より外付けのインダクタ9を介して供給される。インダクタ9は出力整合回路素子としての働きを併せ持っている。つまり本構成によるMMIC低雑音増幅器においては、出力整合回路を構成するのに必要な外付け部品はインダクタ9、即ち、チョークコイルの1点だけで、外付け部品の総数は4点となり従来例に対して3分の2となる。なお、説明を省いたが、入力整合回路14は図4に示した従来のものと同様である。
【0014】
以上に述べた第一の実施の形態における出力整合の様子をスミス図表を用いて表したものが図2である。本図に示すように、出力整合回路を構成する各要素の働きによりFET1のドレインインピーダンスが50Ωに整合することがわかる。図2のA点はFETのドレインインピーダンスであり、インダクタ9によってB点に移動する。さらにインピーダンスは、第一の出力整合用キャパシタ10によってB点からC点に移動し、帰還抵抗8及びゲート接地用抵抗11によってC点からD点に移動する。最後に第二の出力整合用キャパシタ12によってD点からE点に移動し、これが図1の増幅器の出力インピーダンスとなる。即ち、増幅器の出力インピーダンスは線路の特性インピーダンスである50Ωに整合する。
【0015】
なお、出力整合回路を構成する各素子の固有値は、増幅器の設定周波数に合わせて適宜選択されるべきであるが、あえて実施の際の目安となる具体例を示すとすれば、次に述べるものが挙げられる。即ち、増幅器の設定周波数が1.5GHzの場合、帰還抵抗8及びゲート接地用抵抗11がそれぞれ50kΩ及び2kΩ、第一の出力整合用キャパシタ10及び第二の出力整合用キャパシタ12がそれぞれ2pF及び0.6pF、インダクタ9が10nHである。これは発明者の実験により良好な特性を得ることができた一例である。
【0016】
図3は本発明の第二の実施の形態で、回路形式は第一の実施の形態と同じであるが外付け部品も全て含めて同一チップ25内に形成した例である。本図と図1で異なる部分は、図1におけるインダクタ6、7、9が図3において3個のスパイラルインダクタ22、23、24に置き換えられているところである。
【0017】
従来から、外付け部品であるインダクタをチップ内に納める方法として、インダクタをスパイラルインダクタに置き換える手法が用いられている。しかしながら、スパイラルインダクタは占有面積が大きく、その使用数がチップ面積に大きく影響してしまい、高価なGaAs基板を多く使用してしまうことになる。例えば、図4に示した従来の低雑音増幅器において、外付け部品を全てチップ内に形成する場合には、インダクタ6、7、16、17の4つをスパイラルインダクタに置き換える必要があるが、それでは前述しようにコストが見合わなくなるため、入出力に配設する整合回路を外付け部品で構成するしかなかった。
【0018】
しかし、本発明の第二の実施の形態では、図示のようにスパイラルインダクタ1個分の面積の縮小が図れるため、チップコストを低減することが可能となり、かつ、増幅器全体の縮小が可能となるので、良好なコストパフォーマンスを実現している。
【0019】
【発明の効果】
以上に述べたように、本発明によれば、外付け整合回路の部品点数を少なくできるため、部品コスト並びに組立コストの低減化を可能にするMMIC低雑音増幅器を提供できる。
【0020】
また、入出力整合回路を同一チップ内に作り込む場合にも、チップ面積の小型化が可能でチップコストの低減化を図ることができる。
【図面の簡単な説明】
【図1】本発明の第一の実施の形態を示す図である。
【図2】本発明の第一の実施の形態における出力整合の様子を示す図である。
【図3】本発明の第二の実施の形態を示す図である。
【図4】従来のMMIC低雑音増幅器の回路図を示す。
【符号の説明】
1 FET
2 バイアス抵抗
3 バイパスキャパシタ
4 信号入力端子
5 キャパシタ
6、7、9 インダクタ
8 帰還抵抗
10 第一の出力整合用キャパシタ
11 ゲート接地用抵抗
12 第二の出力整合用キャパシタ
13 信号出力端子
14 外付け入力整合回路
15 MMICチップ
20 外付け出力整合回路
21 ドレイン電圧供給端子
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an MMIC low noise amplifier that uses FETs and is mainly used in the frequency band of the microwave band, and in particular, by reducing the number of parts of the external matching circuit, it is possible to reduce the component cost and the assembly cost. The present invention relates to an MMIC low noise amplifier.
[0002]
[Prior art]
FIG. 4 is a circuit configuration diagram of a self-bias type MMIC low noise amplifier in which the input matching circuit 14 and the output matching circuit 20 that have been used conventionally are configured by external components. If the inductors 6, 7, 16, and 17 constituting the input matching circuit 14 and the output matching circuit 20 are formed in a GaAs chip, the chip size is greatly increased and the chip cost is increased. The output matching circuit 20 is composed of external parts.
[0003]
The source of the FET 1 is grounded through a self-bias circuit composed of a parallel circuit of a bias resistor 2 and a bypass capacitor 3. The FET 1, the bias resistor 2, and the bypass capacitor 3 are formed in the same chip, and constitute the MMIC chip 19.
[0004]
The gate of the FET 1 is connected to the signal input terminal 4 via the capacitor 5 and the inductor 7, and the inductor 6 is connected between the connection point of the capacitor 5 and the inductor 7 and the ground. The capacitor 5 and the inductors 6 and 7 are made up of external components such as a chip capacitor and a chip inductor, and constitute an input matching circuit 14.
[0005]
On the other hand, the drain of the FET 1 is connected to the signal output terminal 13 via the inductor 16 and the capacitor 18, and the inductor 17 is connected between the connection point of the inductor 16 and the capacitor 18 and the drain voltage (VDD) supply terminal 21. The inductors 16 and 17 and the capacitor 18 are also composed of external parts as described above, and constitute an output matching circuit 20.
[0006]
[Problems to be solved by the invention]
However, the MMIC low noise amplifier has a problem that the number of external parts constituting the input matching circuit and the output matching circuit is as large as six in total, resulting in an increase in parts cost and assembly cost.
[0007]
An object of the present invention is to provide an MMIC low noise amplifier that solves the above-described problems and that can reduce the component cost and assembly cost by reducing the number of external components.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, the invention according to claim 1 of the present application is an FET, an input matching circuit connected between the gate terminal and the signal input terminal of the FET, and connected between the drain terminal and the signal output terminal of the FET. In the MMIC low noise amplifier including an output matching circuit and a self-bias circuit connected between the source of the FET and the ground, the output matching circuit includes a feedback resistor having one end connected to the gate terminal and a gate having one end grounded. The other ends of the grounding resistor are connected to each other, the drain terminal is connected to the connection point of the feedback resistor and the gate grounding resistor via the first output matching capacitor, and the connection point is connected to the second output matching. A circuit formed monolithically together with the FET and the self-bias circuit, connected to the signal output terminal via a capacitor for a capacitor, and a drain terminal of the FET Characterized in that comprising a drain voltage supply terminal connected external inductor between.
Further, the invention according to claim 2 of the present application is an FET, an input matching circuit connected between the gate terminal and the signal input terminal of the FET, an output matching circuit connected between the drain terminal and the signal output terminal of the FET, In the MMIC low noise amplifier including a self-bias circuit connected between the source of the FET and the ground, the input matching circuit includes a first spiral inductor having one end grounded, and an other end of the first spiral inductor. One end was connected to the second spiral inductor having the other end connected to the gate terminal, and one end was connected to the connection point of the first and second spiral inductors, and the other end was connected to the signal input terminal. A circuit comprising a capacitor, and the output matching circuit includes a third spiral inductor connected between the drain terminal and the drain voltage supply terminal; The other end of the feedback resistor having one end connected to the gate terminal and the other end of the gate grounding resistor grounded at one end are connected to each other, and the drain terminal is connected to the feedback resistor and the gate grounding resistor via the first output matching capacitor. And connecting the connection point to the signal output terminal via a second output matching capacitor, and the FET, the self-bias circuit, the input matching circuit, and the output matching circuit are monolithic. It is characterized by being formed.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. In addition, the same code | symbol was attached | subjected to the same or equivalent thing over several drawing.
[0010]
FIG. 1 shows a first embodiment of the present invention. As shown in the figure, the source of the FET 1 is grounded through a self-bias circuit composed of a parallel circuit of a bias resistor 2 and a bypass capacitor 3 as in the conventional device shown in FIG.
[0011]
The gate of the FET 1 is grounded via a feedback resistor 8 and a gate grounding resistor 11. Further, the drain of the FET 1 is connected to the connection point of the feedback resistor 8 and the grounded gate resistor 11 via the first output matching capacitor 10, and the connection point is connected to the signal output via the second output matching capacitor 12. It is connected to the terminal 13.
[0012]
Each of the constituent elements shown above is formed monolithically in the same chip and constitutes the MMIC chip 15. As described above, the feedback resistor 8, the grounded gate resistor 11, the first output matching capacitor 10, and the second output matching capacitor 12 constitute a part of the output matching circuit. Since both occupy a small area, even if they are built in the same chip, the chip area is hardly affected. It is important to select a feedback resistor 8 having a high resistance so as not to deteriorate the noise characteristics of the FET 1.
[0013]
On the other hand, the drain voltage (VDD) of the FET 1 is supplied from the drain voltage supply terminal 21 via the external inductor 9. The inductor 9 also functions as an output matching circuit element. In other words, in the MMIC low noise amplifier according to this configuration, the number of external components necessary for configuring the output matching circuit is only one inductor 9, that is, one choke coil, and the total number of external components is four. On the other hand, it becomes 2/3. Although not described, the input matching circuit 14 is the same as the conventional one shown in FIG.
[0014]
FIG. 2 shows a state of output matching in the first embodiment described above using a Smith chart. As shown in the figure, it can be seen that the drain impedance of the FET 1 is matched to 50Ω by the action of each element constituting the output matching circuit. A point A in FIG. 2 is a drain impedance of FET, moves to the point B by the inductor 9. Further, the impedance moves from the point B to the point C by the first output matching capacitor 10, and moves from the point C to the point D by the feedback resistor 8 and the gate grounding resistor 11. Finally, the second output matching capacitor 12 moves from point D to point E, which becomes the output impedance of the amplifier of FIG. That is, the output impedance of the amplifier is matched to 50Ω which is the characteristic impedance of the line.
[0015]
Note that the eigenvalues of each element constituting the output matching circuit should be selected appropriately according to the set frequency of the amplifier. Is mentioned. That is, when the set frequency of the amplifier is 1.5 GHz, the feedback resistor 8 and the grounded gate resistor 11 are 50 kΩ and 2 kΩ, respectively, and the first output matching capacitor 10 and the second output matching capacitor 12 are 2 pF and 0, respectively. .6 pF and the inductor 9 is 10 nH. This is an example in which good characteristics have been obtained by the inventors' experiments.
[0016]
FIG. 3 shows a second embodiment of the present invention, in which the circuit format is the same as that of the first embodiment, but all the external parts are included in the same chip 25. 1 differs from FIG. 1 in that the inductors 6, 7 and 9 in FIG. 1 are replaced with three spiral inductors 22, 23 and 24 in FIG.
[0017]
Conventionally, a method of replacing an inductor with a spiral inductor has been used as a method of placing an inductor, which is an external component, in a chip. However, the spiral inductor occupies a large area, and the number of use of the spiral inductor greatly affects the chip area, and many expensive GaAs substrates are used. For example, in the conventional low noise amplifier shown in FIG. 4, when all the external components are formed in the chip, it is necessary to replace four inductors 6, 7, 16, and 17 with spiral inductors. As described above, since the cost is not commensurate, the matching circuit disposed at the input / output must be configured with external components.
[0018]
However, in the second embodiment of the present invention, the area of one spiral inductor can be reduced as shown in the figure, so that the chip cost can be reduced and the entire amplifier can be reduced. So good cost performance is realized.
[0019]
【The invention's effect】
As described above, according to the present invention, since the number of parts of the external matching circuit can be reduced, it is possible to provide an MMIC low noise amplifier that enables reduction of parts cost and assembly cost.
[0020]
Even when the input / output matching circuit is built in the same chip, the chip area can be reduced and the chip cost can be reduced.
[Brief description of the drawings]
FIG. 1 is a diagram showing a first embodiment of the present invention.
FIG. 2 is a diagram showing a state of output matching in the first embodiment of the present invention.
FIG. 3 is a diagram showing a second embodiment of the present invention.
FIG. 4 shows a circuit diagram of a conventional MMIC low noise amplifier.
[Explanation of symbols]
1 FET
2 Bias resistor 3 Bypass capacitor 4 Signal input terminal 5 Capacitors 6, 7, 9 Inductor 8 Feedback resistor 10 First output matching capacitor 11 Gate grounding resistor 12 Second output matching capacitor 13 Signal output terminal 14 External input Matching circuit 15 MMIC chip 20 External output matching circuit 21 Drain voltage supply terminal

Claims (2)

FETと、該FETのゲート端子と信号入力端子間に接続した入力整合回路と、前記FETのドレイン端子と信号出力端子間に接続した出力整合回路と、前記FETのソースと接地間に接続した自己バイアス回路とを具備するMMIC低雑音増幅器において、前記出力整合回路は、前記ゲート端子に一端を接続した帰還抵抗と一端を接地したゲート接地用抵抗の他端同士を接続し、前記ドレイン端子を第一の出力整合用キャパシタを介して前記帰還抵抗と前記ゲート接地用抵抗の接続点に接続し、該接続点を第二の出力整合用キャパシタを介して前記信号出力端子に接続した、前記FET及び前記自己バイアス回路とともにモノリシックに形成してなる回路と、前記FETのドレイン端子と前記ドレイン電圧供給端子間に接続された外付けのインダクタとからなることを特徴とするMMIC低雑音増幅器。 An FET, an input matching circuit connected between the gate terminal and the signal input terminal of the FET, an output matching circuit connected between the drain terminal and the signal output terminal of the FET, and a self connected between the source of the FET and the ground In the MMIC low noise amplifier comprising a bias circuit, the output matching circuit connects the feedback resistor having one end connected to the gate terminal and the other end of the gate grounding resistor grounded at one end, and the drain terminal is connected to the second terminal. The FET connected to the connection point of the feedback resistor and the gate grounding resistor via one output matching capacitor, and the connection point connected to the signal output terminal via a second output matching capacitor; A circuit formed monolithically with the self-bias circuit, and an external connection connected between the drain terminal of the FET and the drain voltage supply terminal MMIC low noise amplifier, characterized by comprising the inductor. FETと、該FETのゲート端子と信号入力端子間に接続した入力整合回路と、前記FETのドレイン端子と信号出力端子間に接続した出力整合回路と、前記FETのソースと接地間に接続した自己バイアス回路とを具備するMMIC低雑音増幅器において、前記入力整合回路は、一端を接地した第一のスパイラルインダクタと、該第一のスパイラルインダクタの他端にその一端を接続し、他端を前記ゲート端子に接続した第二のスパイラルインダクタと、前記第一及び第二のスパイラルインダクタの接続点に一端を接続し、他端を前記信号入力端子に接続したキャパシタとからなる回路とし、前記出力整合回路は、前記ドレイン端子とドレイン電圧供給端子間に接続した第三のスパイラルインダクタと、前記ゲート端子に一端を接続した帰還抵抗と一端を接地したゲート接地用抵抗の他端同士を接続し、前記ドレイン端子を第一の出力整合用キャパシタを介して前記帰還抵抗と前記ゲート接地用抵抗の接続点に接続し、該接続点を第二の出力整合用キャパシタを介して前記信号出力端子に接続した回路とし、前記FET、前記自己バイアス回路、前記入力整合回路及び前記出力整合回路をモノリシックに形成したことを特徴とするMMIC低雑音増幅器。 An FET, an input matching circuit connected between the gate terminal and the signal input terminal of the FET, an output matching circuit connected between the drain terminal and the signal output terminal of the FET, and a self connected between the source of the FET and the ground In the MMIC low noise amplifier comprising a bias circuit, the input matching circuit includes a first spiral inductor having one end grounded, one end connected to the other end of the first spiral inductor, and the other end connected to the gate. A circuit comprising a second spiral inductor connected to a terminal and a capacitor having one end connected to a connection point of the first and second spiral inductors and the other end connected to the signal input terminal; A third spiral inductor connected between the drain terminal and the drain voltage supply terminal, and one end connected to the gate terminal. Connect the other end of the resistor and the grounded gate resistor with one end grounded, and connect the drain terminal to the connection point of the feedback resistor and the gate grounded resistor via the first output matching capacitor. and circuitry connected to point to the signal output terminal via the second output matching capacitor, the FET, the self-bias circuit, MMIC, characterized in that said input matching circuit and the output matching circuit is formed monolithically Low noise amplifier.
JP14877398A 1998-05-29 1998-05-29 MMIC low noise amplifier Expired - Fee Related JP4079514B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14877398A JP4079514B2 (en) 1998-05-29 1998-05-29 MMIC low noise amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14877398A JP4079514B2 (en) 1998-05-29 1998-05-29 MMIC low noise amplifier

Publications (2)

Publication Number Publication Date
JPH11340747A JPH11340747A (en) 1999-12-10
JP4079514B2 true JP4079514B2 (en) 2008-04-23

Family

ID=15460349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14877398A Expired - Fee Related JP4079514B2 (en) 1998-05-29 1998-05-29 MMIC low noise amplifier

Country Status (1)

Country Link
JP (1) JP4079514B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038560A (en) * 2011-08-05 2013-02-21 D-Clue Technologies Co Ltd High frequency power amplification device, and electronic apparatus with communication function mounted with the high frequency power amplification device
CN107124145A (en) * 2017-03-29 2017-09-01 中国电子科技集团公司第五十五研究所 Mesh power pipe in a kind of automatic biasing
CN116938148A (en) * 2022-04-01 2023-10-24 深圳市晶准通信技术有限公司 Feedback amplifiers, radio frequency chips and electronic devices

Also Published As

Publication number Publication date
JPH11340747A (en) 1999-12-10

Similar Documents

Publication Publication Date Title
EP1547394B1 (en) Packaged rf power transistor having rf bypassing/output matching network
US6472941B2 (en) Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies
US6169461B1 (en) High-frequency oscillating circuit
JP2007049309A (en) Switch circuit
JP4570339B2 (en) Ultra-wideband distributed amplifier with active loading device for bias application
US6326849B1 (en) Isolation circuit for use in RF amplifier bias circuit
JPH11298295A (en) Unbalanced-balanced converter and balanced mixer
JP4430246B2 (en) Bias configuration for field effect transistors
JP4079514B2 (en) MMIC low noise amplifier
GB2314223A (en) A low noise, high frequency, amplifier using a common base input stage and a White's cascode output stage
US20020125954A1 (en) High-frequency amplifier circuit having a directly-connected bias circuit
US10249582B2 (en) Radio frequency (RF) devices with resonant circuits to reduce coupling
US5099155A (en) Active element filter network
CA2231834C (en) Frequency compensated pin diode attenuator
JPH08204472A (en) High frequency amplifier circuit
JP5752515B2 (en) amplifier
US6801757B2 (en) Circuit configuration for matching an amplifier to a radio-frequency line, and use of the circuit configuration
JPH06252668A (en) Microwave circuit
JP3438953B2 (en) Bias circuit
JPH06276038A (en) High frequency low noise amplifier
JPH08321726A (en) Amplifier circuit
JPH04287507A (en) Field effect transistor amplifier
US12470174B2 (en) Radiofrequency amplifier
KR20010065365A (en) Mode control device in a multi-mode mobile telecommunication terminal
JP2002171144A (en) High frequency amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140215

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees