JP4083333B2

JP4083333B2 - Game machine

Info

Publication number: JP4083333B2
Application number: JP01250199A
Authority: JP
Inventors: 詔八鵜川; 隆福田
Original assignee: Sankyo Co Ltd
Current assignee: Sankyo Co Ltd
Priority date: 1999-01-20
Filing date: 1999-01-20
Publication date: 2008-04-30
Anticipated expiration: 2019-01-20
Also published as: JP2000210415A

Description

【０００１】
【発明の属する技術分野】
本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機やコイン遊技機等の遊技機に関し、特に、所定の条件が成立すると遊技者に有利となる特定遊技状態に移行可能な遊技機に関する。
【０００２】
【従来の技術】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【０００３】
特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることである。
【０００４】
大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個（例えば１０個）の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数（例えば１６ラウンド）に固定されている。なお、各開放について開放時間（例えば２９．５秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件（例えば、大入賞口内に設けられているＶゾーンへの入賞）が成立していない場合には、大当り遊技状態は終了する。
【０００５】
また、「大当り」の組合せ以外の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。そして、可変表示部に可変表示される識別情報の表示結果が「リーチ」となる条件を満たさない場合には「はずれ」となり、可変表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。
【０００６】
遊技機における遊技進行はマイクロコンピュータ等による遊技制御手段によって制御される。可変表示装置に表示される識別情報、キャラクタ画像および背景画像は、遊技制御手段からの表示制御コマンドデータに従って動作する表示制御手段によって制御される。可変表示装置に表示される識別情報、キャラクタ画像および背景画像は、一般に、表示制御用のマイクロコンピュータとマイクロコンピュータの指示に応じて画像データを生成して可変表示装置側に転送するビデオディスプレイプロセッサ（ＶＤＰ）とによって制御されるが、表示制御用のマイクロコンピュータのプログラム容量は大きい。
【０００７】
従って、プログラム容量に制限のある遊技制御手段のマイクロコンピュータを、可変表示装置に表示される識別情報等を制御するマイクロプロセッサと兼用することはできず、遊技制御手段のマイクロコンピュータとは別の表示制御用のマイクロコンピュータ（表示制御手段）が用いられる。よって、遊技の進行を制御する遊技制御手段は、表示制御手段に対して表示制御のためのコマンドを送信する必要がある。そして、識別情報等の画像データの生成は表示制御手段によって行われる。
【０００８】
また、入賞領域に入賞があったことが検出されると、入賞領域毎にあらかじめ決められている個数の遊技媒体が遊技者に賞球として払い出される。遊技媒体の払い出しは払出機構によって行われるので、遊技機の主制御手段から入賞に応じた賞球個数が払出機構に指示される。払出機構は、その指示に応じた個数の遊技媒体を払い出す。払出機構は、一般に、賞球制御基板に搭載された賞球制御手段によって制御される。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、賞球制御基板に送信される。
【０００９】
さらに、遊技効果を増進するために、遊技機にスピーカが設けられ、遊技の進行に伴ってスピーカから種々の効果音が発せられる。また、遊技盤にランプやＬＥＤ等の発光体が設けられ、遊技効果を増進するために遊技の進行に伴ってそれらの発光体が点灯されたり消灯されたりする。その場合、音声制御やランプ・ＬＥＤの点灯／滅灯制御を行うために、音声制御手段を搭載した音声制御基板を遊技制御手段とは別に設けたり、発光体制御手段を搭載した発光体制御基板を遊技制御手段とは別に設けたりして、遊技の進行に応じて遊技制御手段から音声制御手段および発光体制御手段に制御のための信号を送る構成がとられることがある。
【００１０】
【発明が解決しようとする課題】
以上のように、表示制御手段、賞球制御手段およびその他の制御手段が、遊技制御手段が搭載された主基板とは別の基板に搭載されている場合には、主基板から各基板に制御用の信号を送る必要があるが、基板間では、信号はローアクティブとされることが望ましい。基板間で断線が生ずると、一般に、入力側ではハイレベル信号が入力されたと検知するので、ローアクティブにしておけば、入力側において断線時に信号がアクティブになったと見なすことがないからである。遊技制御手段はマイクロコンピュータで構成されるが、マイクロコンピュータ内では「１」または「０」のディジタル値が取り扱われるので、一般に信号オン時は「１」、オフ時は「０」として扱われる。従って、マイクロコンピュータから出力された信号が他の基板に送出される場合には、主基板の出力側に論理を反転する反転回路が設けられる。
【００１１】
すると、主基板から信号を受信する他の基板では、例えばマイクロコンピュータが搭載されている場合には、信号オン時は「０」、オフ時は「１」として取り扱わなくてはならない。その結果、同じデータであっても、主基板に搭載されたマイクロコンピュータと他の基板に搭載されたマイクロコンピュータとでは、反対の論理のデータとして処理しなければならない。例えば、主基板側での「０５（Ｈ）」のデータは、他の基板側では「ＦＡ（Ｈ）」として扱わなくてはならない。すなわち、１つの遊技機内部において、制御基板が異なると、データの解釈が異なるので、設計時に誤りが生じやすいという問題がある。また、プログラムの保守が必要になる場合には保守がしづらいという問題もある。さらには、他の機種にプログラムを流用する場合に、一部プログラムの手直しが必要になる場合が多いが、手直し作業においても誤りが生じやすいという問題がある。
【００１２】
そこで、本発明は、設計がプログラム保守が容易になって、さらには、他の機種にも容易に設計の流用を行うことができる遊技機を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明による遊技機は、特定入賞部への遊技媒体の入賞により特別遊技を行い、特別遊技の結果が所定の態様になったことにもとづいて遊技者にとって有利となる特定遊技状態に移行可能な遊技機であって、遊技の進行を制御する遊技制御用マイクロコンピュータを有する主基板と、遊技制御用マイクロコンピュータからの制御指令に応じて遊技機構成要素の制御を行うマイクロコンピュータを有する他の基板とを備え、主基板は、他の基板に対する情報の出力を行う情報出力手段を備え、情報出力手段は、他の基板に対して出力する情報として、制御指令と制御指令の取り込みを指示する取込信号とを出力し、制御指令の出力に用いる制御指令出力ポート回路および制御指令出力ドライバ回路と、取込信号の出力に用いる取込信号出力ポート回路および取込信号出力ドライバ回路とを含み、制御指令出力ポート回路は、遊技制御用マイクロコンピュータが出力する制御指令の論理を変更せずに出力し、制御指令出力ドライバ回路は、制御指令出力ポート回路が出力する制御指令の論理を反転させて出力し、取込信号出力ポート回路は、遊技制御用マイクロコンピュータが出力する取込信号の論理を変更せずに出力し、取込信号出力ドライバ回路は、取込信号出力ポート回路が出力する取込信号の論理を反転させて出力することを特徴とする。
また、他の基板は、遊技制御用マイクロコンピュータからの制御指令に応じて遊技媒体の払出を行う払出装置を制御する払出制御用マイクロコンピュータを有する払出制御基板を含み、遊技媒体を貯留する貯留部が満タン状態であることを検出したことにもとづいて検出信号を出力する満タン検出手段を備え、満タン状態検出手段からの検出信号は、主基板に入力され、満タン検出手段からの検出信号の入力にもとづいて、払出装置の払出動作を禁止することを示す信号を主基板から払出制御基板に出力することが可能であるように構成されていてもよい。
また、他の基板は、遊技制御用マイクロコンピュータからの制御指令に応じて遊技媒体の払出を行う払出装置を制御する払出制御用マイクロコンピュータを有する払出制御基板を含み、払出装置によって払い出された遊技媒体を検出したことにもとづいて検出情報を出力する払出遊技媒体検出手段を備え、払出遊技媒体検出手段により出力される検出情報は、主基板が有する遊技制御用マイクロコンピュータに入力されるとともに、払出制御基板が有する払出制御用マイクロコンピュータに入力されるように構成されていてもよい。
また、遊技制御用マイクロコンピュータが情報出力手段を介して出力する制御指令として表示制御コマンドを出力し、表示制御コマンドは、２バイトで構成されていてもよい。
【００１４】
遊技機は、少なくとも制御指令出力ポート回路および取込信号出力ポート回路が、情報を一方向にのみ伝達可能であるように構成される。
【００１５】
さらに、制御指令出力ドライバ回路および取込信号出力ドライバ回路も情報を一方向にのみ伝達可能であってもよい。
【００１６】
遊技制御用マイクロコンピュータから他の基板に送信される情報は、基板間ではローアクティブであるように構成されることが好ましい。
【００１７】
遊技機は、制御指令は、主基板から他の基板に向かう方向にのみ伝達可能であるように構成されていてもよい。
【００１８】
そして、主基板から情報を受ける他の基板は情報入力手段を備え、情報入力手段が、入力した情報の論理を反転させてマイクロコンピュータに出力するように構成される。
【００１９】
また、情報入力手段は、情報の受信部にノイズフィルタ回路を有し、さらにノイズフィルタ回路の出力側にヒステリシス特性を備えた素子であって入力した情報の論理を反転する回路素子を有する構成であってもよい。
【００２０】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機１を正面からみた正面図、図２はパチンコ遊技機１の内部構造を示す全体背面図、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機等であってもよい。
【００２１】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿３がある。打球供給皿３の下部には、打球供給皿３からあふれた景品玉を貯留する余剰玉受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の後方には、遊技盤６が着脱可能に取り付けられている。また、遊技盤６の前面には遊技領域７が設けられている。
【００２２】
遊技領域７の中央付近には、複数種類の図柄を可変表示するための可変表示部９と７セグメントＬＥＤによる可変表示器１０とを含む可変表示装置８が設けられている。この実施の形態では、可変表示部９には、「左」、「中」、「右」の３つの図柄表示エリアがある。可変表示装置８の側部には、打球を導く通過ゲート１１が設けられている。通過ゲート１１を通過した打球は、玉出口１３を経て始動入賞口１４の方に導かれる。通過ゲート１１と玉出口１３との間の通路には、通過ゲート１１を通過した打球を検出するゲートスイッチ１２がある。また、始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１７によって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００２３】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。この実施の形態では、開閉板２０が大入賞口を開閉する手段となる。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖゾーン）に入った入賞球はＶカウントスイッチ２２で検出される。また、開閉板２０からの入賞球はカウントスイッチ２３で検出される。可変表示装置８の下部には、始動入賞口１４に入った入賞球数を表示する４個の表示部を有する始動入賞記憶表示器１８が設けられている。この例では、４個を上限として、始動入賞がある毎に、始動入賞記憶表示器１８は点灯している表示部を１つずつ増やす。そして、可変表示部９の可変表示が開始される毎に、点灯している表示部を１つ減らす。
【００２４】
遊技盤６には、複数の入賞口１９，２４が設けられている。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられている。
【００２５】
そして、この例では、一方のスピーカ２７の近傍に、景品玉払出時に点灯する賞球ランプ５１が設けられ、他方のスピーカ２７の近傍に、補給玉が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技台１に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット５０も示されている。
【００２６】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カード内に記録された残額情報に端数（１００円未満の数）が存在する場合にその端数を打球供給皿３の近傍に設けられる度数表示ＬＥＤに表示させるための端数表示スイッチ１５２、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
【００２７】
打球発射装置から発射された打球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が通過ゲート１１を通ってゲートスイッチ１２で検出されると、可変表示器１０の表示数字が連続的に変化する状態になる。また、打球が始動入賞口１４に入り始動口スイッチ１７で検出されると、図柄の変動を開始できる状態であれば、可変表示部９内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を１増やす。なお、始動入賞記憶については、後で詳しく説明する。可変表示部９内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球が特定入賞領域に入賞しＶカウントスイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００２８】
停止時の可変表示部９内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。
また、可変表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。
【００２９】
次に、パチンコ遊技機１の裏面の構造について図２を参照して説明する。
可変表示装置８の背面では、図２に示すように、機構板３６の上部に景品玉タンク３８が設けられ、パチンコ遊技機１が遊技機設置島に設置された状態でその上方から景品玉が景品玉タンク３８に供給される。景品玉タンク３８内の景品玉は、誘導樋３９を通って玉払出装置に至る。
【００３０】
機構板３６には、中継基板３０を介して可変表示部９を制御する可変表示制御ユニット２９、基板ケース３２に覆われ遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１、可変表示制御ユニット２９と遊技制御基板３１との間の信号を中継するための中継基板３３、および景品玉の払出制御を行う賞球制御用マイクロコンピュータ等が搭載された賞球制御基板３７が設置されている。さらに、機構板３６には、モータの回転力を利用して打球を遊技領域７に発射する打球発射装置３４と、遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に信号を送るためのランプ制御基板３５が設置されている。
【００３１】
また、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。遊技盤６の裏面には、図３に示すように、各入賞口および入賞球装置に入賞した入賞玉を所定の入賞経路に沿って導く入賞玉集合カバー４０が設けられている。入賞玉集合カバー４０に導かれる入賞玉のうち、開閉板２０を経て入賞したものは、玉払出装置（図３において図示せず）が相対的に多い景品玉数（例えば１５個）を払い出すように制御される。始動入賞口１４を経て入賞したものは、玉払出装置が相対的に少ない景品玉数（例えば６個）を払い出すように制御される。そして、その他の入賞口２４および入賞球装置を経て入賞したものは、玉払出装置が相対的に中程度の景品玉数（例えば１０個）を払い出すように制御される。なお、図３には、中継基板３３が例示されている。
【００３２】
賞球払出制御を行うために、入賞球検出スイッチ９９、始動口スイッチ１７およびＶカウントスイッチ２２からの信号が、主基板３１に送られる。入賞があったことは入賞球検出スイッチ９９で検出されるが、主基板３１に入賞球検出スイッチ９９のオン信号が送られると、主基板３１から賞球制御基板３７に賞球制御コマンドが送られる。例えば、始動口スイッチ１７のオンに対応して入賞球検出スイッチ９９がオンすると、賞球個数「６」を示す賞球制御コマンドが出力され、カウントスイッチ２３またはＶカウントスイッチ２２のオンに対応して入賞球検出スイッチ９９がオンすると、賞球個数「１５」を示す賞球制御コマンドが出力される。そして、それらのスイッチがオンしない場合に入賞球検出スイッチ９９がオンすると、賞球個数「１０」を示す賞球制御コマンドが出力される。
【００３３】
図４は、主基板３１における回路構成の一例を示すブロック図である。なお、図４には、賞球基板３７、ランプ制御基板３５、音声制御基板７０、発射制御基板９１および表示制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ１２、始動口スイッチ１７、Ｖカウントスイッチ２２、カウントスイッチ２３および入賞球検出スイッチ９９からの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６および開閉板２０を開閉するソレノイド２１を基本回路５３からの指令に従って駆動するソレノイド回路５９と、始動記憶表示器１８の点灯および滅灯を行うとともに７セグメントＬＥＤによる可変表示器１０と装飾ランプ２５とを駆動するランプ・ＬＥＤ回路６０とを含む。
【００３４】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部９の可変表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等をホール管理コンピュータ等のホストコンピュータに対して出力する情報出力回路６４を含む。
【００３５】
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用されるＲＡＭ５５、制御用のプログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。なお、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている場合もある。
【００３６】
さらに、主基板３１には、電源投入時に基本回路５３をリセットするための初期リセット回路６５と、定期的（例えば、２ｍｓ毎）に基本回路５３にリセットパルスを与えてゲーム制御用のプログラムを先頭から再度実行させるための定期リセット回路６６と、基本回路５３から与えられるアドレス信号をデコードしてＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポートを選択するための信号を出力するアドレスデコード回路６７とが設けられている。
なお、玉払出装置９７から主基板３１に入力されるスイッチ情報もあるが、図４ではそれらは省略されている。
【００３７】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
【００３８】
図５は、表示制御基板８０内の回路構成を、可変表示部９を実現するＣＲＴ８２および主基板３１の情報出力部分とともに示すブロック図である。表示制御用ＣＰＵ１０１は、制御データＲＯＭ１０２に格納されたプログラムに従って動作し、主基板３１からＩＮＴ信号が入力されると表示制御コマンドデータを受信する。そして、受信した表示制御コマンドデータに従って、ＣＲＴ８２に表示される画面の表示制御を行う。具体的には、表示制御コマンドデータに応じた指令をＶＤＰ１０３に与える。ＶＤＰ１０３は、キャラクタＲＯＭ８６から必要なデータを読み出す。そして、ＶＤＰ１０３は、入力したデータに従ってＣＲＴ８２に表示するための画像データを生成し、その画像データをＶＲＡＭ８７に格納する。そして、ＶＲＡＭ８７内の画像データは、Ｒ，Ｇ，Ｂ信号に変換され、Ｄ−Ａ変換回路１０４でアナログ信号に変換されてＣＲＴ８２に出力される。
【００３９】
なお、図５には、ＶＤＰ１０３をリセットするためのリセット回路８３、ＶＤＰ１０３に動作クロックを与えるための発振回路８５、使用頻度の高い画像データを格納するキャラクタＲＯＭ８６、および表示制御コマンドデータを入力する入力バッファ回路１０５も示されている。キャラクタＲＯＭ８６に格納される使用頻度の高い画像データとは、例えば、ＣＲＴ８２に表示される人物、動物、または、文字、図形もしくは記号等からなる画像などである。
【００４０】
また、この実施の形態では、主基板３１の側には、表示制御コマンドを出力する出力ポート５７１の出力側にトランジスタによる出力ドライバ回路（出力バッファ回路）６１１が設けられている。また、ＩＮＴ信号を出力する出力ポート５７２の出力側にトランジスタによる出力ドライバ回路（出力バッファ回路）６１２が設けられている。
【００４１】
一般に、出力ポートでは入力データの論理と出力データの論理とは同じである。出力ドライバ回路６１１，６１２は入力データの論理を反転して出力するので、ＣＰＵ５６からの「１」のデータは、出力ポート５７１，５７２からはハイレベルの信号として出力されるが、出力ドライバ回路６１１でローレベルの信号とされて主基板３１から送出される。従って、ＣＰＵ５６は、オン状態を「１」としてデータを扱えば、基板間ではオン状態がローレベルとして伝達される。
【００４２】
表示制御基板８０における表示制御コマンドの入力部には、例えば７４ＨＣ２４０による入力バッファ回路１０５が設けられる。なお、７４ＨＣ２４０は、入力信号と出力信号の論理を反転させる素子であるが、入出力論理を反転させる素子であれば、７４ＨＣ２４０以外の素子を入力バッファ回路１０５に適用することができる。例えば、基板間でローレベルとして伝達された信号は、表示制御用ＣＰＵ１０１には、ハイレベル信号すなわち「１」として入力される。この結果、表示制御用ＣＰＵ１０１は、主基板３１のＣＰＵ５６が扱ったデータ論理と同一の論理で入力データを扱うことができる。よって、データの解釈の相違に起因する設計時の誤りやプログラム保守時の誤りをなくすことができる。
【００４３】
なお、入力バッファ回路１０５における各素子は、主基板３１から表示制御基板８０へ向かう方向にのみ信号を通過させることができる。従って、表示制御基板８０側から主基板３１側に信号が伝わる余地はない。よって、表示制御基板８０内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板３１側に伝わることはない。
【００４４】
さらに、信号出力側である主基板３１における出力ドライバ回路６１１，６１２は、一方向にしか信号を通過させない。よって、主基板３１の外部から信号が入り込む余地はなく、不正基板等によって不正な始動入賞信号が送り込まれる余地がなくなって、不正行為をより確実に防止できる。また、出力ポート５７１，５７２も基本的に出力のみ行えるように構成されているので、出力ドライバ回路６１１，６１２と併せて２段階で信号の一方向性が確保されることになる。なお、出力ポート５７１，５７２の一方向性を確実にするために、汎用の入出力ポートをソフトウェアの初期設定で出力用に設定するのではなく、７４ＨＣ２７３（Ｄフリップフロップ）などの一方向性素子が出力ポート５７１，５７２として用いられる。
【００４５】
また、主基板３１において、コマンドデータを出力する出力ポート５７１および出力バッファ回路６１１と、ＩＮＴ信号を出力する出力ポート５７２および出力バッファ回路６１２とは別系統である。従って、ＣＰＵ５６のコマンド出力制御が簡略化される。また、データ線における信号のレベル変化に起因するノイズが生じたとしても、そのようなノイズがＩＮＴ信号線に与える影響は低減される。
【００４６】
次に遊技機の動作について説明する。
図６は、主基板３１における基本回路５３の動作を示すフローチャートである。上述したように、この処理は、定期リセット回路６６が発するリセットパルスによって、例えば２ｍｓ毎に起動される。基本回路５３が起動されると、基本回路５３は、まず、クロックモニタ制御を動作可能状態にするために、ＣＰＵ５６に内蔵されているクロックモニタレジスタをクロックモニタイネーブル状態に設定する（ステップＳ１）。なお、クロックモニタ制御とは、入力されるクロック信号の低下または停止を検出すると、ＣＰＵ５６の内部で自動的にリセットを発生する制御である。
【００４７】
次いで、ＣＰＵ５６は、スタックポインタの指定アドレスをセットするためのスタックセット処理を行う（ステップＳ２）。この例では、スタックポインタに００ＦＦＨが設定される。そして、システムチェック処理を行う（ステップＳ３）。システムチェック処理では、ＣＰＵ５６は、ＲＡＭ５５にエラーが含まれているか判定し、エラーが含まれている場合には、ＲＡＭ５５を初期化するなどの処理を行う。
【００４８】
次に、表示制御基板８０に送出されるコマンドデータをＲＡＭ５５の所定の領域に設定する処理を行った後に（表示制御データ設定処理：ステップＳ４）、コマンドデータを表示制御コマンドデータとして出力する処理を行う（表示制御データ出力処理：ステップＳ５）。
【００４９】
次いで、各種出力データの格納領域の内容を各出力ポートに出力する処理を行う（データ出力処理：ステップＳ６）。また、ランプタイマを１減ずる処理を行い、ランプタイマがタイムアウトしたら（＝０になったら）、ランプデータポインタを更新するとともに新たな値をランプタイマに設定する（ランプタイマ処理：ステップＳ７）。
【００５０】
また、ランプデータポインタが示すアドレスのデータ、ホール管理用コンピュータに出力される大当り情報、始動情報、確率変動情報などの出力データを格納領域に設定する出力データ設定処理を行う（ステップＳ８）。さらに、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ９）。
【００５１】
次に、遊技制御に用いられる大当り判定用乱数等の各判定用乱数を示す各カウンタを更新する処理を行う（ステップＳ１０）。
【００５２】
次に、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ１１）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ１２）。普通図柄プロセス処理では、７セグメントＬＥＤによる可変表示器１０を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【００５３】
さらに、ＣＰＵ５６は、スイッチ回路５８を介して、ゲートセンサ１２、始動口センサ１７およびカウントセンサ２３の状態を入力し、各入賞口や入賞装置に対する入賞があったか否か判定する（スイッチ処理：ステップＳ１３）。また、音声タイマを１減ずる処理を行い、音声タイマがタイムアウトしたら（＝０になったら）、音声データポインタを更新するとともに新たな値を音声タイマに設定する。そして音声データポインタが示すアドレスのデータを、音声制御基板７０に送出する（音声処理：ステップＳ１４）。
【００５４】
基本回路５３は、さらに、表示用乱数を更新する処理を行う（ステップＳ１５）。すなわち、図柄決定用乱数を生成するためのカウンタやリーチ判定用乱数を生成するためのカウンタ等のカウントアップ（１加算）を行う。
【００５５】
また、基本回路５３は、賞球基板３７との間の信号処理を行う（ステップＳ１６）。すなわち、所定の条件が成立すると賞球基板３７に賞球個数信号を出力する。賞球基板３７に搭載されている賞球制御用ＣＰＵは、賞球個数信号に応じて玉払出装置９７を駆動する。
その後、基本回路５３は、次に定期リセット回路６６からリセットパルスが与えられるまで、ステップＳ１７の表示用乱数更新処理を繰り返す。
【００５６】
図７は基本回路５３における特別図柄プロセス処理のプログラムの一例を示すフローチャートである。図７に示す特別図柄プロセス処理は、図６のフローチャートにおけるステップＳ１２の具体的な処理である。基本回路５３のＣＰＵ５６は、特別図柄プロセス処理を行う際に、特別図柄プロセスフラグの値に応じて、図７に示すステップＳ３００〜Ｓ３０９のうちのいずれかの処理を行う。各処理において、以下のような処理が実行される。
【００５７】
特別図柄変動待ち処理（ステップＳ３００）：始動入賞口１４（この実施の形態では可変入賞球装置１５の入賞口）に打球入賞して始動口センサ１７がオンするのを待つ。始動口センサ１７がオンすると、始動入賞記憶数が満タンでなければ、始動入賞記憶数を＋１するとともに大当り判定用乱数を抽出する。
特別図柄判定処理（ステップＳ３０１）：特別図柄の可変表示が開始できる状態になると、始動入賞記憶数を確認する。始動入賞記憶数が０でなければ、抽出されている大当り判定用乱数の値に応じて大当たりとするかはずれとするか決定する。
停止図柄設定処理（ステップＳ３０２）：左右中図柄の停止図柄を決定する。
【００５８】
リーチ動作設定処理（ステップＳ３０３）：リーチ判定用乱数の値に応じてリーチ動作するか否か決定するとともに、リーチ動作用乱数の値に応じてリーチ動作の変動態様を決定する。
【００５９】
全図柄変動開始処理（ステップＳ３０４）：可変表示部９において全図柄が変動開始されるように制御する。このとき、表示制御基板８０に対して、左右中最終停止図柄と変動態様を指令する情報とが送信される。また、可変表示部９に背景やキャラクタも表示される場合には、それに応じた表示制御コマンドデータが表示制御基板８０に送出されるように制御する。
【００６０】
全図柄停止待ち処理（ステップＳ３０５）：所定時間が経過すると、可変表示部９において表示される全図柄が停止されるように制御する。また、全図柄停止のタイミングまで、所定のタイミングで左右図柄が停止されるように制御する。
【００６１】
大当たり表示処理（ステップＳ３０６）：停止図柄が大当たり図柄の組み合わせである場合には、大当たり表示の表示制御コマンドデータが表示制御基板８０に送出されるように制御するとともに内部状態（プロセスフラグ）をステップＳ３０７に移行するように更新する。そうでない場合には、内部状態をステップＳ３０９に移行するように更新する。なお、大当たり図柄の組み合わせは、左右中図柄が揃った組み合わせである。また、遊技制御基板８０の表示制御用ＣＰＵ１０１は表示制御コマンドデータに従って、可変表示部９に大当り表示を行う。大当り表示は遊技者に大当りの発生を報知するためになされるものである。
大入賞口開放開始処理（ステップＳ３０７）：大入賞口を開放する制御を開始する。具体的には、カウンタやフラグを初期化するとともに、ソレノイド２１を駆動して大入賞口を開放する。
【００６２】
大入賞口開放中処理（ステップＳ３０８）：大入賞口ラウンド表示の表示制御コマンドデータが表示制御基板８０に送出する制御や大入賞口の閉成条件の成立を確認する処理等を行う。大入賞口の閉成条件が成立したら、大当り遊技状態の終了条件が成立していなければ内部状態をステップＳ３０７に移行するように更新する。大当り遊技状態の終了条件が成立していれば、内部状態をステップＳ３０９に移行するように更新する。
【００６３】
大当たり終了処理（ステップＳ３０９）：大当たり遊技状態が終了したことを遊技者に報知するための表示を行う。その表示が終了したら、内部フラグ等を初期状態に戻し、内部状態をステップＳ３００に移行するように更新する。
【００６４】
上記の各ステップの処理に応じて、遊技制御プログラム中の表示制御コマンドを送出する処理を行うモジュール（図６におけるステップＳ５）は、対応する表示制御コマンドデータを出力ポートに出力するとともに、ＩＮＴ信号を出力ポートに出力する。また、出力データ設定処理を行うモジュール（図６におけるステップＳ８）は、プロセスタイマのタイムアウトに応じて、ランプ制御コマンドをランプ制御基板３５に送出するための設定を行い、表示制御コマンドデータを音声制御基板７０に送出するための設定を行う。
【００６５】
図８は、主基板３１から表示制御基板８０に送信される表示制御コマンドデータを示す説明図である。図８に示すように、この実施の形態では、表示制御コマンドデータは、表示制御信号ＣＤ０〜ＣＤ７の８本の信号線で主基板３１から表示制御基板８０に送信される。また、主基板３１と表示制御基板８０との間には、ＩＮＴ信号を送信するための表示制御信号ＩＮＴの信号線、表示制御基板８０の電源となる＋５Ｖ，＋１２Ｖの供給線、および接地レベルを供給するための信号線も配線されている。
【００６６】
図９は、主基板３１から遊技制御基板８０に与えられる表示制御コマンドデータの送出タイミングを示すタイミング図である。図９に示すように、この実施の形態では、新たな表示制御コマンドデータが出力されてから２ｍｓ間ＩＮＴ信号がオン状態（ローレベル）になる。表示制御用ＣＰＵ１０１は、ＩＮＴ信号がオンしたことを検出すると、表示制御コマンドデータを取り込む処理を行う。
後述するように、この実施の形態では、表示制御コマンドは２バイト構成であるから、１つの表示制御コマンドが出力される際に、２回ＩＮＴ信号が出力される。なお、図９に示されたポート出力カウンタは、メイン処理における表示制御データ出力処理（ステップＳ５）で使用されるカウンタである。
【００６７】
図１０は、表示制御コマンドデータの一例を示す説明図である。図１０に示すように、２バイトの表示制御データＣＭＤ１，ＣＭＤ２で構成される表示制御コマンドデータによって、各変動パターンと、左図柄が変動停止すべきことおよびそのときの左停止図柄が指定される。それらの指定において、１バイト目の表示制御データＣＭＤ１の値は、「６０（Ｈ）」である。なお、図１０には左図柄の停止に関する表示制御コマンドデータのみが示されているが、その他、右図柄の停止に関する表示制御コマンドデータ、中図柄の停止に関する表示制御コマンドデータ、左右中図柄の表示に関する表示制御コマンドデータ、リーチ種類を示す表示制御コマンドデータ、キャラクタの登場を指示する表示制御コマンドデータ、大当り遊技中のラウンド表示や大入賞口開放回数を指示する表示制御コマンドデータ等が用意されている。このコマンドデータは、表示を変更する際に、１バイト目と２バイト目のそれぞれについて１回のみＩＮＴ信号がローレベルになることにより、受信可能に送信されるものである。
【００６８】
また、この実施の形態では表示制御コマンドデータは２バイト構成であるが、表示制御コマンドデータが２バイトを越える構成であっても、以下に説明する処理を適用することができる。
【００６９】
図１１は、表示制御データ設定処理（メイン処理におけるステップＳ４）の動作例を示すフローチャートである。表示制御データ設定処理において、ＣＰＵ５６は、まず、データ送出中フラグがセットされているか否か確認する（ステップＳ４１１）。セットされていなければ、表示制御コマンドデータの送出要求フラグがセットされているか否か確認する（ステップＳ４１２）。送出要求フラグがセットされていれば、送出要求フラグをリセットする（ステップＳ４１３）。また、送出すべき表示制御コマンドデータを出力データ格納領域に設定するとともに（ステップＳ４１４）、ポート出力要求をセットする（ステップＳ４１６）。なお、表示制御コマンドデータの送出要求フラグは、特別図柄プロセス処理においてセットされる。また、データ送出中フラグは、後述する表示制御データ出力処理においてセットされる。
【００７０】
図１２は、図６に示されたメイン処理における表示制御データ出力処理（ステップＳ５）を示すフローチャートである。表示制御データ出力処理において、ＣＰＵ５６は、ポート出力要求がセットされているか否か判定する（ステップＳ４２１）。ポート出力要求がセットされている場合には、ポート出力要求をリセットし（ステップＳ４２２）、ポート格納領域の内容（表示制御コマンドの１バイト目）を出力ポート５７１に出力する（ステップＳ４２３）。そして、ポート出力カウンタを＋１する（ステップＳ４２４）。さらに、ＩＮＴ信号（出力ポート５７２）をローレベルにし（ステップＳ４２５）、データ送出中フラグをオンする（ステップＳ４２６）。
【００７１】
ポート出力要求がセットされていない場合には、ポート出力カウンタの値が０であるか否か判定する（ステップＳ４３１）。ポート出力カウンタの値が０でない場合には、ポート出力カウンタの値が１であるか否か確認する（ステップＳ４３２）。ポート出力カウンタの値が１である場合には、表示制御コマンドの１バイト目に関するＩＮＴ信号オフタイミングになっているので、ＩＮＴ信号をオフ（＝１）にする（ステップＳ４３３）。また、ポート出力カウンタの値を１増やす（ステップＳ４３４）。
【００７２】
ポート出力カウンタの値が２である場合には（ステップＳ４３５）、表示制御コマンドの２バイト目の出力タイミングになっているので、ポート格納領域の内容（表示制御コマンドの２バイト目）を出力ポート５７１に出力する（ステップＳ４３６）。そして、ポート出力カウンタを＋１する（ステップＳ４３７）。さらに、ＩＮＴ信号（出力ポート５７２）をローレベルにする（ステップＳ４３８）。
【００７３】
そして、ポート出力カウンタの値が２でない場合には、すなわち３である場合には、表示制御コマンドの２バイト目に関するＩＮＴ信号オフタイミングになっているので、ポート出力カウンタの値をクリアするとともに（ステップＳ４４１）、ＩＮＴ信号をオフ（ハイレベル）にする（ステップＳ４４２）。また、データ送出中フラグをオフする（ステップＳ４４３）。
【００７４】
この実施の形態では、図１２に示された表示制御データ出力処理は２ｍｓに１回実行される。従って、図１２に示されたデータ出力処理によって、図９に示すように、表示制御コマンドデータが出力されるときに、２ｍｓ間ＩＮＴ信号がローレベルになる状況が２回発生する。
【００７５】
図１３は、表示制御基板８０における表示制御用ＣＰＵ１０１が主基板３１から送信された表示制御コマンドデータを取り込むタイミングの例を示すタイミング図である。図１３（Ａ）に示すように、３回連続して同一の表示制御コマンドデータを受信すると、表示制御用ＣＰＵ１０１は、受信した表示制御コマンドデータにもとづく表示制御処理を実行する。すなわち、図１３（Ａ）に示す▲３▼のタイミングで、表示制御処理が開始される。
【００７６】
このように、表示制御用ＣＰＵ１０１は、所定回（この例では３回）連続して同一コマンドを受信すると正しいコマンドを受信できたと判断するので、主基板３１と表示制御基板８０との間のケーブル上などにおいてノイズがのったとしても、その影響を回避することができる。特に、図５に示されたノイズフィルタ回路１０６でもとりきれないＩＮＴ信号のノイズがあったとしても、そのノイズの影響を防止できる。
【００７７】
例えば、図１３（Ｂ）は、▲２▼で示されるタイミングの付近でノイズが生じ、▲２▼のタイミングにおける表示制御コマンドデータが破壊された場合の例を示す。その場合には、図１３に示されたステップＳ１２３およびＳ１２６の処理で表示通信カウンタがクリアされる。そして、あらためて▲３▼〜▲５▼の３回連続して同一の表示制御コマンドデータを取り込めると、表示制御用ＣＰＵ１０１は、正しいコマンドを受信できたと判断する。従って、ケーブル上などにおいて誤りが生じた表示制御コマンドデータにもとづいて表示制御がなされることはない。
【００７８】
また、主基板３１における基本回路５３は、表示変化点でのみ、主基板３１から出力される表示制御コマンドデータを変更する制御を行う。さらに、出力される表示制御コマンドデータを変更すると、短い所定期間だけ（この例では２ｍｓ）、表示制御コマンドデータが変化したことを示す信号（ＩＮＴ信号）を出力する。そして、表示制御基板８０における表示制御用ＣＰＵ１０１は、ＩＮＴ信号期間よりも短い周期で表示制御コマンドデータをサンプリングする。
【００７９】
表示制御用ＣＰＵ１０１は短いＩＮＴ期間においてのみ表示制御コマンドデータを取り込み、ＩＮＴ信号がオフしたら表示制御コマンドデータの取り込みを停止するので、常時データを取り込む場合に比べて、ノイズの影響を低減することができる。例えば、図１３（Ｃ）に示すように、ＩＮＴ信号にノイズがのって、本来オフ状態であるＩＮＴ信号がオン状態になってしまったとしても（▲１▼’のタイミング）、ノイズの消滅後にＩＮＴ信号はオフ状態に復帰し、ＩＮＴ信号オフ状態では表示制御用ＣＰＵ１０１は表示通信カウンタをクリアして表示制御コマンドデータを取り込まない。従って、誤った表示制御コマンドデータを受信してしまうことはない。
【００８０】
以上のように、この実施の形態では、複数回連続して同一コマンドを受信できたら正しいコマンドを受信できたと判定することによってソフトウェアによってもノイズの影響を防止し、コマンド受信期間を表示制御コマンドデータ変更後の短い期間に限定することによって、ノイズの影響をより効果的に防止する。
【００８１】
上記の実施の形態では、８ビットの表示制御コマンドデータとは別にＩＮＴ信号が用意されていた。しかし、表示制御コマンドデータを７ビットとし、１バイト中の残り１ビットにＩＮＴ信号を割り当ててもよい。つまり、１バイト中のビット６〜ビット０（Ｄ６〜Ｄ０）に表示制御コマンドデータが割り当てられ、ビット７（Ｄ７）にＩＮＴ信号が割り当てられる。表示制御コマンドがそのように構成されている場合には、主基板３１の基本回路５３における表示制御に割り当てられる出力ポート（８ビット構成）は１つで済む。
【００８２】
図１４は、表示制御用ＣＰＵ１０１が実行する表示制御コマンド受信処理を示すフローチャートである。この処理は、例えば、タイマ割込によって起動される。表示制御コマンド受信処理において、表示制御用ＣＰＵ１０１は、表示制御コマンドデータの入力に割り当てられている入力ポートから１バイトのデータを読み込む（ステップＳ１２１）。次に、ＩＮＴ信号の入力に割り当てられている入力ポートからＩＮＴ信号の状態を読み取る（ステップＳ１２２）。上述したように、ＩＮＴ信号は、主基板３１の基本回路５３が新たな表示制御コマンドデータを出力したときにローレベルとされる。
【００８３】
ＩＮＴ信号がオフしている場合には、表示通信カウンタをクリアする（ステップＳ１２６）。表示通信カウンタは、ＩＮＴ信号がオンしているときの表示制御コマンドデータ受信回数をカウントするために用いられる。
【００８４】
ＩＮＴ信号がオンしている場合には、受信した表示制御コマンドデータが直前に（２００μｓ前）受信したコマンドデータと同じか否か確認する（ステップＳ１２３）。同じでない場合には、表示通信カウンタをクリアする（ステップＳ１２６）。同じであった場合には、表示通信カウンタが所定の最大値（ＭＡＸ）に達しているか否か確認する（ステップＳ１２４）。
【００８５】
最大値に達していない場合には、表示通信カウンタの値を＋１する（ステップＳ１２５）。ここで、最大値とは、表示制御コマンドデータを確実に受信したと判定する値（この例では３）よりも大きい値であり、例えば、２ｍｓ間での受信回数をカウントする等の目的で用いられる。
【００８６】
次いで、表示制御用ＣＰＵ１０１は、表示通信カウンタ後が「３」になったか否か確認する（ステップＳ１２７）。「３」になっている場合には、通信終了フラグをセットするとともに（ステップＳ１２８）、受信した表示制御コマンドデータを受信コマンド格納エリアに格納する（ステップＳ１２９）。また、受信した表示制御コマンドデータをワークエリアに格納する（ステップＳ１３０）。「３」になっていない場合には、通信終了フラグをセットせずに、読み取った表示制御コマンドデータをワークエリアに格納する（ステップＳ１３０）。なお、ワークエリアに格納されたデータは、次の割込処理において、ステップＳ１２３において用いられる。
【００８７】
そして、通信終了フラグがセットされると、受信コマンド格納エリアに格納された表示制御コマンドデータにもとづいて表示切替等の処理が行われる。
以上のようにして、図１３に示された表示制御コマンドの受信が実現される。
【００８８】
なお、ここでは、ＩＮＴ信号を２ｍｓ間オンするようにしたが、ＩＮＴ信号のオン期間は２ｍｓに限られず、例えば４ｍｓであってもよい。また、表示制御用ＣＰＵ１０１は３回連続して同一の表示制御コマンドデータを取り込めたら、表示制御コマンドデータを受信できたと判定したが、連続回数として他の値を採用してもよい。
【００８９】
また、上記の実施の形態では、表示制御用ＣＰＵ１０１がＩＮＴ信号を入力ポートから取り込んでＩＮＴ信号がアクティブになっているときに表示制御コマンドデータを取り込むように構成されていたが、表示制御用ＣＰＵ１０１の割込端子にＩＮＴ信号を接続し、割込処理で表示制御コマンドデータを受信するように構成されている場合であっても本発明を適用することができる。すなわち、そのような構成であっても、主基板３１において、出力ポート５７１，５７２の出力側に論理を反転させる出力ドライバ回路６１１，６１２を設け、表示制御基板８０の入力側において、論理を反転させる入力バッファ回路１０５を設けてもよい。
【００９０】
図１５は、賞球制御基板３７とそれに関連する部分を示すブロック図である。図１５に示すように、入賞球検出スイッチ９９および満タンスイッチ４０２からの検出信号は、中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。入賞球排出ソレノイド１２７は、遊技盤裏面の入賞球流下路の途中に設けられている玉止め部材を駆動するものであって、玉止め部材に入賞球が停止している状態で入賞球検出スイッチ９９によって入賞球が検出される。また、満タンスイッチ４０２は、余剰玉受皿４の満タンを検出するスイッチである。
【００９１】
玉切れ検出スイッチ１６７および球切れスイッチ１８７からの検出信号は、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。玉切れ検出スイッチ１６７は景品玉タンク３８内の補給玉の不足を検出するスイッチであり、玉切れスイッチ１８７は、景品玉通路内の景品玉の有無を検出するスイッチである。
【００９２】
主基板３１のＣＰＵ５６は、玉切れ検出スイッチ１６７または玉切れスイッチ１８７からの検出信号が球切れ状態を示しているか、または、満タンスイッチ４０２からの検出信号が満タン状態を示していると、玉貸し禁止を指示する賞球制御コマンドを送出する。玉貸し禁止を指示する賞球制御コマンドを受信すると、賞球制御基板３７の賞球制御用ＣＰＵ３７１は、玉貸し処理を停止する。
【００９３】
さらに、実際に払い出された賞球を検出する賞球カウントスイッチ３０１Ａからの検出信号も、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。また、主基板３１のＩ／Ｏポート５７から入賞球排出ソレノイド１２７への駆動信号は、中継基板７１を介して入賞球排出ソレノイド１２７に供給される。
なお、賞球カウントスイッチ３０１Ａは、玉払出装置９７の賞球機構部分に設けられ、実際に払い出された賞球を検出する。
【００９４】
主基板３１の側には、賞球制御コマンドのデータを出力する出力ポート５７４Ａの出力側にトランジスタによる出力ドライバ回路６１３Ａが設けられている。また、ＩＮＴ信号を出力するための出力ポート５７４Ｂの出力側にトランジスタによる出力ドライバ回路６１３Ｂが設けられている。一般に、出力ポートでは入力データの論理と出力データの論理とは同じである。出力ドライバ回路６１３Ａは入力データの論理を反転して出力するので、ＣＰＵ５６からの「１」のデータは、出力ポート５７４Ａからはハイレベルの信号として出力されるが、出力ドライバ回路６１３Ａでローレベルの信号とされて主基板３１から送出される。従って、ＣＰＵ５６は、オン状態を「１」としてデータを扱えば、基板間ではオン状態がローレベルとして伝達される。
【００９５】
入賞があると、賞球制御基板３７には、主基板３１から出力ポート５７４Ａ，５７４Ｂおよび出力ドライバ回路６１３Ａ，６１３Ｂを介して、賞球個数を示す賞球制御コマンドが入力される。賞球個数を示す賞球制御コマンドは、まず、賞球制御基板３７において、例えば７４ＨＣ２４０による入力バッファ回路３７３に入力される。なお、７４ＨＣ２４０は、入力信号と出力信号の論理を反転させる素子であるが、入出力論理を反転させる素子であれば、７４ＨＣ２４０以外の素子を入力バッファ回路３７３に適用することができる。例えば、基板間でローレベルとして伝達された信号は、賞球制御用ＣＰＵ３７１には、ハイレベル信号すなわち「１」として入力される。この結果、賞球制御用ＣＰＵ３７１は、主基板３１のＣＰＵ５６が扱ったデータ論理と同一の論理で入力データを扱うことができる。よって、データの解釈の相違に起因する設計時の誤りやプログラム保守時の誤りをなくすことができる。
【００９６】
なお、入力バッファ回路３７３における各素子は、主基板３１から賞球制御基板３７へ向かう方向にのみ信号を通過させることができる。従って、賞球制御基板３７側から主基板３１側に信号が伝わる余地はない。よって、賞球制御基板３７内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板３１側に伝わることはない。
【００９７】
さらに、信号出力側である主基板３１では、賞球制御コマンドデータおよびＩＮＴ信号を出力する出力ポート５７４Ａ，５７４Ｂの出力側に、一方向にしか信号を通過させない出力ドライバ回路６１３Ａ，６１３Ｂが設けられている。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、主基板３１に信号が与えらる可能性がある信号ラインをより確実になくすことができる。また、出力ポート５７４Ａ，５７４Ｂも基本的に出力のみ行えるように構成されているので、出力ドライバ回路６１３Ａ，６１３Ｂと併せて２段階で信号の一方向性が確保されることになる。
【００９８】
なお、賞球制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７２を介して、貸し玉数を示す球貸し個数信号をターミナル基板（図示せず）に出力し、ブザー駆動信号をブザー基板（図示せず）に出力する。さらに、Ｉ／Ｏポート３７２を介して、エラー表示用ＬＥＤ３７４にエラー信号を出力する。また、Ｉ／Ｏポート３７２を介して、カードユニット（図１５において図示せず）との間で信号のやりとりを行う。
【００９９】
さらに、賞球制御基板３７には、中継基板７２を介して、賞球カウントスイッチ３０１Ａの検出信号および玉貸しカウントスイッチ３０１Ｃの検出信号が入力される。賞球制御基板３７からの賞球モータ２８９への駆動信号は、中継基板７２を介して玉払出装置の賞球モータ２８９に伝えられる。なお、玉貸しカウントスイッチ３０１Ｃは、玉払出装置から実際に貸し出された遊技球を検出する。
【０１００】
なお、図１５に示された例では、賞球制御用ＣＰＵ３７１はＩ／Ｏポート３７２を介して賞球制御コマンドを入力したが、賞球制御用ＣＰＵ３７１に内蔵されているＩ／Ｏポートに直接入力バッファ回路３７３の出力を接続するようにしてもよい。
【０１０１】
図１６は、賞球制御コマンドのビット構成を示す説明図である。図１６に示すように、１バイト中のビット７はＩＮＴ信号として使用される。また、ビット０〜ビット６の７ビットが、賞球制御コマンドデータ部分として使用される。ただし、上述したように、この実施の形態では、ビット０〜６が出力される出力ポート５７４ＡとＩＮＴ信号が出力される出力ポート５７４Ｂとは別物である。
【０１０２】
そして、ビット０〜ビット６のうちの上位３ビットは制御指定として使用される。すなわち、ビット６，５，４が「０，０，０」であれば通常払出指定（賞球個数出力）を示し、「０，０，１」であれば補正払出指定を示し、「０，１，０」であれば玉貸し禁止指定を示し、「１，１，１」であれば玉貸し禁止指定解除を示す。なお、玉貸し禁止指定は、余剰玉受皿４が満タンになって満タンスイッチ４０２がオンしたとき、および球切れ検出スイッチ１６７または球切れスイッチ１８７がオンしたときに、主基板３１の基本回路５３から送信される。そして、それらのスイッチがオフ状態になると、玉貸し禁止指定解除が送信される。
【０１０３】
賞球制御コマンドは、主基板３１から賞球制御基板３７に、図１４に示されたように、出力ポート（ポートＤ）５７４Ａ，５７４Ｂを介して送信される。そして、この実施の形態では、図１７に示すように、主基板３１から賞球制御コマンドデータが出力されるときに、４ｍｓ間ＩＮＴ信号がローレベルになる。すなわち、その４ｍｓの間、１回のみ受信可能に送信されるものである。
【０１０４】
次に、図１８〜図２１のフローチャートを参照して、主基板３１における入賞球信号処理を説明する。入賞球信号処理は、図６に示されたステップＳ１６の処理であり、２ｍｓに１回実行される。最初に、使用される各タイマについて説明する。
（１）タイマＴ１：賞球カウントスイッチ３０１Ａのオフ時にセットされ、タイムアウトすると払出個数のチェックが行われる。
（２）タイマＴ４：賞球制御コマンド送出時にセットされ、タイムアウトするまでに賞球カウントスイッチが１回もオンしない場合にエラーとされる。
（３）タイマＴ５：エラー検出時にセットされ、タイムアウトするまでエラー表示が行われる。
（４）タイマＴ６：タイムアウトする度に繰り返し再起動され、タイムアウト時に累積エラー回数が所定回数を越えていたら復帰不能なエラーとなる。
（５）タイマＴ７：入賞球排出ソレノイド１２７の駆動開始時にスタートされ、タイムアウトするまでに入賞球の排出が確認されなければエラーと判定される。
【０１０５】
入賞球信号処理において、主基板３１におけるＣＰＵ５６は、まず、タイマＴ４が動作中であるか否か確認する（ステップＳ２０１）。動作中であれば、タイマＴ４がタイムアウトしたか否か確認する（ステップＳ２０２）。タイマＴ４がタイムアウトした場合には、エラー状態に入る（ステップＳ２０３）。
【０１０６】
タイマＴ４が動作中ではないか、または動作中でタイムアウトしていない場合には、タイマＴ６がタイムアウトしたか否か確認する（ステップＳ２０４）。タイムアウトしていた場合には、賞球エラーカウンタの値をチェックする（ステップＳ２０５）。賞球エラーカウンタの値が所定値を越えていた場合には、エラー状態に入る（ステップＳ２０８）。エラー状態では、基本回路５３はホールト状態（ＨＡＬＴ状態）になる。例えば、動作停止フラグをセットする。
【０１０７】
タイマＴ６がタイムアウトしたときに、賞球エラーカウンタの値が所定回を越えていなければ、賞球エラーカウンタは初期化され（ステップＳ２０６）、再度タイマＴ６がスタートされる（ステップＳ２０７）。
【０１０８】
後述するように、賞球エラーカウンタの値は、賞球個数の過多が検出されるとカウントアップされる。従って、所定時間内に（タイマＴ６のカウントアップ時間内に）所定回数を越える賞球過多エラーが生ずると、定期リセット信号によっても解除されない状態になる。このように、賞球過多エラーが生じたときに直ちにホールト状態とならず、頻繁に賞球過多エラーが生じた場合にホールト状態となるように構成すると、一時的生じ自然復旧するようなエラーでは遊技機は動作不能状態にならない。また、頻繁に賞球過多エラーが生ずる場合には点検等を要することが多いので、そのような場合には遊技機が動作不能状態になるようにすることができる。
【０１０９】
次いで、ＣＰＵ５６は、タイマＴ７が動作中であるか否か確認する（ステップＳ２１０）。動作中であれば、タイマＴ７がタイムアウトしたか否か確認する（ステップＳ２１１）。タイマＴ７がタイムアウトした場合には、入賞球排出ソレノイド１２７の駆動開始後所定時間内に入賞球が排出されなかったことになるのでエラーとする（ステップＳ２１１）。タイマＴ７がタイムアウトしていなければ、入賞球検出スイッチ９９がオフしたか否か確認する（ステップＳ２１３）。オフしていれば、入賞球排出ソレノイド１２７の駆動を停止するとともに（ステップＳ２１４）、タイマＴ７を停止する（ステップＳ２１５）。
【０１１０】
次に、賞球払出中フラグがオンしているか否か確認する（ステップＳ２１６）。オンしている場合には、ステップＳ２３０に移行する。賞球払出中フラグがオンしていない場合には、入賞球検出スイッチ９９がオンしているか否か確認する（ステップＳ２１６）。オンしていなければ処理を終了する。オンしていれば、カウントスイッチ２３および始動口スイッチ１７の状態を確認する（ステップＳ２１８，Ｓ２２０）。
【０１１１】
この実施の形態では、大入賞口を経た入賞については１５個の賞球を払い出し、始動入賞口１４を経た入賞については６個の賞球を払い出し、その他の入賞口２４および入賞球装置を経た入賞については１０個の賞球を払い出すとする。よって、カウントスイッチ２３がオンしていたときには賞球予定数に１５を設定し（ステップＳ２１９）、始動口スイッチ１７がオンしていたときには賞球予定数に６を設定する（ステップＳ２２１）。その他の場合には、賞球予定数に１０を設定する（ステップＳ２２２）。賞球予定数を設定するとは、具体的には、ポートＤ格納領域に「通常払出指定」のデータと「個数指定」を設定することである（図１６参照）。なお、カウントスイッチ２３および始動口スイッチ１７がオンしたことは、図６に示されたスイッチ処理（ステップＳ１３）で検出され、所定のＲＡＭ領域にそのことが記憶されている。
【０１１２】
そして、ＣＰＵ５６は、ポートＤ出力要求をセットする（ステップＳ２２３）。また、Ｔ４タイマをセットする（ステップＳ２２４）。ここで、ＣＰＵ５６は、入賞球検出スイッチ９９がオフしていないかどうか確認する（ステップＳ２２５）。オフしていたら、入賞球排出処理を開始していないにも関わらず入賞球が抜けたことになるのでエラーとする（ステップＳ２２６）。エラーでなければ、入賞球処理装置における玉止部に停留している入賞球を排出するために入賞球排出ソレノイド１２７の駆動を開始する（ステップＳ２２７）。
【０１１３】
そして、ＣＰＵ５６は、賞球払出中フラグをオンしておく（ステップＳ２２８）。さらに、入賞球排出監視のためのタイマＴ７をスタートし（ステップＳ２２９）、処理を終了する。なお、次に、入賞球信号処理が実行されると、ステップＳ２１３で入賞球検出スイッチ９９のオフ確認が行われるとともに、賞球払出中フラグがオンしているので、ステップＳ２１６からステップＳ２３０に移行する。
【０１１４】
ステップＳ２３０において、ＣＰＵ５６は、エラー表示フラグがオンしているか否か確認する。オンしていれば、ステップＳ２４５に移行する。なお、エラー表示フラグについては後で説明する。エラー表示フラグがオンしていなければ、賞球カウントスイッチ３０１Ａがオンするのを待つ（ステップＳ２３１）。賞球カウントスイッチ３０１Ａのオンを検出すると、Ｔ４タイマをストップし（ステップＳ２３２）する。そして、賞球カウントスイッチ３０１Ａのオフを待ち（ステップＳ２３３）、オフしたら賞球カウント数を＋１する（ステップＳ２３４）。
【０１１５】
そして、タイマＴ１を起動する（ステップＳ２３５）。タイマＴ１は、賞球カウントスイッチ３０１Ａの出力がオンした後オフする度に起動または再スタートされる。ステップＳ２３１において賞球カウントスイッチ３０１Ａがオンしていなければ、タイマＴ１が動作中か否か確認する（ステップＳ２３６）。タイマＴ１が動作中であれば、ＣＰＵ５６は、タイマＴ１がタイムアウトしたか否か確認する（ステップＳ２４０）。タイムアウトしていなければ処理を終了する。なお、次に、入賞球信号処理が実行されると、賞球払出中フラグがオンしているので、やはりステップＳ２１６からステップＳ２３０に移行する。
【０１１６】
タイマＴ１の値（起動時からタイムアウトするまでの時間）は、正常に払出が行われている場合には払出周期（賞球カウントスイッチ３０１Ａがオンしてから次にオンするまでの期間）よりも長く設定されている。従って、正常に払出が行われているときには、最後の払出を除いて、タイマＴ１がタイムアウトするよりも前に、次の賞球カウントスイッチ３０１Ａのオン（ステップＳ２３１）が発生する。すなわち、正常に払出が行われているときには、タイマＴ１は、最後の払出が行われた後に初めてタイムアウトする。
【０１１７】
ステップＳ２４０において、タイマＴ１がタイムアウトすると、ＣＰＵ５６は、賞球カウント数と賞球予定数または補正個数とを比較する（ステップＳ２４１）。正常に払出が完了した場合には、それらは一致する。従って、賞球払出フラグをオフして処理を終了する（ステップＳ２４３）。
【０１１８】
タイマＴ１がタイムアウトしたときに賞球カウント数と賞球予定数または補正個数とが一致していなかった場合には、ＣＰＵ５６は、どちらが多いのかチェックする（ステップＳ２４４）。賞球カウント数が賞球予定数または補正個数に満たない場合、すなわち払出不足と判断される場合には、補正個数出力要求をセットして（ステップＳ２４６）、タイマＴ４をスタートする（ステップＳ２４７）。なお、補正個数出力要求をセットする際に、ポートＤ格納領域に、「補正払出指定」のデータを設定するとともに「個数指定」をセットする（図１６参照）。
【０１１９】
ステップＳ２４４において、賞球カウント数が賞球予定数または補正個数よりも多い場合、すなわち払出過多と判断される場合には、エラー表示処理を行う（ステップＳ２４５）。
【０１２０】
図２０は、エラー表示処理の一例を示すフローチャートである。エラー表示処理において、ＣＰＵ５６は、まず、タイマＴ５が動作中であるかどうか確認する（ステップＳ２５１）。動作中でなければ、エラー表示フラグをオンし（ステップＳ２５２）、エラー表示要求をセットする（ステップＳ２５３）。そして、発生したエラーが自動復旧させるエラーか否か判定する（ステップＳ２５４）。この実施の形態では、自動復旧させるエラーは払出過多のエラーである。自動復旧させるエラーであれば、タイマＴ５（例えば３秒）を起動する（ステップＳ２５６）。また、賞球エラーカウンタの値を＋１する（ステップＳ２５７）。賞球エラーカウンタの値は、ステップＳ２０５でチェックされ、所定時間内にその値が所定値を越えると自動復旧しない完全エラー状態とされる。
【０１２１】
ステップＳ２５１においてタイマＴ５が動作中である場合には、ＣＰＵ５６は、タイマＴ５がタイムアウトしているか否か確認する（ステップＳ２６０）。タイムアウトした場合には、エラー表示要求をリセットするとともに（ステップＳ２６１）、エラー表示中フラグをオフする（ステップＳ２６２）。また、賞球払出中フラグをオフする（ステップＳ２６３）。よって、遊技機は、再度入賞球検出と賞球払出制御を行える状態に復帰する。なお、エラー表示フラグがオンしているときには、遊技進行は中断されている。
【０１２２】
ステップＳ２５４において自動復旧させないエラー（ハードウェア的なエラー）と判定された場合には、ハードウェアの回復を待つ（ステップＳ２５５）。つまり、ステップＳ２１１のエラー状態（入賞球排出ソレノイド１２７を駆動したにも関わらず入賞球検出スイッチ９９がオフしなかった＝入賞球が抜けなかった）、およびステップＳ２２６のエラー状態（入賞球排出ソレノイド１２７を駆動していないにも関わらず入賞球検出スイッチ９９がオンした＝入賞球が抜けた）については、例えば、エラー表示やエラー報知が行われるとともに、ハードウェア故障が回復するまでホールト状態になるように制御される。
【０１２３】
なお、この実施の形態では上記のようなハードウェアエラーを例示したが、その他に、賞球カウントスイッチ３０１Ａのオン状態が所定時間以上継続した場合にはエラーとしたり、賞球動作を開始していないにも関わらず賞球カウントスイッチ３０１Ａがオンした場合にエラーとしてもよい。
【０１２４】
図２１は、図６に示されたメイン処理におけるデータ出力処理（ステップＳ６）の賞球制御コマンド出力処理部分を示すフローチャートである。賞球制御コマンド出力に関するデータ出力処理において、ＣＰＵ５６は、ポートＤ出力要求がセットされているか否か判定する（ステップＳ６７１）。ポートＤ出力要求は、図１８に示された入賞球信号処理において、賞球予定数の決定があった場合にセットされる（ステップＳ２２３）。
【０１２５】
ポートＤ出力要求がセットされている場合には、ポートＤ出力要求をリセットし（ステップＳ６７２）、ポートＤ格納領域の内容を出力ポート（出力ポートＤ）５７４に出力する（ステップＳ６７３）。ポートＤ格納領域のビット０〜６には賞球制御コマンドデータが設定され、ビット７には０が設定されている。そして、ポートＤ出力カウンタを＋１する（ステップＳ６７４）。
【０１２６】
ポートＤ出力要求がセットされていない場合には、ＣＰＵ５６は、補正個数出力要求がセットされているか否か判定する（ステップＳ６７５）。補正個数出力要求は、図１８，図１９に示された入賞球信号処理において、賞球予定数までの賞球が行われなかったことが検出されるとセットされる（ステップＳ２４４，Ｓ２４６）。
【０１２７】
補正個数出力要求がセットされている場合には、補正個数出力要求をリセットし（ステップＳ６７６）、ポートＤ格納領域の内容を出力ポート（出力ポートＤ）５７４Ａに出力する（ステップＳ６７７）。そして、ポートＤ出力カウンタを＋１する（ステップＳ６７８）。
【０１２８】
ポートＤ出力要求も補正個数出力要求もセットされていない場合には、ポートＤ出力カウンタの値が０であるか否か判定する（ステップＳ６８１）。ポートＤ出力カウンタの値が０でない場合には、ポートＤ出力カウンタの値が２であるか否か確認する（ステップＳ６８２）。ポートＤ出力カウンタの値が２ではない、すなわち１である場合には、ポートＤ出力カウンタの値を１増やす（ステップＳ６８３）。
【０１２９】
ポートＤ出力カウンタの値が２である場合には、ポートＤ出力カウンタの値をクリアするとともに（ステップＳ６８４）、出力ポート（出力ポートＤ）５７４Ｂのビット７を１にする（ステップＳ６８５）。
【０１３０】
出力ポートＤのビット７は、賞球制御基板３７に与えられるＩＮＴ信号を出力するポートである。また、出力ポートＤのビット０〜６は、賞球制御コマンドデータを出力するポートである。そして、この実施の形態では、図２１に示されたデータ出力処理は２ｍｓに１回実行される。従って、図２１に示されたデータ出力処理によって、図１７に示すように、賞球制御コマンドデータが出力されるときに、４ｍｓ間ＩＮＴ信号がローレベルになる。
【０１３１】
なお、ここでは、賞球制御コマンド出力処理部分の処理として、賞球個数および補正個数を含む賞球制御コマンドを出力する場合につい説明したが、「玉貸し禁止指定」および「玉貸し禁止指定解除指定」の送出要求を受けたら、それらを含む賞球制御コマンドを出力する。
【０１３２】
図２２は、賞球制御用ＣＰＵ３７１が実行する賞球データ受信処理を示すフローチャートである。賞球データ受信処理は、例えばタイマ割込によって起動される。賞球データ受信処理において、賞球制御用ＣＰＵ３７１は、賞球制御コマンドの入力に割り当てられている入力ポートから１バイトのデータを読み込む（ステップＳ３２１）。上述したように、ＩＮＴ信号は、主基板３１のＣＰＵ５６が新たな賞球制御コマンドデータをビット０〜６を用いて出力したときにローレベルとされる。そこで、賞球制御用ＣＰＵ３７１は、ＩＮＴ信号がオン（＝０）しているか否か確認する（ステップＳ３２２）。
【０１３３】
ＩＮＴ信号がオフしている場合には、賞球通信カウンタをクリアする（ステップＳ３２６）。賞球通信カウンタは、ＩＮＴ信号がオンしているときの賞球制御コマンドデータ受信回数をカウントするために用いられる。
【０１３４】
ＩＮＴ信号がオンしている場合には、受信したコマンド（ビット０〜６）が直前に（例えば５００μｓ前）受信したコマンドと同じか否か確認する（ステップＳ３２３）。同じでない場合には、賞球通信カウンタをクリアする（ステップＳ３２６）。同じであった場合には、賞球通信カウンタが所定の最大値（ＭＡＸ）に達しているか否か確認する（ステップＳ３２４）。最大値に達していない場合には、賞球通信カウンタの値を＋１する（ステップＳ３２５）。ここで、最大値とは、賞球制御コマンドデータを確実に受信したと判定する値（この例では３）よりも大きい値であり、例えば、４ｍｓ間での受信回数をカウントする等の目的で用いられる。
【０１３５】
次いで、賞球制御用ＣＰＵ３７１は、賞球通信カウンタ後が「３」になったか否か確認する（ステップＳ３２７）。「３」になっている場合には、通信終了フラグをセットするとともに（ステップＳ３２８）、受信した賞球制御コマンドデータを受信コマンド格納エリアに格納する（ステップＳ３２９）。また、受信した賞球制御コマンドデータをワークエリアに格納する（ステップＳ３３０）。「３」になっていない場合には、通信終了フラグをセットせずに、受信した賞球制御コマンドデータをワークエリアに格納する（ステップＳ３３０）。なお、ワークエリアに格納されたデータは、次の割込処理において、ステップＳ３２３において用いられる。
【０１３６】
図２３は、賞球制御基板３７における賞球制御用ＣＰＵ３７１が主基板３１から送信された賞球制御コマンドを取り込むタイミングの例を示すタイミング図である。図２３（Ａ）に示すように、３回連続して同一の賞球制御コマンドデータを受信すると、賞球制御用ＣＰＵ３７１は、受信した賞球制御コマンドデータにもとづく賞球制御を実行する。すなわち、図２３（Ａ）に示す▲３▼のタイミングで、賞球制御が開始される。
【０１３７】
このように、賞球制御用ＣＰＵ３７１は、所定回（この例では３回）連続して同一コマンドを受信すると正しいコマンドを受信できたと判断するので、主基板３１と賞球制御基板３７との間のケーブル上などにおいてノイズがのったとしても、その影響を回避することができる。例えば、図２３（Ｂ）は、▲２▼で示されるタイミングの付近でノイズが生じ、▲２▼のタイミングにおける賞球制御コマンドデータが破壊された場合の例を示す。その場合には、図２１に示されたステップＳ３２３およびＳ３２６の処理で賞球通信カウンタがクリアされる。そして、あらためて▲３▼〜▲５▼の３回連続して同一の賞球制御コマンドデータを受信すると、賞球制御用ＣＰＵ３７１は、正しいコマンドを受信できたと判断する。従って、ケーブル上などにおいて誤りが生じた賞球制御コマンドにもとづいて賞球制御されることはない。
【０１３８】
また、図１８に示されたフローチャートにおけるステップＳ２２３の処理のように、主基板３１における基本回路５３は、賞球制御コマンドを１回だけ送信する制御を行う。さらに、出力される賞球制御コマンドを出力する際に、短い所定期間だけ（この例では４ｍｓ）、賞球制御コマンドが変化したことを示す信号（ＩＮＴ信号）を出力する。そして、賞球制御基板３７における賞球制御用ＣＰＵ３７１は、ＩＮＴ信号期間よりも短い周期で賞球制御コマンドデータをサンプリングする。
【０１３９】
賞球制御用ＣＰＵ３７１は短いＩＮＴ期間においてのみ賞球制御コマンドデータを取り込み、ＩＮＴ信号がオフしたら賞球制御コマンドデータの取り込みを停止するので、常時データを取り込む場合に比べて、ノイズの影響を低減することができる。例えば、図２３（Ｃ）に示すように、ＩＮＴ信号にノイズがのって、本来オフ状態であるＩＮＴ信号がオン状態になってしまったとしても（▲１▼’のタイミング）、ノイズの消滅後にＩＮＴ信号はオフ状態に復帰し、ＩＮＴ信号オフ状態では賞球制御用ＣＰＵ３７１は賞球通信カウンタをクリアして賞球制御コマンドデータを取り込まない。従って、誤った賞球制御コマンドデータを受信してしまうことはない。
【０１４０】
以上のように、この実施の形態では、主基板３１において出力ドライバ回路６１３で基板間の信号がローアクティブとされ、賞球制御基板３７において入力バッファ回路３７３で論理が反転されるので、賞球制御用ＣＰＵ３７１は、主基板３１のＣＰＵ５６が扱ったデータ論理と同一の論理で入力データを扱うことができる。よって、データの解釈の相違に起因する設計時の誤りやプログラム保守時の誤りをなくすことができる。
【０１４１】
ところで、図２４に示すように、表示制御基板８０において、入力バッファ回路１０５の入力側に、ＥＭＩフィルタによるノイズフィルタ回路１０６を設てもよい。ノイズフィルタ回路１０６は、表示制御コマンドデータの各ビットおよびＩＮＴ信号のラインのそれぞれに対応したＥＭＩフィルタを含む。従って、主基板３１と表示制御基板８０との間で表示制御コマンドデータにのったノイズはノイズフィルタ回路１０６によってキャンセルされる。この結果、本来表示されるべき識別情報とは別の識別情報が表示されたり、本来現れるべき背景やキャラクタとは別のものが表示されてしまったりするような不都合は防止される。よって、表示制御コマンドに基板間でノイズがのったとしても、表示は決められたとおりに遂行され、遊技演出がおかしくなってしまったり遊技者に不審感を与えたりすることがなくなる。
【０１４２】
なお、ＥＭＩフィルタは容量成分を含むので、ノイズフィルタ回路１０６を通過した表示制御コマンドデータの波形がなまる可能性があるが、この場合には、ノイズフィルタ回路１０６の出力側には、入力スレッショルド電圧にヒステリシスを持つ例えば７４ＨＣ１４による入力バッファ回路１０５が設けられる。ヒステリシスを持つ入力バッファ回路１０５は、入力波形が緩やかに立ち上がったり立ち下がったりする波形であっても、出力波形の立ち上がりや立ち下がりを急峻にすることができる。すなわち、表示制御用ＣＰＵ１０１に入力される表示制御コマンドの波形がなまることはない。
【０１４３】
また、図２５に示すように、賞球制御基板３７において、ＥＭＩフィルタによるノイズフィルタ回路３７６を設けてもよい。ノイズフィルタ回路３７６は、賞球制御コマンドデータの各ビットおよびＩＮＴ信号のラインのそれぞれに対応したＥＭＩフィルタを含む。従って、主基板３１と賞球制御基板３７との間で賞球制御コマンドデータにのったノイズはノイズフィルタ回路３７６によってキャンセルされる。よって、本来遊技者に払い出されるべき賞球個数とは異なる数の賞球払出が行われ遊技者に不利益を与えてしまうことは確実に防止される。
【０１４４】
また、ノイズフィルタ回路３７６の出力側には、入力スレッショルド電圧にヒステリシスを持つ例えば７４ＨＣ１４による入力バッファ回路３７３が設けられている。ヒステリシスを持つ入力バッファ回路３７３は、入力波形が緩やかに立ち上がったり立ち下がったりする波形であっても、出力波形の立ち上がりや立ち下がりを急峻にすることができる。すなわち、賞球制御用ＣＰＵ３７１に入力される賞球示制御コマンドの波形がなまることはない。
【０１４５】
なお、上記の各実施の形態では、表示制御基板８０への表示制御コマンドおよび賞球制御基板３７への賞球制御コマンドについて説明したが、マイクロプロセッサを搭載した他の基板に送出されるコマンドについても、コマンド出力部を出力ポートと出力バッファとの２段階構成とし、コマンドデータとＩＮＴ信号とを別系統としてもよい。
【０１４６】
図５や図２４に示された構成では、表示制御基板８０において、入力バッファ回路の出力は表示制御用ＣＰＵ１０１に内蔵されているＩ／Ｏポートに入力されていた。しかし、図２６に示すように外付けの入力ポート１０７を介して表示制御用ＣＰＵ１０１に入力するようにしてもよい。この場合、表示制御用ＣＰＵ１０１は、データバスを介して信号を入力する。なお、割込処理で表示制御コマンドデータを受信するように構成されている場合には、ＩＮＴ信号は表示制御用ＣＰＵ１０１の割込端子に入力される。
【０１４７】
このように構成されている場合には、表示制御用ＣＰＵ１０１は、表示制御用ＣＰＵ１０１の内蔵ポートの空きがない場合や内蔵ポート有していない場合であっても、主基板３１のＣＰＵ５６が扱ったデータ論理と同一の論理で入力データを扱うことができる。
【０１４８】
図２６には主基板３１と表示制御基板８０とが示されているが、賞球制御基板３７やその他の主基板３１から制御指令を受信する基板において、ＣＰＵと入力バッファ部との間に外付けの入力ポートを設けてもよい。
【０１４９】
すなわち、特定入賞部への遊技媒体の入賞により特別遊技を行い、特別遊技の結果が所定の態様になったことにもとづいて遊技者にとって有利となる特定遊技状態に移行可能な遊技機であって、遊技の進行を制御する遊技制御手段を有する主基板と、遊技制御手段からの制御指令に応じて遊技機構成要素の制御を行う制御手段を有する他の基板とを含む構成において、主基板が、他の基板に対する情報の出力を行う情報出力手段を備え、情報出力手段は、情報を反転させずに出力する出力ポート部と出力ポート部の出力を反転させて出力する出力ドライバ部とを含み、主基板から情報を受ける他の基板は情報入力手段を含み、情報入力手段は、情報を反転させて出力する入力バッファ部と入力バッファ部の出力を反転させずに制御手段に出力する入力ポート部とを有するように構成してもよい。
【０１５０】
また、上記の各実施の形態の遊技機、すなわち図１の正面図に示されたパチンコ遊技機は、始動入賞にもとづいて可変表示部９に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第１種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第２種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第３種パチンコ遊技機であっても、本発明を適用できる。
【０１５１】
【発明の効果】
以上のように、本発明によれば、遊技機を、主基板が他の基板に対する情報の出力を行う情報出力手段を備え、情報出力手段が、他の基板に対して出力する情報として、制御指令と制御指令の取り込みを指示する取込信号とを出力し、制御指令の出力に用いる制御指令出力ポート回路および制御指令出力ドライバ回路と、取込信号の出力に用いる取込信号出力ポート回路および取込信号出力ドライバ回路とを含み、制御指令出力ポート回路が、遊技制御用マイクロコンピュータが出力する制御指令の論理を変更せずに出力し、制御指令出力ドライバ回路が、制御指令出力ポート回路が出力する制御指令の論理を反転させて出力し、取込信号出力ポート回路が、遊技制御用マイクロコンピュータが出力する取込信号の論理を変更せずに出力し、取込信号出力ドライバ回路が、取込信号出力ポート回路が出力する取込信号の論理を反転させて出力するように構成したので、設計がプログラム保守が容易になり、また、他の機種にも容易に設計の流用を行うことができる環境を提供でき、さらに、情報出力制御が容易になる効果がある。
【０１５２】
少なくとも制御指令出力ポート回路および取込信号出力ポート回路が、情報を一方向にのみ伝達可能であるように構成されている場合には、主基板の外部から信号が入り込む余地はなく、不正基板等によって不正な始動入賞信号が送り込まれる余地がなくなって不正行為を確実に防止できる。
【０１５３】
さらに、制御指令出力ドライバ回路および取込信号出力ドライバ回路も情報を一方向にのみ伝達可能であって情報出力手段が２段階で一方向性を確保するように構成されている場合には、不正行為をさらに確実に防止できる。
【０１５４】
遊技制御用マイクロコンピュータから他の基板に送信される情報が、基板間ではローアクティブであるように構成されている場合には、基板間の配線におけるトラブル等によって他の基板におけるマイクロコンピュータが誤動作することがない効果がある。
【０１５５】
制御指令が主基板から他の基板に向かう方向にのみ伝達可能であるように構成されている場合には、他の基板に不正改造が加えられてたり、不正信号を発生する不正基板が基板間に取り付けられても、不正な信号が主基板側に伝わることはない。
【０１５６】
主基板から情報を受ける他の基板が情報入力手段を備え、情報入力手段が入力した情報の論理を反転させてマイクロコンピュータに出力するように構成されている場合には、設計がプログラム保守が容易になり、また、他の機種にも容易に設計の流用を行うことができる効果がある。
【０１５７】
情報入力手段が、情報の受信部にノイズフィルタ回路を有し、さらにノイズフィルタ回路の出力側にヒステリシス特性を備えた素子であって入力した情報の論理を反転する回路素子を有するように構成されている場合には、主基板から制御手段が搭載された他の基板に対してより確実に制御指令を伝えることができ、常に適正な遊技を行うことができる効果がある。
【図面の簡単な説明】
【図１】パチンコ遊技機を正面からみた正面図である。
【図２】パチンコ遊技機の遊技盤を正面からみた正面図である。
【図３】パチンコ遊技機を背面からみた背面図である。
【図４】遊技制御基板（主基板）の回路構成を示すブロック図である。
【図５】主基板の表示制御コマンドデータ出力部および表示制御基板の回路構成例を示すブロック図である。
【図６】主基板における基本回路のメイン処理を示すフローチャートである。
【図７】特別図柄プロセス処理のプログラムの一例を示すフローチャートである。
【図８】主基板から表示制御基板に送信される表示制御コマンドデータを示す説明図である。
【図９】表示制御コマンドデータの送出タイミングを示すタイミング図である。
【図１０】表示制御コマンドデータの一例を示す説明図である。
【図１１】メイン処理における表示制御データ設定処理を示すフローチャートである。
【図１２】メイン処理における表示制御データ出力処理を示すフローチャートである。
【図１３】表示制御用ＣＰＵが主基板から送信された表示制御コマンドを取り込むタイミングの例を示すタイミング図である。
【図１４】表示制御コマンド受信処理を示すフローチャートである。
【図１５】賞球制御基板とそれに関連する構成要素を示すブロック図である。
【図１６】賞球制御コマンドのビット構成を示す説明図である。
【図１７】賞球制御コマンドデータの出力の様子を示すタイミング図である。
【図１８】入賞球信号処理を示すフローチャートである。
【図１９】入賞球信号処理を示すフローチャートである。
【図２０】入賞球信号処理におけるエラー処理を示すフローチャートである。
【図２１】データ出力処理の賞球制御コマンド出力処理部分を示すフローチャートである。
【図２２】賞球制御コマンド受信処理を示すフローチャートである。
【図２３】賞球制御用ＣＰＵが主基板から送信された賞球制御コマンドを取り込むタイミングの例を示すタイミング図である。
【図２４】主基板の表示制御コマンドデータ出力部および表示制御基板の他の回路構成例を示すブロック図である。
【図２５】賞球制御基板とそれに関連する構成要素の他の構成例を示すブロック図である。
【図２６】主基板の表示制御コマンドデータ出力部および表示制御基板のさらに他の回路構成例を示すブロック図である。
【符号の説明】
１パチンコ遊技機
３１主基板
３７賞球制御基板
５３基本回路
５６ＣＰＵ
８０表示制御基板
１０１表示制御用ＣＰＵ
１０５入力バッファ回路
１０７入力ポート
３７１賞球制御用ＣＰＵ
３７３入力バッファ回路
５７１，５７２，５７４Ａ，５７４Ｂ出力ポート
６１１，６１２，６１３Ａ，６１３Ｂ出力ドライバ回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a gaming machine such as a pachinko gaming machine or a coin gaming machine in which a game is performed in accordance with a player's operation, and in particular, a game capable of shifting to a specific gaming state that is advantageous to the player when a predetermined condition is satisfied. Related to the machine.
[0002]
[Prior art]
As a gaming machine, a game medium such as a game ball is launched into a game area by a launching device, and when a game medium wins a prize area such as a prize opening provided in the game area, a predetermined number of prize balls are paid out to the player. There is something to be done. Further, a variable display unit capable of changing the display state is provided, and is configured to give a predetermined game value to the player when the display result of the variable display unit becomes a predetermined specific display mode There is.
[0003]
The display result of the variable display unit that displays the special symbol is a combination of a specific display mode that is determined in advance. Note that the game value is the right that the state of the variable winning ball device provided in the gaming area of the gaming machine is advantageous for a player who is likely to win a ball, or the advantageous state for a player. It is to generate.
[0004]
When the big hit occurs, for example, the big winning opening is opened a predetermined number of times, and the game shifts to a big hit gaming state where the hit ball is easy to win. And in each open period, if there is a prize for a predetermined number (for example, 10) of the big prize opening, the big prize opening is closed. And the number of times the special winning opening is opened is fixed to a predetermined number (for example, 16 rounds). An opening time (for example, 29.5 seconds) is determined for each opening, and even if the number of winnings does not reach a predetermined number, the big winning opening is closed when the opening time elapses. Further, when a predetermined condition (for example, winning in the V zone provided in the big prize opening) is not established at the time when the big prize opening is closed, the big hit gaming state is ended.
[0005]
In addition, among the combinations of display modes other than the “big hit” combination, the variable display in which the display result has already been derived and displayed at the stage where some of the display results of the plurality of variable display units have not yet been derived and displayed. A state in which the display mode of the part satisfies a display condition that is a combination of specific display modes is called “reach”. Then, if the display result of the identification information variably displayed on the variable display portion does not satisfy the condition of “reach”, it becomes “missing”, and the variable display state ends. A player plays a game while enjoying how to generate a big hit.
[0006]
The game progress in the gaming machine is controlled by game control means such as a microcomputer. The identification information, character image, and background image displayed on the variable display device are controlled by display control means that operates in accordance with display control command data from the game control means. In general, the identification information, character image, and background image displayed on the variable display device are a display control microcomputer and a video display processor that generates image data in accordance with instructions from the microcomputer and transfers the image data to the variable display device side ( VDP), the program capacity of the display control microcomputer is large.
[0007]
Therefore, the microcomputer of the game control means with limited program capacity cannot be used as the microprocessor for controlling the identification information displayed on the variable display device, and the display is different from the microcomputer of the game control means. A control microcomputer (display control means) is used. Therefore, the game control means for controlling the progress of the game needs to transmit a display control command to the display control means. Then, generation of image data such as identification information is performed by the display control means.
[0008]
When it is detected that a winning area has been won, a predetermined number of game media for each winning area are paid out to the player as a winning ball. Since the game medium is paid out by the payout mechanism, the main control means of the gaming machine instructs the payout mechanism the number of prize balls corresponding to the winning. The payout mechanism pays out the number of game media according to the instruction. The payout mechanism is generally controlled by prize ball control means mounted on the prize ball control board. Since the progress of the game is controlled by game control means mounted on the main board, the number of winning balls based on winning is determined by the game control means and transmitted to the winning ball control board.
[0009]
Furthermore, in order to increase the gaming effect, a speaker is provided in the gaming machine, and various sound effects are emitted from the speaker as the game progresses. In addition, light emitters such as lamps and LEDs are provided on the game board, and these light emitters are turned on and off as the game progresses in order to enhance the gaming effect. In that case, in order to perform voice control and lamp / LED lighting / extinction control, a voice control board equipped with voice control means is provided separately from the game control means, or a light emitter control board equipped with light emitter control means May be provided separately from the game control means, and a signal for control may be sent from the game control means to the sound control means and the light emitter control means as the game progresses.
[0010]
[Problems to be solved by the invention]
As described above, when the display control means, the prize ball control means, and other control means are mounted on a board different from the main board on which the game control means is mounted, control is performed from the main board to each board. However, it is desirable that the signal be low active between the substrates. This is because when a disconnection occurs between the substrates, it is generally detected that a high level signal has been input on the input side. Therefore, if the signal is disconnected on the input side, it is not considered that the signal has become active on the input side. The game control means is constituted by a microcomputer, but since a digital value of “1” or “0” is handled in the microcomputer, it is generally treated as “1” when the signal is on and “0” when it is off. Therefore, when a signal output from the microcomputer is sent to another board, an inverting circuit for inverting the logic is provided on the output side of the main board.
[0011]
Then, in other boards that receive signals from the main board, for example, when a microcomputer is mounted, they must be handled as “0” when the signal is on and “1” when the signal is off. As a result, even if the same data is used, the microcomputer mounted on the main board and the microcomputer mounted on another board must be processed as data of opposite logic. For example, data “05 (H)” on the main board side must be treated as “FA (H)” on the other board side. That is, there is a problem that an error is likely to occur at the time of design because the interpretation of data is different if the control board is different in one gaming machine. In addition, there is a problem that it is difficult to maintain a program when it needs to be maintained. Furthermore, there are many cases where it is necessary to rework some programs when diverting the program to other models, but there is a problem that errors are likely to occur even in the reworking work.
[0012]
Accordingly, an object of the present invention is to provide a gaming machine in which design can be easily maintained by a program, and further, the design can be easily diverted to other models.
[0013]
[Means for Solving the Problems]
The gaming machine according to the present invention is capable of performing a special game by winning a game medium in a specific winning section, and can shift to a specific gaming state that is advantageous to the player based on the result of the special game being in a predetermined mode. A gaming machine that controls the progress of the game Game control microcomputer A main board having Game control microcomputer Control gaming machine components in response to control commands from Microcomputer The main board is provided with information output means for outputting information to the other board, The information output means outputs a control command and a capture signal instructing the capture of the control command as information to be output to another substrate, and a control command output port circuit and a control command output driver used for the output of the control command Circuit, and a capture signal output port circuit and a capture signal output driver circuit used to output the capture signal. The control command output port circuit does not change the logic of the control command output by the game control microcomputer. The control command output driver circuit inverts and outputs the logic of the control command output from the control command output port circuit, and the capture signal output port circuit outputs the capture signal output from the game control microcomputer. Output without changing the logic, the capture signal output driver circuit inverts the logic of the capture signal output by the capture signal output port circuit and outputs it It is characterized by that.
In addition, other substrates Game control microcomputer from Control command The payout device for paying out game media according to the game Discharge control microcomputer A full control unit that outputs a detection signal based on detecting that the storage unit storing the game medium is in a full state, and a detection signal from the full state detection unit Is capable of outputting a signal indicating prohibition of the payout operation of the payout device from the main board to the payout control board based on the input of the detection signal from the full tank detection means. It may be configured.
In addition, other substrates Game control microcomputer from Control command The payout device for paying out game media according to the game Discharge control microcomputer And a payout game medium detecting means for outputting detection information based on the detection of the game medium paid out by the payout device, and the detection information output by the payout game medium detecting means is: Main board has Game control microcomputer And the payout control board has Discharge control microcomputer It may be configured to be input to.
Also, Game control microcomputer Output via information output means Display control commands are output as control commands, and display control commands May be composed of 2 bytes.
[0014]
The gaming machine is at least Control command output port circuit and capture signal output port circuit Is configured so that information can be transmitted in only one direction.
[0015]
further, Control command output driver circuit and capture signal output driver circuit Alternatively, information may be transmitted only in one direction.
[0016]
Game control microcomputer The information transmitted from one to the other substrates is preferably configured to be low active between the substrates.
[0017]
The gaming machine may be configured such that the control command can be transmitted only in the direction from the main board to another board.
[0018]
The other board that receives information from the main board has information input means, and the information input means inverts the logic of the input information. Microcomputer Configured to output.
[0019]
The information input means has a noise filter circuit in the information receiving section, and further has a circuit element that has a hysteresis characteristic on the output side of the noise filter circuit and inverts the logic of the input information. There may be.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, the overall configuration of a pachinko gaming machine that is an example of a gaming machine will be described. 1 is a front view of the pachinko gaming machine 1 as seen from the front, FIG. 2 is an overall rear view showing the internal structure of the pachinko gaming machine 1, and FIG. 3 is a rear view of the gaming board of the pachinko gaming machine 1 as seen from the back. Here, a pachinko gaming machine is shown as an example of a gaming machine, but the present invention is not limited to a pachinko gaming machine, and may be, for example, a coin gaming machine.
[0021]
As shown in FIG. 1, the pachinko gaming machine 1 has a glass door frame 2 formed in a frame shape. There is a hitting ball supply tray 3 on the lower surface of the glass door frame 2. Below the hitting ball supply tray 3, there are provided an extra ball receiving tray 4 for storing prize balls overflowing from the hitting ball supply tray 3 and a hitting operation handle (operation knob) 5 for firing the hitting ball. A game board 6 is detachably attached to the rear side of the glass door frame 2. A game area 7 is provided on the front surface of the game board 6.
[0022]
Near the center of the game area 7, there is provided a variable display device 8 including a variable display unit 9 for variably displaying a plurality of types of symbols and a variable display 10 using 7 segment LEDs. In this embodiment, the variable display section 9 has three symbol display areas of “left”, “middle”, and “right”. A passing gate 11 for guiding a hit ball is provided on the side of the variable display device 8. The hit ball that has passed through the passing gate 11 is guided to the start winning opening 14 through the ball outlet 13. In the passage between the passage gate 11 and the ball exit 13, there is a gate switch 12 that detects a hit ball that has passed through the passage gate 11. The winning ball that has entered the start winning opening 14 is guided to the back of the game board 6 and detected by the start opening switch 17. A variable winning ball device 15 that opens and closes is provided below the start winning opening 14. The variable winning ball device 15 is opened by a solenoid 16.
[0023]
An open / close plate 20 that is opened by a solenoid 21 in a specific gaming state (big hit state) is provided below the variable winning ball device 15. In this embodiment, the opening / closing plate 20 is a means for opening and closing the special winning opening. Of the winning balls guided from the opening / closing plate 20 to the back of the game board 6, the winning ball entering one (V zone) is detected by the V count switch 22. A winning ball from the opening / closing plate 20 is detected by the count switch 23. At the bottom of the variable display device 8, a start winning memory display 18 having four display units for displaying the number of winning balls that have entered the start winning opening 14 is provided. In this example, with the upper limit being four, each time there is a start prize, the start prize storage display 18 increases the number of lit display units one by one. Then, each time the variable display of the variable display unit 9 is started, the lit display unit is reduced by one.
[0024]
The game board 6 is provided with a plurality of winning openings 19, 24. Decorative lamps 25 blinking during the game are provided around the left and right sides of the game area 7, and an outlet 26 for absorbing a hit ball that has not won a prize is provided below. Two speakers 27 that emit sound effects are provided on the left and right upper portions outside the game area 7. On the outer periphery of the game area 7, a game effect LED 28a and game effect lamps 28b and 28c are provided.
[0025]
In this example, a prize ball lamp 51 that is lit when the prize ball is paid out is provided in the vicinity of one speaker 27, and a ball break lamp 52 that is lit when the supply ball is cut is provided in the vicinity of the other speaker 27. Is provided. Further, FIG. 1 also shows a card unit 50 that is installed adjacent to the pachinko gaming machine 1 and enables lending of a ball by inserting a prepaid card.
[0026]
The card unit 50 has a usable indicator lamp 151 indicating whether or not it is in a usable state, and when the remaining amount information recorded in the card has a fraction (a number less than 100 yen), the fraction is indicated as a hitting tray. 3, a fraction display switch 152 for displaying on a frequency display LED provided in the vicinity of 3, a connecting table direction indicator 153 indicating which side of the pachinko gaming machine 1 corresponds to the card unit 50, in the card unit 50 Check the card insertion indicator lamp 154 indicating that a card is inserted, the card insertion slot 155 into which a card as a recording medium is inserted, and the mechanism of the card reader / writer provided on the back of the card insertion slot 155. In some cases, a card unit lock 156 is provided for releasing the card unit 50.
[0027]
The hit ball fired from the hit ball launching device enters the game area 7 through the hit ball rail, and then descends the game area 7. When the hit ball is detected by the gate switch 12 through the passing gate 11, the display number of the variable display 10 changes continuously. Further, when the hit ball enters the start winning opening 14 and is detected by the start opening switch 17, the symbol in the variable display portion 9 starts to rotate if the variation of the symbol can be started. If it is not in a state where the change of the symbol can be started, the start winning memory is increased by one. The start winning memory will be described in detail later. The rotation of the image in the variable display unit 9 stops when a certain time has elapsed. If the combination of images at the time of the stop is a combination of jackpot symbols, the game shifts to a jackpot gaming state. That is, the opening / closing plate 20 is opened until a predetermined time elapses or a predetermined number (for example, 10) of hit balls wins. When the hit ball enters the specific winning area while the opening / closing plate 20 is opened and is detected by the V count switch 22, a right to continue is generated and the opening / closing plate 20 is opened again. The generation of the continuation right is allowed a predetermined number of times (for example, 15 rounds).
[0028]
When the combination of images in the variable display section 9 at the time of stop is a combination of jackpot symbols with probability fluctuations, the probability of the next jackpot increases. That is, it becomes a more advantageous state for the player in a high probability state.
Further, when the stop symbol on the variable display 10 is a predetermined symbol (winning symbol), the variable winning ball device 15 is opened for a predetermined time. Further, in the high probability state, the probability that the stop symbol in the variable display 10 becomes a winning symbol is increased, and the opening time and the number of times of opening of the variable winning ball device 15 are increased.
[0029]
Next, the structure of the back surface of the pachinko gaming machine 1 will be described with reference to FIG.
On the back surface of the variable display device 8, as shown in FIG. 2, a prize ball tank 38 is provided above the mechanism plate 36, and the prize ball is placed from above in a state where the pachinko gaming machine 1 is installed on the gaming machine installation island. It is supplied to the prize ball tank 38. The prize balls in the prize ball tank 38 pass through the guide rod 39 and reach the ball dispensing device.
[0030]
The mechanism plate 36 includes a variable display control unit 29 for controlling the variable display unit 9 via the relay board 30, a game control board (main board) 31 covered with a board case 32 and mounted with a game control microcomputer, etc. A relay board 33 for relaying signals between the variable display control unit 29 and the game control board 31, and a prize ball control board 37 on which a prize ball control microcomputer for performing payout control of prizes is mounted. Has been. Further, the mechanism plate 36 includes a ball hitting device 34 that uses the rotational force of the motor to hit the game area 7, game effect lamps / LEDs 28 a, 28 b, 28 c, prize ball lamps 51, and ball break lamps 52. A lamp control board 35 for sending signals is installed.
[0031]
FIG. 3 is a rear view of the game board of the pachinko gaming machine 1 as seen from the back. On the back surface of the game board 6, as shown in FIG. 3, a winning ball collective cover 40 is provided for guiding the winning balls that have won the winning holes and the winning ball devices along a predetermined winning path. Among the winning balls led to the winning ball collective cover 40, those that win a prize through the opening / closing plate 20 pay out a relatively large number of prize balls (for example, 15) by a ball paying device (not shown in FIG. 3). To be controlled. Those that win a prize through the start winning opening 14 are controlled so that the ball payout device pays out a relatively small number of prize balls (for example, 6). And what was won through the other winning opening 24 and the winning ball device is controlled such that the ball payout device pays out a relatively medium number of prize balls (for example, 10). In FIG. 3, the relay board 33 is illustrated.
[0032]
In order to perform the winning ball payout control, signals from the winning ball detection switch 99, the start port switch 17 and the V count switch 22 are sent to the main board 31. A winning ball is detected by the winning ball detection switch 99, but when the ON signal of the winning ball detection switch 99 is sent to the main board 31, a winning ball control command is sent from the main board 31 to the winning ball control board 37. It is done. For example, when the winning ball detection switch 99 is turned on in response to the start port switch 17 being turned on, a winning ball control command indicating the number of winning balls “6” is output, corresponding to turning on the count switch 23 or the V count switch 22. When the winning ball detection switch 99 is turned on, a winning ball control command indicating the number of winning balls “15” is output. If the winning ball detection switch 99 is turned on when those switches are not turned on, a winning ball control command indicating the number of winning balls “10” is output.
[0033]
FIG. 4 is a block diagram illustrating an example of a circuit configuration in the main board 31. 4 also shows a prize ball board 37, a lamp control board 35, a sound control board 70, a launch control board 91, and a display control board 80. On the main board 31, a basic circuit 53 that controls the pachinko gaming machine 1 according to a program, and signals from the gate switch 12, the start port switch 17, the V count switch 22, the count switch 23, and the winning ball detection switch 99 are sent to the basic circuit 53 Switch circuit 58 applied to the motor, solenoid 16 for opening / closing the variable winning ball apparatus 15 and solenoid circuit 59 for driving the solenoid 21 for opening / closing the opening / closing plate 20 in accordance with a command from the basic circuit 53, and turning on and off of the start memory display 18 A lamp / LED circuit 60 for driving the variable display 10 by the 7-segment LED and the decorative lamp 25 is included.
[0034]
Further, according to the data given from the basic circuit 53, the jackpot information indicating the occurrence of the jackpot, the effective start information indicating the number of start winning balls used for the variable display start of the variable display unit 9, and the fact that the probability variation has occurred. An information output circuit 64 is provided for outputting the probability variation information and the like to a host computer such as a hall management computer.
[0035]
The basic circuit 53 includes a ROM 54 that stores a game control program and the like, a RAM 55 that is used as a work memory, a CPU 56 that performs a control operation according to a control program, and an I / O port unit 57. Note that the ROM 54 and RAM 55 may be built in the CPU 56.
[0036]
Further, an initial reset circuit 65 for resetting the basic circuit 53 when the power is turned on is provided on the main board 31, and a reset pulse is given to the basic circuit 53 periodically (for example, every 2 ms) to start a game control program. A reset circuit 66 for re-execution from the start address, and an address for outputting a signal for selecting any I / O port of the I / O port unit 57 by decoding the address signal given from the basic circuit 53 A decoding circuit 67 is provided.
Note that there is also switch information input to the main board 31 from the ball dispensing device 97, but these are omitted in FIG.
[0037]
A ball hitting device for hitting and launching a game ball is driven by a drive motor 94 controlled by a circuit on the launch control board 91. Then, the driving force of the drive motor 94 is adjusted according to the operation amount of the operation knob 5. That is, the circuit on the firing control board 91 is controlled so that the hit ball is fired at a speed corresponding to the operation amount of the operation knob 5.
[0038]
FIG. 5 is a block diagram showing a circuit configuration in the display control board 80 together with a CRT 82 that realizes the variable display unit 9 and an information output part of the main board 31. The display control CPU 101 operates according to a program stored in the control data ROM 102 and receives display control command data when an INT signal is input from the main board 31. Then, display control of the screen displayed on the CRT 82 is performed according to the received display control command data. Specifically, a command corresponding to the display control command data is given to the VDP 103. The VDP 103 reads out necessary data from the character ROM 86. The VDP 103 generates image data to be displayed on the CRT 82 in accordance with the input data, and stores the image data in the VRAM 87. The image data in the VRAM 87 is converted into R, G, and B signals, converted into analog signals by the DA conversion circuit 104, and output to the CRT 82.
[0039]
In FIG. 5, a reset circuit 83 for resetting the VDP 103, an oscillation circuit 85 for supplying an operation clock to the VDP 103, a character ROM 86 for storing frequently used image data, and an input for inputting display control command data A buffer circuit 105 is also shown. The frequently used image data stored in the character ROM 86 is, for example, a person, animal, or an image made up of characters, figures, symbols, or the like displayed on the CRT 82.
[0040]
In this embodiment, an output driver circuit (output buffer circuit) 611 using a transistor is provided on the output side of the output port 571 that outputs a display control command on the main board 31 side. In addition, an output driver circuit (output buffer circuit) 612 using a transistor is provided on the output side of the output port 572 that outputs the INT signal.
[0041]
In general, the logic of input data and the logic of output data are the same at the output port. Since the output driver circuits 611 and 612 invert the logic of the input data and output the data, the data “1” from the CPU 56 is output from the output ports 571 and 572 as a high level signal, but the output driver circuit 611. Thus, a low level signal is sent from the main board 31. Therefore, if the CPU 56 handles the data with the on state being “1”, the on state is transmitted as a low level between the substrates.
[0042]
An input buffer circuit 105 based on 74HC240, for example, is provided in the display control command input section of the display control board 80. Note that 74HC240 is an element that inverts the logic of the input signal and output signal, but any element other than 74HC240 can be applied to the input buffer circuit 105 as long as it is an element that inverts the input / output logic. For example, a signal transmitted as a low level between the substrates is input to the display control CPU 101 as a high level signal, that is, “1”. As a result, the display control CPU 101 can handle input data with the same logic as the data logic handled by the CPU 56 of the main board 31. Therefore, errors during design and errors during program maintenance due to differences in data interpretation can be eliminated.
[0043]
Each element in the input buffer circuit 105 can pass signals only in the direction from the main board 31 to the display control board 80. Therefore, there is no room for signals to be transmitted from the display control board 80 side to the main board 31 side. Therefore, even if unauthorized modification is added to the circuit in the display control board 80, a signal output by the unauthorized modification is not transmitted to the main board 31 side.
[0044]
Furthermore, the output driver circuits 611 and 612 on the main board 31 on the signal output side allow signals to pass only in one direction. Therefore, there is no room for a signal to enter from the outside of the main board 31, and there is no room for an illegal start winning signal to be sent by an illegal board or the like, so that illegal acts can be prevented more reliably. In addition, since the output ports 571 and 572 are basically configured so that only the output can be performed, the unidirectionality of the signal is ensured in two stages together with the output driver circuits 611 and 612. In order to ensure the unidirectionality of the output ports 571 and 572, a general-purpose input / output port is not set for output in the initial setting of the software, but a unidirectional element such as 74HC273 (D flip-flop). Are used as output ports 571 and 572.
[0045]
In the main board 31, the output port 571 and the output buffer circuit 611 for outputting command data and the output port 572 and the output buffer circuit 612 for outputting an INT signal are different systems. Therefore, command output control of the CPU 56 is simplified. Further, even if noise due to signal level changes in the data line occurs, the influence of such noise on the INT signal line is reduced.
[0046]
Next, the operation of the gaming machine will be described.
FIG. 6 is a flowchart showing the operation of the basic circuit 53 on the main board 31. As described above, this processing is started, for example, every 2 ms by a reset pulse generated by the periodic reset circuit 66. When the basic circuit 53 is activated, the basic circuit 53 first sets the clock monitor register built in the CPU 56 to the clock monitor enable state in order to enable the clock monitor control (step S1). Note that the clock monitor control is a control that automatically generates a reset within the CPU 56 when a drop or stop of the input clock signal is detected.
[0047]
Next, the CPU 56 performs a stack setting process for setting the designated address of the stack pointer (step S2). In this example, 00FFH is set in the stack pointer. Then, a system check process is performed (step S3). In the system check process, the CPU 56 determines whether or not an error is included in the RAM 55. If the error is included, the CPU 56 performs a process such as initializing the RAM 55.
[0048]
Next, after performing processing for setting command data sent to the display control board 80 in a predetermined area of the RAM 55 (display control data setting processing: step S4), processing for outputting the command data as display control command data is performed. Performed (display control data output processing: step S5).
[0049]
Next, a process of outputting the contents of the storage area for various output data to each output port is performed (data output process: step S6). Also, the process of decrementing the lamp timer by 1 is performed, and when the lamp timer times out (= 0), the lamp data pointer is updated and a new value is set in the lamp timer (lamp timer process: step S7).
[0050]
Further, output data setting processing is performed for setting output data such as address data indicated by the lamp data pointer, jackpot information output to the hall management computer, start information, probability variation information, etc. in the storage area (step S8). Further, various abnormality diagnosis processes are performed by the self-diagnosis function provided in the pachinko gaming machine 1, and an alarm is issued if necessary according to the result (error process: step S9).
[0051]
Next, a process of updating each counter indicating each determination random number such as a big hit determination random number used for game control is performed (step S10).
[0052]
Next, the CPU 56 performs special symbol process processing (step S11). In the special symbol process control, corresponding processing is selected and executed according to a special symbol process flag for controlling the pachinko gaming machine 1 in a predetermined order according to the gaming state. The value of the special symbol process flag is updated during each process according to the gaming state. Also, normal symbol process processing is performed (step S12). In the normal symbol process, the corresponding process is selected and executed in accordance with the normal symbol process flag for controlling the variable display 10 using the 7-segment LED in a predetermined order. The value of the normal symbol process flag is updated during each process according to the gaming state.
[0053]
Further, the CPU 56 inputs the states of the gate sensor 12, the start port sensor 17 and the count sensor 23 via the switch circuit 58, and determines whether or not each winning port or winning device has been won (switch processing: step S13). ). Also, when the voice timer is decremented by 1 and the voice timer times out (= 0), the voice data pointer is updated and a new value is set in the voice timer. Then, the data at the address indicated by the audio data pointer is sent to the audio control board 70 (audio processing: step S14).
[0054]
The basic circuit 53 further performs a process of updating the display random number (step S15). That is, a counter for generating a symbol for determining symbols, a counter for generating a random number for reach determination, and the like are counted up (1 addition).
[0055]
The basic circuit 53 performs signal processing with the prize ball substrate 37 (step S16). That is, when a predetermined condition is satisfied, a prize ball number signal is output to the prize ball substrate 37. The prize ball control CPU mounted on the prize ball substrate 37 drives the ball payout device 97 according to the prize ball number signal.
After that, the basic circuit 53 repeats the display random number update process in step S17 until the next reset pulse is given from the periodic reset circuit 66.
[0056]
FIG. 7 is a flowchart showing an example of a special symbol process processing program in the basic circuit 53. The special symbol process shown in FIG. 7 is a specific process of step S12 in the flowchart of FIG. When performing the special symbol process, the CPU 56 of the basic circuit 53 performs any one of steps S300 to S309 shown in FIG. 7 in accordance with the value of the special symbol process flag. In each process, the following process is executed.
[0057]
Special symbol variation waiting process (step S300): Waiting for the start opening sensor 17 to be turned on after hitting the start winning opening 14 (the winning opening of the variable winning ball apparatus 15 in this embodiment). When the start sensor 17 is turned on, if the start winning memory number is not full, the start winning memory number is incremented by 1 and a big hit determination random number is extracted.
Special symbol determination process (step S301): When variable symbol special display can be started, the number of start winning memories is confirmed. If the start winning memorized number is not 0, it is determined whether to win or not depending on the value of the extracted jackpot determination random number.
Stop symbol setting process (step S302): The stop symbol of the middle left and right symbols is determined.
[0058]
Reach operation setting process (step S303): It is determined whether or not a reach operation is performed according to the value of the reach determination random number, and a variation mode of the reach operation is determined according to the value of the reach operation random number.
[0059]
All symbol variation start processing (step S304): Control is performed so that the variation display unit 9 starts variation of all symbols. At this time, the left / right middle final stop symbol and the information for instructing the variation mode are transmitted to the display control board 80. Further, when a background or character is also displayed on the variable display unit 9, control is performed so that display control command data corresponding to the background or character is sent to the display control board 80.
[0060]
All symbols stop waiting process (step S305): When a predetermined time has elapsed, control is performed so that all symbols displayed on the variable display unit 9 are stopped. Also, control is performed so that the left and right symbols are stopped at a predetermined timing until the timing of all symbols stop.
[0061]
Jackpot display processing (step S306): When the stop symbol is a combination of jackpot symbols, control is performed so that display control command data for jackpot display is sent to the display control board 80, and the internal state (process flag) is stepped. Update to shift to S307. If not, the internal state is updated to shift to step S309. The jackpot symbol combination is a combination of right and left middle symbols. Further, the display control CPU 101 of the game control board 80 displays a big hit on the variable display unit 9 in accordance with the display control command data. The jackpot display is made to notify the player of the occurrence of the jackpot.
Big winning opening opening process (step S307): Control for opening the big winning opening is started. Specifically, the counter and the flag are initialized, and the solenoid 21 is driven to open the special winning opening.
[0062]
Processing for opening a special prize opening (step S308): Control for sending display control command data for the big prize opening round display to the display control board 80, processing for confirming establishment of a closing condition for the special prize opening, and the like. If the closing condition for the big prize opening is satisfied, the internal state is updated to shift to step S307 if the end condition for the big hit gaming state is not satisfied. If the end condition for the big hit gaming state is satisfied, the internal state is updated to shift to step S309.
[0063]
Jackpot end process (step S309): A display for notifying the player that the jackpot gaming state has ended is performed. When the display is completed, the internal flag and the like are returned to the initial state, and the internal state is updated to shift to step S300.
[0064]
A module (step S5 in FIG. 6) that performs a process of sending a display control command in the game control program in accordance with the process of each step described above outputs the corresponding display control command data to the output port, and also outputs an INT signal. Is output to the output port. Further, the module for performing the output data setting process (step S8 in FIG. 6) performs setting for sending the lamp control command to the lamp control board 35 according to the timeout of the process timer, and controls the display control command data by voice control. Settings for sending to the substrate 70 are made.
[0065]
FIG. 8 is an explanatory diagram showing display control command data transmitted from the main board 31 to the display control board 80. As shown in FIG. 8, in this embodiment, display control command data is transmitted from the main board 31 to the display control board 80 through eight signal lines of display control signals CD0 to CD7. In addition, between the main board 31 and the display control board 80, a signal line for the display control signal INT for transmitting the INT signal, a + 5V and + 12V supply line for supplying power to the display control board 80, and a ground level are provided. Signal lines for supply are also wired.
[0066]
FIG. 9 is a timing chart showing the transmission timing of display control command data given from the main board 31 to the game control board 80. As shown in FIG. 9, in this embodiment, the INT signal is turned on (low level) for 2 ms after new display control command data is output. When the display control CPU 101 detects that the INT signal is turned on, the display control CPU 101 performs a process of fetching display control command data.
As will be described later, in this embodiment, since the display control command has a 2-byte configuration, the INT signal is output twice when one display control command is output. The port output counter shown in FIG. 9 is a counter used in the display control data output process (step S5) in the main process.
[0067]
FIG. 10 is an explanatory diagram of an example of display control command data. As shown in FIG. 10, each variation pattern, the left symbol should be stopped, and the left stop symbol at that time are designated by display control command data composed of 2-byte display control data CMD1 and CMD2. . In these designations, the value of the display control data CMD1 in the first byte is “60 (H)”. FIG. 10 shows only the display control command data related to the stop of the left symbol. In addition, the display control command data related to the stop of the right symbol, the display control command data related to the stop of the middle symbol, and the display of the left and right middle symbols. Display control command data, display control command data indicating reach type, display control command data for instructing the appearance of a character, display control command data for instructing the number of rounds displayed during the big hit game and the number of times of winning a big prize, etc. Yes. This command data is transmitted so that it can be received when the display is changed and the INT signal becomes low level only once for each of the first byte and the second byte.
[0068]
In this embodiment, the display control command data has a 2-byte configuration. However, even if the display control command data has a configuration exceeding 2 bytes, the processing described below can be applied.
[0069]
FIG. 11 is a flowchart showing an operation example of the display control data setting process (step S4 in the main process). In the display control data setting process, the CPU 56 first checks whether the data sending flag is set (step S411). If not set, it is checked whether or not the display control command data transmission request flag is set (step S412). If the transmission request flag is set, the transmission request flag is reset (step S413). Further, the display control command data to be sent is set in the output data storage area (step S414), and a port output request is set (step S416). The display control command data transmission request flag is set in the special symbol process. The data sending flag is set in the display control data output process described later.
[0070]
FIG. 12 is a flowchart showing the display control data output process (step S5) in the main process shown in FIG. In the display control data output process, the CPU 56 determines whether or not a port output request is set (step S421). If the port output request is set, the port output request is reset (step S422), and the contents of the port storage area (the first byte of the display control command) are output to the output port 571 (step S423). Then, the port output counter is incremented by 1 (step S424). Further, the INT signal (output port 572) is set to the low level (step S425), and the data sending flag is turned on (step S426).
[0071]
If the port output request is not set, it is determined whether or not the value of the port output counter is 0 (step S431). If the value of the port output counter is not 0, it is confirmed whether or not the value of the port output counter is 1 (step S432). When the value of the port output counter is 1, since the INT signal is turned off for the first byte of the display control command, the INT signal is turned off (= 1) (step S433). Also, the value of the port output counter is incremented by 1 (step S434).
[0072]
When the value of the port output counter is 2 (step S435), the output timing of the second byte of the display control command is reached, so the contents of the port storage area (second byte of the display control command) are output. It outputs to 571 (step S436). Then, the port output counter is incremented by 1 (step S437). Further, the INT signal (output port 572) is set to low level (step S438).
[0073]
When the value of the port output counter is not 2, that is, when it is 3, the INT signal OFF timing related to the second byte of the display control command is reached, so the value of the port output counter is cleared ( In step S441, the INT signal is turned off (high level) (step S442). Further, the data sending flag is turned off (step S443).
[0074]
In this embodiment, the display control data output process shown in FIG. 12 is executed once every 2 ms. Therefore, as shown in FIG. 9, the data output process shown in FIG. 12 causes the situation that the INT signal becomes low for 2 ms twice when the display control command data is output.
[0075]
FIG. 13 is a timing chart showing an example of timing at which the display control CPU 101 in the display control board 80 takes in display control command data transmitted from the main board 31. As shown in FIG. 13A, when the same display control command data is received three times in succession, the display control CPU 101 executes display control processing based on the received display control command data. That is, the display control process is started at the timing (3) shown in FIG.
[0076]
In this way, the display control CPU 101 determines that the correct command has been received when receiving the same command continuously for a predetermined number of times (in this example, three times), and therefore the cable between the main board 31 and the display control board 80. Even if there is noise on the top, the influence can be avoided. In particular, even if there is INT signal noise that cannot be removed by the noise filter circuit 106 shown in FIG. 5, the influence of the noise can be prevented.
[0077]
For example, FIG. 13B shows an example in which noise occurs near the timing indicated by (2) and the display control command data at the timing (2) is destroyed. In that case, the display communication counter is cleared by the processing of steps S123 and S126 shown in FIG. When the same display control command data is fetched three times in succession (3) to (5) again, the display control CPU 101 determines that the correct command has been received. Therefore, display control is not performed based on display control command data in which an error has occurred on a cable or the like.
[0078]
The basic circuit 53 on the main board 31 performs control to change display control command data output from the main board 31 only at the display change point. Further, when the display control command data to be output is changed, a signal (INT signal) indicating that the display control command data has changed is output only for a short predetermined period (2 ms in this example). Then, the display control CPU 101 in the display control board 80 samples the display control command data at a cycle shorter than the INT signal period.
[0079]
Since the display control CPU 101 captures display control command data only in a short INT period and stops capturing display control command data when the INT signal is turned off, the influence of noise can be reduced as compared with the case of constantly capturing data. it can. For example, as shown in FIG. 13C, even if noise is added to the INT signal and the INT signal that is originally in the off state is turned on (timing (1) '), the noise disappears. The INT signal later returns to the off state, and in the INT signal off state, the display control CPU 101 clears the display communication counter and does not take in the display control command data. Therefore, erroneous display control command data is never received.
[0080]
As described above, in this embodiment, if the same command can be received a plurality of times in succession, it is determined that the correct command has been received, so that the influence of noise can be prevented by software and the command reception period can be displayed. By limiting to a short period after the change, the influence of noise is more effectively prevented.
[0081]
In the above embodiment, the INT signal is prepared separately from the 8-bit display control command data. However, the display control command data may be 7 bits, and the INT signal may be assigned to the remaining 1 bit in 1 byte. That is, display control command data is assigned to bits 6 to 0 (D6 to D0) in one byte, and an INT signal is assigned to bit 7 (D7). When the display control command is configured as such, only one output port (8-bit configuration) can be allocated to display control in the basic circuit 53 of the main board 31.
[0082]
FIG. 14 is a flowchart showing display control command reception processing executed by the display control CPU 101. This process is activated by, for example, a timer interrupt. In the display control command receiving process, the display control CPU 101 reads 1-byte data from the input port assigned to display control command data input (step S121). Next, the state of the INT signal is read from the input port assigned to the input of the INT signal (step S122). As described above, the INT signal is set to a low level when the basic circuit 53 of the main board 31 outputs new display control command data.
[0083]
If the INT signal is off, the display communication counter is cleared (step S126). The display communication counter is used to count the number of display control command data receptions when the INT signal is on.
[0084]
If the INT signal is on, it is confirmed whether the received display control command data is the same as the command data received immediately before (200 μs before) (step S123). If not, the display communication counter is cleared (step S126). If they are the same, it is confirmed whether or not the display communication counter has reached a predetermined maximum value (MAX) (step S124).
[0085]
If the maximum value has not been reached, the value of the display communication counter is incremented by 1 (step S125). Here, the maximum value is a value larger than a value (3 in this example) that is determined to have received display control command data reliably, and is used for the purpose of, for example, counting the number of receptions in 2 ms. It is done.
[0086]
Next, the display control CPU 101 checks whether or not the display communication counter has reached “3” (step S127). If it is “3”, a communication end flag is set (step S128), and the received display control command data is stored in the received command storage area (step S129). The received display control command data is stored in the work area (step S130). If it is not “3”, the read display control command data is stored in the work area without setting the communication end flag (step S130). The data stored in the work area is used in step S123 in the next interrupt process.
[0087]
When the communication end flag is set, processing such as display switching is performed based on the display control command data stored in the received command storage area.
As described above, reception of the display control command shown in FIG. 13 is realized.
[0088]
Here, the INT signal is turned on for 2 ms, but the ON period of the INT signal is not limited to 2 ms, and may be, for example, 4 ms. Further, the display control CPU 101 determines that the display control command data can be received when the same display control command data is fetched three times in succession, but other values may be adopted as the continuous count.
[0089]
In the above embodiment, the display control CPU 101 is configured to capture the INT signal from the input port and capture the display control command data when the INT signal is active. The present invention can be applied even when the INT signal is connected to the interrupt terminal and the display control command data is received by the interrupt process. That is, even in such a configuration, output driver circuits 611 and 612 that invert the logic are provided on the output side of the output ports 571 and 572 on the main board 31, and the logic is inverted on the input side of the display control board 80. An input buffer circuit 105 may be provided.
[0090]
FIG. 15 is a block diagram showing the prize ball control board 37 and parts related thereto. As shown in FIG. 15, detection signals from the winning ball detection switch 99 and the full tank switch 402 are input to the I / O port 57 of the main board 31 via the relay board 71. The winning ball discharge solenoid 127 drives a ball stop member provided in the middle of the winning ball flow path on the back of the game board, and the winning ball detection switch is in a state where the winning ball is stopped on the ball stopping member. In 99, a winning ball is detected. Further, the full tank switch 402 is a switch for detecting a full tank of the surplus ball receiving tray 4.
[0091]
Detection signals from the ball break detection switch 167 and the ball break switch 187 are input to the I / O port 57 of the main board 31 via the relay board 72 and the relay board 71. The out-of-ball detection switch 167 is a switch that detects a shortage of replenishment balls in the prize ball tank 38, and the out-of-ball switch 187 is a switch that detects the presence or absence of a prize ball in the prize ball path.
[0092]
When the detection signal from the ball break detection switch 167 or the ball break switch 187 indicates that the ball is out of ball or the detection signal from the full tank switch 402 indicates that the ball is full, A prize ball control command instructing prohibition of ball lending is transmitted. Upon receiving a prize ball control command for instructing ball lending prohibition, the prize ball control CPU 371 of the prize ball control board 37 stops the ball lending process.
[0093]
Further, a detection signal from the prize ball count switch 301A for detecting the prize ball actually paid out is also input to the I / O port 57 of the main board 31 via the relay board 72 and the relay board 71. Further, a drive signal from the I / O port 57 of the main board 31 to the winning ball discharge solenoid 127 is supplied to the winning ball discharge solenoid 127 via the relay board 71.
The prize ball count switch 301A is provided in the prize ball mechanism portion of the ball dispensing device 97 and detects the prize ball actually paid out.
[0094]
On the main board 31 side, a transistor output driver circuit 613A is provided on the output side of an output port 574A that outputs prize ball control command data. Further, an output driver circuit 613B using a transistor is provided on the output side of the output port 574B for outputting the INT signal. In general, the logic of input data and the logic of output data are the same at the output port. Since the output driver circuit 613A inverts and outputs the logic of the input data, the data “1” from the CPU 56 is output as a high level signal from the output port 574A, but the output driver circuit 613A outputs a low level signal. A signal is sent from the main board 31. Therefore, if the CPU 56 handles the data with the on state being “1”, the on state is transmitted as a low level between the substrates.
[0095]
When there is a prize, a prize ball control command indicating the number of prize balls is input to the prize ball control board 37 from the main board 31 via the output ports 574A and 574B and the output driver circuits 613A and 613B. The prize ball control command indicating the number of prize balls is first input to the input buffer circuit 373 of 74HC240 on the prize ball control board 37, for example. Note that 74HC240 is an element that inverts the logic of the input signal and the output signal, but any element other than 74HC240 can be applied to the input buffer circuit 373 as long as it is an element that inverts the input / output logic. For example, a signal transmitted as a low level between the substrates is input to the prize ball control CPU 371 as a high level signal, that is, “1”. As a result, the winning ball control CPU 371 can handle input data with the same logic as the data logic handled by the CPU 56 of the main board 31. Therefore, errors during design and errors during program maintenance due to differences in data interpretation can be eliminated.
[0096]
Each element in the input buffer circuit 373 can pass a signal only in the direction from the main board 31 toward the prize ball control board 37. Therefore, there is no room for signals to be transmitted from the prize ball control board 37 side to the main board 31 side. Therefore, even if an unauthorized modification is added to the circuit in the prize ball control board 37, a signal output by the unauthorized modification is not transmitted to the main board 31 side.
[0097]
Further, the main board 31 on the signal output side is provided with output driver circuits 613A and 613B that allow signals to pass only in one direction on the output side of the output ports 574A and 574B that output the prize ball control command data and the INT signal. ing. According to such a configuration, since a signal input from the outside to the inside of the main board 31 is blocked, it is possible to more reliably eliminate a signal line that may give a signal to the main board 31. In addition, since the output ports 574A and 574B are basically configured so that only the output can be performed, the unidirectionality of the signal is ensured in two stages together with the output driver circuits 613A and 613B.
[0098]
The winning ball control CPU 371 outputs a ball lending number signal indicating the number of lending balls to a terminal board (not shown) via the I / O port 372, and a buzzer driving signal as a buzzer board (not shown). Output to. Further, an error signal is output to the error display LED 374 via the I / O port 372. Further, signals are exchanged with a card unit (not shown in FIG. 15) via the I / O port 372.
[0099]
Further, the prize ball control board 37 receives the detection signal of the prize ball count switch 301A and the detection signal of the ball lending count switch 301C via the relay board 72. A drive signal from the prize ball control board 37 to the prize ball motor 289 is transmitted to the prize ball motor 289 of the ball dispensing apparatus via the relay board 72. The ball lending count switch 301C detects a game ball actually lent out from the ball payout device.
[0100]
In the example shown in FIG. 15, the prize ball control CPU 371 inputs a prize ball control command via the I / O port 372, but directly to the I / O port built in the prize ball control CPU 371. The output of the input buffer circuit 373 may be connected.
[0101]
FIG. 16 is an explanatory diagram showing the bit configuration of the prize ball control command. As shown in FIG. 16, bit 7 in one byte is used as an INT signal. Also, 7 bits from bit 0 to bit 6 are used as a prize ball control command data part. However, as described above, in this embodiment, the output port 574A from which bits 0 to 6 are output is different from the output port 574B from which an INT signal is output.
[0102]
The upper 3 bits of bits 0 to 6 are used as control designations. That is, if bits 6, 5 and 4 are “0, 0, 0”, normal payout designation (prize ball number output) is indicated. If “0, 0, 1” is indicated, corrected payout designation is indicated. “1, 0” indicates a ball lending prohibition designation, and “1, 1, 1” indicates a ball lending prohibition designation release. The ball lending prohibition designation is a basic circuit of the main board 31 when the surplus ball receiving tray 4 is full and the full tank switch 402 is turned on, and when the ball break detection switch 167 or the ball break switch 187 is turned on. 53. When those switches are turned off, a ball lending prohibition designation release is transmitted.
[0103]
The prize ball control command is transmitted from the main board 31 to the prize ball control board 37 via the output ports (ports D) 574A and 574B as shown in FIG. In this embodiment, as shown in FIG. 17, when prize ball control command data is output from the main board 31, the INT signal goes low for 4 ms. That is, it is transmitted so that it can be received only once for 4 ms.
[0104]
Next, winning ball signal processing in the main board 31 will be described with reference to the flowcharts of FIGS. The winning ball signal process is the process of step S16 shown in FIG. 6, and is executed once every 2 ms. First, each timer used will be described.
(1) Timer T1: It is set when the prize ball count switch 301A is turned off, and when it times out, the number of payout is checked.
(2) Timer T4: This is set when a prize ball control command is sent, and an error occurs if the prize ball count switch is not turned on once before the timeout.
(3) Timer T5: set when an error is detected, and an error is displayed until a timeout occurs.
(4) Timer T6: It is restarted repeatedly every time it times out, and if the cumulative error count exceeds a predetermined number at the time of timeout, an error that cannot be recovered occurs.
(5) Timer T7: Starts when the winning ball discharge solenoid 127 starts to be driven, and if it is not confirmed that the winning ball is discharged before the time-out, it is determined as an error.
[0105]
In the winning ball signal processing, the CPU 56 on the main board 31 first checks whether or not the timer T4 is operating (step S201). If it is in operation, it is confirmed whether or not the timer T4 has timed out (step S202). If the timer T4 times out, an error state is entered (step S203).
[0106]
If the timer T4 is not in operation or has not timed out during operation, it is confirmed whether or not the timer T6 has timed out (step S204). If it has timed out, the value of the prize ball error counter is checked (step S205). If the value of the prize ball error counter exceeds the predetermined value, an error state is entered (step S208). In an error state, the basic circuit 53 enters a halt state (HALT state). For example, an operation stop flag is set.
[0107]
If the value of the prize ball error counter does not exceed a predetermined number when the timer T6 times out, the prize ball error counter is initialized (step S206), and the timer T6 is started again (step S207).
[0108]
As will be described later, the value of the prize ball error counter is counted up when an excessive number of prize balls is detected. Therefore, if an excessive number of prize balls exceeds a predetermined number of times within the predetermined time (within the count-up time of the timer T6), the state is not canceled even by the periodic reset signal. In this way, if a configuration is made so that a halt condition does not occur immediately when an excessive prize ball error occurs, but a halt condition occurs frequently when an excessive prize ball error occurs, an error that temporarily occurs and recovers naturally The gaming machine will not become inoperable. In addition, since there are many cases where inspection or the like is often required when there are excessive prize ball errors, the gaming machine can be rendered inoperable in such a case.
[0109]
Next, the CPU 56 checks whether or not the timer T7 is operating (step S210). If it is in operation, it is confirmed whether or not the timer T7 has timed out (step S211). If the timer T7 times out, an error occurs because the winning ball is not discharged within a predetermined time after the driving of the winning ball discharge solenoid 127 is started (step S211). If the timer T7 has not timed out, it is confirmed whether or not the winning ball detection switch 99 is turned off (step S213). If it is off, the driving of the winning ball discharge solenoid 127 is stopped (step S214), and the timer T7 is stopped (step S215).
[0110]
Next, it is confirmed whether or not a prize ball paying flag is on (step S216). If it is on, the process proceeds to step S230. If the winning ball payout flag is not turned on, it is confirmed whether or not the winning ball detection switch 99 is turned on (step S216). If not, the process is terminated. If it is on, the states of the count switch 23 and the start port switch 17 are confirmed (steps S218 and S220).
[0111]
In this embodiment, 15 winning balls are paid out for winning through the big winning opening, 6 winning balls are paid out for winning through the starting winning opening 14, and the other winning openings 24 and winning ball apparatus are passed. Assume that 10 winning balls are paid out for winning. Therefore, when the count switch 23 is on, 15 is set as the planned number of prize balls (step S219), and when the start port switch 17 is on, 6 is set as the planned number of prize balls (step S221). In other cases, 10 is set as the expected number of winning balls (step S222). Setting the planned number of winning balls specifically means setting “normal payout designation” data and “number designation” in the port D storage area (see FIG. 16). The fact that the count switch 23 and the start port switch 17 are turned on is detected by the switch process (step S13) shown in FIG. 6, and this is stored in a predetermined RAM area.
[0112]
Then, the CPU 56 sets a port D output request (step S223). Also, a T4 timer is set (step S224). Here, the CPU 56 checks whether or not the winning ball detection switch 99 is turned off (step S225). If it is off, it means that the winning ball has been missed even though the winning ball discharge process has not started, and an error is determined (step S226). If there is no error, the driving of the winning ball discharge solenoid 127 is started in order to discharge the winning ball stopped at the ball stop portion in the winning ball processing apparatus (step S227).
[0113]
Then, the CPU 56 turns on the winning ball payout flag (step S228). Further, a timer T7 for monitoring winning ball discharge is started (step S229), and the process is terminated. When the winning ball signal processing is executed next, it is confirmed in step S213 that the winning ball detection switch 99 is turned off and the winning ball paying-in flag is on, so that the process proceeds from step S216 to step S230. To do.
[0114]
In step S230, the CPU 56 checks whether or not the error display flag is on. If it is on, the process proceeds to step S245. The error display flag will be described later. If the error display flag is not turned on, it waits for the prize ball count switch 301A to be turned on (step S231). When it is detected that the prize ball count switch 301A is turned on, the T4 timer is stopped (step S232). Then, it waits for the prize ball count switch 301A to be turned off (step S233), and when it is turned off, the prize ball count number is incremented by 1 (step S234).
[0115]
Then, the timer T1 is started (step S235). The timer T1 is started or restarted each time it is turned off after the output of the prize ball count switch 301A is turned on. If the prize ball count switch 301A is not turned on in step S231, it is confirmed whether or not the timer T1 is operating (step S236). If the timer T1 is operating, the CPU 56 checks whether or not the timer T1 has timed out (step S240). If not timed out, the process is terminated. When the winning ball signal processing is executed next, the winning ball paying-in flag is turned on, so that the process also proceeds from step S216 to step S230.
[0116]
The value of the timer T1 (time from the time of activation to timeout) is longer than the payout period (period from when the prize ball count switch 301A is turned on to when it is turned on) when paying out normally. It is set long. Therefore, when the payout is normally performed, the next prize ball count switch 301A is turned on (step S231) before the timer T1 times out except for the last payout. That is, when the payout is normally performed, the timer T1 times out only after the last payout is performed.
[0117]
In step S240, when the timer T1 times out, the CPU 56 compares the winning ball count number with the planned winning ball number or the corrected number (step S241). If the payout is completed normally, they match. Therefore, the prize ball payout flag is turned off and the process is terminated (step S243).
[0118]
If the winning ball count number does not match the planned winning ball number or the corrected number when the timer T1 times out, the CPU 56 checks which is greater (step S244). If the winning ball count number is less than the planned winning ball number or the corrected number, that is, if it is determined that the payout is insufficient, a correction number output request is set (step S246), and the timer T4 is started (step S247). . When the correction number output request is set, “correction payout designation” data is set in the port D storage area and “number designation” is set (see FIG. 16).
[0119]
In step S244, if the prize ball count is greater than the planned prize ball number or the corrected number, that is, if it is determined that there is an excessive payout, an error display process is performed (step S245).
[0120]
FIG. 20 is a flowchart illustrating an example of the error display process. In the error display process, the CPU 56 first checks whether or not the timer T5 is operating (step S251). If not in operation, the error display flag is turned on (step S252), and an error display request is set (step S253). Then, it is determined whether or not the generated error is an error for automatic recovery (step S254). In this embodiment, the error to be automatically restored is an excessive payout error. If it is an error to be automatically restored, a timer T5 (for example, 3 seconds) is started (step S256). Also, the value of the prize ball error counter is incremented by 1 (step S257). The value of the prize ball error counter is checked in step S205, and if the value exceeds a predetermined value within a predetermined time, a complete error state is set in which automatic recovery is not performed.
[0121]
If the timer T5 is operating in step S251, the CPU 56 checks whether or not the timer T5 has timed out (step S260). If the timeout has occurred, the error display request is reset (step S261), and the error display flag is turned off (step S262). Also, the prize ball paying flag is turned off (step S263). Therefore, the gaming machine returns to a state where the winning ball detection and the winning ball payout control can be performed again. When the error display flag is on, the game progress is interrupted.
[0122]
If it is determined in step S254 that the error is not to be automatically restored (hardware error), it waits for hardware recovery (step S255). That is, the error state of step S211 (the winning ball detection switch 99 was not turned off even though the winning ball discharge solenoid 127 was driven = the winning ball was not removed), and the error state of step S226 (winning ball discharge solenoid) For example, when the winning ball detection switch 99 is turned on even though 127 is not driven = the winning ball has been removed), for example, an error display and error notification are performed, and the halt state is maintained until the hardware failure is recovered. It is controlled to become.
[0123]
In this embodiment, the hardware error as described above is illustrated. However, if the prize ball count switch 301A remains on for a predetermined time or more, an error is generated or a prize ball operation is started. An error may occur when the prize ball count switch 301A is turned on in spite of the absence.
[0124]
FIG. 21 is a flowchart showing a prize ball control command output process portion of the data output process (step S6) in the main process shown in FIG. In the data output process related to the prize ball control command output, the CPU 56 determines whether or not the port D output request is set (step S671). The port D output request is set when the planned number of winning balls is determined in the winning ball signal processing shown in FIG. 18 (step S223).
[0125]
If the port D output request is set, the port D output request is reset (step S672), and the contents of the port D storage area are output to the output port (output port D) 574 (step S673). The prize ball control command data is set in bits 0 to 6 of the port D storage area, and 0 is set in bit 7. Then, the port D output counter is incremented by 1 (step S674).
[0126]
When the port D output request is not set, the CPU 56 determines whether or not the correction number output request is set (step S675). The correction number output request is set when it is detected in the winning ball signal processing shown in FIGS. 18 and 19 that the number of winning balls up to the planned number of winning balls has not been performed (steps S244 and S246).
[0127]
If the correction number output request is set, the correction number output request is reset (step S676), and the contents of the port D storage area are output to the output port (output port D) 574A (step S677). Then, the port D output counter is incremented by 1 (step S678).
[0128]
If neither the port D output request nor the correction number output request is set, it is determined whether or not the value of the port D output counter is 0 (step S681). If the value of the port D output counter is not 0, it is checked whether or not the value of the port D output counter is 2 (step S682). When the value of the port D output counter is not 2, that is, 1, the value of the port D output counter is incremented by 1 (step S683).
[0129]
When the value of the port D output counter is 2, the value of the port D output counter is cleared (step S684), and bit 7 of the output port (output port D) 574B is set to 1 (step S685).
[0130]
Bit 7 of the output port D is a port for outputting an INT signal given to the winning ball control board 37. Bits 0 to 6 of the output port D are ports for outputting prize ball control command data. In this embodiment, the data output process shown in FIG. 21 is executed once every 2 ms. Accordingly, as shown in FIG. 17, the prize output control command data is output by the data output process shown in FIG.
[0131]
In this example, the case where a prize ball control command including a prize ball number and a corrected number is output as a process of the prize ball control command output processing part has been described. However, “ball rental prohibition designation” and “ball rental prohibition designation cancellation” When a request for “designation” is received, a prize ball control command including them is output.
[0132]
FIG. 22 is a flowchart showing a prize ball data reception process executed by the prize ball control CPU 371. The prize ball data reception process is started by, for example, a timer interrupt. In the prize ball data receiving process, the prize ball control CPU 371 reads 1-byte data from the input port assigned to the prize ball control command (step S321). As described above, the INT signal is set to a low level when the CPU 56 of the main board 31 outputs new prize ball control command data using bits 0 to 6. Therefore, the prize ball control CPU 371 checks whether or not the INT signal is on (= 0) (step S322).
[0133]
If the INT signal is off, the prize ball communication counter is cleared (step S326). The prize ball communication counter is used for counting the number of times the prize ball control command data is received when the INT signal is on.
[0134]
If the INT signal is on, it is confirmed whether or not the received command (bits 0 to 6) is the same as the command received immediately before (for example, 500 μs before) (step S323). If they are not the same, the prize ball communication counter is cleared (step S326). If they are the same, it is confirmed whether or not the prize ball communication counter has reached a predetermined maximum value (MAX) (step S324). If the maximum value has not been reached, the value of the prize ball communication counter is incremented by 1 (step S325). Here, the maximum value is a value larger than a value (3 in this example) for determining that the winning ball control command data has been reliably received. For example, for the purpose of counting the number of receptions in 4 ms. Used.
[0135]
Next, the prize ball control CPU 371 checks whether or not the prize ball communication counter has reached “3” (step S327). If it is “3”, a communication end flag is set (step S328), and the received prize ball control command data is stored in the received command storage area (step S329). The received prize ball control command data is stored in the work area (step S330). If it is not “3”, the received prize ball control command data is stored in the work area without setting the communication end flag (step S330). Note that the data stored in the work area is used in step S323 in the next interrupt process.
[0136]
FIG. 23 is a timing chart showing an example of timing at which the prize ball control CPU 371 in the prize ball control board 37 takes in the prize ball control command transmitted from the main board 31. As shown in FIG. 23A, when the same prize ball control command data is received three times in succession, the prize ball control CPU 371 executes prize ball control based on the received prize ball control command data. That is, prize ball control is started at the timing of (3) shown in FIG.
[0137]
As described above, the winning ball control CPU 371 determines that the correct command has been received when receiving the same command continuously for a predetermined number of times (in this example, three times), and therefore, between the main board 31 and the winning ball control board 37. Even if there is noise on the cable, the effect can be avoided. For example, FIG. 23B shows an example in which noise occurs near the timing indicated by (2) and the prize ball control command data at the timing (2) is destroyed. In that case, the prize ball communication counter is cleared by the processing of steps S323 and S326 shown in FIG. Then, when the same prize ball control command data is received three times in succession (3) to (5), the prize ball control CPU 371 determines that the correct command has been received. Therefore, the winning ball control is not performed based on the winning ball control command in which an error has occurred on the cable or the like.
[0138]
Further, as in the process of step S223 in the flowchart shown in FIG. 18, the basic circuit 53 in the main board 31 performs control to transmit the prize ball control command only once. Further, when outputting the prize ball control command to be output, a signal (INT signal) indicating that the prize ball control command has changed is output only for a short predetermined period (4 ms in this example). Then, the prize ball control CPU 371 on the prize ball control board 37 samples the prize ball control command data at a cycle shorter than the INT signal period.
[0139]
The prize ball control CPU 371 takes in the prize ball control command data only in a short INT period, and stops taking in the prize ball control command data when the INT signal is turned off. Therefore, the influence of noise is reduced as compared with the case where the data is always fetched. can do. For example, as shown in FIG. 23C, even if noise is added to the INT signal and the INT signal that is originally in the off state is turned on (timing (1) '), the noise disappears. Later, the INT signal returns to the off state. In the INT signal off state, the prize ball control CPU 371 clears the prize ball communication counter and does not take in the prize ball control command data. Therefore, erroneous prize ball control command data is never received.
[0140]
As described above, in this embodiment, the signal between the substrates is made low active by the output driver circuit 613 in the main substrate 31, and the logic is inverted by the input buffer circuit 373 in the prize ball control board 37. The control CPU 371 can handle input data with the same logic as the data logic handled by the CPU 56 of the main board 31. Therefore, errors during design and errors during program maintenance due to differences in data interpretation can be eliminated.
[0141]
Incidentally, as shown in FIG. 24, a noise filter circuit 106 using an EMI filter may be provided on the input side of the input buffer circuit 105 in the display control board 80. The noise filter circuit 106 includes an EMI filter corresponding to each bit of the display control command data and each line of the INT signal. Therefore, noise in the display control command data between the main board 31 and the display control board 80 is canceled by the noise filter circuit 106. As a result, inconveniences such as displaying identification information different from the identification information that should be displayed or displaying something different from the background or character that should appear should be prevented. Therefore, even if noise is applied between the boards in the display control command, the display is performed as determined, and the game effect does not become strange or the player is not suspicious.
[0142]
Note that since the EMI filter includes a capacitance component, the waveform of the display control command data that has passed through the noise filter circuit 106 may be distorted. In this case, the input threshold is provided on the output side of the noise filter circuit 106. For example, an input buffer circuit 105 by 74HC14 having a hysteresis in voltage is provided. The input buffer circuit 105 having hysteresis can make the rise and fall of the output waveform steep even if the input waveform rises and falls gently. That is, the waveform of the display control command input to the display control CPU 101 does not become distorted.
[0143]
Further, as shown in FIG. 25, a noise filter circuit 376 using an EMI filter may be provided in the prize ball control board 37. The noise filter circuit 376 includes an EMI filter corresponding to each bit of the winning ball control command data and each line of the INT signal. Therefore, noise in the prize ball control command data between the main board 31 and the prize ball control board 37 is canceled by the noise filter circuit 376. Therefore, it is possible to reliably prevent a player from being disadvantaged by paying out a number of prize balls different from the number of prize balls to be originally paid out to the player.
[0144]
Further, on the output side of the noise filter circuit 376, an input buffer circuit 373 having 74HC14 having hysteresis in the input threshold voltage is provided. The input buffer circuit 373 having hysteresis can make the rise and fall of the output waveform steep even if the input waveform rises and falls gently. That is, the waveform of the prize ball display control command input to the prize ball control CPU 371 does not change.
[0145]
In each of the above embodiments, the display control command to the display control board 80 and the prize ball control command to the prize ball control board 37 have been described. However, the commands sent to other boards on which the microprocessor is mounted. Alternatively, the command output unit may have a two-stage configuration of an output port and an output buffer, and the command data and the INT signal may be separated.
[0146]
5 and 24, in the display control board 80, the output of the input buffer circuit is input to the I / O port built in the display control CPU 101. However, as shown in FIG. 26, it may be inputted to the display control CPU 101 via the external input port 107. In this case, the display control CPU 101 inputs a signal via the data bus. When the display control command data is received by the interrupt process, the INT signal is input to the interrupt terminal of the display control CPU 101.
[0147]
In such a configuration, the display control CPU 101 is handled by the CPU 56 of the main board 31 even when the built-in port of the display control CPU 101 is not available or has no built-in port. Input data can be handled with the same logic as the data logic.
[0148]
FIG. 26 shows the main board 31 and the display control board 80. In the board that receives the control command from the prize ball control board 37 and other main boards 31, there is an external space between the CPU and the input buffer unit. An additional input port may be provided.
[0149]
That is, a gaming machine capable of performing a special game by winning a game medium in a specific winning section and shifting to a specific gaming state that is advantageous to the player based on the result of the special game being in a predetermined mode. In a configuration including a main board having a game control means for controlling the progress of a game and another board having a control means for controlling a gaming machine component in accordance with a control command from the game control means, the main board is And an information output means for outputting information to another substrate, the information output means including an output port portion for outputting the information without inverting the information and an output driver portion for inverting and outputting the output of the output port portion. The other board that receives information from the main board includes information input means, and the information input means outputs the inverted input information to the control means without inverting the output of the input buffer section and the input buffer section. It may be configured to have an input port unit that.
[0150]
In addition, the pachinko gaming machine shown in the front view of FIG. 1 in each of the above-described embodiments, the stop symbol of the special symbol variably displayed on the variable display unit 9 based on the start winning prize is a predetermined symbol. The first type pachinko gaming machine that can be given a predetermined game value to a player when it is a combination of the above, but if there is a prize in a predetermined area of the electric game that is released based on the start prize, the predetermined game value When there is a prize for a predetermined electric combination that is released when a combination of a predetermined symbol and a stop symbol of a symbol variably displayed based on a start winning prize is granted. The present invention can also be applied to a third type pachinko gaming machine in which a predetermined right is generated or continues.
[0151]
【The invention's effect】
As described above, according to the present invention, the gaming machine includes information output means for outputting information to the other board by the main board, A control command output port circuit and a control command output driver for outputting a control command and a capture signal for instructing the capture of the control command as information to be output to another board by the information output means Circuit and a capture signal output port circuit and a capture signal output driver circuit used for output of the capture signal, the control command output port circuit does not change the logic of the control command output by the game control microcomputer The control command output driver circuit inverts the logic of the control command output from the control command output port circuit, and the capture signal output port circuit outputs the capture signal output from the game control microcomputer. Output without changing the logic, and the capture signal output driver circuit inverts the logic of the capture signal output by the capture signal output port circuit and outputs it. With this configuration, the design can be easily maintained by the program, and an environment in which the design can be easily diverted to other models can be provided. Further, the information output control can be easily performed.
[0152]
at least Control command output port circuit and capture signal output port circuit However, when it is configured so that information can be transmitted only in one direction, there is no room for signals to enter from outside the main board, and there is no room for unauthorized start winning signals to be sent by illegal boards. Cheating can be reliably prevented.
[0153]
further, Control command output driver circuit and capture signal output driver circuit However, if the information can be transmitted only in one direction and the information output means is configured to ensure one-way in two stages, it is possible to more reliably prevent fraud.
[0154]
Game control microcomputer When information transmitted from one board to another board is configured to be low-active between boards, troubles in wiring between boards cause problems in other boards. Microcomputer There is an effect that does not malfunction.
[0155]
If the control command is configured to be transmitted only in the direction from the main board to the other board, the other board has been tampered with or an illegal board that generates an illegal signal is Even if it is attached to the board, an illegal signal is not transmitted to the main board side.
[0156]
Another board that receives information from the main board has information input means, and the logic of the information input by the information input means is reversed. Microcomputer If the system is configured to output to the design, the program can be easily maintained by the program, and the design can be easily diverted to other models.
[0157]
The information input means is configured to have a noise filter circuit in the information receiving unit, and further to have an element having a hysteresis characteristic on the output side of the noise filter circuit and a circuit element for inverting the logic of the input information. In this case, the control command can be more reliably transmitted from the main board to the other board on which the control means is mounted, and there is an effect that an appropriate game can always be performed.
[Brief description of the drawings]
FIG. 1 is a front view of a pachinko gaming machine as viewed from the front.
FIG. 2 is a front view of a game board of a pachinko gaming machine as viewed from the front.
FIG. 3 is a rear view of the pachinko gaming machine as viewed from the back.
FIG. 4 is a block diagram showing a circuit configuration of a game control board (main board).
FIG. 5 is a block diagram illustrating a circuit configuration example of a display control command data output unit of a main board and a display control board.
FIG. 6 is a flowchart showing main processing of the basic circuit in the main board.
FIG. 7 is a flowchart showing an example of a special symbol process processing program.
FIG. 8 is an explanatory diagram showing display control command data transmitted from the main board to the display control board.
FIG. 9 is a timing chart showing display control command data transmission timing.
FIG. 10 is an explanatory diagram illustrating an example of display control command data.
FIG. 11 is a flowchart showing a display control data setting process in the main process.
FIG. 12 is a flowchart showing a display control data output process in the main process.
FIG. 13 is a timing diagram illustrating an example of timing at which the display control CPU captures a display control command transmitted from the main board.
FIG. 14 is a flowchart showing display control command reception processing;
FIG. 15 is a block diagram showing a prize ball control board and components related thereto.
FIG. 16 is an explanatory diagram showing a bit configuration of a prize ball control command.
FIG. 17 is a timing chart showing a state of outputting prize ball control command data.
FIG. 18 is a flowchart showing winning ball signal processing.
FIG. 19 is a flowchart showing winning ball signal processing.
FIG. 20 is a flowchart showing error processing in winning ball signal processing.
FIG. 21 is a flowchart showing a prize ball control command output processing portion of the data output processing.
FIG. 22 is a flowchart showing a prize ball control command reception process.
FIG. 23 is a timing chart showing an example of timing at which a prize ball control CPU takes in a prize ball control command transmitted from a main board.
FIG. 24 is a block diagram showing another circuit configuration example of the display control command data output unit of the main board and the display control board.
FIG. 25 is a block diagram showing another configuration example of the winning ball control board and components related thereto.
FIG. 26 is a block diagram showing still another circuit configuration example of the display control command data output unit of the main board and the display control board.
[Explanation of symbols]
1 Pachinko machine
31 Main board
37 prize ball control board
53 Basic circuit
56 CPU
80 Display control board
101 CPU for display control
105 Input buffer circuit
107 Input port
371 CPU for prize ball control
373 input buffer circuit
571, 572, 574A, 574B Output port
611, 612, 613A, 613B Output driver circuit

Claims

A gaming machine that performs a special game by winning a game medium in a specific winning part, and can shift to a specific gaming state that is advantageous to the player based on the result of the special game being in a predetermined mode,
Comprising: a main board having a microcomputer for a game control for controlling the progress of the game, and the other substrate having a microcomputer for controlling the gaming machine components in response to a control command of the game control microcomputer,
The main board includes information output means for outputting information to the other board,
The information output means includes
As the information to be output to the other substrate, the control command and a capture signal for instructing capture of the control command are output,
A control command output port circuit and a control command output driver circuit used to output the control command;
Including a capture signal output port circuit and a capture signal output driver circuit used for outputting the capture signal;
The control command output port circuit outputs without changing the logic of the control command output by the game control microcomputer,
The control command output driver circuit inverts and outputs the logic of the control command output by the control command output port circuit,
The capture signal output port circuit outputs without changing the logic of the capture signal output by the game control microcomputer,
The gaming machine, wherein the capture signal output driver circuit inverts the logic of the capture signal output from the capture signal output port circuit .

The other board includes a payout control board having a payout control microcomputer for controlling a payout device for paying out game media in response to a control command from the game control microcomputer ,
A full tank detecting means for outputting a detection signal based on detecting that the storage unit storing the game medium is full;
The detection signal from the full state detection means is input to the main board,
The signal indicating that the payout operation of the payout device is prohibited can be output from the main board to the payout control board based on an input of a detection signal from the full tank detecting means. Gaming machine.

The other board includes a payout control board having a payout control microcomputer for controlling a payout device for paying out game media in response to a control command from the game control microcomputer ,
A payout game medium detecting means for outputting detection information based on the detection of the game medium paid out by the payout device;
The detection information output by the payout game medium detecting means is input to a game control microcomputer of the main board and also input to a payout control microcomputer of the payout control board. The gaming machine described.

A display control command is output as a control command output by the game control microcomputer via the information output means ,
The gaming machine according to any one of claims 1 to 3, wherein the display control command includes 2 bytes.

The gaming machine according to any one of claims 1 to 4, wherein at least the control command output port circuit and the capture signal output port circuit can transmit information only in one direction.

The gaming machine according to claim 5, wherein the control command output driver circuit and the capture signal output driver circuit can also transmit information in only one direction.

The gaming machine according to any one of claims 1 to 6, wherein information transmitted from the game control microcomputer to another board is low-active between boards.

The gaming machine according to any one of claims 1 to 7, wherein the control command can be transmitted only in a direction from the main board to another board.

Other boards that receive information from the main board are equipped with information input means,
The gaming machine according to any one of claims 1 to 8, wherein the information input means inverts the logic of the input information and outputs the inverted information to the microcomputer .

The information input means includes a noise filter circuit in an information receiving unit, and further includes a circuit element that has a hysteresis characteristic on an output side of the noise filter circuit and inverts the logic of input information. Game machines.