JP4085982B2 - 高周波信号用多層基板 - Google Patents
高周波信号用多層基板 Download PDFInfo
- Publication number
- JP4085982B2 JP4085982B2 JP2004007938A JP2004007938A JP4085982B2 JP 4085982 B2 JP4085982 B2 JP 4085982B2 JP 2004007938 A JP2004007938 A JP 2004007938A JP 2004007938 A JP2004007938 A JP 2004007938A JP 4085982 B2 JP4085982 B2 JP 4085982B2
- Authority
- JP
- Japan
- Prior art keywords
- external electrode
- external
- impedance
- pad
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/088—Stacked transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/114—Pad being close to via, but not surrounding the via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/044—Details of backplane or midplane for mounting orthogonal PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10189—Non-printed connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/366—Assembling printed circuits with other printed circuits substantially perpendicularly to each other
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Description
dl=ε0εrπr2(ZL−ΔZ)2/Le
du=ε0εrπr2(ZL+ΔZ)2/Le
(ε0:真空中の誘電率、εr:比誘電率、r:第一もしくは第二の外部電極の半径のうち大きい方、ZL:伝送線路のインピーダンス、ΔZ:インピーダンスの許容範囲、Le:第一及び第二の外部電極のインダクタンスの和)に対して、dl≦d≦duの範囲内であることとした。
さらに、パッド下部にビアホールが存在するPad on Viaのような構造においても、高周波信号の反射による伝達ロスが抑制され、高周波信号を効率よく伝達することのできる高周波信号用基板が得られる。
図1は本発明にかかる高周波信号用多層基板の構成を説明するための断面図である。かかる高周波信号用多層基板は、多層配線基板部1とコネクタ部(高周波信号用多層基板側コネクタ)13にて構成されるものである。ここでは、高周波信号用多層基板の一例として、3つの内層または表層を備えた構成を有する多層配線基板部1を備えた構成につき説明する。すなわち、多層配線基板部1は、高周波信号を伝送する伝送線路(図示せず)を備えた配線層3aおよびグランド層3b、3cを含む3つの内層または表層3aから3c及び4層の絶縁層2aから2dにて構成されている。また、多層配線基板部1の最表面に配置された絶縁層2aの表面にはパッド(第一の外部電極)7およびこのパッド7と配線により電気的に接続されたランド5aが形成されている。このパッド7は、コネクタ部13側に設けられた半田ボール部4(コネクタ側外部電極:第二の外部電極)と電気的接続を行うために設けられたものである。さらに、ランド5aの直下にはビアホール(via hole)6が形成され、ランド5b(内部電極)と電気的に接続されている。また、ランド5bは配線層3aに設けられた高周波信号を伝送する伝送線路と電気的に接続されている。コネクタ部13には、信号ピン9が埋設された絶縁層8の表面(図下側)に半田ボール部4が形成されており、この半田ボール部4が多層配線基板部1のパッド7と電気的に接続されることにより、多層配線基板部1とコネクタ部13が電気的に接続されることになる。
上式におけるΓ=0の時、反射が0となりインピーダンス整合が図れていることを意味する。すなわち、Zc=ZLの時にインピーダンス整合が図れることになる。また、外部電極のインピーダンスZcは、厳密には、半田ボール4とパッド7の形状(構造)によって決まるものであるが簡易には式(2)のように、主にインダクタンス成分(L)とキャパシタンス成分(C)の比によって求めることができる。
この場合、L成分は半田ボール4とパッド7の形状(構造)によって決まるが、通常は、パッド7は平面的で半田ボール4に比べインダクタンス成分が小さく、無視できるため、半田ボール4のインダクタンス成分Leを代入すればよい。すなわち、半田ボール4の半径をa、長さをlとした時、次式(3)により求めることができる。
また、C成分はグランド層の位置によって決まり、より正確に導出するには他層のグランドの影響を考える必要があるが、半田ボール4(あるいはパッド7)直下のグランド層とのキャパシタンス成分Ceが支配的と考えられるので、簡易には、ε0:真空中の誘電率、εr:比誘電率、d:グランド層とパッドまでの距離、r:パッド半径(半田ボール4の半径の方が大きい場合は、半田ボール4の半径)とすると、次式(4)により求められる。
すなわち、グランド層の位置を変えることで、d値が変わるため、Ce成分が変わりZc=ZLに近づけることができることになる。これによりインピーダンス整合が図れるため、反射が減り高速での伝送に対しても劣化が少なくなる。
ここで、dc:インピーダンスの許容範囲(ΔZ)をゼロとしたときの距離dの計算値、ε0:真空中の誘電率、εr:比誘電率、r:半田ボールもしくはパッドの半径のうち大きい方、ZL:伝送線路のインピーダンス、Le:半田ボール及びパッドのインダクタンスである。
図4は、本発明にかかる高周波信号用基板の他の実施例を示す図である。図4は、実施の形態1にて示した図1の構成とは異なり、多層配線基板部1のパッド7の直下にビアホール6が形成された構成を示している。かかる構成においては、半田ボール部4及びパッド7の有するインダクタンス成分Leに加え、上述の式(6)にて規定されるビアホール部のインダクタンス成分Lv(単位:nH)が加えられたものを、式(5)のLeとすることにより実施の形態1と同様にして、dc値を求めることができる。従って、実施の形態1同様、通常の高周波信号用基板にて適用されるインピーダンス値ZL=50Ωから±10Ω程度のずれが許容される場合には、式(5)より、パッド7の下部に配置されたランド5b(内部電極)に対して、0.6dc≦d≦1.5dcの範囲内に導電性材料(グランド層)が配置された場合にインピーダンス整合が図れることになる。また、インピーダンス値ZL=50Ωから±5Ω程度のずれが許容される場合には、パッド7の下部に配置されたランド5bから、0.8dcから1.2dcの範囲に導電性材料が配置された場合に、インピーダンス整合が図れることになる。図4においては、ランド5bからグランド層3cまでの距離dが0.6dc≦d≦1.5dc、好ましくは0.8dc≦d≦1.2dcの範囲であれば、インピーダンス整合が図れることになる。
実施の形態1、2では、伝送線路のインピーダンスZLの許容値を具体的な値、例えばZL=50Ω±10Ωとして、パッド7に対してグランド層の配置が許容される距離の範囲を導出した。しかしながら、伝送線路のインピーダンス値ZLの許容値±△Zは個々の状況によって適宜決定される値である。よって、実施の形態3に係る高周波信号用基板では、より普遍的な場合、つまり伝送線路のインピーダンス値をZL、許容範囲を±△Zとした場合のパッド7とグランド層間の許容される距離の範囲を規定することとした。
−−−−(7)
−−−−(8)
上式中、dlはグランド層とパッド7間で許容される距離の下限、duはグランド層とパッド間で許容される距離の上限をそれぞれ表し、グランド層とパッド7間の距離dについて、dl≦d≦duの範囲内であれば、好適な所望のインピーダンスの範囲内でインピーダンス整合が図られ、高周波信号の反射による伝達ロスが抑制され、高周波信号を効率よく伝達することのできる高周波信号用基板が実現できる。
Claims (4)
- 高周波信号を伝送する伝送線路を含む少なくとも1つの配線層と、導電性材料にて構成される少なくとも1つのグランド層と、少なくとも前記配線層、グランド層の各層間に設けられた各絶縁層と、最表面上に形成され前記伝送線路と電気的に接続された第一の外部電極と、で構成された多層配線基板部と、
前記第一の外部電極と電気的に接続された第二の外部電極と、外部基板もしくは外部コネクタを前記多層配線基板部に保持するための嵌合部と、で構成されたコネクタ部と、を備え、
前記第一の外部電極と前記第一の外部電極直下で最も近接して配置された前記グランド層との距離dが、次式にて決まるdlおよびdu値、
dl=ε0εrπr2(ZL−ΔZ)2/Le
du=ε0εrπr2(ZL+ΔZ)2/Le
(ε0:真空中の誘電率、εr:比誘電率、r:第一もしくは第二の外部電極の半径のうち大きい方、ZL:伝送線路のインピーダンス、ΔZ:インピーダンスの許容範囲、Le:第一及び第二の外部電極のインダクタンスの和)
に対して、dl≦d≦duの範囲内であることを特徴とする高周波信号用多層基板。 - インピーダンスの許容範囲ΔZをゼロとしたときの前記距離dcを次式で表される値、
dc=ε0εrπr2ZL 2/Le
とした場合、前記dl値が0.6dc、前記du値が1.5dcであることを特徴とする請求項1記載の高周波信号用多層基板。 - 高周波信号を伝送する伝送線路を含む少なくとも1つの配線層と、導電性材料にて構成される少なくとも1つのグランド層と、少なくとも前記配線層、グランド層の各層間に設けられた各絶縁層と、最表面上に形成され前記伝送線路と電気的に接続された第一の外部電極と、第一の外部電極の直下に配置されビアホールにて電気的に連結された内部電極と、で構成された多層配線基板部と、
前記第一の外部電極と電気的に接続された第二の外部電極と、外部基板もしくは外部コネクタを前記多層配線基板部に保持するための嵌合部と、で構成されたコネクタ部と、を備え、
前記内部電極と前記内部電極直下で最も近接して配置された前記グランド層との距離dが、次式にて決まるインピーダンスの許容範囲ΔZをゼロとしたときの前記距離dcに対して、
dc=ε0εrπr2ZL 2/(Le+Lv)
Lv=0.13h(ln(4h/rd)+1)
(ε0:真空中の誘電率、εr:比誘電率、r:第一もしくは第二の外部電極の半径のうち大きい方、ZL:伝送線路のインピーダンス、Le:第一及び第二の外部電極のインダクタンスの和、Lv:ビアホールのインダクタンス、h:ビアホールの長さ、rd:ビアホール直径)
0.6dc≦d≦1.5dcの範囲内であることを特徴とする高周波信号用多層基板。 - 前記高周波信号が500MHz以上であることを特徴とする請求項1ないし3のいずれか1項記載の高周波信号用多層基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004007938A JP4085982B2 (ja) | 2003-05-26 | 2004-01-15 | 高周波信号用多層基板 |
| US10/850,427 US6953349B2 (en) | 2003-05-26 | 2004-05-21 | Multilayer circuit board for high frequency signals |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003147401 | 2003-05-26 | ||
| JP2004007938A JP4085982B2 (ja) | 2003-05-26 | 2004-01-15 | 高周波信号用多層基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005012165A JP2005012165A (ja) | 2005-01-13 |
| JP4085982B2 true JP4085982B2 (ja) | 2008-05-14 |
Family
ID=33492415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004007938A Expired - Fee Related JP4085982B2 (ja) | 2003-05-26 | 2004-01-15 | 高周波信号用多層基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6953349B2 (ja) |
| JP (1) | JP4085982B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5440085B2 (ja) * | 2009-10-09 | 2014-03-12 | 日本電気株式会社 | 高速伝送配線構造 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1154943A (ja) | 1997-08-04 | 1999-02-26 | Mitsubishi Electric Corp | プリント基板 |
| JP3132495B2 (ja) | 1999-01-19 | 2001-02-05 | 日本電気株式会社 | プリント配線基板及びその製造方法 |
| JP3703665B2 (ja) | 1999-11-16 | 2005-10-05 | ヒロセ電機株式会社 | 電気コネクタ接続構造 |
| US6866544B1 (en) * | 2003-03-25 | 2005-03-15 | Cisco Technology, Inc. | Methods and apparatus for mounting an electromagnetic interference shielding cage to a circuit board |
-
2004
- 2004-01-15 JP JP2004007938A patent/JP4085982B2/ja not_active Expired - Fee Related
- 2004-05-21 US US10/850,427 patent/US6953349B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040246064A1 (en) | 2004-12-09 |
| US6953349B2 (en) | 2005-10-11 |
| JP2005012165A (ja) | 2005-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1304762B1 (en) | Transmission line to waveguide transition structures | |
| CN101711456B (zh) | 用于多层电子封装互连的宽带射频连接器 | |
| US7911049B2 (en) | Electrically optimized and structurally protected via structure for high speed signals | |
| JP2001320208A (ja) | 高周波回路及びそれを用いたモジュール、通信機 | |
| JP6643714B2 (ja) | 電子装置及び電子機器 | |
| KR101577370B1 (ko) | 마이크로웨이브 필터 | |
| EP1081989B1 (en) | High frequency wiring board and its connecting structure | |
| EP1585184B1 (en) | Direct current cut structure | |
| EP1182913A1 (en) | High speed circuit board interconnection | |
| EP2387295A1 (en) | IC-Package with integrated impedance matching and harmonic suppression | |
| JP4085982B2 (ja) | 高周波信号用多層基板 | |
| US7291916B2 (en) | Signal transmission structure and circuit substrate thereof | |
| JP3186018B2 (ja) | 高周波用配線基板 | |
| JP2002185201A (ja) | 高周波用配線基板 | |
| JP2004158553A (ja) | 半導体装置 | |
| US20060118332A1 (en) | Multilayered circuit board for high-speed, differential signals | |
| JP2007158555A (ja) | 無線装置 | |
| JP3833426B2 (ja) | 高周波用配線基板 | |
| JP2002299502A (ja) | 高周波半導体素子収納用パッケージ | |
| US6803836B2 (en) | Multilayer ceramic package transmission line probe | |
| JP4026052B2 (ja) | 半導体装置及び半導体装置の設計方法 | |
| JP7660364B2 (ja) | 無線通信モジュール | |
| JP2001185918A (ja) | 高周波用配線基板 | |
| JP2004241426A (ja) | 配線基板 | |
| JP2018181987A (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080211 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |