Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4085982B2 - 高周波信号用多層基板 - Google Patents
[go: Go Back, main page]

JP4085982B2 - 高周波信号用多層基板 - Google Patents

高周波信号用多層基板 Download PDF

Info

Publication number
JP4085982B2
JP4085982B2 JP2004007938A JP2004007938A JP4085982B2 JP 4085982 B2 JP4085982 B2 JP 4085982B2 JP 2004007938 A JP2004007938 A JP 2004007938A JP 2004007938 A JP2004007938 A JP 2004007938A JP 4085982 B2 JP4085982 B2 JP 4085982B2
Authority
JP
Japan
Prior art keywords
external electrode
external
impedance
pad
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004007938A
Other languages
English (en)
Other versions
JP2005012165A (ja
Inventor
淳一 安部
雄一郎 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004007938A priority Critical patent/JP4085982B2/ja
Priority to US10/850,427 priority patent/US6953349B2/en
Publication of JP2005012165A publication Critical patent/JP2005012165A/ja
Application granted granted Critical
Publication of JP4085982B2 publication Critical patent/JP4085982B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08Microstrips; Strip lines
    • H01P3/088Stacked transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114Pad being close to via, but not surrounding the via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/044Details of backplane or midplane for mounting orthogonal PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10189Non-printed connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/366Assembling printed circuits with other printed circuits substantially perpendicularly to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

この発明は高周波信号用多層基板に関し、特に、500MHz以上の高周波信号を伝達する高周波信号用多層基板であって、相手側の基板若しくはコネクタと嵌合接続するためのコネクタ部と、表面に配置された外部電極にてこのコネクタ部と電気的接続された多層配線基板部とを備えた高周波信号用多層基板に関するものである。
従来の高周波信号の伝送を行う基板間の接続方法は、一方の基板に電気的に接続されたピンを、他方の基板上に設けられた外部電極に押し当てることにより電気的接続を図るというものであった。しかしながら、信号の伝送速度が向上するにつれて、ピンを外部電極に押し当てることにより電気的接続を図る方法では、効率的な信号伝送が困難になってきている。そのため、コネクタと基板の一方、あるいは双方においてピンを用いない、BGA(Ball Grid Array)構造やBVH(Blind Via Hole)構造等を採用することにより両者間を接続する方法が検討されてきている。従来のコネクタと基板間のインピーダンス整合を図る方法としては、BGAに関するものではないが、スルーホール近傍のグランドとスルーホールランドとの容量成分を、スルーホールランドの大きさを変えることで変更し、インピーダンス整合を図る方法が開示されている(例えば、特許文献1参照)。
特開2000−208887号公報(第3頁、第2図)
従来のコネクタと基板との接続方法においては、スルーホール(ビアホール)近傍のグランドとスルーホールランド(ランド)との容量成分をスルーホールランドの大きさを変えることで変更し、インピーダンスの整合を図っていた。しかしながら、500MHz以上、例えば、500MHzから5GHz程度の高周波信号を伝達する基板とコネクタ間にてインピーダンスの整合を図る時、例えば、BGA構造の場合、次のような問題があった。すなわち、ランド直下のグランド層(導電性材料)の有無によりBGAとグランド間の容量が変動するが、かかる容量変動は、500MHz以上の高周波信号の伝達においては無視することができなくなる。そのため、単に、スルーホールランドの大きさを変えて、スルーホール近傍のグランドとスルーホールランドとの容量成分を調整するだけでは、十分なインピーダンス整合を図ることが困難であった。
この発明に係る高周波信号用多層基板は、接続対象となる相手方の基板と電気的に接続されるコネクタ部との接続において、効率的な高周波信号の伝達を可能とする高周波信号用多層基板を実現することを目的とする。
本発明に係る高周波信号用多層基板は、高周波信号を伝送する伝送線路を含む少なくとも1つの配線層と、導電性材料にて構成される少なくとも1つのグランド層と、少なくとも上記配線層、グランド層の各層間に設けられた各絶縁層と、最表面上に形成され上記伝送線路と電気的に接続された第一の外部電極と、で構成された多層配線基板部と、上記第一の外部電極と電気的に接続された第二の外部電極と、外部基板もしくは外部コネクタを上記多層配線基板部に保持するための嵌合部と、で構成されたコネクタ部と、を備え、上記第一の外部電極と上記第一の外部電極直下で最も近接して配置された上記グランド層との距離dが、次式にて決まるdおよびd値、
=εεπr(Z−ΔZ)/L
=εεπr(Z+ΔZ)/L
(ε:真空中の誘電率、ε:比誘電率、r:第一もしくは第二の外部電極の半径のうち大きい方、Z:伝送線路のインピーダンス、ΔZ:インピーダンスの許容範囲、L:第一及び第二の外部電極のインダクタンスの和)に対して、d≦d≦dの範囲内であることとした。
本発明にかかる高周波信号用多層基板は以上のように構成されているので、高周波信号の反射の原因となるパッド下部に配置される導電性材料からなるグランド層を、パッド直下においてはパッドと電気的に接合される半田ボールとのインピーダンス整合が考慮された位置にのみ配置するようにしたため、高周波信号の反射による伝達ロスが抑制され、高周波信号を効率よく伝達することのできる高周波信号用基板が実現される。
さらに、パッド下部にビアホールが存在するPad on Viaのような構造においても、高周波信号の反射による伝達ロスが抑制され、高周波信号を効率よく伝達することのできる高周波信号用基板が得られる。
実施の形態1.
図1は本発明にかかる高周波信号用多層基板の構成を説明するための断面図である。かかる高周波信号用多層基板は、多層配線基板部1とコネクタ部(高周波信号用多層基板側コネクタ)13にて構成されるものである。ここでは、高周波信号用多層基板の一例として、3つの内層または表層を備えた構成を有する多層配線基板部1を備えた構成につき説明する。すなわち、多層配線基板部1は、高周波信号を伝送する伝送線路(図示せず)を備えた配線層3aおよびグランド層3b、3cを含む3つの内層または表層3aから3c及び4層の絶縁層2aから2dにて構成されている。また、多層配線基板部1の最表面に配置された絶縁層2aの表面にはパッド(第一の外部電極)7およびこのパッド7と配線により電気的に接続されたランド5aが形成されている。このパッド7は、コネクタ部13側に設けられた半田ボール部4(コネクタ側外部電極:第二の外部電極)と電気的接続を行うために設けられたものである。さらに、ランド5aの直下にはビアホール(via hole)6が形成され、ランド5b(内部電極)と電気的に接続されている。また、ランド5bは配線層3aに設けられた高周波信号を伝送する伝送線路と電気的に接続されている。コネクタ部13には、信号ピン9が埋設された絶縁層8の表面(図下側)に半田ボール部4が形成されており、この半田ボール部4が多層配線基板部1のパッド7と電気的に接続されることにより、多層配線基板部1とコネクタ部13が電気的に接続されることになる。
図2は、かかる高周波信号用多層基板と相手方の基板との接続状況を説明するための図で、高周波信号用多層基板の多層配線基板部(バックボード)1に設けられたヘッダ側コネクタ(高周波信号用多層基板側コネクタ:コネクタ部)13と相手側の基板であるドータカード11(外部基板)に電気的に接続されたレセプタクル側コネクタ(ドータカード側コネクタ:外部コネクタ)12が、電気的に接続されている。すなわち、図1は図2における多層配線基板部1とコネクタ部13間の接続構造の詳細を説明するものである。
かかる構成において、伝達される信号が500MHz以上、例えば、500MHzから5GHz程度の高周波信号になると、多層配線基板部1とコネクタ部13間の電気的接続においてインピーダンス整合を図ることが重要となる。その理由は、以下の通りである。ここで、インピーダンス整合(インピーダンスマッチング)とは、交流信号の伝達の際に、信号を送り出す側のインピーダンス値と信号を受け取る側のインピーダンス値を同じにすることを意味する。
すなわち、通常、伝達される信号が数百MHz程度までの周波数の信号である場合には、信号を送り出す側と信号を受け取る側のインピーダンス値が異なることによる伝達信号のロスはほとんど生じない。しかしながら、伝達される信号が500MHz以上の高周波信号になると以下のような理由で、信号を送り出す側と信号を受け取る側のインピーダンス値を同じ値にしないと伝達される信号の電力ロスが生じる。かかる伝達信号の電力ロスが生じると、バックボード1からドータカード11へ伝達される信号が正確に伝達されないことになる。
かかる伝達信号の電力ロスが生じるのは、伝達される信号が高周波信号である場合、信号を送り出す側と信号を受け取る側のインピーダンス値が異なると、信号を送り出す側と信号を受け取る側間にて高周波信号が反射を繰り返す現象が生じるためである。しかしながら、信号を送り出す側と信号を受け取る側でのインピーダンス整合が取れていると、伝達される交流信号が反射することがなく、電力ロスが最小となることが知られている。
そのため、高周波信号を伝達する場合、通常は、信号を送り出す側と信号を受け取る側のインピーダンス値が同じになるように設計され、さらに、これら信号を送り出す側と信号を受け取る側間に信号伝達のためのコネクタ等が存在する場合には、信号を送り出す側と信号を受け取る側のみならず、このコネクタのインピーダンス値も同じになるように設計される。以上のような理由により、500MHz以上の高周波信号を伝達するためには、多層配線基板部1とコネクタ部13間のインピーダンス整合を図ることが必要になる。
次に、従来のピンを用いた接続との違いを説明する。高周波信号の伝達の際に、ピンを用いた接続を行うと、電気回路的には、信号を伝達する層から突出したピンの部分が高周波信号伝送理論におけるスタブに相当することとなり、伝送特性に悪影響が生じる。従って、500MHz以上の高周波信号の伝達に際しては、ピンを用いない接続、すなわち、電気回路的にスタブを構成しない電気的接続方法が必要となる。そのため、本発明にかかる多層配線基板部1とコネクタ部13間の接続においては、ヘッダ側コネクタ部13にBGA構造の外部電極(半田ボール部)4を設け、また、多層配線基板部1の外部電極としてパッド7を設け、半田ボール部4とパッド7間にて電気的に接続する構造を採用している。
ここで、重要な点は、多層配線基板部1において、パッド7の直下の絶縁層2aから2dにおいて、グランド層を構成する導電材料(例えば、Cu、Al、Au、Wなど)が、インピーダンス整合が図れる位置にのみ存在するように構成することである。すなわち、ここでは、パッド7の下面からグランド層3cまでの距離dが、インピーダンス整合が図れる距離に相当する。インピーダンス整合が図れる位置にのみ存在するように構成するためには、例えば、絶縁層の厚みや配線総数を調整してグランド層をインピーダンス整合が図れない位置には配置しない方法、あるいは、グランド層のパッド7の直下の部分をパターニングにより除去する方法がある。
インピーダンス整合が図れる位置は、以下の方法により算出することができる。例えば外部電極のインピーダンス(ここでは、半田ボール4とパッド7のインピーダンスの和となる)をZcとして伝送線路のインピーダンスをZとした時、反射係数Γは以下の式で表現できる。
Figure 0004085982
−−−−(1)
上式におけるΓ=0の時、反射が0となりインピーダンス整合が図れていることを意味する。すなわち、Zc=Zの時にインピーダンス整合が図れることになる。また、外部電極のインピーダンスZcは、厳密には、半田ボール4とパッド7の形状(構造)によって決まるものであるが簡易には式(2)のように、主にインダクタンス成分(L)とキャパシタンス成分(C)の比によって求めることができる。
Figure 0004085982
−−−−(2)
この場合、L成分は半田ボール4とパッド7の形状(構造)によって決まるが、通常は、パッド7は平面的で半田ボール4に比べインダクタンス成分が小さく、無視できるため、半田ボール4のインダクタンス成分Lを代入すればよい。すなわち、半田ボール4の半径をa、長さをlとした時、次式(3)により求めることができる。
Figure 0004085982
−−−−(3)
また、C成分はグランド層の位置によって決まり、より正確に導出するには他層のグランドの影響を考える必要があるが、半田ボール4(あるいはパッド7)直下のグランド層とのキャパシタンス成分Cが支配的と考えられるので、簡易には、ε0:真空中の誘電率、εr:比誘電率、d:グランド層とパッドまでの距離、r:パッド半径(半田ボール4の半径の方が大きい場合は、半田ボール4の半径)とすると、次式(4)により求められる。
Figure 0004085982
−−−−(4)
すなわち、グランド層の位置を変えることで、d値が変わるため、C成分が変わりZc=Zに近づけることができることになる。これによりインピーダンス整合が図れるため、反射が減り高速での伝送に対しても劣化が少なくなる。
以上をまとめ、次式(5)が得られる。
Figure 0004085982
−−−−(5)
ここで、d:インピーダンスの許容範囲(ΔZ)をゼロとしたときの距離dの計算値、ε:真空中の誘電率、ε:比誘電率、r:半田ボールもしくはパッドの半径のうち大きい方、Z:伝送線路のインピーダンス、L:半田ボール及びパッドのインダクタンスである。
よって、パッド7の直下、上記式(5)にて決定される距離d離れた位置に導電性材料(グランド層)を配置すると、パッド7に伝達される信号において、一部の信号が絶縁層2a〜2dを伝達し、反射することによる影響が生じることがなく、多層配線基板部1とコネクタ部13間にて効率的な信号伝達が可能となる。
図1においては、パッド7の下面からグランド層3cまでの距離がdとなるように構成されることになる。要するに距離dとは、所望のインピーダンス値Zを実現するグランド層とパッド間の距離と言える。
なお、実際は、500MHz以上の高周波信号の伝達、特に500MHz以上5GHz程度までの高周波信号の伝達においては、インピーダンスZのずれはそれほど大きな問題にはならず、かかる場合には、通常の高周波信号用基板にて適用されるインピーダンス値Z=50Ωから±10Ω程度のずれは許容されるため、式(5)より、距離dは0.6dから1.5dの範囲内であればインピーダンス整合が図れることになる。また、信号がさらに高周波化しても、インピーダンス値Z=50Ωから±5Ω程度のずれであれば許容される場合が多く、さらに0.8dから1.2dの範囲内であれば、一層インピーダンス整合が図れることになる。すなわち、インピーダンス値Zを中心値50Ωに対して±10Ω程度のずれを許容する場合は、パッド7の下面からグランド層3cまでの距離dが0.6d≦d≦1.5dの範囲内、さらに、±5Ω程度のずれを許容する場合は距離dが0.8d≦d≦1.2dの範囲であれば、所望のインピーダンス整合が図れることになる。
なお、パッド7の直下の、かかるd値にて規定されるインピーダンス整合が図れる位置以外の位置にグランド層が配置されてしまう場合には、該当するグランド層の部分を除去することが必要である。理論的には、パッド7の直下のパッド7に相当する大きさの部分を除去しておけば良いが、実際には、パターニング精度を考慮して、やや大きめの部分を除去しておくことになる。例えば、工程上のずれとして±0.1mmが想定される場合には、パッド径より0.2mm程度大きめの部分を除去すればよいことになる。
なお、上記実施の形態のコネクタにおいては、バックボード1側がヘッダ側、ドータカード11側がレセプタクル側としているが、ヘッダとレセプタクルは逆であっても構わない。すなわち、バックボード1側がレセプタクル側、ドータカード11側がヘッダ側であってもよい。
また、上記実施の形態においては、多層配線基板部1とコネクタ部13間の接続においては、ヘッダ側コネクタ部13にBGA構造の外部電極(半田ボール部)4を設け、多層配線基板部1の外部電極としてパッド7を設けたが、ヘッダ側コネクタ部13にパッドを設け、多層配線基板部1の外部電極としてBGA構造の外部電極(半田ボール部)を設けてもよいことは言うまでもなく、この場合には、d値は、多層配線基板部1の外部電極である半田ボール部の絶縁層側の面からの距離に相当し、上記実施の形態にて述べた方法にて求めることができる。
また、絶縁層2aの表面にてパッド7と接続されたランド5aは、ビアホール6を介してランド5bと電気的に接続されている。ランド5aもパッド7と絶縁層2aの表面にて電気的に接続されているため、高周波信号を効率的に伝達するためには、かかるランド部についても、パッド7と同様の構成を備えていることが好ましい。すなわち、ランド5bの直下においても、インピーダンス整合の図れる位置にのみ、導電性材料が配置されていることが好ましい。ランド5aの下部においては、ビアホール6とランド5bが存在しているため、次式にてビアホール部のインダクタンス成分Lを求め、また、式(3)において、rをランド半径としてランド部のインダクタンス成分Lを求め、式(5)のL=L+Lとして、これら2つのインダクタンス成分を代入することによりランド5bの直下のインピーダンス整合の図れる距離dを求めることができる。なお、ビアホール部のインダクタンス成分Lは以下の(6)式から算出される。
Figure 0004085982
−−−−(6)
ここで、h:ビアホールの長さ(深さ:m)、r:ビアホール直径(m)である。
図1のランド5bの直下には導電性材料が配置されていないが、これは、ランド5bの直下の絶縁層の厚みが0.6d以下の膜厚である場合を示しているためである。
また、図3は本発明にかかる高周波信号用基板の他の実施例を説明する断面図である。図3では、パッド7の直下およびランド5bの直下のいずれにも導電性材料が配置されていないが、これは、パッド7の下面の絶縁層の厚み、ランド5bの下部の絶縁層の厚みの双方がインピーダンス整合を図れる距離0.6dよりも薄いことを意味している。
以上、本発明にかかる高周波信号用基板においては、高周波信号の反射の原因となるパッド下部に配置される導電性材料からなるグランド層を、パッド直下においては、パッドと電気的に接合される半田ボールとのインピーダンス整合が考慮された位置にのみ配置するようにしたので、高周波信号の反射による伝達ロスが抑制され、高周波信号を効率よく伝達することのできる高周波信号用基板が実現される。
実施の形態2.
図4は、本発明にかかる高周波信号用基板の他の実施例を示す図である。図4は、実施の形態1にて示した図1の構成とは異なり、多層配線基板部1のパッド7の直下にビアホール6が形成された構成を示している。かかる構成においては、半田ボール部4及びパッド7の有するインダクタンス成分Lに加え、上述の式(6)にて規定されるビアホール部のインダクタンス成分L(単位:nH)が加えられたものを、式(5)のLとすることにより実施の形態1と同様にして、d値を求めることができる。従って、実施の形態1同様、通常の高周波信号用基板にて適用されるインピーダンス値Z=50Ωから±10Ω程度のずれが許容される場合には、式(5)より、パッド7の下部に配置されたランド5b(内部電極)に対して、0.6d≦d≦1.5dの範囲内に導電性材料(グランド層)が配置された場合にインピーダンス整合が図れることになる。また、インピーダンス値Z=50Ωから±5Ω程度のずれが許容される場合には、パッド7の下部に配置されたランド5bから、0.8dから1.2dの範囲に導電性材料が配置された場合に、インピーダンス整合が図れることになる。図4においては、ランド5bからグランド層3cまでの距離dが0.6d≦d≦1.5d、好ましくは0.8d≦d≦1.2dの範囲であれば、インピーダンス整合が図れることになる。
以上、本発明にかかる高周波信号用基板によれば、パッド7下部にビアホールが存在するPad on Viaのような構造においても、実施の形態1同様、高周波信号の反射による伝達ロスが抑制され、高周波信号を効率よく伝達することのできる高周波信号用基板が実現することが可能となる。
実施の形態3.
実施の形態1、2では、伝送線路のインピーダンスZの許容値を具体的な値、例えばZ=50Ω±10Ωとして、パッド7に対してグランド層の配置が許容される距離の範囲を導出した。しかしながら、伝送線路のインピーダンス値Zの許容値±△Zは個々の状況によって適宜決定される値である。よって、実施の形態3に係る高周波信号用基板では、より普遍的な場合、つまり伝送線路のインピーダンス値をZ、許容範囲を±△Zとした場合のパッド7とグランド層間の許容される距離の範囲を規定することとした。
上述のように、インピーダンス値をZ、許容範囲を±△Zとした場合、グランド層とパッド7間の距離dは、後述の範囲内であれば良い。つまり、
=εεπr(Z−ΔZ)/L
−−−−(7)
=εεπr(Z+ΔZ)/L
−−−−(8)
上式中、dはグランド層とパッド7間で許容される距離の下限、dはグランド層とパッド間で許容される距離の上限をそれぞれ表し、グランド層とパッド7間の距離dについて、d≦d≦dの範囲内であれば、好適な所望のインピーダンスの範囲内でインピーダンス整合が図られ、高周波信号の反射による伝達ロスが抑制され、高周波信号を効率よく伝達することのできる高周波信号用基板が実現できる。
なお、上述のグランド層とパッドの距離の関係は、多層配線基板部1上に配置された全てのパッド7に対して満たされる必要は無く、例えば500MHz以上の高周波信号を伝達するパッド7のみとの間で満たせば良い。
本発明に係る高周波信号用基板の構造を説明する断面図である。 本発明に係る高周波信号用基板とドータカードとの接続状況を示す斜視図である。 本発明に係る高周波信号用基板の構造を説明する断面図である。 本発明に係る高周波信号用基板の構造を説明する断面図である。
符号の説明
1 多層配線基板部、 2a〜2d 絶縁層、 3a 配線層、 3b、3c グランド層、 4 半田ボール部(第二の外部電極)、 5a、5b ランド(内部電極)、 6 ビアホール、 7 パッド(第一の外部電極)、 8 絶縁層、 9 信号ピン、 11 ドータカード(外部基板)、 12 コネクタ(レセプタクル側)、 13 コネクタ部(ヘッダ側)。

Claims (4)

  1. 高周波信号を伝送する伝送線路を含む少なくとも1つの配線層と、導電性材料にて構成される少なくとも1つのグランド層と、少なくとも前記配線層、グランド層の各層間に設けられた各絶縁層と、最表面上に形成され前記伝送線路と電気的に接続された第一の外部電極と、で構成された多層配線基板部と、
    前記第一の外部電極と電気的に接続された第二の外部電極と、外部基板もしくは外部コネクタを前記多層配線基板部に保持するための嵌合部と、で構成されたコネクタ部と、を備え、
    前記第一の外部電極と前記第一の外部電極直下で最も近接して配置された前記グランド層との距離dが、次式にて決まるdおよびd値、
    =εεπr(Z−ΔZ)/L
    =εεπr(Z+ΔZ)/L
    (ε:真空中の誘電率、ε:比誘電率、r:第一もしくは第二の外部電極の半径のうち大きい方、Z:伝送線路のインピーダンス、ΔZ:インピーダンスの許容範囲、L:第一及び第二の外部電極のインダクタンスの和)
    に対して、d≦d≦dの範囲内であることを特徴とする高周波信号用多層基板。
  2. インピーダンスの許容範囲ΔZをゼロとしたときの前記距離dを次式で表される値、
    =εεπr /L
    とした場合、前記d値が0.6d、前記d値が1.5dであることを特徴とする請求項1記載の高周波信号用多層基板。
  3. 高周波信号を伝送する伝送線路を含む少なくとも1つの配線層と、導電性材料にて構成される少なくとも1つのグランド層と、少なくとも前記配線層、グランド層の各層間に設けられた各絶縁層と、最表面上に形成され前記伝送線路と電気的に接続された第一の外部電極と、第一の外部電極の直下に配置されビアホールにて電気的に連結された内部電極と、で構成された多層配線基板部と、
    前記第一の外部電極と電気的に接続された第二の外部電極と、外部基板もしくは外部コネクタを前記多層配線基板部に保持するための嵌合部と、で構成されたコネクタ部と、を備え、
    前記内部電極と前記内部電極直下で最も近接して配置された前記グランド層との距離dが、次式にて決まるインピーダンスの許容範囲ΔZをゼロとしたときの前記距離dに対して、
    =εεπr /(L+L
    =0.13h(ln(4h/r)+1)
    (ε:真空中の誘電率、ε:比誘電率、r:第一もしくは第二の外部電極の半径のうち大きい方、Z:伝送線路のインピーダンス、L:第一及び第二の外部電極のインダクタンスの和、L:ビアホールのインダクタンス、h:ビアホールの長さ、r:ビアホール直径)
    0.6d≦d≦1.5dの範囲内であることを特徴とする高周波信号用多層基板。
  4. 前記高周波信号が500MHz以上であることを特徴とする請求項1ないし3のいずれか1項記載の高周波信号用多層基板。

JP2004007938A 2003-05-26 2004-01-15 高周波信号用多層基板 Expired - Fee Related JP4085982B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004007938A JP4085982B2 (ja) 2003-05-26 2004-01-15 高周波信号用多層基板
US10/850,427 US6953349B2 (en) 2003-05-26 2004-05-21 Multilayer circuit board for high frequency signals

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003147401 2003-05-26
JP2004007938A JP4085982B2 (ja) 2003-05-26 2004-01-15 高周波信号用多層基板

Publications (2)

Publication Number Publication Date
JP2005012165A JP2005012165A (ja) 2005-01-13
JP4085982B2 true JP4085982B2 (ja) 2008-05-14

Family

ID=33492415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004007938A Expired - Fee Related JP4085982B2 (ja) 2003-05-26 2004-01-15 高周波信号用多層基板

Country Status (2)

Country Link
US (1) US6953349B2 (ja)
JP (1) JP4085982B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5440085B2 (ja) * 2009-10-09 2014-03-12 日本電気株式会社 高速伝送配線構造

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154943A (ja) 1997-08-04 1999-02-26 Mitsubishi Electric Corp プリント基板
JP3132495B2 (ja) 1999-01-19 2001-02-05 日本電気株式会社 プリント配線基板及びその製造方法
JP3703665B2 (ja) 1999-11-16 2005-10-05 ヒロセ電機株式会社 電気コネクタ接続構造
US6866544B1 (en) * 2003-03-25 2005-03-15 Cisco Technology, Inc. Methods and apparatus for mounting an electromagnetic interference shielding cage to a circuit board

Also Published As

Publication number Publication date
US20040246064A1 (en) 2004-12-09
US6953349B2 (en) 2005-10-11
JP2005012165A (ja) 2005-01-13

Similar Documents

Publication Publication Date Title
EP1304762B1 (en) Transmission line to waveguide transition structures
CN101711456B (zh) 用于多层电子封装互连的宽带射频连接器
US7911049B2 (en) Electrically optimized and structurally protected via structure for high speed signals
JP2001320208A (ja) 高周波回路及びそれを用いたモジュール、通信機
JP6643714B2 (ja) 電子装置及び電子機器
KR101577370B1 (ko) 마이크로웨이브 필터
EP1081989B1 (en) High frequency wiring board and its connecting structure
EP1585184B1 (en) Direct current cut structure
EP1182913A1 (en) High speed circuit board interconnection
EP2387295A1 (en) IC-Package with integrated impedance matching and harmonic suppression
JP4085982B2 (ja) 高周波信号用多層基板
US7291916B2 (en) Signal transmission structure and circuit substrate thereof
JP3186018B2 (ja) 高周波用配線基板
JP2002185201A (ja) 高周波用配線基板
JP2004158553A (ja) 半導体装置
US20060118332A1 (en) Multilayered circuit board for high-speed, differential signals
JP2007158555A (ja) 無線装置
JP3833426B2 (ja) 高周波用配線基板
JP2002299502A (ja) 高周波半導体素子収納用パッケージ
US6803836B2 (en) Multilayer ceramic package transmission line probe
JP4026052B2 (ja) 半導体装置及び半導体装置の設計方法
JP7660364B2 (ja) 無線通信モジュール
JP2001185918A (ja) 高周波用配線基板
JP2004241426A (ja) 配線基板
JP2018181987A (ja) 多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080211

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees