JP4086751B2 - スイッチング電源装置 - Google Patents

Description

本発明は、スイッチング電源装置に関し、特に入力に異常が生じた時に迅速に動作を停止するスイッチング電源装置に関する。

スイッチング電源装置のうち、ＤＣ−ＤＣコンバータは、ハイブリッドタイプの車両において、高圧バッテリを低圧バッテリに接続するために使われることがある。

ハイブリッドタイプの電気車両では、エンジンを駆動するために、高圧バッテリからの電力をインバータを介してモータに供給すると共に、計器やオーディオなどの補機類を動作させるために、高圧バッテリからの電力を、ＤＣ−ＤＣコンバータを介して低圧バッテリに供給する構成が取られている。ＤＣ−ＤＣコンバータは、通常、高圧バッテリから直流電力が入力されるインバータと、インバータの出力を変圧する変圧器と、変圧器の出力を整流して低圧バッテリに出力する整流器と、インバータを制御するコントローラとを有している。

また、車両の減速時には、モータは、発電機として機能し、生成された電力がインバータを介して高圧バッテリに充電される。そこで、例えば発電機の出力電圧が過大となった場合、高圧バッテリからＤＣ−ＤＣコンバータに入力される電圧に起因し、ＤＣ−ＤＣコンバータのインバータを構成するスイッチング素子の電圧がその耐圧を超えることがあり、スイッチング素子を破損させることがある。そこで、ＤＣ−ＤＣコンバータを保護するために、例えば特開２００３−３３０１５号に開示するように、高圧バッテリからの入力過電圧をＤＣ−ＤＣコンバータの変圧器の２次側で検出し、入力過電圧が生じた場合、コントローラは、スイッチング素子の開閉を指示する制御パルスの出力を停止して、ＤＣ−ＤＣコンバータの動作を停止させていた。（特許文献１参照）。
特開２００３−３３０１５号

しかしながら、上記のＤＣ−ＤＣコンバータでは、例えば入力過電圧が生じた場合に、変圧器の２次側で異常を検出している。異常を直接に検出していないので、異常が生じてから検出までに時間を要し、また、異常に対する対処が遅れていた。さらに、異常の有無を、変圧器の１次側で生じる入力過電圧によって変圧器の２次側に誘起される電圧から間接的に判断するために、異常を精度良く検出することが困難であった。

さらに、ＤＣ−ＤＣコンバータのインバータでは、２つのスイッチング素子が直列に接続されているが、高電位側のスイッチング素子は、低電位端子に対してフローティングであるため、高電位側のスイッチング素子を短時間で直接オフにするのは容易ではない。そこで、ＤＣ−ＤＣコンバータのコントローラによる制御パルスの生成を停止してスイッチング素子をオフにする方法が採られている。コントローラが動作を停止するために、例えば入力電圧が正常範囲に復帰した時に、ＤＣ−ＤＣコンバータを再稼働させるためには、外部からＤＣ−ＤＣコンバータへの何らかの働きかけを必要としていた。

本発明の目的は、上記問題点に鑑みて、入力に異常が生じた時に、スイッチング素子を短時間のうちにオフ状態に移行させて、スイッチング電源装置の動作を迅速且つ確実に停止することができるスイッチング電源装置を提供することである。

上記目的を達成するために、請求項１記載のスイッチング電源装置は、直流電源の高電位端子に接続される第１のスイッチング素子と、前記直流電源の低電位端子に接続され前記第１のスイッチング素子とは同時にオンにならない第２のスイッチング素子とが直列に接続されたスイッチング回路と、補助電源と、前記第１のスイッチング素子に接続されて前記補助電源から電力供給を受け前記第１のスイッチング素子をオンにする第１のスイッチ駆動手段と、前記第２のスイッチング素子に接続されて前記補助電源から電力供給を受け前記第２のスイッチング素子をオンにする第２のスイッチ駆動手段と、前記第１のスイッチ駆動手段と並列に接続された第１のコンデンサと、前記第２のスイッチ駆動手段と並列に接続された第２のコンデンサと、前記スイッチング電源装置の入力側で発生する異常を検出する検出手段と、前記異常が検出された時に前記第１及び第２のスイッチング素子を強制的にオフにする給電制御手段とを有し、前記第１及び第２のスイッチング素子間の接続点に負荷が接続されるスイッチング電源装置であって、前記第１のコンデンサの容量は、前記第２のコンデンサの容量よりも小さく、前記給電制御手段は、前記異常が検出された時に、前記補助電源から前記第１及び第２のスイッチ駆動手段に供給する電圧を低下させ、、前記第１のコンデンサと基準電位との間に第１の放電路を設けて前記第１のコンデンサを放電させ、前記第１のコンデンサの放電開始と同時に、前記第２のコンデンサと前記基準電位との間に第２の放電路を設けて前記第２のコンデンサを放電させ、前記第１及び第２のスイッチング素子を強制的にオフにすることを特徴とする。

上記構成のスイッチング電源装置は、直流電源からスイッチング回路に入力された電力を、第１及び第２のスイッチング素子によるオン・オフのスイッチング動作により調整して、２つのスイッチング素子の接続点から負荷に向けて出力する。第１及び第２のスイッチング素子は、スイッチング動作において同時にオンになることはない。一方、第１及び第２のスイッチング素子に第１及び第２のスイッチ駆動手段が接続され、第１及び第２のスイッチ駆動手段は、補助電源から電力が供給されて、対応するスイッチング素子をオンにしている。

上記構成のスイッチング電源装置では、通常の動作時、第１及び第２のコンデンサは、第１及び第２のスイッチ駆動手段と並列に接続されてデカップリングコンデンサとして機能している。一方、スイッチング電源装置の入力側で異常が検出されたとき、給電制御手段は、補助電源から供給される電圧のレベルを低下したり、或いは補助電源からの電力の供給を停止するとともに、第１のコンデンサに蓄積された電荷を第１のコンデンサと基準電位との間に形成される第１の放電路に放電させる。これによって、第１のスイッチ駆動手段への十分な電力の供給が無くなるので、第１のスイッチ駆動手段は、第１のスイッチング素子をオンにする制御パルスを生成することができなくなる。従って、第１のスイッチング素子は、オフになってこの状態を維持する。故に、スイッチング電源装置の動作は停止する。

第１のコンデンサは、スイッチング回路の高電位側に位置する第１のスイッチング素子の第１のスイッチ駆動手段と並列接続されている。異常の発生に応答して、給電制御手段が、第１及び第２のスイッチング素子を強制的にオフにするとき、第１のコンデンサに電荷が残っていると、その電荷によりスイッチング素子が動作してしまうことがある。これを防止するために、第１のコンデンサに蓄積された電荷を強制的に放電させることが必要になる。そこで、第１のコンデンサに蓄積された電荷を、第１のコンデンサと基準電位との間に形成される放電路に強制的に放電させる。従って、第１のスイッチ駆動手段は、第１のスイッチング素子に向けて制御パルスを出力できなくなるので、第１のスイッチング素子は、短時間で確実にオフに移行する。

上記構成では、スイッチング電源装置の入力側で異常が検出された時、給電制御手段は、第１のコンデンサの放電開始と同時に、第２のコンデンサに蓄積された電荷を、第２のコンデンサと基準電位との間に形成される第２の放電路への放電を開始させる。第２のコンデンサに電荷が残っていると、この電荷により第２のスイッチング素子が動作してしまうことがあるためである。また、第１のコンデンサの容量は、第２のコンデンサの容量よりも小さく、何れのコンデンサにも同一の補助電源から電力が供給されていたので、第１のコンデンサの放電は、第２のコンデンサの放電よりも早期に終了する。従って、最初に、第１のコンデンサの第１の放電路への放電に伴い、第１のスイッチ駆動手段に接続された第１のスイッチング素子が、短時間で確実にオフに移行する。次に、第２のコンデンサの第２の放電路への放電に伴い、第２のスイッチ駆動手段に接続された第２のスイッチング素子も短時間で確実にオフに移行する。このように、何れのスイッチング素子もオフ状態を移行してこの状態を維持するので、スイッチング電源装置は、動作を停止する。

また、第１のコンデンサの放電は、第２のスイッチング素子が導通状態の時に行われるため、両コンデンサの放電を完了させるためには、第１のコンデンサの放電を、第２のコンデンサの放電よりも先に終える必要がある。従って、第１のコンデンサの容量は、第２のコンデンサの容量よりも小さく設計されている。

請求項２記載のスイッチング電源装置は、直流電源の高電位端子に接続される第１のスイッチング素子と、前記直流電源の低電位端子に接続され前記第１のスイッチング素子とは同時にオンにならない第２のスイッチング素子とが直列に接続されたスイッチング回路と、補助電源と、前記第１のスイッチング素子に接続されて前記補助電源から電力供給を受け前記第１のスイッチング素子をオンにする第１のスイッチ駆動手段と、前記第２のスイッチング素子に接続されて前記補助電源から電力供給を受け前記第２のスイッチング素子をオンにする第２のスイッチ駆動手段と、前記第１のスイッチ駆動手段と並列に接続された第１のコンデンサと、前記第２のスイッチ駆動手段と並列に接続された第２のコンデンサと、前記スイッチング電源装置の入力側で発生する異常を検出する検出手段と、前記異常が検出された時に前記第１及び第２のスイッチング素子を強制的にオフにする給電制御手段とを有し、前記第１及び第２のスイッチング素子間の接続点に負荷が接続されるスイッチング電源装置であって、前記給電制御手段は、前記異常が検出された時に、前記補助電源から前記第１及び第２のスイッチ駆動手段に供給する電圧を低下させ、前記第１のコンデンサと基準電位との間に第１の放電路を設けて前記第１のコンデンサの放電を開始し、前記異常の検出から所定時間後に、前記第２のコンデンサと前記基準電位との間に形成される第２の放電路への前記第２のコンデンサの放電を開始して、前記第１及び第２のスイッチング素子を強制的にオフにすることを特徴とする。

上記構成では、スイッチング電源装置の入力側で異常が検出された時、給電制御手段は、最初に、第１のコンデンサに蓄積された電荷を、第１のコンデンサと基準電位との間に形成される第１の放電路への放電を開始させる。次に、第１のコンデンサの放電を開始してから所定時間後に、第２のコンデンサの放電を開始する。従って、第１のコンデンサの第１の放電路への放電に伴い、第１のスイッチ駆動手段への電力の入力が停止するので、第１のスイッチ駆動手段は、制御パルスを生成することができなくなる。このため、最初に第１のスイッチング素子が確実にオフになる。次に、第２のコンデンサの第２の放電路への放電に伴い、第２のスイッチ駆動手段への電力の入力が停止するので、第２のスイッチ駆動手段も制御パルスを生成することができなくなる。このため、第２のスイッチング素子も確実にオフに移行する。そして、何れのスイッチング素子もオフ状態を維持するので、スイッチング電源装置は、動作を停止する。

請求項３記載のスイッチング電源装置は、請求項２記載のスイッチング電源装置であって、前記給電制御手段は、前記第１のコンデンサの放電完了を検出可能であり、前記所定時間後は、前記第１のコンデンサの放電完了を検出した後であることを特徴とする。上記構成では、スイッチング電源装置の入力側の異常を検出した時、給電制御手段は、最初に第１のコンデンサを放電させ、第１のコンデンサの放電完了を検出した後で、第２のコンデンサの放電を開始させる。何れのコンデンサも放電してしまうので、第１及び第２のスイッチ駆動手段には電力が入力されないので、第１及び第２のスイッチ駆動手段は、制御パルスを出力しない。このため、第１及び第２のスイッチング素子は、何れもオフになり、この状態を維持する。スイッチング素子がオフになっているので、スイッチ回路は、電力を出力せず、スイッチング電源装置は、動作を停止する。

請求項４記載のスイッチング電源装置は、請求項１乃至３のいずれかに記載のスイッチング電源装置において、前記異常は、前記直流電源から入力される所定値を超える電圧であることを特徴とする。検出手段は、直流電源からスイッチング回路へと入力される所定値を超えた電圧を検出する。供給制御手段は、入力電圧の過剰に応答して、補助電源から第１及び第２のスイッチ駆動手段へ供給される電圧を低下させたり、或いはこの電力の供給を停止することによって、第１及び第２のスイッチィング素子をオフにしてこの状態を保持する。これにより、スイッチング回路は、電力を出力しなくなるので、スイッチング電源装置は、動作を停止する。

本発明の請求項１記載のスイッチング電源装置によれば、スイッチング電源装置の入力側に異常を検出した時、補助電源からスイッチ駆動手段へ供給される電圧を低下させたり、またはスイッチ駆動手段への電力供給を停止させると共に、第１及び第２のコンデンサを同時に強制的に放電させているので、第１及び第２のスイッチング素子を迅速且つ確実にオフにして、スイッチング電源装置の動作を短時間で停止させることができる。

本発明の請求項２記載のスイッチング電源装置によれば、スイッチング電源装置の入力側に異常を検出した時、補助電源からスイッチ駆動手段へ供給される電圧を低下させると共に、最初に第１のコンデンサを強制的に放電させ、次に第２のコンデンサを強制的に放電させているので、第１及び第２のスイッチング素子を迅速且つ確実にオフにして、スイッチング電源装置の動作を短時間で停止させることができる。

本発明の請求項３記載のスイッチング電源装置によれば、第１のコンデンサの放電完了後に第２のコンデンサを放電させているので、高電位側に位置する第１のコンデンサを完全に放電させることができる。従って、特に第１のスイッチング素子が確実にオフになってその状態を保持するので、スイッチング電源装置の動作を短時間で停止させることができる。

本発明の請求項４記載のスイッチング電源装置によれば、スイッチング回路への過剰な入力電圧から、スイッチング電源装置を保護することができる。

本発明の第１の実施の形態によるスイッチング電源装置について図１乃至図３を参照しながら説明する。

図１に、本発明によるスイッチング電源装置を含むハイブリッド電気自動車の電源システム１を示す。電源システム１は、高圧バッテリ２と、低圧バッテリ３と、インバータ４と、ＤＣ−ＤＣコンバータ５とを有する。また、電源システム１には、モータＭと、補機類Ｋとがそれぞれ接続されている。高圧バッテリ２は、ニッケル水素やリチウムイオンバッテリからなる直流電源であり、例えば数百Ｖの電圧を出力する。低圧バッテリ３は、例えば鉛バッテリなどの既存の車載用バッテリであり、ＤＣ−ＤＣコンバータ５を介して高圧バッテリ２に接続されている。低圧バッテリ３は、ＤＣ−ＤＣコンバータ５から出力される電力で充電されるとともに、保存している電力を補機類Ｋに供給する。

モータＭは、インバータ４を介して高圧バッテリ２に接続されるとともに、エンジンＥや駆動輪Ｗに接続されている。モータＭは、高圧バッテリ２から電力を受けとり駆動輪Ｗを回転させる。逆に、モータＭは、インバータ４を介して高圧バッテリ２を充電する時は発電機として動作する。補機類Ｋは、車載用オーディオ、ライト、エンジンコントロール装置等からなり、低圧バッテリ３から給電されて動作する既存の車載用機器である。

ＤＣ−ＤＣコンバータ５の詳細を、図２を参照して説明する。図２に示すように、ＤＣ−ＤＣコンバータ５は、インバータ回路１０と、変圧器２０と、整流回路３０と、平滑回路４０と、コントローラ５０と、変圧器６０と、異常検出回路８０とからなる。

インバータ回路１０は、ＤＣ−ＤＣコンバータ５に入力される直流電力を交流に変換して出力するものであり、高圧バッテリ２の高電位側に接続される高電位入力端子Ｔ１と、基準電位Ｇに接続される低電位端子Ｔ２との間に接続される。高電位入力端子Ｔ１と低電位端子Ｔ２との間に、アームＡ_１とアームＡ_２とがそれぞれ接続されている。そして、アームＡ_１には、対をなす２つのＭＯＳ−ＦＥＴ Ｑ_１１，Ｑ_１２が直列に接続されている。アームＡ_２にも、対をなす２つのＭＯＳ−ＦＥＴ Ｑ_２１，Ｑ_２２が直列に接続されている。

アームＡ_１に対してスイッチドライバ７０が設けられ、スイッチドライバ７０は、ゲートパルスを出力してＭＯＳ−ＦＥＴ Ｑ_１１，Ｑ_１２のオン・オフを行う。

スイッチドライバ７０は、ハイサイドドライバＤ_Ｈと、ローサイドドライバＤ_Ｌと、放電回路７２とを有し、補助電源９０から給電されるとともに、コントローラ５０からの制御パルスに応じてＭＯＳ−ＦＥＴ Ｑ_１１，Ｑ_１２のオン・オフを行う。ハイサイドドライバＤ_Ｈは、アームＡ_１の高電位側に位置するＭＯＳ−ＦＥＴ Ｑ_１１のゲート端子とソース端子との間に接続されている。ハイサイドドライバＤ_Ｈは、ダイオードｄ_３及び入力端子Ｔ３を介して補助電源９０と接続されている。ダイオードｄ_３は、アノードが入力端子Ｔ３に接続され、カソードがハイサイドドライバＤ_Ｈに接続されている。また、ハイサイドドライバＤ_Ｈには、コンデンサＣ_Ｈが並列に接続されている。すなわち、コンデンサＣ_Ｈは、ハイサイドドライバＤ_Ｈの入力ラインＬ_ＨとＭＯＳ−ＦＥＴ Ｑ_１１のソース端子との間に接続されている。

一方、ローサイドドライバＤ_Ｌは、低電位側に位置するＭＯＳ−ＦＥＴ Ｑ_１２のゲート端子とソース端子との間に接続されている。また、ローサイドドライバＤ_Ｌは、入力端子Ｔ３を介して補助電源９０と直接接続されている。また、ローサイドドライバＤ_Ｈには、コンデンサＣ_Ｌが並列に接続されている。すなわち、コンデンサＣ_Ｌは、ローサイドドライバＤ_Ｌの入力ラインＬ_ＬとＭＯＳ−ＦＥＴ Ｑ_１２のソース端子との間に接続されている。アームＡ_２のＭＯＳ−ＦＥＴ Ｑ_２１，Ｑ_２２にも、スイッチドライバ７０と同一のスイッチドライバ７０’が接続されている。なお、コンデンサＣ_Ｌの容量は、コンデンサＣ_Ｈの容量よりも大きく設定されている。

放電回路７２は、コンデンサＣ_ＨやコンデンサＣ_Ｌを放電させる放電路を形成するものであり、異常検出回路８０からの入力に応答して、ダイオードｄ_３とハイサイドドライバＤ_Ｈとの間のラインＬ_Ｈ上のノードＵと、ＭＯＳ−ＦＥＴ Ｑ_１１，Ｑ_１２の間のノードＭとを直接接続する放電路Ｌ_０を形成する。

補助電源９０は、出力電圧レベルがＶsubの直流電源であり、スイッチング素子Ｑ_０を介してスイッチドライバ７０に給電する。なお、スイッチング素子Ｑ_０は、通常はオンになっているが、異常検出回路８０からの出力に応答してオフに切り替わる。

変圧器２０は、スイッチングされた入力電圧を変圧して出力するものであり、１次巻線Ｎ_０１と２次巻線Ｎ_０２とからなる。１次巻線Ｎ_０１は、ＭＯＳ−ＦＥＴ Ｑ_１１，Ｑ_１２との間のノードＭと、ＭＯＳ−ＦＥＴ Ｑ_１２１，Ｑ_２２との間のノードＮとの間に接続されている。２次巻線Ｎ_０２は、２つの補助巻線が同一方向に連続して巻回されるように直列に接続されて構成されている。

整流回路３０は、変圧器２０の出力側に設けられて、入力された交流を２つのダイオードｄ１，ｄ２により整流して出力する全波整流回路である。平滑回路４０は、整流回路３０の出力側に設けられて、コイルＬ_０とコンデンサＣ_０とが直列に接続されている。平滑回路４０は、入力電圧の変動を平滑にして出力する。そして、コイルＬ_０とコンデンサＣ_０とを接続するノードＯと、基準電位Ｇとの間に、ＤＣ−ＤＣコンバータ５の出力が現れ、ノードＯと基準電位Ｇとの間に低圧バッテリ３や補機類Ｋが接続される。

コントローラ５０は、平滑回路４０の出力側から給電され、インバータ回路１０の各ＭＯＳ−ＦＥＴ Ｑ_１１，Ｑ_１２，Ｑ_２１，Ｑ_２２のオン・オフを制御する制御パルスを生成する。コントローラ５０は、制御パルスのデューティを変更したり、パルス生成のタイミングを変更することにより、インバータ回路１０に対してＰＷＭ制御や位相制御を行う。また、コントローラ５０とインバータ回路１０との間には、変圧器６０が挿入されている。変圧器６０によって、コントローラ５０が発した制御パルスは、スイッチドライバ７０に伝達される。

変圧器６０は、コントローラ５０に接続される１次巻線Ｎ_１１と、スイッチドライバ７０に接続される２次巻線Ｎ_２１，Ｎ_２２とからなり、コントローラ５０が発したパルス電圧を、スイッチドライバ７０に伝達する。１次巻線Ｎ_１１は、単一の巻線からなり、コントローラ５０が出力する制御パルスが印加される。２次巻線Ｎ_２１，Ｎ_２２は、互いに電気的に絶縁されるとともに、互いに逆極性となるようにコア６１に巻回されている。

異常検出回路８０は、高電位端子Ｔ１と低電位端子Ｔ２との間に接続され、ＤＣ−ＤＣコンバータ５への入力電圧Ｖinをモニタしている。異常検出回路８０は、コンパレータ８２と、基準電源Ｖrefとからなる。コンパレータ８２は、非反転入力端子が高電位端子Ｔ１に接続されるとともに、反転入力端子が基準電源Ｖrefを介して低電位端子Ｔ２に接続され、出力端子が放電回路７２と補助電源９０との両方に接続されている。基準電源Ｖrefの出力は、ＤＣ−ＤＣコンバータ５の入力電圧の許容限界値に対応した値に設定されている。以上のように、ＤＣ−ＤＣコンバータ５は構成されている。

次に、ＤＣ−ＤＣコンバータ５の動作を説明する。補機類Ｋが電力を必要としたり、低圧バッテリ３を充電する時、ＤＣ−ＤＣコンバータ５は、高圧バッテリ２から電力を受け取って、低圧バッテリ３や補機類Ｋに向けて出力する。インバータ回路１０は、コントローラ５０からの制御パルスの入力に応じて、(1)インバータ回路１０のＭＯＳ−ＦＥＴ Ｑ_１１，Ｑ_２２がオンになり、且つＭＯＳ−ＦＥＴ Ｑ_１２，Ｑ_２１がオフになる期間Ａ、(2)ＭＯＳ−ＦＥＴ Ｑ_１２，Ｑ_２１がオンになり、且つＭＯＳ−ＦＥＴ Ｑ_１１，Ｑ_２２がオフになる期間Ｂを交互に繰り返すスイッチング動作を行う。

以下に、アームＡ_１にて直列に接続されているＭＯＳ−ＦＥＴ Ｑ_１１，Ｑ_１２のスイッチング動作を中心に、図３を参照しながら説明する。ＤＣ−ＤＣコンバータ５へは、通常高圧バッテリ２から電圧Ｖinの直流電力が入力される（図３（ａ）参照）。高圧バッテリ２から直流電圧Ｖinの入力が開始されると、異常検出回路８０は、常時、入力電圧Ｖinと基準電圧Ｖrefの値とを比較して、入力電圧Ｖinが所定の範囲内にあるかどうかを監視している。なお、基準電圧Ｖrefの出力は、１つのＭＯＳ−ＦＥＴの耐圧よりも小さく設定されている。この時、入力電圧ＶinがＶref以下であれば、コンパレータ８２の出力はＬＯＷとなり、異常検出回路８０は、信号を出力しない（図３（ｂ）参照）。異常検出回路８０からの出力がＬＯＷに維持されている間、放電回路７２は機能しない。

時刻ｔ_１にて、コントローラ５０からの制御パルスによって、ＭＯＳ−ＦＥＴ Ｑ_１１、Ｑ_２２のゲート端子にゲートパルスが印加されてＭＯＳ−ＦＥＴ Ｑ_１１、Ｑ_２２がオンになり、且つＭＯＳ−ＦＥＴ Ｑ_１２、Ｑ_２１へのゲートパルスの印加がないので、ＭＯＳ−ＦＥＴ Ｑ_１２、Ｑ_２１はオフになる（期間Ａ）。従って、電流Ｉ_１が、端子Ｔ１，ノードＭ、変圧器２０，ノードＮの順に流れる。このとき、高電位側に位置するＭＯＳ−ＦＥＴ Ｑ_１１は、ハイサイドドライバＤ_Ｈからのゲートパルスの印加によりオン状態にあるので、オン抵抗が無視できるほどに小さいとすると、ＭＯＳ−ＦＥＴ Ｑ_１１のドレイン・ソース電圧Ｖdsは、ほぼゼロになる（図３（ｃ）参照）。また、この時、ノードＭの電位は、ほぼ入力電圧Ｖinと等しくなるので、ローサイドドライバＤ_Ｌからのゲートパルスの印加のないＭＯＳ−ＦＥＴ Ｑ_１２は、ドレイン・ソース電圧Ｖdsがほぼ入力電圧Ｖinと等しくなる（図３（ｃ）参照）。

次の時刻ｔ_２にて、コントローラ５０からの制御パルスによって、ＭＯＳ−ＦＥＴ Ｑ_１２、Ｑ_２１に向けてゲートパルスが印加されてＭＯＳ−ＦＥＴ Ｑ_１２、Ｑ_２１がオンになり、且つＭＯＳ−ＦＥＴ Ｑ_１１、Ｑ_２２へのゲートパルスの印加がないので、ＭＯＳ−ＦＥＴ Ｑ_１１、Ｑ_２２はオフになる（期間Ｂ）。従って、電流Ｉ_２が、端子Ｔ１，ノードＮ、変圧器２０，ノードＭの順に流れる。このとき、高電位側に位置するＭＯＳ−ＦＥＴ Ｑ_１１は、ハイサイドドライバＤ_Ｈからのゲートパルスの印加がなくオフ状態にあり、一方、ＭＯＳ−ＦＥＴ Ｑ_１２は、ローサイドドライバＤ_Ｌからのゲートパルスの印加によりオン状態にあるので、ノードＭの電位は、ほぼゼロになる。従って、ＭＯＳ−ＦＥＴ Ｑ_１１のドレイン・ソース間電圧Ｖdsは、入力電圧Ｖinとほぼ等しくなり（図３（ｃ）参照）、ＭＯＳ−ＦＥＴ Ｑ_１２のドレイン・ソース間電圧Ｖdsは、ほぼゼロになる（図３（ｄ）参照）。

上記の何れの期間Ａ、Ｂにおいても、各ドライバＤ_Ｈ，Ｄ_Ｌは、補助電源９０から常時給電されているので、コンデンサＣ_Ｈ、Ｃ_Ｌは、ほぼ１００％の状態に充電されている。よって、コンデンサＣ_Ｈ、Ｃ_Ｌの両端に現れる電圧Ｖ_ＨＣ，Ｖ_ＬＣは、それぞれ図３（ｅ）及び（ｆ）に示すようにほぼ一定値Ｖ_ＨＣ、Ｖ_ＬＣになる。この時、コンデンサＣ_Ｈ、Ｃ_Ｌは、それぞれデカップリングコンデンサとして機能している。

このように、高圧バッテリ２からの入力電圧ＶinがＶref以下である間は、コントローラ５０からの制御パルスによって、インバータ回路１０は、期間Ａ，Ｂからなる周期Ｓのスイッチング動作を繰り返して出力電力を調整する。インバータ回路１０から出力された交流電力は、変圧器２０にて変圧され、次に整流回路３０によって整流され、さらに平滑回路４０にて高周波成分が除去されて、ＤＣ−ＤＣコンバータ５から低圧バッテリ３や補機類Ｋに向けて出力される。

次に、入力電圧Ｖinに異常が発生した時のＤＣ−ＤＣコンバータ５の動作について説明する。例えば、時刻ｔ_１０にて入力電圧Ｖinが上昇し始め、時刻ｔ_１１に入力電圧Ｖinが電位Ｖrefを超えると、コンパレータ８２の出力は、ＬＯＷからＨＩＧＨに切り替わり、異常検出回路８０は、放電回路７２と補助電源９０との両方に向けて出力する。補助電源９０は、異常検出回路８０からの出力に応答して、スイッチング素子Ｑ_０をオフに切り替え、ハイサイドドライバＤ_Ｈ及びローサイドドライバＤ_Ｌへの給電を停止する（図３（ｇ）参照）。

一方、放電回路７２は、異常検出回路８０からの出力に応答して、ノードＵとノードＶとを直接接続する放電路Ｌ_０を形成する。時刻ｔ_１１以降に形成された放電路Ｌ_０により、時刻ｔ_１１からｔ_１２までのＭＯＳ−ＦＥＴ Ｑ_１１がオフとなり、且つＭＯＳ−ＦＥＴ Ｑ_１２がオンとなる期間Ｂにおいて、コンデンサＣ_Ｈに蓄積された電荷は、コンデンサＣ_Ｈから順にノードＵ，放電路Ｌ_０，オン状態のＭＯＳ−ＦＥＴ Ｑ _１２ の経路で放電される。従って、コンデンサＣ_Ｈの両端に現れる電圧Ｖ_ＨＣは低下し、コンデンサＣ_Ｈに残る電荷は急速に減少していく。

同時に、コンデンサＣ_Ｌに蓄積された電荷は、コンデンサＣ_Ｌから順に端子Ｔ３，ダイオードｄ３，ノードＵ，放電路Ｌ_０、ノードＶ，オン状態のＭＯＳ−ＦＥＴ Ｑ_１２を通過して放電される。従って、コンデンサＣ_Ｌの両端に現れる電圧Ｖ_ＬＣも低下する。

次に、時刻ｔ_１２からｔ_１３までの期間Ａにおいては、ＭＯＳ−ＦＥＴ Ｑ_１１がオンになり、且つＭＯＳ−ＦＥＴ Ｑ_１２がオフになっているので、各コンデンサＣ_Ｈ、Ｃ_Ｌの放電路が開放となる。従って、何れのコンデンサＣ_Ｈ、Ｃ_Ｌも内部に蓄積された電荷を放電させることができないので、コンデンサＣ_Ｈ、Ｃ_Ｌの両端の電圧Ｖ_ＨＣ、Ｖ_ＬＣは不変となる。

このように、時刻ｔ_１１以降、補助電源９０からのスイッチドライバ７０への給電が停止されているので、ＭＯＳ−ＦＥＴ Ｑ_１２がオンになる期間Ｂになるたびに、各コンデンサＣ_Ｈ、Ｃ_Ｌに蓄積された電荷は徐々に放電され、各コンデンサＣ_Ｈ、Ｃ_Ｌの両端の電圧Ｖ_ＨＣ、Ｖ_ＬＣは低下していく。そして、時刻ｔ_２０に、高電位側に位置するコンデンサＣ_Ｈの電圧Ｖ_ＨＣが、ＭＯＳ−ＦＥＴ Ｑ_１１をオン状態に切り替えるゲート・ソース閾値電圧Ｖth-high以下になると、このときの電圧Ｖ_ＨＣでは、もはやハイサイドドライバＤ_Ｈは、ＭＯＳ−ＦＥＴ Ｑ_１１をオンにするゲートパルスを生成することができなくなる。従って、ＭＯＳ−ＦＥＴ Ｑ_１１は、オフ状態になってこの状態を維持する（図３（ｃ）参照）。

一方、コンデンサＣ_Ｌの容量は、コンデンサＣ_Ｈの容量よりも大きいので、コンデンサＣ_Ｌには、コンデンサＣ_Ｈよりも多くの電荷が残留している。このため、コンデンサＣ_Ｈの放電が終了しても、コンデンサＣ_Ｌの放電は継続していることが多い。そこで、時刻ｔ_２０以降の時刻ｔ_２１にて、低電位側に位置するコンデンサＣ_Ｌの電圧Ｖ_ＬＣが、ＭＯＳ−ＦＥＴ Ｑ_１２をオン状態に切り替えるゲート・ソース閾値電圧Ｖth-low以下になると、このときの電圧Ｖ_LＣでは、もはやローサイドドライバＤ_Ｌは、ＭＯＳ−ＦＥＴ Ｑ_１２をオンにするゲートパルスを生成することができなくなる。従って、ＭＯＳ−ＦＥＴ Ｑ_１２は、オフ状態になってこの状態を維持する（図３（ｄ）参照）。このようにして、コンデンサＣ_Ｈ、Ｃ_Ｌに充電された電荷を積極的に放電させることによって、ハイサイドドライバＤ_Ｈ及びローサイドドライバＤ_Ｌから対応するＭＯＳ−ＦＥＴ Ｑ_１１，Ｑ_１２へのゲートパルスの生成を短時間で停止させることができる。従って、ＭＯＳ−ＦＥＴ Ｑ_１１，Ｑ_１２を確実にオフ状態に移行させてこの状態を維持できるので、インバータ回路１０は電力の出力を停止する。よって、ＤＣ−ＤＣコンバータ５の動作は停止する。

上記構成によれば、ＤＣ−ＤＣコンバータ５は、入力電圧Ｖinの異常を変圧器２０の１次側で検出し、入力電圧Ｖinの異常に応答してハイサイドドライバＤ_Ｈ及びローサイドドライバＤ_Ｌへの電圧供給を停止することによって、インバータ回路１０のＭＯＳ−ＦＥＴ Ｑ_１１，Ｑ_１２をオフ状態に移行させてこの状態を維持している。これによって、インバータ回路１０は、電力の出力を短時間のうちに停止するので、ＤＣ−ＤＣコンバータ５は動作を停止する。このように、入力電圧Ｖinの異常の検出とその対処とが、共に変圧器２０の１次側で行われるので、入力電圧Ｖinの異常を高速で検出すると共に、検出を正確に行うことができる。また、通常変圧器２０の１次側で生じる入力電圧Ｖinの異常を、変圧器２０の２次側で間接的に検出する必要が無くなる。従って、変圧器２０での１次側と２次側との間での信号伝達のために用いられてきたフォトカプラを使用せずに済む。また、ＤＣ−ＤＣコンバータ５は、入力電圧Ｖinの異常を迅速且つ正確に検出するので、かかる異常に対して短時間のうちに対処でき、ＭＯＳ−ＦＥＴ Ｑ_１１，Ｑ_１２を過電圧の印加による破壊から保護できる。

また、入力電圧Ｖinが許容範囲Ｖrefを超える異常が生じた場合、まず、ハイサイドドライバＤ_Ｈ及びローサイドドライバＤ_Ｌへの補助電源９０からの給電を停止すると共に、低電位側に位置するＭＯＳ−ＦＥＴ Ｑ_１２がオンになる時に、高電位側のコンデンサＣ_Ｈに充電された電荷をＭＯＳ−ＦＥＴ Ｑ_１２のドレイン・ソース間を通して放電させ、さらに、低電位側のコンデンサＣ_Ｌに充電された電荷を放電させることによって、ＭＯＳ−ＦＥＴ Ｑ_１１，_１２の駆動用電力を急速に装置外に除去している。これによって、高電位側及び低電位側にあるＭＯＳ−ＦＥＴ Ｑ_１１，_１２の何れも短時間のうちにオフに移行させることができ、またこの状態が確実に維持される。このとき、高電位側のコンデンサＣ_Ｈの容量は、低電位側のコンデンサＣ_Ｌの容量よりも小さいので、高電位側のコンデンサＣ_Ｈに充電された電荷を、低電位側でオン状態になっているＭＯＳ−ＦＥＴ Ｑ_１２を介して高速で放電させることができ、特に高電位側のＭＯＳ−ＦＥＴ Ｑ_１１を迅速且つ確実にオフ状態に移行させてその状態を維持できる。

このように、入力電圧Ｖinの異常の発生からＤＣ−ＤＣコンバータ５の停止までが短時間で行われるため、耐圧の低いＭＯＳ−ＦＥＴを使用でき、信頼性が高いながらも安価なＤＣ−ＤＣコンバータ５を作成できる。

さらに、入力電圧Ｖinの異常の検出に対して、コントローラ５０を停止させるのではなく、ＭＯＳ−ＦＥＴ Ｑ_１１，Ｑ_１２を駆動するハイサイドドライバＤ_Ｈ及びローサイドドライバＤ_Ｌを停止させてゲートパルスの生成を停止させることによって、ＭＯＳ−ＦＥＴ Ｑ_１１，Ｑ_１２をオフ状態に移行させてこの状態を維持している。従って、入力電圧Ｖinが正常値に復帰した場合に、再び補助電源９０をスイッチドライバ７０に接続して、ＭＯＳ−ＦＥＴ Ｑ_１１，Ｑ_１２のスイッチング動作を自動的に再開させることも可能である。

次に、基準電圧源Ｖrefの値をＭＯＳ−ＦＥＴの耐圧よりも小さく設定する理由を簡単に説明する。図３（ｃ）、（ｄ）を参照すると、各ＭＯＳ−ＦＥＴ Ｑ_１１，Ｑ_１２のドレイン・ソース間には、オフ状態の時に入力電圧Ｖinが印加される。従って、入力電圧Ｖinが各ＭＯＳ−ＦＥＴ Ｑ_１１，Ｑ_１２の耐圧を超えてしまうと、ＭＯＳ−ＦＥＴが破壊される可能性がある。従って、ＭＯＳ−ＦＥＴを保護するためには、基準電圧源Ｖrefの値を、ＭＯＳ−ＦＥＴの耐圧よりも小さく設定するのが好ましい。

本発明の第２の実施の形態によるスイッチング電源装置について図４及び図５を参照しながら説明する。図４に、第２の実施の形態のＤＣ−ＤＣコンバータ５Ａを示す。ＤＣ−ＤＣコンバータ５Ａは、インバータ回路１０と、変圧器２０と、整流回路３０と、平滑回路４０と、コントローラ５０と、変圧器６０と、異常検出回路８０とからなる。上記の構成要素は、図２のＤＣ−ＤＣコンバータ５において同一符号が付された構成要素と同一であるので、詳細な説明は省略する。

図３のＤＣ−ＤＣコンバータ５Ａにおいて、スイッチドライバ７０Ａは、図２に示すスイッチドライバ７０とほぼ同一の構成を取っている。従って、以下に異なる構成について説明し、同一の構成要素には同一の参照符号を付して詳細な説明を省略する。

第１の実施の形態では、放電回路７２は１つであったが、本実施の形態においては、ドライバＤ_Ｈ、Ｄ_Ｌ毎に放電回路７２Ａ，７２Ｂを有する。放電回路７２Ａは、異常検出回路８０からの入力に応答して、ダイオードｄ３とハイサイドドライバＤ_Ｈとの間のラインＬ_Ｈ上のノードＵと、ノードＭとを接続する放電路Ｌ_ＤＨを形成する。さらに、放電回路７２Ａと、並列に放電検出回路７４が接続されている。放電検出回路７４は、コンデンサＣ_Ｈの電圧をモニタし、コンデンサＣ_Ｈの電圧が所定値以下になった時、信号を放電回路７２Ｂに向けて出力する。

本実施の形態では、ローサイドドライバＤ_Ｌは、ダイオードｄ４及び端子Ｔ３を介して補助電源９０に接続されている。ダイオードｄ４は、アノードが補助電源９０に接続され、カソードがローサイドドライバＤ_Ｌに接続されている。放電回路７２Ｂは、放電検出回路７４の信号出力に反応して、ダイオードｄ４とローサイドドライバＤ_Ｌとを接続するラインＬ_Ｃ上のノードＷと、基準電位Ｇとを直接接続する放電路Ｌ_ＤＬを形成する。

次に、ＤＣ−ＤＣコンバータ５Ａの動作について説明する。入力電圧Ｖinが、基準電圧Ｖref以下であれば、ＤＣ−ＤＣコンバータ５Ａの動作は、図２に示すＤＣ−ＤＣコンバータ５と同じである。従って、入力電圧Ｖinが正常範囲にある時のＤＣ−ＤＣコンバータ５Ａの動作については詳細な説明を省略する。

次に、入力電圧Ｖinに異常が発生した時のＤＣ−ＤＣコンバータ５Ａの動作を、図５を参照しながら説明する。例えば、時刻ｔ_１０にて入力電圧Ｖinが上昇し始め、時刻ｔ１１にて入力電圧Ｖinが電位Ｖrefを超えると、コンパレータ８２の出力は、ＬＯＷからＨＩＧＨに切り替わり、異常検出回路８０は、放電回路７２Ａと補助電源９０との両方に向けて信号を出力する。補助電源９０は、異常検出回路８０からの信号出力に応答して、スイッチング素子Ｑ_０をオフに切り替え、スイッチドライバ７０への給電を停止する（図５（ｈ）参照）。

同時に、放電回路７２Ａは、異常検出回路８０からの信号出力に応答して、ノードＵとノードＭとを直接接続する放電路Ｌ_ＤＨを形成する。時刻ｔ_１１以降に形成された放電路Ｌ_ＤＨにより、ＭＯＳ−ＦＥＴ Ｑ_１１がオフとなり、且つＭＯＳ−ＦＥＴ Ｑ_１２がオンとなる期間Ｂにおいて、コンデンサＣ_Ｈに蓄積された電荷は、コンデンサＣ_Ｈから順にノードＵ，放電路Ｌ_ＤＨ、オン状態のＭＯＳ−ＦＥＴ Ｑ _１２ の経路で放電される。従って、コンデンサＣ_Ｈの両端に現れる電圧Ｖ_ＨＣは低下するので、コンデンサＣ_Ｈは、電源の機能を急速に失っていく。

次の時刻ｔ_１２からｔ_１３までの期間Ａにおいては、ＭＯＳ−ＦＥＴ Ｑ_１１がオンになり、且つＭＯＳ−ＦＥＴ Ｑ_１２がオフになっているので、放電路が開放となり、コンデンサＣ_Ｈに蓄積された電荷は、放電しない。このように、時刻ｔ_１１以降、補助電源９０からスイッチドライバ７０への給電は停止されているので、期間Ｂの間は、コンデンサＣ_Ｈに蓄積された電荷は徐々に放電され、コンデンサＣ_Ｈの両端に現れる電圧Ｖ_ＨＣは低下していく。そして、時刻ｔ_２０に、コンデンサＣ_Ｈの電圧Ｖ_ＨＣが、ＭＯＳ−ＦＥＴ Ｑ_１１をオン状態に切り替えるゲート・ソース閾値電圧Ｖth-high以下になると（図５（ｅ）参照）、このときの電圧Ｖ_ＨＣでは、ハイサイドドライバＤ_Ｈは、もはやＭＯＳ−ＦＥＴ Ｑ_１１をオンにするゲートパルスを出力することができなくなる。従って、ＭＯＳ−ＦＥＴ Ｑ_１１は、オフ状態になってこの状態を維持する（図５（ｃ）参照）。

同時に、時刻ｔ_２０にて、放電検出回路７４は、コンデンサＣ_Ｈの電圧Ｖ_ＨＣのゲート・ソース閾値電圧Ｖth-high以下への低下を検出し、この検出によって、コンデンサＣ_Ｈに残留する電荷の放電が実質的に終了したと判断し、信号を低電位側に位置する放電回路７２Ｂに向けて信号を出力する（図５（ｇ）参照）。放電回路７２Ｂは、放電検出回路７４の信号出力に応答して、ノードＷと基準電位Ｇとを直接に接続して放電路Ｌ_ＤＬを形成する。従って、コンデンサＣ_Ｌに残留する電荷は、ノードＷ及び放電路Ｌ_ＤＬを経由して放電される。従って、コンデンサＣ_Ｌの電圧Ｖ_ＬＣは、低下していく。そして、時刻ｔ_２５にて、コンデンサＣ_Ｌの電圧Ｖ_ＬＣが、ＭＯＳ−ＦＥＴ Ｑ_１２をオン状態に切り替えるゲート・ソース閾値電圧Ｖth-Low以下になると（図５（ｆ）参照）、このときの電圧Ｖ_LＣでは、ローサイドドライバＤ_Ｌは、もはやＭＯＳ−ＦＥＴ Ｑ_１２をオンにするゲートパルスを生成することができなくなる。従って、ＭＯＳ−ＦＥＴ Ｑ_１２は、オフ状態になってこの状態を維持する（図５（ｄ）参照）。このように、補助電源９０の停止後にコンデンサＣ_Ｈ、Ｃ_Ｌに残留する電荷を積極的に放電させることによって、ハイサイドドライバＤ_Ｈ及びローサイドドライバＤ_Ｌへの電圧の供給を短時間のうちに完全に停止させ、ハイサイドドライバＤ_Ｈ及びローサイドドライバＤ_Ｌによるゲートパルスの生成を短時間で停止させることができる。従って、ＭＯＳ−ＦＥＴ Ｑ_１１，Ｑ_１２を確実にオフ状態に移行させてこの状態を維持できるので、インバータ回路１０は電力の出力を停止する。よって、ＤＣ−ＤＣコンバータ５の動作は停止する。

上記構成によれば、ＤＣ−ＤＣコンバータ５Ａは、入力電圧Ｖinの異常を変圧器２０の１次側で検出し、入力電圧Ｖinの異常に応答して変圧器２０の１次側で直接インバータ回路１０のＭＯＳ−ＦＥＴ Ｑ_１１，Ｑ_１２をオフ状態に移行させてこの状態を維持している。これによって、インバータ回路１０は、電力の出力を短時間のうちに停止するので、ＤＣ−ＤＣコンバータ５は動作を停止する。このように、入力電圧Ｖinの異常の検出とその対処とが、共に変圧器２０の１次側で行われるので、入力電圧Ｖinの異常を高速で検出すると共に、検出を正確に行うことができる。また、通常変圧器２０の１次側で生じる入力電圧Ｖinの異常を、変圧器２０の２次側で間接的に検出する必要が無くなる。従って、変圧器２０での１次側と２次側との間での信号伝達のために用いられてきたフォトカプラを使用せずに済む。また、ＤＣ−ＤＣコンバータ５は、入力電圧Ｖinの異常を迅速且つ正確に検出するので、かかる異常に対して短時間のうちに対処でき、ＭＯＳ−ＦＥＴ Ｑ_１１，Ｑ_１２を過電圧の印加による破壊から保護できる。

さらに、入力電圧Ｖinが許容範囲Ｖrefを超える異常が生じた場合、まず、ハイサイドドライバＤ_Ｈ及びローサイドドライバＤ_Ｌへの補助電源９０からの給電を停止すると共に、高電位側に位置するコンデンサＣ_Ｈに充電された電荷を、オン状態のＭＯＳ−ＦＥＴ Ｑ_１２を利用して放電路Ｌ_ＤＨに放電させることによって、ＭＯＳ−ＦＥＴ Ｑ_１１の駆動用電力を急速に装置の外部に分散させている。これによって、フローティングになっている高電位側のコンデンサＣ_Ｈを短時間で容易に放電させることができる。従って、ハイサイドドライバＤ_Ｈは、ゲートパルスを生成することができなくなるので、高電位側にあるＭＯＳ−ＦＥＴ Ｑ_１１を短時間のうちにオフ状態に移行させてこの状態を確実に維持できる。

ＭＯＳ−ＦＥＴ Ｑ_１１のソース端子、すなわちノードＭの電位は、図５（ｄ）に示す低電位側のＭＯＳ−ＦＥＴ Ｑ_１２のドレイン・ソース間電圧Ｖdsの変動から分かるように、インバータ回路１０のスイッチング動作に応じて、フローティング状態になる。これに応じて、放電路Ｌ_ＤＨの電位も上下動するので、高電位側のコンデンサＣ_Ｈを急速に放電させることは、常時基準電位Ｇと一端が接続されている低電位側のコンデンサＣ_Ｌの放電と比較すると容易ではない。従って、補助電源９０からの給電停止直後の短時間の間に、低電位側のＭＯＳ−ＦＥＴ Ｑ_１２が周期的にオン状態になることを利用して、コンデンサＣ_Ｈから放電回路７２Ａを経由して放電路を形成することによって、高電位側のコンデンサＣ_Ｈを積極的に放電させることが可能である。従って、特に高電位側にあるＭＯＳ−ＦＥＴ Ｑ_１１を迅速且つ確実にオフ状態に移行させてこの状態を維持することができる。

このように、入力電圧Ｖinの異常の発生からＤＣ−ＤＣコンバータ５Ａの停止までが短時間で行われるため、耐圧の低いＭＯＳ−ＦＥＴを使用でき、信頼性が高いながらも安価なＤＣ−ＤＣコンバータ５Ａを作成できる。

さらに、入力電圧Ｖinの異常の検出に対して、コントローラ５０からの制御パルスの生成を止めるのではなく、ＭＯＳ−ＦＥＴ Ｑ_１１，Ｑ_１２を駆動するハイサイドドライバＤ_Ｈ及びローサイドドライバＤ_Ｌを停止させることによって、ＭＯＳ−ＦＥＴ Ｑ_１１，Ｑ_１２をオフ状態に移行させてこの状態を維持している。従って、入力電圧Ｖinが正常値に復帰した場合に、再び補助電源９０をスイッチドライバ７０に接続して、ＭＯＳ−ＦＥＴ Ｑ_１１，Ｑ_１２のスイッチング動作を自動的に再開させることも可能である。

上記の第２の実施の形態では、放電検出手段７４が、高電位側のコンデンサＣ_Ｈの電圧Ｖ_ＨＣがゲート・ソース閾値電圧Ｖth-high以下になったことを検出した後で、低電位側のコンデンサＣ_Ｌの放電を開始させる構成となっていた。上記のように、高電位側のコンデンサＣ_Ｈの放電開始を、低電位側のコンデンサＣ_Ｌの放電開始よりも先に行う他の構成としては、(1)両コンデンサの放電開始に所定の時間差を与える構成と、(2)入力電圧Ｖinの異常の程度に応じて、順次コンデンサの放電を開始させる構成とがある。図６に、(1)及び(2)の構成を含むＤＣ−ＤＣコンバータ５Ａを示す。図６に示すＤＣ−ＤＣコンバータ５Ａは、放電検出回路７４を持たず、異常検出回路８０が、最初に放電回路７４Ａに信号を出力することによって高電位側のコンデンサＣ_Ｈの放電を開始させ、しばらくして放電回路７４Ｂに信号を出力することによって低電位側のコンデンサＣ_Ｌの放電を開始させることを可能にしている。このように、異常検出回路８０から各放電回路７２Ａ，７２Ｂに発する信号出力に時間差を与えることによって、高電位側のコンデンサＣ_Ｈの放電開始と、低電位側のコンデンサＣ_Ｌの放電開始とに時間差を与えることが可能である。高電位側のコンデンサＣ_Ｈの放電と、と低電位側のコンデンサＣ_Ｌの放電とに時間差を与えうる異常検出回路８０の構成を次に説明する。

図７に、上記動作が可能な異常検出回路８０の構成の一例を示す。図７の異常検出回路８０は、コンパレータ８２と、基準電源Ｖrefと、遅延回路８４とからなる。コンパレータ８２は、非反転入力端子が高電位端子Ｔ１に接続されるとともに、反転入力端子が基準電源Ｖrefを介して低電位端子Ｔ２に接続され、出力端子が、遅延回路８４と図６に示す放電回路７２Ａとの両方に接続されている。コンパレータ８２と基準電源Ｖrefとは、図２及び図４に同一の参照符号が付されている構成要素と同一であるので、その詳細な説明は省略する。遅延回路８４は、コンパレータ８２の出力信号を所定時間遅延させた後、この出力信号を放電回路７２Ｂに向けて送る。

図７に示す異常検出回路８０では、ＤＣ−ＤＣコンバータ５Ａに基準電圧Ｖrefを超える電圧Ｖinが入力した場合、コンパレータ８２は、出力がＬＯＷからＨＩＧＨに切り替わり、ＨＩＧＨの出力信号は、放電回路７２Ａと遅延回路８４との両方に送られる。放電回路７２Ａは、コンパレータ８２のＨＩＧＨの出力信号に応答して、高電位側のコンデンサＣ_Ｈの放電を開始させる。一方、遅延回路８４は、コンパレータ８２の出力信号が入力されてから所定時間の経過後、同出力信号を放電回路７２Ｂに向けて発する。この遅延回路８４からの出力信号に応答して、放電回路７２Ｂは、低電位側のコンデンサＣ_Ｌの放電を開始させる。図７に示す異常検出回路８０の構成によって、最初に高電位側のコンデンサＣ_Ｈの放電を開始させ、所定時間の経過後、低電位側のコンデンサＣ_Ｌの放電を開始させることができる。

また、図８に示すような構成でも、最初に高電位側のコンデンサＣ_Ｈの放電を開始させ、次に低電位側のコンデンサＣ_Ｌの放電を開始させることができる。図８の異常検出回路８０は、２つのコンパレータ８２_−１，８２_−２と、２つの基準電源Ｖref1、Ｖref2とからなる。コンパレータ８２_−１は、非反転入力端子が高電位入力端子Ｔ１に接続され、反転入力端子が基準電源Ｖref1を介して低電位端子Ｔ２に接続され、出力端子は、高電位側の放電回路７２Ａに接続されている。一方、コンパレータ８２_−２は、非反転入力端子が高電位入力端子Ｔ１に接続され、反転入力端子が基準電源Ｖref2を介して低電位端子Ｔ２に接続され、出力端子は、低電位側の放電回路７２Ｂに接続されている。さらに、基準電源Ｖref1の値は、基準電源Ｖref2の値よりも小さく設定されている。

図８に示す異常検出回路８０では、ＤＣ−ＤＣコンバータ５Ａに基準電圧Ｖref1を超える入力電圧Ｖinが入力した場合、最初に、コンパレータ８２_−１の出力がＬＯＷからＨＩＧＨに切り替わり、コンパレータ８２_−１のＨＩＧＨの出力信号は、放電回路７２Ａに送られる。放電回路７２Ａは、コンパレータ８２_−１のＨＩＧＨの出力信号に応答して、高電位側のコンデンサＣ_Ｈの放電を開始する。さらに、入力電圧Ｖinが基準電圧Ｖref2を超えて増加した場合、コンパレータ８２_−２は、出力がＬＯＷからＨＩＧＨに切り替わり、コンパレータ８２_−２のＨＩＧＨの出力信号は、放電回路７２Ｂに送られる。放電回路７２Ｂは、コンパレータ８２_−２のＨＩＧＨの出力信号に応答して、低電位側のコンデンサＣ_Ｌの放電を開始させる。従って、図８に示す異常検出回路８０の構成によって、最初に高電位側のコンデンサＣ_Ｈの放電を開始させ、次に、低電位側のコンデンサＣ_Ｌの放電を開始させることができる。

このように、図７及び図８に示す異常検出回路８０を使用すれば、補助電源９０からの給電停止直後の短時間の間に低電位側のＭＯＳ−ＦＥＴ Ｑ_１２が周期的にオン状態になることを利用して、低電位側のＭＯＳ−ＦＥＴ Ｑ_１２がオフとなる時にフローティングとなる高電位側のコンデンサＣ_Ｈを最初に放電させることが可能である。従って、特に高電位側にあるＭＯＳ−ＦＥＴ Ｑ_１１を迅速且つ確実にオフ状態に移行させてこの状態を維持することができる。さらに、高電位側のコンデンサＣ_Ｈの放電開始に続いて、低電位側のコンデンサＣ_Ｌの放電を開始させるので、低電位側にあるＭＯＳ−ＦＥＴ Ｑ_１２も迅速且つ確実にオフ状態に移行させてこの状態を維持することができる。従って、高電位及び低電位にある両ＭＯＳ−ＦＥＴ Ｑ_１１，Ｑ_１２がオフに移行してこの状態を維持するので、インバータ回路１０は、電力の出力を停止し、ＤＣ−ＤＣコンバータ５Ａの動作を停止できる。

上記のように、本発明の各実施の形態においては、入力電圧Ｖinの異常が生じた場合に、ハイサイドドライバＤ_Ｈ及びローサイドドライバＤ_Ｌの各々への給電を停止したり、またはハイサイドドライバＤ_ＨやローサイドドライバＤ_Ｌへ供給される電圧の値を低下させるとともに、ハイサイドドライバＤ_Ｈ及びローサイドドライバＤ_Ｌの各々に並列に接続されたコンデンサの電荷を強制的に放電させてハイサイドドライバＤ_Ｈ及びローサイドドライバＤ_Ｌによるゲートパルスの生成を短時間で停止させている。従って、短時間のうちに確実にＭＯＳ−ＦＥＴ Ｑ_１１，Ｑ_１２をオフ状態に移行させてその状態を維持し、ＤＣ−ＤＣコンバータの動作を迅速且つ確実に停止させることができる。

なお、上記の実施の形態では、フルブリッジタイプのインバータ回路１０を用いて説明したが、本発明のスイッチング電源装置は、フルブリッジタイプの他に、ハーフブリッジタイプやチョッパタイプなどの、直流電源の高電位端子と低電位端子との間に、２つのスイッチング素子が直列に接続されたスイッチング回路を含む適宜のスイッチング電源装置に適用可能である。

本発明によるスイッチング電源装置は、上述した実施の形態に限定されず、特許請求の範囲に記載した範囲で種々の変形や改良が可能である。

本発明は、入力直流電圧を別の直流電圧に変換して出力する適宜のスイッチング電源装置に有用である。

本発明のスイッチング電源装置を適用したＤＣ−ＤＣコンバータを含む電源システムの構成図を示す。 本発明を適用したＤＣ−ＤＣコンバータの第１の実施の形態を示す構成図である。 図２に示すＤＣ−ＤＣコンバータの動作を説明するタイミングチャートを示す。 本発明を適用したＤＣ−ＤＣコンバータの第２の実施の形態を示す構成図である。 図４に示すＤＣ−ＤＣコンバータの動作を説明するタイミングチャートを示す。 図４に示すＤＣ−ＤＣコンバータの他の構成を示す構成図である。 図６に示すＤＣ−ＤＣコンバータに含まれる異常検出回路の構成を示す図である。 図６に示すＤＣ−ＤＣコンバータに含まれる異常検出回路の他の構成を示す図である。

符号の説明

２ 直流電源
３，Ｋ 負荷
５ スイッチング電源装置
１０ スイッチング回路
７０ 給電制御手段
８０ 検出手段
９０ 補助電源
Ｄ_Ｈ 第１のスイッチ駆動手段
Ｄ_Ｌ 第２のスイッチ駆動手段
Ｑ_１１ 第１のスイッチング素子
Ｑ_１２ 第２のスイッチング素子

Claims (4)

1. 直流電源の高電位端子に接続される第１のスイッチング素子と、前記直流電源の低電位端子に接続され前記第１のスイッチング素子とは同時にオンにならない第２のスイッチング素子とが直列に接続されたスイッチング回路と、
   補助電源と、
   前記第１のスイッチング素子に接続されて前記補助電源から電力供給を受け前記第１のスイッチング素子をオンにする第１のスイッチ駆動手段と、
   前記第２のスイッチング素子に接続されて前記補助電源から電力供給を受け前記第２のスイッチング素子をオンにする第２のスイッチ駆動手段と、
   前記第１のスイッチ駆動手段と並列に接続された第１のコンデンサと、
   前記第２のスイッチ駆動手段と並列に接続された第２のコンデンサと、
   前記スイッチング電源装置の入力側で発生する異常を検出する検出手段と、
   前記異常が検出された時に前記第１及び第２のスイッチング素子を強制的にオフにする給電制御手段と
   を有し、前記第１及び第２のスイッチング素子間の接続点に負荷が接続されるスイッチング電源装置であって、
   前記第１のコンデンサの容量は、前記第２のコンデンサの容量よりも小さく、
   前記給電制御手段は、前記異常が検出された時に、前記補助電源から前記第１及び第２のスイッチ駆動手段に供給する電圧を低下させ、前記第１のコンデンサと基準電位との間に第１の放電路を設けて前記第１のコンデンサを放電させ、前記第１のコンデンサの放電開始と同時に、前記第２のコンデンサと前記基準電位との間に第２の放電路を設けて前記第２のコンデンサを放電させ、前記第１及び第２のスイッチング素子を強制的にオフにすることを特徴とするスイッチング電源装置。
2. 直流電源の高電位端子に接続される第１のスイッチング素子と、前記直流電源の低電位端子に接続され前記第１のスイッチング素子とは同時にオンにならない第２のスイッチング素子とが直列に接続されたスイッチング回路と、
   補助電源と、
   前記第１のスイッチング素子に接続されて前記補助電源から電力供給を受け前記第１のスイッチング素子をオンにする第１のスイッチ駆動手段と、
   前記第２のスイッチング素子に接続されて前記補助電源から電力供給を受け前記第２のスイッチング素子をオンにする第２のスイッチ駆動手段と、
   前記第１のスイッチ駆動手段と並列に接続された第１のコンデンサと、
   前記第２のスイッチ駆動手段と並列に接続された第２のコンデンサと、
   前記スイッチング電源装置の入力側で発生する異常を検出する検出手段と、
   前記異常が検出された時に前記第１及び第２のスイッチング素子を強制的にオフにする給電制御手段と
   を有し、前記第１及び第２のスイッチング素子間の接続点に負荷が接続されるスイッチング電源装置であって、
   前記給電制御手段は、前記異常が検出された時に、前記補助電源から前記第１及び第２のスイッチ駆動手段に供給する電圧を低下させ、前記第１のコンデンサと基準電位との間に第１の放電路を設けて前記第１のコンデンサの放電を開始し、前記異常の検出から所定時間後に、前記第２のコンデンサと前記基準電位との間に形成される第２の放電路への前記第２のコンデンサの放電を開始して、前記第１及び第２のスイッチング素子を強制的にオフにすることを特徴とするスイッチング電源装置。
3. 前記給電制御手段は、前記第１のコンデンサの放電完了を検出可能であり、前記所定時間後は、前記第１のコンデンサの放電完了を検出した後であることを特徴とする請求項２記載のスイッチング電源装置。
4. 前記異常は、前記直流電源から入力される所定値を超える電圧であることを特徴とする請求項１乃至３のいずれかに記載のスイッチング電源装置。

Images