JP4087019B2

JP4087019B2 - Manufacturing method of semiconductor device

Info

Publication number: JP4087019B2
Application number: JP20354999A
Authority: JP
Inventors: 辰夫竹下; 正之榊原
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 1999-07-16
Filing date: 1999-07-16
Publication date: 2008-05-14
Anticipated expiration: 2019-07-16
Also published as: JP2001035865A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体チップをワイヤボンディングを用いることなくパッケージする半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
従来、半導体チップのパッケージ構造として、ワイヤボンディングを用いない構造が提案されている。例えば、特許第２８００８０６号公報には、複数の半導体チップに相当する素子が形成されている半導体基板を、半導体チップを個々に搭載可能な電極及び外部接続用電極が形成されているパッケージ基板に搭載し、半導体基板とパッケージ基板とを相互に電気接続し、その後半導体基板とパッケージ基板とを一体的に切断して、複数個の半導体チップとパッケージベースとに分離して、パッケージベースと半導体チップとが同一平面形状及び平面寸法に形成する半導体装置が開示されている。
【０００３】
また、上述した特許第２８００８０６号公報においては、パッケージ基板の表面に、接続用電極を露呈させるようにポリイミド膜が成膜されており、半導体基板（半導体チップ）とパッケージ基板（パッケージベース）との電気接続部を保護している。
【０００４】
【発明が解決しようとする課題】
上述したようにパッケージ基板の表面に予めポリイミド膜を成膜する構成では、接続用電極を露呈させるようにポリイミド膜を成膜させる必要があり、成膜工程が複雑になる。また、ポリイミド膜の厚さの管理が難しく、半導体基板をパッケージ基板に搭載した際に、ポリイミド膜の表面と半導体基板の表面との間に間隙が生じ、半導体基板（半導体チップ）とパッケージ基板（パッケージベース）との電気接続部位の保護が不十分になるおそれがある。これらの問題点を解決するために、半導体基板をパッケージ基板に搭載し、半導体基板とパッケージ基板とを相互に電気接続した後に、半導体基板とパッケージ基板との間の間隙にアンダーフィル樹脂等の絶縁性樹脂を充填することが考えられる。
【０００５】
しかしながら、半導体基板とパッケージ基板との間の間隙にアンダーフィル樹脂等の絶縁性樹脂を充填する際に、気泡等のエア残りを発生させることなく均一に絶縁性樹脂を充填する必要がある。万一、エア残りが生じた場合には、エア残りにより鬆が形成されると半導体装置の温度変化により生じる応力の分布が不均一になる。この不均一な応力分布の発生により、素子あるいは半導体基板とパッケージ基板との電気接続部に応力が作用して、これらの部分が破損してしまい、半導体装置の信頼性が低下するおそれがある。
【０００６】
本発明は上述の点に鑑みてなされたもので、半導体基板とパッケージ基板との間の間隙に絶縁性樹脂を充填する際のエア残りの発生を抑制し、半導体装置の信頼性の低下を抑制することが可能な半導体装置の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、複数の半導体チップに相当する素子が形成されている半導体基板を、半導体チップを個々に搭載可能な電極及び外部接続用電極が形成されると共に、その平面内に貫通する孔部が形成されているパッケージ基板に対して、半導体基板とパッケージ基板との間に所定幅の間隙を形成した状態で搭載し、半導体基板とパッケージ基板とを相互に電気接続する工程と、孔部から絶縁性樹脂を注入し、半導体基板とパッケージ基板との間に形成された所定幅の間隙に充填する工程と、半導体基板とパッケージ基板とを一体的に切断して、複数個の半導体チップとパッケージベースとに分離する工程と、を含み、パッケージ基板には、半導体基板とパッケージ基板とを一体的に切断する際の切断軌跡上に、エア抜き用孔部が貫通して形成されており、半導体基板とパッケージ基板とを一体的に切断する際に、エア抜き用孔部を横断して切断することを特徴としている。
【０００８】
このような構成を採用した場合、半導体基板を、その平面内に貫通する孔部が形成されているパッケージ基板に対して、半導体基板とパッケージ基板との間に所定幅の間隙を形成した状態で搭載した後に、孔部から絶縁性樹脂を注入して間隙に充填し、半導体基板とパッケージ基板とを一体的に切断して、複数個の半導体チップとパッケージベースとに分離して個々の半導体装置を形成しているので、孔部から注入された絶縁性樹脂は、半導体基板とパッケージ基板との間に形成された間隙内をパッケージ基板及び半導体基板の外側に向かって広がり、半導体基板とパッケージ基板との間の間隙に絶縁性樹脂を充填する際のエア残りの発生が抑制される。エア残り発生の抑制により、半導体装置の温度変化により生じる応力の分布をより均一にでき、素子あるいは半導体基板とパッケージ基板との電気接続部への応力の作用が抑制されて、これらの部分の破損を防ぎ、半導体装置の温度変化に対する信頼性の低下を防ぐことが可能となる。
また、本発明では、パッケージ基板に、エア抜き用孔部が貫通して形成されている。この場合、絶縁性樹脂を充填する際に、半導体基板とパッケージ基板との間に形成された間隙に存在するエアがエア抜き用孔部を介して排出されるので、絶縁性樹脂を速やかに充填することができると共に、絶縁性樹脂を充填した後のエア残りの発生を更に抑制することができる。
更に、本発明では、エア抜き用孔部が、半導体基板とパッケージ基板とを一体的に切断する際の切断軌跡上に形成されており、半導体基板とパッケージ基板とを一体的に切断する際に、エア抜き用孔部を横断して切断する。この場合、エア抜き用孔部を横断して、半導体基板とパッケージ基板とを一体的に切断するので、個々の半導体装置に分離した際に、エア抜き用孔部の一部がパッケージベースの端部に切り欠かれた状態で残ることになる。このパッケージベースの端部に切り欠かれた状態で残るエア抜き用孔部の一部を位置決め用の位置決め部として用いることができ、パッケージベースの端部に容易に位置決め用の位置決め部を設けることが可能となるとともに、半導体装置の位置決め精度を向上させることが可能となる。

【０００９】
また、孔部を、半導体基板の複数の素子が形成されている領域の略中央部に対応する位置に形成することが好ましい。このような構成を採用した場合、孔部から注入された絶縁性樹脂は、半導体基板とパッケージ基板との間に形成された間隙内をパッケージ基板及び半導体基板の外側に向かって均一に広がると共に、孔部とパッケージ基板及び半導体基板の外側端部までの距離が短くなり、絶縁性樹脂の充填する時間を短縮することが可能となる。
【００１０】
また、孔部から絶縁性樹脂を充填する際に、半導体基板とパッケージ基板とを回転させることが好ましい。このような構成を採用した場合、孔部から注入された絶縁性樹脂は、半導体基板とパッケージ基板との間に形成された間隙内をパッケージ基板及び半導体基板の外側に向かって速やかに広がるため、絶縁性樹脂の充填する時間を、更に短縮することが可能となる。
【００１３】
【発明の実施の形態】
本発明の実施の形態を図面に基づいて説明する。なお、図面の説明において同一の要素には同一の符号を付しており、重複する説明は省略する。
【００１４】
図１は、本発明の実施形態を、製造工程順に説明する説明図であり、図２は半導体基板の平面図、図４はパッケージ基板の平面図である。図１（ａ）に示されるように、シリコン等の半導体基板１０は、一方の面１０ａに、ボンディングパッド１１と、パッケージ基板２０に対する半導体基板１０の位置合わせを行うための第１アライメントパターン１２が形成されている。ボンディングパッド１１上には、電気接続用に、Ａｕあるいは半田等によるバンプ１３が設けられている。
【００１５】
半導体基板１０は、図２に示されるように、後に切断分離される多数個の半導体チップ１を含んでいる。各半導体チップ１は、図３に示されるように、所定波長（例えば、近紫外から近赤外までの波長）の光を受光する受光部１４を有しており、受光部１４の外側にボンディングパッド１１（本実施形態においては、４箇所）が設けられている。第１アライメントパターン１２は、図２に示されるように、半導体基板１０の直径方向の外周部分の２箇所に設けられており、フォトエッチング技術等を用いて「＋」字状に形成されている。この第１アライメントパターン１２は、ボンディングパッド１１と同じ配線を利用して形成することも可能である。
【００１６】
先ず、この半導体基板１０を、図１（ｂ）に示されるように、半導体基板１０より大きい面積を有した矩形のパッケージ基板２０上に搭載し、一体化する。パッケージ基板２０は、受光部１４が受光する光の波長に対して光学的に透明な、透光性ガラスからなる。パッケージ基板２０の一方の面２０ａには、第１配線電極２１と、パッケージ基板２０に対する半導体基板１０の位置合わせを行うための第２アライメントパターン２２とが形成されている。パッケージ基板２０の他方の面２０ｂには、外部基板（図示せず）と接続される第２配線電極２３が形成されており、この第２配線電極２３には、外部基板（図示せず）との接続用に、Ａｕあるいは半田等によるバンプ２４が設けられている。また、パッケージ基板２０には、図１（ｂ）及び図４に示されるように、パッケージ基板２０を貫通する第１貫通孔２５及び第２貫通孔２６が、フォトエッチング技術を用いて形成されている。ここで、第１配線電極２１及び第２配線電極２３は、各請求項における外部接続用電極を構成している。第１貫通孔２５は、各請求項におけるエア抜き用孔部を構成し、第２貫通孔２６は、各請求項における孔部を構成している。
【００１７】
第１配線電極２１は、図４及び図５に示されるように、受光部１４に対応する位置の外側で半導体基板１０のバンプ１３（ボンディングパッド１１）と対応する位置に設けられており、パッケージ基板２０を貫通して設けられたスルーホール２７内部の配線電極（図示せず）を介して第２配線電極２３と導通されている。第２アライメントパターン２２は、同じく図４に示されるように、半導体基板１０の第１アライメントパターン１２が形成された位置に対応する位置に、２箇所設けられており、フォトエッチング技術等を用いて第１アライメントパターン１２より大きい「＋」字状に形成されている。第１貫通孔２５は、図５に示されるように、後に半導体基板１０とパッケージ基板２０とを一体的に切断する際の切断軌跡Ｃ上に形成されており、受光部１４に対応する位置Ｄの外側で、矩形に形成される各半導体チップ１の角部に対応する位置するように設けられる。
【００１８】
第２貫通孔２６は、図４及び図６に示されるように、半導体基板１０の複数の半導体チップ１が形成されている領域の略中央部に対応する、パッケージ基板２０の略中央部に形成されている。半導体基板１０の複数の半導体チップ１が形成されている領域の略中央部となる位置には、図２に示されるように、半導体チップ１が形成されていない領域Ｅを設けており、この領域に対応して第２貫通孔２６が位置するようになっている。
【００１９】
半導体基板１０をパッケージ基板２０に搭載する際には、半導体基板１０の受光部１４及び第１アライメントパターン１２が形成された一方の面１０ａとパッケージ基板２０の第２アライメントパターン２２が形成された一方の面２０ａとを対向させた状態で、パッケージ基板２０に形成された第２アライメントパターン２２と半導体基板１０に形成された第１アライメントパターン１２とを合致させて、位置合わせを行う（図６に示された状態）。半導体基板１０とパッケージ基板２０との位置合わせが終わった後、パッケージ基板２０の第１配線電極２１と半導体基板１０のバンプ１３とを公知の熱圧着等の接続技術を用いて接続（フリップチップ接続）する。半導体基板１０とパッケージ基板２０とが電気接続された状態（図１（ｂ）に示された状態）において、半導体基板１０とパッケージ基板２０との間には所定幅（例えば、１００μm程度）の間隙３０が形成されており、この間隙３０の幅はボンディングパッド１１、バンプ１３及び第１配線電極２１の厚さにより規定、管理されることになる。
【００２０】
半導体基板１０をパッケージ基板２０に搭載し一体化すると、図１（ｃ）に示されるように、樹脂充填装置（図示せず）から第２貫通孔２６を通してアンダーフィル樹脂３１を注入し、半導体基板１０とパッケージ基板２０との間に形成された間隙３０にアンダーフィル樹脂３１を充填する。間隙３０に注入されたアンダーフィル樹脂３１は、間隙３０内を半導体基板１０及びパッケージ基板２０の外側に向かって広がっていく（図１（ｃ）中の矢印方向）。この際、注入されたアンダーフィル樹脂３１に押し出される形で、間隙内に存在していたエアが第１貫通孔２５から排出される。充填されたアンダーフィル樹脂３１は、間隙内への充填が終わった後、硬化させる。アンダーフィル樹脂３１は、受光部１４が受光する光の波長に対して光学的に透明で且つ絶縁性を有しており、例えば、シリコーン樹脂等にて構成される。
【００２１】
しかる上で、公知のダイシング技術等を用いて、一体化された半導体基板１０及びパッケージ基板２０を同時に切断する。一体化された半導体基板１０及びパッケージ基板２０は、半導体基板１０の他方の面１０ｂ（パッケージ基板２０と対向する面の裏面）を下面とされた状態（図１（ｃ）に示される状態）で、ダイシング装置（図示せず）に固定される。半導体基板１０及びパッケージ基板２０がダイシング装置に固定されると、パッケージ基板２０の他方の面２０ｂ（半導体基板１０と対向する面の裏面）に形成された目印パターン（図示せず）等を基準として、一体化された半導体基板１０及びパッケージ基板２０が一体的に切断されて、図１（ｅ）に示されるように、複数個の半導体装置Ａに分離される。半導体基板１０及びパッケージ基板２０は、２５μｍ程度の厚さを有する切刃を用いて、第１貫通孔２５を横断して切断される。
【００２２】
上述したようにして製造された半導体装置Ａは、図１（ｅ）及び図７に示されるように、パッケージ基板２０から分割された平面視矩形の四角が欠けた形状のパッケージベース２と、半導体基板１０から分割された平面視矩形の半導体チップ１とを有することになる。半導体チップ１の一方の面を１ａ、他方の面を１ｂ、パッケージベース２の一方の面を２ａ、他方の面を２ｂとする。半導体チップ１の一方の面１ａ（パッケージベース２と対向する面）には、受光部１４が設けられており、この受光部１４がパッケージベース２を透過した所定波長の光を受光することにより生成される信号は、受光部１４からボンディングパッド１１、バンプ１３、第１配線電極２１、スルーホール２７内部の配線電極（図示せず）、第２配線電極２３及びバンプ２４を介して、外部基板の電極（図示せず）に送られる。パッケージベース２の角部（４箇所）には、第１貫通孔２５を横断して半導体基板１０とパッケージ基板２０とを一体的に切断したので、個々の半導体装置Ａに分離した際に、第１貫通孔２５の一部がパッケージベース２の角部を切り欠いた状態の凹部３として残り、この凹部３が位置決め用の位置決め部として用いられる。この半導体装置Ａを外部基板（図示せず）に搭載する際には、対角２箇所の凹部３に対して外部基板側に設けられるガイドピン（図示せず）を立てて位置合わせを行う。
【００２３】
上述した実施形態によれば、半導体基板１０の複数の半導体チップ１が形成されている領域の略中央部に対応する、パッケージ基板２０の略中央部に第２貫通孔２６を形成し、半導体基板１０とパッケージ基板２０との間に所定幅の間隙３０を形成した状態で半導体基板１０をパッケージ基板２０に搭載し、第２貫通孔２６からアンダーフィル樹脂３１を注入し、この間隙３０にアンダーフィル樹脂３１を充填した後に、半導体基板１０とパッケージ基板２０とを一体的に切断して、複数個の半導体チップ１とパッケージベース２とに分離して個々の半導体装置Ａを形成しているので、間隙３０に注入されたアンダーフィル樹脂３１は、間隙３０内を半導体基板１０及びパッケージ基板２０の外側に向かって均一に広がり、半導体基板１０とパッケージ基板２０との間の間隙にアンダーフィル樹脂３１を充填する際のエア残りの発生が抑制される。このエア残りの発生を抑制することにより、半導体装置Ａの温度変化により生じるアンダーフィル樹脂３１内での応力分布をより均一化でき、受光素子（半導体チップ１）自体、あるいは、上述された接続部位への応力の作用が抑制されて、これらの部分の破損を防ぎ、半導体装置Ａの温度変化に対する信頼性の低下を防ぐことが可能となる。また、間隙３０へのアンダーフィル樹脂３１の注入、充填を容易に行うことも可能である。
【００２４】
また、パッケージ基板２０及び半導体基板１０の略中央部から外側に広がるので、第２貫通孔２６からパッケージ基板２０及び半導体基板１０の外側端部までの距離が短く、アンダーフィル樹脂３１の充填する時間を短縮することが可能となる。また、間隙３０に充填されて硬化されたアンダーフィル樹脂３１によりパッケージ基板２０に形成された第１配線電極２１と半導体基板１０に形成されたバンプ１３との接続部位、及び、バンプ１３とボンディングパッド１１との接続部位を確実に保護することができると共に、半導体基板１０とパッケージ基板２０とがアンダーフィル樹脂３１により接続され、機械的強度を増大させることができる。
【００２５】
また、パッケージ基板２０に第１貫通孔２５を形成しているので、アンダーフィル樹脂３１を充填する際に、注入されたアンダーフィル樹脂３１に押し出される形で、間隙内に存在していたエアが第１貫通孔２５を介して排出されるので、アンダーフィル樹脂３１を速やかに充填することができると共に、アンダーフィル樹脂３１を充填した後のエア残りの発生を更に抑制することができる。
【００２６】
また、後に半導体基板１０とパッケージ基板２０とを一体的に切断する際の切断軌跡Ｃ上となる、各受光部１４に対応する位置Ｄの外側で且つ矩形に形成される各半導体チップ１の角部に対応する位置するように第１貫通孔２５をパッケージ基板２０に形成し、半導体基板１０とパッケージ基板２０とを一体的に且つ第１貫通孔２５を横断して切断して、複数個の半導体チップ１とパッケージベース２とに分離して個々の半導体装置Ａを形成しているので、個々の半導体装置Ａに分離した際に、第１貫通孔２５の一部がパッケージベース２の端部に切り欠いた状態の凹部３として残ることになり、パッケージベース２の角部に容易に位置決め用の位置決め部を設けることでき、パッケージベース２に位置合わせ用の凹部３が形成された半導体装置Ａを容易に製造することも可能となる。
【００２７】
また、パッケージ基板２０は、所定波長の光に対して光学的に透明な透光性ガラスからなり、半導体基板１０の一方の面１０ａ（パッケージ基板２０と対向する面）の直径方向の外周部分に第１アライメントパターン１２を形成し、パッケージ基板２０の一方の面２０ａ（半導体基板１０と対向する面）の第１アライメントパターン１２と対応する位置に第２アライメントパターン２２を形成し、半導体基板１０をパッケージ基板２０に搭載する際に、第１アライメントパターン１２及び第２アライメントパターン２２を利用して両者の位置決めを行うので、パッケージ基板２０が所定波長の光に対して光学的に透明であることを利用して、パッケージ基板２０側に位置決め用窓等を新たに形成することなく、半導体基板１０とパッケージ基板２０との位置決めを行うことができ、半導体装置Ａの製造工程の簡略化を図ることが可能となる。
【００２８】
一方、半導体装置Ａについては、個々の半導体装置Ａに分離した際に、第１貫通孔２５の一部がパッケージベース２の角部を切り欠いた状態の凹部３として残り、この凹部３を基準として、半導体装置Ａの搭載位置、搭載方向等の位置合わせを行え、外部基板（図示せず）への半導体装置Ａを搭載する際の位置合わせ精度を向上させることが可能となる。また、第１貫通孔２５はフォトエッチング技術を用いて形成されるので、より高精度に位置合わせを行うことができる。本実施形態においては、特に、半導体チップ１を受光素子としていることから、受光部１４が適切に光を受光するように、半導体チップ１（半導体装置Ａ）の搭載位置、搭載方向等の位置合わせに対して、高精度さが求められるが、パッケージベース２（半導体装置Ａ）に位置決め用の凹部３が形成されるため、高精度に半導体チップ１（半導体装置Ａ）を搭載することが可能となる。
【００２９】
また、凹部３が、平面視矩形の四角が欠けた形状のパッケージベース２の各角部に設けられることから、受光素子（半導体チップ１）に対して複数箇所設けられることになるので、半導体装置Ａの搭載位置の位置合わせを更に確実に行え、外部基板（図示せず）への半導体装置Ａを搭載する際の位置合わせ精度を更に向上させることが可能となる。
【００３０】
また、第１貫通孔２５は、各受光部１４に対応する位置Ｄの外側で且つ矩形に形成される各半導体チップ１の角部に対応する位置にパッケージ基板２０に形成されるので、個々の半導体装置Ａに分離した際に、第１貫通孔２５の一部で構成される凹部３が、平面視で、素子の受光部１４と重ならない位置に形成されることになり、受光部１４での光の受光が凹部３で妨げられることが回避され、受光部１４（受光素子）の受光性能の低下を防止することが可能となる。
【００３１】
図８は、本発明の実施形態の変形例を説明する説明図である。半導体基板１０をパッケージ基板２０に搭載し一体化すると、一体化された半導体基板１０及びパッケージ基板２０を樹脂充填装置４０に固定する。樹脂充填装置４０は、一体化された半導体基板１０及びパッケージ基板２０を載置、固定するステージ４１と、回転軸４２を介してステージ４１を回転させる回転駆動部４３とを有している。一体化された半導体基板１０及びパッケージ基板２０をステージ４１に載置、固定した後、樹脂充填装置のノズル部４４から第２貫通孔２６を通してアンダーフィル樹脂３１を注入し、半導体基板１０とパッケージ基板２０との間に形成された間隙３０にアンダーフィル樹脂３１を充填する。
【００３２】
第２貫通孔２６を通してアンダーフィル樹脂３１を注入する際に、制御部（図示せず）からの制御信号に基づいて、回転駆動部４３がステージ４１を回転させる。このステージ４１の回転により、間隙３０に注入されたアンダーフィル樹脂３１は、間隙３０内を半導体基板１０及びパッケージ基板２０の外側に向かって速やかに広がっていく。このため、アンダーフィル樹脂３１を速やかに充填することができ、アンダーフィル樹脂３１を充填する時間を更に短縮することが可能となる。なお、ステージ４１は、第２貫通孔２６を通してアンダーフィル樹脂３１を注入した後に、回転させてもよいし、アンダーフィル樹脂３１を注入している途中から回転させるようにしてもよい。もちろん、アンダーフィル樹脂３１を注入する前から回転させるようにしてもよい。ステージ４１の回転速度は、アンダーフィル樹脂３１の粘性、間隙３０の幅等を考慮して設定されている。
【００３３】
なお、本実施形態において、第２貫通孔２６を、半導体基板１０の複数の半導体チップ１が形成されている領域の略中央部に対応する、パッケージ基板２０の略中央部に形成しているが、この位置に限られることなく、パッケージ基板２０の平面内の位置であればよい。
【００３４】
また、半導体基板１０（半導体チップ１）に形成される受光部１４は、上述した波長範囲を受光するものに限られるものではなく、狭帯域の波長を選択的に受光するものでもよい。また、半導体基板１０（半導体チップ１）には、受光部１４に限られず、所定波長の光を投光する投光部を始め、演算回路等が形成されてもよい。また、第２アライメントパターン２２をパッケージ基板２０の一方の面２０ａ（半導体基板１０と対向する面）に形成しているが、パッケージ基板２０は透光性ガラスからなるため、パッケージ基板２０の他方の面２０ｂ（半導体基板１０と対向する面の裏面）に形成してもよい。
【００３５】
また、半導体基板１０（半導体チップ１）に形成される素子が受光部１４あるいは投光素子でない場合等には、パッケージ基板２０を透光性ガラスとする必要はなく、透光性を有さないセラミック基板等をパッケージ基板２０として用いてもよい。透光性を有さないセラミック基板等をパッケージ基板２０として用いる場合には、第２アライメントパターン２２を形成する代わりに、パッケージ基板２０を貫通する位置決め用窓を形成し、この位置決め用窓と第１アライメントパターン１２とにより、半導体基板１０とパッケージ基板２０との位置合わせを行うことになる。
【００３６】
また、パッケージ基板２０に形成される第１貫通孔２５は、上述した位置に限られることなく、第１貫通孔２５を、半導体基板１０とパッケージ基板２０とを一体的に切断する際の切断軌跡Ｃ上に形成し、受光部１４に対応する位置Ｄの外側で、矩形に形成される各半導体チップ１の辺部に対応する位置、あるいは、パッケージ基板２０の半導体チップ１に対応する平面内の位置に設けてもよい。また、第１貫通孔２５（凹部３）の数も、上述した数に限られるものではない。
【００３７】
【発明の効果】
以上、詳細に説明したように、本発明によれば、半導体基板とパッケージ基板との間の間隙に絶縁性樹脂を充填する際のエア残りの発生を抑制し、半導体装置の信頼性の低下を抑制することが可能な半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態を、製造工程順に説明する説明図である。
【図２】本発明の実施形態にかかる半導体基板の平面図である。
【図３】本発明の実施形態にかかる半導体基板の要部拡大平面図である。
【図４】本発明の実施形態にかかるパッケージ基板の平面図である。
【図５】本発明の実施形態にかかるパッケージ基板の要部拡大平面図である。
【図６】図１（ｃ）の状態における平面図である。
【図７】本発明の実施形態にかかる半導体装置の斜視図である。
【図８】本発明の実施形態の変形例を説明する説明図である。
【符号の説明】
１…半導体チップ、２…パッケージベース、３…凹部、１０…半導体基板、１１…ボンディングパッド、１２…第１アライメントパターン、１４…受光部、２０…パッケージ基板、２１…第１配線電極、２２…第２アライメントパターン、２３…第２配線電極、２５…第１貫通孔、２６…第２貫通孔、３０…間隙、３１…アンダーフィル樹脂、４０…樹脂充填装置、４１…ステージ、４２…回転軸、４３…回転駆動部、４４…ノズル部、Ａ…半導体装置、Ｃ…切断軌跡、Ｄ…パッケージ基板（パッケージベース）の受光部に対応する位置。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device for packaging a semiconductor chip without using wire bonding and a method for manufacturing the same.
[0002]
[Prior art]
Conventionally, a structure not using wire bonding has been proposed as a package structure of a semiconductor chip. For example, in Japanese Patent No. 2800806, a semiconductor substrate on which elements corresponding to a plurality of semiconductor chips are formed is mounted on a package substrate on which electrodes on which the semiconductor chips can be individually mounted and external connection electrodes are formed. The semiconductor substrate and the package substrate are electrically connected to each other, and then the semiconductor substrate and the package substrate are integrally cut to be separated into a plurality of semiconductor chips and a package base. Are disclosed in the same planar shape and planar dimensions.
[0003]
In the above-mentioned Japanese Patent No. 2800806, a polyimide film is formed on the surface of the package substrate so as to expose the connection electrodes, and the semiconductor substrate (semiconductor chip) and the package substrate (package base) are separated from each other. Protects electrical connections.
[0004]
[Problems to be solved by the invention]
As described above, in the configuration in which the polyimide film is formed on the surface of the package substrate in advance, it is necessary to form the polyimide film so as to expose the connection electrodes, and the film forming process is complicated. In addition, it is difficult to control the thickness of the polyimide film, and when the semiconductor substrate is mounted on the package substrate, a gap is generated between the surface of the polyimide film and the surface of the semiconductor substrate, and the semiconductor substrate (semiconductor chip) and the package substrate ( There is a risk of insufficient protection of the electrical connection site with the package base. In order to solve these problems, a semiconductor substrate is mounted on a package substrate, the semiconductor substrate and the package substrate are electrically connected to each other, and then an insulation such as an underfill resin is provided in the gap between the semiconductor substrate and the package substrate. It is conceivable to fill the conductive resin.
[0005]
  However, when an insulating resin such as an underfill resin is filled in the gap between the semiconductor substrate and the package substrate, it is necessary to uniformly fill the insulating resin without generating air residue such as bubbles. In the unlikely event that air is left,VoidIs formed, the distribution of the stress caused by the temperature change of the semiconductor device becomes non-uniform. Due to the occurrence of this non-uniform stress distribution, stress acts on the electrical connection portion between the element or the semiconductor substrate and the package substrate, and these portions are damaged, and the reliability of the semiconductor device may be reduced.
[0006]
The present invention has been made in view of the above points, and suppresses the generation of residual air when the insulating resin is filled in the gap between the semiconductor substrate and the package substrate, thereby suppressing a decrease in reliability of the semiconductor device. An object of the present invention is to provide a method for manufacturing a semiconductor device that can be used.
[0007]
[Means for Solving the Problems]
  In the method for manufacturing a semiconductor device according to the present invention, a semiconductor substrate on which elements corresponding to a plurality of semiconductor chips are formed, electrodes on which the semiconductor chips can be individually mounted and external connection electrodes are formed, and the plane A package substrate having a through-hole formed therein is mounted with a predetermined width between the semiconductor substrate and the package substrate, and the semiconductor substrate and the package substrate are electrically connected to each other. A step of injecting an insulating resin from the hole and filling a gap having a predetermined width formed between the semiconductor substrate and the package substrate; and cutting the semiconductor substrate and the package substrate integrally, Separating the semiconductor chip into a package base.In the package substrate, an air vent hole is formed through the cutting locus when the semiconductor substrate and the package substrate are integrally cut. The semiconductor substrate and the package substrate are integrated with each other. When cutting, cut across the air vent holeIt is characterized by that.
[0008]
  When such a configuration is adopted, the semiconductor substrate is in a state where a gap of a predetermined width is formed between the semiconductor substrate and the package substrate with respect to the package substrate in which a hole penetrating in the plane is formed. After mounting, insulative resin is injected from the hole to fill the gap, and the semiconductor substrate and the package substrate are integrally cut, and separated into a plurality of semiconductor chips and package bases, and individual semiconductor devices Therefore, the insulating resin injected from the hole extends in the gap formed between the semiconductor substrate and the package substrate toward the outside of the package substrate and the semiconductor substrate, and the semiconductor substrate and the package substrate. The occurrence of residual air when the insulating resin is filled in the gap between the two is suppressed. Suppressing the occurrence of residual air makes the distribution of stress caused by temperature changes in the semiconductor device more uniform, and suppresses the action of stress on the electrical connection between the element or the semiconductor substrate and the package substrate. It is possible to prevent the deterioration of the reliability with respect to the temperature change of the semiconductor device.
  In the present invention, the air vent hole is formed through the package substrate. In this case, when the insulating resin is filled, the air present in the gap formed between the semiconductor substrate and the package substrate is discharged through the air vent hole, so the insulating resin is quickly filled. In addition, it is possible to further suppress the generation of remaining air after filling with the insulating resin.
  Further, in the present invention, the air vent hole is formed on a cutting locus when the semiconductor substrate and the package substrate are integrally cut, and when the semiconductor substrate and the package substrate are cut integrally, Cut across the air vent hole. In this case, the semiconductor substrate and the package substrate are integrally cut across the air vent hole, so that when separated into individual semiconductor devices, a part of the air vent hole is at the end of the package base. It will remain in a state of being cut out in the part. A part of the air vent hole remaining in the notched state at the end of the package base can be used as a positioning part for positioning, and a positioning part for positioning can be easily provided at the end of the package base. In addition, the positioning accuracy of the semiconductor device can be improved.

[0009]
Further, it is preferable that the hole is formed at a position corresponding to a substantially central portion of a region where a plurality of elements of the semiconductor substrate are formed. When such a configuration is adopted, the insulating resin injected from the hole portion uniformly spreads in the gap formed between the semiconductor substrate and the package substrate toward the outside of the package substrate and the semiconductor substrate, The distance between the hole and the outer end of the package substrate and the semiconductor substrate is shortened, and the time for filling the insulating resin can be shortened.
[0010]
Moreover, it is preferable to rotate the semiconductor substrate and the package substrate when filling the insulating resin from the hole. When such a configuration is adopted, the insulating resin injected from the hole portion quickly spreads in the gap formed between the semiconductor substrate and the package substrate toward the outside of the package substrate and the semiconductor substrate. It is possible to further shorten the time for filling the insulating resin.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described with reference to the drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted.
[0014]
FIG. 1 is an explanatory view for explaining an embodiment of the present invention in the order of manufacturing steps, FIG. 2 is a plan view of a semiconductor substrate, and FIG. 4 is a plan view of a package substrate. As shown in FIG. 1A, a semiconductor substrate 10 such as silicon has a bonding pad 11 and a first alignment pattern 12 for aligning the semiconductor substrate 10 with the package substrate 20 on one surface 10a. Is formed. On the bonding pad 11, bumps 13 made of Au or solder are provided for electrical connection.
[0015]
As shown in FIG. 2, the semiconductor substrate 10 includes a large number of semiconductor chips 1 that are cut and separated later. As shown in FIG. 3, each semiconductor chip 1 has a light receiving unit 14 that receives light having a predetermined wavelength (for example, wavelengths from near ultraviolet to near infrared), and bonding is performed outside the light receiving unit 14. Pads 11 (four places in the present embodiment) are provided. As shown in FIG. 2, the first alignment pattern 12 is provided at two locations on the outer peripheral portion of the semiconductor substrate 10 in the diameter direction, and is formed in a “+” shape by using a photoetching technique or the like. . The first alignment pattern 12 can also be formed using the same wiring as the bonding pad 11.
[0016]
First, the semiconductor substrate 10 is mounted and integrated on a rectangular package substrate 20 having an area larger than that of the semiconductor substrate 10 as shown in FIG. The package substrate 20 is made of translucent glass that is optically transparent to the wavelength of light received by the light receiving unit 14. A first wiring electrode 21 and a second alignment pattern 22 for aligning the semiconductor substrate 10 with respect to the package substrate 20 are formed on one surface 20a of the package substrate 20. A second wiring electrode 23 connected to an external substrate (not shown) is formed on the other surface 20b of the package substrate 20, and the second wiring electrode 23 is connected to an external substrate (not shown). For this connection, bumps 24 made of Au or solder are provided. Further, as shown in FIG. 1B and FIG. 4, the package substrate 20 is formed with a first through hole 25 and a second through hole 26 that penetrate the package substrate 20 using a photoetching technique. Yes. Here, the 1st wiring electrode 21 and the 2nd wiring electrode 23 comprise the electrode for external connection in each claim. The first through hole 25 constitutes an air vent hole in each claim, and the second through hole 26 constitutes a hole in each claim.
[0017]
As shown in FIGS. 4 and 5, the first wiring electrode 21 is provided at a position corresponding to the bump 13 (bonding pad 11) of the semiconductor substrate 10 outside the position corresponding to the light receiving portion 14. The second wiring electrode 23 is electrically connected via a wiring electrode (not shown) inside a through hole 27 provided through the substrate 20. Similarly, as shown in FIG. 4, the second alignment pattern 22 is provided at two positions in the position corresponding to the position where the first alignment pattern 12 of the semiconductor substrate 10 is formed. It is formed in a “+” shape larger than the first alignment pattern 12. As shown in FIG. 5, the first through hole 25 is formed on a cutting locus C when the semiconductor substrate 10 and the package substrate 20 are integrally cut later, and a position D corresponding to the light receiving unit 14. Are provided so as to correspond to the corners of each semiconductor chip 1 formed in a rectangular shape.
[0018]
As shown in FIGS. 4 and 6, the second through hole 26 is formed in a substantially central portion of the package substrate 20 corresponding to a substantially central portion of the region of the semiconductor substrate 10 where the plurality of semiconductor chips 1 are formed. Has been. As shown in FIG. 2, a region E where the semiconductor chip 1 is not formed is provided at a position which is substantially the center of the region where the plurality of semiconductor chips 1 are formed on the semiconductor substrate 10. The second through hole 26 is positioned corresponding to the above.
[0019]
When the semiconductor substrate 10 is mounted on the package substrate 20, one surface 10a on which the light receiving portion 14 and the first alignment pattern 12 of the semiconductor substrate 10 are formed and one on which the second alignment pattern 22 of the package substrate 20 is formed. The second alignment pattern 22 formed on the package substrate 20 and the first alignment pattern 12 formed on the semiconductor substrate 10 are aligned with each other in a state where the surface 20a faces each other (see FIG. 6). Indicated state). After the alignment of the semiconductor substrate 10 and the package substrate 20 is finished, the first wiring electrode 21 of the package substrate 20 and the bump 13 of the semiconductor substrate 10 are connected using a known connection technique such as thermocompression bonding (flip chip connection). ) In a state where the semiconductor substrate 10 and the package substrate 20 are electrically connected (the state shown in FIG. 1B), a gap having a predetermined width (for example, about 100 μm) is provided between the semiconductor substrate 10 and the package substrate 20. 30 is formed, and the width of the gap 30 is defined and managed by the thicknesses of the bonding pads 11, the bumps 13, and the first wiring electrodes 21.
[0020]
When the semiconductor substrate 10 is mounted on the package substrate 20 and integrated, an underfill resin 31 is injected from a resin filling device (not shown) through the second through hole 26 as shown in FIG. Underfill resin 31 is filled in a gap 30 formed between 10 and package substrate 20. The underfill resin 31 injected into the gap 30 spreads in the gap 30 toward the outside of the semiconductor substrate 10 and the package substrate 20 (in the direction of the arrow in FIG. 1C). At this time, the air present in the gap is discharged from the first through-hole 25 while being pushed out by the injected underfill resin 31. The filled underfill resin 31 is cured after filling the gap. The underfill resin 31 is optically transparent with respect to the wavelength of light received by the light receiving unit 14 and has an insulating property, and is made of, for example, a silicone resin.
[0021]
Then, the integrated semiconductor substrate 10 and package substrate 20 are simultaneously cut using a known dicing technique or the like. The integrated semiconductor substrate 10 and package substrate 20 have the other surface 10b of the semiconductor substrate 10 (the back surface opposite to the package substrate 20) as the lower surface (the state shown in FIG. 1C). And fixed to a dicing apparatus (not shown). When the semiconductor substrate 10 and the package substrate 20 are fixed to the dicing apparatus, a mark pattern (not shown) formed on the other surface 20b of the package substrate 20 (the back surface opposite to the semiconductor substrate 10) is used as a reference. The integrated semiconductor substrate 10 and package substrate 20 are integrally cut and separated into a plurality of semiconductor devices A as shown in FIG. The semiconductor substrate 10 and the package substrate 20 are cut across the first through hole 25 using a cutting blade having a thickness of about 25 μm.
[0022]
As shown in FIGS. 1E and 7, the semiconductor device A manufactured as described above includes a package base 2 having a rectangular shape in plan view divided from the package substrate 20 and a semiconductor. The semiconductor chip 1 having a rectangular shape in plan view divided from the substrate 10 is provided. One surface of the semiconductor chip 1 is 1a, the other surface is 1b, one surface of the package base 2 is 2a, and the other surface is 2b. A light receiving unit 14 is provided on one surface 1a of the semiconductor chip 1 (the surface facing the package base 2). The light receiving unit 14 receives light of a predetermined wavelength that has passed through the package base 2. The signal is transmitted from the light receiving unit 14 to the external substrate via the bonding pad 11, the bump 13, the first wiring electrode 21, the wiring electrode (not shown) inside the through hole 27, the second wiring electrode 23, and the bump 24. Sent to an electrode (not shown). Since the semiconductor substrate 10 and the package substrate 20 are integrally cut across the first through-holes 25 at the corners (four locations) of the package base 2, A part of one through-hole 25 remains as a recess 3 in a state where a corner portion of the package base 2 is cut out, and this recess 3 is used as a positioning portion for positioning. When this semiconductor device A is mounted on an external substrate (not shown), alignment is performed by setting up guide pins (not shown) provided on the external substrate side with respect to the concave portions 3 at two diagonal positions.
[0023]
According to the embodiment described above, the second through hole 26 is formed in the substantially central portion of the package substrate 20 corresponding to the substantially central portion of the region of the semiconductor substrate 10 where the plurality of semiconductor chips 1 are formed. The semiconductor substrate 10 is mounted on the package substrate 20 with a gap 30 having a predetermined width formed between the substrate 10 and the package substrate 20, and an underfill resin 31 is injected from the second through hole 26. After the resin 31 is filled, the semiconductor substrate 10 and the package substrate 20 are integrally cut to separate the semiconductor chip 1 and the package base 2 into individual semiconductor devices A. The underfill resin 31 injected into the gap 30 spreads uniformly in the gap 30 toward the outside of the semiconductor substrate 10 and the package substrate 20. Air remaining occurrence when filling the underfill resin 31 into the gap between the Kkeji substrate 20 is suppressed. By suppressing the generation of the remaining air, the stress distribution in the underfill resin 31 caused by the temperature change of the semiconductor device A can be made more uniform, and the light receiving element (semiconductor chip 1) itself or the above-described connection site The action of stress on the semiconductor device A is suppressed, so that these portions can be prevented from being damaged, and the reliability of the semiconductor device A with respect to temperature changes can be prevented from being lowered. Further, it is possible to easily inject and fill the underfill resin 31 into the gap 30.
[0024]
Further, since the package substrate 20 and the semiconductor substrate 10 spread outward from the substantially central portion, the distance from the second through hole 26 to the outer end portions of the package substrate 20 and the semiconductor substrate 10 is short, and the time for filling the underfill resin 31 is reached. Can be shortened. In addition, the connection portion between the first wiring electrode 21 formed on the package substrate 20 and the bump 13 formed on the semiconductor substrate 10 by the underfill resin 31 filled in the gap 30 and cured, and the bump 13 and the bonding pad 11 can be reliably protected, and the semiconductor substrate 10 and the package substrate 20 are connected by the underfill resin 31 to increase the mechanical strength.
[0025]
In addition, since the first through hole 25 is formed in the package substrate 20, when the underfill resin 31 is filled, the air existing in the gap is pushed out by the injected underfill resin 31. Since it is discharged through the first through hole 25, the underfill resin 31 can be filled quickly, and the generation of air remaining after filling the underfill resin 31 can be further suppressed.
[0026]
Further, the corners of the respective semiconductor chips 1 formed on the outside of the position D corresponding to the respective light receiving portions 14 and on the cutting locus C when the semiconductor substrate 10 and the package substrate 20 are integrally cut later are formed. The first through hole 25 is formed in the package substrate 20 so as to be positioned corresponding to the portion, and the semiconductor substrate 10 and the package substrate 20 are cut integrally with and across the first through hole 25 to obtain a plurality of Since the individual semiconductor devices A are formed by being separated into the semiconductor chip 1 and the package base 2, a part of the first through hole 25 is an end portion of the package base 2 when separated into the individual semiconductor devices A. In the semiconductor, the positioning base for positioning can be easily provided at the corner of the package base 2 and the positioning recess 3 is formed in the package base 2. It is possible to easily manufacture a location A.
[0027]
The package substrate 20 is made of light-transmitting glass that is optically transparent to light of a predetermined wavelength, and is formed on the outer peripheral portion in the diametrical direction of one surface 10a of the semiconductor substrate 10 (the surface facing the package substrate 20). The first alignment pattern 12 is formed, the second alignment pattern 22 is formed at a position corresponding to the first alignment pattern 12 on one surface 20a of the package substrate 20 (the surface facing the semiconductor substrate 10), and the semiconductor substrate 10 is When mounting on the package substrate 20, the first alignment pattern 12 and the second alignment pattern 22 are used for positioning, so that the package substrate 20 is optically transparent to light of a predetermined wavelength. By using the semiconductor substrate 10 and the package substrate, a positioning window or the like is not newly formed on the package substrate 20 side. Can be positioned between 20, it is possible to simplify the manufacturing process of the semiconductor device A.
[0028]
On the other hand, when the semiconductor device A is separated into the individual semiconductor devices A, a part of the first through hole 25 remains as the recess 3 in a state in which the corner of the package base 2 is cut out. As a result, alignment of the mounting position and mounting direction of the semiconductor device A can be performed, and it is possible to improve alignment accuracy when mounting the semiconductor device A on an external substrate (not shown). Moreover, since the 1st through-hole 25 is formed using a photo-etching technique, it can align with higher precision. In the present embodiment, in particular, since the semiconductor chip 1 is used as a light receiving element, the mounting position, mounting direction, and the like of the semiconductor chip 1 (semiconductor device A) are aligned so that the light receiving unit 14 receives light appropriately. However, since the positioning recess 3 is formed in the package base 2 (semiconductor device A), the semiconductor chip 1 (semiconductor device A) can be mounted with high accuracy. Become.
[0029]
Further, since the recess 3 is provided at each corner of the package base 2 having a rectangular shape that is rectangular in plan view, a plurality of locations are provided for the light receiving element (semiconductor chip 1). The positioning of the mounting position of A can be performed more reliably, and the positioning accuracy when mounting the semiconductor device A on the external substrate (not shown) can be further improved.
[0030]
  Further, the first through holes 25 correspond to the corners of the respective semiconductor chips 1 formed outside the position D corresponding to the respective light receiving portions 14 and in a rectangular shape.positionSince it is formed on the package substrate 20, when separated into individual semiconductor devices A, the concave portion 3 constituted by a part of the first through-hole 25 is positioned so as not to overlap the light receiving portion 14 of the element in plan view. As a result, the light receiving portion 14 is prevented from being prevented from receiving light by the concave portion 3, and the light receiving performance of the light receiving portion 14 (light receiving element) can be prevented from being deteriorated.
[0031]
FIG. 8 is an explanatory diagram for explaining a modification of the embodiment of the present invention. When the semiconductor substrate 10 is mounted on the package substrate 20 and integrated, the integrated semiconductor substrate 10 and package substrate 20 are fixed to the resin filling device 40. The resin filling device 40 includes a stage 41 on which the integrated semiconductor substrate 10 and the package substrate 20 are placed and fixed, and a rotation driving unit 43 that rotates the stage 41 via a rotation shaft 42. After the integrated semiconductor substrate 10 and package substrate 20 are placed and fixed on the stage 41, the underfill resin 31 is injected from the nozzle portion 44 of the resin filling device through the second through hole 26, and the semiconductor substrate 10 and the package substrate are injected. Underfill resin 31 is filled in the gap 30 formed between the two.
[0032]
When injecting the underfill resin 31 through the second through hole 26, the rotation drive unit 43 rotates the stage 41 based on a control signal from a control unit (not shown). Due to the rotation of the stage 41, the underfill resin 31 injected into the gap 30 quickly spreads in the gap 30 toward the outside of the semiconductor substrate 10 and the package substrate 20. For this reason, the underfill resin 31 can be filled quickly, and the time for filling the underfill resin 31 can be further shortened. The stage 41 may be rotated after injecting the underfill resin 31 through the second through hole 26, or may be rotated in the middle of injecting the underfill resin 31. Of course, it may be rotated before the underfill resin 31 is injected. The rotational speed of the stage 41 is set in consideration of the viscosity of the underfill resin 31 and the width of the gap 30.
[0033]
In the present embodiment, the second through hole 26 is formed in a substantially central portion of the package substrate 20 corresponding to a substantially central portion of a region where the plurality of semiconductor chips 1 of the semiconductor substrate 10 are formed. The position is not limited to this position and may be any position within the plane of the package substrate 20.
[0034]
In addition, the light receiving unit 14 formed on the semiconductor substrate 10 (semiconductor chip 1) is not limited to the one that receives the above-described wavelength range, and may selectively receive a narrow-band wavelength. In addition, the semiconductor substrate 10 (semiconductor chip 1) is not limited to the light receiving unit 14, but may include a light projecting unit that projects light of a predetermined wavelength and an arithmetic circuit or the like. The second alignment pattern 22 is formed on one surface 20a of the package substrate 20 (the surface facing the semiconductor substrate 10). Since the package substrate 20 is made of translucent glass, the other of the package substrates 20 is used. You may form in the surface 20b (back surface of the surface facing the semiconductor substrate 10).
[0035]
In addition, when the element formed on the semiconductor substrate 10 (semiconductor chip 1) is not the light receiving unit 14 or the light projecting element, the package substrate 20 does not have to be translucent glass and does not have translucency. A ceramic substrate or the like may be used as the package substrate 20. When a ceramic substrate or the like that does not have translucency is used as the package substrate 20, instead of forming the second alignment pattern 22, a positioning window that penetrates the package substrate 20 is formed. With the one alignment pattern 12, the semiconductor substrate 10 and the package substrate 20 are aligned.
[0036]
Further, the first through hole 25 formed in the package substrate 20 is not limited to the position described above, and the cutting locus when the semiconductor substrate 10 and the package substrate 20 are integrally cut through the first through hole 25. C on the outer side of the position D corresponding to the light receiving portion 14, the position corresponding to the side of each semiconductor chip 1 formed in a rectangle, or the plane corresponding to the semiconductor chip 1 of the package substrate 20 You may provide in a position. Further, the number of first through holes 25 (recesses 3) is not limited to the above-described number.
[0037]
【The invention's effect】
As described above in detail, according to the present invention, it is possible to suppress the generation of air residue when filling the gap between the semiconductor substrate and the package substrate with the insulating resin, thereby reducing the reliability of the semiconductor device. A method for manufacturing a semiconductor device that can be suppressed can be provided.
[Brief description of the drawings]
FIG. 1 is an explanatory view illustrating an embodiment of the present invention in the order of manufacturing steps.
FIG. 2 is a plan view of a semiconductor substrate according to an embodiment of the present invention.
FIG. 3 is an enlarged plan view of a main part of a semiconductor substrate according to an embodiment of the present invention.
FIG. 4 is a plan view of the package substrate according to the embodiment of the present invention.
FIG. 5 is an enlarged plan view of a main part of the package substrate according to the embodiment of the present invention.
FIG. 6 is a plan view in the state of FIG.
FIG. 7 is a perspective view of a semiconductor device according to an embodiment of the present invention.
FIG. 8 is an explanatory diagram illustrating a modification of the embodiment of the present invention.
[Explanation of symbols]
  DESCRIPTION OF SYMBOLS 1 ... Semiconductor chip, 2 ... Package base, 3 ... Concave part, 10 ... Semiconductor substrate, 11 ... Bonding pad, 12 ... 1st alignment pattern, 14 ... Light-receiving part, 20 ... Package substrate, 21 ... 1st wiring electrode, 22 ... 2nd alignment pattern, 23 ... 2nd wiring electrode, 25 ... 1st through-hole, 26 ... 2nd through-hole, 30 ... gap | interval, 31 ... underfill resin, 40 ... resin filling apparatus, 41 ... stage, 42 ... rotating shaft , 43: Rotation drive unit, 44: Nozzle unit, A: Semiconductor device, C: Cutting locus, D: Light reception of package substrate (package base)PartThe position corresponding to.

Claims

A semiconductor substrate on which elements corresponding to a plurality of semiconductor chips are formed is formed with electrodes on which the semiconductor chips can be individually mounted and electrodes for external connection, and through holes are formed in the plane. Mounting a package substrate having a predetermined width between the semiconductor substrate and the package substrate, and electrically connecting the semiconductor substrate and the package substrate to each other;
Injecting an insulating resin from the hole and filling the gap with a predetermined width formed between the semiconductor substrate and the package substrate;
The semiconductor substrate and the integrally cut and a package substrate, viewed including the step of separating into a plurality of semiconductor chips and the package base, and
In the package substrate, an air vent hole is formed through a cutting locus when the semiconductor substrate and the package substrate are integrally cut, and the semiconductor substrate and the package substrate are connected to each other. A method for manufacturing a semiconductor device, characterized in that, when integrally cutting, the air vent hole is cut across .

The method for manufacturing a semiconductor device according to claim 1, wherein the hole is formed at a position corresponding to a substantially central portion of a region where the plurality of elements of the semiconductor substrate are formed.

The method for manufacturing a semiconductor device according to claim 2, wherein the semiconductor substrate and the package substrate are rotated when the insulating resin is filled from the hole.