JP4087583B2 - 半導体素子のキャパシタ製造方法 - Google Patents
半導体素子のキャパシタ製造方法 Download PDFInfo
- Publication number
- JP4087583B2 JP4087583B2 JP2001193423A JP2001193423A JP4087583B2 JP 4087583 B2 JP4087583 B2 JP 4087583B2 JP 2001193423 A JP2001193423 A JP 2001193423A JP 2001193423 A JP2001193423 A JP 2001193423A JP 4087583 B2 JP4087583 B2 JP 4087583B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- capacitor
- semiconductor device
- seed layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/01—Manufacture or treatment
- H10D1/041—Manufacture or treatment of capacitors having no potential barriers
- H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
- H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/082—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being tapered via holes
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は、半導体素子のキャパシタ製造方法に関し、特に、所定の構造が形成された半導体基板上部にシード層を形成し、下部膜から上部膜に行くにつれてウェットエッチング率が低くなる多重層の酸化膜を形成した後、これらをドライエッチングしてシード層の所定の部分を露出させる第１開口部を形成し、第１開口部の側面に露出された多重層酸化膜をウェットエッチングして、第１開口部の幅を拡張させつつ、入口より下部面積が広い第２開口部を形成し、第２開口部の底面に露出されたシード層上にＥＣＤ（Ｅｌｅｃｔｒｏ−Ｃｈｅｍｉｃａｌ Ｄｅｐｏｓｉｔｉｏｎ）方法で下部電極を形成することによって、素子の電気的特性を向上させることのできる半導体素子のキャパシタ製造方法に関する。
【０００２】
【従来の技術】
近年、半導体素子の高集積化に伴ってキャパシタ製造工程でサイズを縮小し、静電容量（ｃａｐａｃｉｔａｎｃｅ）を向上させるために、ＥＣＤ方法によりＰｔ膜を形成して下部電極に利用する。このためには、所定の下部構造が形成された半導体基板上部にＰｔシード層を形成し、その上部にＰｔシード層を選択的に露出させる開口部を有する酸化膜パターンを形成した後、ＥＣＤ方法で開口部の底面のＰｔシード層上にＰｔ膜を蒸着する。
【０００３】
この場合、ドライエッチングにより形成された酸化膜パターン内の開口部のプロファイル（ｐｒｏｆｉｌｅ）が下部電極のプロファイルを決定することとなるが、一般的に酸化膜のドライエッチングによる開口部のプロファイルは、上部より下部の幅が小さくなる。これによって、図１に示すように、下部電極の下の部分が上の部分よりその幅が小さく形成されて、以後の誘電膜蒸着及び上部電極の蒸着工程でステップカバレッジの不良により素子の電気的特性を低下させるという問題があった。
【０００４】
【発明が解決しようとする課題】
そこで、本発明は上記従来の半導体素子のキャパシタ製造方法における問題点に鑑みてなされたものであって、本発明の目的は、キャパシタ下部電極上に蒸着される誘電膜及び上部電極のステップカバレッジの不良を防止し得る半導体素子のキャパシタ製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するためになされた、本発明による半導体素子のキャパシタ製造方法は、半導体基板上部にシード（ｓｅｅｄ）層を形成する第１ステップと、前記シード層上に下部層から上部層へ行くに従いウェットエッチング率が小さくなる多重層酸化膜を形成する第２ステップと、前記多重層酸化膜を選択的にドライエッチングしてその底面に前記シード層を露出させる第１開口部を形成する第３ステップと、前記第１開口部側面に露出された前記多重層酸化膜をウェットエッチングして前記第１開口部の幅を拡張させつつ下部の幅が上部の幅より広い第２開口部を形成する第４ステップと、ＥＣＤ（Ｅｌｅｃｔｒｏ−Ｃｈｅｍｉｃａｌ Ｄｅｐｏｓｉｔｉｏｎ）方法により前記第２開口部底面の前記シード層上に前記第２開口部と同じ形状の下部電極を形成する第５ステップと、前記多重層酸化膜をウェットエッチングにより除去してその下部の前記シード層を露出させる第６ステップと、前記露出されたシード層をドライエッチングにより除去する第７ステップと、前記下部電極上に誘電膜を形成する第８ステップと、前記誘電膜上に上部電極を形成する第９ステップとを含むことを特徴とする。
【０００６】
【発明の実施の形態】
次に、本発明による半導体素子のキャパシタ製造方法の実施の形態の具体例を図面を参照しながら説明する。
【０００７】
まず、図２を参照すると、所定の構造が形成された半導体基板１１上部に絶縁膜１２及び反射防止膜１３を形成する。反射防止膜１３は、絶縁膜１２に対してエッチング選択比の高い物質により形成する。本発明の実施例では、絶縁膜１２は、酸化膜により形成し、反射防止膜１３は、酸化窒化膜（ＳｉＯＮ）により形成する。
【０００８】
次いで、反射防止膜１３及び絶縁膜１２を選択的にエッチングして半導体基板１１の所定の領域を露出させるコンタクト孔を形成する。次に、コンタクト孔形成が完了した全体構造上部に、ポリシリコン膜を５００Å乃至３０００Åの厚さに形成し、反射防止膜１３上部面の高さから５００Å乃至２０００Åの深さのコンタクト孔内にポリシリコン膜が残留するように、全面エッチング工程を実施してポリシリコンプラグ１４を形成する。
【０００９】
次いで、ポリシリコンプラグ１４形成が完了した全体構造上に、Ｔｉ膜を１００Å乃至３００Åの厚さに形成した後、急速熱処理工程を実施して、コンタクト孔内のポリシリコンプラグ１４とＴｉ膜とを反応させることによって、ＴｉＳｉｘ膜１５を形成した後、反射防止膜１３上部に残留する未反応Ｔｉ膜をウェットエッチングにより除去する。
【００１０】
次いで、コンタクト孔が完全に埋め込まれるように、全体構造上部に拡散防止膜１６を形成する。拡散防止膜１６は、ＴｉＮ膜、ＴｉＳｉＮ膜、ＴｉＡｌＮ膜、ＴａＳｉＮ膜、ＴａＡｌＮ膜の内のいずれか一つで形成する。拡散防止膜１６を形成した後、反射防止膜１３が露出されるまで、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程を実施してコンタクト孔内部のみに拡散防止膜１６が存在するようにする。
【００１１】
次いで、反射防止膜１３及び拡散防止膜１６上に、Ｐｔ膜形成用シード層（ｓｅｅｄ ｌａｙｅｒ）１７を形成する。シード層１７は、５０Å乃至１０００Åの厚さに形成し、Ｐｔ膜、Ｒｕ膜、Ｉｒ膜、Ｏｓ膜、Ｗ膜、Ｍｏ膜、Ｃｏ膜、Ｎｉ膜、Ａｕ膜、及びＡｇ膜の内のいずれか一つで形成する。
【００１２】
次に、図３に示すように、シード層１７上に第１酸化膜１８及び第２酸化膜１９を順に形成する。本発明の実施例では酸化膜を二重に形成したが、二重層以上の多重層酸化膜に形成することもできる。
【００１３】
多重層酸化膜の各層は、同一エッチング剤に対するウェットエッチング率が下部から上部に行くにつれて小さくなるように形成する。すなわち、本発明の実施例でのように、二重層の酸化膜を形成する場合、第１酸化膜１８のエッチング率が第２酸化膜１９のエッチング率より高くなるように形成する。
【００１４】
下部から上部に行くにつれてエッチング率が小さくなるようにするためには、多重層酸化膜の各層に添加されるドーパントの濃度を順次、減少させながら、多重層の酸化膜を形成するか、各層の酸化膜に同一ドーパントを同一濃度で添加して形成する場合、下部から上部に行くにつれて蒸着温度を順次、増加させて形成する。多重層の酸化膜を形成するためのドーパントには、Ｂ、Ｐ、Ａｓ、Ｇａの内の少なくともいずれか一つを同時に添加する。本発明の実施例では、多重層酸化膜の総厚さは５００Å乃至２００００Åとなるようにする。
【００１５】
次いで、ドライエッチング方法で第２酸化膜１９及び第１酸化膜１８を選択的にエッチングして、シード層１７を露出させる第１開口部３１を形成する。
【００１６】
次に、図４に示すように、ウェット工程を実施してウェットエッチング率の高い第１酸化膜１８が第２酸化膜１９に比べてより多くエッチングされるようにすることによって、第１開口部３１の幅を広くしながら下部の幅が上部の幅より相対的に広い第２開口部３２を形成する。本発明の実施例では多重層酸化膜のウェットエッチングは、ＨＦ溶液を利用するか、またはＨＦ溶液にその体積の１０００倍を越えないＨ２０を添加した混合溶液を利用してウェットエッチングを実施する。または、ＨＦ体積の５００倍を越えないＮＨ４Ｆを添加したＮＨ４Ｆ／ＨＦ混合溶液を利用したウェットエッチングを実施する。このようなウェットエッチングは、４℃乃至８０℃の温度において１秒乃至３６００秒間実施する。
【００１７】
次いで、ＥＣＤ方法を使用して第２開口部３２の底面のシード層１７上に第１金属膜を３０００Å乃至１００００Åの厚さに形成した後、パターンニングして下部電極２０を形成する。第１金属膜は、Ｒｕ膜、Ｉｒ膜、Ｏｓ膜、Ｗ膜、Ｍｏ膜、Ｃｏ膜、Ｎｉ膜、Ａｕ膜、またはＡｇ膜の内のいずれか一つで形成し、０．１ｍＡ／ｃｍ２乃至１０ｍＡ／ｃｍ２の電流密度条件下で第１金属膜を形成する。
【００１８】
第２開口部３２が下部に行くにつれてその幅が広くなるために、その内部に形成される第１金属膜も上部より下部が広くなり、下部が上部より広い下部電極を形成することができる。これの断面図を図７に示す。
【００１９】
次に、図５に示すように、多重層酸化膜、すなわち、第２酸化膜１９及び第１酸化膜１８を除去して、下部のシード層１７を露出させ、下部電極２０間の絶縁のために、露出されたシード層１７を除去する。
【００２０】
次に、図６に示すように、下部電極２０形成が完了した全体構造上に誘電膜２１を形成し、誘電特性を向上させるために、急速熱処理工程を実施する。そして誘電膜２１上に第２金属膜、例えば、Ｐｔ膜を形成した後、パターンニングして上部電極２２を形成する。本発明の実施例における誘電膜２１は、３００℃乃至６００℃の温度で１５０Å乃至５００Åの厚さに形成されたＢＳＴ（（Ｂａ、Ｓｒ）ＴｉＯ３）膜を用いる。また、急速熱処理工程は、５００℃乃至７００℃の窒素雰囲気下で３０秒乃至１８０秒間実施する。そして、第２金属膜は、ＣＶＤ方法またはスパッタリング方法を利用して形成する。
【００２１】
尚、本発明は、本実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００２２】
【発明の効果】
上述したように、本発明によれば、所定の構造が形成された半導体基板上部にシード層を形成し、下部から上部に行くにつれてウェットエッチング率が低くなる多重層酸化膜を形成した後、これらをドライ及びウェットエッチングして多重酸化膜の内部にその下部が上部より相対的に幅の広い開口部を形成しながら、開口部の底面のシード層を露出させ、ＥＣＤ方法でシード層上に下部電極を形成することによって、以後の誘電膜の形成及び上部電極を形成する時、ステップカバレッジ特性を向上させることができるので素子の電気的特性を向上させることができる。
【図面の簡単な説明】
【図１】従来の方法により製造されたキャパシタ下部電極の断面形状を示すＳＥＭ画像である。
【図２】本発明にかかる半導体素子のキャパシタ製造工程を説明するための断面図である。
【図３】本発明にかかる半導体素子のキャパシタ製造工程を説明するための断面図である。
【図４】本発明にかかる半導体素子のキャパシタ製造工程を説明するための断面図である。
【図５】本発明にかかる半導体素子のキャパシタ製造工程を説明するための断面図である。
【図６】本発明にかかる半導体素子のキャパシタ製造工程を説明するための断面図である。
【図７】本発明にかかる方法により製造されたキャパシタ下部電極の断面形状を示すＳＥＭ画像である。
【符号の説明】
１１ 半導体基板
１２ 絶縁膜
１３ 反射防止膜
１４ プラグ
１５ ＴｉＳｉｘ膜
１６ 拡散防止膜
１７ シード層
１８ 第１酸化膜
１９ 第２酸化膜
２０ 下部電極
２１ 誘電膜
２２ 上部電極
【発明が属する技術分野】
本発明は、半導体素子のキャパシタ製造方法に関し、特に、所定の構造が形成された半導体基板上部にシード層を形成し、下部膜から上部膜に行くにつれてウェットエッチング率が低くなる多重層の酸化膜を形成した後、これらをドライエッチングしてシード層の所定の部分を露出させる第１開口部を形成し、第１開口部の側面に露出された多重層酸化膜をウェットエッチングして、第１開口部の幅を拡張させつつ、入口より下部面積が広い第２開口部を形成し、第２開口部の底面に露出されたシード層上にＥＣＤ（Ｅｌｅｃｔｒｏ−Ｃｈｅｍｉｃａｌ Ｄｅｐｏｓｉｔｉｏｎ）方法で下部電極を形成することによって、素子の電気的特性を向上させることのできる半導体素子のキャパシタ製造方法に関する。
【０００２】
【従来の技術】
近年、半導体素子の高集積化に伴ってキャパシタ製造工程でサイズを縮小し、静電容量（ｃａｐａｃｉｔａｎｃｅ）を向上させるために、ＥＣＤ方法によりＰｔ膜を形成して下部電極に利用する。このためには、所定の下部構造が形成された半導体基板上部にＰｔシード層を形成し、その上部にＰｔシード層を選択的に露出させる開口部を有する酸化膜パターンを形成した後、ＥＣＤ方法で開口部の底面のＰｔシード層上にＰｔ膜を蒸着する。
【０００３】
この場合、ドライエッチングにより形成された酸化膜パターン内の開口部のプロファイル（ｐｒｏｆｉｌｅ）が下部電極のプロファイルを決定することとなるが、一般的に酸化膜のドライエッチングによる開口部のプロファイルは、上部より下部の幅が小さくなる。これによって、図１に示すように、下部電極の下の部分が上の部分よりその幅が小さく形成されて、以後の誘電膜蒸着及び上部電極の蒸着工程でステップカバレッジの不良により素子の電気的特性を低下させるという問題があった。
【０００４】
【発明が解決しようとする課題】
そこで、本発明は上記従来の半導体素子のキャパシタ製造方法における問題点に鑑みてなされたものであって、本発明の目的は、キャパシタ下部電極上に蒸着される誘電膜及び上部電極のステップカバレッジの不良を防止し得る半導体素子のキャパシタ製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するためになされた、本発明による半導体素子のキャパシタ製造方法は、半導体基板上部にシード（ｓｅｅｄ）層を形成する第１ステップと、前記シード層上に下部層から上部層へ行くに従いウェットエッチング率が小さくなる多重層酸化膜を形成する第２ステップと、前記多重層酸化膜を選択的にドライエッチングしてその底面に前記シード層を露出させる第１開口部を形成する第３ステップと、前記第１開口部側面に露出された前記多重層酸化膜をウェットエッチングして前記第１開口部の幅を拡張させつつ下部の幅が上部の幅より広い第２開口部を形成する第４ステップと、ＥＣＤ（Ｅｌｅｃｔｒｏ−Ｃｈｅｍｉｃａｌ Ｄｅｐｏｓｉｔｉｏｎ）方法により前記第２開口部底面の前記シード層上に前記第２開口部と同じ形状の下部電極を形成する第５ステップと、前記多重層酸化膜をウェットエッチングにより除去してその下部の前記シード層を露出させる第６ステップと、前記露出されたシード層をドライエッチングにより除去する第７ステップと、前記下部電極上に誘電膜を形成する第８ステップと、前記誘電膜上に上部電極を形成する第９ステップとを含むことを特徴とする。
【０００６】
【発明の実施の形態】
次に、本発明による半導体素子のキャパシタ製造方法の実施の形態の具体例を図面を参照しながら説明する。
【０００７】
まず、図２を参照すると、所定の構造が形成された半導体基板１１上部に絶縁膜１２及び反射防止膜１３を形成する。反射防止膜１３は、絶縁膜１２に対してエッチング選択比の高い物質により形成する。本発明の実施例では、絶縁膜１２は、酸化膜により形成し、反射防止膜１３は、酸化窒化膜（ＳｉＯＮ）により形成する。
【０００８】
次いで、反射防止膜１３及び絶縁膜１２を選択的にエッチングして半導体基板１１の所定の領域を露出させるコンタクト孔を形成する。次に、コンタクト孔形成が完了した全体構造上部に、ポリシリコン膜を５００Å乃至３０００Åの厚さに形成し、反射防止膜１３上部面の高さから５００Å乃至２０００Åの深さのコンタクト孔内にポリシリコン膜が残留するように、全面エッチング工程を実施してポリシリコンプラグ１４を形成する。
【０００９】
次いで、ポリシリコンプラグ１４形成が完了した全体構造上に、Ｔｉ膜を１００Å乃至３００Åの厚さに形成した後、急速熱処理工程を実施して、コンタクト孔内のポリシリコンプラグ１４とＴｉ膜とを反応させることによって、ＴｉＳｉｘ膜１５を形成した後、反射防止膜１３上部に残留する未反応Ｔｉ膜をウェットエッチングにより除去する。
【００１０】
次いで、コンタクト孔が完全に埋め込まれるように、全体構造上部に拡散防止膜１６を形成する。拡散防止膜１６は、ＴｉＮ膜、ＴｉＳｉＮ膜、ＴｉＡｌＮ膜、ＴａＳｉＮ膜、ＴａＡｌＮ膜の内のいずれか一つで形成する。拡散防止膜１６を形成した後、反射防止膜１３が露出されるまで、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程を実施してコンタクト孔内部のみに拡散防止膜１６が存在するようにする。
【００１１】
次いで、反射防止膜１３及び拡散防止膜１６上に、Ｐｔ膜形成用シード層（ｓｅｅｄ ｌａｙｅｒ）１７を形成する。シード層１７は、５０Å乃至１０００Åの厚さに形成し、Ｐｔ膜、Ｒｕ膜、Ｉｒ膜、Ｏｓ膜、Ｗ膜、Ｍｏ膜、Ｃｏ膜、Ｎｉ膜、Ａｕ膜、及びＡｇ膜の内のいずれか一つで形成する。
【００１２】
次に、図３に示すように、シード層１７上に第１酸化膜１８及び第２酸化膜１９を順に形成する。本発明の実施例では酸化膜を二重に形成したが、二重層以上の多重層酸化膜に形成することもできる。
【００１３】
多重層酸化膜の各層は、同一エッチング剤に対するウェットエッチング率が下部から上部に行くにつれて小さくなるように形成する。すなわち、本発明の実施例でのように、二重層の酸化膜を形成する場合、第１酸化膜１８のエッチング率が第２酸化膜１９のエッチング率より高くなるように形成する。
【００１４】
下部から上部に行くにつれてエッチング率が小さくなるようにするためには、多重層酸化膜の各層に添加されるドーパントの濃度を順次、減少させながら、多重層の酸化膜を形成するか、各層の酸化膜に同一ドーパントを同一濃度で添加して形成する場合、下部から上部に行くにつれて蒸着温度を順次、増加させて形成する。多重層の酸化膜を形成するためのドーパントには、Ｂ、Ｐ、Ａｓ、Ｇａの内の少なくともいずれか一つを同時に添加する。本発明の実施例では、多重層酸化膜の総厚さは５００Å乃至２００００Åとなるようにする。
【００１５】
次いで、ドライエッチング方法で第２酸化膜１９及び第１酸化膜１８を選択的にエッチングして、シード層１７を露出させる第１開口部３１を形成する。
【００１６】
次に、図４に示すように、ウェット工程を実施してウェットエッチング率の高い第１酸化膜１８が第２酸化膜１９に比べてより多くエッチングされるようにすることによって、第１開口部３１の幅を広くしながら下部の幅が上部の幅より相対的に広い第２開口部３２を形成する。本発明の実施例では多重層酸化膜のウェットエッチングは、ＨＦ溶液を利用するか、またはＨＦ溶液にその体積の１０００倍を越えないＨ２０を添加した混合溶液を利用してウェットエッチングを実施する。または、ＨＦ体積の５００倍を越えないＮＨ４Ｆを添加したＮＨ４Ｆ／ＨＦ混合溶液を利用したウェットエッチングを実施する。このようなウェットエッチングは、４℃乃至８０℃の温度において１秒乃至３６００秒間実施する。
【００１７】
次いで、ＥＣＤ方法を使用して第２開口部３２の底面のシード層１７上に第１金属膜を３０００Å乃至１００００Åの厚さに形成した後、パターンニングして下部電極２０を形成する。第１金属膜は、Ｒｕ膜、Ｉｒ膜、Ｏｓ膜、Ｗ膜、Ｍｏ膜、Ｃｏ膜、Ｎｉ膜、Ａｕ膜、またはＡｇ膜の内のいずれか一つで形成し、０．１ｍＡ／ｃｍ２乃至１０ｍＡ／ｃｍ２の電流密度条件下で第１金属膜を形成する。
【００１８】
第２開口部３２が下部に行くにつれてその幅が広くなるために、その内部に形成される第１金属膜も上部より下部が広くなり、下部が上部より広い下部電極を形成することができる。これの断面図を図７に示す。
【００１９】
次に、図５に示すように、多重層酸化膜、すなわち、第２酸化膜１９及び第１酸化膜１８を除去して、下部のシード層１７を露出させ、下部電極２０間の絶縁のために、露出されたシード層１７を除去する。
【００２０】
次に、図６に示すように、下部電極２０形成が完了した全体構造上に誘電膜２１を形成し、誘電特性を向上させるために、急速熱処理工程を実施する。そして誘電膜２１上に第２金属膜、例えば、Ｐｔ膜を形成した後、パターンニングして上部電極２２を形成する。本発明の実施例における誘電膜２１は、３００℃乃至６００℃の温度で１５０Å乃至５００Åの厚さに形成されたＢＳＴ（（Ｂａ、Ｓｒ）ＴｉＯ３）膜を用いる。また、急速熱処理工程は、５００℃乃至７００℃の窒素雰囲気下で３０秒乃至１８０秒間実施する。そして、第２金属膜は、ＣＶＤ方法またはスパッタリング方法を利用して形成する。
【００２１】
尚、本発明は、本実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００２２】
【発明の効果】
上述したように、本発明によれば、所定の構造が形成された半導体基板上部にシード層を形成し、下部から上部に行くにつれてウェットエッチング率が低くなる多重層酸化膜を形成した後、これらをドライ及びウェットエッチングして多重酸化膜の内部にその下部が上部より相対的に幅の広い開口部を形成しながら、開口部の底面のシード層を露出させ、ＥＣＤ方法でシード層上に下部電極を形成することによって、以後の誘電膜の形成及び上部電極を形成する時、ステップカバレッジ特性を向上させることができるので素子の電気的特性を向上させることができる。
【図面の簡単な説明】
【図１】従来の方法により製造されたキャパシタ下部電極の断面形状を示すＳＥＭ画像である。
【図２】本発明にかかる半導体素子のキャパシタ製造工程を説明するための断面図である。
【図３】本発明にかかる半導体素子のキャパシタ製造工程を説明するための断面図である。
【図４】本発明にかかる半導体素子のキャパシタ製造工程を説明するための断面図である。
【図５】本発明にかかる半導体素子のキャパシタ製造工程を説明するための断面図である。
【図６】本発明にかかる半導体素子のキャパシタ製造工程を説明するための断面図である。
【図７】本発明にかかる方法により製造されたキャパシタ下部電極の断面形状を示すＳＥＭ画像である。
【符号の説明】
１１ 半導体基板
１２ 絶縁膜
１３ 反射防止膜
１４ プラグ
１５ ＴｉＳｉｘ膜
１６ 拡散防止膜
１７ シード層
１８ 第１酸化膜
１９ 第２酸化膜
２０ 下部電極
２１ 誘電膜
２２ 上部電極
Claims (13)
- 半導体基板上部にシード（ｓｅｅｄ）層を形成する第１ステップと、
前記シード層上に下部層から上部層へ行くに従いウェットエッチング率が小さくなる多重層酸化膜を形成する第２ステップと、
前記多重層酸化膜を選択的にドライエッチングしてその底面に前記シード層を露出させる第１開口部を形成する第３ステップと、
前記第１開口部側面に露出された前記多重層酸化膜をウェットエッチングして前記第１開口部の幅を拡張させつつ下部の幅が上部の幅より広い第２開口部を形成する第４ステップと、
ＥＣＤ（Ｅｌｅｃｔｒｏ−Ｃｈｅｍｉｃａｌ Ｄｅｐｏｓｉｔｉｏｎ）方法により前記第２開口部底面の前記シード層上に前記第２開口部と同じ形状の下部電極を形成する第５ステップと、
前記多重層酸化膜をウェットエッチングにより除去してその下部の前記シード層を露出させる第６ステップと、
前記露出されたシード層をドライエッチングにより除去する第７ステップと、
前記下部電極上に誘電膜を形成する第８ステップと、
前記誘電膜上に上部電極を形成する第９ステップとを含むことを特徴とする半導体素子のキャパシタ製造方法。 - 前記第１ステップで、前記シード層は、Ｐｔ膜、Ｒｕ膜、Ｉｒ膜、Ｏｓ膜、Ｗ膜、Ｍｏ膜、Ｃｏ膜、Ｎｉ膜、Ａｕ膜、またはＡｇ膜の内のいずれか一つにより形成されることを特徴とする請求項１に記載の半導体素子のキャパシタ製造方法。
- 前記第５ステップで、前記下部電極は、Ｐｔ膜、Ｒｕ膜、Ｉｒ膜、Ｏｓ膜、Ｗ膜、Ｍｏ膜、Ｃｏ膜、Ｎｉ膜、Ａｕ膜、またはＡｇ膜の内のいずれか一つにより形成されることを特徴とする請求項１に記載の半導体素子のキャパシタ製造方法。
- 前記第５ステップで、電流密度は、０．１ｍＡ／ｃｍ２乃至１０ｍＡ／ｃｍ２の条件下で前記下部電極を形成することを特徴とする請求項１に記載の半導体素子のキャパシタ製造方法。
- 前記第２ステップで、前記多重層酸化膜の各層に添加されるドーパント（ｄｏｐａｎｔ）の濃度を順に減少させながら前記多重層酸化膜を形成することを特徴とする請求項１に記載の半導体素子のキャパシタ製造方法。
- 前記ドーパントは、Ｂ、Ｐ、ＡｓまたはＧａの内の少なくともいずれか一つであることを特徴とする請求項５に記載の半導体素子のキャパシタ製造方法。
- 前記第４ステップで、４℃乃至８０℃の温度において、１秒乃至３６００秒間、前記ウェットエッチングを実施することを特徴とする請求項１に記載の半導体素子のキャパシタ製造方法。
- 前記第４ステップで、ＨＦ溶液を利用したウェットエッチングを実施することを特徴とする請求項７に記載の半導体素子のキャパシタ製造方法。
- 前記第４ステップで、前記ＨＦ溶液に前記ＨＦ溶液体積の１０００倍を越えないＨ２Ｏを添加した混合溶液を利用したウェットエッチングを実施することを特徴とする請求項８に記載の半導体素子のキャパシタ製造方法。
- 前記第４ステップで、ＨＦ溶液体積に対し５００倍を越えないＮＨ４Ｆを添加したＮＨ４Ｆ／ＨＦ混合溶液を利用してウェットエッチングを実施することを特徴とする請求項８に記載の半導体素子のキャパシタ製造方法。
- 前記第２ステップで、前記多重層酸化膜の各層に同じドーパントを同じ濃度で添加し、前記多重層酸化膜の各層の蒸着温度を徐々に増加させながら前記多重層酸化膜を形成することを特徴とする請求項１に記載の半導体素子のキャパシタ製造方法。
- 前記ドーパントは、Ｂ、Ｐ、ＡｓまたはＧａの内の少なくともいずれか一つであることを特徴とする請求項１１に記載の半導体素子のキャパシタ製造方法。
- 前記第４ステップで、４℃乃至８０℃の温度において１秒乃至３６００秒間、前記ウェットエッチングを実施することを特徴とする請求項１、１１または１２に記載の半導体素子のキャパシタ製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2000/P36046 | 2000-06-28 | ||
| KR1020000036046A KR100580119B1 (ko) | 2000-06-28 | 2000-06-28 | 반도체 소자의 캐패시터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002026135A JP2002026135A (ja) | 2002-01-25 |
| JP4087583B2 true JP4087583B2 (ja) | 2008-05-21 |
Family
ID=19674486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001193423A Expired - Fee Related JP4087583B2 (ja) | 2000-06-28 | 2001-06-26 | 半導体素子のキャパシタ製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6383865B2 (ja) |
| JP (1) | JP4087583B2 (ja) |
| KR (1) | KR100580119B1 (ja) |
| DE (1) | DE10134500B4 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100422594B1 (ko) * | 2001-09-12 | 2004-03-16 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 및 제조방법 |
| KR100448852B1 (ko) | 2001-12-26 | 2004-09-18 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| KR100795683B1 (ko) * | 2002-04-19 | 2008-01-21 | 매그나칩 반도체 유한회사 | 반도체 소자의 커패시터 제조 방법 |
| KR100443361B1 (ko) * | 2002-04-26 | 2004-08-09 | 주식회사 하이닉스반도체 | 전기화학증착법을 이용한 캐패시터 제조방법 |
| US6861355B2 (en) * | 2002-08-29 | 2005-03-01 | Micron Technology, Inc. | Metal plating using seed film |
| KR100866126B1 (ko) * | 2002-12-20 | 2008-10-31 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 제조방법 |
| CN100339953C (zh) * | 2003-02-24 | 2007-09-26 | 友达光电股份有限公司 | 形成接触孔的方法 |
| US7463928B2 (en) * | 2003-04-25 | 2008-12-09 | Medtronic, Inc. | Identifying combinations of electrodes for neurostimulation therapy |
| WO2006012423A1 (en) * | 2004-07-20 | 2006-02-02 | Medtronic, Inc. | Therapy programming guidance based on stored programming history |
| GB2502306A (en) * | 2012-05-22 | 2013-11-27 | Univ Singapore | Microparticle sensor |
| KR102787641B1 (ko) * | 2019-11-15 | 2025-03-31 | 주식회사 원익아이피에스 | 적층 박막 형성 방법 및 기판 처리 장치 |
| KR102694259B1 (ko) * | 2019-12-12 | 2024-08-13 | 주식회사 원익아이피에스 | 박막의 형성 방법 및 기판 처리 장치 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5545585A (en) * | 1996-01-29 | 1996-08-13 | Taiwan Semiconductor Manufacturing Company | Method of making a dram circuit with fin-shaped stacked capacitors |
| US5789320A (en) * | 1996-04-23 | 1998-08-04 | International Business Machines Corporation | Plating of noble metal electrodes for DRAM and FRAM |
| US5677222A (en) * | 1996-10-11 | 1997-10-14 | Vanguard International Semiconductor Corporation | Method for forming a DRAM capacitor |
| DE19643905C1 (de) * | 1996-10-30 | 1998-04-09 | Mosel Vitelic Inc | Kondensatoranordnung in einer dynamischen Speichereinrichtung und Herstellungsverfahren |
| KR100230382B1 (ko) * | 1996-11-18 | 1999-11-15 | 윤종용 | 핀형 커패시터 제조방법 |
| KR20000001703A (ko) * | 1998-06-12 | 2000-01-15 | 윤종용 | 반도체 커패시터 제조방법 |
| KR100289739B1 (ko) * | 1999-04-21 | 2001-05-15 | 윤종용 | 전기 도금 방법을 이용한 샐프얼라인 스택 커패시터의 제조방법 |
| KR20010019578A (ko) * | 1999-08-28 | 2001-03-15 | 윤종용 | 커패시터 형성 방법 |
| US6294425B1 (en) * | 1999-10-14 | 2001-09-25 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors by electroplating electrodes from seed layers |
-
2000
- 2000-06-28 KR KR1020000036046A patent/KR100580119B1/ko not_active Expired - Fee Related
-
2001
- 2001-06-22 US US09/886,389 patent/US6383865B2/en not_active Expired - Fee Related
- 2001-06-26 JP JP2001193423A patent/JP4087583B2/ja not_active Expired - Fee Related
- 2001-06-28 DE DE10134500A patent/DE10134500B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020001372A (ko) | 2002-01-09 |
| DE10134500A1 (de) | 2002-02-21 |
| KR100580119B1 (ko) | 2006-05-12 |
| US6383865B2 (en) | 2002-05-07 |
| DE10134500B4 (de) | 2009-08-13 |
| JP2002026135A (ja) | 2002-01-25 |
| US20020016036A1 (en) | 2002-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7741222B2 (en) | Etch stop structure and method of manufacture, and semiconductor device and method of manufacture | |
| US6162671A (en) | Method of forming capacitors having high dielectric constant material | |
| KR0165496B1 (ko) | 고집적 반도체장치의 캐패시터 제조방법 | |
| KR100287187B1 (ko) | 반도체소자의 커패시터 및 그 제조방법 | |
| KR100612561B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JP4087583B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| US6444479B1 (en) | Method for forming capacitor of semiconductor device | |
| KR100685674B1 (ko) | 캐패시터의 제조 방법 | |
| KR100413479B1 (ko) | 반도체 소자의 커패시터 형성 방법 | |
| KR100300046B1 (ko) | 반도체소자의제조방법 | |
| KR100541700B1 (ko) | 커패시터 형성방법 | |
| KR100504943B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JPH0888329A (ja) | 半導体装置の製造方法 | |
| KR100413478B1 (ko) | 반도체 소자의 커패시터 형성 방법 | |
| KR100323723B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100275116B1 (ko) | 반도체소자의커패시터형성방법 | |
| KR100403952B1 (ko) | 캐패시터의 제조 방법 | |
| KR100501595B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100359785B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100624926B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100569586B1 (ko) | 고유전체 캐패시터의 제조 방법 | |
| KR100414227B1 (ko) | 캐패시터의 제조 방법 | |
| KR100694995B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JP2002033461A (ja) | 半導体装置およびその製造方法 | |
| KR20020056205A (ko) | 반도체 소자의 캐패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051108 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080221 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |