Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4090782B2 - マイクロコントローラのリセット装置 - Google Patents
[go: Go Back, main page]

JP4090782B2 - マイクロコントローラのリセット装置 - Google Patents

マイクロコントローラのリセット装置 Download PDF

Info

Publication number
JP4090782B2
JP4090782B2 JP2002131847A JP2002131847A JP4090782B2 JP 4090782 B2 JP4090782 B2 JP 4090782B2 JP 2002131847 A JP2002131847 A JP 2002131847A JP 2002131847 A JP2002131847 A JP 2002131847A JP 4090782 B2 JP4090782 B2 JP 4090782B2
Authority
JP
Japan
Prior art keywords
reset
microcontroller
reset signal
signal
reset device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002131847A
Other languages
English (en)
Other versions
JP2003029881A5 (ja
JP2003029881A (ja
Inventor
マティアス、ムス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2003029881A publication Critical patent/JP2003029881A/ja
Publication of JP2003029881A5 publication Critical patent/JP2003029881A5/ja
Application granted granted Critical
Publication of JP4090782B2 publication Critical patent/JP4090782B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Microcomputers (AREA)
  • Retry When Errors Occur (AREA)

Description

【0001】
本発明は、マイクロコントローラ、および/または、1つ以上のハードウェア回路のためのリセット装置に関する。このリセット装置の目的は、システムコールドスタートの後、および/または、コールドスタートまたはホットスタートの後に、マイクロコントローラ、および/または、ハードウェア回路をリセットすることである。
【0002】
システムコールドスタートは、リセット装置およびマイクロコントローラに電流が流れていない状態から、初めて作動されるときに行われる。
【0003】
マイクロコントローラのコールドスタートは、すでに電流が流れ供給されていると共に、システムコールドスタートでリセットされているマイクロコントローラに、電源電圧を加えない状態から電源電圧を加える時に行われる。コールドスタートの時には不確定な状態が発生するため、マイクロコントローラのリセットが必要となる。
【0004】
ホットスタートとは、すでに電源電圧が印加されている状態で、マイクロコントローラがリセットされることをいう。
【0005】
従来は、マイクロコントローラのリセット入力端に外部キャパシタンスが接続されていたため、コールドスタートが行われた後に、マイクロコントローラのリセットが遅れて行われた。しかし、例えばホットスタートの場合のように不必要な時でも、リセットの時間は常にキャパシタンスによって決定されてしまうという欠点がある。
【0006】
さらに、リセットが遅れるタイプの周知のマイクロコントローラでは、マイクロコントローラに接続された発振器がロックインしないときにマイクロコントローラが“リセットアクティブ”状態にクランプされるというリスクがある。これにより、電流消費が増加し、マイクロコントローラは作動できなくなる。また、米国特許第5,463,336号の周知の回路では、2つの異なるリセット時間が用いられているが、長い方のリセットは、電源電圧が投入された後にトリガされ、短い方のリセットはホットスタートの際にトリガされる。しかし、ここでも、回路設計(レイアウト)によって決定される固定リセット時間が課され、これは後から変更することができない。さらに、このシステムはリセットの結果を制御する機能を持たない。
【0007】
本発明の目的は、マイクロコントローラやその他の回路に適合した、短時間のリセットを可能にする、リセット装置を提供することである。
【0008】
本発明によれば、請求項1に記載された構成によって、この目的は達成される。
【0009】
マイクロコントローラ、および/または、1以上のハードウェア回路用のリセット装置であって、
リセット線を介して前記マイクロコントローラにリセット信号を与えることができ、
当該リセット装置と前記マイクロコントローラとのシステムコールドスタートの際には、いかなる種類のマイクロコントローラであっても確実にスタートするように選択された持続時間を有する第1のリセット信号を供給し、
前記マイクロコントローラのシステムコールドスタートの後に、前記マイクロコントローラの要求に適応した持続時間を有する第2のリセット信号によってプログラムされ、
前記第2のプログラムされたリセット信号をリセット信号として、続いて発生するコールドスタートまたはホットスタートの際供給する、
ことを特徴とする、リセット装置である。
【0010】
システムコールドスタートの後、すなわち電源投入されていない状態から初めて電源電圧がオンになるときに、リセット装置は第1のリセット信号を供給する。このリセット信号の持続時間は、マイクロコントローラ、および/または他のハードウェア回路が確実にリセットできるように選択される。例えば、第1のリセット信号の持続時間は、リセット回路を接続することができる、異なるタイプのマイクロコントローラ、および異なるタイプのハードウェア回路に用いることができる。さらに、第1のリセット信号の持続時間は、起こりうる全ての要求に応えるべく、比較的長く選択される。
【0011】
システムコールドスタートが成功すると、リセット装置はマイクロコントローラからの第2のリセット信号によってプログラムされる。すなわち、リセット装置は、マイクロコントローラ、および/または共にリセットされるべきハードウェア回路の要求に適応した持続時間を有する第2のリセット信号を受信する。第2のリセット信号は、マイクロコントローラおよび実在する回路に個別に適応し、第1のリセット信号より短くてもよい、あるいは明らかに短くされる。
【0012】
システムコールドスタートが成功し、第2のリセット信号によってリセット装置がプログラムされた後、コールドスタートまたはホットスタートが行われる場合、リセット装置は、ホットスタートおよび必要なリセットプロシージャのために、短い持続時間を有するであろう、プログラムされた第2のリセット信号を用いる。
【0013】
これは、コールドスタートおよびホットスタートの際のリセットプロシージャをシステムコールドスタートと比べて短くできるという利点がある。このリセットプロシージャの持続時間は、実際に設けられているマイクロコントローラと、共にリセットされるべきハードウェア回路が要求するだけの長さになる。さらに、コールドスタートまたはホットスタートの際行われるこのリセットプロシージャの長さはプログラム可能、すなわち選択可能であるため、リセット装置は変更を加えることなく、同じ構成で、異なるタイプのマイクロコントローラと、共にリセットされるべき異なるハードウェア回路用に用いることができる。これらの回路への適応は、第2のプログラムされたリセット信号の長さを変えることによって実現される。
【0014】
請求項2に記載された本発明の実施の形態では、リセット装置はシステムチップに設けられている。システム・インテグレーションが進むことを考慮して、マイクロコントローラと共に使用されるアナログ回路コンポーネントと電源用のコンポーネントは、システムチップに集積される。そのようなシステムチップを用いることにより、マイクロコントローラを、完全に独立してモニタすることが可能になる。本発明のリセット装置では、そのようなシステムチップへの装置の集積化は有益である。それは、システムチップ自体が例えば電源電圧の切り替えを開始し、関係する情報が供給されるからである。
【0015】
請求項3に記載された本発明の実施の形態では、第2のプログラムされたリセット信号は、第1のリセット信号よりも短い持続時間を有する。上述したとおり、これはコールドスタートまたはホットスタートがコールドスタートより短くなるよう選択できるため、特に有益である。それにもかかわらず、第2のプログラムされたリセット信号の持続時間が変更されるため、マイクロコントローラおよび/またはハードウェアについて最適な工程を行うことができる。
【0016】
請求項4および5に記載された本発明の実施の形態では、安全機構が設けられ、第2のリセット信号の長さではリセットが失敗した時に、第1の長さのリセット信号でリセットが行われる。第2の持続時間のリセット信号でのリセットが失敗するような特別な場合には、安全のために、たいていの場合より長い持続時間を有する、第1のリセット信号を用いたリセットが行われる。これもまた失敗に終わったときには、電源電圧を切ることにより、マイクロコントローラは電流が流れない状態に切り替えられ、これにより、低電力エラーモードにセットされる。この方法は、上述のようなことが起こった場合には、マイクロコントローラにエラーが発生していることが考えられることを考慮したものである。マイクロコントローラに電流が流れないようになるため、不必要な電流の消費が回避される。
【0017】
リセットプロシージャの後、通常所定の時間が経過した後にマイクロコントローラはリセット線を開放する、すなわちリセット用にリセット線に与えられていた電位が、この所定の時間が経過した後にリセット線の「自由状態」に再び戻される。こうならないときには、マイクロコントローラが所定のリセットプロシージャを終えていないか、リセット線自体が異なる電位にクランプされていることが考えられる。どちらの場合も、請求項6に記載されたリセット装置によってエラー状態がモニタされ、リセット装置はマイクロコントローラを電流が流れない状態に切り替え、電流の消費を最低限にするので、エラー状態が終了する。
【0018】
請求項7に記載された本発明のさらなる実施の形態によると、リセット装置は、マイクロコントローラの動作状態においてエラーを引き起こすことなしに低電力モードにセットすることができるように構成されている。これは、予測可能な時間、マイクロコントローラを非動作状態にできるため、有益である。
【0019】
請求項8に記載の本発明のさらなる実施の形態によると、内部的、または外部的な起動イベントの発生の後、リセット装置はマイクロコントローラをトリガし、低電力モードから起動させる。このように起動が行われるのは、請求項7に記載されたように低電力モードに切り替えられるときか、エラーが発生し、マイクロコントローラが低電力エラーモードにセットされる時である。
【0020】
本発明の、上述したアスペクトおよび他のアスペクトは、以下に説明する実施の形態を参照することにより、明らかになる。
【0021】
図1は、本発明によるリセット装置(図1には図示せず)を備えるシステムチップ1のブロック図である。システムチップ1の一部は、破線で四角く囲われている。この部分は電源電圧VCCを、図に示されているマイクロコントローラ3に供給する電源回路2を有する。マイクロコントローラ3は、電源電圧を切り替えることができる。
【0022】
システムチップ1の、電源回路2を含む部分が点線で表されているのは、電源回路2はシステムチップ1の外に置くこともできるからである。
【0023】
図1に示されるシステム全体の電源電圧は、例えば、電源電圧BATをシステムチップ1と電源回路2とに供給するバッテリーによって実現される。
【0024】
電源回路2は、例えば、この電圧を制御することができるが、特にこの電圧をオンにしたりオフにすることができる。上述した電源電圧VCCは、特にマイクロコントローラ3に印加されるが、図1には示されていないハードウェアコンポーネントにも印加されてもよい。
【0025】
電源回路2は、システムチップ1とシステムチップ1に設けられた本発明によるリセット装置とによって制御される。
【0026】
システムチップ1に設けられた本発明によるリセット装置と、マイクロコントローラ3との間には、基本的に2つの接続線がある。リセット装置がマイクロコントローラ3をトリガするために、リセット線Resが設けられている。リセットの後、リセット線Resの状態はシステムチップ1に設けられたリセット装置によってモニタされる。
【0027】
さらに、図中でConと示される1から数ビット幅の制御接続線が設けられ、一方側のシステムチップ1およびそれに含まれるリセット装置と、他方側のマイクロコントローラ3との間で相互制御を行っている。
【0028】
システムチップ1内のリセット装置は、マイクロコントローラ3をリセットするという目的を持っている。基本的には、2つの状況の下にこれは必要となる。まず、システムコールドスタートの場合である。システムコールドスタートでは、マイクロコントローラ3には当初電源電圧VCCが印加されていない。すなわち、マイクロコントローラ3には電圧がかかっておらず、非活性の状態である。電源回路2によって初めて電源電圧VCCが加えられると、マイクロコントローラ3は不確定状態になる。よって、電源電圧が加えられた後に、リセットプロシージャが必要となる。本発明によれば、システムチップ1のリセット装置はこの様な場合、リセット線Resにリセット信号を与える。このリセット信号は、マイクロコントローラ3の種類には関わりなく、どんな場合にも安全にリセット処理が行われるような長さの、第1の長さを有する。この時点では、どのタイプのマイクロコントローラ3および他のハードウェアが接続されているかはシステムチップ1には知らされていないからである。このように、第1のリセット信号の持続時間は、どんな状況においてもマイクロコントローラ3のリセットが安全に行われるように、比較的長く設定される。
【0029】
システムコールドスタートの後に、例えば電流を節約するために、電源VCCが一旦切られてから再びオンになる、コールドスタートを行う場合がある。しかし、マイクロコントローラ3がすでに電源電圧VCCを加えられている、動作状態においても、リセットプロシージャが必要又は要求される場合がある。このような状況の時ホットスタートは行われる。
【0030】
そのようなコールドスタートやホットスタートの際、リセット装置は、より短い持続時間を有する、第2のプログラムされたリセット信号を用いる。この第2のプログラムされたリセット信号はまた、リセット線Resを介してマイクロコントローラ3に与えられ、その長さはマイクロコントローラ3と、図1には示されていないが、やはりリセットされるべき回路素子があれば、それらの要求に個々に適応した長さを有する。
【0031】
第2のリセット信号を最適なものとするために、マイクロコントローラ3はシステムコールドスタートが成功した後、制御線CON経由で信号を送る。この信号は第2のプログラムされたリセット信号の持続時間を示すもので、システムチップ1のリセット装置によって受信される。このプログラムプロシージャの後、コールドスタートまたはホットスタートは、上述のように、第2の、プログラムされたリセット信号の最適化された長さで、それぞれ実行される。
【0032】
以下に図2を参照して説明するように、リセットプロシージャが不成功に終わった後、電源電圧VCCを切ることにより、マイクロコントローラ3を低電力モードにセットすることができる。これにより、エネルギーを節約できる。この状態からマイクロコントローラ3が再び活性化しなければならない場合は、システムチップ1内の、本発明によるリセット装置はWU線経由で外部から起動信号を受信する。この信号が与えられると、リセット装置は対応する信号を電源回路2に送り、電源回路2は再び電源電圧VCCをオンにする。さらに、この場合明らかに事前にリセットの失敗があるので、リセット装置はシステムコールドスタートリセット、すなわち第1のリセット信号を用いたリセット、を行う。
【0033】
以下に図2のフローチャートを参照して、どのような状況の下にリセットプロシージャが行われるかを説明する。さらに、この図を参照して、どのような状況において、いかにしてマイクロコントローラ3が低電力モードにセットされるかを説明する。
【0034】
図2の矢印Aは、システム全体、または少なくともマイクロコントローラ3には当初電力が供給されていなかったが、電源電圧BATおよびVCCが加えられるようになった、システム状態を示す。図2の状態Resに示されるように、この時マイクロコントローラは第1のリセット信号によってリセットされる。
【0035】
このリセットプロシージャが成功すると、矢印Bで示されるように第2のリセット信号の長さがリセット装置に与えられる。次に、コールドスタートまたはホットスタートに関して、続いて行われるリセットプロシージャが、第2のリセットで実行される。これは、図2の第2の状態Resによって示される。図2のブロックResに従ったコールドスタートリセットがすでに行われているので、所定の時間が経過した後、図1のマイクロコントローラ3がリセット線を開放したかどうかがモニタされる。例えば、もしリセット線のリセット信号に高い電位が与えられていると、リセット線は、上述の所定の時間が経過した後に低い電位に変わらなければならない。そうでない場合は、マイクロコントローラ3の側にエラーがあるか、リセット線Resが高い電位にクランプされることになる。どちらの場合も、図1のチップ1のリセット装置は、VCCをオフにしてマイクロコントローラ3を低電力モードにセットする。これは、図でブロックLPMで示される。これら2つの状態のモニタと、このモードへの移行は、図2の矢印Fで示される。
【0036】
上述したとおり、システムコールドスタートの後、第2のプログラムされた長さを有するリセット信号に基づいてコールドスタートまたはホットスタートが行われるが、これは図2においてブロックResで表される。そのようなコールドスタートまたはホットスタートの後、マイクロコントローラが応答しているかどうかがモニタされてもよい。これは、例えばウォッチドッグと呼ばれる、マイクロコントローラの状態を常にモニタする一種のタイマ回路によって行われる。コールドスタートまたはホットスタートの後、所定の時間が経過後に、マイクロコントローラが応答しなかった場合、ホットスタートが成功しなかったと考えられる。この時、図2で矢印Cで示されるとおり、第1のリセット信号の持続時間を有するスタートがやり直される。このスタ−トが成功すると、矢印Bで示される次の処理が行われる。そうならない場合は、エラー状態であり、矢印Fで示されるエラー状態の一つに支配されているため、VCCをオフにして、システムは低電力モードにセットされる。
【0037】
本発明によるリセット装置を用いることにより、低電力エラーモードLPMからシステムを起動することができる。この場合、図1の回路の起動線WUを介してリセット装置に起動信号が与えられ、リセット装置は、電源回路2によって電源電圧をオンにし、第1のリセット信号の持続時間でシステムコールドスタートを実行させる。さらに、図1のマイクロコントローラ3が問題なく動作しており、エラー状態でないときには、マイクロコントローラ3を低電力モードにセットするのが望ましい。これは、エネルギー節約の理由で有益である。本発明によるリセット装置はさらに、以下の目的でも使われる。例えば、制御ソフトウェアの要求により、マイクロコントローラ3はシステムチップ1のリセット装置に制御接続線CONを介して対応する信号を送り、それによりリセット装置は電源回路2を切り替えて、マイクロコントローラ3の電源電圧VCCがオフになるようにする。これは、図2において、矢印Dと、低電力モードを表すブロックLPMによって示される。低電力モードは、図1の回路の接続線WUの信号によってもトリガされ、電源電圧VCCは再びオンになり、第2のプログラムされたリセット信号の持続時間を有するリセット信号に接続される。これは、図2の矢印Eによって示される。
【0038】
本発明による装置は、第2のプログラムされるリセット信号の長さを変えることにより実際に起こる状況に個々に適応できる。さらに、リセットプロシージャをモニタでき、エラー状態によっては持続時間のプログラムされた第2のリセット信号を用いてマイクロコントローラをリセットするか、第1の持続時間のリセット信号を用いてマイクロコントローラをリセットし直すことができる。さらに、第1の長さのリセット信号による更なるリセットプロシージャの後でもエラー状態が取り除かれない場合でも、マイクロコントローラを低電力モードにセットすることができる。
【0039】
マイクロコントローラ3に個々に適応するのに加えて、本発明のリセット装置はマイクロコントローラを最適にモニタし、エラーが取り除けない場合でもエネルギーを節約する。このエネルギーの節約は、マイクロコントローラ3を低電力モードLPMにセットすることにより達成される。
【図面の簡単な説明】
【図1】システムチップに設けられた本発明によるリセット装置と、リセットされるべきマイクロコントローラを示すブロック図。
【図2】図1に示すリセット装置のフローチャート。

Claims (8)

  1. マイクロコントローラと1又は複数のハードウェア回路との、少なくとも一方のためのリセット装置であって、
    リセット線を介して前記マイクロコントローラにリセット信号を与えることができ、
    当該リセット装置および前記マイクロコントローラのシステムコールドスタートの際に、いかなる種類のマイクロコントローラであっても確実にスタートするように選択された持続時間を有する第1のリセット信号を供給し、
    前記マイクロコントローラのシステムコールドスタートの後に、前記マイクロコントローラの要求に適応した持続時間を有する第2のリセット信号プログラムされ、
    プログラムされた前記第2のリセット信号をリセット信号として、続いて発生するコールドスタートまたはホットスタートの際供給し、
    前記マイクロコントローラにリセット信号を与えるための前記リセット線を介して、前記第1のリセット信号及び前記第2のリセット信号が供給され、
    前記リセット装置が前記マイクロコントローラの状態を監視している、
    ことを特徴とする、リセット装置。
  2. アナログコンポーネントと、電源用コンポーネントとを備えるシステムチップに設けられていることを特徴とする、請求項1に記載のリセット装置。
  3. プログラムされた前記第2のリセット信号は、前記第1のリセット信号よりも持続時間が短いことを特徴とする、請求項1に記載のリセット装置。
  4. コールドスタートまたはホットスタートの際に、前記第2のリセット信号によるマイクロコントローラのリセットが失敗した場合に、続いて前記第1のリセット信号に相当するリセット信号を供給することを特徴とする、請求項1に記載のリセット装置。
  5. 前記第1のリセット信号によるマイクロコントローラのリセットもまた失敗した場合、マイクロコントローラを低電力エラーモードにセットすることを特徴とする、請求項4に記載のリセット装置。
  6. リセット信号を供給した後リセット線をモニタし、前記マイクロコントローラがリセット後所定の時間が経過してもリセット線を開放しないか、あるいはリセット線が外部の電位にクランプされている場合、前記マイクロコントローラを低電力エラーモードにセットすることを特徴とする、請求項1に記載のリセット装置。
  7. 前記マイクロコントローラを、低電力モードから起動させることができることを特徴とする、請求項1に記載のリセット装置。
  8. 内部的または外部的に起動イベントが発生した際に、前記マイクロコントローラを低電力モードから起動させることを特徴とする、請求項5または7に記載のリセット装置。
JP2002131847A 2001-05-05 2002-05-07 マイクロコントローラのリセット装置 Expired - Lifetime JP4090782B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10121935.0 2001-05-05
DE10121935A DE10121935A1 (de) 2001-05-05 2001-05-05 Rücksetz-Anordnung für einen Mikrokontroller

Publications (3)

Publication Number Publication Date
JP2003029881A JP2003029881A (ja) 2003-01-31
JP2003029881A5 JP2003029881A5 (ja) 2005-09-15
JP4090782B2 true JP4090782B2 (ja) 2008-05-28

Family

ID=7683771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002131847A Expired - Lifetime JP4090782B2 (ja) 2001-05-05 2002-05-07 マイクロコントローラのリセット装置

Country Status (4)

Country Link
US (1) US6978362B2 (ja)
EP (1) EP1255182A3 (ja)
JP (1) JP4090782B2 (ja)
DE (1) DE10121935A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10252583B3 (de) * 2002-11-12 2004-04-01 Siemens Ag Anordnung und Verfahren zur Fehlerüberwachung von Grafiktreiberbausteinen
US7702885B2 (en) * 2006-03-02 2010-04-20 Atmel Corporation Firmware extendable commands including a test mode command for a microcontroller-based flash memory controller
TW200828002A (en) * 2006-12-26 2008-07-01 Holtek Semiconductor Inc Improved reset method for microcontroller
US7483316B2 (en) * 2007-04-24 2009-01-27 Macronix International Co., Ltd. Method and apparatus for refreshing programmable resistive memory
US20090204834A1 (en) * 2008-02-11 2009-08-13 Nvidia Corporation System and method for using inputs as wake signals
US20090256534A1 (en) * 2008-04-14 2009-10-15 Twisthink, L.L.C. Power supply control method and apparatus
US9104423B2 (en) 2012-05-16 2015-08-11 Nvidia Corporation Method and system for advance wakeup from low-power sleep states
US9395799B2 (en) 2012-08-09 2016-07-19 Nvidia Corporation Power management techniques for USB interfaces
US9760150B2 (en) 2012-11-27 2017-09-12 Nvidia Corporation Low-power states for a computer system with integrated baseband
CN103857019B (zh) 2012-11-30 2018-01-02 辉达公司 一种在移动终端中用于省电的方法
US10126724B2 (en) * 2016-03-07 2018-11-13 Haier Us Appliance Solutions, Inc. Low power management system
TWI591538B (zh) * 2017-01-18 2017-07-11 新唐科技股份有限公司 微控制器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233613A (en) * 1988-03-29 1993-08-03 Advanced Micro Devices, Inc. Reliable watchdog timer
US5513319A (en) * 1993-07-02 1996-04-30 Dell Usa, L.P. Watchdog timer for computer system reset
US5463336A (en) * 1994-01-27 1995-10-31 Rockwell International Corporation Supply sensing power-on reset circuit
US5528749A (en) * 1994-08-05 1996-06-18 Thomson Consumer Electronics, Inc. Automatic instrument turn off/on for error correction

Also Published As

Publication number Publication date
US20020166044A1 (en) 2002-11-07
EP1255182A3 (de) 2009-06-24
EP1255182A2 (de) 2002-11-06
DE10121935A1 (de) 2002-11-07
US6978362B2 (en) 2005-12-20
JP2003029881A (ja) 2003-01-31

Similar Documents

Publication Publication Date Title
JP4090782B2 (ja) マイクロコントローラのリセット装置
JPH0556577A (ja) 電源制御装置
MXPA06002961A (es) Colapso de energia para una terminal inalambrica.
KR20110110283A (ko) 마스터 및 슬레이브 할당을 제거하는 독자적인 다중 장치 이벤트 동기화 및 시컨싱 기술
US6993670B2 (en) Method of configuring a computer system capable of being woken up on LAN
JP5241450B2 (ja) 半導体装置及びその異常検出方法
CN115051545B (zh) 电源管理芯片启动电路和电源管理装置
JP3711849B2 (ja) マイクロコンピュータ
JPH0898419A (ja) 電源回路
JP4821749B2 (ja) クロック供給制御回路
JPH09325834A (ja) 情報処理装置の電源投入方法
JPH10174286A (ja) 電池電源制御装置
JP4350854B2 (ja) 制御対象の状態維持回路装置及び状態維持方法
JP6044462B2 (ja) スイッチ電流制御装置
JP2000010954A5 (ja) ディジタルシグナルプロセッサ及びプロセッサのセルフテスト方法
JP2025121604A (ja) 電子制御装置
JPH057602Y2 (ja)
JP3466240B2 (ja) 電源制御回路
KR100278279B1 (ko) 클럭발생제어기를가지는클럭발생기
JP2007157199A (ja) 半導体装置
JPH0471208B2 (ja)
JP2002355212A (ja) 停電復帰対応型食器洗い乾燥機、停電復帰対応型全自動洗濯乾燥機及び停電復帰対応型電気機器
JP2559639Y2 (ja) 電源供給制御装置
JP3606088B2 (ja) 初期化制御回路
JP3553452B2 (ja) 遊技機のメモリバックアップ制御装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050329

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071005

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080109

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 5