JP4092874B2

JP4092874B2 - Manufacturing method of SOI wafer and SOI wafer

Info

Publication number: JP4092874B2
Application number: JP2001009489A
Authority: JP
Inventors: 一郎塩野; 一樹水嶋
Original assignee: Sumco Corp
Current assignee: Sumco Corp
Priority date: 2001-01-17
Filing date: 2001-01-17
Publication date: 2008-05-28
Anticipated expiration: 2021-01-17
Also published as: JP2002217389A

Description

【０００１】
【発明の属する技術分野】
本発明は、埋め込み酸化膜上にシリコン単結晶薄膜を有する貼り合わせＳＯＩウェーハの製造方法及びＳＯＩウェーハに関する。
【０００２】
【従来の技術】
絶縁膜である埋め込み酸化膜（ＢＯＸ層と呼ばれる）の上にシリコン（Ｓｉ）単結晶薄膜（ＳＯＩ層と呼ばれる）を形成したＳＯＩ(Silicon On Insulator)ウェーハは、基板とデバイス作製層であるＳＯＩ層が電気的に分離しているため、高い絶縁耐圧が得られるもので、寄生容量が低く、耐放射性能力が大きいと共に基板バイアス効果が無い等の特徴がある。このため、高速性、低消費電力、ソフトエラーフリー等の効果が期待され、次世代素子用の基板として種々の開発が行われている。
【０００３】
このＳＯＩウェーハの作製技術として代表的なものに、いわゆるウェーハ貼り合わせ技術とＳＩＭＯＸ(Separation by IMplanted OXygen)技術とがある。ウェーハ貼り合わせ技術は、２枚のウェーハの片方又は両方に酸化膜を形成しておき、酸化膜を間に２枚のウェーハを貼り合わせるもので、貼り合わせは、２枚のウェーハを機械的に密着させて熱処理することにより行い、ＳＯＩ層は、貼り合わせたウェーハを研削及び研磨により鏡面加工して作製される。ウェーハ貼り合わせによるＳＯＩ膜の結晶性はバルクシリコンウェーハと同等であるため、欠陥等の問題が少なく、ＳＯＩ層に形成するデバイスの特性に優れている。
【０００４】
また、ＳＩＭＯＸ技術は、シリコンウェーハに酸素をイオン注入し、高温で熱処理することにより、酸素が過飽和に含まれている領域を酸化膜に変換するもので、ＢＯＸ層上にシリコン薄膜が残りＳＯＩが形成される技術である。
さらに、ウェーハ貼り合わせ技術の新たな技術として、水素イオン剥離法（スマートカット法とも呼ばれる）という手法が開発されており、この技術は、二枚のシリコンウェーハのうち酸化膜を形成した一方の上面から水素イオンを注入した後、イオン注入面を酸化膜を介して他方のウェーハと密着させ、その後熱処理を加えることによりウェーハ内部に微小気泡層を形成させ、微小気泡層を劈開面として一方のウェーハを薄膜状に剥離し、さらに熱処理を加えて強固に結合したＳＯＩウェーハとするものである。この技術は、ウェーハを研削及び研磨により薄膜化する必要が無く、膜厚の均一な薄膜が容易に得ることができると共に剥離したウェーハの再利用が可能となるものである。
【０００５】
近年、ウェーハ貼り合わせ技術として、ＳｉＧｅ（シリコンゲルマニウム）層を介してシリコン単結晶薄膜をエピタキシャル成長させたシリコン基板に水素をイオン注入し、このエピタキシャル膜を酸化膜付きシリコン基板に接合後、剥離することで薄膜ＳＯＩウェーハを製造する技術が、U.S.Patent 6,033,974において提案されている。すなわち、この技術では、シリコン基板上にＳｉＧｅ層をエピタキシャル成長させた後にＳＯＩ層となるシリコン膜をエピタキシャル成長し、ＳｉＧｅ層に水素イオン注入することで、この膜を高応力膜とする。
【０００６】
さらに、この水素注入後のＳｉＧｅ層を有するシリコン基板を、酸化膜を形成したシリコン基板に貼り合わせた後に、ウェーハ周縁からＳｉＧｅ膜に窒素ガスを吹き付けることにより、ＳｉＧｅ層から剥離させ、そして水素雰囲気中のアニールで表面のＧｅ（ゲルマニウム）を蒸発させることにより、表面荒さが非常に良好なＳＯＩウェーハが得られる。
【０００７】
この技術は、多くのイオン注入が必要となるＳＩＭＯＸに比べて、イオン注入が１／１０程度ですみ、物理的ダメージが少ないという特徴がある。
また、スマートカット法では、水素イオン注入による微小気泡層で剥離させるために剥離後の表面荒さがあまりよくないのに対し、ＳｉＧｅ層を剥離層とする上記技術では、ＳｉＧｅ層を薄くできるために、剥離後の表面荒さが非常によいという利点がある。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来の技術では、以下のような課題が残されている。
上記従来の技術では、通常のシリコン基板及び厚膜エピタキシャル基板を、活性層となる薄膜エピタキシャル成膜用の基板として用いるため、通常の基板に存在するＣＯＰ(Crystal Originated Particle)により、得られる薄膜エピタキシャル層（ＳＯＩ層）はＣＯＰの履歴をおうことになる。すなわち、ＳＯＩ層は、素子形成領域として５００ｎｍ以下の厚さが要求されるため、ＣＯＰの影響が残った薄膜となっていまう。一方、厚膜エピタキシャル基板では、１μｍ以上のエピタキシャル層が成膜されていれば、そのエピタキシャル層は、ＣＯＰの履歴をおわず、得られる薄膜エピタキシャル層もＣＯＰの履歴をおわないが、薄膜エピタキシャル層転写後の基板を再び薄膜エピタキシャル基板として用いるには、再研磨の後に再び１μｍ以上の厚膜エピタキシャル層を成膜しなければならなかった。
【０００９】
本発明は、前述の課題に鑑みてなされたもので、ＣＯＰの影響が非常に少ないと共に剥離したウェーハを容易に再利用可能なＳＯＩウェーハの製造方法及びＳＯＩウェーハを提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、前記課題を解決するために以下の構成を採用した。
すなわち、本発明のＳＯＩウェーハの製造方法は、第１のシリコンウェーハと第２のシリコンウェーハとをシリコン酸化膜を介して接合することにより、該シリコン酸化膜上にシリコン単結晶薄膜を有するＳＯＩウェーハの製造方法であって、
シリコン基板上にシリコンゲルマニウム層とされる半導体エピタキシャル層を介してシリコン単結晶薄膜をエピタキシャル成長する工程と、
前記第１又は第２のシリコンウェーハのうち少なくとも一方の表面にシリコン酸化膜を形成する工程と、
前記シリコン基板のシリコン単結晶薄膜上から水素イオンとされるイオンを前記半導体エピタキシャル層中に注入して前記第１のシリコンウェーハとする工程と、
該工程後に前記第１のシリコンウェーハの表面と前記第２のシリコンウェーハの表面とを前記シリコン酸化膜を介して密着させ接合する工程と、
該工程後に前記半導体エピタキシャル層で劈開して接合された前記第１のシリコンウェーハの周縁に流体を当てることにより前記第１のシリコンウェーハを剥離する工程と、
前記第１のシリコンウェーハを剥離した前記第２のシリコンウェーハを水素雰囲気中で熱処理し、前記第２のシリコンウェーハ表面に残るシリコンゲルマニウム層のゲルマニウムを水素と結合させて蒸発させるとともに前記シリコン単結晶薄膜表面を再構成する工程とを備えるとともに、
前記シリコン基板は、シリコン単結晶インゴット内での格子間シリコン型点欠陥が支配的に存在する領域を〔Ｉ〕とし、空孔型点欠陥が支配的に存在する領域を〔Ｖ〕とし、格子間シリコン型点欠陥の凝集体及び空孔型点欠陥の凝集体が存在しないパーフェクト領域を〔Ｐ〕とするときに、前記パーフェクト領域〔Ｐ〕からなるインゴットから切り出された点欠陥の凝集体が存在しないシリコンウェーハであることか、または、前記シリコン基板は、熱処理により表面に無欠陥層が形成されたシリコンウェーハであることができる。
また、本発明は、第１のシリコンウェーハと第２のシリコンウェーハとをシリコン酸化膜を介して接合することにより、該シリコン酸化膜上にシリコン単結晶薄膜を有するＳＯＩウェーハの製造方法であって、シリコン基板上に半導体エピタキシャル層を介してシリコン単結晶薄膜をエピタキシャル成長する工程と、前記第１又は第２のシリコンウェーハのうち少なくとも一方の表面にシリコン酸化膜を形成する工程と、前記シリコン基板のシリコン単結晶薄膜上からイオンを前記半導体エピタキシャル層中に注入して前記第１のシリコンウェーハとする工程と、該工程後に前記第１のシリコンウェーハの表面と前記第２のシリコンウェーハの表面とを前記シリコン酸化膜を介して密着させ接合する工程と、該工程後に前記半導体エピタキシャル層で劈開して前記第１のシリコンウェーハを剥離する工程とを備え、前記シリコン基板は、シリコン単結晶インゴット内での格子間シリコン型点欠陥が支配的に存在する領域を〔Ｉ〕とし、空孔型点欠陥が支配的に存在する領域を〔Ｖ〕とし、格子間シリコン型点欠陥の凝集体及び空孔型点欠陥の凝集体が存在しないパーフェクト領域を〔Ｐ〕とするときに、前記パーフェクト領域〔Ｐ〕からなるインゴットから切り出された点欠陥の凝集体が存在しないシリコンウェーハである。
【００１１】
このＳＯＩウェーハの製造方法では、シリコン基板として、シリコン単結晶インゴット内での格子間シリコン型点欠陥が支配的に存在する領域を〔Ｉ〕とし、空孔型点欠陥が支配的に存在する領域を〔Ｖ〕とし、格子間シリコン型点欠陥の凝集体及び空孔型点欠陥の凝集体が存在しないパーフェクト領域を〔Ｐ〕とするときに、パーフェクト領域〔Ｐ〕からなるインゴットから切り出された点欠陥の凝集体が存在しないシリコンウェーハを用いるので、ＣＯＰが結晶中になく、この上にエピタキシャル成長した半導体エピタキシャル層及びシリコン単結晶薄膜がＣＯＰの履歴をおうことがないため、低欠陥密度の活性層を有する薄膜ＳＯＩウェーハを得ることができる。また、シリコン単結晶薄膜を転写して剥離した後の第１のシリコンウェーハを再研磨することにより、容易に貼り合わせに必要な平坦度を有するシリコン基板を得ることができ、再研磨のみで再びＣＯＰの影響のないエピタキシャル膜を得ることができる。
【００１２】
本発明のＳＯＩウェーハの製造方法は、第１のシリコンウェーハと第２のシリコンウェーハとをシリコン酸化膜を介して接合することにより、該シリコン酸化膜上にシリコン単結晶薄膜を有するＳＯＩウェーハの製造方法であって、シリコン基板上に半導体エピタキシャル層を介してシリコン単結晶薄膜をエピタキシャル成長する工程と、前記第１又は第２のシリコンウェーハのうち少なくとも一方の表面にシリコン酸化膜を形成する工程と、前記シリコン基板のシリコン単結晶薄膜上からイオンを前記半導体エピタキシャル層中に注入して前記第１のシリコンウェーハとする工程と、該工程後に前記第１のシリコンウェーハの表面と前記第２のシリコンウェーハの表面とを前記シリコン酸化膜を介して密着させ接合する工程と、該工程後に前記半導体エピタキシャル層で劈開して前記第１のシリコンウェーハを剥離する工程とを備え、前記シリコン基板は、熱処理により表面に無欠陥層が形成されたシリコンウェーハであることを特徴とする。
【００１３】
このＳＯＩウェーハの製造方法では、シリコン基板として、熱処理により表面に無欠陥層が形成されたシリコンウェーハを用いるので、ＣＯＰが表面になく、この上にエピタキシャル成長する半導体エピタキシャル層及びシリコン単結晶薄膜がＣＯＰの履歴をおうことがないため、低欠陥密度の活性層を有する薄膜ＳＯＩウェーハを得ることができる。
【００１４】
また、本発明のＳＯＩウェーハの製造方法は、前記半導体エピタキシャル層を、シリコンゲルマニウム層とし、前記イオンを、水素イオンとする技術が採用される。すなわち、このＳＯＩウェーハの製造方法では、シリコンゲルマニウム層中に水素イオン注入が行われることにより、シリコンゲルマニウム層の応力が高くなり、接合後に容易にシリコンゲルマニウム層から劈開、剥離させることができる。
【００１５】
さらに、本発明のＳＯＩウェーハの製造方法は、前記第１のシリコンウェーハを剥離する工程において、接合された第１のシリコンウェーハの周縁に流体を当てることにより行われる技術が採用される。すなわち、このＳＯＩウェーハの製造方法では、接合された第１のシリコンウェーハの周縁に窒素圧縮ガス等の流体を吹き付ける等して当てることにより、水素イオン注入で高応力化されているシリコンゲルマニウム層から容易に剥離を行うことができる。
【００１６】
また、本発明のＳＯＩウェーハの製造方法は、第１のシリコンウェーハを剥離した前記第２のシリコンウェーハを、水素雰囲気中で熱処理する工程を備えていることが好ましい。すなわち、このＳＯＩウェーハの製造方法では、第１のシリコンウェーハを剥離した第２のシリコンウェーハを、水素雰囲気中で熱処理することにより、第２のシリコンウェーハ表面に残るシリコンゲルマニウム層のゲルマニウムを水素と結合させて蒸発させることができると共に、表面が再構成されて表面荒さがさらに良くなる。
【００１７】
本発明のＳＯＩウェーハは、シリコン酸化膜上にシリコン単結晶薄膜を有するＳＯＩウェーハであって、上記本発明のＳＯＩウェーハの製造方法により作製されたことを特徴とする。すなわち、このＳＯＩウェーハでは、上記本発明のＳＯＩウェーハの製造方法により作製されているので、ＣＯＰの影響がなく低欠陥密度の活性層を有することができる。
【００１８】
【発明の実施の形態】
以下、本発明に係るＳＯＩウェーハの製造方法及びＳＯＩウェーハの一実施形態を、図１及び図２を参照しながら説明する。
【００１９】
本発明に係るＳＯＩウェーハの製造方法は、図１及び図２に示すように、シリコンウェーハのＡ板（第１のシリコンウェーハ）１とＢ板（第２のシリコンウェーハ）２とをシリコン酸化膜３を介して接合することにより、該シリコン酸化膜３上にＳＯＩ層となるシリコン単結晶薄膜４を有するＳＯＩウェーハＳＩの製造方法である。
【００２０】
〔Ａ板作製工程〕
まず、Ａ板１の作製について、図１を参照して以下に説明する。
鏡面研磨された後述するシリコン基板ＳＵＢを洗浄した後、このシリコン基板ＳＵＢをエピタキシャル成長装置内に設置して水素ベークを行う。この後、図１の（ａ）に示すように、このシリコン基板ＳＵＢ上にＳｉＧｅ層（シリコンゲルマニウム層、半導体エピタキシャル層）ＳＧを５ｎｍ程度の厚さでエピタキシャル成長し、さらにＳｉＧｅ層ＳＧ上にシリコン単結晶薄膜４をエピタキシャル成長する。また、シリコン酸化膜３を形成する。
【００２１】
なお、上記エピタキシャル成長は、例えば減圧ＣＶＤ(Chemical Vapor Deposition)、ＭＢＥ(Molecular Beam Epitaxy)、ＧＳＭＢＥ(Gas Source MBE)又はＵＨＶ−ＣＶＤ(Ultra High Vacuum Chemical Vapor Deposition)等により行われる。
さらに、上記装置から取り出した成膜済みのシリコン基板ＳＵＢを洗浄した後、シリコン単結晶薄膜４上にＢＯＸ層となるシリコン酸化膜３を熱酸化により形成する。
【００２２】
上記シリコン基板ＳＵＢとしては、シリコン単結晶インゴット内での格子間シリコン型点欠陥が支配的に存在する領域を〔Ｉ〕とし、空孔型点欠陥が支配的に存在する領域を〔Ｖ〕とし、格子間シリコン型点欠陥の凝集体及び空孔型点欠陥の凝集体が存在しないパーフェクト領域を〔Ｐ〕とするときに、パーフェクト領域〔Ｐ〕からなるインゴットから切り出された点欠陥の凝集体が存在しないシリコンウェーハが用いられる。なお、空孔型点欠陥は、一つのシリコン原子がシリコン結晶格子で正常な一つから離脱した空孔による欠陥であり、また、格子間シリコン点欠陥は、原子がシリコン結晶の格子点以外の位置（インタースチシャルサイト）にある場合の欠陥をいう。
【００２３】
すなわち、このパーフェクト領域〔Ｐ〕からなるシリコンウェーハは、例えば特開平１−１３９３号公報に提案されているように、ＣＺ法によりホットゾーン内のシリコン融液からインゴットをボロンコフ(Voronkov)理論に基づいた引上速度プロファイルで引き上げられ、このインゴットをスライスして作製される。このインゴットは、引上速度をＶ（ｍｍ／分）とし、ルツボ中のシリコン融液とインゴットとの界面近傍におけるインゴット鉛直方向の温度勾配をＧ（℃／ｍｍ）とするとき、熱酸化処理をした際にリング状に発生するＯＳＦ（Oxidation Induced Stacking Fault;酸素誘起積層欠陥）がウェーハ中心部で消滅するように、Ｖ／Ｇ（ｍｍ²／分・℃）の値を決めて作られる。
【００２４】
上記ボロンコフ理論では、図３に示すように、Ｖ／Ｇを横軸にとり、空孔型点欠陥濃度と格子間シリコン型欠陥濃度を同一の縦軸にとって、Ｖ／Ｇと点欠陥濃度との関係を図式的に表現し、空孔領域と格子間シリコン領域の境界がＶ／Ｇによって決定されることを説明している。より詳しくは、Ｖ／Ｇ比が臨界点以上では空孔型点欠陥濃度が優勢なインゴットが形成される反面、Ｖ／Ｇ比が臨界点以上では格子間シリコン型点欠陥濃度が優勢なインゴットが形成される。図３において、〔Ｉ〕は格子間シリコン型点欠陥が支配的であって、格子間シリコン点欠陥が存在する領域（（Ｖ／Ｇ）₁以下）を示し、〔Ｖ〕はインゴット内での空孔型点欠陥が支配的であって、空孔型点欠陥の凝集体が存在する領域（（Ｖ／Ｇ）₂以下）を示し、〔Ｐ〕は空孔型点欠陥の凝集体及び格子間シリコン型点欠陥の凝集体が存在しないパーフェクト領域（（Ｖ／Ｇ）₁〜（Ｖ／Ｇ）₂）を示す。領域〔Ｐ〕に隣接する領域〔Ｖ〕にはＯＳＦ核を形成する領域〔ＯＳＦ〕（（Ｖ／Ｇ）₂〜（Ｖ／Ｇ）₃）が存在する。
【００２５】
したがって、シリコン基板ＳＵＢに供されるインゴットの引上速度プロファイルは、インゴットがホットゾーン内のシリコン融液から引き上げられるとき、温度勾配に対する引上速度の比（Ｖ／Ｇ）が格子間シリコン型点欠陥の凝集体の発生を防止する第１臨界比（（Ｖ／Ｇ）₁）以上であって、空孔型点欠陥の凝集体をインゴットの中央にある空孔型点欠陥が支配的に存在する領域内に制限する第２臨界比（（Ｖ／Ｇ）₃）以下に維持されるように決められる。
【００２６】
この引上速度のプロファイルは、実験的に基準インゴットを軸方向にスライスすることやシミュレーションによって上記ボロンコフ理論に基づいて決定される。
【００２７】
このようにパーフェクト領域〔Ｐ〕で作製されたシリコンウェーハは、ＯＳＦ、ＣＯＰ等を有しない無欠陥のウェーハとなるものである。したがって、このシリコン基板ＳＵＢ上にエピタキシャル成長したＳｉＧｅ層ＳＧ及びシリコン単結晶薄膜４は、ＣＯＰの履歴をおわない低欠陥密度層となる。
【００２８】
なお、ＣＯＰ等の点欠陥の凝集体が検出方法によって検出感度、検出下限値が異なる値を示すことがある。そのため、本明細書において、「点欠陥の凝集体が存在しない」の意味は、鏡面加工されたシリコン単結晶を無攪拌セコエッチングを施した後に光学顕微鏡により、観察面積とエッチング取り代との積を検査体積として観察した際に、フローパターン（空孔型欠陥）及び転位クラスタ（格子間シリコン型点欠陥）の各凝集体が１×１０^-3ｃｍ³の検査体積に対して１個欠陥が検出された場合を検出下限値（１×１０³個／ｃｍ³）とするとき、点欠陥の凝集体の数が上記検出下限値以下であることをいう。
【００２９】
次に、図１の（ｂ）に示すように、上記シリコン基板ＳＵＢのシリコン単結晶薄膜４上からＳｉＧｅ層ＳＧ中に水素イオンを注入する。このとき、ＳｉＧｅ層ＳＧは、水素イオンの介在により応力が増加し、高応力層となる。
【００３０】
〔Ｂ板作製工程〕
一方、図２に示すように、Ｂ板２は、ＳＯＩウェーハＳＩの基板部となるものであり、鏡面研磨された通常のシリコンウェーハが用いられ、特にＡ板１に使用されるシリコン基板ＳＵＢのような無欠陥のシリコンウェーハである必要はない。なお、Ａ板１表面と同様に、Ｂ板２表面にシリコン酸化膜３を形成しておいても構わない。
【００３１】
〔貼り合わせ工程〕
次に、図２の（ａ）に示すように、Ａ板１及びＢ板２を洗浄した後、Ａ板１の表面とＢ板２の表面とをシリコン酸化膜３を介して密着させ、接合する。
【００３２】
〔剥離工程〕
そして、上記貼り合わされたＡ板１及びＢ板２の周縁に、図２の（ｂ）に示すように、窒素の圧縮ガス（流体）を吹き付けて、ＳｉＧｅ層ＳＧで劈開してＡ板１をＢ板２から剥離する。このとき、Ｂ板２には、シリコン酸化膜３を介してシリコン単結晶薄膜４が転写されて、ＳＯＩ構造が形成される。すなわち、水素イオン注入でＳｉＧｅ層ＳＧが高応力化されているため、窒素の圧縮ガスが当たることにより容易にこの部分から劈開されて剥離を行うことができる。
【００３３】
さらに、図２の（ｃ）に示すように、剥離後のＢ板２を水素雰囲気中でアニールし、表面に残るＧｅ（ゲルマニウム）を水素と結合させて蒸発させる。このとき、表面のＧｅを除去できると共に、表面が再構成されて表面荒さがさらに改善される。
そして、上記アニール後に洗浄を行って、ＳＯＩウェーハＳＩが作製される。なお、上記剥離工程で剥離させたＡ板１は、表面に残ったＳｉＧｅ層ＳＧを除去するため、表面が研削・研磨され、Ａ板用のシリコン基板ＳＵＢに再生される。
【００３４】
このように本実施形態では、シリコン基板ＳＵＢとして、パーフェクト領域〔Ｐ〕からなるインゴットから切り出された点欠陥の凝集体が存在しないシリコンウェーハを用いるので、ＣＯＰが結晶中になく、この上にエピタキシャル成長したＳｉＧｅ層ＳＧ及びシリコン単結晶薄膜４がＣＯＰの履歴をおうことがないため、低欠陥密度の活性層を有する薄膜ＳＯＩウェーハを得ることができる。また、シリコン単結晶薄膜４を転写して剥離した後のＡ板１を再研磨することにより、容易に貼り合わせに必要な平坦度を有するシリコン基板ＳＵＢを得ることができ、再研磨のみで再びＣＯＰの影響のないエピタキシャル膜を得ることができる。
【００３５】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態ではシリコン基板ＳＵＢにパーフェクト領域〔Ｐ〕からなるインゴットから切り出された点欠陥の凝集体が存在しないシリコンウェーハを用いたが、水素雰囲気中等の熱処理により表面にＤＺ(Denuded Zone)層（無欠陥層）が形成されたシリコンウェーハを用いてもよい。
【００３６】
この場合も、ＣＯＰが表面になく、この上にエピタキシャル成長するＳｉＧｅ層及びシリコン単結晶薄膜がＣＯＰの履歴をおうことがないため、低欠陥密度の活性層を有する薄膜ＳＯＩウェーハを得ることができる。なお、表面にＤＺ層が形成されたシリコンウェーハをシリコン基板として使用する場合、剥離後のＡ板を再利用するには、表面のＳｉＧｅ層を除去した後に再び水素アニールをする必要がある。この点で、上記パーフェクト領域〔Ｐ〕のシリコンウェーハをシリコン基板に用いる場合の方が、表面研磨だけですみ、再利用が容易である。
また、上記実施形態では、ＳｉＧｅ層ＳＧを剥離層としたが、イオン注入により応力が増加して容易に劈開可能になる半導体エピタキシャル層であれば、他の半導体層でも構わない。
【００３７】
【発明の効果】
本発明によれば、以下の効果を奏する。
本発明のＳＯＩウェーハの製造方法及びＳＯＩウェーハによれば、シリコン基板ＳＵＢとして、パーフェクト領域〔Ｐ〕からなるインゴットから切り出された点欠陥の凝集体が存在しないシリコンウェーハを用いるので、ＣＯＰが結晶中になく、ＳＯＩ層となるシリコン単結晶薄膜がＣＯＰの履歴をおうことがないため、低欠陥密度の活性層を有する薄膜ＳＯＩウェーハを得ることができる。また、剥離した後の第１のシリコンウェーハを再研磨だけで、容易に高平坦度なシリコン基板が得られ、再びＣＯＰの影響のないエピタキシャル膜を繰り返し得ることができ、生産コストを大幅に低減することができる。
【００３８】
また、本発明のＳＯＩウェーハの製造方法及びＳＯＩウェーハによれば、シリコン基板として、熱処理により表面に無欠陥層が形成されたシリコンウェーハを用いるので、ＣＯＰが表面になく、ＳＯＩ層となるシリコン単結晶薄膜がＣＯＰの履歴をおうことがないため、低欠陥密度の活性層を有する薄膜ＳＯＩウェーハを得ることができる。
【図面の簡単な説明】
【図１】本発明に係るＳＯＩウェーハの製造方法及びＳＯＩウェーハの一実施形態における貼り合わせ工程前までの製造プロセスを模式的に示す断面図である。
【図２】本発明に係るＳＯＩウェーハの製造方法及びＳＯＩウェーハの一実施形態における貼り合わせ工程以降の製造プロセスを模式的に示す断面図である。
【図３】ボロンコフ理論に基づいた、Ｖ／Ｇ比が臨界点以上では空孔豊富インゴットが形成され、Ｖ／Ｇ比が臨界点以下では格子間シリコン豊富インゴットが形成され、パーフェクト領域が第１臨界比（（Ｖ／Ｇ）₁）以上第２臨界比（（Ｖ／Ｇ）₃）以下であることを示す図である。
【符号の説明】
１Ａ板（第１のシリコンウェーハ）
２Ｂ板（第２のシリコンウェーハ）
３シリコン酸化膜
４シリコン単結晶薄膜
ＳＧＳｉＧｅ層（シリコンゲルマニウム層、半導体エピタキシャル層）
ＳＩＳＯＩウェーハ
ＳＵＢシリコン基板[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a bonded SOI wafer having a silicon single crystal thin film on a buried oxide film, and an SOI wafer.
[0002]
[Prior art]
An SOI (Silicon On Insulator) wafer in which a silicon (Si) single crystal thin film (referred to as an SOI layer) is formed on a buried oxide film (referred to as a BOX layer) that is an insulating film is an SOI layer that is a substrate and a device fabrication layer. Are electrically isolated, so that a high withstand voltage can be obtained, the parasitic capacitance is low, the radiation resistance is large, and there is no substrate bias effect. For this reason, effects such as high speed, low power consumption, and soft error free are expected, and various developments have been made as substrates for next-generation devices.
[0003]
As representative manufacturing techniques of this SOI wafer, there are a so-called wafer bonding technique and a SIMOX (Separation by IMplanted OXygen) technique. In wafer bonding technology, an oxide film is formed on one or both of two wafers, and two wafers are bonded between the oxide films. The SOI layer is manufactured by mirror finishing the bonded wafers by grinding and polishing. Since the crystallinity of the SOI film by wafer bonding is equivalent to that of a bulk silicon wafer, there are few problems such as defects, and the characteristics of the device formed in the SOI layer are excellent.
[0004]
In the SIMOX technology, oxygen is ion-implanted into a silicon wafer and heat-treated at a high temperature to convert a region where oxygen is supersaturated into an oxide film. The silicon thin film remains on the BOX layer, and the SOI remains. The technology that is formed.
Furthermore, as a new technique for wafer bonding technology, a technique called a hydrogen ion stripping method (also called smart cut method) has been developed, and this technology is the upper surface of one of two silicon wafers on which an oxide film is formed. After the hydrogen ions are implanted, the ion implantation surface is brought into close contact with the other wafer through the oxide film, and then a heat treatment is applied to form a microbubble layer inside the wafer. Is formed into a thin film and further subjected to heat treatment to form a strongly bonded SOI wafer. This technique does not require the wafer to be thinned by grinding and polishing, so that a thin film having a uniform thickness can be easily obtained and the peeled wafer can be reused.
[0005]
In recent years, as a wafer bonding technique, hydrogen is ion-implanted into a silicon substrate on which a silicon single crystal thin film is epitaxially grown through a SiGe (silicon germanium) layer, and this epitaxial film is bonded to a silicon substrate with an oxide film and then peeled off. US Pat. No. 6,033,974 proposes a technique for manufacturing thin film SOI wafers. That is, in this technique, after a SiGe layer is epitaxially grown on a silicon substrate, a silicon film to be an SOI layer is epitaxially grown, and hydrogen ions are implanted into the SiGe layer, thereby making this film a high stress film.
[0006]
Further, after bonding the silicon substrate having the SiGe layer after the hydrogen injection to the silicon substrate on which the oxide film is formed, nitrogen gas is blown onto the SiGe film from the periphery of the wafer to peel off the SiGe layer, and the hydrogen atmosphere By evaporating Ge (germanium) on the surface by annealing inside, an SOI wafer having a very good surface roughness can be obtained.
[0007]
This technique is characterized in that it requires only about 1/10 of the ion implantation compared to SIMOX, which requires many ion implantations, and has less physical damage.
In addition, in the smart cut method, the surface roughness after peeling is not so good because it is peeled off by a microbubble layer by hydrogen ion implantation, whereas the SiGe layer can be made thin in the above technique using the SiGe layer as a peeling layer. There is an advantage that the surface roughness after peeling is very good.
[0008]
[Problems to be solved by the invention]
However, the following problems remain in the conventional technology.
In the above conventional technique, since a normal silicon substrate and a thick film epitaxial substrate are used as a thin film epitaxial film forming substrate as an active layer, a thin film epitaxial layer obtained by COP (Crystal Originated Particle) existing in the normal substrate The (SOI layer) records the COP history. That is, since the SOI layer is required to have a thickness of 500 nm or less as an element formation region, it is a thin film that remains affected by COP. On the other hand, in the case of a thick film epitaxial substrate, if an epitaxial layer of 1 μm or more is formed, the epitaxial layer does not have a COP history, and the obtained thin film epitaxial layer does not have a COP history. In order to use the substrate after transferring the epitaxial layer again as a thin film epitaxial substrate, a thick epitaxial layer of 1 μm or more had to be formed again after the re-polishing.
[0009]
The present invention has been made in view of the above-described problems, and an object of the present invention is to provide an SOI wafer manufacturing method and an SOI wafer in which the influence of COP is very small and the peeled wafer can be easily reused.
[0010]
[Means for Solving the Problems]
The present invention employs the following configuration in order to solve the above problems.
That is, the SOI wafer manufacturing method of the present invention is a SOI wafer having a silicon single crystal thin film on a silicon oxide film by bonding the first silicon wafer and the second silicon wafer via the silicon oxide film. A manufacturing method of
A step of epitaxially growing a silicon single crystal thin film on a silicon substrate via a semiconductor epitaxial layer which is a silicon germanium layer;
Forming a silicon oxide film on at least one surface of the first or second silicon wafer;
Implanting ions to be hydrogen ions from the silicon single crystal thin film of the silicon substrate into the semiconductor epitaxial layer to form the first silicon wafer;
A step of bonding the surface of the first silicon wafer and the surface of the second silicon wafer in close contact via the silicon oxide film after the step;
Peeling the first silicon wafer by applying a fluid to the periphery of the first silicon wafer that has been cleaved and bonded to the semiconductor epitaxial layer after the step;
The second silicon wafer from which the first silicon wafer has been peeled is heat-treated in a hydrogen atmosphere, the germanium of the silicon germanium layer remaining on the surface of the second silicon wafer is combined with hydrogen and evaporated, and the silicon single crystal And reconstructing the thin film surface,
In the silicon substrate, a region where interstitial silicon type point defects exist predominantly in a silicon single crystal ingot is designated as [I], a region where hole type point defects exist predominantly as [V], When a perfect region where no aggregates of interstitial silicon type point defects and vacancy type point defects exist is [P], an aggregate of point defects cut out from the ingot consisting of the perfect region [P] It may be a non-existing silicon wafer, or the silicon substrate may be a silicon wafer having a defect-free layer formed on the surface by heat treatment.
The present invention is also a method for manufacturing an SOI wafer having a silicon single crystal thin film on a silicon oxide film by bonding a first silicon wafer and a second silicon wafer via a silicon oxide film. Epitaxially growing a silicon single crystal thin film on a silicon substrate via a semiconductor epitaxial layer; forming a silicon oxide film on at least one surface of the first or second silicon wafer; and Implanting ions from above the silicon single crystal thin film into the semiconductor epitaxial layer to form the first silicon wafer; and after the step, a surface of the first silicon wafer and a surface of the second silicon wafer A step of closely bonding through the silicon oxide film and a step of the semiconductor epitaxy after the step; A step of cleaving the first silicon wafer by cleaving with a silicon layer, wherein the silicon substrate has a region [I] in which interstitial silicon type point defects exist predominantly in a silicon single crystal ingot. When the region where the vacancy type point defects exist predominantly is [V] and the perfect region where the agglomerates of interstitial silicon type point defects and vacancy type point defects do not exist is [P] , Ru Oh a silicon wafer in which aggregates of point defects cut out from an ingot consisting of the perfect region [P] is not present.
[0011]
In this method for manufacturing an SOI wafer, a region where interstitial silicon type point defects exist predominantly in a silicon single crystal ingot as a silicon substrate is defined as [I], and a region where hole type point defects exist predominantly [V] and a perfect region where no interstitial silicon type point defect aggregates and vacancy type point defect aggregates exist [P], it was cut out from an ingot consisting of the perfect region [P]. Since a silicon wafer having no point defect agglomerates is used, COP is not present in the crystal, and the semiconductor epitaxial layer and silicon single crystal thin film epitaxially grown thereon do not have a history of COP. A thin film SOI wafer having a layer can be obtained. Further, by re-polishing the first silicon wafer after transferring and peeling the silicon single crystal thin film, a silicon substrate having flatness necessary for bonding can be easily obtained. An epitaxial film free from the influence of COP can be obtained.
[0012]
An SOI wafer manufacturing method of the present invention is a manufacturing method of an SOI wafer having a silicon single crystal thin film on a silicon oxide film by bonding a first silicon wafer and a second silicon wafer via a silicon oxide film. A method of epitaxially growing a silicon single crystal thin film on a silicon substrate via a semiconductor epitaxial layer; and a step of forming a silicon oxide film on at least one surface of the first or second silicon wafer; Implanting ions into the semiconductor epitaxial layer from the silicon single crystal thin film of the silicon substrate to form the first silicon wafer, and after the step, the surface of the first silicon wafer and the second silicon wafer A step of adhering and bonding the surface of the substrate through the silicon oxide film, and after the step Serial and a step of cleaving peeling the first silicon wafer in semiconductor epitaxial layer, the silicon substrate is characterized by a silicon wafer defect-free layer is formed on the surface by heat treatment.
[0013]
In this SOI wafer manufacturing method, a silicon wafer having a defect-free layer formed on the surface by heat treatment is used as the silicon substrate. Therefore, the COP is not on the surface, and the epitaxially grown semiconductor epitaxial layer and silicon single crystal thin film are COP. Therefore, a thin film SOI wafer having an active layer with a low defect density can be obtained.
[0014]
The SOI wafer manufacturing method of the present invention employs a technique in which the semiconductor epitaxial layer is a silicon germanium layer and the ions are hydrogen ions. That is, in this method for manufacturing an SOI wafer, hydrogen ions are implanted into the silicon germanium layer, so that the stress of the silicon germanium layer is increased and the silicon germanium layer can be easily cleaved and peeled off after bonding.
[0015]
Furthermore, the SOI wafer manufacturing method of the present invention employs a technique that is performed by applying a fluid to the periphery of the bonded first silicon wafer in the step of peeling the first silicon wafer. That is, in this method for manufacturing an SOI wafer, by applying a fluid such as nitrogen compressed gas to the periphery of the bonded first silicon wafer, the silicon germanium layer is made highly stressed by hydrogen ion implantation. Peeling can be easily performed.
[0016]
Moreover, it is preferable that the manufacturing method of the SOI wafer of this invention is equipped with the process of heat-processing in a hydrogen atmosphere the said 2nd silicon wafer which peeled the 1st silicon wafer. That is, in this SOI wafer manufacturing method, the second silicon wafer from which the first silicon wafer has been peeled is heat-treated in a hydrogen atmosphere, so that the germanium of the silicon germanium layer remaining on the second silicon wafer surface is replaced with hydrogen. It can be combined and evaporated, and the surface is reconstructed to improve surface roughness.
[0017]
The SOI wafer of the present invention is an SOI wafer having a silicon single crystal thin film on a silicon oxide film, and is produced by the method for manufacturing an SOI wafer of the present invention. That is, since this SOI wafer is manufactured by the SOI wafer manufacturing method of the present invention, it can have an active layer having a low defect density without being influenced by COP.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of an SOI wafer manufacturing method and an SOI wafer according to the present invention will be described with reference to FIGS.
[0019]
As shown in FIGS. 1 and 2, the method for manufacturing an SOI wafer according to the present invention comprises a silicon oxide film comprising an A plate (first silicon wafer) 1 and a B plate (second silicon wafer) 2 of a silicon wafer. 3 is a method of manufacturing an SOI wafer SI having a silicon single crystal thin film 4 which becomes an SOI layer on the silicon oxide film 3 by bonding through 3.
[0020]
[A plate manufacturing process]
First, production of the A plate 1 will be described below with reference to FIG.
After a mirror-polished silicon substrate SUB, which will be described later, is cleaned, this silicon substrate SUB is placed in an epitaxial growth apparatus and hydrogen baking is performed. Thereafter, as shown in FIG. 1A, a SiGe layer (silicon germanium layer, semiconductor epitaxial layer) SG is epitaxially grown on the silicon substrate SUB to a thickness of about 5 nm, and further a silicon single layer is formed on the SiGe layer SG. Crystal thin film 4 is epitaxially grown. Further, a silicon oxide film 3 is formed.
[0021]
The epitaxial growth is performed by, for example, low pressure CVD (Chemical Vapor Deposition), MBE (Molecular Beam Epitaxy), GSMBE (Gas Source MBE), or UHV-CVD (Ultra High Vacuum Chemical Vapor Deposition).
Further, after the formed silicon substrate SUB taken out from the apparatus is cleaned, a silicon oxide film 3 to be a BOX layer is formed on the silicon single crystal thin film 4 by thermal oxidation.
[0022]
In the silicon substrate SUB, a region where interstitial silicon type point defects exist predominantly in a silicon single crystal ingot is [I], and a region where void type point defects exist predominantly is [V]. , When a perfect region where no agglomerates of interstitial silicon type point defects and agglomerates of vacancy type point defects exist is [P], agglomerates of point defects cut out from an ingot comprising the perfect region [P] A silicon wafer that does not exist is used. A vacancy-type point defect is a defect due to a vacancy in which one silicon atom is separated from a normal one in a silicon crystal lattice, and an interstitial silicon point defect is a defect other than a lattice point of a silicon crystal. This refers to a defect when located at an interstitial site.
[0023]
That is, the silicon wafer composed of the perfect region [P] is based on the Voronkov theory by using the CZ method to ingot from the silicon melt in the hot zone as proposed in, for example, Japanese Patent Laid-Open No. 1-1393. The ingot is pulled up with a lifting speed profile and sliced to make this ingot. This ingot is thermally oxidized when the pulling speed is V (mm / min) and the temperature gradient in the vertical direction of the ingot near the interface between the silicon melt and the ingot in the crucible is G (° C./mm). The value of V / G (mm ² / min · ° C.) is determined so that an OSF (Oxidation Induced Stacking Fault) generated in a ring shape disappears at the center of the wafer.
[0024]
In the above Boronkov theory, as shown in FIG. 3, the relationship between V / G and point defect concentration is shown with V / G on the horizontal axis and the vacancy-type point defect concentration and interstitial silicon type defect concentration on the same vertical axis. Is described schematically, and it is explained that the boundary between the void region and the interstitial silicon region is determined by V / G. More specifically, when the V / G ratio is higher than the critical point, an ingot having a dominant vacancy-type point defect concentration is formed. On the other hand, when the V / G ratio is higher than the critical point, an ingot having a higher interstitial silicon type point defect concentration is formed. It is formed. In FIG. 3, [I] indicates a region where the interstitial silicon type point defect is dominant and the interstitial silicon point defect exists ((V / G) ₁ or less), and [V] indicates the ingot in the ingot. It shows a region where vacancy-type point defects are dominant and vacancy-type point defect aggregates exist ((V / G) ₂ or less), and [P] indicates vacancy-type point defect aggregates and lattices. A perfect region ((V / G) ₁ to (V / G) ₂ ) where no aggregate of interstitial silicon type point defects exists is shown. In the region [V] adjacent to the region [P], there is a region [OSF] ((V / G) ₂ to (V / G) ₃ ) that forms OSF nuclei.
[0025]
Therefore, the pulling speed profile of the ingot provided to the silicon substrate SUB is such that when the ingot is pulled from the silicon melt in the hot zone, the ratio of the pulling speed to the temperature gradient (V / G) is the interstitial silicon type point. There is a vacancy-type point defect in the center of the ingot that is larger than the first critical ratio ((V / G) ₁ ) that prevents the occurrence of defect agglomeration. It is determined to be kept below the second critical ratio ((V / G) ₃ ) that is limited within the region to be used.
[0026]
The profile of the pulling speed is determined based on the above-mentioned Boronkov theory by experimentally slicing the reference ingot in the axial direction or by simulation.
[0027]
Thus, the silicon wafer produced in the perfect region [P] is a defect-free wafer having no OSF, COP or the like. Therefore, the SiGe layer SG and the silicon single crystal thin film 4 epitaxially grown on the silicon substrate SUB become a low defect density layer that does not have a COP history.
[0028]
In addition, agglomerates of point defects such as COP may show different values for detection sensitivity and detection lower limit depending on the detection method. Therefore, in this specification, the meaning of “there is no agglomeration of point defects” means that the product of the observation area and the etching allowance is measured by an optical microscope after the mirror-finished silicon single crystal is subjected to non-stirring secco etching. Is observed as an inspection volume, each aggregate of flow pattern (vacancy type defects) and dislocation clusters (interstitial silicon type point defects) has one defect for the inspection volume of 1 × 10 ⁻³ cm ^3. When the detected case is defined as a detection lower limit (1 × 10 ³ pieces / cm ³ ), it means that the number of point defect aggregates is not more than the above detection lower limit.
[0029]
Next, as shown in FIG. 1B, hydrogen ions are implanted into the SiGe layer SG from the silicon single crystal thin film 4 of the silicon substrate SUB. At this time, the SiGe layer SG becomes a high-stress layer due to increased stress due to the presence of hydrogen ions.
[0030]
[B board production process]
On the other hand, as shown in FIG. 2, the B plate 2 is a substrate portion of the SOI wafer SI, and a normal mirror-polished silicon wafer is used, and in particular, the silicon substrate SUB used for the A plate 1 is used. There is no need for such a defect-free silicon wafer. As with the surface of the A plate 1, the silicon oxide film 3 may be formed on the surface of the B plate 2.
[0031]
[Lamination process]
Next, as shown in FIG. 2A, after cleaning the A plate 1 and the B plate 2, the surface of the A plate 1 and the surface of the B plate 2 are brought into close contact with each other through the silicon oxide film 3 and bonded. To do.
[0032]
[Peeling process]
Then, as shown in FIG. 2 (b), nitrogen compressed gas (fluid) is sprayed on the peripheral edges of the bonded A plate 1 and B plate 2, and the A plate 1 is cleaved with the SiGe layer SG. Peel from B plate 2. At this time, the silicon single crystal thin film 4 is transferred to the B plate 2 through the silicon oxide film 3 to form an SOI structure. That is, since the SiGe layer SG is highly stressed by hydrogen ion implantation, it can be easily cleaved and peeled off by being hit by a compressed nitrogen gas.
[0033]
Further, as shown in FIG. 2C, the peeled B plate 2 is annealed in a hydrogen atmosphere, and Ge (germanium) remaining on the surface is combined with hydrogen and evaporated. At this time, the surface Ge can be removed and the surface is reconstructed to further improve the surface roughness.
Then, cleaning is performed after the annealing, and the SOI wafer SI is manufactured. In addition, in order to remove the SiGe layer SG remaining on the surface, the surface of the A plate 1 separated in the separation step is ground and polished, and is regenerated into a silicon substrate SUB for A plate.
[0034]
As described above, in this embodiment, since a silicon wafer having no point defect aggregates cut out from an ingot composed of the perfect region [P] is used as the silicon substrate SUB, COP is not present in the crystal, and epitaxial growth is performed thereon. Since the SiGe layer SG and the silicon single crystal thin film 4 do not have a COP history, a thin film SOI wafer having an active layer with a low defect density can be obtained. Further, by re-polishing the A plate 1 after transferring and peeling the silicon single crystal thin film 4, it is possible to easily obtain a silicon substrate SUB having flatness necessary for bonding, and only by re-polishing again. An epitaxial film free from the influence of COP can be obtained.
[0035]
The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention.
For example, in the above-described embodiment, a silicon wafer in which agglomerates of point defects cut out from an ingot composed of a perfect region [P] does not exist on the silicon substrate SUB is used. You may use the silicon wafer in which the layer (defect-free layer) was formed.
[0036]
Also in this case, since there is no COP on the surface and the SiGe layer and silicon single crystal thin film epitaxially grown thereon do not have a history of COP, a thin film SOI wafer having an active layer with a low defect density can be obtained. When a silicon wafer having a DZ layer formed on the surface is used as a silicon substrate, in order to reuse the peeled A plate, it is necessary to perform hydrogen annealing again after removing the surface SiGe layer. In this respect, when the silicon wafer in the perfect region [P] is used for the silicon substrate, only surface polishing is required, and reuse is easy.
In the above embodiment, the SiGe layer SG is a release layer, but other semiconductor layers may be used as long as the semiconductor epitaxial layer can be easily cleaved due to an increase in stress due to ion implantation.
[0037]
【The invention's effect】
The present invention has the following effects.
According to the SOI wafer manufacturing method and the SOI wafer of the present invention, since the silicon substrate SUB is a silicon wafer in which no agglomerates of point defects cut out from an ingot consisting of a perfect region [P] are present, the COP is in the crystal. In addition, since the silicon single crystal thin film as the SOI layer does not have a COP history, a thin film SOI wafer having an active layer with a low defect density can be obtained. In addition, by simply re-polishing the first silicon wafer after peeling, a silicon substrate with high flatness can be easily obtained, and an epitaxial film without the influence of COP can be obtained again, greatly reducing production costs. can do.
[0038]
In addition, according to the SOI wafer manufacturing method and SOI wafer of the present invention, a silicon wafer having a defect-free layer formed on the surface by heat treatment is used as the silicon substrate. Since the crystalline thin film does not follow the history of COP, a thin film SOI wafer having an active layer with a low defect density can be obtained.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view schematically showing a manufacturing process up to a bonding step in an embodiment of an SOI wafer manufacturing method and an SOI wafer according to the present invention.
FIG. 2 is a cross-sectional view schematically showing a manufacturing process after a bonding step in an embodiment of an SOI wafer manufacturing method and an SOI wafer according to the present invention.
FIG. 3 shows that, based on the Boronkov theory, a vacancy-rich ingot is formed when the V / G ratio is higher than the critical point, and an interstitial silicon-rich ingot is formed when the V / G ratio is lower than the critical point. It is a figure which shows that it is below a 2nd critical ratio ((V / G) ₃ ) above a critical ratio ((V / G) ₁ ).
[Explanation of symbols]
1 A plate (first silicon wafer)
2 B board (second silicon wafer)
3 Silicon oxide film 4 Silicon single crystal thin film SG SiGe layer (silicon germanium layer, semiconductor epitaxial layer)
SI SOI wafer SUB Silicon substrate

Claims

A method for producing an SOI wafer having a silicon single crystal thin film on a silicon oxide film by bonding a first silicon wafer and a second silicon wafer via a silicon oxide film,
A step of epitaxially growing a silicon single crystal thin film on a silicon substrate via a semiconductor epitaxial layer which is a silicon germanium layer ;
Forming a silicon oxide film on at least one surface of the first or second silicon wafer;
Implanting ions to be hydrogen ions from the silicon single crystal thin film of the silicon substrate into the semiconductor epitaxial layer to form the first silicon wafer;
A step of bonding the surface of the first silicon wafer and the surface of the second silicon wafer in close contact via the silicon oxide film after the step;
Peeling the first silicon wafer by applying a fluid to the periphery of the first silicon wafer that has been cleaved and bonded to the semiconductor epitaxial layer after the step ;
The second silicon wafer from which the first silicon wafer has been peeled is heat-treated in a hydrogen atmosphere, the germanium of the silicon germanium layer remaining on the surface of the second silicon wafer is combined with hydrogen and evaporated, and the silicon single crystal And reconstructing the thin film surface ,
In the silicon substrate, a region where interstitial silicon type point defects exist predominantly in a silicon single crystal ingot is designated as [I], a region where hole type point defects exist predominantly as [V], When a perfect region where no aggregates of interstitial silicon type point defects and vacancy type point defects exist is [P], an aggregate of point defects cut out from the ingot consisting of the perfect region [P] A method for producing an SOI wafer, which is a non-existing silicon wafer.

A method for producing an SOI wafer having a silicon single crystal thin film on a silicon oxide film by bonding a first silicon wafer and a second silicon wafer via a silicon oxide film,
A step of epitaxially growing a silicon single crystal thin film on a silicon substrate via a semiconductor epitaxial layer which is a silicon germanium layer ;
Forming a silicon oxide film on at least one surface of the first or second silicon wafer;
Implanting ions to be hydrogen ions from the silicon single crystal thin film of the silicon substrate into the semiconductor epitaxial layer to form the first silicon wafer;
A step of bonding the surface of the first silicon wafer and the surface of the second silicon wafer in close contact via the silicon oxide film after the step;
Peeling the first silicon wafer by applying a fluid to the periphery of the first silicon wafer that has been cleaved and bonded to the semiconductor epitaxial layer after the step ;
The second silicon wafer from which the first silicon wafer has been peeled is heat-treated in a hydrogen atmosphere, the germanium of the silicon germanium layer remaining on the surface of the second silicon wafer is combined with hydrogen and evaporated, and the silicon single crystal And reconstructing the thin film surface ,
The method of manufacturing an SOI wafer, wherein the silicon substrate is a silicon wafer having a defect-free layer formed on a surface by heat treatment.