Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4092961B2 - Manufacturing method of semiconductor substrate - Google Patents
[go: Go Back, main page]

JP4092961B2 - Manufacturing method of semiconductor substrate - Google Patents

Manufacturing method of semiconductor substrate Download PDF

Info

Publication number
JP4092961B2
JP4092961B2 JP2002183383A JP2002183383A JP4092961B2 JP 4092961 B2 JP4092961 B2 JP 4092961B2 JP 2002183383 A JP2002183383 A JP 2002183383A JP 2002183383 A JP2002183383 A JP 2002183383A JP 4092961 B2 JP4092961 B2 JP 4092961B2
Authority
JP
Japan
Prior art keywords
substrate
carbon
semiconductor substrate
film
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002183383A
Other languages
Japanese (ja)
Other versions
JP2003092301A (en
Inventor
律夫 滝澤
卓久 日下
孝良 樋口
秀夫 神戸
正典 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002183383A priority Critical patent/JP4092961B2/en
Publication of JP2003092301A publication Critical patent/JP2003092301A/en
Application granted granted Critical
Publication of JP4092961B2 publication Critical patent/JP4092961B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

【0001】
【産業上の利用分野】
本願の発明は、固体撮像装置等の半導体装置を形成するための半導体基板の製造方法に関するものである。
【0002】
【従来の技術】
半導体装置を形成するための半導体基板としては、CZ法で成長させたCZ基板や、MCZ法で成長させたMCZ基板や、これらのCZ基板やMCZ基板の表面にエピタキシャル層を形成したエピタキシャル基板等が従来から用いられている。
【0003】
一方、半導体装置の形成工程は現在ではクラス100以下の超クリーンルーム内で行われているが、ガス、水や半導体製造装置等からの不純物による半導体基板の汚染を完全には避けることができない。しかも、半導体基板の表面にエピタキシャル層を形成する工程で半導体基板に導入される不純物の量は、半導体装置の形成工程で導入される不純物の量よりも更に多い。
【0004】
不純物や結晶欠陥が半導体基板の素子活性領域に存在していると、半導体装置の品質及び特性が著しく劣化する。また、不純物や結晶欠陥が半導体基板に存在していると、α線等の放射線による照射損傷を半導体基板が受け易く、この損傷によって半導体装置の品質及び特性が更に劣化する。
【0005】
そこで、これらの不純物や結晶欠陥を素子活性領域から除去するために、イントリンシックゲッタリング(IG)やエクストリンシックゲッタリング(EG)が従来から行われている。図2、3は、これらの処理を施したエピタキシャル基板等に形成した半導体装置の特性を示している。
【0006】
これらの図2、3の結果を得るために、まず、ゲッタリングを行っていないCZ基板と、EGを行ったCZ基板と、IGを行ったCZ基板とに、同時にエピタキシャル層を形成した。この場合のEGは、620℃の温度のCVD法で膜厚が1.5μmの多結晶Si膜をCZ基板の裏面に形成して行った。また、IGは、1100℃、1.5時間の熱処理と、650℃、10時間の熱処理と、1050℃、2時間の熱処理とを順次に加え、酸素の析出でCZ基板の内部に結晶欠陥を発生させて行った。
【0007】
そして、これらのエピタキシャル基板に、膜厚が20nmのSiO2膜から成るゲート絶縁膜とAl膜から成るゲート電極とを有するMOSキャパシタと、CCD撮像装置とを形成した。図2は、このMOSキャパシタを用いたC−t法で求めた発生寿命を、CZ基板における測定値を1として規格化した値として示している。図3は、CCD撮像装置の白傷欠陥の数を、MCZ基板における測定値を1として規格化した値として示している。なお、この白傷欠陥は、不純物等に起因する暗電流に相当している。
【0008】
【発明が解決しようとする課題】
ところが、これらの図2、3から明らかな様に、エピタキシャル基板では、EGやIGを行っても、発生寿命はCZ基板と大差がなく、白傷欠陥の数に至ってはMCZ基板程度にまでも低減させることができていない。一方、CZ基板やMCZ基板でも、基板のみならず基板の表面に形成したゲート絶縁膜にも欠陥が存在しており、ゲート絶縁膜の耐圧劣化に起因する電流リークや界面準位の増大によって、CCD撮像装置における転送不良等が生じている。
【0009】
【課題を解決するための手段】
請求項1の半導体基板の製造方法は、半導体基板の表面に酸化膜を形成する工程と、前記表面を前記酸化膜が覆っている状態で前記半導体基板に炭素を5×1013〜5×1015cm-2のドーズ量でイオン注入する工程と、前記表面を前記酸化膜が覆っている状態で前記イオン注入後に前記半導体基板をアニールする工程と、前記アニール後に前記表面上にエピタキシャル層を形成する工程とを有する。このため、不純物及び結晶欠陥を炭素によって強力にゲッタリングすることができる半導体基板を製造することができる。
【0010】
しかも、イオン注入される炭素のチャネリングとイオン注入時の半導体基板の表面のスパッタリングとが防止されて、炭素によるゲッタリング能力が強力で且つエピタキシャル層形成前の半導体基板の表面がスパッタリングされていない半導体基板を製造することができる。
【0011】
請求項の半導体基板の製造方法は、前記アニール後で且つ前記エピタキシャル層の形成前に前記酸化膜を除去する。このため、酸化膜がエピタキシャル層の形成の障害になることはない。
【0012】
【発明の実施の形態】
以下、本願の発明の第一及び第二実施形態を、図1〜6を参照しながら説明する。図1が、第一実施形態を示している。この第一実施形態では、図1(a)に示す様に、CZ法で成長させたSi基板であるCZ基板11を準備する。このCZ基板11では、<100>面をミラー表面12としてあり、抵抗率が1〜10Ωcmであり、酸素濃度が1.5×1018原子cm-3である。そして、このCZ基板11を、まずNH4OH/H22水溶液で洗浄し、更にHCl/H22水溶液で洗浄する。
【0013】
次に、1000℃の温度でドライ酸化を行って、図1(b)に示す様に、膜厚が20nm程度のSiO2膜13をミラー表面12に形成する。そして、SiO2膜13を介してミラー表面12から、800keVの加速エネルギ及び1×1014cm-2のドーズ量で、炭素14をCZ基板11にイオン注入する。このときの炭素14の、投影飛程距離は1.3μm程度であり、ピーク濃度は1×1018原子cm-3程度である。
【0014】
次に、N2雰囲気中で1000℃、10分間のアニールを施す。この結果、図1(c)に示す様に、CZ基板11のミラー表面12よりも深い位置にピーク濃度を有する炭素注入領域15が形成される。この炭素注入領域15中における炭素14のピーク濃度は、1×1016原子cm-3以上であればよい。
【0015】
その後、HF/NH4F水溶液でSiO2膜13を除去する。そして、SiHCl3ガスを用いて、1150℃程度の温度で、抵抗率が20〜30Ωcm程度のSiエピタキシャル層16を、ミラー表面12上に10μm程度の厚さに成長させて、エピタキシャル基板17を完成させる。
【0016】
なお、炭素注入領域15中における炭素14のピーク濃度の位置をミラー表面12よりも深い位置にするのは、ピーク濃度の位置をミラー表面12にすると、ミラー表面12の結晶性が劣化して、このミラー表面12上に成長させるSiエピタキシャル層16の結晶性も劣化するからである。また、炭素14のイオン注入後にN2雰囲気中でアニールを行うのは、後にミラー表面12上にSiエピタキシャル層16を成長させるので、イオン注入で非晶質化されたミラー表面12の近傍部における結晶性を回復させるためである。
【0017】
更に、ミラー表面12にSiO2膜13を形成するのは、炭素14をイオン注入する際に、チャネリングが発生するのを防止すると共に、ミラー表面12がスパッタリングされるのを防止するためである。但し、SiO2膜13とN2雰囲気中でのアニールとは、炭素14をイオン注入する際の加速エネルギやドーズ量によっては、必ずしも必要ではない。
【0018】
図2、3には、この第一実施形態のエピタキシャル基板17を用いて測定した値も示されている。なお、図2、3に示されている従来例のエピタキシャル基板を形成するためのCZ基板と、この第一実施形態のエピタキシャル基板17を形成するためのCZ基板11とは、同じ仕様である。これらの図2、3から明らかな様に、発生寿命はCZ基板の1.4倍程度に改善されており、白傷欠陥の数はMCZ基板の1/2程度に改善されている。つまり、エピタキシャル基板17では、半導体装置を形成した後でもゲッタリング能力が有効に機能している。
【0019】
なお、以上の第一実施形態では、800keVの加速エネルギ及び1×1014cm-2のドーズ量で炭素14をCZ基板11にイオン注入しているが、図4は、これらの条件のうちでドーズ量のみを種々に変化させて得た、炭素14のドーズ量と、エピタキシャル基板17に形成したCCD撮像装置の白傷欠陥の数との関係を示している。
【0020】
図4も、図3と同様に、MCZ基板に形成したCCD撮像装置の白傷欠陥の数を1として規格化した値を示している。但し、図3が対数グラフであるのに対して、図4は線型グラフである。この図4から、炭素14をイオン注入しさえすればMCZ基板よりも白傷欠陥の数が少なくなるが、ドーズ量が5×1013cm-2以上の場合に白傷欠陥の数が特に少なくて炭素14のイオン注入によるゲッタリング効果が大きいことが分かる。
【0021】
但し、炭素14のドーズ量が5×1015cm-2を超えると、CZ基板11のミラー表面12の結晶性が劣化して、このミラー表面12上に成長させるSiエピタキシャル層16の結晶性も劣化する。従って、炭素14のドーズ量としては、5×1013〜5×1015cm-2の範囲が好ましい。
【0022】
また、上述の第一実施形態では、800keVの加速エネルギで炭素14をイオン注入しているが、この加速エネルギを400keVにしても、炭素14のイオン注入によるゲッタリング効果は800keVの場合と同じであり、200keVにしても、ゲッタリング効果はやはり800keVの場合と同じであると考えられる。
【0023】
従って、炭素14を低エネルギでイオン注入する様にすれば、一般に用いられている高電流イオン注入装置を使用することができ、且つC2+に比べて約10倍の電流を得ることができるC+を使用することができるので、スループットを約10倍に向上させることができる。
【0024】
なお、加速エネルギを400keV及び200keVにした場合の炭素14の投影飛程距離は、夫々0.75μm程度及び0.40μm程度であり、何れの場合も、800keVの場合と同様に、CZ基板11のミラー表面12よりも深い位置にピーク濃度を有する炭素注入領域15を形成することができる。
【0025】
また、上述の第一実施形態では、CZ基板11のミラー表面12上にSiエピタキシャル層16を一時に成長させているが、エピタキシャル成長温度でSiエピタキシャル層16を所定の膜厚まで成長させてから一旦エピタキシャル成長温度の1/2以下の温度まで冷却するという一連の工程を2回以上繰り返すことによって、所望の膜厚のSiエピタキシャル層16を形成してもよい。
【0026】
この様にすると、Siエピタキシャル層16の形成に際して2回以上の熱履歴が加えられるので、炭素14のイオン注入によってCZ基板11に形成された結晶欠陥が更に成長し、エピタキシャル基板17のゲッタリング能力が更に高くなる。
【0027】
また、上述の第一実施形態では、エピタキシャル基板17のゲッタリング能力を高めるために、炭素14のイオン注入のみを行っているが、CZ基板11の裏面に多結晶Si膜やリンガラス膜を形成すること等によって行うEGを併用すると、ゲッタリング能力を更に高めることができる。
【0028】
また、上述の第一実施形態では、Si基板であるCZ基板11に炭素14のみをイオン注入しているが、IV族元素であるGe、Sn、Pb等を炭素14の代わりにイオン注入してもよく、IV族以外の元素を炭素14等のIV族元素と同時にイオン注入してもよい。また、この第一実施形態では、Si基板であるCZ基板11を用いているが、MCZ基板を用いてもよく、Si基板以外の基板を用いてもよい。Si基板以外の基板を用いる場合は、基板を形成している元素とは異なるがこの元素と同族で電気的に中性な元素を少なくともイオン注入する。
【0029】
また、上述の第一実施形態では、SiHCl3を用いてSiエピタキシャル層16を成長させているが、SiCl4、SiH2Cl2、SiH3ClまたはSiH4をSiHCl3の代わりに用いてもよく、特にSiH4を用いると半導体装置の特性が更に良くなることが判明している。
【0030】
次に、第二実施形態を説明する。この第二実施形態では、MCZ法によるSi結晶の成長速度を0.5mm分-1に設定して、酸素濃度が1×1018原子cm-3であり、<100>面をミラー表面とし、抵抗率が20Ωcm程度であるSi基板を作成した。そして、このSi基板に、膜厚が20nmのSiO2膜から成るゲート絶縁膜とAl膜から成るゲート電極とを有するMOSキャパシタと、CCD撮像装置とを形成した。
【0031】
この第二実施形態で製造したSi基板を、従来例で製造したSi基板と比較すると、MOSキャパシタのSiO2膜耐圧の良品率は4倍程度に改善されており、CCD撮像装置の白傷欠陥の数も1/5以下に改善されている。なお、この第二実施形態ではMCZ法でSi結晶を成長させたが、CZ法でも同様の効果を期待することができる。
【0032】
図5は、第二実施形態におけるSi基板の酸素濃度を更に種々に変化させて得た、Si基板の酸素濃度と、このSi基板に形成したCCD撮像装置の白傷欠陥の数との関係を示している。この図5から、酸素濃度が8×1017原子cm-3以上で白傷欠陥の数が低めに安定していることが分かる。これは、CCD撮像装置の形成工程で自然に導入されるIG効果によって不純物や結晶欠陥がゲッタリングされたためではないかと推測される。
【0033】
図6は、Si基板の酸素濃度を9×1017原子cm-3に固定した状態でSi結晶の成長速度を種々に変化させて得た、Si結晶の成長速度と、このSi基板に形成したMOSキャパシタのSiO2膜耐圧の良品率及びCCD撮像装置の白傷欠陥の数との関係を示している。この図6から、成長速度が1mm分-1以下であればSiO2膜耐圧の良品率も白傷欠陥の数も良好であることが分かる。これは、成長速度が遅いために、結晶成長時に導入される点欠陥やそのクラスタ等が少ないためではないかと推測される。
【0034】
従って、このSi基板にCCD撮像装置を形成すると、白傷欠陥が少ないのみならず、ゲート絶縁膜の耐圧劣化に起因する転送不良等も少ない。なお、Si結晶の成長速度としては、従来は、生産性の観点等から、1.5mm分-1程度が一般的に採用されていた。
【0035】
【発明の効果】
請求項1の半導体基板の製造方法では、不純物及び結晶欠陥を炭素によって強力にゲッタリングすることができる半導体基板を製造することができるので、品質及び特性の優れた半導体装置の形成が可能な半導体基板を製造することができる。
【0036】
しかも、炭素によるゲッタリング能力が強力で且つエピタキシャル層形成前の半導体基板の表面がスパッタリングされていない半導体基板を製造することができるので、品質及び特性の優れた半導体装置の形成が可能な半導体基板を製造することができる。
【0037】
請求項の半導体基板の製造方法では、酸化膜がエピタキシャル層の形成の障害になることはないので、品質及び特性の優れた半導体装置の形成が可能な半導体基板を製造することができる。
【図面の簡単な説明】
【図1】 本願の発明の第一実施形態を工程順に示す側断面図である。
【図2】 半導体基板の種類と発生寿命との関係を示すグラフである。
【図3】 半導体基板の種類と白傷欠陥の数との関係を示すグラフである。
【図4】 炭素のドーズ量と白傷欠陥の数との関係を示すグラフである。
【図5】 Si基板の酸素濃度と白傷欠陥の数との関係を示すグラフである。
【図6】 Si結晶の成長速度とSiO2膜耐圧の良品率及び白傷欠陥の数との関係を示すグラフである。
【符号の説明】
11…CZ基板、12…ミラー表面、14…炭素、16…Siエピタキシャル層、17…エピタキシャル基板
[0001]
[Industrial application fields]
The present invention relates to a method for manufacturing a semiconductor substrate for forming a semiconductor device such as a solid-state imaging device.
[0002]
[Prior art]
As a semiconductor substrate for forming a semiconductor device, a CZ substrate grown by the CZ method, an MCZ substrate grown by the MCZ method, an epitaxial substrate having an epitaxial layer formed on the surface of these CZ substrate or MCZ substrate, etc. Is conventionally used.
[0003]
On the other hand, the process for forming a semiconductor device is currently performed in an ultra clean room of class 100 or less, but contamination of the semiconductor substrate due to impurities from gas, water, semiconductor manufacturing equipment, etc. cannot be completely avoided. Moreover, the amount of impurities introduced into the semiconductor substrate in the process of forming the epitaxial layer on the surface of the semiconductor substrate is much larger than the amount of impurities introduced in the process of forming the semiconductor device.
[0004]
If impurities or crystal defects exist in the element active region of the semiconductor substrate, the quality and characteristics of the semiconductor device are significantly deteriorated. Further, if impurities or crystal defects are present in the semiconductor substrate, the semiconductor substrate is easily damaged by radiation such as α rays, and the quality and characteristics of the semiconductor device are further deteriorated by this damage.
[0005]
Therefore, intrinsic gettering (IG) and extrinsic gettering (EG) are conventionally performed to remove these impurities and crystal defects from the element active region. 2 and 3 show the characteristics of a semiconductor device formed on an epitaxial substrate or the like subjected to these treatments.
[0006]
In order to obtain the results shown in FIGS. 2 and 3, first, epitaxial layers were simultaneously formed on a CZ substrate not subjected to gettering, a CZ substrate subjected to EG, and a CZ substrate subjected to IG. The EG in this case was performed by forming a polycrystalline Si film having a thickness of 1.5 μm on the back surface of the CZ substrate by a CVD method at a temperature of 620 ° C. In addition, IG sequentially adds a heat treatment at 1100 ° C. for 1.5 hours, a heat treatment at 650 ° C. for 10 hours, and a heat treatment at 1050 ° C. for 2 hours, and precipitates oxygen to cause crystal defects in the CZ substrate. It was done.
[0007]
Then, a MOS capacitor having a gate insulating film made of a SiO 2 film having a thickness of 20 nm and a gate electrode made of an Al film and a CCD image pickup device were formed on these epitaxial substrates. FIG. 2 shows the generated lifetime obtained by the Ct method using this MOS capacitor as a value normalized with the measured value on the CZ substrate as 1. FIG. 3 shows the number of white defect of the CCD image pickup device as a value normalized with the measured value on the MCZ substrate being 1. The white defect corresponds to a dark current caused by impurities or the like.
[0008]
[Problems to be solved by the invention]
However, as is apparent from FIGS. 2 and 3, even if EG or IG is performed on the epitaxial substrate, the generation life is not much different from that of the CZ substrate, and the number of white scratch defects is as high as that of the MCZ substrate. It cannot be reduced. On the other hand, even in the CZ substrate and the MCZ substrate, defects exist not only in the substrate but also in the gate insulating film formed on the surface of the substrate, and due to the increase in current leakage and interface state due to the breakdown voltage degradation of the gate insulating film, A transfer defect or the like has occurred in the CCD imaging device.
[0009]
[Means for Solving the Problems]
The method of manufacturing a semiconductor substrate according to claim 1 includes a step of forming an oxide film on a surface of the semiconductor substrate, and carbon in the semiconductor substrate in a state where the oxide film covers the surface of 5 × 10 13 to 5 × 10 5. a step of ion-implanted at a dose of 15 cm -2, a step of pre-Symbol annealing the semiconductor substrate table surface after the ion implantation in a state where the oxide film covers the epitaxial layer on the surface after the annealing Forming the step. For this reason, a semiconductor substrate capable of strongly gettering impurities and crystal defects with carbon can be manufactured.
[0010]
In addition , channeling of carbon to be ion-implanted and sputtering of the surface of the semiconductor substrate at the time of ion implantation are prevented, the gettering capability by carbon is strong, and the surface of the semiconductor substrate before the epitaxial layer formation is not sputtered A substrate can be manufactured.
[0011]
The method of manufacturing a semiconductor substrate according to claim 2 removes the oxide film after the annealing and before the formation of the epitaxial layer. For this reason, the oxide film does not hinder the formation of the epitaxial layer.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, first and second embodiments of the present invention will be described with reference to FIGS. FIG. 1 shows a first embodiment. In the first embodiment, as shown in FIG. 1A, a CZ substrate 11 which is a Si substrate grown by a CZ method is prepared. In this CZ substrate 11, the <100> plane is the mirror surface 12, the resistivity is 1 to 10 Ωcm, and the oxygen concentration is 1.5 × 10 18 atoms cm −3 . The CZ substrate 11 is first washed with an NH 4 OH / H 2 O 2 aqueous solution and further washed with an HCl / H 2 O 2 aqueous solution.
[0013]
Next, dry oxidation is performed at a temperature of 1000 ° C. to form an SiO 2 film 13 having a thickness of about 20 nm on the mirror surface 12 as shown in FIG. Then, carbon 14 is ion-implanted from the mirror surface 12 through the SiO 2 film 13 into the CZ substrate 11 with an acceleration energy of 800 keV and a dose of 1 × 10 14 cm −2 . At this time, the projected range distance of the carbon 14 is about 1.3 μm, and the peak concentration is about 1 × 10 18 atoms cm −3 .
[0014]
Next, annealing is performed at 1000 ° C. for 10 minutes in an N 2 atmosphere. As a result, as shown in FIG. 1C, a carbon implantation region 15 having a peak concentration is formed at a position deeper than the mirror surface 12 of the CZ substrate 11. The peak concentration of carbon 14 in the carbon implantation region 15 may be 1 × 10 16 atoms cm −3 or more.
[0015]
Thereafter, the SiO 2 film 13 is removed with an HF / NH 4 F aqueous solution. Then, an Si epitaxial layer 16 having a resistivity of about 20 to 30 Ωcm is grown on the mirror surface 12 to a thickness of about 10 μm at a temperature of about 1150 ° C. using SiHCl 3 gas to complete the epitaxial substrate 17. Let
[0016]
In addition, the position of the peak concentration of carbon 14 in the carbon implantation region 15 is made deeper than the mirror surface 12 when the position of the peak concentration is the mirror surface 12, the crystallinity of the mirror surface 12 is deteriorated, This is because the crystallinity of the Si epitaxial layer 16 grown on the mirror surface 12 is also deteriorated. Also, annealing in the N 2 atmosphere after the ion implantation of carbon 14 causes the Si epitaxial layer 16 to grow on the mirror surface 12 later, so that it is in the vicinity of the mirror surface 12 that has become amorphous by ion implantation. This is for recovering crystallinity.
[0017]
Further, the SiO 2 film 13 is formed on the mirror surface 12 in order to prevent channeling from occurring when the carbon 14 is ion-implanted and to prevent the mirror surface 12 from being sputtered. However, the SiO 2 film 13 and the annealing in the N 2 atmosphere are not necessarily required depending on the acceleration energy and the dose amount when the carbon 14 is ion-implanted.
[0018]
2 and 3 also show values measured using the epitaxial substrate 17 of the first embodiment. The CZ substrate for forming the conventional epitaxial substrate shown in FIGS. 2 and 3 and the CZ substrate 11 for forming the epitaxial substrate 17 of the first embodiment have the same specifications. As apparent from FIGS. 2 and 3, the generation lifetime is improved to about 1.4 times that of the CZ substrate, and the number of white scratch defects is improved to about 1/2 of that of the MCZ substrate. That is, in the epitaxial substrate 17, the gettering capability functions effectively even after the semiconductor device is formed.
[0019]
In the first embodiment described above, carbon 14 is ion-implanted into the CZ substrate 11 with an acceleration energy of 800 keV and a dose of 1 × 10 14 cm −2 . FIG. The relationship between the dose of carbon 14 obtained by variously changing only the dose and the number of white defects of the CCD imaging device formed on the epitaxial substrate 17 is shown.
[0020]
FIG. 4 also shows the values normalized with the number of white scratch defects of the CCD image pickup device formed on the MCZ substrate as 1, similarly to FIG. However, FIG. 3 is a logarithmic graph, whereas FIG. 4 is a linear graph. From FIG. 4, the number of white scratch defects is smaller than that of the MCZ substrate as long as carbon 14 is ion-implanted, but the number of white scratch defects is particularly small when the dose amount is 5 × 10 13 cm −2 or more. Thus, it can be seen that the gettering effect by the ion implantation of carbon 14 is large.
[0021]
However, if the dose of carbon 14 exceeds 5 × 10 15 cm −2 , the crystallinity of the mirror surface 12 of the CZ substrate 11 deteriorates, and the crystallinity of the Si epitaxial layer 16 grown on the mirror surface 12 also increases. to degrade. Therefore, the dose of carbon 14 is preferably in the range of 5 × 10 13 to 5 × 10 15 cm −2 .
[0022]
In the first embodiment described above, carbon 14 is ion-implanted with an acceleration energy of 800 keV. Even if the acceleration energy is 400 keV, the gettering effect by the ion implantation of carbon 14 is the same as in the case of 800 keV. Yes, even with 200 keV, the gettering effect is still considered to be the same as with 800 keV.
[0023]
Therefore, if carbon 14 is ion-implanted with low energy, a generally used high-current ion implanter can be used, and a current about 10 times that of C 2+ can be obtained. Since C + can be used, the throughput can be improved about 10 times.
[0024]
The projected range distances of carbon 14 when acceleration energy is 400 keV and 200 keV are about 0.75 μm and 0.40 μm, respectively, and in either case, as in the case of 800 keV, the CZ substrate 11 A carbon implantation region 15 having a peak concentration at a position deeper than the mirror surface 12 can be formed.
[0025]
In the first embodiment described above, the Si epitaxial layer 16 is temporarily grown on the mirror surface 12 of the CZ substrate 11, but once the Si epitaxial layer 16 is grown to a predetermined film thickness at the epitaxial growth temperature, The Si epitaxial layer 16 having a desired film thickness may be formed by repeating a series of steps of cooling to a temperature of ½ or less of the epitaxial growth temperature twice or more.
[0026]
In this way, two or more thermal histories are applied during the formation of the Si epitaxial layer 16, so that crystal defects formed in the CZ substrate 11 due to ion implantation of carbon 14 further grow, and the gettering capability of the epitaxial substrate 17 is increased. Is even higher.
[0027]
In the first embodiment described above, only the ion implantation of carbon 14 is performed in order to increase the gettering ability of the epitaxial substrate 17, but a polycrystalline Si film or a phosphorus glass film is formed on the back surface of the CZ substrate 11. If the EG performed by doing so is used together, the gettering ability can be further enhanced.
[0028]
Further, in the first embodiment described above, only carbon 14 is ion-implanted into the CZ substrate 11 that is a Si substrate, but group IV elements Ge, Sn, Pb, etc. are ion-implanted instead of carbon 14. Alternatively, elements other than group IV may be ion-implanted simultaneously with group IV elements such as carbon-14. In the first embodiment, the CZ substrate 11 which is a Si substrate is used. However, an MCZ substrate may be used, or a substrate other than the Si substrate may be used. When a substrate other than the Si substrate is used, at least an ion which is different from the element forming the substrate but is in the same family and electrically neutral is ion-implanted.
[0029]
In the first embodiment described above, the Si epitaxial layer 16 is grown using SiHCl 3. However, SiCl 4 , SiH 2 Cl 2 , SiH 3 Cl, or SiH 4 may be used instead of SiHCl 3. In particular, it has been found that the use of SiH 4 improves the characteristics of the semiconductor device.
[0030]
Next, a second embodiment will be described. In this second embodiment, the growth rate of the Si crystal by the MCZ method is set to 0.5 mm min− 1 , the oxygen concentration is 1 × 10 18 atoms cm −3 , the <100> plane is the mirror surface, A Si substrate having a resistivity of about 20 Ωcm was prepared. A MOS capacitor having a gate insulating film made of a SiO 2 film having a thickness of 20 nm and a gate electrode made of an Al film and a CCD image pickup device were formed on the Si substrate.
[0031]
When the Si substrate manufactured in the second embodiment is compared with the Si substrate manufactured in the conventional example, the non-defective product rate of the SiO 2 film withstand voltage of the MOS capacitor is improved by about 4 times. Is also improved to 1/5 or less. In the second embodiment, the Si crystal is grown by the MCZ method, but the same effect can be expected by the CZ method.
[0032]
FIG. 5 shows the relationship between the oxygen concentration of the Si substrate obtained by further changing the oxygen concentration of the Si substrate in the second embodiment and the number of white defects of the CCD imaging device formed on the Si substrate. Show. From FIG. 5, it can be seen that the number of white scratch defects is stable at a low level when the oxygen concentration is 8 × 10 17 atoms cm −3 or more. This is presumably because impurities and crystal defects have been gettered by the IG effect that is naturally introduced in the process of forming the CCD imaging device.
[0033]
FIG. 6 shows the Si crystal growth rate obtained by variously changing the Si crystal growth rate with the oxygen concentration of the Si substrate fixed at 9 × 10 17 atoms cm −3 , and the Si substrate formed on the Si substrate. The relationship between the non-defective rate of the SiO 2 film breakdown voltage of the MOS capacitor and the number of white scratch defects of the CCD image pickup device is shown. From FIG. 6, it can be seen that if the growth rate is 1 mm min- 1 or less, the non-defective rate of the SiO 2 film withstand voltage and the number of white defects are good. It is presumed that this is because the growth rate is slow and there are few point defects or clusters thereof introduced during crystal growth.
[0034]
Therefore, when the CCD image pickup device is formed on this Si substrate, not only are there few white defects, but there are also few transfer failures due to the breakdown voltage degradation of the gate insulating film. As the growth rate of the Si crystal, conventionally, about 1.5 mm min− 1 has been generally adopted from the viewpoint of productivity.
[0035]
【The invention's effect】
According to the method for manufacturing a semiconductor substrate of claim 1, a semiconductor substrate capable of strongly gettering impurities and crystal defects with carbon can be manufactured, so that a semiconductor capable of forming a semiconductor device with excellent quality and characteristics can be formed. A substrate can be manufactured.
[0036]
In addition , a semiconductor substrate having a high carbon gettering ability and a surface of the semiconductor substrate on which the epitaxial layer is not sputtered can be manufactured, so that a semiconductor device having excellent quality and characteristics can be formed. Can be manufactured.
[0037]
In a second aspect of the method for manufacturing a semiconductor substrate, oxide film so does not become an obstacle to the formation of the epitaxial layer, it is possible to manufacture a semiconductor substrate can be formed of the quality and characteristics of good semiconductor devices.
[Brief description of the drawings]
FIG. 1 is a side sectional view showing a first embodiment of the present invention in the order of steps.
FIG. 2 is a graph showing the relationship between the type of semiconductor substrate and the generation lifetime.
FIG. 3 is a graph showing the relationship between the type of semiconductor substrate and the number of white defects.
FIG. 4 is a graph showing the relationship between the carbon dose and the number of white defects.
FIG. 5 is a graph showing the relationship between the oxygen concentration of the Si substrate and the number of white defects.
FIG. 6 is a graph showing the relationship between the growth rate of Si crystals, the yield rate of SiO 2 film withstand voltage, and the number of white scratch defects.
[Explanation of symbols]
11 ... CZ substrate, 12 ... mirror surface, 14 ... carbon, 16 ... Si epitaxial layer, 17 ... epitaxial substrate

Claims (2)

半導体基板の表面に酸化膜を形成する工程と、
前記表面を前記酸化膜が覆っている状態で前記半導体基板に炭素を5×1013〜5×1015cm-2のドーズ量でイオン注入する工程と、
記表面を前記酸化膜が覆っている状態で前記イオン注入後に前記半導体基板をアニールする工程と、
前記アニール後に前記表面上にエピタキシャル層を形成する工程と
を有することを特徴とする半導体基板の製造方法。
Forming an oxide film on the surface of the semiconductor substrate;
A step of ion-implanting carbon into the semiconductor substrate at a dose of 5 × 10 13 to 5 × 10 15 cm −2 in a state where the oxide film covers the surface ;
And annealing the semiconductor substrate after the ion implantation in a state where the pre-Symbol table surface the oxide film covers,
And a step of forming an epitaxial layer on the surface after the annealing.
前記アニール後で且つ前記エピタキシャル層の形成前に前記酸化膜を除去することを特徴とする請求項に記載の半導体基板の製造方法。The method of manufacturing a semiconductor substrate according to claim 1, characterized in that removing the oxide film before the formation of and the epitaxial layer after said annealing.
JP2002183383A 1993-03-30 2002-06-24 Manufacturing method of semiconductor substrate Expired - Fee Related JP4092961B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002183383A JP4092961B2 (en) 1993-03-30 2002-06-24 Manufacturing method of semiconductor substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9538893 1993-03-30
JP5-95388 1993-03-30
JP2002183383A JP4092961B2 (en) 1993-03-30 2002-06-24 Manufacturing method of semiconductor substrate

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP02314594A Division JP3384506B2 (en) 1993-03-30 1994-01-25 Semiconductor substrate manufacturing method

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2006173681A Division JP4613886B2 (en) 1993-03-30 2006-06-23 Solid-state imaging device manufacturing method and semiconductor substrate manufacturing method
JP2007280301A Division JP2008109143A (en) 1993-03-30 2007-10-29 Manufacturing method of semiconductor substrate

Publications (2)

Publication Number Publication Date
JP2003092301A JP2003092301A (en) 2003-03-28
JP4092961B2 true JP4092961B2 (en) 2008-05-28

Family

ID=26436631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002183383A Expired - Fee Related JP4092961B2 (en) 1993-03-30 2002-06-24 Manufacturing method of semiconductor substrate

Country Status (1)

Country Link
JP (1) JP4092961B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109143A (en) * 1993-03-30 2008-05-08 Sony Corp Manufacturing method of semiconductor substrate

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179592A (en) 2004-12-21 2006-07-06 Fuji Film Microdevices Co Ltd Substrate for forming a solid-state image sensor, solid-state image sensor using the same, and method for manufacturing the same
EP3113224B1 (en) 2015-06-12 2020-07-08 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and camera

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109143A (en) * 1993-03-30 2008-05-08 Sony Corp Manufacturing method of semiconductor substrate

Also Published As

Publication number Publication date
JP2003092301A (en) 2003-03-28

Similar Documents

Publication Publication Date Title
JP3384506B2 (en) Semiconductor substrate manufacturing method
JP4613886B2 (en) Solid-state imaging device manufacturing method and semiconductor substrate manufacturing method
JPH0469814B2 (en)
JPH11204771A (en) Method of manufacturing semiconductor substrate and method of manufacturing solid-state imaging device
JPH08191140A (en) Method for manufacturing SOI substrate
JP2008109143A (en) Manufacturing method of semiconductor substrate
CN1034893C (en) Contamination removal and minority carrier lifetime improvement in silicon
JPH06163410A (en) Epitaxial wafer and manufacturing method thereof
JP2856157B2 (en) Method for manufacturing semiconductor device
US5940722A (en) Method of manufacturing a semiconductor comprising an oxygen-containing silicon wafer
JP2010177233A (en) Method of manufacturing epitaxial wafer, and method of manufacturing solid-state imaging element
JP4092961B2 (en) Manufacturing method of semiconductor substrate
JP3589473B2 (en) Method for manufacturing Si semiconductor element
JPH11251322A (en) Epitaxial silicon substrate, solid-state imaging device, and manufacturing method thereof
JPS6142855B2 (en)
JP3579069B2 (en) Method for manufacturing semiconductor device
JP3941075B2 (en) Epitaxial silicon substrate, solid-state imaging device, and manufacturing method thereof
JP3203740B2 (en) Semiconductor device and manufacturing method thereof
JP2004165225A (en) Method for manufacturing semiconductor substrate, method for manufacturing solid-state imaging device, and method for selecting solid-state imaging device
JP4978544B2 (en) Epitaxial wafer manufacturing method
JPH06216377A (en) Method for manufacturing MOS semiconductor device
JPH11162991A (en) Manufacture of semiconductor device
KR100251990B1 (en) A method for forming gate electrode is semiconductor device
JPH0479228A (en) Formation of semiconductor layer
JP4826993B2 (en) Method for producing p-type silicon single crystal wafer

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070319

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071029

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees