JP4094982B2 - はんだ析出方法およびはんだバンプ形成方法 - Google Patents
はんだ析出方法およびはんだバンプ形成方法 Download PDFInfo
- Publication number
- JP4094982B2 JP4094982B2 JP2003110125A JP2003110125A JP4094982B2 JP 4094982 B2 JP4094982 B2 JP 4094982B2 JP 2003110125 A JP2003110125 A JP 2003110125A JP 2003110125 A JP2003110125 A JP 2003110125A JP 4094982 B2 JP4094982 B2 JP 4094982B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- substrate
- acid
- dam
- precipitation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
- H05K3/3485—Application of solder paste, slurry or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0588—Second resist used as pattern over first resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1163—Chemical reaction, e.g. heating solder by exothermic reaction
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01251—Changing the shapes of bumps
- H10W72/01255—Changing the shapes of bumps by using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/231—Shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、電子回路基板に電子部品を表面実装するのに適するはんだ析出方法およびはんだバンプ形成方法に関する。
【0002】
【従来の技術】
近年、電子機器の小形軽量化に伴い、電子部品も多ピン狭ピッチ化が進み、導体パターンも狭い範囲に多数の導体が極めて小さい間隔で形成されたファインピッチ化が進行している。このため、電子回路基板に電子部品を接合させるには、従来のワイヤボンディングに代わり、はんだバンプを用いる実装方法が広く採用されるようになっている。また、配線の設計上、基板にビアホールを設けるビアオンパッドも広く採用されている。
【0003】
ファインピッチのはんだバンプには、電子部品を確実に接続し高い信頼性を得るうえで、バンプの高さを精度よく一定に揃えることが要求される。さらに、図2に示すように、基板10にビアホール11を設けたビアオンパッドなどでは、電極14上に形成したはんだバンプ12内にボイド13があると、電子部品の接合強度が低下することから、はんだバンプ12内にボイド13がないことも要求される。
【0004】
はんだバンプを形成する方法としては、従来のめっき法や蒸着法に代わり、はんだ粉末とフラックスとを混合したはんだペーストを用いるメタルマスク法や樹脂マスク法が広く採用されている(下記特許文献1)。
【0005】
しかし、特許文献1によれば、メタルマスク法ではバンプの高さ精度が劣ること、また樹脂マスク法では基板表面に樹脂膜の一部が残存してしまい電子部品の実装が阻害されるなどの弊害があることが記載されている(特許文献1の[0005]〜[0009]を参照)
【0006】
特許文献1では、上記樹脂マスク法の欠点を排除するために樹脂膜の硬化を抑制し、これにより樹脂膜を基板表面から容易に除去できるようにしている。しかしながら、はんだペーストを用いる従来のはんだバンプ形成方法では、バンプ内にボイドが発生しやすく、そのため接合強度が低下し、高い信頼性を得ることができないという問題がある。特にビア基板を用いる場合や、はんだ材料に鉛を含まない鉛フリーのはんだペーストを用いる場合には、ボイドが発生しやすい。
【0007】
一方、ファインピッチのはんだバンプを形成する他の方法として、錫粉末と有機酸の鉛塩とを含む析出型はんだ組成物を、表面に電極を有する基板上にべた塗り状に塗布し、ついで加熱することにより金属鉛を遊離させて電極の表面にはんだ合金を析出させる方法が知られている(特許文献2)。すなわち、錫粉末と有機酸鉛塩とを配合し加熱すると、有機酸鉛塩の鉛原子が錫原子と置換して遊離し、過剰の錫金属粉末中に拡散しSn‐Pb合金を形成するのである。また、近時は、鉛フリーの要請から、鉛を含まない析出型はんだ組成物の開発も進められている。
【0008】
かかる析出型はんだ組成物を使用した場合には、微細なピッチでも正確に電極上にバンプを形成することができ、かつはんだペーストを用いる場合のようなボイドの発生を防止できるという利点がある。しかしながら、析出型はんだ組成物を使用してバンプを形成する方法では、1回の析出操作で所望の高さのバンプを形成するのは困難であり、少なくとも2回の析出操作を必要とすることが多い。
【0009】
【特許文献1】
特開2002−334895号公報
【特許文献2】
特開平1−157796号公報
【0010】
【発明が解決しようとする課題】
したがって、本発明の目的は、所望の高さ(膜厚)を有するはんだを精度よく且つ簡単に析出させることができ、しかもボイドの発生を防止したはんだ析出方法、およびこれを利用するはんだバンプ形成方法を提供することである。
【0011】
【課題を解決するための手段】
本発明者らは、上記課題を解決すべく鋭意検討を重ねた結果、析出型はんだ組成物を使用するはんだ析出方法において、基板上の電極周囲にダムを形成した後、はんだを前記電極の表面に析出させる場合には、ボイドの発生が防止され、しかも1回の析出操作で所望の高さ(膜厚)のはんだを精度よく析出させることができるという新たな事実を見出し、本発明を完成するに至った。特に本発明のはんだ析出方法は、ファインピッチで大きなはんだバンプを形成するのに好適である。
【0012】
すなわち、本発明のはんだ析出方法およびはんだバンプ形成方法は以下の構成からなる。
【0013】
(1)基板上の電極周囲にダムを形成する工程と、前記基板上に鉛フリーの析出型はんだ組成物を塗布する工程と、塗布した前記析出型はんだ組成物を加熱してはんだを前記電極の表面に析出させる工程とを含むはんだ析出方法において、前記鉛フリーの析出型はんだ組成物が、錫粉末と;銀イオン及び銅イオンから選ばれる少なくとも一種と、アリールホスフィン類、アルキルホスフィン類及びアゾール類から選ばれる少なくも一種との錯体とを含有したものであることを特徴とするはんだ析出方法。
( 2 )前記ダムが、基板表面に樹脂膜を形成する工程と、基板上の電極周囲にダムが形成されるように前記樹脂膜に開口部を設ける工程とを含む(1)記載のはんだ析出方法。
( 3 )上記(1)記載のはんだ析出方法において、はんだを析出させた後、前記ダムを除去しないことを特徴とするはんだ析出方法。
( 4 )基板上の電極周囲にダムを形成する工程と、前記基板上に鉛フリーの析出型はんだ組成物を塗布する工程と、塗布した前記析出型はんだ組成物を加熱してはんだを前記電極の表面に析出させてはんだバンプを形成する工程とを含むはんだバンプ形成方法において、前記鉛フリーの析出型はんだ組成物が、錫粉末と;銀イオン及び銅イオンから選ばれる少なくとも一種と、アリールホスフィン類、アルキルホスフィン類及びアゾール類から選ばれる少なくも一種との錯体とを含有したものであることを特徴とするはんだバンプ形成方法。
この( 4 )に記載のはんだバンプ形成方法は、上記(1)のはんだ析出方法と同様に、上記( 2 )および( 3 )のうち、少なくとも1つの構成を含んでいてもよい。
【0014】
【発明の実施の形態】
以下、本発明の実施形態を詳細に説明する。図1はこの実施形態にかかるはんだバンプの形成方法を示している。このはんだバンプ形成方法は、図1(a)に示すように、表面に電極2が形成され、この電極2の部分に開口部を形成したソルダーレジスト膜3で被覆された基板1の表面に、電極2を囲むようにダム4を形成し、ついで図1(b)に示すように、基板1の表面に析出型はんだ組成物5を塗布し、加熱して、図1(c)に示すように、はんだを前記電極2の表面に析出させてはんだバンプ6を得るものである。電極2は基板1の表面に所定のピッチで複数設けられている。ソルダーレジスト膜3には、エポキシ系、アクリル系、ポリイミド系の樹脂などが使用されるが、好ましくはエポキシ系樹脂である。
【0015】
ダム4を形成するには、例えばフィルム状のフォトレジスト、液状のフォトレジストなどを用いることができる。フィルム状のフォトレジストを使用する場合には、これを基板表面に圧着させる。液状のフォトレジストを用いる場合には、スピンコーターなどの塗布手段にて液状樹脂を基板表面に塗布し、硬化させる。ついで、図示しない所定のフォトマスクを介して露光処理および現像(エッチング)処理を行いダム4が得られる。エッチング処理液としては、例えばCu2Cl2水溶液、CuCl2水溶液、FeCl3水溶液などが使用可能である。
【0016】
ダム4は、電極2を囲むように立設され、各電極2を相互に仕切る壁状のものであれば足りる。ダム4の内径(四角形の場合は一辺の長さ)Lは、露出した電極2の直径Dに対して約1〜3倍、好ましくは1.2〜2倍であるのがよい。
【0017】
また、ダム4の厚さ(すなわちレジスト樹脂膜の厚さ)は特に制限されず、形成されるはんだバンプ6の高さより高くてもよく、あるいはそれより低くてもよい。具体的には、はんだバンプ6の高さが、ダム4の厚さとソルダーレジスト膜3の厚さを合わせた総厚みに対して0.05〜3倍、好ましくは0.1〜1.5倍であるのがよい。通常、ダム4の厚さは約10〜300μm、好ましくは約50〜150μmである。
【0018】
ダム4は、はんだバンプ6の形成後、除去してもよく、そのまま残存していてもよいが、ダム4の高さがはんだバンプ6の高さに近いか、それよりも高い場合には、はんだ接合に支障をきたす場合があるので、ダム4を除去するのが好ましい。ダム4の除去は、例えば水酸化ナトリウム、水酸化カリウムなどのアルカリ水溶液、有機アミンの水溶液や有機溶剤溶液を用いるアルカリ処理などを用いることができる。
一方、工程を簡略化する観点からは、ダム4は除去しない方が好ましい。本発明によれば、レジストのダム高さと材料の金属量を調整することではんだ高さを十分高くできるため、ダム4の除去工程は必ずしも必要としない。
【0019】
析出型はんだ組成物5としては、例えば(a)錫粉末と、銅、銀等の金属塩とを含有した鉛フリーの析出型はんだ組成物、あるいは(b)錫粉末と;銀イオン及び銅イオンから選ばれる少なくとも一種と、アリールホスフィン類、アルキルホスフィン類及びアゾール類から選ばれる少なくも一種との錯体とを含有した鉛フリーの析出型はんだ組成物が挙げられるが、本発明においては特に上記 (b) の錯体を必須とする。上記(a)の金属塩と(b)の錯体とは混合して使用することもできる。
【0020】
なお、本発明において、錫粉末というときは、金属錫粉末の他、例えば銀を含有する錫−銀系の錫合金粉末や銅を含有する錫−銅系の錫合金粉末なども含むものとする。
【0021】
前記金属の塩としては、有機カルボン酸塩、有機スルホン酸塩などが挙げられる。有機カルボン酸としては、炭素数1〜40のモノまたはジカルボン酸を使用することができる。これを例示すると、ギ酸、酢酸、プロピオン酸などの低級脂肪酸、カプロン酸、カプリル酸、ラウリン酸、ミリスチン酸、パルミチン酸、ステアリン酸、オレイン酸、リノール酸などの動植物油脂から得られる脂肪酸、2,2−ジメチルペンタン酸、2−エチルヘキサン酸、イソノナン酸、2,2−ジメチルオクタン酸、n−ウンデカン酸などの有機合成反応から得られる各種合成酸、ピマル酸、アビエチン酸、デヒドロアビエチン酸、ジヒドロアビエチン酸などの樹脂酸、石油から得られるナフテン酸などのモノカルボン酸とトール油脂肪酸または大豆脂肪酸から合成して得られるダイマー酸、ロジンを二量化させた重合ロジンなどのジカルボン酸などであり、これらを二種以上含むものでもよい。
【0022】
また有機スルホン酸としては、例えばメタンスルホン酸、2−ヒドロキシエタンスルホン酸、2−ヒドロキシプロパン−1−スルホン酸、トリクロロメタンスルホン酸、トリフロロメタンスルホン酸、ベンゼンスルホン酸、トルエンスルホン酸、フェノールスルホン酸、クレゾールスルホン酸、アニソールスルホン酸、ナフタレンスルホン酸などが挙げられ、これらを二種以上含むものでもよい。
【0023】
また、前記した銀や銅の錯体としては、銀イオンおよび/または銅イオンと、アリールホスフィン類、アルキルホスフィン類およびアゾール類から選ばれる少なくとも一種との錯体が挙げられる。
【0024】
上記ホスフィン類としては、例えば下記一般式(1)で表される化合物が適当である。
【化1】
(式中、R1、R2およびR3は、それぞれ置換若しくは非置換アリール基、炭素数1〜8の置換若しくは非置換の鎖状若しくは環状アルキル基を表し、前記アリール基の水素は炭素数1〜8のアルキル基若しくはアルコキシ基、水酸基、アミノ基またはハロゲンで任意の位置が置換されていてもよく、前記アルキル基の水素は炭素数1〜8のアルコキシ基、アリール基、水酸基、アミノ基またはハロゲンで任意の位置が置換されていてもよく、R1、R2およびR3は互いに同一であっても異なっていてもよい。)
【0025】
具体的には、ホスフィン類としては、トリフェニルホスフィン、トリ(o−、m−又はp−トリル)ホスフィン、トリ(p−メトキシフェニル)ホスフィン等のアリールホスフィン類、またはトリブチルホスフィン、トリオクチルホスフィン、トリス(3−ヒドロキシプロピル)ホスフィン、トリベンジルホスフィン等のアルキルホスフィン類が好適に用いられる。これらの中でも、トリフェニルホスフィン、トリ(p−トリル)ホスフィン、トリ(p−メトキシフェニル)ホスフィン、トリオクチルホスフィン、トリス(3−ヒドロキシプロピル)ホスフィンが特に好適に用いられ、トリフェニルホスフィン、トリ(p−トリル)ホスフィン、トリ(p−メトキシフェニル)ホスフィンが最も好適に用いられる。
【0027】
アリールホスフィン類またはアルキルホスフィン類との錯体は、カチオン性であるので、カウンターアニオンが必要である。このカウンターアニオンとしては、有機スルホン酸イオン、有機カルボン酸イオン、ハロゲンイオン、硝酸イオンまたは硫酸イオンが適当である。これらは、単独であるいは二種以上を併用して使用することができる。
【0028】
カウンターアニオンとして使用される有機スルホン酸としては、例えばメタンスルホン酸、2−ヒドロキシエタンスルホン酸、2−ヒドロキシプロパン−1−スルホン酸、トリクロロメタンスルホン酸、トリフロロメタンスルホン酸、ベンゼンスルホン酸、トルエンスルホン酸、フェノールスルホン酸、クレゾールスルホン酸、アニソールスルホン酸、又はナフタレンスルホン酸などが好適に用いられ、メタンスルホン酸、トルエンスルホン酸、フェノールスルホン酸などが特に好適である。
【0029】
また、前記カウンターアニオンとして使用される有機カルボン酸としては、例えばギ酸、酢酸、プロピオン酸、ブタン酸、オクタン酸等のモノカルボン酸、シュウ酸、マロン酸、コハク酸等のジカルボン酸、乳酸、グリコール酸、酒石酸、クエン酸等のヒドロキシカルボン酸、モノクロロ酢酸、ジクロロ酢酸、トリクロロ酢酸、トリフルオロ酢酸、パーフルオロプロピオン酸等のハロゲン置換カルボン酸が適当に用いられる。中でも、ギ酸、酢酸、シュウ酸、乳酸、トリクロロ酢酸、トリフルオロ酢酸又はパーフルオロプロピオン酸が好適であり、酢酸、乳酸、トリフルオロ酢酸が特に好適に用いられる。
【0030】
前記アゾール類としては、例えばテトラゾール、トリアゾール、ベンゾトリアゾール、イミダゾール、ベンズイミダゾール、ピラゾール、インダゾール、チアゾール、ベンゾチアゾール、オキサゾール、ベンゾオキサゾール、ピロール、インドール又はこれらの誘導体の一種又は二種以上の混合物を使用することができる。
【0031】
これらの中でも、テトラゾール、5−メルカプト−1−フェニルテトラゾール、1,2,3−トリアゾール、1,2,4−トリアゾール、3−メルカプト−1,2,4−トリアゾール、ベンゾトリアゾール、トリルトリアゾール、カルボキシベンゾトリアゾール、イミダゾール、2−メルカプトイミダゾール、ベンズイミダゾール、2−オクチルベンズイミダゾール、2−フェニルベンズイミダゾール、2−メルカプトベンズイミダゾール、2−メチルチオベンズイミダゾール、ピラゾール、インダゾール、チアゾール、ベンゾチアゾール、2−フェニルベンゾチアゾール、2−メルカプトベンゾチアゾール、2−メチルチオベンゾチアゾールイソオキサゾール、アントラニル、ベンゾオキサゾール、2−フェニルベンゾオキサゾール、2−メルカプトベンゾオキサゾール、ピロール、4,5,6,7−テトラヒドロインドール、インドールなどが好適である。
とりわけ、5−メルカプト−1−フェニルテトラゾール、3−メルカプト−1,2,4−トリアゾール、ベンゾトリアゾール、トリルトリアゾール、カルボキシベンゾトリアゾール、イミダゾール、ベンズイミダゾール、2−オクチルベンズイミダゾール、2−メルカプトベンズイミダゾール、ベンゾチアゾール、2−メルカプトベンゾチアゾール、ベンゾオキサゾール、2−メルカプトベンゾオキサゾールなどが特に好適に用いられる。
【0032】
前記組成物中の前記錫粉末と、前記金属の塩または錯体との比率(錫粉末の重量:金属の塩または錯体の重量)は、99:1〜50:50程度、好ましくは97:3〜60:40程度とするのがよい。なお、本発明では、金属の塩よりも金属の錯体を使用するのが好ましい。
【0033】
前記組成物中には、上記成分以外にフラックス成分や溶剤を混合することもできる。フラックス成分としては、通常、錫−鉛系、錫−銀系、錫−銅系などのはんだ材料に使用されるものを用いることができ、溶剤としては組成物中の他の成分を溶解し、粘度や濃度を調整することができるものであれば、特に限定されるものではない。
【0034】
上記したはんだ組成物5の基板1上への塗布は、べた塗りであってもよく、あるいはメタルマスクとスキージを用いる塗布方法を使用してもよい。はんだ組成物5の塗布量は、形成するはんだバンプ6の大きさや高さに応じて適宜決定することができ、具体的には、析出するはんだ合金が所望の量となるように塗布量を決定すればよい。
【0035】
塗布後、所定の温度で加熱してはんだ合金を析出させる。このとき、生成するはんだ合金は、電極2を構成する銅との濡れ性が高いため、この電極2の表面に選択的に付着してはんだバンプ6が形成される。特に、前記錯体を使用する場合には、電極2の表面への選択性が向上する傾向にある。したがって、加熱後、基板1を放冷し、残った合金成分などを溶剤などで洗い流すことにより、電極2以外にはんだ合金が残留するのを防止することができる。
【0036】
加熱温度は特に限定されないが、電子部品の耐熱性なども考慮に入れると、180〜280℃程度、好ましくは200〜250℃程度とするのがよい。また、加熱時間は、組成物の組成などに応じて適宜決定すればよく、通常、30秒〜10分程度、好ましくは1分〜5分程度である。
【0037】
はんだ合金の析出処理(塗布および加熱処理)は2回またはそれ以上の回数に分けて行ってもよいが、本発明では1回の析出処理で所望の高さのはんだバンプ6を形成することができるという利点がある。これは、ダム4が電極2の周囲に形成されていることにより、析出したはんだ合金が電極2の表面へ堆積しやすくなっているためであると推測される。その結果、1回の析出処理でばらつきの少ないはんだバンプ6を得ることができ、さらにこのはんだバンプ6にはボイドの発生もないという利点がある。
【0038】
かくして得られるはんだバンプ6は高さが通常40〜100μmである。本発明方法によれば、このはんだバンプ6を狭ピッチで配列することが可能であり、約80μm程度のピッチにも対応することができる。
また、本発明のはんだ析出方法は、マルチチップモジュール、各種パッケージの電極(導体パターン)表面へのプリコートによるバンプ形成、ビルドアップ工法基板のビアオンパッドへの予備はんだ、ファインピッチバンプの形成の他、TCP(Tape Carrier Package)搭載用はんだプリコート、QFP(Quad Flat Package)搭載用ハイボリュームプリコートなどにも適用可能である。
【0039】
【実施例】
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
【0040】
参考例1
(ダムの作製)
基板として、厚さ20μmのソルダーレジスト膜で表面が被覆され、このソルダーレジスト膜に形成した開口部(径:100μm)からパッド(銅箔電極)が露出した基板を用いた。パッドは200μmピッチで基板に形成されている。
この基板表面に、フィルム状のレジスト材料(関西ペイント社製のネガ型電気フォトエッチングレジスト、「ゾンネEDUV376」)を圧着し、ついで表面にマスクを配置し、各パッドとその周囲を露光し、Cu2Cl2水溶液でエッチングして、パッドの周囲に、開口部の内径が100μmで厚さ100μmのレジストダムを200μmピッチで形成した。
【0041】
(はんだ組成物)
下記組成物を混練して析出型のはんだ組成物を得た。
Sn/Pb合金粉末 60質量%
(Sn/Pb=70/30、平均粒径10μm)
ナフテン酸鉛 25質量%
フラックス 15質量%
使用したフラックスは下記処方の成分を混合して120℃で加熱熔融させ、室温に冷却したものである。
ロジン樹脂 70質量%
ヘキシルカルビトール(溶剤) 25質量%
硬化ひまし油(チキソトロピー剤) 5質量%
【0042】
(はんだ析出処理)
ダムを形成した上記基板表面のパッド形成部位の全面にわたって開口した開口部を有するメタルマスクを前記基板の表面に載置した。次に、上記で得たはんだ組成物をメタルマスクの開口内にべた塗りにより、ダムの上部から100μmの高さまで印刷した。ついで、210℃以上で2分間加熱した後、60℃のブチルカルビトール中で超音波洗浄して、余分なはんだ合金を除去してはんだバンプを得た。次に、基板を3%NaOH水溶液に浸漬してダムを除去した。
【0043】
参考例2
パッドのピッチが250μmである基板を使用し、この基板上にピッチ250μm、開口部の内径140μm、厚さ50μmのダムを形成し、はんだ組成物をダムの上部から150μmの高さまで印刷し、さらにはんだバンプ形成後はダムを除去しなかった他は、参考例1と同様にして基板上にはんだバンプを形成した。
【0044】
比較例1
ダムを形成しなかった他は参考例1と同様にして基板上にはんだバンプを形成した。
【0045】
参考例3
基板として、ビアホールを有するビアオンパッドの基板(パッドのピッチ:200μm)を使用した他は、参考例1と同様にしてはんだバンプを形成した。
【0046】
比較例2
参考例3と同じビアオンパッドの基板を使用し、これに参考例1と同様にしてダムを形成した。一方、はんだ組成物としてSn/Pb合金粉末(Sn/Pb=63/37、粒径:20μm)の90質量%と、下記処方のフラックス10質量%を混合した従来のはんだペーストを使用した。
ロジン樹脂 65質量%
ヘキシルカルビトール(溶剤) 35質量%
硬化ひまし油(チキソトロピー剤) 5質量%
このはんだペーストを前記ダム内にダムの厚さ(100μm)と同じ厚さまで充填し、210℃以上で1分間加熱した後、参考例1と同様にして、洗浄およびダムの除去を行い、はんだバンプを形成した。
【0047】
比較例3
基板にダムを形成せず、かつ半田の析出処理を2回行った他は、参考例1と同様にして基板上にはんだバンプを形成した。析出処理は、メタルマスクを使用して、はんだ組成物を100μmの膜厚で印刷し、210℃以上で1分間加熱し、洗浄した後、再び同膜厚ではんだ組成物を印刷し、同条件で加熱および洗浄を行った。
【0048】
実施例1
基板として、ビアオンパッドの基板(パッドのピッチ:200μm)を使用し、参考例1と同様にして基板上にダムを形成した。また、はんだ組成物は、粒径10μmのSn粉末50質量%、テトラキストリフェニルホスフィンメチルスルホン酸のAg錯体25質量%およびフラックス25質量%を混練して調製し、加熱温度を250℃とした他は、参考例1と同様にして析出処理を行い、ダムを除去してはんだバンプを形成した。
【0049】
実施例2
基板として、ビアオンパッドの基板(パッドのピッチ:250μm)を使用し、はんだ組成物として粒径10μmのSn粉末50質量%、テトラキストリフェニルホスフィンメチルスルホン酸のAg錯体25質量%およびフラックス25質量%を混練して調製し、加熱温度を250℃とした他は、参考例2と同様にして基板上にはんだバンプを形成した。
【0050】
比較例4
基板として、ビアホールを有するビアオンパッドの基板(パッドのピッチ:200μm)を使用し、参考例1と同様にして基板上にダムを形成した。一方、はんだ組成物としてSn/Ag合金粉末(Sn/Ag=96.5/3.5、粒径:20μm)の88質量%と、比較例2と同じフラックス12質量%を混合した従来のはんだペーストを使用し、このはんだペーストを前記ダム内にダムの厚さ(100μm)と同じ厚さまで充填し、250℃以上で1分間加熱した後、参考例1と同様にして、洗浄およびダムの除去を行い、はんだバンプを形成した。
【0051】
各参考例、実施例および比較例で得たはんだバンプについて、以下の評価を行った。
(評価方法)
1.はんだバンプの高さ測定
測定顕微鏡(オリンパス社;STM5)にて各バンプのソルダーレジスト膜上部からの高さを測定し、平均値を求めた(n=50)。
2. はんだバンプ高さのばらつき
各バンプの高さ測定値から標準偏差を求め、これをばらつき値とした。数字が高いほど、ばらつきが大きいことを示している。
3.ボイドの有無
各バンプの軟X線分析(島津製作所;マイクロフォーカスX線テレビ透視装置 SMX−16DV)からはんだバンプ内のボイドの有無を判定した。
これらの評価結果を表1に示す。
【表1】
【0052】
表1から以下のことが明らかになる。比較例1ではダムなしではんだバンプを形成したため、バンプの高さばらつきが大きく精度が悪い。比較例2では通常のはんだペーストを使用しているため、たとえダムを設けても、ボイドが発生する。比較例3では、評価はすべて良好であるが、はんだの析出処理を2回行っているため、効率が悪い。比較例4では、鉛フリーのはんだペーストを使用しているが、比較例2と同様にボイドが発生する。
これに対して、実施例1、2では、基板のパッドの周囲にダムを形成し、かつ鉛フリーの析出型はんだ組成物を使用することにより、1回の処理で充分な高さのはんだバンプが高精度で形成されていることがわかる。
【0053】
【発明の効果】
本発明によれば、基板上の電極周囲にダムを形成した後、鉛フリーの析出型はんだ組成物を用いて、はんだを電極の表面に析出させるので、ボイドの発生が防止され、しかも1回の析出操作で所望の高さのはんだ(例えば、はんだバンプ)を精度よく析出させることができ、はんだを利用して電子部品を基板に接合する際の接合強度が向上し、高い接合信頼性を得ることができるという効果がある。
【図面の簡単な説明】
【図1】本発明にかかる形成方法を示す行程図である。
【図2】ビアホールを有する基板(ビアオンパッド基板)上にはんだバンプを形成した従来例を示す断面図である。
【符号の説明】
1 基板
2 電極
4 ダム
5 はんだ組成物
6 はんだバンプ
Claims (4)
- 基板上の電極周囲にダムを形成する工程と、前記基板上に鉛フリーの析出型はんだ組成物を塗布する工程と、塗布した前記析出型はんだ組成物を加熱してはんだを前記電極の表面に析出させる工程とを含むはんだ析出方法において、
前記鉛フリーの析出型はんだ組成物が、錫粉末と;銀イオン及び銅イオンから選ばれる少なくとも一種と、アリールホスフィン類、アルキルホスフィン類及びアゾール類から選ばれる少なくも一種との錯体とを含有したものであることを特徴とするはんだ析出方法。 - 前記ダムが、基板表面に樹脂膜を形成する工程と、基板上の電極周囲にダムが形成されるように前記樹脂膜に開口部を設ける工程とを含む請求項1記載のはんだ析出方法。
- 請求項1記載のはんだ析出方法において、はんだを析出させた後、前記ダムを除去しないことを特徴とするはんだ析出方法。
- 基板上の電極周囲にダムを形成する工程と、前記基板上に鉛フリーの析出型はんだ組成物を塗布する工程と、塗布した前記析出型はんだ組成物を加熱してはんだを前記電極の表面に析出させてはんだバンプを形成する工程とを含むはんだバンプ形成方法において、
前記鉛フリーの析出型はんだ組成物が、錫粉末と;銀イオン及び銅イオンから選ばれる少なくとも一種と、アリールホスフィン類、アルキルホスフィン類及びアゾール類から選ばれる少なくも一種との錯体とを含有したものであることを特徴とするはんだバンプ形成方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003110125A JP4094982B2 (ja) | 2003-04-15 | 2003-04-15 | はんだ析出方法およびはんだバンプ形成方法 |
| US10/765,931 US7452797B2 (en) | 2003-04-15 | 2004-01-29 | Solder deposition method and solder bump forming method |
| TW093113466A TWI262115B (en) | 2003-04-15 | 2004-05-13 | Solder deposition method and solder bump forming method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003110125A JP4094982B2 (ja) | 2003-04-15 | 2003-04-15 | はんだ析出方法およびはんだバンプ形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004319676A JP2004319676A (ja) | 2004-11-11 |
| JP4094982B2 true JP4094982B2 (ja) | 2008-06-04 |
Family
ID=33156945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003110125A Expired - Fee Related JP4094982B2 (ja) | 2003-04-15 | 2003-04-15 | はんだ析出方法およびはんだバンプ形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7452797B2 (ja) |
| JP (1) | JP4094982B2 (ja) |
| TW (1) | TWI262115B (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100501955C (zh) * | 2004-03-22 | 2009-06-17 | 株式会社田村制作所 | 焊料组成物和使用该焊料组成物的隆起形成方法 |
| JP4605155B2 (ja) * | 2004-03-29 | 2011-01-05 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US7122874B2 (en) * | 2004-04-12 | 2006-10-17 | Optopac, Inc. | Electronic package having a sealing structure on predetermined area, and the method thereof |
| JP4855667B2 (ja) | 2004-10-15 | 2012-01-18 | ハリマ化成株式会社 | 樹脂マスク層の除去方法およびはんだバンプ付き基板の製造方法 |
| JP4672352B2 (ja) * | 2004-12-08 | 2011-04-20 | 三菱マテリアル株式会社 | バンプ形成用ハンダペースト |
| US20060147683A1 (en) * | 2004-12-30 | 2006-07-06 | Harima Chemicals, Inc. | Flux for soldering and circuit board |
| JP4790297B2 (ja) * | 2005-04-06 | 2011-10-12 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP5021472B2 (ja) * | 2005-06-30 | 2012-09-05 | イビデン株式会社 | プリント配線板の製造方法 |
| CN101854771A (zh) * | 2005-06-30 | 2010-10-06 | 揖斐电株式会社 | 印刷线路板 |
| CN101888747B (zh) * | 2006-01-27 | 2012-09-05 | 揖斐电株式会社 | 印刷线路板的制造方法 |
| JP4385061B2 (ja) * | 2006-08-28 | 2009-12-16 | ハリマ化成株式会社 | はんだペースト組成物およびその用途 |
| WO2008032566A1 (en) * | 2006-09-11 | 2008-03-20 | Sanyo Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP4219951B2 (ja) * | 2006-10-25 | 2009-02-04 | 新光電気工業株式会社 | はんだボール搭載方法及びはんだボール搭載基板の製造方法 |
| JP2008147458A (ja) * | 2006-12-11 | 2008-06-26 | Nec Electronics Corp | プリント配線板およびその製造方法 |
| BRPI0718265B1 (pt) * | 2006-12-12 | 2015-04-14 | Senju Metal Industry Co | Fluxo para solda livre de chumbo e método de soldagem |
| TWI322495B (en) * | 2006-12-20 | 2010-03-21 | Phoenix Prec Technology Corp | Carrier structure embedded with a chip and method for manufacturing the same |
| TWI315658B (en) * | 2007-03-02 | 2009-10-01 | Phoenix Prec Technology Corp | Warp-proof circuit board structure |
| JP5073351B2 (ja) * | 2007-04-12 | 2012-11-14 | 日本電波工業株式会社 | 表面実装用の電子デバイス |
| JP2010238693A (ja) * | 2009-03-30 | 2010-10-21 | Toppan Printing Co Ltd | 半導体素子用基板の製造方法および半導体装置 |
| US8424748B2 (en) * | 2009-12-21 | 2013-04-23 | Intel Corporation | Solder in cavity interconnection technology |
| JP5481724B2 (ja) | 2009-12-24 | 2014-04-23 | 新光電気工業株式会社 | 半導体素子内蔵基板 |
| JP2016122776A (ja) * | 2014-12-25 | 2016-07-07 | イビデン株式会社 | バンプ付きプリント配線板およびその製造方法 |
| CN117817277A (zh) * | 2023-12-29 | 2024-04-05 | 徽语铝制品(安徽)有限公司 | 一种无缝焊接断桥铝门窗的方法 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0747233B2 (ja) | 1987-09-14 | 1995-05-24 | 古河電気工業株式会社 | 半田析出用組成物および半田析出方法 |
| US5024372A (en) * | 1989-01-03 | 1991-06-18 | Motorola, Inc. | Method of making high density solder bumps and a substrate socket for high density solder bumps |
| US5056215A (en) * | 1990-12-10 | 1991-10-15 | Delco Electronics Corporation | Method of providing standoff pillars |
| JPH05235003A (ja) | 1992-02-26 | 1993-09-10 | Fujitsu Ltd | 半田バンプ形成方法およびそのためのマスク |
| JPH06183165A (ja) | 1992-12-18 | 1994-07-05 | Fujitsu Ltd | メタルマスク及びその製造方法 |
| JP3267167B2 (ja) | 1995-09-20 | 2002-03-18 | 富士通株式会社 | 半導体装置とその製造方法 |
| JP3686717B2 (ja) | 1995-12-25 | 2005-08-24 | 富士通株式会社 | はんだペースト印刷用マスク |
| US5738269A (en) * | 1996-04-19 | 1998-04-14 | Motorola, Inc. | Method for forming a solder bump |
| JPH10163211A (ja) | 1996-12-02 | 1998-06-19 | Fujitsu Ltd | バンプ形成用板部材の製造方法及びバンプ形成方法 |
| JP3220419B2 (ja) | 1996-12-27 | 2001-10-22 | イビデン株式会社 | 多層プリント配線板 |
| JPH11191673A (ja) | 1997-12-25 | 1999-07-13 | Victor Co Of Japan Ltd | はんだプリコート方法 |
| US20020046627A1 (en) * | 1998-06-10 | 2002-04-25 | Hitoshi Amita | Solder powder, flux, solder paste, soldering method, soldered circuit board, and soldered joint product |
| JP2000049182A (ja) | 1998-07-31 | 2000-02-18 | Fujitsu Ltd | はんだバンプの形成方法 |
| WO2000010369A1 (en) | 1998-08-10 | 2000-02-24 | Fujitsu Limited | Method of forming solder bump, method of mounting electronic device, and mounting structure of electronic device |
| JP3423930B2 (ja) | 1999-12-27 | 2003-07-07 | 富士通株式会社 | バンプ形成方法、電子部品、および半田ペースト |
| US6408511B1 (en) * | 2000-08-21 | 2002-06-25 | National Semiconductor, Inc. | Method of creating an enhanced BGA attachment in a low-temperature co-fired ceramic (LTCC) substrate |
| US6709898B1 (en) * | 2000-10-04 | 2004-03-23 | Intel Corporation | Die-in-heat spreader microelectronic package |
| JP3556922B2 (ja) * | 2001-05-07 | 2004-08-25 | 富士通株式会社 | バンプ形成方法 |
| JP4629912B2 (ja) | 2001-05-25 | 2011-02-09 | 富士通セミコンダクター株式会社 | はんだバンプの形成方法 |
| JP3461172B2 (ja) * | 2001-07-05 | 2003-10-27 | 日東電工株式会社 | 多層配線回路基板の製造方法 |
| US6586322B1 (en) * | 2001-12-21 | 2003-07-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of making a bump on a substrate using multiple photoresist layers |
| TWI245402B (en) * | 2002-01-07 | 2005-12-11 | Megic Corp | Rod soldering structure and manufacturing process thereof |
| JP4142312B2 (ja) * | 2002-02-28 | 2008-09-03 | ハリマ化成株式会社 | 析出型はんだ組成物及びはんだ析出方法 |
| JP4115306B2 (ja) * | 2003-03-13 | 2008-07-09 | 富士通株式会社 | 半導体装置の製造方法 |
| US6921860B2 (en) * | 2003-03-18 | 2005-07-26 | Micron Technology, Inc. | Microelectronic component assemblies having exposed contacts |
| JP4855667B2 (ja) * | 2004-10-15 | 2012-01-18 | ハリマ化成株式会社 | 樹脂マスク層の除去方法およびはんだバンプ付き基板の製造方法 |
-
2003
- 2003-04-15 JP JP2003110125A patent/JP4094982B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-29 US US10/765,931 patent/US7452797B2/en not_active Expired - Lifetime
- 2004-05-13 TW TW093113466A patent/TWI262115B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004319676A (ja) | 2004-11-11 |
| TW200536650A (en) | 2005-11-16 |
| US20040209451A1 (en) | 2004-10-21 |
| US7452797B2 (en) | 2008-11-18 |
| TWI262115B (en) | 2006-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4094982B2 (ja) | はんだ析出方法およびはんだバンプ形成方法 | |
| JP4385061B2 (ja) | はんだペースト組成物およびその用途 | |
| US7569164B2 (en) | Solder precoating method | |
| CN1030695C (zh) | 钎焊沉淀焊剂和沉淀钎焊的方法 | |
| CN101234455B (zh) | 焊锡膏组合物及焊锡预涂法 | |
| TWI387504B (zh) | 焊錫膏組合物及焊錫預塗法 | |
| JP2013110403A (ja) | リフローフィルム、はんだバンプ形成方法、はんだ接合の形成方法及び半導体装置 | |
| US20100319967A1 (en) | Inhibition of copper dissolution for lead-free soldering | |
| EP1952935B1 (en) | Solder paste composition and solder precoating method | |
| JP4142680B2 (ja) | はんだバンプ形成方法 | |
| EP3560304B1 (en) | Method of forming a solderable solder deposit on a contact pad | |
| EP0683008A1 (en) | Solder depositing composition and method of packaging using the same | |
| JP3115828U (ja) | 配線基板 | |
| KR101170640B1 (ko) | 땜납 페이스트 조성물 및 땜납 프리코트법 | |
| JP4242662B2 (ja) | 低α線錫合金の製造方法 | |
| JP2007083253A (ja) | はんだペースト組成物 | |
| JP4685081B2 (ja) | 電子部品製造方法 | |
| JP2008109145A5 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060502 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060626 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070821 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071015 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080306 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4094982 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |