JP4096962B2 - 多層構造形成方法、配線基板および電子機器の製造方法 - Google Patents
多層構造形成方法、配線基板および電子機器の製造方法 Download PDFInfo
- Publication number
- JP4096962B2 JP4096962B2 JP2005182752A JP2005182752A JP4096962B2 JP 4096962 B2 JP4096962 B2 JP 4096962B2 JP 2005182752 A JP2005182752 A JP 2005182752A JP 2005182752 A JP2005182752 A JP 2005182752A JP 4096962 B2 JP4096962 B2 JP 4096962B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating material
- insulating
- pattern
- layer
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
- H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/921—Radiation hardened semiconductor device
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
(A.液滴吐出装置の全体構成)
図1に示す液滴吐出装置1は、本実施形態の多層構造形成方法において用いられる装置である。ただし、本実施形態の多層構造形成方法では、液滴吐出装置1に加えて、液滴吐出装置2,3も用いられる。さらに、後述の実施形態2,3の多層構造形成方法では、液滴吐出装置1に加えて、液滴吐出装置2,3,4,5,6も用いられる。
そして、着弾した液滴が濡れ広がる部分を「被塗布部」とも表記する。「被吐出部」および「被塗布部」のどちらも、液状の材料が所望の接触角を呈するように、下地の物体に表面改質処理が施されることによって形成された部分でもある。ただし、表面改質処理を行わなくても下地の物体の表面が、液状の材料に対して所望の撥液性または親液性を呈する(つまり着弾した液状の材料が下地の物体の表面上で望ましい接触角を呈する)場合には、下地の物体の表面そのものが「被吐出部」または「被塗布部」であってもよい。なお、本明細書では、「被吐出部」を「ターゲット」または「受容部」とも表記する。
図2(a)および(b)に示すように、液滴吐出装置1におけるヘッド114は、複数のノズル118を有するインクジェットヘッドである。具体的には、ヘッド114は、振動板126と、液たまり129と、複数の隔壁122と、複数の振動子124と、複数のノズル118のそれぞれの開口を規定するノズルプレート128と、供給口130と、孔131と、を備えている。液たまり129は、振動板126と、ノズルプレート128と、の間に位置しており、この液たまり129には、図示しない外部タンクから孔131を介して供給される液状の材料111が常に充填される。
次に、制御部112の構成を説明する。図3に示すように、制御部112は、入力バッファメモリ200と、記憶装置202と、処理部204と、光源駆動部205と、走査駆動部206と、ヘッド駆動部208と、を備えている。入力バッファメモリ200と処理部204とは相互に通信可能に接続されている。処理部204と、記憶装置202と、光源駆動部205と、走査駆動部206と、ヘッド駆動部208とは、図示しないバスによって相互に通信可能に接続されている。
上述の「液状の材料111」とは、ヘッド114のノズル118から液滴Dとして吐出されうる粘度を有する材料をいう。ここで、液状の材料111が水性であると油性であるとを問わない。ノズル118から吐出可能な流動性(粘度)を備えていれば十分で、固体物質が混入していても全体として流動体であればよい。ここで、液状の材料111の粘度は1mPa・s以上50mPa・s以下であるのが好ましい。粘度が1mPa・s以上である場合には、液状の材料111の液滴Dを吐出する際にノズル118の周辺部が液状の材料111で汚染されにくい。一方、粘度が50mPa・s以下である場合は、ノズル118における目詰まり頻度が小さく、このため円滑な液滴Dの吐出を実現できる。
ここで、コーティング剤は、銀原子に配位可能な化合物である。
まず、基板10Aの1つの表面SをUV洗浄する。UV洗浄によって、表面Sが洗浄されるだけでなく、後述する液状の絶縁材料7Aに対して表面Sが適切な親液性を呈するようになる。このため、本実施形態では、UV洗浄後の表面Sが、上述の被吐出部および被塗布部になる。
実施形態2の多層構造形成方法を利用した配線基板の製造方法を説明する。以下では、実施形態1において説明された構成と同じ構成には実施形態1と同じ参照符号が付されている。
まず、基板10Aの1つの表面SをUV洗浄する。UV洗浄によって、表面Sが洗浄されるだけでなく、後述する液状の絶縁材料7Aに対して表面Sが適切な親液性を呈するようになる。このため、本実施形態では、UV洗浄後の表面Sが、上述の被吐出部および被塗布部になる。
このため、絶縁材料パターン9B’を構成する樹脂と、絶縁材料パターン11B’を構成する樹脂とが、重合反応によって同時に収縮するので、最終的に得られる絶縁パターン9と絶縁パターン11との間の界面に、応力が残らない。このため、外部からの衝撃と熱とに対して安定な多層構造が基板10A上に得られる。
次に、図11に示すように、配線基板10に、液晶パネル32と半導体素子26とを実装する。具体的には、配線基板10の一部に、導電層8のパターンが、絶縁パターン9,11にも絶縁層17にも覆われていない部分を形成する。そして、露出した導電層8のパターンに、液晶パネルの対応するパッド、または半導体素子26の対応するパッドを適切に接合する。このようにして、液晶表示装置34が得られる。このように、本実施形態の製造方法は、液晶表示装置34の製造に適用できる。なお、本実施形態では、半導体素子26は液晶ドライバ回路である。
本実施形態の多層構造形成方法は、絶縁パターン11の形成方法を除いて、実施形態2の多層構造形成方法と基本的に同じである。このため、実施形態2における工程または構成と同様なものについては、重複を避ける目的で説明を省略する。
実施形態1,2,3によれば、6つの液滴吐出装置1,2,3,4,5,6が、それぞれ絶縁材料7A、導電性材料8A、絶縁材料9A、絶縁材料11A、導電性材料15A、絶縁材料17Aを吐出する。このような構成に代えて、1つの液滴吐出装置(例えば液滴吐出装置1)が、互いに異なる2つ以上の「液状の材料」を吐出してもよい。この場合、これら2つ以上の「液状の材料」は、液滴吐出装置1における別々のノズル118から吐出されてもよいし、液滴吐出装置1における1つのノズル118から吐出されてもよい。1つのノズル118から、互いに異なる2つ以上の「液状の材料」が吐出される場合には、「液状の材料」を切り換える際に、タンク101からノズル118までの経路を洗浄する工程を追加すればよい。
実施形態1,2,3によれば、ポリイミドからなる基板10A上に多層構造が設けられる。しかしながら、このような基板10Aに代えて、セラミック基板、ガラス基板、エポキシ基板、ガラスエポキシ基板、またはシリコン基板などが利用されても、上記実施形態で説明した効果と同様の効果が得られる。
実施形態1,2,3の導電性材料8A、15Aには、銀のナノ粒子が含まれている。しかしながら、銀のナノ粒子に代えて、他の金属のナノ粒子が用いられてもよい。ここで、他の金属として、例えば、金、白金、銅、パラジウム、ロジウム、オスミウム、ルテニウム、イリジウム、鉄、錫、亜鉛、コバルト、ニッケル、クロム、チタン、タンタル、タングステン、インジウムのいずれか1つが利用されてもよいし、または、いずれか2つ以上が組合せられた合金が利用されてもよい。ただし、銀であれば比較的低温で還元できるため、扱いが容易であり、この点で、液滴吐出装置を利用する場合には、銀のナノ粒子を含む導電性材料8A、15Aを利用することは好ましい。
実施形態1,2,3において上述したように、導電性材料8A、15Aにおける銀のナノ粒子は、有機物などのコーティング剤で被覆されてもよい。このようなコーティング剤として、アミン、アルコール、チオールなどが知られている。より具体的には、コーティング剤として、2−メチルアミノエタノール、ジエタノールアミン、ジエチルメチルアミン、2−ジメチルアミノエタノール、メチルジエタノールアミンなどのアミン化合物、アルキルアミン類、エチレンジアミン、アルキルアルコール類、エチレングリコール、プロピレングリコール、アルキルチオール類、エタンジチオールなどがある。コーティング剤で被覆された銀のナノ粒子は、分散媒中でより安定して分散され得る。
実施形態1,2,3によれば、本発明の「第1光硬化性材料」と「第2光硬化性材料」とは互いに同じである。しかしながら、本発明はこのような形態に限定されない。つまり、本発明の「第1光硬化性材料」および「第2光硬化性材料」とが互いに異なってもよい。例えば、実施形態2および3によれば、絶縁層7と絶縁パターン9,11,51,52とは互い同じ材料からなるが、このような構成に代えて、絶縁層7と絶縁パターン9,11,51,52とが互いに異なる材料からなってもよい。具体的には、絶縁層7がアクリル樹脂であり、絶縁パターン9,11がポリイミド樹脂であってもよい。この場合には、絶縁材料7Aが、感光性アクリル樹脂(アクリル系の感光性樹脂)またはそのモノマー/オリゴマーを含有した液状の材料であり、絶縁材料9A、11Aが、感光性のポリイミド前駆体を含有した液状の材料であればよい。実施形態1の絶縁層7と絶縁層9Lとの関係も上記と同様に変更できる。このように本発明の「第1光硬化性材料」および「第2光硬化性材料」が互いに異なってもよい。
実施形態1によれば、絶縁層7上に導電層8のパターンが形成される。しかしながら、本発明の多層構造形成方法はこのような構造の形成に限定されない。具体的には、絶縁層7上の導電層8のパターンが省略されてもよい。また、積層された複数の絶縁層の厚さの合計が所望の値になるように、液滴吐出装置を用いてそれぞれの絶縁材料層を形成することと、形成されたそれぞれの絶縁材料層を半硬化することと、を繰り返してもよい。そのような場合にも、最終的に一度の加熱によってそれら複数の絶縁材料層を硬化すれば、実施形態1と同様に、外部からの衝撃や熱に対して安定な配線基板が得られる。
実施形態2および3によれば、紫外域の波長の光を照射して、絶縁層7の表面および絶縁パターン9,11の表面を親液化した。しかしながら、このような親液化に代えて、大気雰囲気中で酸素を処理ガスとするO2プラズマ処理を施しても、絶縁層7の表面および絶縁パターン9,11の表面を親液化できる。O2プラズマ処理は、基板10A(基体10B)に対して、図示しないプラズマ放電電極からプラズマ状態の酸素を照射する処理である。O2プラズマ処理の条件は、プラズマパワーが50〜1000W、酸素ガス流量が50〜100mL/min、プラズマ放電電極に対する基体10Bの相対移動速度が0.5〜10mm/sec、基体温度が70〜90℃であればよい。
実施形態1,2,3によれば、絶縁層7はインクジェット法によって形成される。具体的には、絶縁材料層7Bが液滴吐出装置1によって形成される。しかしながら、絶縁層7は、インクジェット法に代えて、他の層形成方法で形成されてもよい。例えば、スクリーン印刷法またはグラビア印刷法などの印刷法によって形成されてもよい。
実施形態1によれば、絶縁層7および絶縁層9Lは、インクジェット法によって形成される。具体的には、絶縁材料層7Bおよび絶縁材料層9LBが、液滴吐出装置1、3によってそれぞれ形成される。しかしながら、絶縁層7および絶縁層9Lは、インクジェット法に代えて、他の層形成方法で形成されてもよい。例えば、スクリーン印刷法やグラビア印刷法などの印刷法によって形成されてもよい。
実施形態2および3において、配線パターン25は基板10A上に形成されてもよい。また、配線パターン25は金(Au)の配線パターンであってもよい。配線パターン25が基板10A上に形成されていても、銀(Ag)に代えて配線パターン25が金(Au)からなっても、上記実施形態の多層構造形成方法を行えば、上記実施形態で説明した効果と同じ効果が得られる。
Claims (3)
- インクジェット装置が用いられる多層構造形成方法であって、
基板上に第1光硬化性材料を含んだ第1絶縁材料層を形成するステップ(A)と、
前記第1絶縁材料層に第1波長の光を照射して、前記第1絶縁材料層を半硬化させるステップ(B)と、
前記半硬化した第1絶縁材料層へインクジェット装置のノズルから銀(Ag)を含む導電性材料の液滴を吐出して、前記半硬化した第1絶縁材料層上に導電性材料層を形成するステップ(C)と、
前記半硬化した第1絶縁材料層と前記導電材料層とを覆うように、第2光硬化性材料を含んだ第2絶縁材料層を形成するステップ(D)と、
前記第2絶縁材料層に第2波長の光を照射して、前記第2絶縁材料層を半硬化させるステップ(F)と、
前記第1絶縁材料層と、前記導電性材料層と、前記第2絶縁材料層とを同時に加熱して、半硬化されている前記第1絶縁材料層を硬化させて第1絶縁層を形成し、同時に、吐出された前記導電性材料層を焼結または融着させて導電層を形成し、同時に、半硬化されている前記第2絶縁材料層を硬化させて、前記第1絶縁層と前記導電層とを覆う第2絶縁層を形成するステップ(E)と、
を含んだ多層構造形成方法。 - 請求項1記載の多層構造形成方法を包含した配線基板の製造方法。
- 請求項2記載の配線基板の製造方法を包含した電子機器の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005182752A JP4096962B2 (ja) | 2004-08-20 | 2005-06-23 | 多層構造形成方法、配線基板および電子機器の製造方法 |
| TW094125434A TWI285070B (en) | 2004-08-20 | 2005-07-28 | Multi-layered structure forming method, method of manufacturing wiring substrate, and method of manufacturing electronic apparatus |
| KR1020050071337A KR100668273B1 (ko) | 2004-08-20 | 2005-08-04 | 다층 구조 형성 방법, 배선 기판 및 전자 기기의 제조 방법 |
| US11/201,100 US7250377B2 (en) | 2004-08-20 | 2005-08-11 | Multi-layered structure forming method, method of manufacturing wiring substrate, and method of manufacturing electronic apparatus |
| US11/707,022 US7723243B2 (en) | 2004-08-20 | 2007-02-16 | Multi-layered structure forming method, method of manufacturing wiring substrate, and method of manufacturing electronic apparatus |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004240939 | 2004-08-20 | ||
| JP2004278994 | 2004-09-27 | ||
| JP2005182752A JP4096962B2 (ja) | 2004-08-20 | 2005-06-23 | 多層構造形成方法、配線基板および電子機器の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007269837A Division JP4506809B2 (ja) | 2004-08-20 | 2007-10-17 | 多層構造形成方法、配線基板および電子機器の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006121039A JP2006121039A (ja) | 2006-05-11 |
| JP4096962B2 true JP4096962B2 (ja) | 2008-06-04 |
Family
ID=35910161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005182752A Expired - Fee Related JP4096962B2 (ja) | 2004-08-20 | 2005-06-23 | 多層構造形成方法、配線基板および電子機器の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7250377B2 (ja) |
| JP (1) | JP4096962B2 (ja) |
| KR (1) | KR100668273B1 (ja) |
| TW (1) | TWI285070B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06181051A (ja) * | 1992-12-15 | 1994-06-28 | Matsushita Electric Works Ltd | 無電極放電ランプ |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4059260B2 (ja) * | 2004-09-27 | 2008-03-12 | セイコーエプソン株式会社 | 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法 |
| JP5347502B2 (ja) | 2006-04-25 | 2013-11-20 | 旭硝子株式会社 | ガラス板の曲げ成形方法及びガラス板の曲げ成形装置 |
| KR100865120B1 (ko) * | 2006-07-31 | 2008-10-24 | 한국생산기술연구원 | 잉크젯프린팅방식을 이용한 다층 인쇄회로기판 제조방법 |
| JP2008294308A (ja) * | 2007-05-25 | 2008-12-04 | Neopt Kk | インクジェット印刷方法 |
| US8649153B2 (en) * | 2011-04-28 | 2014-02-11 | International Business Machines Corporation | Tapered via and MIM capacitor |
| JP5779250B2 (ja) * | 2011-09-30 | 2015-09-16 | 株式会社メイコー | 基板の製造方法 |
| EP2896495B1 (en) * | 2012-09-13 | 2017-12-20 | Fuji Machine Mfg. Co., Ltd. | Electronic device manufacturing apparatus |
| CN106538074B (zh) | 2014-03-25 | 2020-03-06 | 斯特拉塔西斯公司 | 用在制造跨层图案的方法及系统 |
| JP2016030356A (ja) * | 2014-07-28 | 2016-03-07 | セイコーエプソン株式会社 | 印刷装置、印刷方法、印刷物 |
| CN107614265A (zh) | 2015-03-25 | 2018-01-19 | 斯特拉塔西斯公司 | 导电油墨原位烧结的方法和系统 |
| JP7455953B2 (ja) * | 2020-03-02 | 2024-03-26 | 株式会社Fuji | 配線形成方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07105595B2 (ja) | 1990-06-20 | 1995-11-13 | 富士通株式会社 | 絶縁層の形成方法 |
| JPH06163814A (ja) * | 1992-04-03 | 1994-06-10 | Hitachi Ltd | 薄膜抵抗体の形成方法 |
| JPH06260763A (ja) | 1993-03-08 | 1994-09-16 | Hitachi Ltd | 多層配線基板の製造方法 |
| JP3174026B2 (ja) | 1998-03-23 | 2001-06-11 | 電気化学工業株式会社 | 金属ベース多層回路基板 |
| JP2000208942A (ja) | 1999-01-12 | 2000-07-28 | Hokuriku Electric Ind Co Ltd | 多層回路基板及びその製造方法 |
| JP4042497B2 (ja) | 2002-04-15 | 2008-02-06 | セイコーエプソン株式会社 | 導電膜パターンの形成方法、配線基板、電子デバイス、電子機器、並びに非接触型カード媒体 |
| JP3969192B2 (ja) * | 2002-05-30 | 2007-09-05 | 株式会社デンソー | 多層配線基板の製造方法 |
| JP2004165310A (ja) | 2002-11-12 | 2004-06-10 | Sumitomo Bakelite Co Ltd | 多層プリント回路板の製造方法 |
| KR100495130B1 (ko) * | 2002-11-19 | 2005-06-14 | 엘에스전선 주식회사 | 열융착을 이용한 인쇄회로기판용 표면실장형 전기장치제조방법 및 이를 통해 제조된 표면실장형 전기장치 |
-
2005
- 2005-06-23 JP JP2005182752A patent/JP4096962B2/ja not_active Expired - Fee Related
- 2005-07-28 TW TW094125434A patent/TWI285070B/zh not_active IP Right Cessation
- 2005-08-04 KR KR1020050071337A patent/KR100668273B1/ko not_active Expired - Fee Related
- 2005-08-11 US US11/201,100 patent/US7250377B2/en not_active Expired - Lifetime
-
2007
- 2007-02-16 US US11/707,022 patent/US7723243B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06181051A (ja) * | 1992-12-15 | 1994-06-28 | Matsushita Electric Works Ltd | 無電極放電ランプ |
Also Published As
| Publication number | Publication date |
|---|---|
| US7723243B2 (en) | 2010-05-25 |
| KR20060049287A (ko) | 2006-05-18 |
| US20060040489A1 (en) | 2006-02-23 |
| US20070141828A1 (en) | 2007-06-21 |
| US7250377B2 (en) | 2007-07-31 |
| JP2006121039A (ja) | 2006-05-11 |
| KR100668273B1 (ko) | 2007-01-12 |
| TW200612798A (en) | 2006-04-16 |
| TWI285070B (en) | 2007-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4100385B2 (ja) | 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法 | |
| JP4059260B2 (ja) | 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法 | |
| US7723243B2 (en) | Multi-layered structure forming method, method of manufacturing wiring substrate, and method of manufacturing electronic apparatus | |
| JP2006332094A (ja) | 電子基板の製造方法及び半導体装置の製造方法並びに電子機器の製造方法 | |
| US7793411B2 (en) | Method for manufacturing electronic substrate | |
| JP4207860B2 (ja) | 層形成方法、配線基板、電気光学装置、および電子機器 | |
| JP4379386B2 (ja) | 多層構造形成方法 | |
| JP4506809B2 (ja) | 多層構造形成方法、配線基板および電子機器の製造方法 | |
| JP4207917B2 (ja) | 多層構造基板の製造方法 | |
| JP2006073561A (ja) | 回路基板 | |
| JP2006007135A (ja) | 層形成方法および配線基板 | |
| JP4211842B2 (ja) | 電子基板の製造方法及び多層配線基板の製造方法 | |
| JP4193758B2 (ja) | 層形成装置 | |
| JP2006080179A (ja) | 配線パターン形成方法、tft用ソース電極およびドレイン電極の形成方法 | |
| JP2008124294A (ja) | 電子基板とその製造方法 | |
| JP2006148170A (ja) | 配線パターン形成方法および配線パターン |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071017 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071017 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071213 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080303 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4096962 Country of ref document: JP |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |