JP4097447B2 - Test circuit - Google Patents
Test circuit Download PDFInfo
- Publication number
- JP4097447B2 JP4097447B2 JP2002099045A JP2002099045A JP4097447B2 JP 4097447 B2 JP4097447 B2 JP 4097447B2 JP 2002099045 A JP2002099045 A JP 2002099045A JP 2002099045 A JP2002099045 A JP 2002099045A JP 4097447 B2 JP4097447 B2 JP 4097447B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- test
- voltage
- potential difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、2端子対回路の電気的特性を測定する試験回路に関し、例えば、伝送線路や加入者線路の試験回路に適用して好適なものである。
【0002】
【従来の技術】
従来技術文献:及川他著、「加入者回路を用いた新簡易媒体試験方式」、電子情報通信学会論文誌B−I Vol.J80−B−I No.4 pp.161〜168 1997年4月
通信事業者が通信サービスを行うためには、障害時の問題切り分けや、正常性の確認のため、伝送路や加入者線路及びそれらに接続されている端末装置等の状態を試験することが必要である。
【0003】
従来技術文献には、このための試験回路が示されている。
【0004】
試験すべきものとしては、外来電圧、絶縁抵抗、線間容量(時定数)があり、それぞれ、従来技術文献の図4、図8、図11に示すように、電源及びグランド(地気)間に、抵抗及びスイッチで試験回路を構成し、電圧を監視することで試験していた。被試験対象物は、2端子を持つ回路であり、2端子間及びそれぞれの端子と地気との間に形成されている電気回路の特性を測定する。最終的な目的としては、ある基準値を設けておいて、測定結果から正常状態か異常状態かを判定することにある。
【0005】
(1)外来電圧
被試験対象物の2端子に、地気を基準として発生している電圧を測定する。直流電圧及び交流電圧があり、交流電圧の場合には容量結合による電圧生起もある。ある基準電圧以上の場合に異常状態と判定する。
【0006】
(2)絶縁抵抗
被試験対象物の2端子間、及びそれぞれの端子と地気との間の抵抗を測定する。それぞれ、ある基準抵抗(例えば数百キロオーム)以下の場合に異常状態と判定する。
【0007】
(3)線間容量(時定数)
被試験対象物の2端子間の静電容量の有無、及びその静電容量と抵抗分で形成される時定数を測定する。線路の断線異常を判定したり、線路に接続されている端末等の装置の種類を判定したりする。
【0008】
【発明が解決しようとする課題】
従来技術文献の回路では、試験回路の電源と同じ電圧が被試験対象物に印加される場合がある。例えば、従来技術文献の図8や図11において、被試験対象物の2端子対間の抵抗が大きい(例えば1メガオーム)場合には、試験回路の電源とほぼ同じ電圧が被試験対象物の2端子対間に印加される。
【0009】
被試験対象物の動作電圧によっては、試験回路の電源とほぼ同じ電圧が印加された場合に、被試験対象物が誤作動や誤起動する恐れがあり、また、被試験対象物の試験時の消費電力は大きなものとなる。
【0010】
そのため、被試験対象物の誤作動や誤起動を防止でき、試験時の消費電力を削減できる試験回路が望まれている。
【0011】
【課題を解決するための手段】
第1の本発明は、第1の端子及び第2の端子に接続された2端子対の被試験回路の電気的特性を試験する試験回路において、(1)第3の端子と第4の端子との電位差を測定する第1の電圧検出回路と、(2)上記第3の端子と上記第1の端子との間に設けられた第1のスイッチと、上記第4の端子と上記第2の端子との間に設けられた第2のスイッチとを有する端子間接続制御手段と、(3)第1の電源と上記第3の端子との間に接続された第1の抵抗器と、第2の電源と上記第4の端子との間に接続された第2の抵抗器と、上記第4の端子に接続された第1の電流源と、上記第3の端子に接続された第2の電流源とを有し、上記第3の端子及び上記第4の端子間の電位差を当該試験回路への上記第1の電源及び上記第2の電源間の電位差より小さい所望値に可変設定する電位差設定手段とを備え、(4)上記電位差設定手段は、上記端子間接続制御手段が上記第1の端子及び上記第2の端子を、上記第3の端子及び上記第4の端子から遮断している状態で、上記第1及び第2の電流源の電流値を第1の初期値IA1にし、その際の上記第1の電圧検出回路による検出電圧VIA1を取り込むと共に、上記第1及び第2の電流源の電流値を第2の初期値IA2にし、その際の上記第1の電圧検出回路による検出電圧VIA2を取り込み、(A)式に従って、第1種類の試験時における上記第1及び第2の電流源の電流値IAを定めて、第1種類の試験時における上記所望値V34を設定し、(5)上記電位差設定手段によって設定された上記第3の端子及び上記第4の端子間の所望値V34の電位差を、上記端子間接続制御手段を介して、上記第1の端子及び上記第2の端子に印加して、上記被試験回路に対し第1種類の試験を実行することを特徴とする。
IA=(VIA1−V34)×(IA2−IA1)
/(VIA1−VIA2)+IA1 …(A)
【0012】
第2の本発明は、第1の端子と第2の端子に接続された2端子対の被試験回路の電気的特性を試験する試験回路において、(1)第3の端子と第4の端子との電位差を測定する第1の電圧検出回路と、(2)上記第1の端子及び上記第2の端子側と、上記第3の端子及び上記第4の端子側との間を、接続又は遮断できる端子間接続制御手段と、(3)第2の電源と上記第4の端子との間に接続された第2の抵抗器と、上記第4の端子に接続された第1の電流源とを有し、(4)上記端子間接続制御手段が、上記第1の端子及び上記第2の端子を、上記第3の端子及び上記第4の端子から遮断し、上記第3の端子の電位を当該試験回路への第1の電源の電位にしている状態で、上記第1の電流源の電流値を一方の初期値I11にし、その際の上記第1の電圧検出回路による検出電圧VI11を取り込むと共に、上記第1の電流源の電流値を他方の初期値I12にし、その際の上記第1の電圧検出回路による検出電圧VI12を取り込み、(C)式に従って、試験時における上記第1の電流源の電流値I1を定め、(5)上記電位差設定手段が、上記第1の電流源の電流値を電流値I1に設定することにより、上記第4の端子の電位を、上記第1の電源の電位と同電位の上記第3の端子の電位に対し、当該試験回路への上記第1の電源及び上記第2の電源間の電位差より小さい電位差VT4に設定し、上記第4の端子を上記端子間接続制御手段によって上記第1又は第2の端子に接続させて上記被試験回路を試験することを特徴とする。
I1=(VI11−VT4)×(I12−I11)
/(VI11−VI12)+I11 …(C)
【0014】
【発明の実施の形態】
(A)第1の実施形態
以下、本発明による試験回路の第1の実施形態を図面を参照しながら説明する。
【0015】
(A−1)第1の実施形態の構成
図1は、第1の実施形態の試験回路1Aの構成を示す回路図であり、被試験回路(被試験対象物)は省略して示している。
【0016】
図1において、図示しない被試験回路は、端子T1及びT2を介して当該試験回路1Aに接続されている。これら一対の端子T1及びT2は、例えば、被試験回路である加入者線路に接続される。
【0017】
例えば、直流電源DCなどで規定される、電源V1(図1は電圧V1はゼロ)及びV2は、第1の実施形態の試験回路1Aに試験用の動作電源を供給するものであって、地気に対して一定電圧を供給する。以下では、電源V1の方が他方の電源V2より電位が高くなっているものとして説明する。
【0018】
電圧検出回路VDET1は、被試験回路の2端子対間の電圧測定のために設けられているものであり、端子T3及びT4の間に接続されている。電圧検出回路VDET1は、そのインピーダンスが非常に高く、好ましくは無限大であるとみなせるものである。このような電圧検出回路VDET1としては、演算増幅器と抵抗器とで構成したものや、カレントミラー回路と抵抗器とで構成したものなど既存のものを適用することができる。
【0019】
一方の電源V1と端子T3との間には抵抗器R1が接続され、他方の電源V2と端子T4との間には抵抗器R2が接続されている。
【0020】
また、一方の電源V1と端子T4との間には制御電流源I1が接続され、端子T3と他方の電源V2との間には制御電流源I2が接続されている。制御電流源I1及びI2はそれぞれ、可変定電流源であって、流す定電流を外部から制御し得るものである。このような制御電流源(定電流源)I1及びI2としては、バイポーラトランジスタやFETを用いて構成したものを適用できる。
【0021】
さらに、端子T1と端子T3との間にはスイッチSW1が直列に接続され、端子T2と端子T4との間にはスイッチSW2が直列に接続されている。これらスイッチSW1及びSW2としては、機械的スイッチ、電磁リレー、トランジスタスイッチ、MOSスイッチ、フォトカプラ、サイリスタスイッチ等、いずれも適用可能である。
【0022】
(A−2)第1の実施形態の動作
次に、図1に示した第1の実施形態の試験回路1Aの動作を説明する。
【0023】
電圧検出回路VDET1のインピーダンスが無限大であると仮定すると、2個のスイッチSW1及びSW2がオフしているときの端子T3及びT4の電位差V34は、次の(1)式で表すことができる。
【0024】
V34=(V1−R1×I2)−(V2+R2×I1) …(1)
ここで、説明を簡単にするため、抵抗器R1及びR2の抵抗値が等しく、R1=R2=RA、制御電流源I1及びI2の電流値が等しく、I1=I2=IAとすると、(1)式から、端子T3及びT4の電位差V34は、(2)式で表すことができる。
【0025】
V34=(V1−V2)−2×RA×IA …(2)
この(2)式から、電流IAを制御することにより、端子T3及びT4間の電位差V34を制御することができることが分かる。そして、スイッチSW1及びSW2をオンすることにより、被試験回路に繋がっている端子T1及びT2に対し、制御された電圧V34を印加することができる。
【0026】
例えば、被試験回路が端子T1及びT2間に抵抗分を持つものとすると、端子T1及びT2間に被試験回路を介して電流が流れ、電圧検出回路VDET1の検出電圧が低くなり、被試験回路の抵抗値を測定することができる。
【0027】
なお、(2)式からは、抵抗値RAを制御することによっても、端子T3及びT4の電位差V34を制御することができることが分かり、抵抗値RAを制御することによって電位差V34を制御するようにしても良い。また、(2)式からは、抵抗値RA及び制御電流値IAを制御することによっても、端子T3及びT4の電位差V34を制御することができることが分かり、抵抗値RA及び制御電流値IAを制御することによって電位差V34を制御するようにしても良い。
【0028】
この第1の実施形態では、外部からの制御のし易さから、制御電流IAを制御することとしている。
【0029】
ここで、電源電圧(V1−V2)及び抵抗値RAが、温度や経年変化や製造ばらつきなどで変化しても、図2に示すような校正手順で制御することにより、電圧検出回路VDET1の両端の端子T3及びT4間の電位差V34を正確に設定することができる。
【0030】
手順P1:スイッチSW1及びSW2を共にオフにし、被試験回路側を切り離す。
【0031】
手順P2:制御電流IAとして第1の初期値IA1を制御電流源I1及びI2に流し、その際の電圧検出回路VDET1の電圧VIA1を測定する。
【0032】
手順P3:制御電流IAとして第2の初期値IA2を制御電流源I1及びI2に流し、その際の電圧検出回路VDET1の電圧VIA2を測定する。
【0033】
手順P4:端子T3及びT4の電位差を所望する値V34とするための制御電流値IAを、次の(3)式により求め、制御電流源I1及びI2にその制御電流IAを流す。
【0034】
IA=(VIA1−V34)×(IA2−IA1)
/(VIA1−VIA2)+IA1 …(3)
手順P5:スイッチSW1及びSW2をオンすることにより、設定された電位差V34を被試験回路に印加する。
【0035】
上記(3)式の演算は、電流源I1及びI2の電流と、端子T3及びT4間の電位差、すなわち電圧検出回路VDET1の検出値とが線形であるとみなせることに基づいている(内挿あるいは外挿演算を行っている)。
【0036】
なお、制御電流について、3個以上の初期値を変え、電圧検出回路VDET1の測定値を得て、回帰直線又は回帰曲線を得て、端子T3及びT4間の電位差を所望する値V34とするための制御電流値IAを定めるようにしても良い。
【0037】
また、上記では、電圧検出回路VDET1のインピーダンスが無限大として説明したが、有限のインピーダンスを持っている場合でも同様の手順を実行でき、上記の(3)式をそのまま適用することができる。
【0038】
さらに、上記では、抵抗器R1、R2の抵抗値が等しく、制御電流源I1、I2の制御電流が等しい場合を示したが、これらは異なっていても良い。例えば、一方の制御電流源I1又はI2の電流のみを制御して、端子T3及びT4間の所望する電位差V34を設定するようにしても良い。
【0039】
以下、制御電流IAの設定の具体例を数値を挙げて説明する。
【0040】
電源V1が0ボルト、電源V2が−50ボルトであり、抵抗器R1、R2の抵抗値が100キロオームである。
【0041】
スイッチSW1及びSW2をオフにする手順P1を実行した後、手順P2において、制御電流IAとして、第1の初期値200マイクロアンペアを流し、電圧検出回路VDET1の電圧を測定し、測定結果として10ボルトを得た。
【0042】
手順P3において、制御電流IAとして、第2の初期値50マイクロアンペアを流し、電圧検出回路VDET1の電圧を測定し、測定結果として40ボルトを得た。
【0043】
ここで、端子T3及びT4の電位差V34を20ボルトに設定したいとすると、手順P4において、上記(3)式に上述した各種の具体的な値を代入して演算することにより、その電位差V34を達成する制御電流値として150マイクロアンペアが得られ、この制御電流を電流源I1及びI2に流す。
【0044】
手順P5において、スイッチSW1及びSW2をオンとすることにより、設定された電位差20ボルトを被試験回路に印加する。
【0045】
ここで、電源V2の−50ボルトが変動したり、抵抗器R1、R2の100キロオームが変動しても、上記の手順P1〜P5を踏めば、電位差は正確に20ボルトにすることができる。
【0046】
(A−3)第1の実施形態の効果
上述した第1の実施形態の試験回路によれば、被試験回路に印加する電圧を、電源電圧に依存せずに設定することができる。また、当該試験回路の電源電圧が、被試験回路にそのまま印加することはなく、被試験回路が誤作動や誤起動することを防止でき、また、被試験回路での消費電力も抑えることをできる。
【0047】
ここで、被試験回路に印加する電圧を電源電圧より小さく抑えるための抵抗器R1、R2の絶対精度が悪い場合でも、被試験回路に印加する電圧を正確に設定することができる。また、電圧検出回路VDET1が有限のインピーダンスを持っていたとしても、被試験回路に印加する電圧の精度を下げることはない。
【0048】
さらに、抵抗値R1、R2を等しくした場合には、被試験回路との接続端子T1及びT2からこの試験回路を見たインピーダンスはバランスが取れており、被試験回路に誘導する同相信号成分の影響を受けにくい。
【0049】
(B)第2の実施形態
次に、本発明による試験回路の第2の実施形態を図面を参照しながら説明する。
【0050】
(B−1)第2の実施形態の構成
図3は、第2の実施形態の試験回路1Bの構成を示す回路図であり、第1の実施形態に係る図1との同一、対応部分には同一符号を付して示している。なお、図3は、被試験回路(被試験対象物)は省略して示している。
【0051】
図3及び図1の比較から明らかなように、第2の実施形態の試験回路1Bは、第1の実施形態の試験回路1Aに対し、3個のスイッチSW3、SW4及びSW5を追加したものである。
【0052】
スイッチSW4は、端子T1及びT4間に直列に介挿されており、端子T1及びT4間の接続及び切断を切り替えるためのものである。また、スイッチSW3は、端子T2及びT3間に直列に介挿されており、端子T2及びT3間の接続及び切断を切り替えるためのものである。
【0053】
スイッチSW5は、抵抗器R1に並列に接続されているものであり、そのオン時に抵抗器R1を短絡し、端子T3の電位を、電源V1の電位(地気)にするためのものである。
【0054】
これら新たに追加されたスイッチSW3〜SW5としても、機械的スイッチ、電磁リレー、トランジスタスイッチ、MOSスイッチ、フォトカプラ、サイリスタスイッチ等、いずれも適用可能である。
【0055】
(B−2)第2の実施形態の動作
次に、図3に示した第2の実施形態の試験回路1Bの動作を説明する。
【0056】
図3において、スイッチSW1〜SW4をオフとし、スイッチSW5をオンとする。このときには、抵抗器R1が短絡されているので、端子T3の電位は電源V1の電位(地気)となり、端子T4の電位VT4は、次の(4)式に示すようになる。
【0057】
VT4=V2+R2×I1 …(4)
この状態において、スイッチSW2をオンにすると、被試験回路の一方のラインが、端子T2及びスイッチSW2を経て端子T4に接続され、電圧検出回路VDET1の検出電圧に基づいて、端子T2と地気との間の抵抗分を測定でき、又は、端子T2に被試験回路から印加される対地外来電圧を測定できる。
【0058】
ここで、電源電圧(V1−V2)及び抵抗値R2が、温度や経年変化や製造ばらつきなどで変化しても、図4に示すような校正手順で制御することにより、端子T4の電位VT4を、測定開始時における正確な電位に設定することができる。
【0059】
手順P11:スイッチSW1〜SW4をオフ、SW5をオンにする。
【0060】
手順P12:制御電流源I1の制御電流I1として第1の初期値I11を流し、その際の電圧検出回路VDET1の電圧VI11を測定する。
【0061】
手順P13:制御電流源I1の制御電流I1として第2の初期値I12を流し、その際の電圧検出回路VDET1の電圧VI12を測定する。
【0062】
手順P14:端子T4の電位を所望する値VT4とするための制御電流源I1の制御電流値I1を、次の(5)式により求め、制御電流源I1にその制御電流I1を流す。
【0063】
I1=(VI11−VT4)×(I12−I11)
/(VI11−VI12)+I11 …(5)
手順P15:スイッチSW2をオンすることにより、設定された端子T4の電位VT4を被試験回路への端子T2に印加する。
【0064】
上記(5)式の演算は、電流源I1の電流と、端子T4の電位、すなわち電圧検出回路VDET1の検出値とが線形であるとみなせることに基づいている(内挿あるいは外挿演算を行っている)。
【0065】
なお、制御電流I1について、3個以上の初期値を変え、電圧検出回路VDET1の測定値を得て、回帰直線又は回帰曲線を得て、端子T4の電位を所望する値VT4とするための制御電流値I1を定めるようにしても良い。
【0066】
また、電位VT4を設定するための上記校正手順は、必要とする精度に対し、電源電圧や抵抗値の変動が許容できる場合には、測定ごとに行う必要はない。
【0067】
上記では、電圧検出回路VDET1のインピーダンスが無限大として説明したが、有限のインピーダンスを持っている場合でも同様の手順を実行でき、上記の(5)式をそのまま適用することができる。
【0068】
上述したように、スイッチSW2をオンして、被試験回路(の一方のライン)を端子T2及びスイッチSW2を介して端子T4に接続した場合には、以下の特性を測定又は検出することができる。
【0069】
端子T2と地気との間に抵抗分がある場合には、上記電位VT4から上昇することが電圧検出回路VDET1で検出される。
【0070】
また、端子T2に被試験回路から対地外来電圧が印加される場合には、上記電位VT4を基準として、電位が変化することが電圧検出回路VDET1で検出される。
【0071】
なお、スイッチSW1〜SW4がオフ、スイッチSW5がオンしている状態において、スイッチSW4をオンにすると、被試験回路の他方のラインが、端子T1及びスイッチSW4を経て端子T4に接続され、電圧検出回路VDET1の検出電圧に基づいて、端子T1と地気との間の抵抗分を測定でき、又は、端子T1に被試験回路から印加される対地外来電圧を測定できる。
【0072】
(B−3)第2の実施形態の効果
第2の実施形態によっても、第1の実施形態と同様な効果を奏することができる。
【0073】
第2の実施形態によれば、さらに、試験回路が被試験回路の一方のラインに印加する電圧を、電源電圧に依存せずに設定することができる。また、回路を構成する抵抗器R2の絶対精度が悪い場合でも、正確に端子VT4の電位を設定することができる。さらにまた、電圧検出回路VDET1が有限のインピーダンスを持っていても、被試験回路の一方のラインに係る特性の測定、検出精度を低下させることはない。
【0074】
(B−4)第2の実施形態の変形実施形態
第1の実施形態で説明した測定を実行しなくても良いものであれば、抵抗器R1、スイッチSW5及び制御電流源I2を省略し、端子T3を電源V1に直接接続しても良い。
【0075】
また、上記では、電源V1が大地電位である場合を示したが、低電位側の電源V2が大地電位である場合には、抵抗器R2に並列にスイッチSW5を設けて、上述と同様な測定動作を実行すれば良い。
【0076】
(C)第3の実施形態
次に、本発明による試験回路の第3の実施形態を図面を参照しながら説明する。
【0077】
(C−1)第3の実施形態の構成
図5は、第3の実施形態の試験回路1Cの構成を示す回路図であり、第2の実施形態に係る図3との同一、対応部分には同一符号を付して示している。なお、図5は、被試験回路(被試験対象物)は省略して示している。
【0078】
図5及び図3の比較から明らかなように、第3の実施形態の試験回路1Cは、第2の実施形態の試験回路1Bに対し、抵抗器R3及びスイッチSW7を追加したものである。
【0079】
抵抗器R3及びスイッチSW7は直列回路を構成しており、この直列回路が電圧検出回路VDET1に並列に接続されている。従って、スイッチSW7がオンしている際には、抵抗器R3が電圧検出回路VDET1に並列に接続される。
【0080】
スイッチSW7としても、機械的スイッチ、電磁リレー、トランジスタスイッチ、MOSスイッチ、フォトカプラ、サイリスタスイッチ等、いずれも適用可能である。
【0081】
(C−2)第3の実施形態の動作
次に、図5に示した第3の実施形態の試験回路1Cの動作を説明する。
【0082】
この第3の実施形態の試験回路1Cでは、被試験回路の対地抵抗が抵抗器R3の抵抗値より大きいか小さいかを判定する機能をも有する。以下、かかる判定機能にかかる手順を、図6をも参照しながら説明する。
【0083】
手順P21:スイッチSW5をオン、スイッチSW1〜SW4、SW7をオフとする。
【0084】
手順P22:スイッチSW7をオンとし、電圧検出回路VDET1で電圧VR3を測定し、記録する。この記録測定値は、抵抗器R3の両端での電圧になっており、抵抗器R3の一端の電位は地気になっている。
【0085】
手順P23:スイッチSW7をオフとし、抵抗器R3を電圧検出回路VDET1の測定経路から切り離す。
【0086】
手順P24:スイッチSW2をオンとし、端子T2を端子T4に接続させ、電圧検出回路VDET1で電圧を測定する。測定値を等時間間隔で上記記録測定値VR3と比較する。比較結果が、記録測定値VR3より大きい回数と、小さい回数をそれぞれ計数する。
【0087】
手順P25:ある一定期間測定した段階で、言い換えると、所定回数比較したら、記録測定値VR3より大きい回数と小さい回数のどちらが多いか判定する。記録測定値VR3より大きい回数が多いならば、端子T2の対地抵抗は抵抗器R3の抵抗より大きいと判定し、逆ならば、対地抵抗は抵抗器R3の抵抗より小さいと判定する。
【0088】
なお、上記説明では、被試験回路の端子T2の対地抵抗が基準抵抗(R3)より大きいか否かを判定する場合を示したが、上述した手順P24でオンするスイッチをスイッチSW2からスイッチSW4に置き換えると、被試験回路の端子T1の対地抵抗が基準抵抗(R3)より大きいか否かを判定することができる。
【0089】
(C−3)第3の実施形態の効果
第3の実施形態によっても、第2の実施形態と同様な効果を奏することができる。
【0090】
また、電源電圧や抵抗器R1、R2の精度が悪い場合でも、抵抗器R3の精度が十分あれば、正確な比較判定ができる。特に、被試験回路に交流信号の誘導などのために交流成分が重畳されている場合には、上記測定期間として誘導交流信号の周期の倍数を選ぶことにより、交流成分の影響を受けずに測定を行うことができる。
【0091】
(D)第4の実施形態
次に、本発明による試験回路の第4の実施形態を図面を参照しながら説明する。
【0092】
(D−1)第4の実施形態の構成
図7は、第4の実施形態の試験回路1Dの構成を示す回路図であり、第1の実施形態に係る図1との同一、対応部分には同一符号を付して示している。なお、図7は、被試験回路(被試験対象物)は省略して示している。
【0093】
図7及び図1の比較から明らかなように、第4の実施形態の試験回路1Dは、第1の実施形態の試験回路1Aに対し、スイッチSW3、SW4及びSW6を追加したものである。
【0094】
第2の実施形態の場合と同様に、スイッチSW3は、端子T1及びT4間に直列に介挿されており、端子T1及びT4間の接続及び切断を切り替えるためのものであり、また、スイッチSW4は、端子T2及びT3間に直列に介挿されており、端子T2及びT3間の接続及び切断を切り替えるためのものである。
【0095】
スイッチSW6は、電圧検出回路VDET1に並列に接続されており、被試験回路への電圧の印加、停止を制御するために設けられている。
【0096】
スイッチSW3、SW4及びSW6としても、機械的スイッチ、電磁リレー、トランジスタスイッチ、MOSスイッチ、フォトカプラ、サイリスタスイッチ等、いずれも適用可能である。
【0097】
(D−2)第4の実施形態の動作
次に、図7に示した第4の実施形態の試験回路1Dの動作を説明する。
【0098】
被試験回路に電圧を印加し、スイッチによる短絡、開放後の電圧上昇を観測することにより、被試験回路の静電容量を測定することができる(上述した従来技術文献参考)。
【0099】
第4の実施形態の試験回路1Dは、このような測定機能に対応できるものであり、すなわち、被試験回路の端子T1及びT2間の静電容量あるいは時定数を測定することができる。以下、図8を参照しながら、測定手順を説明する。
【0100】
手順P31:スイッチSW1〜SW4、SW6をオフとし、第1の実施形態で説明した手順に従って、端子T3及びT4間に電位差V34を設定する。
【0101】
手順P32:スイッチSW1及びSW2をオンとし、端子T1及びT2間に電圧V34を印加する。この電圧印加により、被試験回路に静電容量があれば、被試験回路の端子T1及びT2間のその静電容量が電圧V34まで充電される。
【0102】
手順P33:スイッチSW6を一定時間だけオンとする。これにより、端子T3及びT4間は短絡されて電圧はゼロとなり、被試験回路の静電容量の電荷は端子T1、スイッチSW1、SW6、SW2、端子T2を通って電流として流れ、放電される。
【0103】
手順P34:スイッチSW6をオフとし、電圧検出回路VDET1により、スイッチSW6がオフした後の電圧変化を測定する。
【0104】
ここで、被試験回路に静電容量がない場合には、電圧検出回路VDET1の検出電位は急激に上昇して設定電圧V34となる。これに対して、被試験回路に静電容量がある場合には、静電容量によって定まる時定数に従って、電圧検出回路VDET1の検出電位は上昇し、その上昇は緩慢である。このようにして、被試験回路の静電容量の有無や、時定数を観測することができる。
【0105】
なお、上記の説明では、被試験回路の静電容量を検出するためのスイッチSW6を設けたものを示したが、スイッチSW3及びSW4の片方あるいは両方を、スイッチSW6と同様にみなしてオンオフ制御することによっても(スイッチSW6を省略)、被試験回路の静電容量特性を測定することができる。
【0106】
(D−3)第4の実施形態の効果
第4の実施形態によっても、第1の実施形態と同様な効果を奏することができる。
【0107】
また、スイッチSW6をオンオフ制御しながら、被試験回路に印加した電圧の変化を観測することを通じて、被試験回路の静電容量特性を測定することができる。
【0108】
(E)第5の実施形態
次に、本発明による試験回路の第5の実施形態を図面を参照しながら説明する。
【0109】
(E−1)第5の実施形態の構成
図9は、第5の実施形態の試験回路1Eの構成を示す回路図であり、第1の実施形態に係る図1との同一、対応部分には同一符号を付して示している。なお、図9は、被試験回路(被試験対象物)は省略して示している。
【0110】
図9及び図1の比較から明らかなように、第5の実施形態の試験回路1Eは、第1の実施形態の試験回路1Aに対し、スイッチSW6が追加されており、また、電圧検出回路VDET1に代えて抵抗器R4が設けられ、さらに、端子T1及びT2間の電圧を直接検出する電圧検出回路VDET2が設けられたものである。
【0111】
抵抗器R4は、抵抗器R1、R2、制御電流源I1、I2などと共に、端子T3及びT4間の電位差を規定するものである。
【0112】
スイッチSW6は、オン時に抵抗器R4を短絡させるものであり、機械的スイッチ、電磁リレー、トランジスタスイッチ、MOSスイッチ、フォトカプラ、サイリスタスイッチ等、いずれも適用可能である。
【0113】
電圧検出回路VDET2は、端子T1及びT2間の電圧を直接検出するものであり、第1〜第4の実施形態に係る電圧検出回路VDET1と同様に、演算増幅器と抵抗器とで構成したものや、カレントミラー回路と抵抗器とで構成したものなど既存のものを適用することができる。
【0114】
(E−2)第5の実施形態の動作
次に、図9に示した第5の実施形態の試験回路1Eの動作を説明する。
【0115】
被試験回路に電圧を印加し、スイッチによる短絡、開放後の電圧上昇を観測することにより、被試験回路の静電容量特性を測定することができる(上述した従来技術文献参考)。
【0116】
第5の実施形態の試験回路1Eも、このような測定機能に対応できるものであり、すなわち、被試験回路の端子T1及びT2間の静電容量あるいは時定数を測定することができる。以下、図10を参照しながら、測定手順を説明する。
【0117】
手順P41:スイッチSW1、SW2及びSW6をオフとする。電源V1、V2間の電位差、抵抗器R1、R2、R4の抵抗値、制御電流源I1、I2の電流値によって、端子T3、T4の電位(端子T3及びT4間の電位差)が決定される。抵抗器R4の抵抗値を、第1の実施形態の電圧検出回路VDET1のインピーダンスと考えれば、第1の実施形態で説明した手順に従って、端子T3及びT4間の電位差を所望するものに設定することができる。
【0118】
手順P42:スイッチSW1及びSW2をオンとする。これにより、端子T1及びT2間に端子T3及びT4間の電圧(電位差)が印加され、被試験回路の端子T1及びT2間の静電容量が充電される。電圧検出回路VDET2によって、充電終了時の電圧を測定することができる。
【0119】
手順P43:スイッチSW6を一定時間だけオンとする。これにより、端子T3及びT4間は短絡されて電圧は0となり、被試験回路の静電容量の電荷は端子T1、スイッチSW1、SW6、SW2、端子T2を通って電流として流れ、放電される。なお、電圧検出回路VDET2では、電位差0が観測される。
【0120】
手順P44:スイッチSW1及びSW2をオフとし、その後の電圧変化を電圧検出回路VDET2により測定する。
【0121】
ここで、被試験回路に静電容量がない場合には、電圧検出回路VDET2の検出電位は0のままである。また、被試験回路に静電容量があり、かつ、それが構成する時定数が、スイッチSW6の上述したオン時間より小さい場合には、静電容量には残留電荷はなく、電圧検出回路VDET2の検出電位は0のままである。さらに、被試験回路に静電容量があり、かつ、それが構成する時定数が、スイッチSW6の上述したオン時間より大きい場合には、静電容量に残留電荷があるので、電圧検出回路VDET2によって電位の上昇が検出される。
【0122】
以上のようにして、被試験回路の線間に容量があり、かつ、その時定数がある範囲にあることを判定することができる。
【0123】
(E−3)第5の実施形態の効果
第5の実施形態によっても、スイッチSW1、SW2、SW6をオンオフ制御しながら、被試験回路に印加した電圧の変化を観測することを通じて、被試験回路の静電容量特性を測定することができる。
【0124】
ここで、抵抗器R4を利用しているが、試験回路が被試験回路に印加する電圧を、電源電圧に依存せずに設定することができている。
【0125】
また、電圧検出回路VDET2が測定を行っている期間は、電圧検出回路VDET2が、試験回路の電源から切り離されているために、測定に外乱の影響を受け難い。
【0126】
(F)第6の実施形態
次に、本発明による試験回路の第6の実施形態を図面を参照しながら説明する。
【0127】
(F−1)第6の実施形態の構成
図11は、第6の実施形態の試験回路1Fの構成を示す回路図であり、既述した各実施形態に係る図1、図3、図5、図7、図9との同一、対応部分には同一符号を付して示している。なお、図11は、被試験回路(被試験対象物)は省略して示している。
【0128】
第6の実施形態の試験回路1Fは、既述した第1〜第5の実施形態の構成を融合した構成を有している。なお、第5の実施形態の抵抗器R4は、他の構成要素により、端子T3及びT4間の電位差を設定し得るため、省略されている。
【0129】
(F−2)第6の実施形態の動作
第6の実施形態の試験回路1Fにおいて、被試験回路に印加する電圧の設定動作は、上述した第1の実施形態と同様である。
【0130】
また、被試験回路への外来電圧の測定や、被試験回路の各ラインの対地抵抗の測定動作などは、上述した第1の実施形態と同様である。
【0131】
さらに、被試験回路の絶縁抵抗の測定動作などは、上述した第1、第2、第3の実施形態と同様である。
【0132】
さらにまた、被試験回路の静電容量(線間容量)やそれに係る時定数の測定動作などは、上述した第4や第5の実施形態と同様である。
【0133】
(F−3)第6の実施形態の効果
第6の実施形態によれば、試験回路が被試験回路に印加する電圧を、電源電圧に依存せずに設定することができる。
【0134】
また、第6の実施形態によれば、外来電圧の測定、絶縁抵抗の測定、線間容量・時定数の測定などを同一の試験回路で容易に実現することができる。
【0135】
(G)他の実施形態
本発明の試験回路は、電子交換機の加入者回路、ディジタル加入者線伝送システムの局内回線終端回路などに用いるのに好適であるが、通信装置に限らず、測定装置一般に適用可能である。
【0136】
試験回路への電源V1及びV2の電位や極性は、上述した各実施形態のものに限定されず、変更可能である。
【0137】
また、電圧検出回路VDET1やVDET2の出力は、演算増幅器やカレントミラー回路で構成される信号演算回路やフィルタ回路に入力するようにしても良く、また、アナログ/デジタル変換を行ってデジタル演算回路に入力するようにしても良い。
【0138】
さらに、制御電流源I1、I2の電流制御は、デジタル制御回路からデジタル/アナログ変換回路を経て制御するようにしても良い。この場合には、上述した演算式の数値演算を、デジタル演算により行うことができる。なお、デジタル演算によらず、アナログ信号のまま演算増幅器あるいはカレントミラー回路などで構成される回路で演算するようにしても良い。
【0139】
さらにまた、上記第6の実施形態は、第1〜第5の実施形態を全て融合したものであったが、第1〜第5の実施形態の技術思想を任意に組合せて試験回路を構成するようにしても良い。
【0140】
また、上記各実施形態の校正手順や測定手順は、試験制御回路などのシステム要素が自動的に行っても良く、その全て又は一部の手順をオペレータが行っても良い。
【0141】
なお、特許請求の範囲の記述において、「第1、第2、…」の表現を用いているが、これは各実施形態との対応を理解し易くしたためである。しかし、実施形態との絶対的な対応関係があるものではない。例えば、試験回路への電源V1及びV2の電位や極性が実施形態のものと変化した場合には、特許請求の範囲の「第1、第2、…」の表現は、変化した実施形態とは対応しなくなる。
【0142】
【発明の効果】
以上のように、本発明の試験回路によれば、2端子対の被試験回路に接続されている、第1の端子及び第2の端子に対し、電位差設定手段によって、当該試験回路への第1の電源及び第2の電源間の電位差より小さく可変設定した電位差を印加するようにしたので、試験項目によらず、被試験対象回路の誤作動や誤起動を防止でき、試験時の消費電力を削減することができる。
【図面の簡単な説明】
【図1】第1の実施形態の試験回路の構成を示す回路図である。
【図2】第1の実施形態の端子T3及びT4間の電位差の校正手順を示す説明図である。
【図3】第2の実施形態の試験回路の構成を示す回路図である。
【図4】第2の実施形態の被試験回路の対地外来電圧などの測定手順を示す説明図である。
【図5】第3の実施形態の試験回路の構成を示す回路図である。
【図6】第3の実施形態の被試験回路の対地抵抗の基準抵抗に対する大小関係の測定手順を示す説明図である。
【図7】第4の実施形態の試験回路の構成を示す回路図である。
【図8】第4の実施形態の被試験回路の静電容量(線間容量)特性の測定手順を示す説明図である。
【図9】第5の実施形態の試験回路の構成を示す回路図である。
【図10】第5の実施形態の被試験回路の静電容量(線間容量)特性の測定手順を示す説明図である。
【図11】第6の実施形態の試験回路の構成を示す回路図である。
【符号の説明】
1A〜1F…試験回路、
VDET1、VDET2…電圧検出回路、
I1、I2…制御電流源、
R1〜R4…抵抗器(その抵抗値)、
SW1〜SW7…スイッチ、
V1、V2…試験回路への電源、
T1、T2…被試験回路との接続端子、
T3、T4…被試験回路への印加電圧の規定用端子。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a test circuit for measuring the electrical characteristics of a two-terminal pair circuit, and is suitable for application to, for example, a test circuit for a transmission line or a subscriber line.
[0002]
[Prior art]
Prior art documents: Oikawa et al., “New Simple Media Testing Method Using Subscriber Circuit”, IEICE Transactions BI Vol. J80-BI No. 4 pp. 161-168 April 1997
In order for telecommunications carriers to provide communication services, it is necessary to test the status of transmission lines, subscriber lines and terminal devices connected to them in order to isolate problems at the time of failure and to confirm normality. It is.
[0003]
The prior art document shows a test circuit for this purpose.
[0004]
What should be tested includes external voltage, insulation resistance, and capacitance between wires (time constant). As shown in FIG. 4, FIG. 8, and FIG. The test circuit was configured with resistors and switches, and the voltage was monitored for testing. The test object is a circuit having two terminals, and measures the characteristics of an electric circuit formed between the two terminals and between each terminal and the ground. The final purpose is to determine a normal state or an abnormal state from a measurement result by providing a certain reference value.
[0005]
(1) External voltage
Measure the voltage generated at the two terminals of the object under test with reference to the ground. There are a DC voltage and an AC voltage. In the case of an AC voltage, there is also voltage generation due to capacitive coupling. An abnormal condition is determined when the voltage is above a certain reference voltage.
[0006]
(2) Insulation resistance
The resistance between the two terminals of the object to be tested and between each terminal and the ground is measured. Each is determined to be in an abnormal state when it is below a certain reference resistance (for example, several hundred kilohms).
[0007]
(3) Line capacitance (time constant)
The presence or absence of capacitance between the two terminals of the test object and the time constant formed by the capacitance and resistance are measured. A line disconnection abnormality is determined, or the type of a device such as a terminal connected to the line is determined.
[0008]
[Problems to be solved by the invention]
In the circuit of the prior art document, the same voltage as the power source of the test circuit may be applied to the test object. For example, in FIGS. 8 and 11 of the prior art document, when the resistance between the two terminal pairs of the test object is large (for example, 1 megaohm), the voltage almost the same as the power supply of the test circuit is 2 of the test object. Applied between terminal pair.
[0009]
Depending on the operating voltage of the object under test, there is a risk that the object under test may malfunction or start up when the same voltage as the power supply of the test circuit is applied. Power consumption becomes large.
[0010]
Therefore, there is a demand for a test circuit that can prevent malfunction and erroneous start of an object to be tested and reduce power consumption during testing.
[0011]
[Means for Solving the Problems]
A first aspect of the present invention is a test circuit for testing electrical characteristics of a circuit under test of a two-terminal pair connected to a first terminal and a second terminal. (1) A third terminal and a fourth terminal A first voltage detection circuit for measuring a potential difference between the first terminal and (2) between the third terminal and the first terminal.A first switch provided in theBetween the fourth terminal and the second terminalAnd a second switch provided onAn inter-terminal connection control means; (3) a first resistor connected between the first power source and the third terminal; and a second power source and the fourth terminal. A second resistor, a first current source connected to the fourth terminal, and a second current source connected to the third terminal.,The potential difference between the third terminal and the fourth terminal is smaller than the potential difference between the first power supply and the second power supply to the test circuit.DesiredAnd a potential difference setting means for variably setting the value, (4)The potential difference setting means includes the first and second terminals in a state where the inter-terminal connection control means blocks the first terminal and the second terminal from the third terminal and the fourth terminal. The current value of the second current source is set to the first initial value IA1, the detection voltage VIA1 by the first voltage detection circuit at that time is taken in, and the current values of the first and second current sources are set to the second value The initial value IA2 is set, and the detected voltage VIA2 by the first voltage detection circuit at that time is taken in, and the current values IA of the first and second current sources in the first type test are determined according to the equation (A). To set the desired value V34 in the first type of test, (5)Between the third terminal and the fourth terminal set by the potential difference setting meansDesired value V34Applying a potential difference to the first terminal and the second terminal via the inter-terminal connection control means, the circuit under testRun the first type of test onIt is characterized by doing.
IA = (VIA1-V34) × (IA2-IA1)
/ (VIA1-VIA2) + IA1 ... (A)
[0012]
A second aspect of the present invention is a test circuit for testing electrical characteristics of a circuit under test of a two-terminal pair connected to a first terminal and a second terminal. (1) A third terminal and a fourth terminal A first voltage detection circuit that measures a potential difference between the first terminal and the second terminal side, and the third terminal and the fourth terminal side. Inter-terminal connection control means that can be cut off, (3) a second resistor connected between the second power source and the fourth terminal, and a first current source connected to the fourth terminal (4) The inter-terminal connection control means disconnects the first terminal and the second terminal from the third terminal and the fourth terminal.,The potential of the third terminal is changed to the potential of the first power supply to the test circuit.In this state, the current value of the first current source is set to one initial value I11, the detection voltage VI11 by the first voltage detection circuit at that time is taken in, and the current value of the first current source is Is taken as the other initial value I12, and the detected voltage VI12 by the first voltage detection circuit at that time is taken in, the current value I1 of the first current source at the time of the test is determined according to the equation (C), (5) The potential difference setting means sets the current value of the first current source to the current value I1, thereby setting the potential of the fourth terminal to the third terminal having the same potential as the potential of the first power source. Is set to a potential difference VT4 that is smaller than the potential difference between the first power supply and the second power supply to the test circuit, and the fourth terminal is connected to the first or second terminal by the inter-terminal connection control means. Connected to
I1 = (VI11−VT4) × (I12−I11)
/ (VI11-VI12) + I11 ... (C)
[0014]
DETAILED DESCRIPTION OF THE INVENTION
(A) First embodiment
Hereinafter, a first embodiment of a test circuit according to the present invention will be described with reference to the drawings.
[0015]
(A-1) Configuration of the first embodiment
FIG. 1 is a circuit diagram showing a configuration of a
[0016]
In FIG. 1, a circuit under test (not shown) is connected to the
[0017]
For example, the power sources V1 (FIG. 1 shows that the voltage V1 is zero) and V2 defined by a direct current power source DC or the like supply a test operation power source to the
[0018]
The voltage detection circuit VDET1 is provided for measuring the voltage between the two terminal pairs of the circuit under test, and is connected between the terminals T3 and T4. The voltage detection circuit VDET1 has a very high impedance and is preferably considered to be infinite. As such a voltage detection circuit VDET1, an existing one such as one constituted by an operational amplifier and a resistor or one constituted by a current mirror circuit and a resistor can be applied.
[0019]
A resistor R1 is connected between one power supply V1 and the terminal T3, and a resistor R2 is connected between the other power supply V2 and the terminal T4.
[0020]
A control current source I1 is connected between one power source V1 and the terminal T4, and a control current source I2 is connected between the terminal T3 and the other power source V2. Each of the control current sources I1 and I2 is a variable constant current source, and can control a constant current to flow from the outside. As such control current sources (constant current sources) I1 and I2, those configured using bipolar transistors or FETs can be applied.
[0021]
Further, a switch SW1 is connected in series between the terminal T1 and the terminal T3, and a switch SW2 is connected in series between the terminal T2 and the terminal T4. As these switches SW1 and SW2, any of a mechanical switch, an electromagnetic relay, a transistor switch, a MOS switch, a photocoupler, a thyristor switch, and the like can be applied.
[0022]
(A-2) Operation of the first embodiment
Next, the operation of the
[0023]
Assuming that the impedance of the voltage detection circuit VDET1 is infinite, the potential difference V34 between the terminals T3 and T4 when the two switches SW1 and SW2 are off can be expressed by the following equation (1).
[0024]
V34 = (V1−R1 × I2) − (V2 + R2 × I1) (1)
Here, for the sake of simplicity, when the resistance values of the resistors R1 and R2 are equal, R1 = R2 = RA, the current values of the control current sources I1 and I2 are equal, and I1 = I2 = IA, (1) From the equation, the potential difference V34 between the terminals T3 and T4 can be expressed by equation (2).
[0025]
V34 = (V1-V2) -2 * RA * IA (2)
From this equation (2), it can be seen that the potential difference V34 between the terminals T3 and T4 can be controlled by controlling the current IA. Then, by turning on the switches SW1 and SW2, the controlled voltage V34 can be applied to the terminals T1 and T2 connected to the circuit under test.
[0026]
For example, if the circuit under test has a resistance component between the terminals T1 and T2, a current flows between the terminals T1 and T2 via the circuit under test, the detection voltage of the voltage detection circuit VDET1 becomes low, and the circuit under test Can be measured.
[0027]
It can be seen from the equation (2) that the potential difference V34 between the terminals T3 and T4 can also be controlled by controlling the resistance value RA, and the potential difference V34 is controlled by controlling the resistance value RA. May be. Further, it can be seen from the equation (2) that the potential difference V34 between the terminals T3 and T4 can also be controlled by controlling the resistance value RA and the control current value IA, and the resistance value RA and the control current value IA are controlled. Thus, the potential difference V34 may be controlled.
[0028]
In the first embodiment, the control current IA is controlled for ease of external control.
[0029]
Here, even if the power supply voltage (V1-V2) and the resistance value RA change due to temperature, secular change, manufacturing variation, etc., the both ends of the voltage detection circuit VDET1 are controlled by the calibration procedure as shown in FIG. The potential difference V34 between the terminals T3 and T4 can be set accurately.
[0030]
Procedure P1: Both switches SW1 and SW2 are turned off, and the circuit under test side is disconnected.
[0031]
Procedure P2: The first initial value IA1 is passed through the control current sources I1 and I2 as the control current IA, and the voltage VIA1 of the voltage detection circuit VDET1 at that time is measured.
[0032]
Procedure P3: The second initial value IA2 is passed as the control current IA to the control current sources I1 and I2, and the voltage VIA2 of the voltage detection circuit VDET1 at that time is measured.
[0033]
Procedure P4: A control current value IA for setting the potential difference between the terminals T3 and T4 to a desired value V34 is obtained by the following equation (3), and the control current IA is supplied to the control current sources I1 and I2.
[0034]
IA = (VIA1-V34) × (IA2-IA1)
/ (VIA1-VIA2) + IA1 (3)
Procedure P5: The set potential difference V34 is applied to the circuit under test by turning on the switches SW1 and SW2.
[0035]
The calculation of the above equation (3) is based on the fact that the currents of the current sources I1 and I2 and the potential difference between the terminals T3 and T4, that is, the detection value of the voltage detection circuit VDET1 can be regarded as linear (interpolation or Extrapolation).
[0036]
For the control current, three or more initial values are changed, the measured value of the voltage detection circuit VDET1 is obtained, the regression line or regression curve is obtained, and the potential difference between the terminals T3 and T4 is set to the desired value V34. The control current value IA may be determined.
[0037]
In the above description, the impedance of the voltage detection circuit VDET1 has been described as being infinite. However, the same procedure can be executed even when the voltage detection circuit VDET1 has a finite impedance, and the above expression (3) can be applied as it is.
[0038]
Further, in the above description, the resistance values of the resistors R1 and R2 are equal and the control currents of the control current sources I1 and I2 are equal. However, they may be different. For example, only the current of one control current source I1 or I2 may be controlled to set the desired potential difference V34 between the terminals T3 and T4.
[0039]
Hereinafter, a specific example of setting the control current IA will be described with numerical values.
[0040]
The power supply V1 is 0 volts, the power supply V2 is -50 volts, and the resistance values of the resistors R1 and R2 are 100 kilohms.
[0041]
After executing the procedure P1 for turning off the switches SW1 and SW2, in the procedure P2, the first initial value 200 microamperes is passed as the control current IA, the voltage of the voltage detection circuit VDET1 is measured, and the measurement result is 10 volts. Got.
[0042]
In procedure P3, a second initial value of 50 microamperes was passed as the control current IA, the voltage of the voltage detection circuit VDET1 was measured, and a measurement result of 40 volts was obtained.
[0043]
Here, if it is desired to set the potential difference V34 between the terminals T3 and T4 to 20 volts, the potential difference V34 is calculated by substituting the various specific values described above into the equation (3) in the procedure P4. A control current value of 150 microamperes is achieved and this control current is passed through the current sources I1 and I2.
[0044]
In step P5, the switches SW1 and SW2 are turned on to apply the set potential difference of 20 volts to the circuit under test.
[0045]
Here, even if −50 volts of the power supply V2 fluctuates or 100 kilohms of the resistors R1 and R2 fluctuate, the potential difference can be accurately set to 20 volts by following the above steps P1 to P5.
[0046]
(A-3) Effects of the first embodiment
According to the test circuit of the first embodiment described above, the voltage applied to the circuit under test can be set without depending on the power supply voltage. Further, the power supply voltage of the test circuit is not applied to the circuit under test as it is, so that the circuit under test can be prevented from malfunctioning or erroneously activated, and power consumption in the circuit under test can also be suppressed. .
[0047]
Here, even when the absolute accuracy of the resistors R1 and R2 for keeping the voltage applied to the circuit under test smaller than the power supply voltage is poor, the voltage applied to the circuit under test can be set accurately. Even if the voltage detection circuit VDET1 has a finite impedance, the accuracy of the voltage applied to the circuit under test is not lowered.
[0048]
Further, when the resistance values R1 and R2 are made equal, the impedance of the test circuit viewed from the connection terminals T1 and T2 with the circuit under test is balanced, and the in-phase signal component induced to the circuit under test is Not easily affected.
[0049]
(B) Second embodiment
Next, a second embodiment of the test circuit according to the present invention will be described with reference to the drawings.
[0050]
(B-1) Configuration of the second embodiment
FIG. 3 is a circuit diagram showing the configuration of the
[0051]
As is clear from the comparison between FIG. 3 and FIG. 1, the
[0052]
switchSW4Is inserted in series between the terminals T1 and T4, and is for switching connection and disconnection between the terminals T1 and T4. Also switchSW3Is inserted in series between the terminals T2 and T3, and is for switching connection and disconnection between the terminals T2 and T3.
[0053]
The switch SW5 is connected in parallel to the resistor R1, and when the switch SW5 is turned on, the resistor R1 is short-circuited, and the potential of the terminal T3 is set to the potential of the power source V1 (ground).
[0054]
As these newly added switches SW3 to SW5, any of mechanical switches, electromagnetic relays, transistor switches, MOS switches, photocouplers, thyristor switches, and the like can be applied.
[0055]
(B-2) Operation of the second embodiment
Next, the operation of the
[0056]
In FIG. 3, the switches SW1 to SW4 are turned off and the switch SW5 is turned on. At this time, since the resistor R1 is short-circuited, the potential of the terminal T3 becomes the potential of the power supply V1 (ground), and the potential VT4 of the terminal T4 becomes as shown in the following equation (4).
[0057]
VT4 = V2 + R2 × I1 (4)
In this state, when the switch SW2 is turned on, one line of the circuit under test is connected to the terminal T4 via the terminal T2 and the switch SW2, and the terminal T2 and the ground are connected based on the detection voltage of the voltage detection circuit VDET1. Can be measured, or a ground voltage applied to the terminal T2 from the circuit under test can be measured.
[0058]
Here, even if the power supply voltage (V1-V2) and the resistance value R2 change due to temperature, aging, manufacturing variation, etc., the potential VT4 of the terminal T4 is controlled by controlling with the calibration procedure as shown in FIG. The correct potential at the start of measurement can be set.
[0059]
Procedure P11: Switches SW1 to SW4 are turned off and SW5 is turned on.
[0060]
Procedure P12: The first initial value I11 is passed as the control current I1 of the control current source I1, and the voltage VI11 of the voltage detection circuit VDET1 at that time is measured.
[0061]
Procedure P13: The second initial value I12 is passed as the control current I1 of the control current source I1, and the voltage VI12 of the voltage detection circuit VDET1 at that time is measured.
[0062]
Procedure P14: The control current value I1 of the control current source I1 for setting the potential of the terminal T4 to the desired value VT4 is obtained by the following equation (5), and the control current I1 is supplied to the control current source I1.
[0063]
I1 = (VI11−VT4) × (I12−I11)
/ (VI11−VI12) + I11 (5)
Procedure P15: By turning on the switch SW2, the set potential VT4 of the terminal T4 is applied to the terminal T2 to the circuit under test.
[0064]
The calculation of the above formula (5) is based on the fact that the current of the current source I1 and the potential of the terminal T4, that is, the detection value of the voltage detection circuit VDET1 can be regarded as linear (interpolation or extrapolation is performed). ing).
[0065]
For the control current I1, three or more initial values are changed, a measurement value of the voltage detection circuit VDET1 is obtained, a regression line or a regression curve is obtained, and control for setting the potential at the terminal T4 to a desired value VT4. The current value I1 may be determined.
[0066]
In addition, the above calibration procedure for setting the potential VT4 must be performed for each measurement when fluctuations in the power supply voltage and the resistance value are allowable for the required accuracy.In shortAbsent.
[0067]
In the above description, the voltage detection circuit VDET1 has been described as having an infinite impedance. However, the same procedure can be executed even when the voltage detection circuit VDET1 has a finite impedance, and the above equation (5) can be applied as it is.
[0068]
As described above, when the switch SW2 is turned on and the circuit under test (one line thereof) is connected to the terminal T4 via the terminal T2 and the switch SW2, the following characteristics can be measured or detected. .
[0069]
When there is a resistance component between the terminal T2 and the ground, the voltage detection circuit VDET1 detects that the voltage rises from the potential VT4.
[0070]
When a ground voltage is applied to the terminal T2 from the circuit under test, the voltage detection circuit VDET1 detects that the potential changes with the potential VT4 as a reference.
[0071]
If the switch SW4 is turned on while the switches SW1 to SW4 are turned off and the switch SW5 is turned on, the other line of the circuit under test is connected to the terminal T4 via the terminal T1 and the switch SW4, and voltage detection is performed. Based on the detected voltage of the circuit VDET1, the resistance between the terminal T1 and the ground can be measured, or the external voltage applied to the terminal T1 from the circuit under test can be measured.
[0072]
(B-3) Effects of the second embodiment
According to the second embodiment, the same effect as that of the first embodiment can be obtained.
[0073]
According to the second embodiment, the voltage applied by the test circuit to one line of the circuit under test can be set without depending on the power supply voltage. Even if the absolute accuracy of the resistor R2 constituting the circuit is poor, the potential of the terminal VT4 can be set accurately. Furthermore, even if the voltage detection circuit VDET1 has a finite impedance, the measurement and detection accuracy of characteristics relating to one line of the circuit under test is not reduced.
[0074]
(B-4) Modified embodiment of the second embodiment
If it is not necessary to perform the measurement described in the first embodiment, the resistor R1, the switch SW5, and the control current source I2 may be omitted, and the terminal T3 may be directly connected to the power source V1.
[0075]
In the above, the case where the power source V1 is the ground potential is shown. However, when the power source V2 on the low potential side is the ground potential, the switch SW5 is provided in parallel with the resistor R2, and the same measurement as described above is performed. It is sufficient to execute the operation.
[0076]
(C) Third embodiment
Next, a third embodiment of the test circuit according to the present invention will be described with reference to the drawings.
[0077]
(C-1) Configuration of the third embodiment
FIG. 5 is a circuit diagram showing a configuration of a test circuit 1C according to the third embodiment. The same reference numerals are given to the same and corresponding parts as those in FIG. 3 according to the second embodiment. In FIG. 5, the circuit under test (object to be tested) is omitted.
[0078]
As apparent from the comparison between FIG. 5 and FIG. 3, the test circuit 1C of the third embodiment is obtained by adding a resistor R3 and a switch SW7 to the
[0079]
The resistor R3 and the switch SW7 constitute a series circuit, and this series circuit is connected in parallel to the voltage detection circuit VDET1. Therefore, when the switch SW7 is on, the resistor R3 is connected in parallel to the voltage detection circuit VDET1.
[0080]
As the switch SW7, any of a mechanical switch, an electromagnetic relay, a transistor switch, a MOS switch, a photocoupler, a thyristor switch, and the like can be applied.
[0081]
(C-2) Operation of the third embodiment
Next, the operation of the test circuit 1C according to the third embodiment shown in FIG. 5 will be described.
[0082]
The test circuit 1C of the third embodiment also has a function of determining whether the ground resistance of the circuit under test is larger or smaller than the resistance value of the resistor R3. Hereinafter, the procedure for the determination function will be described with reference to FIG.
[0083]
Procedure P21: The switch SW5 is turned on and the switches SW1 to SW4 and SW7 are turned off.
[0084]
Procedure P22: The switch SW7 is turned on, and the voltage VR3 is measured and recorded by the voltage detection circuit VDET1. The recorded measurement value is a voltage at both ends of the resistor R3, and the potential at one end of the resistor R3 is grounded.
[0085]
Procedure P23: The switch SW7 is turned off, and the resistor R3 is disconnected from the measurement path of the voltage detection circuit VDET1.
[0086]
Procedure P24: The switch SW2 is turned on, the terminal T2 is connected to the terminal T4, and the voltage is measured by the voltage detection circuit VDET1. The measured value is compared with the recorded measured value VR3 at equal time intervals. The number of times that the comparison result is larger than and smaller than the recorded measurement value VR3 is counted.
[0087]
Procedure P25: In a stage where measurement is performed for a certain period, in other words, after a predetermined number of comparisons, it is determined whether the number of times greater or smaller than the recorded measurement value VR3 is greater. If the number of times greater than the recorded measurement value VR3 is large, it is determined that the ground resistance of the terminal T2 is larger than the resistance of the resistor R3, and if the reverse is true, the ground resistance is determined to be smaller than the resistance of the resistor R3.
[0088]
In the above description, the case where it is determined whether or not the ground resistance of the terminal T2 of the circuit under test is larger than the reference resistance (R3) is shown. However, the switch that is turned on in the above-described procedure P24 is changed from the switch SW2 to the switch SW4. In other words, it can be determined whether or not the ground resistance of the terminal T1 of the circuit under test is larger than the reference resistance (R3).
[0089]
(C-3) Effects of the third embodiment
According to the third embodiment, the same effect as that of the second embodiment can be obtained.
[0090]
Even if the accuracy of the power supply voltage and the resistors R1 and R2 is poor, if the accuracy of the resistor R3 is sufficient, an accurate comparison and determination can be made. In particular, when an AC component is superimposed on the circuit under test to induce an AC signal, measurement is made without being affected by the AC component by selecting a multiple of the period of the induced AC signal as the measurement period. It can be performed.
[0091]
(D) Fourth embodiment
Next, a fourth embodiment of the test circuit according to the present invention will be described with reference to the drawings.
[0092]
(D-1) Configuration of the fourth embodiment
FIG. 7 is a circuit diagram showing a configuration of a
[0093]
As is apparent from the comparison between FIGS. 7 and 1, the
[0094]
As in the case of the second embodiment, the switch SW3 is inserted in series between the terminals T1 and T4, and is used to switch connection and disconnection between the terminals T1 and T4, and the switch SW4. Is inserted in series between the terminals T2 and T3, and is for switching connection and disconnection between the terminals T2 and T3.
[0095]
The switch SW6 is connected in parallel to the voltage detection circuit VDET1, and is provided for controlling the application and stop of the voltage to the circuit under test.
[0096]
As the switches SW3, SW4, and SW6, any of mechanical switches, electromagnetic relays, transistor switches, MOS switches, photocouplers, thyristor switches, and the like can be applied.
[0097]
(D-2) Operation of the fourth embodiment
Next, the operation of the
[0098]
The capacitance of the circuit under test can be measured by applying a voltage to the circuit under test and observing the voltage rise after a short circuit or opening by the switch (see the above-mentioned prior art document).
[0099]
The
[0100]
Procedure P31: The switches SW1 to SW4 and SW6 are turned off, and the first embodimentTheoryThe potential difference V34 is set between the terminals T3 and T4 according to the procedure described above.
[0101]
Procedure P32: The switches SW1 and SW2 are turned on, and the voltage V34 is applied between the terminals T1 and T2. By applying this voltage, if the circuit under test has a capacitance, the capacitance between the terminals T1 and T2 of the circuit under test is charged to the voltage V34.
[0102]
Procedure P33: The switch SW6 is turned on for a predetermined time. As a result, the terminals T3 and T4 are short-circuited and the voltage becomes zero, and the electrostatic charge of the circuit under test flows as a current through the terminal T1, the switches SW1, SW6, SW2, and the terminal T2, and is discharged.
[0103]
Procedure P34: The switch SW6 is turned off, and the voltage change after the switch SW6 is turned off is measured by the voltage detection circuit VDET1.
[0104]
Here, when the circuit under test does not have a capacitance, the detection potential of the voltage detection circuit VDET1 rises rapidly and becomes the set voltage V34. On the other hand, when the circuit under test has a capacitance, the detection potential of the voltage detection circuit VDET1 increases according to the time constant determined by the capacitance, and the increase is slow. In this way, the presence or absence of the capacitance of the circuit under test and the time constant can be observed.
[0105]
In the above description, the switch SW6 for detecting the capacitance of the circuit under test is shown. However, one or both of the switches SW3 and SW4 are regarded as the switch SW6 and are controlled to be turned on / off. In this way (switch SW6 is omitted), the capacitance characteristic of the circuit under test can be measured.
[0106]
(D-3) Effect of the fourth embodiment
According to the fourth embodiment, the same effect as that of the first embodiment can be obtained.
[0107]
In addition, the capacitance characteristic of the circuit under test can be measured by observing a change in the voltage applied to the circuit under test while controlling the on / off of the switch SW6.
[0108]
(E) Fifth embodiment
Next, a fifth embodiment of the test circuit according to the present invention will be described with reference to the drawings.
[0109]
(E-1) Configuration of the fifth embodiment
FIG. 9 is a circuit diagram showing a configuration of a test circuit 1E according to the fifth embodiment, in which the same and corresponding parts as those in FIG. 1 according to the first embodiment are denoted by the same reference numerals. In FIG. 9, the circuit under test (object to be tested) is omitted.
[0110]
As is apparent from the comparison between FIG. 9 and FIG. 1, the test circuit 1E of the fifth embodiment has a switch SW6 added to the
[0111]
The resistor R4 defines the potential difference between the terminals T3 and T4 together with the resistors R1 and R2, the control current sources I1 and I2, and the like.
[0112]
The switch SW6 short-circuits the resistor R4 when turned on, and any of a mechanical switch, an electromagnetic relay, a transistor switch, a MOS switch, a photocoupler, a thyristor switch, and the like can be applied.
[0113]
The voltage detection circuit VDET2 directly detects the voltage between the terminals T1 and T2. Like the voltage detection circuit VDET1 according to the first to fourth embodiments, the voltage detection circuit VDET2 includes an operational amplifier and a resistor. An existing device such as a current mirror circuit and a resistor can be applied.
[0114]
(E-2) Operation of the fifth embodiment
Next, the operation of the test circuit 1E of the fifth embodiment shown in FIG. 9 will be described.
[0115]
Capacitance characteristics of the circuit under test can be measured by applying a voltage to the circuit under test and observing the voltage rise after a short circuit or opening by the switch (see the above-mentioned prior art document).
[0116]
The test circuit 1E of the fifth embodiment can also cope with such a measurement function, that is, it can measure the capacitance or time constant between the terminals T1 and T2 of the circuit under test. Hereinafter, the measurement procedure will be described with reference to FIG.
[0117]
Procedure P41: The switches SW1, SW2 and SW6 are turned off. The potential of the terminals T3 and T4 (potential difference between the terminals T3 and T4) is determined by the potential difference between the power sources V1 and V2, the resistance values of the resistors R1, R2, and R4, and the current values of the control current sources I1 and I2. Considering the resistance value of the resistor R4 as the impedance of the voltage detection circuit VDET1 of the first embodiment, the potential difference between the terminals T3 and T4 is set to a desired one according to the procedure described in the first embodiment. Can do.
[0118]
Procedure P42: The switches SW1 and SW2 are turned on. As a result, a voltage (potential difference) between the terminals T3 and T4 is applied between the terminals T1 and T2, and the capacitance between the terminals T1 and T2 of the circuit under test is charged. The voltage at the end of charging can be measured by the voltage detection circuit VDET2.
[0119]
Procedure P43: The switch SW6 is turned on for a predetermined time. As a result, the terminals T3 and T4 are short-circuited so that the voltage becomes 0, and the electrostatic charge of the circuit under test flows as a current through the terminal T1, the switches SW1, SW6, SW2, and the terminal T2, and is discharged. Note that a potential difference of 0 is observed in the voltage detection circuit VDET2.
[0120]
Procedure P44: The switches SW1 and SW2 are turned off, and the subsequent voltage change is measured by the voltage detection circuit VDET2.
[0121]
Here, when the circuit under test has no capacitance, the detection potential of the voltage detection circuit VDET2 remains zero. Further, when the circuit under test has a capacitance and the time constant formed by the circuit is smaller than the above-described on-time of the switch SW6, there is no residual charge in the capacitance, and the voltage detection circuit VDET2 The detection potential remains 0. Further, when the circuit under test has a capacitance and the time constant formed by it is larger than the above-described on-time of the switch SW6, there is a residual charge in the capacitance, so that the voltage detection circuit VDET2 An increase in potential is detected.
[0122]
As described above, it can be determined that there is a capacitance between the lines of the circuit under test and that the time constant is within a certain range.
[0123]
(E-3) Effect of the fifth embodiment
Also according to the fifth embodiment, it is possible to measure the capacitance characteristics of the circuit under test by observing changes in the voltage applied to the circuit under test while controlling the switches SW1, SW2, and SW6 on and off.
[0124]
Here, the resistor R4 is used, but the voltage applied to the circuit under test by the test circuit can be set without depending on the power supply voltage.
[0125]
Further, during the period when the voltage detection circuit VDET2 is measuring, since the voltage detection circuit VDET2 is disconnected from the power supply of the test circuit, the measurement is hardly affected by disturbance.
[0126]
(F) Sixth embodiment
Next, a sixth embodiment of the test circuit according to the present invention will be described with reference to the drawings.
[0127]
(F-1) Configuration of the sixth embodiment
FIG. 11 is a circuit diagram showing a configuration of a
[0128]
The
[0129]
(F-2) Operation of the sixth embodiment
In the
[0130]
Further, the measurement of the external voltage to the circuit under test, the measurement operation of the ground resistance of each line of the circuit under test, and the like are the same as in the first embodiment described above.
[0131]
Furthermore, the measurement operation of the insulation resistance of the circuit under test is the same as that in the first, second, and third embodiments described above.
[0132]
Furthermore, the capacitance (line capacitance) of the circuit under test and the time constant measurement operation related thereto are the same as those in the fourth and fifth embodiments described above.
[0133]
(F-3) Effect of the sixth embodiment
According to the sixth embodiment, the voltage applied to the circuit under test by the test circuit can be set without depending on the power supply voltage.
[0134]
Further, according to the sixth embodiment, measurement of external voltage, measurement of insulation resistance, measurement of line capacitance and time constant, etc. can be easily realized with the same test circuit.
[0135]
(G) Other embodiments
The test circuit of the present invention is suitable for use in a subscriber circuit of an electronic exchange, an intra-station line termination circuit of a digital subscriber line transmission system, etc., but is not limited to a communication device and can be applied to a general measuring device.
[0136]
The potentials and polarities of the power supplies V1 and V2 to the test circuit are not limited to those of the above-described embodiments, and can be changed.
[0137]
Further, the output of the voltage detection circuits VDET1 and VDET2 may be input to a signal arithmetic circuit or a filter circuit composed of an operational amplifier or a current mirror circuit, or an analog / digital conversion is performed to the digital arithmetic circuit. You may make it input.
[0138]
Furthermore, the current control of the control current sources I1 and I2 may be controlled from a digital control circuit via a digital / analog conversion circuit. In this case, the numerical calculation of the above-described calculation formula can be performed by digital calculation. Note that the calculation may be performed by a circuit constituted by an operational amplifier, a current mirror circuit, or the like as an analog signal without using a digital calculation.
[0139]
Furthermore, in the sixth embodiment, all of the first to fifth embodiments are combined, but a test circuit is configured by arbitrarily combining the technical ideas of the first to fifth embodiments. You may do it.
[0140]
Further, the calibration procedure and the measurement procedure of each of the above embodiments may be automatically performed by a system element such as a test control circuit, or all or a part of the procedure may be performed by an operator.
[0141]
In the description of the scope of claims, the expression “first, second,...” Is used for easy understanding of the correspondence with each embodiment. However, there is no absolute correspondence with the embodiment. For example, when the potentials and polarities of the power supplies V1 and V2 to the test circuit change from those of the embodiment, the expression “first, second,... No longer supports.
[0142]
【The invention's effect】
As described above, according to the test circuit of the present invention, the first terminal and the second terminal connected to the circuit under test of the two-terminal pair are connected to the test circuit by the potential difference setting means. Since a potential difference that is variably set smaller than the potential difference between the first power source and the second power source is applied, it is possible to prevent malfunction and erroneous start-up of the circuit under test regardless of the test item, and power consumption during testing Can be reduced.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of a test circuit according to a first embodiment.
FIG. 2 is an explanatory diagram illustrating a calibration procedure of a potential difference between terminals T3 and T4 of the first embodiment.
FIG. 3 is a circuit diagram showing a configuration of a test circuit according to a second embodiment.
FIG. 4 is an explanatory diagram illustrating a procedure for measuring a voltage to ground of the circuit under test according to the second embodiment.
FIG. 5 is a circuit diagram showing a configuration of a test circuit according to a third embodiment.
FIG. 6 is an explanatory diagram illustrating a measurement procedure of a magnitude relationship between a ground resistance and a reference resistance of a circuit under test according to a third embodiment.
FIG. 7 is a circuit diagram showing a configuration of a test circuit according to a fourth embodiment.
FIG. 8 is an explanatory diagram showing a procedure for measuring capacitance (line capacitance) characteristics of a circuit under test according to a fourth embodiment.
FIG. 9 is a circuit diagram showing a configuration of a test circuit of a fifth embodiment.
FIG. 10 is an explanatory diagram illustrating a procedure for measuring the capacitance (line-to-line capacitance) characteristics of the circuit under test according to the fifth embodiment.
FIG. 11 is a circuit diagram showing a configuration of a test circuit according to a sixth embodiment.
[Explanation of symbols]
1A to 1F ... test circuit,
VDET1, VDET2, voltage detection circuit,
I1, I2 ... control current source,
R1 to R4: resistors (its resistance value),
SW1-SW7 ... switch,
V1, V2 ... power supply to the test circuit,
T1, T2: Connection terminals with the circuit under test,
T3, T4: terminals for defining the voltage applied to the circuit under test.
Claims (4)
第3の端子と第4の端子との電位差を測定する第1の電圧検出回路と、
上記第3の端子と上記第1の端子との間に設けられた第1のスイッチと、上記第4の端子と上記第2の端子との間に設けられた第2のスイッチとを有する端子間接続制御手段と、
第1の電源と上記第3の端子との間に接続された第1の抵抗器と、第2の電源と上記第4の端子との間に接続された第2の抵抗器と、上記第4の端子に接続された第1の電流源と、上記第3の端子に接続された第2の電流源とを有し、上記第3の端子及び上記第4の端子間の電位差を当該試験回路への上記第1の電源及び上記第2の電源間の電位差より小さい所望値に可変設定する電位差設定手段とを備え、
上記電位差設定手段は、上記端子間接続制御手段が上記第1の端子及び上記第2の端子を、上記第3の端子及び上記第4の端子から遮断している状態で、上記第1及び第2の電流源の電流値を第1の初期値IA1にし、その際の上記第1の電圧検出回路による検出電圧VIA1を取り込むと共に、上記第1及び第2の電流源の電流値を第2の初期値IA2にし、その際の上記第1の電圧検出回路による検出電圧VIA2を取り込み、(A)式に従って、第1種類の試験時における上記第1及び第2の電流源の電流値IAを定めて、第1種類の試験時における上記所望値V34を設定し、
上記電位差設定手段によって設定された上記第3の端子及び上記第4の端子間の所望値V34の電位差を、上記端子間接続制御手段を介して、上記第1の端子及び上記第2の端子に印加して、上記被試験回路に対し第1種類の試験を実行することを特徴とする試験回路。
IA=(VIA1−V34)×(IA2−IA1)
/(VIA1−VIA2)+IA1 …(A) In a test circuit for testing the electrical characteristics of a circuit under test of a two-terminal pair connected to a first terminal and a second terminal,
A first voltage detection circuit for measuring a potential difference between the third terminal and the fourth terminal;
Terminal having a first switch provided between said third terminal and said first terminal, and a second switch provided between the fourth terminal and the second terminal Inter-connection control means;
A first resistor connected between a first power supply and the third terminal; a second resistor connected between a second power supply and the fourth terminal; 4 a first current source connected to the terminals of a second current source connected to the third terminal, the potential difference between the upper Symbol third terminal and the fourth terminal the Potential difference setting means for variably setting to a desired value smaller than the potential difference between the first power source and the second power source to the test circuit;
The potential difference setting means includes the first and second terminals in a state where the inter-terminal connection control means blocks the first terminal and the second terminal from the third terminal and the fourth terminal. The current value of the second current source is set to the first initial value IA1, the detection voltage VIA1 by the first voltage detection circuit at that time is taken in, and the current values of the first and second current sources are set to the second value The initial value IA2 is set, and the detected voltage VIA2 by the first voltage detection circuit at that time is taken in, and the current values IA of the first and second current sources at the time of the first type test are determined according to the equation (A). The desired value V34 at the time of the first type test is set,
The potential difference of the desired value V34 between the third terminal and the fourth terminal set by the potential difference setting means is transferred to the first terminal and the second terminal via the inter-terminal connection control means. A test circuit for applying and performing a first type of test on the circuit under test.
IA = (VIA1-V34) × (IA2-IA1)
/ (VIA1-VIA2) + IA1 (A)
上記第1の抵抗器に並列に設けられ、上記第1の抵抗器を短絡し得る第5のスイッチを備え、A fifth switch provided in parallel with the first resistor and capable of short-circuiting the first resistor;
上記電位差設定手段は、上記端子間接続制御手段が上記第1の端子及び上記第2の端子を、上記第3の端子及び上記第4の端子から遮断し、上記第5のスイッチがオンして上記第3の端子の電位を上記第1の電源の電位にしている状態で、上記第1の電流源の電流値を第3の初期値I11にし、その際の上記第1の電圧検出回路による検出電圧VI11を取り込むと共に、上記第1の電流源の電流値を第4の初期値I12にし、その際の上記第1の電圧検出回路による検出電圧VI12を取り込み、(B)式に従って、第2種類の試験時における上記第1の電流源の電流値I1を定め、The potential difference setting means is configured such that the inter-terminal connection control means disconnects the first terminal and the second terminal from the third terminal and the fourth terminal, and the fifth switch is turned on. In a state where the potential of the third terminal is set to the potential of the first power source, the current value of the first current source is set to a third initial value I11, and the first voltage detection circuit at that time The detection voltage VI11 is captured, the current value of the first current source is set to the fourth initial value I12, the detection voltage VI12 obtained by the first voltage detection circuit at that time is captured, and the second voltage is calculated according to the equation (B). Determine the current value I1 of the first current source during the type of test,
上記電位差設定手段が、上記第1の電流源の電流値を電流値I1に設定することにより、上記第4の端子の電位を、上記第1の電源の電位と同電位の上記第3の端子の電位に対し、当該試験回路への上記第1の電源及び上記第2の電源間の電位差より小さい電位差VT4に設定し、上記第4の端子を上記端子間接続制御手段によって上記第1又は第2の端子に接続させて上記被試験回路に対し第2種類の試験を実行するThe potential difference setting means sets the current value of the first current source to the current value I1, thereby setting the potential of the fourth terminal to the third terminal having the same potential as the potential of the first power source. Is set to a potential difference VT4 that is smaller than the potential difference between the first power supply and the second power supply to the test circuit, and the fourth terminal is connected to the first or second terminal by the inter-terminal connection control means. The second type of test is performed on the circuit under test by connecting to two terminals.
ことを特徴とする請求項1に記載の試験回路。The test circuit according to claim 1.
I1=(VI11−VT4)×(I12−I11)I1 = (VI11−VT4) × (I12−I11)
/(VI11−VI12)+I11/ (VI11-VI12) + I11 …(B)... (B)
第3の端子と第4の端子との電位差を測定する第1の電圧検出回路と、
上記第1の端子及び上記第2の端子側と、上記第3の端子及び上記第4の端子側との間を、接続又は遮断できる端子間接続制御手段と、
第2の電源と上記第4の端子との間に接続された第2の抵抗器と、上記第4の端子に接続された第1の電流源とを有し、
上記端子間接続制御手段が、上記第1の端子及び上記第2の端子を、上記第3の端子及び上記第4の端子から遮断し、上記第3の端子の電位を当該試験回路への第1の電源の電位にしている状態で、上記第1の電流源の電流値を一方の初期値I11にし、その際の上記第1の電圧検出回路による検出電圧VI11を取り込むと共に、上記第1の電流源の電流値を他方の初期値I12にし、その際の上記第1の電圧検出回路による検出電圧VI12を取り込み、(C)式に従って、試験時における上記第1の電流源の電流値I1を定め、
上記電位差設定手段が、上記第1の電流源の電流値を電流値I1に設定することにより、上記第4の端子の電位を、上記第1の電源の電位と同電位の上記第3の端子の電位に対し、当該試験回路への上記第1の電源及び上記第2の電源間の電位差より小さい電位差VT4に設定し、上記第4の端子を上記端子間接続制御手段によって上記第1又は第2の端子に接続させて上記被試験回路を試験する
ことを特徴とする試験回路。
I1=(VI11−VT4)×(I12−I11)
/(VI11−VI12)+I11 …(C) In a test circuit for testing the electrical characteristics of a circuit under test of a two-terminal pair connected to a first terminal and a second terminal,
A first voltage detection circuit for measuring a potential difference between the third terminal and the fourth terminal;
An inter-terminal connection control means capable of connecting or blocking between the first terminal and the second terminal side and the third terminal and the fourth terminal side;
A second resistor connected between a second power source and the fourth terminal; and a first current source connected to the fourth terminal;
The inter-terminal connection control means, said first terminal and said second terminal, and cut off from the third terminal and the fourth terminal, the potential of the third terminal to the test circuit first In the state where the potential of the first power source is 1, the current value of the first current source is set to one initial value I11, the detection voltage VI11 by the first voltage detection circuit at that time is taken in, and the first voltage source The current value of the first current source is set to the other initial value I12, the detection voltage VI12 by the first voltage detection circuit at that time is taken in, and the current value I1 of the first current source at the time of the test according to the equation (C) And
The potential difference setting means sets the current value of the first current source to the current value I1, thereby setting the potential of the fourth terminal to the third terminal having the same potential as the potential of the first power source. Is set to a potential difference VT4 that is smaller than the potential difference between the first power supply and the second power supply to the test circuit, and the fourth terminal is connected to the first or second terminal by the inter-terminal connection control means. Test the circuit under test by connecting it to terminal 2
A test circuit characterized by that.
I1 = (VI11−VT4) × (I12−I11)
/ (VI11−VI12) + I11 (C)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002099045A JP4097447B2 (en) | 2002-04-01 | 2002-04-01 | Test circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002099045A JP4097447B2 (en) | 2002-04-01 | 2002-04-01 | Test circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003299123A JP2003299123A (en) | 2003-10-17 |
| JP4097447B2 true JP4097447B2 (en) | 2008-06-11 |
Family
ID=29388062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002099045A Expired - Fee Related JP4097447B2 (en) | 2002-04-01 | 2002-04-01 | Test circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4097447B2 (en) |
-
2002
- 2002-04-01 JP JP2002099045A patent/JP4097447B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003299123A (en) | 2003-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4589888B2 (en) | Battery voltage measurement circuit and battery ECU | |
| EP2511713B1 (en) | Diagnosing a bridge sensor | |
| JP2004219414A (en) | Circuit and method for detecting defective insulation | |
| JP7014565B2 (en) | Secondary battery monitoring device and failure diagnosis method | |
| CN103323642B (en) | internal self-check resistance bridge and method | |
| CN112858785A (en) | Circuit arrangement with active voltage measurement for determining the insulation resistance in an ungrounded power supply system with respect to the ground potential | |
| EP3336565A1 (en) | Secondary battery monitoring device and method for diagnosing failure | |
| US20230396095A1 (en) | Current Distribution Device Comprising A Load Detection Unit For Measuring A Detection Voltage | |
| KR20160144262A (en) | Current detecting circuit | |
| JP4097447B2 (en) | Test circuit | |
| JP2002040064A (en) | Battery voltage detector | |
| CN111208752B (en) | Single input circuit for receiving output from di/dt sensor or current transformer and circuit breaker comprising same | |
| US6483318B1 (en) | Electric circuit providing selectable short circuit for instrumentation applications | |
| CN119093927A (en) | Industrial digital input circuits and electronic chips | |
| JP2012220399A (en) | Four-terminal type measuring apparatus | |
| JP2506433B2 (en) | 4-wire resistance measuring device | |
| US7742267B2 (en) | Circuit arrangement and method for detecting the state of a circuit protection element | |
| RU2099722C1 (en) | Low-resistance meter | |
| JP3986538B2 (en) | Semiconductor switch circuit | |
| TWI809631B (en) | Current measurement device with leakage current prevention function | |
| JPH11281677A (en) | Current measuring apparatus | |
| CN109991478B (en) | Inductance measuring device and inductance measuring method | |
| JP2025109010A (en) | Electronic device and short circuit detection method | |
| JPH04131770A (en) | Dielectric resistance measuring device for capacitor | |
| KR0139931Y1 (en) | microwave |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070514 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080311 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4097447 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |