JP4098392B2

JP4098392B2 - アクティブマトリクス型の液晶表示素子およびその製造方法

Info

Publication number: JP4098392B2
Application number: JP5956498A
Authority: JP
Inventors: 英郎川野; 靖憲三浦
Original assignee: 東芝松下ディスプレイテクノロジー株式会社
Priority date: 1998-03-11
Filing date: 1998-03-11
Publication date: 2008-06-11
Anticipated expiration: 2018-03-11
Also published as: JPH11258628A

Description

【０００１】
【発明の属する技術分野】
この発明は、アクティブマトリクス型の液晶表示素子、特に、イン・プレイン・スイッチング方式のアクティブマトリクス型の液晶表示素子、およびその製造方法に関する。
【０００２】
【従来の技術】
近年、液晶を用いた表示素子として、テレビ表示やグラフィックディスプレイ等に用いられる大容量で高密度なものが盛んに開発及び実用化されている。特に、クローストークのない高コントラスト比の表示が可能なアクティブマトリクス型の液晶表示素子が広く開発および製品化されている。
【０００３】
更に、近年では、モニター用途を対象として液晶表示素子の高視野角化が求められており、各種方式の高視野角化技術の開発が行われている。特に、同一基板上に表示画素電極と対向電極とを形成することで、基板に対して略平行に生じる電場で液晶を応答させるＩＰＳ（イン・プレイン・スイッチング）方式と呼ばれる液晶表示素子が注目を集めている。
【０００４】
このＩＰＳ方式を取り入れたアクティブマトリクス型の液晶表示素子として、アレイ基板の表示画素電極を表示信号線層で、対向電極を走査信号線層でそれぞれ形成するとともに、対向信号線上に補助容量を配置し、スイッチング素子としてスタガー型の薄膜トランジスタ（以下、ＴＦＴと称する）を用いたものが提案されている。
【０００５】
すなわち、この液晶表示素子によれば、アレイ基板の絶縁基板上には、互いに平行に延びる複数の走査信号線および対向信号線が設けられ、これら走査信号線および対向信号線上には、互いに平行な複数の表示信号線がゲート絶縁膜を介して設けられ、走査信号線および対向信号線と直交する方向に延びている。これら走査信号線、対向信号線、および表示信号線で囲まれる領域により、それぞれ矩形状の画素領域が形成され、各画素領域は、スイッチング素子を介して走査信号線と表示信号線との交差部に電気的に接続されている。
【０００６】
各画素領域には、対向信号線に電気的に接続された対向電極と、スイッチング素子に電気的に接続された表示画素電極と、が所定の間隔を置いて設けられている。対向電極は、走査信号線および対向信号線と同一層によって形成され、ゲート絶縁膜と絶縁基板との間に位置し、また、表示画素電極は、表示信号線と同一層によって形成され、ゲート絶縁膜上に位置している。更に、アレイ基板の最上層には、保護膜として機能する絶縁膜が全面に亘って形成されている。
そして、表示画素電極と対向電極との間に生じる電場によって液晶を応答させることにより、所望の画像表示を行う。
【０００７】
【発明が解決しようとする課題】
上記のような構成のＩＰＳ方式を取り入れたアクティブマトリクス型の液晶表示素子において、対向電極は、ゲート絶縁膜および保護膜からなる２層の絶縁膜によって覆われているのに対し、表示画素電極は、保護膜からなる１層の絶縁膜のみによって覆われている。従って、対向電極を覆う絶縁膜と、表示画素電極を覆う絶縁膜とは膜厚が異なり、対向電極および表示画素電極付近の電界分布が非対称となってしまう。
【０００８】
すなわち、絶縁膜の膜厚が厚くなると、電界強度が弱まり、対向電極側の電界強度と表示画素電極側の電界強度との間に差が生じてしまう。その結果、対向電極と表示画素電極との間に、絶縁基板と平行な電場を形成することが困難となり、輝度むらやコントラストの低下を生じ、画面の表示品位が低下する。
【０００９】
更に、液晶の応答性を考慮した場合、表示画素電極と対向電極との間に生じる電場は、絶縁基板面に対して完全に平行であることが望ましく、上記構成では、液晶の応答性が低下する。
【００１０】
この発明は以上の点に鑑みなされたもので、その目的は、表示品位の向上を図れるとともに、液晶の応答性に優れたアクティブマトリクス型の液晶表示子、およびその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、この発明に係るアクティブマトリックス型の液晶表示素子は、液晶層を挟んで互いに対向配置された第１および第２基板を備え、上記第１基板は、絶縁基板と、上記絶縁基板上に形成された第１絶縁層と、上記第１絶縁層上に設けられた互いに平行な複数の走査信号線および対向信号線と、上記走査信号線および対向信号線に重ねて上記絶縁基板上に形成された第２絶縁層と、上記走査信号線および対向信号線と交差するように、上記第２絶縁膜上に設けられた互いに平行な複数の表示信号線と、上記走査信号線、対向信号線、および表示信号線で囲まれる領域に規定されているとともにそれぞれスイッチング素子を介して走査信号線と表示信号線との交差部に電気的に接続された複数の画素領域と、上記表示信号線および画素領域を覆うように上記第２絶縁層上に形成された第３絶縁層と、を有している。
【００１２】
上記各画素領域には、上記スイッチング素子に電気的に接続された細長い第１電極と、上記対向信号線に電気的に接続され前記第２絶縁層に覆われているとともに、上記第１電極とほぼ平行に延び第１電極と対向した側縁部を有し、上記第１電極との間に、液晶層の配向を変化させるための電場を形成する第２電極と、が設けられ、
上記各画素領域において、上記第２絶縁層の内、上記電場の形成領域に位置した部分は除去されて開口を形成し、上記第１電極および上記第２電極の側縁部は上記開口内に露出して設けられ、上記第１電極および上記開口内に露出した第２電極の側縁部は、同一層厚の上記第３絶縁層により覆われていることを特徴としている。
【００１３】
上記のように構成されたアクティブマトリクス型の液晶表示素子によれば、各画素領域において、第２絶縁層の内、電場形成領域に位置した部分は除去されて開口を形成し、第２電極の一部、すなわち、電場形成に寄与する部分は、上記開口内に露出して設けられている。そして、第２電極の上記部分および第１電極は、共通の第３絶縁層によって覆われている。
【００１４】
そのため、第２電極の電場形成に寄与する部分は、第２絶縁層を介することなく、直接、第３絶縁層で覆われ、この部分および第１電極を覆っている絶縁層は同一の膜厚となっている。従って、第１および第２電極における電界強度が等しくなり、電極付近の電界分布を対称にすることができる。その結果、第１および第２電極間に生じる電場が均一となり、両電極間の輝度むらが低減し、また、コントラストが向上する。同時に、絶縁基板に平行な電場の割合が増加し、液晶の応答性を向上することが可能となる。これにより、画面のザラツキ感が低減し、表示品位が向上する。
【００１５】
また、この発明に係るアクティブマトリクス型の液晶表示素子の製造方法は、絶縁基板上に第１絶縁層を介して互いに平行に設けられた複数の走査信号線および対向信号線と、上記走査信号線および対向信号線と交差するように、第２絶縁層を介して走査信号線および対向信号線上に設けられた互いに平行な複数の表示信号線と、上記走査信号線、対向信号線、および表示信号線で囲まれる領域に規定されているとともにそれぞれスイッチング素子を介して走査信号線と表示信号線との交差部に電気的に接続された複数の画素領域と、を備え、上記各画素領域に、上記スイッチング素子に電気的に接続され上記表示信号線と平行に延びた細長い第１電極と、上記第１電極と所定の間隔を置いてほぼ平行に延び第１電極と対向した側縁部を有しているとともに上記対向信号線と電気的に接続され、上記第１電極との間に、液晶層の配向を変化させるための電場を形成する第２電極と、が設けられたアクティブマトリクス型の液晶表示素子を製造する方法において、
絶縁基板上に第１絶縁層を形成し、上記第１絶縁層上に第１導体層を形成した後、エッチングすることにより上記複数の走査信号線、対向信号線、および複数の第２電極を形成し、上記第１絶縁層上に、上記走査信号線、対向信号線、および第２電極に重ねて第２絶縁層を形成し、上記第２絶縁層の内、電場形成領域に位置した部分をエッチングにより除去して開口を形成し、上記第２電極の少なくとも一部を上記開口内に露出させ、上記開口の形成された第２絶縁層上に第２導体層を形成した後、エッチングすることにより上記複数の表示信号線および第１電極を形成し、上記表示信号線、第１電極、および上記開口に露出した第２電極の側縁部を覆うように、上記第２絶縁層上に同一層厚の第３絶縁層を形成することを特徴としている。
【００１６】
【発明の実施の形態】
以下図面を参照しながら、この発明の実施の形態に係るアクティブマトリクス型の液晶表示素子を備えた液晶表示装置について詳細に説明する。
図１に示すように、液晶表示装置は、ＩＰＳ方式の液晶表示素子１０、液晶表示素子を駆動するための信号線駆動回路基板１４、走査線駆動回路基板１６、各駆動回路基板と液晶表示素子とを電気的に接続した複数のテープキャリアパッケージ（ＴＣＰと称する）１８を備えている。
【００１７】
図１および図２に示すように、液晶表示素子１０は、第１基板として機能するアレイ基板２０および第２基板として機能する対向基板２２を備え、これらの基板は、周縁部をシール剤によって貼り合わせることにより、所定のギャップをおいて対向配置されている。そして、アレイ基板２０と対向基板２２との間には、液晶組成物２４が封入されている。また、アレイ基板２０および対向基板２２の外表面には、それぞれ偏光板２５、２６が配置されている。
【００１８】
図２および図３に示すように、アレイ基板２０は絶縁基板として機能するガラス基板２８を有し、ガラス基板の表面には第１絶縁層として機能するアンダーコート層２７が形成されている。アンダーコート層２７は、ガラス基板２８表面に形成されガラスから発生する不純物の侵入を防止する窒化シリコン（ＳｉＮ）膜２７ａと、ＳｉＮ膜上に形成された酸化シリコン（ＳｉＯ）膜２７ｂと、からなる積層構造を有している。
【００１９】
アンダーコート層２７上には、水平方向に沿って互いに平行に延びた多数の走査信号線３０、同じく水平方向に沿って互いに平行に延びた多数の対向信号線３２、および垂直方向に沿って互いに平行に延びた、つまり、走査信号線３０および対向信号線３２と直交する方向に延びた多数の表示信号線３４が設けられている。
【００２０】
各走査信号線３０および対向信号線３２は、例えば、モリブデン−タングステン（Ｍｏ−Ｗ）合金等の低抵抗金属材料により３０００オングストローム厚に形成されている。各走査信号線３０の一端はガラス基板２８上に形成された第１給電電極３６に接続され、また、各対向信号線の一端は、ガラス基板２８上に形成された第２給電電極３８に接続されている。第２給電電極３８は、垂直方向に延びる給電配線４０によって互いに接続されている。そして、第１および第２給電電極３６、３８は、ＴＣＰ１８を介して走査線駆動回路基板１６に接続されている。
【００２１】
また、表示信号線３４は、例えば、酸化シリコン（ＳｉＯ）からなるゲート絶縁膜４２を介して、走査信号線３０および対向信号線３２上にこれらの信号線と略直交して設けられている。表示信号線３４は、例えば、アルミニウム若しくはアルミニウムを含む合金の単層構造、あるいは、アルミニウム若しくはアルミニウム合金とモリブデンとの積層構造を有し、６０００オングストローム厚程度に形成されている。各表示信号線３４の一端は、ガラス基板２８上に設けられた第３給電電極４４に接続されている。そして、第３給電電極４４は、ＴＣＰ１８を介して信号線駆動回路基板１４に接続されている。
【００２２】
アレイ基板２０上において、走査信号線３０、対向信号線３２、および表示信号線３４によって囲まれた領域は、それぞれ矩形状の画素領域Ｐを形成している。そして、図２ないし図６に示すように、各画素領域Ｐには、２本の対向電極４６、および１本の表示画素電極４８が設けられ、表示画素電極は、スイッチング素子を構成するスタガー型の薄膜トランジスタ（以下ＴＦＴと称する）５２を介して、走査信号線信号線３０と表示信号線走査線３４との交差部に接続されている。
【００２３】
詳細に述べると、各対向信号線３２の内、画素領域Ｐに位置した部分は、他の部分よりも広い幅に形成され、矩形状の接続部３２ａを構成している。第２電極として機能する２本の対向電極４６は、対向信号線３２と同一の導体層、つまり、Ｍｏ−Ｗ膜をフォト・エッチングすることにより形成され、アンダーコート層２７上に設けられている。
【００２４】
これらの対向電極４６は、対向信号線３２の接続部３２ａから走査信号線３０の近傍まで、表示信号線３４と平行に延びているとともに、互いに所定の間隔をおいて設けられている。２本の対向電極４６は、走査信号線３０と平行に延びる連結部４６ａによって延出端同志が連結され、全体としてほぼＵ字形状に形成されている。
【００２５】
アンダーコート層２７上には、走査信号線３０、対向信号線３２、連結部４６ｂを含む対向電極４６に重ねてゲート絶縁膜４２が形成されている。ゲート絶縁膜４２はＳｉＯ膜からなり、第２絶縁層として機能する。
【００２６】
各画素領域Ｐにおいて、ゲート絶縁膜４２の内、後述する電場形成領域に位置した部分は除去され、矩形状の開口４５を形成している。これにより、対向信号線３２の接続部３２ａおよび連結部４６ａを除いて、２本の対向電極４６間に位置した部分、並びに、各対向電極４６の側縁部の内、後述する表示画素電極４８と対向する側縁部４６ｂは、ゲート絶縁膜４２に覆われることなく開口４５内に露出している。
【００２７】
表示信号線３４、および第１電極として機能する表示画素電極４８は、ゲート絶縁膜４２上に設けられているとともに、同一の導体層、例えば、６０００オングストローム厚のＡｌ膜をフォトエッチングすることにより形成されている。なお、Ａｌ膜は、３０００オングストローム以上、望ましくは、５０００オングストローム以上に形成される。
【００２８】
各画素領域Ｐにおいて、表示画素電極４８は、２本の対向電極４６間をこれらの対向電極と平行に延びているとともに、その一端部４８ａは、対向信号線３２と平行に延び、全体としてほぼＴ字形状に形成されている。一端部４８ａは、ゲート絶縁膜４２を挟んで、対向信号線３２の接続部３２ａに重なって設けられ、接続部３２ａとの間に補助容量Ｃａを形成している。表示画素電極４８の他端は、走査信号線３０の近傍まで延び、後述するＴＦＴ５２に電気的に接続されている。また、表示画素電極４８の内、ゲート絶縁膜４２の開口４５内を通る部分は、ゲート絶縁膜を介することなく、直接アンダーコート層２７上に設けられている。
【００２９】
表示画素電極４８と各対向電極４６との間隔Ｄは同一に設定されている。そして、表示画素電極４８と各対向電極４６との間の空間により、画素領域Ｐの開口部が規定されている。
【００３０】
図２および図５から良く分かるように、表示画素電極４８は、それぞれ対向電極４６の側縁部４６ｂと対向した一対の側面を有し、各側面のガラス基板２８に対する傾き（テーパ角）は、３０度以上９０度以下に形成され、望ましくは、９０度に形成される。
【００３１】
図４および図６から良く分かるように、各ＴＦＴ５２は、走査信号線３０自体をゲート電極６０とし、ゲート電極上にゲート絶縁膜４２を介してｉ型アモルファスシリコン（ａ−Ｓｉ）からなる半導体層６２が形成され、チャネル領域を構成している。また、半導体層６２上には、走査信号線３０に自己整合された窒化シリコン層からなるチャネル保護膜６４が形成されている。
【００３２】
そして、半導体層６２は、ｎ＋型ａ−Ｓｉ膜６６およびソース電極６７を介して表示画素電極４８に電気的に接続されているとともに、ｎ＋型ａ−Ｓｉ膜６６およびドレイン電極６８を介して表示信号線３４に接続されている。なお、ソース電極６７は表示画素電極４８と同一の導電膜により形成され、ドレイン電極６８は表示信号線３４と同一の導電膜により形成されている。
【００３３】
そして、アレイ基板２０の表面全体は、第３絶縁膜として機能するＳｉＮ膜からなる保護膜７０によって覆われている。ここで、各画素領域Ｐにおいて、各対向電極４６の側縁部４６ｂは、ゲート絶縁膜４２の開口４５内に露出していることから、表示画素電極４８と同様に、ゲート絶縁膜４２を介することなく、直接、保護膜７０によって覆われている。
【００３４】
一方、図２に示すように、対向基板２２は絶縁基板として機能する透明なガラス基板８０を備え、このガラス基板上には、クロム（Ｃｒ）の酸化膜からなる遮光層８２が形成されている。遮光層８２は、アレイ基板２０上のＴＦＴ５２、走査信号線３０、対向信号線３２、表示信号線３４をそれぞれを遮光するように、マトリクス状に形成されている。
【００３５】
ガラス基板８０上において、マトリクス状の遮光層８２によって規定されている各開口部は、アレイ基板２０側の画素領域Ｐと対向して位置し、これらの開口部には、赤、緑、青のカラーフィルタ層８４が形成されている。そして、遮光層８２、およびカラーフィルタ層８４に重ねて、配向膜８６が設けられている。
【００３６】
ここで、アレイ基板２０の各画素領域Ｐに設けられているゲート絶縁層４２の開口４５は、マトリクス状の遮光層８２によって規定されている各開口部よりも大きく形成されている。
【００３７】
次に、上記のように構成のアレイ基板２０の製造工程について説明する。まず、ガラス基板２８上に、第１層としてのＳｉＮ膜２７ａを５００オングストローム厚、第２層としてのＳｉＯ膜２７ｂを５００オングストローム厚に順に成膜し、１０００オングストローム厚のアンダーコート層２７を形成する。ＳｉＮ膜２７ａは、ガラス基板２８から生じたナトリウムイオン等の不純物が液晶層２４に侵入することを防止する。
【００３８】
続いて、図７および図８に示すように、スパッタ法により、アンダーコート層２７上に第１導体層としてのＭｏ−Ｗ膜を３０００オングストローム厚に成膜した後、ケミカル・ドライ・エッチング（以下ＣＤＥと称する）によってゲート電極６０、走査信号線３０、対向信号線３２、第１および第２給電電極３６、３８、並びに対向電極４６、４６ａを所定の形状に加工する。この際、アンダーコート層２７のＳｉＯ膜２７ｂは、エッチングストッパとして作用し、ＳｉＮ膜２７ａがエッチング除去されることを防止する。
【００３９】
次に、走査信号線３０のパターン検査を行った後、ＳｉＯからなるゲート絶縁膜４２を３０００オングストローム厚に、更に、ＴＦＴ５２のチャネル領域となる半導体層６２としてｉ型ａ−Ｓｉ膜を５００オングストローム厚に、それぞれＣＶＤ法でガラス基板２８の全面に被膜する。
【００４０】
続いて、図９および図１０に示すように、ＳｉＮからなるＴＦＴ５２のエッチング保護膜６４をＣＶＤ法によって２０００オングストローム成膜した後、このチャンネル保護膜のみを所定の形状にフォト・エッチングにより加工する。更に、ＣＶＤ法によりｎ＋型ａ−Ｓｉ膜を５００オングストローム成膜した後、ｉ型ａ−Ｓｉ膜およびとｎ＋型ａ−Ｓｉ膜をフォト・エッチングによって所定の形状に加工する。この際、アンダーコート層２７のＳｉＯ膜２７ｂは、エッチングストッパとして作用し、ＳｉＮ膜２７ａがエッチング除去されることを防止する。
【００４１】
次に、ゲート絶縁膜４２を希釈フッ酸バッファ（ＢＨＦ）によってエッチングすることによりゲート絶縁膜を部分的に除去し、各画素領域に開口４５を形成する。この際、アンダーコート層２７のＳｉＯ膜２７ｂの内、開口４５と対向する部分も同時にエッチング除去される。また、アンダーコート層２７のＳｉＮ膜２７ａは、エッチングストッパとして作用する。
【００４２】
続いて、スパッタ法によりガラス基板２８の全面に第２導体層としてのＡｌを６０００オングストローム成膜した後、図５に示すように、フォト・エッチングによって表示信号線３４、ＴＦＴ５２のソースおよびドレイン電極６７、６８、表示画素電極４８、対向信号線の給電配線４０、およびソース・ドレイン電極間のｎ＋型ａ−Ｓｉ膜を所定の形状に加工する。
【００４３】
なお、表示画素電極４８の側面のテーパ角が３０度以上９０度以下、望ましくは９０度となるように、Ａｌ膜のエッチング法として、異方性のエッチング、例えばＲＩＥ（ラジアル・イオン・エッチング）を用いることが望ましい。なお、エッチング時間やその他のエッチング条件、あるいは表示信号線層の膜質や成膜条件の最適化により、側面のテーパー角が略垂直になるのであれば、プラズマ・エッチングやウェット・エッチングを用いてもよい。
【００４４】
最後に、図５および図６に示すように、ＣＶＤ法により、Ｓｉ−Ｎからなる保護膜７０を２０００オングストローム成膜した後、フォト・エッチングにより所定形状に加工し、アレイ基板２０が完成する。このように形成されたアレイ基板２０は対向基板２２と貼り合わされ、その間に液晶組成物を封入することにより、アクティブマトリクス型の液晶表示素子１０が出来上がる。
【００４５】
以上のように構成された液晶表示素子によれば、アレイ基板２０の各画素領域Ｐにおいて、表示画素電極４８と各対向電極４６との間に電圧が印加されると、図２に破線で示すように、表示画素電極と各対向電極との間に電場が形成される。そして、液晶層２４内の液晶組成物がこの電場に応答し配向が変化する。
【００４６】
この際、ゲート絶縁膜４２の内、電場形成領域に位置した部分は除去されて開口４５を形成し、電場の形成に寄与する各対向電極４６の側縁部４６ｂは開口４５内に露出している。そして、電場形成領域内に位置した対向電極４６の側縁部４６ｂおよび表示画素電極４８は、共に、保護膜７０のみによって、つまり、同一膜厚の絶縁膜によって覆われている。
【００４７】
従って、表示画素電極４８および各対向電極４６における電界強度が等しくなり、電極付近の電界分布を対称にすることができる。その結果、対向電極４６と表示画素電極４８との間に、ガラス基板２８と平行な電場を形成することができ、両電極間の輝度むらを低減し、また、コントラストの向上を図ることができる。これにより、画面のザラツキ等の表示不良を低減し、液晶表示装置の表示品位を向上させることができる。同時に、両電極間に生じる、ガラス基板表面に対して平行な電場の割合が増加し、液晶の応答性を向上する。
【００４８】
また、上記のように、電場形成に寄与する対向電極４６の側縁部４６ｂは、保護膜７０のみで覆われていることから、従来のようにゲート絶縁膜および保護膜の両方で覆われている場合に比較して、側縁部４６ｂを覆っている絶縁膜の膜厚が薄くなり、その分、輝度の向上を図ることができる。
【００４９】
なお、この発明は上述した実施の形態に限定されることなく、この発明の範囲内で種々変形可能である。例えば、表示信号線、表示画素電極は、Ａｌに限らず、例えば、Ａｌの両面をＭｏで挟だ積層構造とした場合でも、前述した実施の形態と同様の作用効果を得ることができる。
また、対向電極の数は必要に応じて増減可能であり、同様に、表示画素電極の数も必要に応じて増加してもよい。
【００５０】
【発明の効果】
以上詳述したように、この発明によれば、各画素領域において、第２電極を覆っている第２絶縁膜の内、電場形成領域に位置した部分を除去して開口を形成し、この開口内に第２画素電極の少なくと一部を露出して設けることにより、電場強度の均一化して表示品位が向上し、また、液晶の応答性が向上したアクティブマトリクス型の液晶表示子、およびその製造方法を提供することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態に係るアクティブマトリクス型の液晶表示装置を示す斜視図。
【図２】上記液晶表示装置における液晶表示素子の断面図。
【図３】上記液晶表示素子におけるアレイ基板を概略的に示す平面図。
【図４】上記アレイ基板の画素領域を拡大して示す平面図。
【図５】図４の線Ａ−Ａに沿った断面図。
【図６】図４の線Ｂ−Ｂに沿った断面図。
【図７】上記アレイ基板の製造工程を概略的に示す平面図。
【図８】図７の線Ｃ−Ｃに沿った断面図。
【図９】上記アレイ基板の製造工程を概略的に示す平面図。
【図１０】図９の線Ｄ−Ｄに沿った断面図。
【符号の説明】
１０…液晶表示素子
２０…アレイ基板
２２…対向基板
２７…アンダーコート層
２８…ガラス基板
３０…走査信号線
３２…対向信号線
３４…表示信号線
４２…ゲート絶縁膜
４５…開口
４６…対向電極
４８…表示画素電極
４８ａ…一端
５２…ＴＦＴ
７０…保護膜
Ｐ…画素領域

Claims

液晶層を挟んで互いに対向配置された第１および第２基板を備え、
上記第１基板は、絶縁基板と、上記絶縁基板上に形成された第１絶縁層と、上記第１絶縁層上に設けられた互いに平行な複数の走査信号線および対向信号線と、上記走査信号線および対向信号線に重ねて上記絶縁基板上に形成された第２絶縁層と、上記走査信号線および対向信号線と交差するように、上記第２絶縁層上に設けられた互いに平行な複数の表示信号線と、上記走査信号線、対向信号線、および表示信号線で囲まれる領域に規定されているとともにそれぞれスイッチング素子を介して走査信号線と表示信号線との交差部に電気的に接続された複数の画素領域と、上記表示信号線および画素領域を覆うように上記第２絶縁層上に形成された第３絶縁層と、を有し、
上記各画素領域には、上記スイッチング素子に電気的に接続された細長い第１電極と、上記対向信号線に電気的に接続され前記第２絶縁層に覆われているとともに、上記第１電極とほぼ平行に延び第１電極と対向した側縁部を有し、上記第１電極との間に、液晶層の配向を変化させるための電場を形成する第２電極と、が設けられ、
上記各画素領域において、上記第２絶縁層の内、上記電場の形成領域に位置した部分は除去されて開口を形成し、上記第１電極および上記第２電極の側縁部は上記開口内に露出して設けられ、上記第１電極および上記開口内に露出した第２電極の側縁部は、同一層厚の上記第３絶縁層により覆われていることを特徴とするアクティブマトリクス型の液晶表示素子。
上記第１電極は、上記表示信号線と同一の導体層を加工して形成され、上記第２電極は、上記対向信号線と同一の導体層を加工して形成されていることを特徴とする請求項１に記載のアクティブマトリクス型の液晶表示素子。
上記第１および第２電極は、上記表示信号線とほぼ平行に延びていることを特徴とする請求項１又は２に記載のアクティブマトリクス型の液晶表示素子。
上記第１電極は、上記第２絶縁層を介して上記対向信号線と重なり補助容量を形成した一端と、上記スイッチング素子に電気的に接続された他端と、を有していることを特徴とする請求項１ないし３のいずれか１項に記載のアクティブマトリクス型の液晶表示素子。
上記第１電極の一端は、上記対向信号線と平行にかつ上記第２電極と直交する方向に延びた補助容量線を構成していることを特徴とする請求項４に記載のアクティブマトリクス型の液晶表示素子。
上記各画素領域には、互いに平行な２本の上記第２電極が設けられ、上記第１電極は上記第２電極間に各第２電極と等しい間隔をおいて設けられていることを特徴とする請求項１ないし５のいずれか１項に記載のアクティブマトリクス型の液晶表示素子。
上記第１絶縁層は、上記絶縁基板上に形成された窒化珪素膜と、上記窒化珪素膜上に形成された酸化珪素膜と、からなる積層構造を有していることを特徴とする請求項１ないし６のいずれか１項に記載のアクティブマトリクス型の液晶表示素子。
上記第１電極は、アルミニウム若しくはアルミニウムを含む合金の単層構造、あるいは、アルミニウム若しくはアルミニウム合金とモリブデンとの積層構造を有し、上記第２電極は、モリブデンおよびタングステンの合金からなる単層構造を有していることを特徴とする請求項１ないし７のいずれか１項に記載のアクティブマトリクス型の液晶表示素子。
絶縁基板上に第１絶縁層を介して互いに平行に設けられた複数の走査信号線および対向信号線と、上記走査信号線および対向信号線と交差するように、第２絶縁層を介して走査信号線および対向信号線上に設けられた互いに平行な複数の表示信号線と、上記走査信号線、対向信号線、および表示信号線で囲まれる領域に規定されているとともにそれぞれスイッチング素子を介して走査信号線と表示信号線との交差部に電気的に接続された複数の画素領域と、を備え、上記各画素領域に、上記スイッチング素子に電気的に接続され上記表示信号線と平行に延びた細長い第１電極と、上記第１電極と所定の間隔を置いてほぼ平行に延び第１電極と対向した側縁部を有しているとともに上記対向信号線と電気的に接続され、上記第１電極との間に、液晶層の配向を変化させるための電場を形成する第２電極と、が設けられたアクティブマトリクス型の液晶表示素子を製造する方法において、
絶縁基板上に第１絶縁層を形成し、
上記第１絶縁層上に第１導体層を形成した後、エッチングすることにより上記複数の走査信号線、対向信号線、および複数の第２電極を形成し、
上記第１絶縁層上に、上記走査信号線、対向信号線、および第２電極に重ねて第２絶縁層を形成し、
上記第２絶縁層の内、電場形成領域に位置した部分をエッチングにより除去して開口を形成し、上記第２電極の側縁部を上記開口内に露出させ、
上記開口の形成された第２絶縁層上に第２導体層を形成した後、エッチングすることにより上記複数の表示信号線および第１電極を形成し、
上記表示信号線、第１電極、および上記開口に露出した第２電極部分を覆うように、上記第２絶縁層上に同一層厚の第３絶縁層を形成することを特徴とするアクティブマトリクス型の液晶表示素子の製造方法。
上記第１絶縁層を、上記絶縁基板上に形成された第１層と、第１層上に形成された第２層とを有する積層構造とし、
上記第１導体層をエッチングする際、上記第１絶縁層の第２層をエッチングストッパとして利用し、
上記第２絶縁層をエッチングして上記開口を形成する際、上記第１絶縁層の第１層をエッチングストッパとして利用することを特徴とする請求項９に記載のアクティブマトリクス型の液晶表示素子の製造方法。