JP4100418B2 - 画像表示装置 - Google Patents

Description

本発明は高画質表示が可能な画像表示装置に係り、特に良好な動画表示特性を有しかつまた画素間での表示特性ばらつきが十分に小さい画像表示装置に関する。

以下に図２３および図２４を用いて、従来の技術に関して説明する。

図２３は従来の技術を用いた、poly-Si TFT発光表示デバイスの画素構成図である。画素発光体としての有機発光ダイオード(OLED, Organic Light Emitting Diode)素子207を有する画素210は、表示部にマトリクス状に配置されている。但し図２３では図面の簡略化のため、単一の画素のみを記載している。画素210は選択線211、データ線217、電源線218等を介して外部の駆動回路に接続されている。各画素210においては、データ線217は入力TFT 201を介してキャンセルコンデンサ202に接続されており、キャンセルコンデンサ202の他端は駆動TFT 204のゲート、記憶コンデンサ203、AZスイッチ205の一端に入力されている。記憶コンデンサ203の他端と駆動TFT 204の一端は共通に電源線218に接続されている。また駆動TFT 204とAZスイッチ205の他端とは、共通にAZBスイッチ206の一端に接続され、AZBスイッチ206の他端はOLED素子207を介して共通電源に接続されている。なおここで、AZスイッチ205とAZBスイッチ206はTFTで構成されており、これらのゲートはそれぞれAZ線215とAZB線216に接続されている。
以下、本従来例の動作を図２４を用いて説明する。ここで図２４には、画素への表示信号入力時におけるデータ217、AZスイッチ205、AZBスイッチ206、入力TFT 201の駆動波形が示されている。なお本画素はpチャネルのTFTで構成されているため、図２４の駆動波形は、上(高電圧側)がTFTのオフ、下(低電圧側)がTFTのオンに対応する。

始めに図に記載したタイミング（１）では、入力TFT 201がオン、AZスイッチ205がオン、AZBスイッチ206がターンオフしている。これによってデータ線217に入力されていたゼロレベルの信号電圧がキャンセルコンデンサ202の一端に入力されると同時に、AZスイッチ205がオンすることによってダイオード接続された駆動TFT 204のゲート・ソース間電圧は、（電源線218の電圧＋Vth）にリセットされる。ここでVthは駆動TFT 204のしきい値電圧である。この動作によって、画素はゼロレベルの信号電圧が入力した場合に駆動TFT 204のゲートが丁度しきい値電圧になるように、オートゼロバイアスされたことになる。

次に同図に記載したタイミング（２）では、AZスイッチ205がオフ、データ線217に所定のアナログレベルの信号電圧が入力され、これによってキャンセルコンデンサ202の一端には所定レベルの信号電圧が入力される。この動作によって、駆動TFT 204のゲート電圧は上記オートゼロバイアス条件時に比べて、信号の所定レベルを加算した分だけ電圧が変化する。

次に図に記載したタイミング（３）では、入力TFT 201がオフ、AZBスイッチ206がオンする。これによって入力TFT 201のオンによって印加されていた所定レベルの信号はキャンセルコンデンサ202に記憶される。この動作によって、駆動TFT 204のゲートはしきい値電圧から信号の所定レベルを加算した分だけ電圧が変化した状態で固定され、更に駆動TFT 206によって駆動される信号電流が、入力した所定の信号電圧レベルに対応した輝度でOLED素子207を発光させる。
このような従来技術に関しては、例えば非特許文献１等に詳しく記載されている。

１Digest of Technical Papers, SID98, pp.11-14

上記従来技術では、特に良好な動画表示特性を有しかつまた画素間での表示特性ばらつきが十分に小さい画像表示装置を提供するのは困難であった。以下これに関して説明する。
図２３、２４を用いて説明した従来例は、キャンセルコンデンサ202とAZスイッチ205、AZBスイッチ206の導入によって、駆動TFT 204のVthばらつきをキャンセルコンデンサ202の両端電圧に吸収することによって、輝度むらの発生を軽減したアナログ表示をOLED素子207において実現している。しかしながら本従来例では、良好な動画表示特性を実現することに関しては、何らの注意も払われていない。即ちOLED素子207の発光は、図２４のタイミング（３）の前に記したAZBスイッチ216のオンから開始され、次のフィールドでタイミング（１）の前に入力TFT 201がオンするまで、ほぼ１フィールドの期間継続される。しかしこのような画像の表示方法に対しては、視覚特性上の残像効果によって連続する２フィールド分の画像を人間は視覚的に重ね合せて検知してしまい、いわゆるコマ送りのような不自然な動画像となってしまう。
また前述のように上記従来例は駆動TFT 204のVthばらつきをキャンセルすることができるが、実際には駆動TFT 204の特性ばらつきはVthばらつきに限らない。本従来例ではOLED素子207の駆動電流は、駆動TFT 204の電流出力によって得られている。このことは例え駆動TFT 204のVthばらつきをキャンセルすることができたとしても、駆動TFT 204に移動度のばらつき等に起因する電流駆動能力のばらつきがあれば、同様に画素毎に利得ばらつき様の輝度むらを生じてしまうことを意味している。一般にTFTは個々の素子間ばらつきが大きく、特に画素のように多数のTFTをつくり込んだ場合は、各素子間のばらつきを抑えることは非常に困難である。例えば低温poly-Si TFTの場合、数十％単位で移動度のばらつきが生じてしまうことが知られている。このため本従来例を持ってしても、このような画素間の表示特性ばらつきに起因する輝度むらの発生を、十分に小さくすることは困難であった。

動画像がコマ送りのような不自然な表示になってしまうという上記の課題は、発光手段を有する複数の画素により構成された表示部と、画素領域にアナログ表示信号を入力するための信号線と、信号線を介して該画素に入力されたアナログ表示信号を基に、上記発光手段を駆動するための発光駆動手段を有する画像表示装置において、各画素における発光駆動手段と発光手段との間に、発光手段の点灯ないし消灯を制御するための発光制御スイッチ手段を設けることによって解決することができる。

上記発光制御スイッチ手段によれば、１フィールド内における発光手段の点灯時間を制御することで、隣接する２フィールド間に無発光期間を設けることが可能である。適当な無発光期間を設けることにより、人間の視覚特性上に存在していた残像効果はこの無発光期間の間に十分に減衰してしまうため、前述のように連続する２フィールド分の画像が視覚的にも重なることはなく、なめらかな動画像として表示することができるからである。
また画素間の表示特性ばらつきに起因する輝度むらの発生を十分に小さくする
ことが困難であるという上記の課題は、発光手段を有する複数の画素により構成された表示部と、画素領域にアナログ表示信号を入力するための信号線と、信号線を介して該画素に入力されたアナログ表示信号を基に、上記発光手段を駆動するための発光駆動手段を有する画像表示装置において、各画素に設けられた発光駆動手段は電界効果トランジスタであり、信号線と該電界効果トランジスタのゲート電極は少なくとも一個の容量手段を介して接続されており、電界効果トランジスタのソースないしドレイン電極の一端はスイッチを介して電源手段かつ他端は直接発光手段に接続されるか、或いは電界効果トランジスタのソースないしドレイン電極の一端は電源手段かつ他端はスイッチを介して発光手段に接続されており、電界効果トランジスタのゲートには、容量手段を介してアナログ表示信号と実質上の三角波のいずれかが印加可能である構成を設けることによって解決することができる。
本構成によれば各画素の容量手段に書込まれたアナログ信号電圧の値によって発光手段の点灯期間を時間的に制御して階調表示を得ることができるため、発光手段の発光強度をアナログ的に制御して階調表示を得る上記従来例において問題であった画素間の表示特性ばらつきを十分に小さくすることができるからである。

本発明によれば特に良好な動画表示特性を有し、かつまた画素間での表示特性ばらつきが十分に小さい画像表示装置を提供することができる。

以下図１〜図３を用いて、本発明の第一の実施例に関して説明する。
始めに図１を用いて、本実施例の全体構成に関して述べる。

図１は本実施例であるOLED(Organic Light Emitting Diode)表示パネルの構成図である。画素発光体としてのOLED素子7を有する画素10が表示部にマトリクス状に配置され、画素10はリセット線15、信号線17、点灯スイッチ線19等を介して表示部周辺に設けられた駆動回路に接続されている。リセット線15はゲート駆動回路22の走査出力に、信号線17は信号入力スイッチ23及び三角波入力スイッチ26を介してそれぞれ信号駆動回路21及び三角波入力線27に接続されている。信号駆動回路21にはアナログ電圧信号を入力する信号入力線28が接続されている。この信号駆動回路21の構成は、既に一般に良く知られているシフトレジスタとアナログスイッチで構成されるアナログ信号電圧分配回路であるので、ここではその詳細は省略する。ここで信号入力スイッチ23は信号選択線24によって、また三角波入力スイッチ26は信号選択線24のインバータ回路30の出力である反転信号選択線25によって二者択一的に制御される。また点灯スイッチ線19は点灯スイッチORゲート31から出力されており、点灯スイッチORゲート31にはゲート駆動回路22の走査出力及び点灯制御線32が入力している。このゲート駆動回路22の構成は、一般に良く知られているシフトレジスタ回路であるため、ここではその詳細な説明は省略する。なおここで画素10、ゲート駆動回路22、信号駆動回路21等の図１に示された各回路は全て、一般に良く知られている低温多結晶Si TFTを用いてガラス基板上に構成されている。また各画素10においては、信号線17は画素容量2を介してｐチャネルMOSトランジスタであるOLED駆動TFT 4のゲートに入力されており、OLED駆動TFT 4のソースは電源線18に、OLED駆動TFT 4のドレインは点灯スイッチ線19で制御される点灯TFTスイッチ9を介してOLED素子7の一端に接続されている。なおOLED素子7の他端は共通接地されている。更にOLED駆動TFT 4のゲートとドレインの間には、リセット線15で制御されるリセットTFTスイッチ5が設けられている。

次に本実施例の動作を、図２及び図３を用いて説明する。

図２は本実施例の１フレーム期間内における、点灯制御線32及び信号選択線24の動作波形図である。本実施例では1/60秒に予め設定されている１フレーム期間は、前半の「書込み期間」と後半の「点灯期間」に分割されている。この分割比率は、例えば「書込み期間」と「点灯期間」で50％づつである。点灯制御線32は「書込み期間」ではオフしているが、「点灯期間」にはオンすることによって点灯スイッチ線19を介して全画素の点灯TFTスイッチ9を一斉にオン状態に固定する。また信号選択線24は「書込み期間」ではオン「点灯期間」にはオフすることによって、信号入力スイッチ23を「書込み期間」ではオン「点灯期間」にはオフ、三角波入力スイッチ26を「書込み期間」ではオフ「点灯期間」にはオンさせる。
これによって信号線17には、「書込み期間」には信号駆動回路21を介してアナログ信号電圧が書込まれ、「点灯期間」には三角波入力線27を介して三角波電圧が書込まれる。

図３は各画素におけるリセットTFTスイッチ5、点灯TFTスイッチ9の駆動及び信号線17上のデータ入力の様子を、上記「１．書込み期間」及び「２．点灯期間」に分けて示したものである。

１フレームの前半の「書込み期間」においては、ゲート駆動回路22が各画素行を順次走査し、これと同期して信号駆動回路21よりアナログ信号電圧が信号データとして信号線17に書込まれる。具体的にはまずゲート駆動回路22によって選択されたｎ行目の画素においては、始めに点灯TFTスイッチ9、続いてリセットTFTスイッチ5がオンする。ここで両スイッチがオンすることによってOLED駆動TFT 4はゲートとドレインが同電位のダイオード接続となるため、電源線18に予め所定の電圧を印加しておくことにより、OLED駆動TFT 4とOLED素子7は導通状態になる。次に点灯TFTスイッチ9がオフすると、OLED駆動TFT 4とOLED素子7は強制的に電流オフ状態になるが、このときOLED駆動TFT 4のゲートとドレインはリセットTFTスイッチ5で短絡されているため、画素容量 2の一端でもあるOLED駆動TFT 4のゲート電圧は、電源線18の電圧よりしきい値電圧（Vth）だけ低い電圧に自動的にリセットされる。なおこのとき画素容量2の他端には、信号線17データとしてアナログ信号電圧が入力している。次にリセットTFTスイッチ5がオフすると、画素容量2の両端の電位差はこのまま画素容量2に記憶される。即ち画素容量2の信号線17側にここで書込まれた上記アナログ信号電圧と等しい電圧が入力した際には、OLED駆動TFT4のゲート電圧は電源線18の電圧よりしきい値電圧（Vth）だけ低い電圧に強制的に設定されることになる。このとき画素容量2の信号線17側に入力する電圧値が上記アナログ信号電圧よりも高ければOLED駆動TFT4はオフ状態であり、画素容量2の信号線17側に入力する電圧値が上記アナログ信号電圧よりも低ければOLED駆動TFT4はオン状態であることは明らかである。但し他の行の画素を走査している期間は、当該画素の点灯TFTスイッチ9は常時オフ状態であるから、信号線17データ電圧の高低にかかわらずOLED素子7が点灯することはない。さてアナログ信号電圧の画素への書込みはこのように行毎に順次行われ、全ての画素への書込みが終了した時点で１フレームの前半の「書込み期間」は終了する。

次に１フレームの後半の「点灯期間」においてはゲート駆動回路22は停止しており、点灯制御線32が点灯スイッチORゲート31と点灯スイッチ線19を介して、全画素の点灯TFTスイッチ9を一斉にオンさせる。このとき信号線17には信号線データとして、三角波入力線27から三角波入力スイッチ26を介し、図３に示すような三角波が入力される。前述したように各画素容量2は、信号線17の電圧が予め書込まれたアナログ信号電圧より高いか低いかによって、OLED駆動TFT4がオンかオフするようにリセットされている。ここで「点灯期間」においては上記のように点灯TFTスイッチ9は常時オン状態にあるため、各画素のOLED素子7は予め書込まれたアナログ信号電圧と信号線17に印加される上記三角波の電圧関係によって、OLED駆動TFT4により駆動される。このときOLED駆動TFT4の電流駆動能力である相互コンダクタンス（gm）が十分に大きければ、OLED素子７は点灯／消灯とデジタル的に駆動されると見なすことができる。即ちOLED素子7は予め書込まれたアナログ信号電圧値に依存した期間だけ、ほぼ一定の輝度で連続点灯し、この発光時間の変調は、視覚的には多階調の発光として認められる。このことは例えOLED駆動TFTの特性がばらついたとしても、基本的に何らの影響も受けることはない。
ここで図３に示した三角波波形の振幅は、アナログ信号電圧の信号振幅とほぼ一致させることが望ましい。なお上記三角波の波形は、本発明の主旨を逸脱しない範囲で様々な変更が可能である。本実施例においては発光の時間軸重心が発光階調に依存しないように左右対象の三角波としたが、非対称の三角波や、ガンマ特性変調に相当する非直線の三角波、複数の三角波などを用いてそれぞれ異なる視覚特性を得ることも可能である。
以上の本実施例によれば、１フィールド内における発光手段の点灯時間を「点灯期間」のみに制御することで、隣接する２フィールド間に無発光期間を設けることが可能である。本実施例はこれによりなめらかな動画像表示を可能としている。また本実施例によれば各画素の容量手段に書込まれたアナログ信号電圧の値によって発光手段の点灯期間を時間的にばらつきなく制御して階調表示を得ることができるため、画素間の表示特性ばらつきを十分に小さくすることができる。
さて以上に述べた本実施例においては、本発明の主旨を損なわない範囲でいくつもの変更が可能である。例えば本実施例ではTFT基板としてガラス基板を用いたが、これを石英基板や透明プラスチック基板等の他の透明絶縁基板に変更することも可能であるし、またOLED素子7の発光を上面に取り出すようにすれば、不透明基板を用いることも可能である。
或いは各TFTスイッチに関しても、本実施例では構成が簡単な単チャネルのアナログスイッチを用いたが、これらのアナログスイッチを例えばCMOS構成にすることも可能である。 また本実施例の説明においては、画素数やパネルサイズ等に関しては敢えて言及していない。これは本発明が特にこれらのスペックないしフォーマットに制限されるものではないためである。また今回は表示信号電圧をアナログ電圧としたが、これを例えば64階調（6bit）のディスクリートな階調電圧とすることも容易であり、或いは信号電圧階調数も特に特定の値に制限されるものではない。またこのときは三角波の形状も、信号電圧階調に合せてディスクリートにすることができる。またOLED素子7における共通端子の電圧を接地電圧としているが、この電圧値も所定の条件の下で変更可能であることは言うまでもない。

また本実施例ではゲート駆動回路22、信号駆動回路21等からなる周辺駆動回路は、低温多結晶Si TFT回路で構成している。しかしながらこれらの周辺駆動回路あるいはその一部分を単結晶ＬＳＩ(Large Scale Integrated circuit)回路で構成して実装することも、本発明の範囲内で可能である。

本実施例では、発光手段としてOLED素子7を用いることとした。しかしこれに代えてその他の無機ダイオードや蛍光体を含む一般の発光手段を用いても、本発明を実現することが可能であることは明らかである。

なおOLED素子7を赤、緑、青の３種類の色毎に作り分けてカラー化を実現する場合には、色バランスを取るために各OLED素子7の面積や、駆動電圧条件を変化させることが好ましい。ここで駆動電圧条件を変化させる場合、本実施例においては電源線18の印加電圧を色毎に変化させて調整することができる。この場合、配線の簡略化の観点からは、特に３色はストライプ配置することが望ましい。また本実施例で各OLED素子7の共通端子電圧を接地電圧としたことに対しても、OLED素子7の共通端子を赤、緑、青の３種類の色毎に作り分け、それぞれ適当な電圧で駆動することも可能である。更にこの駆動電圧を表示条件や表示の絵柄等によって適当に調整することで、色温度補正機能を実現することも可能である。

また本実施例においては「書込み期間」と「点灯期間」の時間比率を約50％づつとしたが、この比率もそれぞれの条件に応じて変更が可能である。例えば「点灯期間」を短くすれば動画の動きはより良好になるが、その分画面は暗くなり易い。これらの点を考慮して、例えば「点灯期間」は70％、30％、10％等に適宜設定すれば良い。
以上の種々の変更等は、本実施例に限らず以下のその他の実施例においても、基本的に同様に適用可能である。

以下図4、５を用いて、本発明の第二の実施例に関して説明する。
図４は本第二の実施例における画素40の構成図である。
本実施例の全体構成及び動作は、リセットTFTスイッチ41及び点灯TFTスイッチ42がpMOSトランジスタで構成されていることを除けば、基本的に第一の実施例のそれと同一である。従ってここでは全体構成及びその動作の記載は省略し、本実施例の特徴であるリセットTFTスイッチ41及び点灯TFTスイッチ42に関して以下説明する。
図５（ａ）は上記リセットTFTスイッチ41の断面構造図、図５（ｂ）はOLED駆動TFT 4及び点灯TFTスイッチ42の断面構造図である。第一の実施例で述べたように、いずれのTFTとも低温poly-Si TFTプロセスで形成されたものであり、ガラス基板50上にバッファ膜49を介して形成されたｉ（不純物非導入）型poly-Si薄膜53にドレインまたはソース電極となるｐ+（高濃度ｐ型）領域51,55を形成し、ゲート絶縁膜48を介してゲート電極46を設けたものである。またゲート電極、ドレインまたはソース電極にはそれぞれ端子43,44,45を接続してある。但しここで図５（ａ）に示したリセットTFTスイッチ41と、図５（ｂ）に示したOLED駆動TFT 4及び点灯TFTスイッチ42の違いは、前者はゲート近傍のpoly-Si薄膜53にｐ−（低濃度ｐ型）領域52,54を形成した、いわゆるLDD（Lightly Doped Drain）トランジスタ構造を採用していることである。これはリセットTFTスイッチ41は画素容量2に蓄えられた信号に対応した電荷を保持する必要があるために、十分にオフ電流が低い必要がある半面、OLED駆動TFT 4はOLED素子7のオンオフ動作を急峻に行うために相互コンダクタンス(gm)を大きくするため、点灯TFTスイッチ42はOLED素子7駆動電流に対する寄生抵抗に起因する電圧降下のばらつきを見えなくするために敢えてLDD構造は採用していない。LDDトランジスタは、オフ時のリーク電流をより小さくできるという長所があるが、オン時の寄生抵抗が大きくなり、等価的に相互コンダクタンス(gm)が低下するというトレードオフを有するためである。
本実施例では上記のように画素40がｐMOSトランジスタのみで構成されているため、画素部のレイアウトが簡略化でき、高解像度化や高歩留り化を図ることができるという長所がある。更に必要に応じてLSI実装回路を用いることなどで画素周辺回路を構成するTFTも全てpMOSトランジスタで構成すれば、nMOSのTFTを形成しないことでプロセスの簡略化を図ることができ、より低価格化を図ることができる。
但し本実施例ではリセットTFTスイッチ41及び点灯TFTスイッチ42がpMOSトランジスタであるため、両スイッチの駆動波形の正負の向きは第一の実施例のそれとは逆になることには注意が必要である。

以下図６を用いて、本発明の第三の実施例に関して説明する。
図６は本第三の実施例における画素59の構成図である。
本実施例の全体構成及び動作は、OLED駆動TFT60がnMOSトランジスタで構成されていること及びOLED素子61のカソードとアノードが逆向きに構成されていることを除けば、基本的に第一の実施例のそれと同一である。従ってここでは全体構成及びその動作の記載は省略し、本実施例の特徴であるOLED駆動TFT60及びOLED素子61に関して以下説明する。
OLED素子61の対向電極62には電源線18よりも高い電圧が印加されているため、OLED駆動TFT60はソース側が電源線18に接続されていることに関しては第一の実施例と同様の回路接続になっている。但しOLED駆動TFT60はnMOSトランジスタであるため、アナログ信号電圧と三角波との上下関係は逆になり、三角波が予め書き込まれていたアナログ信号電圧よりも高電圧の時にOLED駆動TFT60はオンし、三角波が予め書き込まれていたアナログ信号電圧よりも低電圧の時にOLED駆動TFT60はオフする。従ってアナログ信号電圧の白黒の関係は反転するが、それ以外においては第一の実施例と同様である。
本実施例では画素59がｎMOSトランジスタのみで構成されているため、画素部のレイアウト簡略化でき、高解像度化や高歩留り化を図ることができるという長所がある。更に必要に応じてLSI実装回路を用いることなどで画素周辺回路を構成するTFTも全てｎMOSトランジスタで構成すれば、ｐMOSのTFTを形成しないことでプロセスの簡略化を図ることができ、より低価格化を図ることができる。

以下図７を用いて、本発明の第四の実施例に関して説明する。
図７は本第四の実施例における画素66の構成図である。
本実施例の全体構成及び動作は、OLED駆動TFT63がnMOSトランジスタで構成され、これに伴ってリセットTFTスイッチ64及び点灯TFTスイッチ65の位置が変更されていることを除けば、基本的に第一の実施例のそれと同一である。従ってここでは全体構成及びその動作の記載は省略し、本実施例の特徴であるOLED駆動TFT63、TFTスイッチ64及び点灯TFTスイッチ65に関して以下説明する。
OLED駆動TFT63はnMOSトランジスタであるため、OLED素子7に接続する方がソース側になる。従って点灯TFTスイッチ65はOLED駆動TFT63と電源線18の間に設けられ、リセットTFTスイッチ64も図７に示したようにOLED素子7のない方のドレイン側に接続される。本実施例の場合は以上のように画素の構成は変わってくるが、基本的な動作は第三の実施例と同じであり、その長所も第三の実施例同様である。
但し本実施例ではOLED素子7がOLED駆動TFT63のソース抵抗として作用してしまうため、他の実施例と比較すると、OLED駆動TFT63の特性ばらつきは見えやすくなる方向である。

以下図８及び図９を用いて、本発明の第五の実施例に関して説明する。

図８は本実施例であるOLED(Organic Light Emitting Diode)表示パネルの構成図である。本実施例の構成及び動作は、信号線17の上下に設けられていた信号入力スイッチ23、信号駆動回路21、三角波入力スイッチ26及び三角波入力線27がなく、これらに変えてデジタル信号入力線71を有する6bit-DA変換回路70が設けられていることを除けば、基本的に第一の実施例のそれと同一である。従ってここでも全体の構成及びその動作の記載は省略し、本実施例の特徴であるDA変換回路70を中心に以下に説明する。

図９は本実施例の１フレーム期間内における、点灯制御線32及びデジタル信号入力線71の動作波形図である。本実施例では1/60秒に予め設定されている１フレーム期間は、前半の「書込み期間」と後半の「点灯期間」に分割されている。点灯制御線32は「書込み期間」ではオフしているが、「点灯期間」にはオンすることによって点灯スイッチ線19を介して全画素の点灯TFTスイッチ9を一斉にオン状態に固定する。またデジタル信号入力線71には「書込み期間」にはデジタル画像データ、「点灯期間」には三角波データが入力する。これによって信号線17上にはDA変換回路70を介して、「書込み期間」にはアナログ信号電圧が出力され、「点灯期間」には三角波電圧が出力される。即ち本実施例においてはDA変換回路70を用いることによって、デジタル入力を可能にしているほか、信号入力スイッチ23及び三角波入力スイッチ26の切替え操作等を不用にすることで、OLED表示パネルの駆動信号の簡素化も実現している。
本実施例においては、DA変換回路70も低温poly-Si TFTを用いてガラス基板上に一体形成することで低コスト化を図っているが、上記DA変換回路70はLSIを実装することで実現することも可能である。後者の場合はLSIの部品や実装コストが必要になる一方、より高性能な8bit-DA変換回路等も容易に実現することができる。

以下図１０〜図１２を用いて、本発明の第六の実施例に関して説明する。
始めに図１０を用いて、本実施例の全体構成に関して述べる。

図１０は本実施例であるOLED(Organic Light Emitting Diode)表示パネルの構成図である。画素発光体としてのOLED素子7を有する画素70が表示部にマトリクス状に配置され、画素70はリセット線78、信号線77、点灯スイッチ線79、入力スイッチ線83等を介して表示部周辺に設けられた駆動回路に接続されている。リセット線78及び入力スイッチ線83はゲート駆動回路82の走査出力に、信号線77は信号駆動回路81に接続されており、信号駆動回路81にはアナログ電圧信号を入力する信号入力線28が接続されている。この信号駆動回路81の構成は、一般に良く知られているシフトレジスタとアナログスイッチで構成されるアナログ信号電圧分配回路であるので、ここではその詳細は省略する。また点灯スイッチ線79は点灯スイッチORゲート80から出力されており、点灯スイッチORゲート80にはゲート駆動回路82の走査出力及び点灯制御線32が入力している。このゲート駆動回路82の構成は、一般に良く知られているシフトレジスタ回路であるため、ここではその詳細な説明は省略する。なおここで画素70、ゲート駆動回路82、信号駆動回路81等の図１０に示された各回路は全て、一般に良く知られている低温多結晶Si TFTを用いてガラス基板上に構成されている。また各画素70においては、信号線77は入力スイッチ線83で制御される入力TFTスイッチ71と画素容量72を介してｐチャネルMOSトランジスタであるOLED駆動TFT 74のゲートに入力されており、OLED駆動TFT 74のソースは電源線18に、OLED駆動TFT 74のドレインは点灯スイッチ線79で制御される点灯TFTスイッチ76を介してOLED素子7の一端に接続されている。なおOLED素子7の他端は共通接地されている。更にOLED駆動TFT 74のゲートとドレインの間には、リセット線78で制御されるリセットTFTスイッチ75が設けられ、OLED駆動TFT 74のゲートとソースの間には保持容量73が設けられている。

次に本実施例の動作を、図１１及び図１２を用いて説明する。

図１１は本実施例の１フレーム期間内における、点灯制御線32の動作波形図である。本実施例では1/60秒に予め設定されている１フレーム期間は、前半の「書込み期間」と、後半の「休止期間」及びそれに続く「点灯期間」に分割されている。点灯制御線32は「書込み期間」及び「休止期間」ではオフしているが、「点灯期間」にはオンすることによって点灯スイッチ線79を介して全画素の点灯TFTスイッチ76を一斉にオン状態に固定する。また「書込み期間」にはゲート駆動回路82によりリセット線78、点灯スイッチ線79及び入力スイッチ線83が走査されると共に信号線77にはアナログ信号電圧が順次入力され、「休止期間」及び「点灯期間」にはゲート駆動回路22は休止すると共に信号線77への信号入力も休止する。

図１２は各画素におけるリセットTFTスイッチ75、点灯TFTスイッチ76、入力TFTスイッチ71の駆動及び信号線77上のデータ入力の様子を、「１．書込み期間」及び「２．休止期間及び点灯期間」に分けて示したものである。
１フレームの前半の「書込み期間」においては、ゲート駆動回路82が各画素行
を順次走査し、これと同期して信号駆動回路81よりアナログ信号電圧が信号データとして信号線77に書込まれる。具体的にはゲート駆動回路82によって選択されたｎ行目の画素において、始めに点灯TFTスイッチ76及び入力TFTスイッチ71、続いてリセットTFTスイッチ75がオンする。これらのスイッチがオンすることによってOLED駆動TFT 74はゲートとドレインが同電位のダイオード接続となるため、電源線18に予め所定の電圧を印加しておくことにより、OLED駆動TFT 74とOLED素子7は導通状態になる。次に点灯TFTスイッチ76がオフすると（タイミング（１））、OLED駆動TFT 74とOLED素子7は強制的に電流オフ状態になるが、このときOLED駆動TFT 74のゲートとドレインはリセットTFTスイッチ75で短絡されているため、画素容量 72の一端でもあるOLED駆動TFT 74のゲート電圧は、電源線18の電圧よりしきい値電圧（Vth）だけ低い電圧に自動的にリセットされる。なおこのとき画素容量72の他端には、入力TFTスイッチ71を介して信号線77データとしてゼロ（基準）レベルのアナログ信号電圧が入力している。

次にリセットTFTスイッチ75がオフすると、画素容量72の両端の電位差はこのまま画素容量72に記憶される。次いで信号線77データとして所定のアナログ信号電圧が印加されると（タイミング（２））、画素容量72の両端の電圧はゼロ（基準）レベルのアナログ信号電圧と上記アナログ信号電圧の電圧差に相当する分だけシフトし、OLED駆動TFT 74のゲートにも先のリセット電圧より上記電圧差に相当する分だけシフトした電圧が印加され、この電圧は保持容量73によって保持される。この後入力TFTスイッチ71がオフし、信号線77データがゼロ（基準）レベルに戻って（タイミング（３））ｎ行目の画素行への信号書き込みが完了する。
なおこの後、他の行の画素を走査している期間は、当該画素の点灯TFTスイッチ76は常時オフ状態であるから、OLED駆動TFT 74のゲートに書き込まれたアナログ信号電圧のレベルにかかわらずOLED素子7が点灯することはない。アナログ信号電圧の画素への書込みはこのように行毎に順次行われ、全ての画素への書込みが終了した時点で１フレームの前半の「書込み期間」は終了する。

次いで１フレームの後半においてはゲート駆動回路82は停止する。「休止期間」においては図１２に示した各スイッチはいずれもオフしており、特に画素の状態が変化することはない。続く「点灯期間」では点灯制御線32が点灯スイッチORゲート80と点灯スイッチ線79を介して、全画素の点灯TFTスイッチ76を一斉にオンさせる。このとき前述したようにOLED駆動TFT 74のゲートには各画素に書き込まれたアナログ信号電圧に対応した電圧が印加されているため、これに応じた信号電流が各画素のOLED素子7に流れて階調発光を行う。このときOLED駆動TFT4のしきい値電圧（Vth）のばらつきはキャンセルされる。
以上の本実施例によれば、１フィールド内における発光手段の点灯時間を「点灯期間」のみに制御することで、隣接する２フィールド間に無発光期間を設けることが可能である。本実施例はこれによりなめらかな動画像表示を可能としている。また新たに「休止期間」を設けたことによって、ゲート駆動回路82のクロック周波数を一定に保ったままで容易に「点灯期間」を可変にすることができる。本実施例では点灯制御線32のタイミング信号を調整するだけで、動画の視覚特性や視覚上の表示輝度を簡単に変更することが可能である。

以下図１３〜図１４を用いて、本発明の第七の実施例に関して説明する。
始めに図１３を用いて、本実施例の全体構成に関して述べる。

図１３は本実施例であるOLED(Organic Light Emitting Diode)表示パネルの構成図である。画素発光体としてのOLED素子7を有する画素90が表示部にマトリクス状に配置され、画素90は信号線97、点灯スイッチ線99、入力スイッチ線103等を介して表示部周辺に設けられた駆動回路に接続されている。入力スイッチ線103はゲート駆動回路102の走査出力に、信号線97は信号駆動回路101に接続されており、信号駆動回路101にはアナログ電圧信号を入力する信号入力線28が接続されている。この信号駆動回路101の構成は、一般に良く知られているシフトレジスタとアナログスイッチで構成されるアナログ信号電圧分配回路であるので、ここではその詳細は省略する。また点灯スイッチ線99は点灯スイッチORゲート100から出力されており、点灯スイッチORゲート100にはゲート駆動回路102の走査出力及び点灯制御線32が入力している。このゲート駆動回路102の構成は、一般に良く知られているシフトレジスタ回路であるため、ここではその詳細な説明は省略する。なおここで画素90、ゲート駆動回路102、信号駆動回路101等の図１３に示された各回路は全て、一般に良く知られている低温多結晶Si TFTを用いてガラス基板上に構成されている。また各画素90においては、信号線97は入力スイッチ線103で制御される入力TFTスイッチ91を介してｐチャネルMOSトランジスタであるOLED駆動TFT 94のゲートに入力されており、OLED駆動TFT 94のソースは電源線18に、OLED駆動TFT 94のドレインは点灯スイッチ線99で制御される点灯TFTスイッチ96を介してOLED素子7の一端に接続されている。なおOLED素子7の他端は共通接地されている。更にOLED駆動TFT 94のゲートとソースの間には保持容量93が設けられている。

次に本実施例の動作を、図１4を用いて説明する。

図１４各画素における点灯TFTスイッチ96、入力TFTスイッチ91の駆動及び信号線97上のデータ入力の様子を、「１．書込み期間」及び「２．点灯期間」に分けて示したものである。

１フレームの前半の「書込み期間」においては、ゲート駆動回路102が各画素行を順次走査し、これと同期して信号駆動回路101よりアナログ信号電圧が信号データとして信号線97に書込まれる。具体的にはゲート駆動回路102によって選択されたｎ行目の画素において、点灯TFTスイッチ96及び入力TFTスイッチ91がオンし、信号線97データとしてアナログ信号電圧が印加される。ここで電源線18に予め所定の電圧を印加しておくことにより、OLED駆動TFT 94とOLED素子7は導通状態となり、上記アナログ信号電圧に対応する輝度でOLED素子7は発光する。次に入力TFTスイッチ91がオフするとこのときのアナログ信号電圧は保持容量93に記憶され、次いで点灯TFTスイッチ96のオフによってOLED素子7の発光はすぐに停止する。なおこの後、他の行の画素を走査している期間は、当該画素の点灯TFTスイッチ96は常時オフ状態であるから、OLED駆動TFT 94のゲートに書き込まれたアナログ信号電圧のレベルにかかわらずOLED素子7が点灯することはない。アナログ信号電圧の画素への書込みはこのように行毎に順次行われ、全ての画素への書込みが終了した時点で１フレームの前半の「書込み期間」は終了する。

次いで１フレーム後半の「点灯期間」においては、ゲート駆動回路82は停止し、点灯制御線32が点灯スイッチORゲート100と点灯スイッチ線99を介して、全画素の点灯TFTスイッチ96を一斉にオンさせる。このとき前述したようにOLED駆動TFT 94のゲートには各画素に書き込まれたアナログ信号電圧が記憶されているため、これに応じた信号電流が各画素のOLED素子7に流れて階調発光を行う。

以上の本実施例によれば、１フィールド内における発光手段の点灯時間を「点灯期間」のみに制御することで、隣接する２フィールド間に無発光期間を設けることが可能である。本実施例はこれによりなめらかな動画像表示を可能としている。

以下図１５〜図１６を用いて、本発明の第八の実施例に関して説明する。
始めに図１５を用いて、本実施例の全体構成に関して述べる。

図１５は本実施例であるOLED(Organic Light Emitting Diode)表示パネルの構成図である。画素発光体としてのOLED素子7を有する画素110が表示部にマトリクス状に配置され、画素110はリセット線118、信号線117、点灯スイッチ線119、入力スイッチ線123等を介して表示部周辺に設けられた駆動回路に接続されている。リセット線118及び入力スイッチ線123はゲート駆動回路122の走査出力に、信号線117は電流出力DA変換回路121に接続されており、電流出力DA変換回路121にはデジタル信号を入力するデジタル信号入力線29が接続されている。この電流出力DA変換回路121は、出力が階調電流であること以外は、一般の電圧出力DA変換回路と同様な構成である。また点灯スイッチ線119は全画素で共通に接続されている。ゲート駆動回路122の構成は、一般に良く知られているシフトレジスタ回路であるため、ここではその詳細な説明は省略する。なおここで画素110、ゲート駆動回路122、電流出力DA変換回路121等の図１５に示された各回路は全て、一般に良く知られている低温多結晶Si TFTを用いてガラス基板上に構成されている。また各画素110においては、信号線117は入力スイッチ線123で制御される入力TFTスイッチ111を介してｐチャネルMOSトランジスタであるOLED駆動TFT 114のドレインに入力されており、OLED駆動TFT 114のソースは電源線18に接続されている。またOLED駆動TFT 114のドレインは点灯スイッチ線119で制御される点灯TFTスイッチ116を介してOLED素子7の一端に接続されている。なおOLED素子7の他端は共通接地されている。更にOLED駆動TFT 114のゲートとドレインの間には、リセット線118で制御されるリセットTFTスイッチ115が設けられ、OLED駆動TFT 114のゲートとソースの間には保持容量113が設けられている。

次に本実施例の動作を、図１６を用いて説明する。

図１６は各画素におけるリセットTFTスイッチ115、点灯TFTスイッチ116、入力TFTスイッチ111の駆動及び信号線117上におけるデータ入力の様子を、「１．書込み期間」及び「２．点灯期間」に分けて示したものである。

１フレームの前半の「書込み期間」においては、ゲート駆動回路122が各画素行を順次走査し、これと同期して電流出力ＤＡ変換回路121よりアナログ信号電流が信号データとして信号線117に書込まれる。具体的にはゲート駆動回路122によって選択されたｎ行目の画素において、入力TFTスイッチ111及びリセットTFTスイッチ115がオンする。これらのスイッチがオンすることによってOLED駆動TFT 114はゲートとドレインが同電位のダイオード接続となるり、信号線117からOLED駆動TFT 114を経由して電源線18へと上記のアナログ信号電流が流れる。このときOLED駆動TFT 114のソース／ドレイン間には、上記アナログ信号電流に対応するゲート電圧が生じることになり、次にリセットTFTスイッチ115がオフする際にこのアナログ信号電流に対応するゲート電圧が保持容量113に記憶される。この後信号線117上のアナログ信号電流及び入力TFTスイッチ111がオフすることでｎ行目の画素行への信号書き込みが完了する。なお本実施例においては上記「書込み期間」の間常に点灯TFTスイッチ116はオフであるため、保持容量113すなわちOLED駆動TFT 114のゲートに書き込まれた電圧のレベルに如何にかかわらず、OLED素子7が点灯することはない。アナログ信号電圧の画素への書込みはこのように行毎に順次行われ、全ての画素への書込みが終了した時点で１フレームの前半の「書込み期間」は終了する。

次いで１フレーム後半の「点灯期間」においては、ゲート駆動回路122は停止し、点灯スイッチ線119が全画素の点灯TFTスイッチ116を一斉にオンさせる。このとき前述したようにOLED駆動TFT 114のゲートには各画素に入力されたアナログ信号電流に対応するゲート電圧が保持容量113によって保持されているため、上記アナログ信号電流と等しい電流が各画素のOLED素子7に流れて階調発光を行う。このときOLED駆動TFT 114のばらつきはキャンセルされる。
以上の本実施例によれば、１フィールド内における発光手段の点灯時間を「点灯期間」のみに制御することで、隣接する２フィールド間に無発光期間を設けることが可能である。本実施例はこれによりなめらかな動画像表示を可能としている。

以下図１７〜図１９を用いて、本発明の第九の実施例に関して説明する。
本実施例の構成及び動作は、各画素134に設けられている点灯TFTスイッチ131が、点灯スイッチ線132を介して点灯スイッチANDゲート130から走査されている点を除けば、基本的に（第六の実施例）のそれと同一である。従ってここでは全体の構成及びその動作の記載は省略し、本実施例の特徴である点灯TFTスイッチ131を中心に以下に説明する。

図１７は本実施例であるOLED(Organic Light Emitting Diode)表示パネルの構成図である。前述のように各画素134に設けられている点灯TFTスイッチ131は、点灯スイッチ線132を介して点灯スイッチANDゲート130に接続されている。またこの点灯スイッチANDゲート130には、ゲート駆動回路82の走査出力と点灯制御線133が入力している。

次に本実施例の動作に関して説明する。

図１８は本実施例の１フレーム期間内における、点灯制御線133の動作波形図である。点灯制御線は前半の「書き込み期間」ではオン状態にあって所定の画素のOLED素子7を点灯させ、後半の「消灯期間」にはオフ状態になって各画素の点灯TFTスイッチ131をオフすることで全画素のOLED素子7を強制的に消灯させる。

図１９は各画素におけるリセットTFTスイッチ75、点灯TFTスイッチ131、入力TFTスイッチ71の駆動及び信号線77上のデータ入力の様子を、「１．書込み期間」及び「２．消灯期間」に分けて示したものである。基本的な動作は前述の（第六の実施例）と同様であるが、書込み期間の当該行が選択されていない間は点灯TF
Tスイッチ131は常時オンになっていることと、消灯期間中は点灯TFTスイッチ131は常時オフであることが異なっている。本実施例はこれによって、１フィールド内における発光手段の点灯に「消灯期間」を設けることで、隣接する２フィールド間に無発光期間を設けることが可能である。本実施例はこれによりなめらかな動画像表示を可能としている。

以下図２０、図２１を用いて、本発明の第十の実施例に関して説明する。
本実施例の構成及び動作は、各画素144に設けられている点灯TFTスイッチ141が、点灯スイッチ線142を介して点灯スイッチ駆動回路144から走査されている点を除けば、基本的に（第六の実施例）のそれと同一である。従ってここでは全体の構成及びその動作の記載は省略し、本実施例の特徴である点灯TFTスイッチ141を中心に以下に説明する。

図２０は本実施例であるOLED(Organic Light Emitting Diode)表示パネルの構成図である。前述のように各画素144に設けられている点灯TFTスイッチ141は、点灯スイッチ線142を介して点灯スイッチ駆動回路144に接続されている。従ってゲート駆動回路143はリセット線78及び入力スイッチ線83のみに接続されている。

次に本実施例の動作に関して説明する。

図２１は本実施例の各画素行に対する、ゲート駆動回路143及び点灯スイッチ駆動回路144の走査の様子を模式的に示したものである。前述の（第六の実施例）と同様に、リセットTFTスイッチ75、入力TFTスイッチ、点灯TFTスイッチ76はゲート駆動回路143及び点灯スイッチ駆動回路144によって１行目の画素行から最終行まで順次走査、駆動される。ここでゲート駆動回路143は１画素行毎にこの走査を行い、走査が１行目から最終行まで完了するまでの期間が１フレーム期間である。ところが点灯スイッチ駆動回路144の走査は、一旦点灯TFTスイッチ141をオンしてからｋ行遅れて点灯TFTスイッチ141をオフする。これによってｋ行分の走査に相当する時間が点灯期間として定義されるのである。

本実施例は以上のようにして、１フィールド内における発光手段の点灯に対して、画素毎に「点灯期間」を設けることで、隣接する２フィールド間に無発光期間を設けることが可能である。本実施例はこれによりなめらかな動画像表示を可能としている。

以下図２２を用いて、本発明における第十一の実施例に関して説明する。
図２２は第十一の実施例である動画（デジタルテレビジョン）再生装置150の構成図である。
無線ないし有線入力インターフェース回路151には、圧縮された画像データ等が外部からMPEG規格に基づく動画データとして入力し、入力インターフェース回路151の出力はI/O（Input/Output）回路152を介してデータバス153に接続される。
データバス153にはこの他にMPEG信号のデコードを行うマイクロプロセサ154、DA変換器を内蔵した表示パネルコントローラ155、フレームメモリ156等が接続されている。更に表示パネルコントローラ155の出力はOLED表示パネル160に入力しており、OLED表示パネル160には画素マトリクス161、ゲート駆動回路22、信号駆動回路21等が設けられている。なお画像表示端末150には更に、三角波発生回路162、二次電池157が設けられており、三角波発生回路162の出力もまたOLED表示パネル160に入力している。なおここでOLED表示パネル160は、先に延べた第一の実施例と同一の構成および動作を有しているので、その内部の構成及び動作の記載はここでは省略する。
以下に本第十一の実施例の動作を説明する。始めに入力インターフェース回路151は命令に応じて圧縮された画像データを外部から取り込み、この画像データをI/O回路152を介してマイクロプロセサ154及びフレームメモリ156に転送する。マイクロプロセサ154はユーザからの命令操作を受けて、必要に応じて動画再生装置150全体を駆動し、圧縮された画像データのデコードや信号処理、情報表示を行う。ここで信号処理された画像データは、必要に応じてフレームメモリ156に一時的に蓄積される。
またマイクロプロセサ154が表示命令を出した場合には、その指示に従って必要に応じてフレームメモリ156から表示パネルコントローラ155を介してOLED表示パネル160に画像データが入力され、画素マトリクス161は入力された画像データをリアルタイムで表示する。このとき表示パネルコントローラ155は、同時に画像を表示するために必要な所定のタイミングパルスを出力し、これと同期して三角波発生回路162は三角波状の画素駆動電圧を出力する。なおOLED表示パネル160がこれらの信号を用いて、画素マトリクス161に６ビット画像データから生成された表示データをリアルタイムで表示することに関しては、第一の実施例で述べたとおりである。なおここで二次電池157は、動画再生装置150全体を駆動する電力を供給する。
本実施例によれば、良好な動画像表示が可能であり、かつまた画素間での表示特性ばらつきが十分に小さい動画再生装置150を提供することができる。
なお本実施例では画像表示デバイスとして、第一の実施例で説明したOLED表示パネルを用いたが、これ以外のその他の本発明の実施例に記載されたような種々の表示パネルを用いることが可能であることは明らかである。

特に良好な動画表示特性を有し、かつまた画素間での表示特性ばらつきが十分に小さい画像表示装置が提供できる。

第一の実施例であるOLED表示パネルの構成図である。 第一の実施例における点灯制御線及び信号選択線動作波形図である。 第一の実施例における各スイッチの駆動及び信号線上データ入力タイミング図である。 第二の実施例における画素構成図である。 第二の実施例における各スイッチの断面構造図である。 第三の実施例における画素構成図である。 第四の実施例における画素構成図である。 第五の実施例であるOLED表示パネルの構成図である。 第五の実施例における点灯制御線及びデジタル信号入力線動作波形図である。 第六の実施例であるOLED表示パネルの構成図である。 第六の実施例における点灯制御線の動作波形図である。 第六の実施例における各スイッチの駆動及び信号線上データ入力タイミング図である。 第七の実施例であるOLED表示パネルの構成図である。 第七の実施例における各スイッチの駆動及び信号線上データ入力タイミング図である。 第八の実施例であるOLED表示パネルの構成図である。 第八の実施例における各スイッチの駆動及び信号線上データ入力タイミング図である。 第九の実施例であるOLED表示パネルの構成図である。 第九の実施例における点灯制御線の動作波形図である。 第九の実施例における各スイッチの駆動及び信号線上データ入力タイミング図である。 第十の実施例であるOLED表示パネルの構成図である。 第十の実施例におけるゲート駆動回路及び点灯スイッチ駆動回路の走査模式図である。 第十一の実施例である動画再生装置の構成図である。 従来の技術を用いた発光表示デバイスの画素構成図である。 従来の技術を用いた発光表示デバイスの動作タイミング図である。

符号の説明

2…画素容量、4…OLED駆動TFT、5…リセットTFTスイッチ、7…OLED素子、9…点灯TFTスイッチ、10…画素、31…点灯スイッチORゲート、32…点灯制御線。

Claims (14)

1. 電源線と、第１の方向に延在する複数の信号線と、有機発光ダイオードを有する複数の画素とを有するアクティブマトリクス画像表示装置において、
   前記複数の画素のそれぞれは、前記信号線にそのソースを接続し、かつ前記有機発光ダイオードにそのドレインを接続する第１電界効果トランジスタと、一端を前記複数の信号線のいずれかに接続し、他端を前記第１電界効果トランジスタのゲートに接続する容量とを有し、
   前記信号線に供給されたアナログ信号は、当該信号線に接続される複数の前記画素の前記容量の前記一端に印加されるアクティブマトリクス画像表示装置。
2. 請求項１において、
   前記第１の方向と交差する第２の方向に延在する複数の制御線を有し、
   前記複数の画素のそれぞれは、前記電源線と前記有機発光ダイオードとの間にソース・ドレイン経路を有する第２電界効果トランジスタを有し、
   前記制御線は、前記第２の方向に配置される複数の前記画素の前記第２電界効果トランジスタのゲートに接続されるアクティブマトリクス画像表示装置。
3. 請求項２において、
   前記第２の方向に延在する複数のリセット線を有し、
   前記前記第１電界効果トランジスタと前記第２電界トランジスタとの接続点と前記第１電界効果トランジスタとの間にソース・ドレイン経路を有する第３電界効果トランジスタを有し、
   前記リセット線は、前記第２の方向に配置される複数の前記画素の前記第３電界効果トランジスタのゲートに接続されるアクティブマトリクス画像表示装置。
4. 請求項２または３において、
   前記複数の信号線のいずれかにアナログ信号が供給されている間に、前記複数の信号線のいずれかにパルス状の前記制御信号が供給されるアクティブマトリクス画像表示装置。
5. 請求項２乃至４のいずれかにおいて、
   前記複数の信号線のいずれかにアナログ信号が供給されている間に、前記複数のリセット線のいずれかにパルス状の前記リセット信号が供給されるアクティブマトリクス画像表示装置。
6. 請求項１乃至５のいずれかにおいて、
   前記第１の方向が列方向であり、前記第２の方向が行方向であり、
   １フレーム期間が、第１期間と第２期間とを有し、
   前記第１期間では行ごとに異なる制御を行い、前期第２期間では複数の行に共通の制御を行うアクティブマトリクス画像表示装置。
7. 請求項６において、
   前記第１期間に信号線に供給されるアナログ信号と前記第２期間に信号線に供給されるアナログ信号とは異なるアクティブマトリクス画像表示装置。
8. 電源線と、第１の方向に延在し、アナログ信号を供給する複数の信号線と、有機発光ダイオードを有する複数の画素とを有するアクティブマトリクス画像表示装置において、
   前記複数の画素のそれぞれは、前記信号線にそのソースを接続し、かつ前記有機発光ダイオードにそのドレインを接続する第１電界効果トランジスタと、一端を前記複数の信号線のいずれかに直接接続し、他端を前記第１電界効果トランジスタのゲートに接続する容量とを有し、
   前記信号線と前記画素の前記第１電界効果トランジスタとは、入力スイッチを介することなく接続されるアクティブマトリクス画像表示装置。
9. 請求項８において、
   前記第１の方向と交差する第２の方向に延在する複数の制御線を有し、
   前記複数の画素のそれぞれは、前記電源線と前記有機発光ダイオードとの間にソース・ドレイン経路を有する第２電界効果トランジスタを有し、
   前記制御線は、前記第２の方向に配置される複数の前記画素の前記第２電界効果トランジスタのゲートに接続されるアクティブマトリクス画像表示装置。
10. 請求項９において、
    前記第２の方向に延在する複数のリセット線を有し、
    前記前記第１電界効果トランジスタと前記第２電界トランジスタとの接続点と前記第１電界効果トランジスタとの間にソース・ドレイン経路を有する第３電界効果トランジスタを有し、
    前記リセット線は、前記第２の方向に配置される複数の前記画素の前記第３電界効果トランジスタのゲートに接続されるアクティブマトリクス画像表示装置。
11. 請求項９または１０において、
    前記複数の信号線のいずれかにアナログ信号が供給されている間に、前記複数の信号線のいずれかにパルス状の前記制御信号が供給されるアクティブマトリクス画像表示装置。
12. 請求項９乃至１１のいずれかにおいて、
    前記複数の信号線のいずれかにアナログ信号が供給されている間に、前記複数のリセット線のいずれかにパルス状の前記リセット信号が供給されるアクティブマトリクス画像表示装置。
13. 請求項８乃至１２のいずれかにおいて、
    前記第１の方向が列方向であり、前記第２の方向が行方向であり、
    １フレーム期間が、第１期間と第２期間とを有し、
    前記第１期間では行ごとに異なる制御を行い、前期第２期間では複数の行に共通の制御を行うアクティブマトリクス画像表示装置。
14. 請求項１３において、
    前記第１期間に信号線に供給されるアナログ信号と前記第２期間に信号線に供給されるアナログ信号とは異なるアクティブマトリクス画像表示装置。

Images