JP4100644B2 - パターンレイアウト装置 - Google Patents
パターンレイアウト装置 Download PDFInfo
- Publication number
- JP4100644B2 JP4100644B2 JP07815798A JP7815798A JP4100644B2 JP 4100644 B2 JP4100644 B2 JP 4100644B2 JP 07815798 A JP07815798 A JP 07815798A JP 7815798 A JP7815798 A JP 7815798A JP 4100644 B2 JP4100644 B2 JP 4100644B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- basic pattern
- basic
- area
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011159 matrix material Substances 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 18
- 238000004364 calculation method Methods 0.000 claims description 15
- 238000005520 cutting process Methods 0.000 claims description 11
- 241000917703 Leia Species 0.000 claims 1
- 238000000034 method Methods 0.000 description 60
- 239000010410 layer Substances 0.000 description 52
- 238000013461 design Methods 0.000 description 26
- 239000010409 thin film Substances 0.000 description 23
- 239000004973 liquid crystal related substance Substances 0.000 description 21
- 238000012545 processing Methods 0.000 description 20
- 239000013598 vector Substances 0.000 description 20
- 238000003860 storage Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 238000000605 extraction Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 101100326595 Arabidopsis thaliana CAD6 gene Proteins 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000033772 system development Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、パターンを記録可能なパターンレイアウト装置に関する。
【０００２】
【従来の技術】
液晶を用いた表示装置としては、テレビジョン表示やグラフィックディスプレイなどの大容量で高密度なアクティブマトリックス型表示装置の開発が進められているとともに、実用化されている。このような表示装置では、クロストークがなく高コントラストで表示できるように、各画素を駆動、制御する手段として半導体スイッチが用いられている。この半導体スイッチとしては、透過型表示が可能で大面積化も容易であるなどの理由で、透明絶縁基板上に形成された薄膜トランジスタ（Thin Film Transistor）やＭＩＭ（Metal Insulation Metal）素子などが用いられている。
【０００３】
このような薄膜トランジスタを用いたアクティブマトリックス型液晶表示装置のアレイ基板上における１画素部分の平面構成例を図３２を参照して説明する。
【０００４】
図３２において、アレイ基板上には走査線11および信号線12が交差して形成され、これら走査線11および信号線12の交差部分には薄膜トランジスタ13が形成されている。そして、この薄膜トランジスタ13は走査線11と一体のゲート電極14、信号線12と一体のドレイン電極15、表示画素電極17に接続されたソース電極16および半導体層18を有している。また、表示画素電極17上には、この表示画素電極17と対をなして容量を形成する補助容量電極19が配置されている。
【０００５】
また、図示していないが、これらアレイ基板の表面には保護膜と配向膜が形成されており、さらに、このアレイ基板に対して液晶層を介して対向配置された対向基板には共通電極と配向膜とが形成されている。この共通電極は、液晶層を介して表示画素電極17と対向配置されており、このような全体構成により液晶表示装置が構成される。
【０００６】
このような液晶表示装置におけるアレイ基板上の原パターンを設計するためには、レイア概念を持った二次元平面図を描画できるＣＡＤシステムが一般に用いられる。このＣＡＤシステムは、二次元平面を描画するために、データベース上に原点とＸＹ軸を設定し、指定されたレイアに各層毎のパターンを描画するように構成されている。
【０００７】
ここで、レイアとは、ＣＡＤ上に描画されたパターンを表現する要素の一つで、アレイ基板製造に用いられる層毎のマスクを示すものである。たとえば信号線12とソース電極16、走査線11と補助容量電極19のように、機能は異なるが同じ層に位置するため、同一製造工程にて形成されるものがあり、これら同じ層に位置するものは同一のレイアでＣＡＤ上に描画される。
【０００８】
ちなみに、ＣＡＤ上に描画されたパターン、すなわちデータベース上のパターンの表現方法は、レイアとパターン形状の頂点座標リストとによって表される。また、最終的にマスクパターンとなるＣＡＤ上に描画された原パターンは、ＣＡＤデータベース容量への配慮から、図３２で示すように、繰り返し単位である１ドットのパターンとする。
【０００９】
次に、このような液晶表示装置の駆動方法を図３３を用いて説明する。
【００１０】
まず、薄膜トランジスタ13のゲート電極14に走査線11から選択電圧が印加されているスイッチング期間の間、表示画素電極17の電位は信号線12に印加されている映像信号電圧と同電位に設定される。これに対し、薄膜トランジスタ13のゲート電極14に走査線11の非選択電位が印加されている期間は保持期間となり、この間、表示画素電極17の電位は設定された映像信号電圧を保持する。
【００１１】
これらの結果、表示画素電極17と、所定の電位に設定されている図示しない共通電極との間に挟持されている液晶層には、映像信号電圧に応じた電位差がかかる。そして、この電位差に応じて液晶層の配列状態が変化することにより、この部分の光の透過率が変化し、画像表示される。
【００１２】
ここで、図３３で示すように、保持期間の間、表示画素電極17には電位の変動が生じているが、これは以下の原因による。すなわち、表示画素電極17が電位を保持している間、信号線12には次の段の表示画素電極の電位を設定するための映像信号電圧が印加されているが、信号線12と表示画素電極17とは完全に絶縁されていないため、信号線12の映像信号電圧の変化が表示画素電極17に影響し、電位変動として現れる。この表示画素電極17の電位変動は、クロストークの発生といった表示品位の低下を招く。
【００１３】
この信号線12の電圧変化による表示画素電極17への影響量は、式１により求められる。
【００１４】
【式１】
この式１において、ΔＶsigは映像信号電圧の変動幅、Ｗsig-ITOは図３４に示す信号線12と表示画素電極17との互いに向い合って平行な辺の長さ、Ｄsig-ITOは同様に信号線12と表示画素電極17との互いに向い合って平行な辺の間隔である。
【００１５】
式１より、信号線12と表示画素電極17との互いに向い合って平行な辺の長さＷsig-ITOが短い程、または、同様に平行な辺の間隔Ｄsig-ITOが大きい程、影響量を少なくすることができる。しかし、影響力を少なくするために、長さＷsig-ITOを短くしたり、間隔Ｄsig-ITOを大きくすることは、光を透過させない領域、すなわち非開口部分を増やすことになり、開口率の低下を生じることになる。開口率の低下は、消費電力の増加を招くという問題を生じる。
【００１６】
また、アレイ基板では図３２で示したようなドットをマトリックス状に配置するので、各表示画素電極17は隣接するドットの信号線からも同様の影響を受けることになる。原パターンの設計では、表示品位と消費電力とのバランスを考慮して進めるため、表示画素電極17からみて左右から受ける影響量を原パターン設計の各段階で把握する必要がある。
【００１７】
従来の原パターン設計方法では、まず、ＣＡＤ上に任意の原パターンを１ドット描画する。そして、ＣＡＤ上のパターンから表示画素電極に影響を及ぼす平行な辺の長さと間隔を手作業で計測し、この計測値を計算式に代入して影響量を算出している。また、隣接する信号線からの影響量を求める際は、隣接の１ドット分を仮に描画し、同じく影響を及ぼす平行な辺の長さと間隔を手作業で計測し、この計測値を計算式に代入して影響量を算出している。
【００１８】
原パターンの設計では影響量を含む多くの設計条件を満足しなければならず、これら設計条件全てを満足させるために、原パターンを変更する。この場合、変更したパターンから、再度、手作業で計測し、影響量の算出しなければならない。この作業を、影響量を含めた全ての設計条件を満足するまで繰り返す。設計条件全てを満足した後は、仮に描画した隣接１ドット分のパターンを消去して原パターンの設計を終了する。
【００１９】
このような従来の設計方法では、影響量を算出する工程が煩雑で、時間的な損失と手作業によるミスが多発するおそれがある。
【００２０】
そして、映像信号の電圧変化が表示画素電極に及ぼす影響に関するものであるが、画素設計においては、この他に原パターンから各パラメータ値を抽出しておくことも重要なことである。
【００２１】
前述のように、薄膜トランジスタをスイッチング素子に用いた液晶表示装置の画素設計では、まず、基本となる画素構造を選択し、コンピュータ上のＣＡＤを利用して該当する原パターンを手作業で描いている。このとき描くパターンは、繰返し単位である１ドットの範囲ではなく、見易さや、後述する手作業でのパラメータ読み取りの容易さなどから、図３５で示すように、走査線11が上下に描かれ、信号線12が左右に描かれた１ドット以上の範囲であることが多い。
【００２２】
このような配線パターンは、製造過程で用いられる露光機のマスクに対応して、マスク単位、すなわちレイア単位に描かれ、各レイアの組合わせによって、図３５のような原パターンが形成される。たとえば走査線11と補助容量電極19、信号線12とソース電極16の各組み合せは、組み合せ毎に同一マスクで形成されるので、同じレイアに描かれる。
【００２３】
このように、原パターンを描画した後、図３５に示したたとえばチャネル幅Ｗ、チャネル長Ｌ、ゲート電極14とソース電極16との重なり面積Ｓgsなどの薄膜トランジスタ13のサイズパラメータ、走査線11の幅Ｗ1、信号線12の幅Ｗ2、補助容量電極19の幅Ｗ3などの幾何学パラメータを手作業で測定し抽出する。次に、各配線パターンから、配線抵抗、配線容量などの回路シミュレーションに必要なパラメータを計算する。配線抵抗、配線容量の計算は、図３５の１ドットのパターン分を計算し、その後、液晶表示装置全体のドット数に対する値を求める。
【００２４】
ここで、配線抵抗の計算は、走査線11、信号線12および補助容量電極19などの配線毎に形状を簡略化して、１ドット分のパターン上で電流が入出力する断面などの各端面間の抵抗値をシート抵抗値をもとに、それぞれ電卓などを用いて計算している。
【００２５】
また、容量計算については、走査線11、信号線12、補助容量電極19についてそれぞれ行なう。
【００２６】
まず、走査線11については、信号線12とのオーバラップ面積や、薄膜トランジスタ13のソース電極16とのオーバラップ面積などをパターンから手作業で求める。そして、予め求めてある走査線11と信号線12との層間絶縁膜の厚さと誘電率、液晶層の厚さと誘電率などを用いて、１ドットパターン当たりの容量を計算する。また、信号線12については、走査線11とのオーバラップ面積や補助容量電極19とのオーバラップ面積などをパターンから手作業でを求めて、１ドットパターン当たりの容量を計算する。さらに、補助容量電極19については、信号線12とのオーバラップ面積や、表示画素電極17のオーバラップ面積などをパターンから手作業で求め、１ドットパターン当たりの容量を計算する。
【００２７】
そして、このようにして求めた値を用いて回路シミュレーションし、その結果を見て描いた原パターンの電気的設計パラメータが設計基準に収まるか否かを判定する。否の場合は、原パターンを変更し、同様にしてパラメータを読み取り、計算をしてシミュレーションし、結果が合格するまで繰返す。
【００２８】
このように、従来の画素設計では原パターンからのパラメータの読み取りを１つ１つ手作業し、しかも、何回も繰返すので人為的なミスが生じる可能性が高く、また、多くの時間を要する。さらに、基本となる画素構造をいくつか選んで上述の動作を行ない、その中から最良のものを選び出すようなことをしているため、設計完了まで膨大な時間がかかる。
【００２９】
【発明が解決しようとする課題】
これらいずれの従来方法においても、繰返し単位となる基本パターンの作成に当たり、表示画素電極への影響を求める場合、あるいは、各パラメータを抽出する場合に、それぞれ手作業による測定を要したため、繰返し単位となる基本パターンの作成に多くの時間がかかるとともに、人為的なミスが生じるおそれがある。
【００３０】
本発明は、上記問題点に鑑みなされたもので、繰返し単位となる基本パターンをＣＡＤによって容易に作成でき、所定のパターンを正確かつ容易に得ることができるパターンレイアウト装置を提供することを目的とする。
【００３１】
【課題を解決するための手段】
本発明は、表示装置の表示画素電極を有するアレイ基板上に所望の配線パターンを形成するためのパターンを、複数の要素を有する基本パターンをＣＡＤ上で所定数繰り返し配列することにより形成するパターンレイアウト装置であって、ＣＡＤ上で任意に描かれ前記基本パターンの元になる原パターンを複数個配列させてマトリックスパターンをＣＡＤ上で作成するマトリックスパターン作成手段と、前記基本パターンの大きさに相当する領域指定範囲を発生させ、この発生させた領域指定範囲を前記マトリックスパターン中で外部操作に応じて任意の方向に移動させ、この領域指定範囲に囲まれた範囲を適正な基本パターンとして切り出す基本パターン切出手段と、この基本パターンデータを用い、予め設定された原点に基づき、前記要素毎の各頂点およびこれら各頂点間の辺に関する位置および方向のデータを求めるデータ検出手段と、これら位置および方向のデータから前記各要素の互いに平行関係にある辺間の範囲およびこれら各辺の互いに平行な部分の距離を求め、この距離を用いて前記アレイ基板上での前記各要素の映像信号電圧の変動による前記表示画素電極への影響量を算出する距離算出手段とを具備したものである。
【００３２】
さらに、本発明は、表示装置の表示画素電極を有するアレイ基板上に所望の配線パターンを形成するためのパターンを、複数の要素を有する基本パターンをＣＡＤ上で所定数繰り返し配列することにより形成するパターンレイアウト装置であって、ＣＡＤ上で任意に描かれ前記基本パターンの元になる原パターンを複数個配列させてマトリックスパターンをＣＡＤ上で作成するマトリックスパターン作成手段と、前記基本パターンの大きさに相当する領域指定範囲を発生させ、この発生させた領域指定範囲を前記マトリックスパターン中で外部操作に応じて任意の方向に移動させ、この領域指定範囲に囲まれた範囲を適正な基本パターンとして切り出す基本パターン切出手段と、この基本パターンのデータを用い、前記各要素の基本パターンの外辺に接する部分をそれぞれ端面として抽出して、前記アレイ基板上でのこれら端面間の抵抗値を求める抵抗値演算手段と、前記基本パターンデータを用い、前記各要素の互いに重なっている部分の面積を求め、これら面積から配線容量を求める配線容量演算手段とを具備したものである。
【００３３】
また、基本パターンのデータは、各要素のパターンがそれぞれ形成された複数のレイアを有するものである。
【００３４】
そして、繰返し単位となる基本パターンの作成に当たり、基本パターンの元になるＣＡＤ上で任意に描かれた原パターンを複数個配列させ、基本パターンの大きさに相当する領域指定範囲を原パターンを複数個配列したマトリックスパターン中で外部操作に応じて任意の方向に移動させ、この領域指定範囲に囲まれた任意の範囲を基本パターンとして切り出すため、各要素の映像信号電圧の変動による表示画素電極への影響量あるいは配線容量の抽出に手作業による測定や計算を要せず、繰返し単位となる基本パターンを短時間のうちに高精度に作成でき、人為的なミスが生じることもないので、設計精度および設計効率を大幅に向上できる。
【００３５】
【発明の実施の形態】
以下、本発明の一実施の形態を図面を参照して説明する。
【００３６】
先ず、本発明を液晶表示装置のアレイ基板上におけるパターン形成に適用し、その映像信号の変動が表示画素電極に与える影響を把握しながら画素設計する実施の形態について説明する。なお、設計される原パターンは、図３２で示したように、要素の一つである走査線11と補助容量電極19とが独立に形成されたものである。また、ＣＡＤ上の要素の一つである信号線12のレイアに描画された信号線12はＹ方向に配線され、ゲート電極14のレイアに描画された走査線11および補助容量電極19はＸ方向に配線されている。
【００３７】
図１はこの実施の形態によるパターンレイアウト方法の全体的な流れを示すフローチャートを参照して説明する。
【００３８】
この方法は、基本パターンを所定数上下左右に繰り返し配列し、全体として所望のパターンを形成するパターンレイアウト方法であって、図１に示すように、ＣＡＤ上の記憶部には、基本パターンの元になる任意に描かれた原パターン、いわゆる原パターンのデータ21と、その１ドットピッチ、すなわちｘ方向ピッチおよびｙ方向ピッチに関するデータ22がそれぞれ設定されている。
【００３９】
まず、原パターンと１ドットのピッチを用い、この原パターンを複数個上下左右に配列してマトリックスパターンを形成し、たとえば原パターンを９個配列した３×３マトリックスパターンを形成している（ステップ１）。
【００４０】
次に、基本パターンの大きさに相当する領域指定範囲のパターン、いわゆる領域指定パターンを、原パターンを複数個配列したマトリックスパターン中に発生させる。そして、この領域指定パターンをマトリックスパターン上で任意の方向に移動させて微調整し、１ドットの基本パターンを決定する（ステップ２）。すなわち、この領域指定パターンに囲まれ、基本パターンが有すべき要素を全て含む適正パターンを、基本パターンとして切り出す。
【００４１】
さらに、この基本パターンのデータを用い、１ドットの基本パターンを構成する各要素のパターンを認識する（ステップ３）。すなわち、走査線パターン、信号線パターン、表示原パターンのそれぞれについて、予め設定された原点に基づき、これらの各頂点およびこれら各頂点間の辺に関する位置および方向のデータを求め、これら位置および方向のデータから各要素の互いに平行関係にある辺間の範囲およびこれら各辺の互いに平行な部分の距離を求める。
【００４２】
次に、１ドットの基本パターンに隣接する信号線パターンを同様の手法によって認識する（ステップ４）。
【００４３】
この後、各要素パターン毎に得た互いに平行関係にある辺間の範囲およびこれら各辺の互いに平行な部分の距離を用いて、信号線の映像信号の変動が表示画素電極に与える影響量を算出し（ステップ５）、この算出された影響量のデータ23を保持する。
【００４４】
以下、これらの動作を、図２ないし図５を参照して各ステップ毎に説明する。
【００４５】
はじめに、図２に示すように、３×３マトリックスを形成する処理（ステップ１）を説明する。まず、原パターン、たとえば原パターンのデータ21と１ドットピッチ、すなわちｘ方向ピッチおよびｙ方向ピッチのデータ22を入力データとして準備する。つまり、原パターンのデータ21は、設計条件を満たすパターンをＣＡＤ上に描画することにより、ＣＡＤデータベース、たとえばコンピュータ上の記憶領域に保存される。また、１ドットピッチのデータ22は、設計仕様からコンピュータ上の記憶領域に入力し、ＣＡＤのデータベースに新たに３×３マトリックスを発生させるために必要な記憶領域を準備する（ステップ11）。
【００４６】
次に、ＣＡＤ上に確保した記憶領域において、図６で示すように、データベースから読み出した１ドットの原パターン21aを、ｘ方向にｘピッチずつシフトしながら２回コピーして、原パターン21aをｘ方向に３ドット分、ドットピッチ間隔で並べる。さらに、この３ドットをｙ方向にｙピッチずつシフトしながら２回コピーし、全体で３×３の計９個のドットパターンからなる原パターンを上下左右に配列した３×３マトリックスパターン24を発生させる（ステップ12）。これによって３×３マトリックスパターン24が形成される。
【００４７】
さらに、図２のフローチャートおよび図７を参照して、１ドットの基本パターンを決定する処理（ステップ２）を説明する。
【００４８】
上述のステップ（ステップ12）で形成された３×３マトリックスパターン24上に、図７で示すように、ｘ方向が１ドット分ｘ方向ピッチで、ｙ方向が１ドット分のｙ方向ピッチの長方形を成す１ドットの領域指定範囲としての領域指定パターン25を中央部分、たとえば２×２の位置に発生させる（ステップ13）。この領域指定パターン25は、３×３マトリックスパターン24から、１ドットの基本パターンの領域を指定するための補助パターンである。
【００４９】
ここで、適切な１ドットの基本パターンは全ての画素構成要素が含まれていなければならない。そして、３×３マトリックスパターン24の発生に用いた原パターン21aは、適切な１ドットの基本パターンを考慮して描画されている保証はなく、領域指定パターン25によって最初に囲まれた初期のパターン位置と、３×３マトリックスパターン24での１ドットの基本パターンの領域との間にズレが生じている可能性は大きい。
【００５０】
そこで、設計者はこの領域指定パターン25を、３×３マトリックスパターン24上で任意の方向に移動させる微調整操作し、領域指定パターン25の中に１ドットの基本パターンを構成する全ての要素、すなわち、１つの表示画素電極17と、１つの信号線12と、１つのゲート電極14あるいは走査線11と、１つの薄膜トランジスタ13と、１つの補助容量電極19が入るように位置設定し、確定する（ステップ14）。このようにして３×３マトリックスパターン24上で確定された領域指定パターン25と重なる部分を１ドットの基本パターン26として切り出し、ＣＡＤデータベース上に新たに保存する（ステップ15）。
【００５１】
次に、図２に示すフローチャートおよび図８を参照して１ドットの基本パターン26から各要素のパターンを認識する処理（ステップ３）を説明する。
【００５２】
上述のステップ15で確定された１ドットの基本パターン26は複数のレイアによって構成されているので、各レイア毎にパターンを認識する。すなわち、まず、画素電極レイア26Aで描画されたパターンを全て表示画素電極17のパターンとして認識する（ステップ16）。
【００５３】
同様に、ゲート線レイア26Bで描画されたパターンを検出する。ゲート線レイアで26Bで描画されたパターンは走査線11のパターンと補助容量電極19のパターンとの２つであり、検出されるパターンは２個でなければならない。なぜならば、走査線11と補助容量電極19とが独立である画素構造を採っているためである。
【００５４】
したがって、ゲート線レイア26Bで描画されたパターンが２個であるかを判断し（ステップ17）、２個でない場合は、図７で示す３×３マトリックスパターン24上での１ドット領域の指定が間違っているので、ステップ14の処理に戻す。これに対し、２個のパターンが検出された場合には、ステップ16で検出した表示画素電極17のパターン17aと重なるパターンを補助容量電極19とし、もう一方を走査線11のパターンとして識別する（ステップ18）。
【００５５】
また、同様に、信号線レイア26Cで描画されたパターンを検出する。この場合も検出されたパターンが、信号線12のパターンとソース電極16のパターンの２つであるか判断する（ステップ19）。そして、検出パターンが２個でない場合は、図７で示す３×３マトリックスパターン24上での１ドット領域の指定が間違っているので、同様のステップ14の処理に戻す。これに対し、２個のパターンが検出された場合は、ステップ16で検出した表示画素電極17のパターン17aと重なるパターンをソース電極16のパターンとし、もう一方を信号線12のパターンとして識別する（ステップ20）。
【００５６】
次に、図３に示すフローチャートおよび図９を参照して１ドットの領域に隣接する信号線パターンの認識処理（ステップ４）について説明する。
【００５７】
まず、ステップ20で認識した信号線12のパターンが１ドットの基本パターン26の領域の中で左右どちら側にあるかを検出する（ステップ21）。この場合の検出方法としては、図９で示すように、１ドットの基本パターン26を左右に２分割した長方形パターンを発生させ、左右それぞれの分割パターンと信号線12のパターンとの重なり状態を判定する。その結果、信号線12のパターンが右側の分割パターンと重なっている場合は信号線12は右側にあるとし、左側の分割パターンと重なっている場合は信号線は左側にあると認識する。
【００５８】
そして、信号線12のパターンが１ドットの基本パターン26の中で左側に存在した場合には、１ドットの基本パターン26を右方向にｘ方向ピッチ分シフトしてコピーさせる（ステップ22）。これに対し、信号線12のパターンが１ドットの基本パターン26の中で右側に存在した場合には、１ドットの基本パターン26を左方向にｘ方向ピッチ分シフトしてコピーさせる（ステップ23）。
【００５９】
このようにコピーして新たに設定した１ドットの基本パターンを１ドットの隣接基本パターン26-1とする（ステップ24）。この後、この１ドットの隣接基本パターン26-1から、図２で示したステップ16〜ステップ20の手法により信号線を検出し、これを隣接信号線パターンとして保存する（ステップ25）。
【００６０】
次に、信号線の映像信号の変動が表示画素電極に与える影響量を算出する処理（ステップ５）を説明する。始めに、図３に示すフローチャートによって、これまで求めた各パターンの辺ベクトル、頂点の位置ベクトルの設定手順を説明する。
【００６１】
図２のステップ20で求めた信号線12のパターン（Ｓown）のＮ個の各頂点の集合ｓを、予め設定してある原点からの位置ベクトルで表現すると次のようになる。
【００６２】
【式２】
ｓ＝｛ｓ１ ｓ２ ・・・ ｓＮ｝
なお、ｓｉ ＝（ｓｉ ｘ，ｓｉ ｙ）である。
【００６３】
各頂点への位置ベクトルを用いて信号線パターンの各辺の集合Ｓをベクトルで表現すると次のようになる。
【００６４】
Ｓ＝｛ｓ１−ｓ２ ｓ２−ｓ３ ・・・ ｓＮ−１−ｓＮ ｓＮ−ｓ１｝
ここで、Ｓｉ＝ｓｉ−ｓｉ＋１（ただし、ｓＮ＋１＝ｓ１）とおくと、辺の集合Ｓは次のようになる。
【００６５】
【式３】
Ｓ＝｛Ｓ１ Ｓ２ ・・・ ＳＮ−１ ＳＮ｝
このようにして求めたｓ、Ｓ、Ｎをコンピュータ上の記憶領域に設けた配列と変数に保存する（ステップ26）。
【００６６】
また、ステップ（ステップ25）で求めた隣接信号線パターン（Ｓother）のＲ個の各頂点の集合ｓaを原点からの位置ベクトルで表現すると次のようになる。
【００６７】
【式４】
ｓa＝｛ｓa１ ｓa２ ・・・ ｓaＲ｝
なお、ｓaｉ ＝（ｓaｉ ｘ，ｓaｉ ｙ）である。
【００６８】
各頂点への位置ベクトルを用いて隣接信号線パターンの各辺の集合Ｓaをベクトルで表現すると次のようになる。
【００６９】
Ｓa＝｛ｓa１−ｓa２ ｓa２−ｓa３ ・・・ ｓaＲ−１−ｓaＲ ｓaＲ−ｓa１｝
ここで、Ｓaｉ＝ｓaｉ−ｓaｉ＋１（ただし、ｓaＲ＋１＝ｓa１）とおくと、辺の集合Ｓaは次のようになる。
【００７０】
【式５】
Ｓa＝｛Ｓa１ Ｓa２ ・・・ ＳaＲ−１ ＳaＲ｝
このようにして求めたｓa、Ｓa、Ｒをコンピュータ上の記憶領域に設けた配列と変数に保存する（ステップ27）。
【００７１】
また、ステップ16で求めた表示画素電極パターン（ＩＴＯ：Indium Tin Oxide）のＭ個の各頂点の集合ｉを、原点からの位置ベクトルで表現すると次のようになる。
【００７２】
【式６】
ｉ＝｛ｉ１ ｉ２ ・・・ ｉＭ｝
なお、ｉｊ＝（ｉｊ ｘ，ｉｊ ｙ）である。
【００７３】
各頂点への位置ベクトルを用いて表示画素電極パターンの各辺の集合Ｉをベクトルで表現すると次のようになる。
【００７４】
Ｉ＝｛ｉ１−ｉ２ ｉ２−ｉ３ ・・・ ｉＭ−１−ｉＭ ｉＭ−ｉ１｝
ここで、Ｉｊ＝ｉｊ−ｉｊ＋１（ただし、ｉＭ＋１＝ｉ１）とおくと、辺の集合Ｉは次のようになる。
【００７５】
【式７】
Ｉ＝｛Ｉ１ Ｉ２ ・・・ ＩＭ−１ ＩＭ｝
このようにして求めたｉ、Ｉ、Ｍをコンピュータ上の記憶領域に設けた配列と変数に保存する（ステップ28）。
【００７６】
ここで、信号線パターンＳownから表示画素電極パターンへの影響量を求めるためには、辺と辺との対応関係を求めてコンピュータ上の記憶領域に設けた配列に保存する必要がある。この配列を信号線パターンＳownと表示画素電極パターンとの関係配列Ｓｏｗｎ Ｉとする。この関係配列の内容を図１０および表１を参照して説明する。なお、図１０は信号線パターンＳownおよび表示画素電極パターンのそれぞれの一部分と辺の関係を表している。また、表１はフローチャートによって求められる関係配列Ｓｏｗｎ Ｉを示している。
【００７７】
【表１】
図１０に示すように、信号線パターンＳown側の辺Ｓ1は、範囲Ｗ1と距離Ｄ1で決定される領域にて表示画素電極パターン側の辺Ｉ1とＹ方向に平行となり、かつ、範囲Ｗ2および距離Ｄ2で決定される領域にて表示画素電極パターン側の辺Ｉ3とＹ方向に平行となる。また、辺Ｓ2は表示画素電極パターン側の辺との関連性がなく、辺Ｓ3は範囲Ｗ3および距離Ｄ3で決定される領域にて表示画素電極パターン側の辺Ｉ3とＹ方向に平行になる。このような辺と辺との関係を表として表すと表１に示すようになる。この表１の形式の配列をコンピュータ上の記憶領域に作成したものが関係配列Ｓｏｗｎ Ｉである。
【００７８】
次に、信号線パターンＳownと表示画素電極パターンとから関係配列Ｓｏｗｎ Ｉを作成する過程を図３ないし図５を参照して説明する。
【００７９】
まず、信号線パターンＳownの各１辺と表示画素電極パターンの全ての辺について平行か否かの関係を求める。まず、信号線パターンＳownの１番目の辺Ｓi（ｉ＝１)について始める（ステップ25）。すなわち、辺Ｓiに対して、以下の関係となる辺Ｉjを求める。
【００８０】
Ｓi／／Ｉj（１≦ｊ≦Ｍ）
平行の条件は、次式から求める。
【００８１】
Ｓi・Ｉj＝｜Ｓi｜｜Ｉj｜またはＳi・Ｉj＝−｜Ｓi｜｜Ｉj｜
また、辺Ｓiに対して平行となる表示画素電極パターンの辺の集合を次式により求める。
【００８２】
Ｓi／／＝｛ＩK・・・・ＩL｝
集合Ｓi／／が空集合（辺Ｓiと平行なＩの辺がない）場合（ステップ31）は、
ｉ＝ｉ＋１
として、信号線パターンＳownの次の辺に対する処理に進む（ステップ32)。
【００８３】
辺Ｓiとその集合Ｓi／／の要素となる表示画素電極パターンの各辺に対し、以下の処理によって辺と辺とのペアーを求める。
【００８４】
集合Ｓi／／の要素に対して、次の条件に当てはまるものをＳi／／から排除する（ステップ33〜ステップ45）。その条件とは、辺Ｓiと辺ＩjとがＸ方向に平行な場合で、辺Ｓiおよび辺ＩjからＸ軸上への射影によって形成される射影ベクトルＳixと射影ベクトルＩjxとの一部または全部が重なっていない場合と、辺Ｓiと辺ＩjとがＹ方向に平行な場合で、辺Ｓiおよび辺ＩjからＹ軸上への射影によって形成される射影ベクトルＳiyとＩjyとの一部または全部が重なっていない場合とである。
【００８５】
辺Ｓiと辺ＩjとがＸ方向に平行な場合、射影ベクトルＳixとＩjxとが重なっている領域をＰxとし（ステップ36）、領域Ｐxの辺Ｓiへの射影ベクトルＳiＰと、領域Ｐxの辺Ｉjへの射影ベクトルＩjＰとを求める（ステップ38、ステップ39）。また、辺Ｓiと辺ＩjとがＹ方向に平行な場合は、射影ベクトルＳiyとＩjyとが重なっている領域をＰyとし（ステップ37）、この領域Ｐyから辺Ｓi，Ｉjへの射影ベクトルＳiＰ，ＩjＰを求める（ステップ38、ステップ39）。
【００８６】
続いて、集合Ｓi／／の要素となる表示画素電極パターンの辺で、次の条件に当てはまるものを集合Ｓi／／から排除する。その条件は、射影ベクトルＳiＰとＩjＰの両端を４頂点とする長方形Ｐjを設定し（ステップ46）、その内部に信号線パターンＳownの辺Ｓiとは別の辺の一部又は全てが含まれる場合（ステップ47）と、長方形Ｐjの内部に、Ｉに含まれる別の辺の一部または全てが含まれる場合（ステップ48）である。
【００８７】
これら、それぞれの条件で当てはまる要素が排除され、集合Ｓi／／が空集合になった場合は、
ｉ＝ｉ＋１
として、信号線パターンＳownの次の辺に対する処理に進む（ステップ48、ステップ49）。
【００８８】
このようにして各集合Ｓi／／の要素として残ったＩjが、辺Ｓiに対応する辺となり、辺Ｉjと辺Ｓiが平行な表１の範囲の領域、および、辺Ｉjと辺Ｓiの表１の距離が求められ、信号線パターンＳownとＩとの関係配列Ｓｏｗｎ Ｉに格納される（ステップ51）。そして、これらの動作（ステップ30ないしステップ51）を信号線パターンＳownの全ての辺に対して繰り返す（ステップ51）。
【００８９】
さらに、隣接信号線パターンＳotherと表示画素電極パターンＩＴＯとの関係配列Ｓｏｔｈｅｒ Ｉをステップ27の処理で求めたデータを用い、かつ、ステップ29ないしステップ52の処理と同様の処理、信号線パターンＳownを隣接信号線パターンＳotherに置き換えて求める（ステップ52）。
【００９０】
このようにして求めた関係配列Ｓｏｗｎ Ｉを式１のＷsig-ITOとＤsig-ITOに代入することにより、信号線12の映像信号電圧の変化が表示画素電極17に与える影響量を算出することができる。また、同様にして関係配列Ｓｏｔｈｅｒ Ｉを用いることにより、隣接する信号線の映像信号電圧の変化が表示画素電極に与える影響を算出することができる（ステップ54）。
【００９１】
そして、求められた影響量をコンピュータのハードディスク上のファイルに保存し、ディスプレイ上に結果を表示する（ステップ55）。
【００９２】
ここで、処理手順（ステップ11ないしステップ55）は、ＣＡＤシステム開発言語を用いてプログラムとしてコンピュータの記憶装置に記憶され、自動設計手段としてコンピュータによって自動的に実行される。上述した全ての処理手順を見ると、設計者が行なう作業は、図３で示したステップ14の処理のみである。したがって、手作業による測定作業や計算を伴う従来技術に比べて、設計者の負担は大幅に軽減される。
【００９３】
なお、上記実施の形態の説明は、液晶表示装置用パターンレイアウト装置の一部についてであるが、他のパターン設計処理と組合わせてコンピュータ上で実行してもよい。
【００９４】
また、画素構造は、走査線11と補助容量電極19とが独立した構成であったが、補助容量電極が次段の走査線となる構造についても適用できる。この場合は、図２で示したステップ16ないしステップ18の処理における走査線パターンと補助容量電極パターンとの識別処理を変更し、ゲート線レイアで描かれたパターンを全て走査線パターンと識別することで対応できる。
【００９５】
さらに、走査線11および補助容量電極19の配線方向をＸからＹ方向に、信号線12の配線方向をＹからＸ方向とした原パターンにも対応することができる。
【００９６】
このように、従来例では、原パターンを設計および修正する度に手作業による計測および計算作業を行ない、信号線の映像信号電圧の変化が表示画素電極に与える影響を求めていたが、上記実施の形態によれば、これらの一連の処理手順をコンピュータにより自動的に行なうことができるので、設計時間が大幅に短縮されるとともに設計ミスがほとんどなくなり、設計精度および設計効率の向上を図ることができる。
【００９７】
次に、原パターンから各パラメータを容易に抽出することができる他の実施の形態を説明する。
【００９８】
この実施の形態では、ＣＡＤシステムによる、図３５で示したような液晶表示装置用原パターンの設計に際し、この原パターンから各種パラメータ抽出するものであり、図１１に全体的な処理手順を示し、図１０ないし図１８によりこれら処理手順を説明する。
【００９９】
はじめに、全体的な処理手順を図１１を参照して説明する。まず、原パターンを読み出し（ステップ61）、この原パターンの繰り返しの単位である１ドットの基本パターンの領域の指定するとともに抽出する（ステップ62）。続いて、１ドットの基本パターンから、走査線、補助容量電極、信号線などの各要素の抽出およびそれらの端面の抽出、さらにこれら各要素を抵抗計算する（ステップ63）。この後、走査線の１ドット当たりの容量の計算（ステップ64）、信号線の１ドット当たりの容量の計算（ステップ65）、補助容量電極の１ドット当たりの容量をそれぞれ計算する（ステップ66）。さらに、薄膜トランジスタの領域を抽出し（ステップ67）、この薄膜トランジスタのサイズパラメータを抽出して（ステップ68）、処理を終了する。
【０１００】
各処理について、まず、１ドットの領域指定と抽出処理（ステップ62）を説明する。
【０１０１】
ここで、ＣＡＤで用いる原パターンは、図３５で示したように、見易さなどから１ドットサイズ以上の領域で描かれている。したがって、この１ドットサイズ以上の原パターンからそのままパラメータ抽出すると、正確な１ドット当たりのパラメータが抽出できない。そこで、図３５の１ドット以上のパターンから１ドット分の基本パターンを抽出する。
【０１０２】
このステップ62の処理過程では、図１２に示すように、まず、１ドットのサイズＰx，Ｐyを入力する（ステップ71）。次に、この入力したサイズＰx，Ｐyにしたがって、図１９で示すように、原パターンのデータ31から、縦横３ドット分の原パターンを上下左右に配列した３×３マトリックスパターン34を形成する（ステップ72）。また、この３×３マトリックスパターン34上に１ドット分の領域を示す領域指定範囲としての領域指定パターン35を発生させ、この領域指定パターン35を任意の方向に移動させて位置を微調整し、走査線11、信号線12、補助容量電極19の各パターンが各１個となる場所に固定する（ステップ73）。そして、この領域指定パターン35を固定した場所からパターンを切り取ることにより、図２０で示す１ドットの基本パターン36を形成する（ステップ74）。
【０１０３】
次に、１ドットの基本パターン36から各要素およびその端面を抽出して抵抗計算するステップ63の処理を、図１３に従って説明する。
【０１０４】
一般に、走査線11、補助容量電極19、信号線12は、製造プロセスに沿う形でＣＡＤパターン上、それぞれ異なるレイアに描かれている。たとえば走査線11および補助容量電極19は同一材料で同時に形成する製造工程としているので、同じレイアに描画される。これに対し、信号線12は別のレイアに描画されている。
【０１０５】
そこで、まず、図２１に示すように、走査線11、補助容量電極19が描かれているレイアを選択し（ステップ81）、１ドットの基本パターン36の周辺枠36Aと接している各辺11a，11bおよび各辺19a，19bを抽出し、これらをそれぞれパターンの端面とする（ステップ82）。この場合、走査線11と補助容量電極19との２つのパターンが存在するため４つの端面が抽出される。走査線11と補助容量線19との区別は、図２１では省略している表示画素電極17のパターンとオーバラップがあるパターンを補助容量電極19とし、オーバラップのないものを走査線11とする（ステップ83）。
【０１０６】
なお、原パターンによっては補助容量電極19が存在しないものがあるが、この場合は、オーバラップの有無判定は不要となる。
【０１０７】
次に、図１４で示すように、信号線レイアを選択し（ステップ84）、１ドットの基本パターン36の周辺枠36Bと接しているパターンを抽出し、これを信号線12と判定する（ステップ85）。そして、周辺枠36Bと接している各辺12a，12bを端面とする（ステップ86）。なお、信号線レイアで周辺枠36Bと接していないパターンはソース電極16のパターンとする。
【０１０８】
このようにして、各端面が抽出されたので、この後は有限要素法とシート抵抗値によって端面間の抵抗値を計算する（ステップ87）。
【０１０９】
次に、各配線パターンの１ドット当たりの容量の抽出処理（ステップ64ないしステップ66）について説明する。
【０１１０】
まず、走査線11の容量Ｃgは、図１４で示すように、信号線12とのオーバラップ容量Ｃg-sigを算出し（ステップ91）、液晶層を挟んだ対向電極との容量Ｃg-comを算出し（ステップ92）、最後にこれらを合計することによって求められる（ステップ93）。図２３は容量Ｃgを計算する領域を示す平面図であり、図２４はそのＡ−Ａ断面図、図２５はＢ−Ｂ断面図、図２６はＣ−Ｃ断面図である。そして、信号線12とのオーバラップ容量Ｃg-sigは、信号線12とのオーバラップの領域41の面積から求められ、対向電極との容量Ｃg-comは走査線11の１ドット分の面積から、信号線12とのオーバラップの領域41および領域42を差し引いた領域43の面積によって求めることができる。これら各領域41，42，43の面積は図１５で示す処理によって求めることができる。
【０１１１】
図１５において、まず、走査線11と信号線12およびこれら走査線11と信号線12と一体のドレイン電極15、ソース電極16との各重なり部分の多角形を求める（ステップ94）。このようにして求めた３つある多角形のうち、図２４のＡ−Ａ断面図で示すエッチングストッパ層45との重なりのない図２５に示す領域41の面積をＳg-sigとする（ステップ95）。
【０１１２】
次に、図２４のＡ−Ａ断面図に示すように、エッチングストッパ層45の一部を挟んでいる２つの領域ａ１，ａ２と、エッチングストッパ層45との論理和をとった領域を領域42とし、その面積をＳgsとする（ステップ96）。この領域42は薄膜トランジスタ13の半導体層46にチャネルが形成されて、容量が最も大きくなる部分である。
【０１１３】
また、領域43は、走査線11のパターンの中で、領域41と領域42以外の図２６に示す領域であり、その面積をＳg-comとする（ステップ97）。なお、抽出した多角形の領域から面積を計算する手法（ステップ98)は「Ｃ言語による［最新］アルゴリズム事典」奥村春彦著 株式会社技術評論者刊を用いた。
【０１１４】
また、図２４ないし図２６において、47，48はガラス基板、49は透明な対向電極、50は液晶層、51は絶縁膜である。
【０１１５】
このようにして求めた各領域41，42，43の面積を用いて走査線11の容量Ｃgは次のようにして求める。走査線11と信号線12との絶縁膜51の厚さをｄg-sigとし、誘電率をεg-sigとすると、信号線12とのオーバラップ容量Ｃg-sigは次式により求められる（ステップ91）。
【０１１６】
Ｃg-sig＝εg-sig＊（Ｓg-sig＋Ｓgs）／ｄg-sig
また、液晶層50の厚さをｄLCとし、その誘電率をεLCとすると、対向電極49との容量Ｃg-comは次式によって求められる。
【０１１７】
Ｃg-com＝εLC＊Ｓg-com／ｄLC
最後にこれら容量Ｃg-sigと容量Ｃg-comとを合計することにより走査線11の容量Ｃgを得ることができる（ステップ93）。なお、これらの計算は、コンピュータ上にて自動的に実施される。
【０１１８】
次に、信号線12の容量Ｃsigの算出過程（ステップ６５）を、図１６で示すフローチャートによって説明する。
【０１１９】
図１６において、まず、走査線11とのオーバラップ容量Ｃsig-gを算出し（ステップ101）、次に、補助容量電極19とのオーバラップ容量Ｃsig-csを算出し（ステップ102）、さらに、液晶層を挟んだ対向電極との容量Ｃsig-comを算出し（ステップ103）、最後にこれらを合計して容量Ｃsigを求める（ステップ104）。
【０１２０】
また、走査線11とのオーバラップ容量Ｃsig-gは図２７で示す領域41，52から、補助容量電極19とのオーバラップ容量Ｃsig-csは領域53から、対向電極との容量Ｃsig-comは１ドット分の信号線12の面積から領域41，52，53を除いた領域54から、これらの面積に基づいてそれぞれ求められる。これら各領域41，52，53，54の面積の抽出方法を、図１７のフローチャートを参照して説明する。
【０１２１】
図１７において、まず、信号線12と走査線11とのオーバラップの領域41ならびにドレイン電極15とゲート電極14とのオーバラップの領域52を求める（ステップ111）。そして、これらの領域41，52から、エッチングストッパ層45との重なりがない領域41の面積をＳsig-gとし（ステップ112）、エッチングストッパ層45との重なっている領域52の面積をＳdgとする（ステップ113）。また、補助容量電極19と重なっている領域53の面積をＳsig-csとし（ステップ114）、信号線12上でどの領域41，52，53とも重なっていない領域54の面積をＳsig-comとする（ステップ115）。そして、抽出したこれら多角形の各領域の面積を算出する（ステップ116）。
【０１２２】
これら算出された面積を基に、各部の容量を次のように順次求める。走査線11とのオーバラップ容量Ｃsig-gは次のように求める。
【０１２３】
Ｃsig-g＝εg-sig＊（Ｓsig-g＋Ｓds）／ｄg-sig
補助容量電極19とのオーバラップ容量Ｃsig-csは次のように求める。
【０１２４】
Ｃsig-cs＝εg-sig＊Ｓsig-cs／ｄg-sig
対向電極とのオーバラップ容量Ｃsig-comは次のように求める。
【０１２５】
Ｃsig-com＝εLC＊Ｓsig-com／ｄLC
したがって、信号線12の１ドット当たりの容量Ｃsigは次のように表現され、これらはコンピュータ上にて自動的に計算できる。
【０１２６】
Ｃsig＝Ｃsig-g＋Ｃsig-cs＋Ｃsig-com
次に、補助容量電極19の容量Ｃcsの算出過程（ステップ66）を、図１８で示すフローチャートによって説明する。
【０１２７】
図１８において、まず、信号線12とのオーバラップ容量Ｃcs-sigを算出し（ステップ121）、次に表示画素電極17とのオーバラップ容量Ｃsを算出し（ステップ122）、さらに、液晶層を挟んだ対向電極との容量Ｃcs-comを算出し（ステップ123）、最後にこれらを合計して容量Ｃcsを求める（ステップ124）。
【０１２８】
これらの容量Ｃcs-sig、Ｃs、Ｃcs-comは図１８で示す各オーバラップの領域53，54，56の面積によって計算する。すなわち、信号線12とのオーバラップの領域53の面積をＳcs-sigをとし、表示画素電極17とのオーバラップの領域56の面積をＳsとし、対向電極との領域55の面積をＳcs-comとする。
【０１２９】
これらの各面積は次のように求める。まず、補助容量電極19と信号線12と重なっている多角形部分を求め、その多角形部分の面積を計算することによりＳcs-sigを求める。また、補助容量電極19と表示画素電極17との重なり面積を求めたものがＳcs-ITOである。さらに、補助容量電極19の１ドット当たりの面積からＳcs-sigおよびＳcs-ITOを引いたものがＳcs-comとなる。
【０１３０】
これら算出された面積を基に、各部の容量を次のように順次求める。まず、信号線12とのオーバラップ容量Ｃcs-sigは次のように求める。
【０１３１】
Ｃcs-sig＝εg-sig＊Ｓcs-sig／ｄg-sig
表示画素電極17とのオーバラップ容量Ｃsは次のように求める。
【０１３２】
Ｃs＝εg-sig＊Ｓcs-ITO／ｄg-sig
対向電極とのオーバラップ容量Ｃcs-comは、液晶層を介した対向電極との距離をｄcs-com、液晶層の誘電率をεLCとすると次のように求められる。
【０１３３】
Ｃcs-com＝εLC＊Ｓcs-com／ｄLC
したがって、補助容量電極19の１ドット当たりの容量Ｃcsは次のように表現され、これらはコンピュータ上にて自動的に計算できる。
【０１３４】
Ｃcs＝Ｃcs-sig＋Ｃs＋Ｃcs-com
原パターンを変更した場合は、各配線に関する各オーバラップ面積が変わるが、これらの面積はコンピュータ上で自動的に求められるため、予めデータとして入力してある配線のシート抵抗値、絶縁膜の厚さ、誘電率などを用いて配線抵抗や配線容量を自動的に計算できる。
【０１３５】
次に、１ドットの基本パターン36の中から薄膜トランジスタ13の領域を抽出するステップ67の処理を説明する。この実施の形態では、図２９で示すように、１ドットのパターン36のうち、エッチングストッパ層45がある領域を薄膜トランジスタ13の領域とし、これを抽出している。
【０１３６】
次に、このように抽出された薄膜トランジスタ13のサイズパラメータを抽出するステップ68の処理を説明する。図３０は抽出された薄膜トランジスタ13の部分の平面図、図３１は薄膜トランジスタのＤ−Ｄ断面図である。
【０１３７】
これらの図において、まず、ソース電極16のパターンと最も近くにある信号線12の一部であるドレイン電極15の辺となる線分ＡＢを抽出する。この線分ＡＢの長さが薄膜トランジスタ13のチャネル幅Ｗとなる。次に、先に抽出した線分ＡＢに垂直な方向のエッチングストッパ層45の長さを抽出し、この長さがチャネル長Ｌになる。
【０１３８】
続いて、ゲート電極−ソース電極のオーバラップ容量Ｃgsの抽出し、この場合、まず、ソース電極16と、走査線11の一部であるゲート電極14とがオーバラップしている領域58の面積Ｓsgを抽出する。さらに、エッチングストッパ層45ともオーバラップしている領域59の面積Ｓesを抽出する。そして、絶縁膜51の厚さをｄg、その誘電率がεgとし、また、エッチングストッパ層45の厚さをｄes、その誘電率をεesとすると、ゲート電極−ソース電極のオーバラップ容量Ｃgsは次のように表現される。
【０１３９】
Ｃgs＝Ｃ3＋（Ｃ4＊Ｃ5）／（Ｃ4＋Ｃ5）
Ｃ3＝εg＊Ｓsg／ｄg
Ｃ4＝εg＊Ｓes／ｄg
Ｃ5＝εes＊Ｓes／ｄes
これらの演算は、原パターンから面積を自動抽出することにより、コンピュータ上で自動的に実行され、容量Ｃgsを求めることができる。
【０１４０】
このように、従来例では手作業で幾何学パラメータを読み取り、これらの値に基づき回路シミュレーションに必要な抵抗値や容量値などのパラメータを電卓などで手動計算していたのに対し、この実施の形態によれば、図１で示す処理手順の中で、原パターンを読み出し（ステップ61）および１ドット領域の指定（ステップ62）を除いて、全てをコンピュータによって自動化できたため、画素設計における設計期間を短縮できるとともに、計算ミスがなくなったため、効率よく設計できるようになった。
【０１４１】
なお、上記実施の形態では、独立した補助容量電極19がある画素構造を例にとって説明したが、１段前の走査線11を補助容量電極として兼用する構造でも、同様に実施できる。
【０１４２】
また、コンピュータ上で実行させるためのパターンレイアウトプログラムを磁気テープあるいはディスクなどの媒体に記録しておけば、他のコンピュータでも読み込むことができ、汎用性が増大する。このパターンレイアウトプログラムは、基本パターンの元になる任意に描かれた原パターンを複数個上下左右に配列させるステップと、基本パターンの大きさに相当する領域指定範囲を、前記原パターンを複数個配列したパターン中で任意の方向に移動させ、この領域指定範囲に囲まれた任意の範囲を基本パターンデータとして切り出すステップとを有する。
【０１４３】
【発明の効果】
本発明によれば、所望の配線パターンを得るための繰り返し単位となる基本パターンを、自動的に作成できるので、所望の配線パターンを人為的なミスを生じることなく正確かつ容易に設計できる。
【図面の簡単な説明】
【図１】 本発明によるパターンレイアウト方法の一実施の形態を示すフローチャートである。
【図２】 同上図１で示す処理の一部を具体的に示すフローチャートである。
【図３】 同上図１で示す処理の一部を具体的に示すフローチャートである。
【図４】 同上図１で示す処理の一部を具体的に示すフローチャートである。
【図５】 同上図１で示す処理の一部を具体的に示すフローチャートである。
【図６】 同上原パターンを複数個左右上下に配列する過程を示す概念図である。
【図７】 同上図６の処理によって配列されたマトリックスパターンから領域指定パターンによって基本パターンを切り出す過程を示す概念図である。
【図８】 同上図７の処理によって切り出された基本パターンを示す平面図である。
【図９】 同上図８で示した基本パターンに対して隣接信号線を仮に描画する過程を説明する概念図である。
【図１０】 同上信号線パターンの辺と表示画素電極パターンの辺との関係を示す部分図である。
【図１１】 同上他の実施の形態を示すフローチャートである。
【図１２】 同上図１１で示した処理手順のステップの一部を示すフローチャートである。
【図１３】 同上図１１で示した処理手順のステップの一部を示すフローチャートである。
【図１４】 同上図１１で示した処理手順のステップの一部を示すフローチャートである。
【図１５】 同上図１１で示した処理手順のステップの一部を示すフローチャートである。
【図１６】 同上図１１で示した処理手順のステップの一部を示すフローチャートである。
【図１７】 同上図１１で示した処理手順のステップの一部を示すフローチャートである。
【図１８】 同上図１１で示した処理手順のステップの一部を示すフローチャートである。
【図１９】 同上図１１のマトリックスパターンを示す平面図である。
【図２０】 同上図１９のマトリックスパターンから切り出された１ドットの基本パターンを示す平面図である。
【図２１】 同上図２０の基本パターンの１つのレイアを示す平面図である。
【図２２】 同上図２１の基本パターンの他のレイアを示す平面図である。
【図２３】 同上図２０の基本パターンの中の走査線パターンの容量を計算するためのオーバラップの領域を示す平面図である。
【図２４】 同上図２３のＡ−Ａ断面図である。
【図２５】 同上図２３のＢ−Ｂ断面図である。
【図２６】 同上図２３のＣ−Ｃ断面図である。
【図２７】 同上図２０の基本パターンの中の信号線パターンの容量を計算するためのオーバラップの領域を示す平面図である。
【図２８】 同上図２０の基本パターンの中の補助容量電極パターンの容量を計算するためのオーバラップの領域を示す平面図である。
【図２９】 同上図２０の基本パターンの中の薄膜トランジスタの領域を示す平面図である。
【図３０】 同上図２９の薄膜トランジスタの領域部分を示す拡大図である。
【図３１】 同上図３０の薄膜トランジスタの領域部分のＤ−Ｄ断面図である。
【図３２】 従来例を示す原パターン図である。
【図３３】 同上表示画素電極の電位が信号線の映像信号電圧の変化に影響されて変動している状態を示す特性図である。
【図３４】 同上信号線と表示画素電極との配置関係を示す部分図である。
【図３５】 同上他の従来例を示す原パターン図である。
【符号の説明】
11 要素の一つである走査線
11a，11b 端面である辺
12 要素の一つである信号線
12a，12b 端面である辺
13 要素の一つである薄膜トランジスタ
17 要素の一つである表示画素電極
21，31 原パターンのデータ
24，34 原パターンを上下左右に配列したマトリックスパターン
25，35 領域指定範囲としての領域指定パターン
26，36 基本パターン
【発明の属する技術分野】
本発明は、パターンを記録可能なパターンレイアウト装置に関する。
【０００２】
【従来の技術】
液晶を用いた表示装置としては、テレビジョン表示やグラフィックディスプレイなどの大容量で高密度なアクティブマトリックス型表示装置の開発が進められているとともに、実用化されている。このような表示装置では、クロストークがなく高コントラストで表示できるように、各画素を駆動、制御する手段として半導体スイッチが用いられている。この半導体スイッチとしては、透過型表示が可能で大面積化も容易であるなどの理由で、透明絶縁基板上に形成された薄膜トランジスタ（Thin Film Transistor）やＭＩＭ（Metal Insulation Metal）素子などが用いられている。
【０００３】
このような薄膜トランジスタを用いたアクティブマトリックス型液晶表示装置のアレイ基板上における１画素部分の平面構成例を図３２を参照して説明する。
【０００４】
図３２において、アレイ基板上には走査線11および信号線12が交差して形成され、これら走査線11および信号線12の交差部分には薄膜トランジスタ13が形成されている。そして、この薄膜トランジスタ13は走査線11と一体のゲート電極14、信号線12と一体のドレイン電極15、表示画素電極17に接続されたソース電極16および半導体層18を有している。また、表示画素電極17上には、この表示画素電極17と対をなして容量を形成する補助容量電極19が配置されている。
【０００５】
また、図示していないが、これらアレイ基板の表面には保護膜と配向膜が形成されており、さらに、このアレイ基板に対して液晶層を介して対向配置された対向基板には共通電極と配向膜とが形成されている。この共通電極は、液晶層を介して表示画素電極17と対向配置されており、このような全体構成により液晶表示装置が構成される。
【０００６】
このような液晶表示装置におけるアレイ基板上の原パターンを設計するためには、レイア概念を持った二次元平面図を描画できるＣＡＤシステムが一般に用いられる。このＣＡＤシステムは、二次元平面を描画するために、データベース上に原点とＸＹ軸を設定し、指定されたレイアに各層毎のパターンを描画するように構成されている。
【０００７】
ここで、レイアとは、ＣＡＤ上に描画されたパターンを表現する要素の一つで、アレイ基板製造に用いられる層毎のマスクを示すものである。たとえば信号線12とソース電極16、走査線11と補助容量電極19のように、機能は異なるが同じ層に位置するため、同一製造工程にて形成されるものがあり、これら同じ層に位置するものは同一のレイアでＣＡＤ上に描画される。
【０００８】
ちなみに、ＣＡＤ上に描画されたパターン、すなわちデータベース上のパターンの表現方法は、レイアとパターン形状の頂点座標リストとによって表される。また、最終的にマスクパターンとなるＣＡＤ上に描画された原パターンは、ＣＡＤデータベース容量への配慮から、図３２で示すように、繰り返し単位である１ドットのパターンとする。
【０００９】
次に、このような液晶表示装置の駆動方法を図３３を用いて説明する。
【００１０】
まず、薄膜トランジスタ13のゲート電極14に走査線11から選択電圧が印加されているスイッチング期間の間、表示画素電極17の電位は信号線12に印加されている映像信号電圧と同電位に設定される。これに対し、薄膜トランジスタ13のゲート電極14に走査線11の非選択電位が印加されている期間は保持期間となり、この間、表示画素電極17の電位は設定された映像信号電圧を保持する。
【００１１】
これらの結果、表示画素電極17と、所定の電位に設定されている図示しない共通電極との間に挟持されている液晶層には、映像信号電圧に応じた電位差がかかる。そして、この電位差に応じて液晶層の配列状態が変化することにより、この部分の光の透過率が変化し、画像表示される。
【００１２】
ここで、図３３で示すように、保持期間の間、表示画素電極17には電位の変動が生じているが、これは以下の原因による。すなわち、表示画素電極17が電位を保持している間、信号線12には次の段の表示画素電極の電位を設定するための映像信号電圧が印加されているが、信号線12と表示画素電極17とは完全に絶縁されていないため、信号線12の映像信号電圧の変化が表示画素電極17に影響し、電位変動として現れる。この表示画素電極17の電位変動は、クロストークの発生といった表示品位の低下を招く。
【００１３】
この信号線12の電圧変化による表示画素電極17への影響量は、式１により求められる。
【００１４】
【式１】
【００１５】
式１より、信号線12と表示画素電極17との互いに向い合って平行な辺の長さＷsig-ITOが短い程、または、同様に平行な辺の間隔Ｄsig-ITOが大きい程、影響量を少なくすることができる。しかし、影響力を少なくするために、長さＷsig-ITOを短くしたり、間隔Ｄsig-ITOを大きくすることは、光を透過させない領域、すなわち非開口部分を増やすことになり、開口率の低下を生じることになる。開口率の低下は、消費電力の増加を招くという問題を生じる。
【００１６】
また、アレイ基板では図３２で示したようなドットをマトリックス状に配置するので、各表示画素電極17は隣接するドットの信号線からも同様の影響を受けることになる。原パターンの設計では、表示品位と消費電力とのバランスを考慮して進めるため、表示画素電極17からみて左右から受ける影響量を原パターン設計の各段階で把握する必要がある。
【００１７】
従来の原パターン設計方法では、まず、ＣＡＤ上に任意の原パターンを１ドット描画する。そして、ＣＡＤ上のパターンから表示画素電極に影響を及ぼす平行な辺の長さと間隔を手作業で計測し、この計測値を計算式に代入して影響量を算出している。また、隣接する信号線からの影響量を求める際は、隣接の１ドット分を仮に描画し、同じく影響を及ぼす平行な辺の長さと間隔を手作業で計測し、この計測値を計算式に代入して影響量を算出している。
【００１８】
原パターンの設計では影響量を含む多くの設計条件を満足しなければならず、これら設計条件全てを満足させるために、原パターンを変更する。この場合、変更したパターンから、再度、手作業で計測し、影響量の算出しなければならない。この作業を、影響量を含めた全ての設計条件を満足するまで繰り返す。設計条件全てを満足した後は、仮に描画した隣接１ドット分のパターンを消去して原パターンの設計を終了する。
【００１９】
このような従来の設計方法では、影響量を算出する工程が煩雑で、時間的な損失と手作業によるミスが多発するおそれがある。
【００２０】
そして、映像信号の電圧変化が表示画素電極に及ぼす影響に関するものであるが、画素設計においては、この他に原パターンから各パラメータ値を抽出しておくことも重要なことである。
【００２１】
前述のように、薄膜トランジスタをスイッチング素子に用いた液晶表示装置の画素設計では、まず、基本となる画素構造を選択し、コンピュータ上のＣＡＤを利用して該当する原パターンを手作業で描いている。このとき描くパターンは、繰返し単位である１ドットの範囲ではなく、見易さや、後述する手作業でのパラメータ読み取りの容易さなどから、図３５で示すように、走査線11が上下に描かれ、信号線12が左右に描かれた１ドット以上の範囲であることが多い。
【００２２】
このような配線パターンは、製造過程で用いられる露光機のマスクに対応して、マスク単位、すなわちレイア単位に描かれ、各レイアの組合わせによって、図３５のような原パターンが形成される。たとえば走査線11と補助容量電極19、信号線12とソース電極16の各組み合せは、組み合せ毎に同一マスクで形成されるので、同じレイアに描かれる。
【００２３】
このように、原パターンを描画した後、図３５に示したたとえばチャネル幅Ｗ、チャネル長Ｌ、ゲート電極14とソース電極16との重なり面積Ｓgsなどの薄膜トランジスタ13のサイズパラメータ、走査線11の幅Ｗ1、信号線12の幅Ｗ2、補助容量電極19の幅Ｗ3などの幾何学パラメータを手作業で測定し抽出する。次に、各配線パターンから、配線抵抗、配線容量などの回路シミュレーションに必要なパラメータを計算する。配線抵抗、配線容量の計算は、図３５の１ドットのパターン分を計算し、その後、液晶表示装置全体のドット数に対する値を求める。
【００２４】
ここで、配線抵抗の計算は、走査線11、信号線12および補助容量電極19などの配線毎に形状を簡略化して、１ドット分のパターン上で電流が入出力する断面などの各端面間の抵抗値をシート抵抗値をもとに、それぞれ電卓などを用いて計算している。
【００２５】
また、容量計算については、走査線11、信号線12、補助容量電極19についてそれぞれ行なう。
【００２６】
まず、走査線11については、信号線12とのオーバラップ面積や、薄膜トランジスタ13のソース電極16とのオーバラップ面積などをパターンから手作業で求める。そして、予め求めてある走査線11と信号線12との層間絶縁膜の厚さと誘電率、液晶層の厚さと誘電率などを用いて、１ドットパターン当たりの容量を計算する。また、信号線12については、走査線11とのオーバラップ面積や補助容量電極19とのオーバラップ面積などをパターンから手作業でを求めて、１ドットパターン当たりの容量を計算する。さらに、補助容量電極19については、信号線12とのオーバラップ面積や、表示画素電極17のオーバラップ面積などをパターンから手作業で求め、１ドットパターン当たりの容量を計算する。
【００２７】
そして、このようにして求めた値を用いて回路シミュレーションし、その結果を見て描いた原パターンの電気的設計パラメータが設計基準に収まるか否かを判定する。否の場合は、原パターンを変更し、同様にしてパラメータを読み取り、計算をしてシミュレーションし、結果が合格するまで繰返す。
【００２８】
このように、従来の画素設計では原パターンからのパラメータの読み取りを１つ１つ手作業し、しかも、何回も繰返すので人為的なミスが生じる可能性が高く、また、多くの時間を要する。さらに、基本となる画素構造をいくつか選んで上述の動作を行ない、その中から最良のものを選び出すようなことをしているため、設計完了まで膨大な時間がかかる。
【００２９】
【発明が解決しようとする課題】
これらいずれの従来方法においても、繰返し単位となる基本パターンの作成に当たり、表示画素電極への影響を求める場合、あるいは、各パラメータを抽出する場合に、それぞれ手作業による測定を要したため、繰返し単位となる基本パターンの作成に多くの時間がかかるとともに、人為的なミスが生じるおそれがある。
【００３０】
本発明は、上記問題点に鑑みなされたもので、繰返し単位となる基本パターンをＣＡＤによって容易に作成でき、所定のパターンを正確かつ容易に得ることができるパターンレイアウト装置を提供することを目的とする。
【００３１】
【課題を解決するための手段】
本発明は、表示装置の表示画素電極を有するアレイ基板上に所望の配線パターンを形成するためのパターンを、複数の要素を有する基本パターンをＣＡＤ上で所定数繰り返し配列することにより形成するパターンレイアウト装置であって、ＣＡＤ上で任意に描かれ前記基本パターンの元になる原パターンを複数個配列させてマトリックスパターンをＣＡＤ上で作成するマトリックスパターン作成手段と、前記基本パターンの大きさに相当する領域指定範囲を発生させ、この発生させた領域指定範囲を前記マトリックスパターン中で外部操作に応じて任意の方向に移動させ、この領域指定範囲に囲まれた範囲を適正な基本パターンとして切り出す基本パターン切出手段と、この基本パターンデータを用い、予め設定された原点に基づき、前記要素毎の各頂点およびこれら各頂点間の辺に関する位置および方向のデータを求めるデータ検出手段と、これら位置および方向のデータから前記各要素の互いに平行関係にある辺間の範囲およびこれら各辺の互いに平行な部分の距離を求め、この距離を用いて前記アレイ基板上での前記各要素の映像信号電圧の変動による前記表示画素電極への影響量を算出する距離算出手段とを具備したものである。
【００３２】
さらに、本発明は、表示装置の表示画素電極を有するアレイ基板上に所望の配線パターンを形成するためのパターンを、複数の要素を有する基本パターンをＣＡＤ上で所定数繰り返し配列することにより形成するパターンレイアウト装置であって、ＣＡＤ上で任意に描かれ前記基本パターンの元になる原パターンを複数個配列させてマトリックスパターンをＣＡＤ上で作成するマトリックスパターン作成手段と、前記基本パターンの大きさに相当する領域指定範囲を発生させ、この発生させた領域指定範囲を前記マトリックスパターン中で外部操作に応じて任意の方向に移動させ、この領域指定範囲に囲まれた範囲を適正な基本パターンとして切り出す基本パターン切出手段と、この基本パターンのデータを用い、前記各要素の基本パターンの外辺に接する部分をそれぞれ端面として抽出して、前記アレイ基板上でのこれら端面間の抵抗値を求める抵抗値演算手段と、前記基本パターンデータを用い、前記各要素の互いに重なっている部分の面積を求め、これら面積から配線容量を求める配線容量演算手段とを具備したものである。
【００３３】
また、基本パターンのデータは、各要素のパターンがそれぞれ形成された複数のレイアを有するものである。
【００３４】
そして、繰返し単位となる基本パターンの作成に当たり、基本パターンの元になるＣＡＤ上で任意に描かれた原パターンを複数個配列させ、基本パターンの大きさに相当する領域指定範囲を原パターンを複数個配列したマトリックスパターン中で外部操作に応じて任意の方向に移動させ、この領域指定範囲に囲まれた任意の範囲を基本パターンとして切り出すため、各要素の映像信号電圧の変動による表示画素電極への影響量あるいは配線容量の抽出に手作業による測定や計算を要せず、繰返し単位となる基本パターンを短時間のうちに高精度に作成でき、人為的なミスが生じることもないので、設計精度および設計効率を大幅に向上できる。
【００３５】
【発明の実施の形態】
以下、本発明の一実施の形態を図面を参照して説明する。
【００３６】
先ず、本発明を液晶表示装置のアレイ基板上におけるパターン形成に適用し、その映像信号の変動が表示画素電極に与える影響を把握しながら画素設計する実施の形態について説明する。なお、設計される原パターンは、図３２で示したように、要素の一つである走査線11と補助容量電極19とが独立に形成されたものである。また、ＣＡＤ上の要素の一つである信号線12のレイアに描画された信号線12はＹ方向に配線され、ゲート電極14のレイアに描画された走査線11および補助容量電極19はＸ方向に配線されている。
【００３７】
図１はこの実施の形態によるパターンレイアウト方法の全体的な流れを示すフローチャートを参照して説明する。
【００３８】
この方法は、基本パターンを所定数上下左右に繰り返し配列し、全体として所望のパターンを形成するパターンレイアウト方法であって、図１に示すように、ＣＡＤ上の記憶部には、基本パターンの元になる任意に描かれた原パターン、いわゆる原パターンのデータ21と、その１ドットピッチ、すなわちｘ方向ピッチおよびｙ方向ピッチに関するデータ22がそれぞれ設定されている。
【００３９】
まず、原パターンと１ドットのピッチを用い、この原パターンを複数個上下左右に配列してマトリックスパターンを形成し、たとえば原パターンを９個配列した３×３マトリックスパターンを形成している（ステップ１）。
【００４０】
次に、基本パターンの大きさに相当する領域指定範囲のパターン、いわゆる領域指定パターンを、原パターンを複数個配列したマトリックスパターン中に発生させる。そして、この領域指定パターンをマトリックスパターン上で任意の方向に移動させて微調整し、１ドットの基本パターンを決定する（ステップ２）。すなわち、この領域指定パターンに囲まれ、基本パターンが有すべき要素を全て含む適正パターンを、基本パターンとして切り出す。
【００４１】
さらに、この基本パターンのデータを用い、１ドットの基本パターンを構成する各要素のパターンを認識する（ステップ３）。すなわち、走査線パターン、信号線パターン、表示原パターンのそれぞれについて、予め設定された原点に基づき、これらの各頂点およびこれら各頂点間の辺に関する位置および方向のデータを求め、これら位置および方向のデータから各要素の互いに平行関係にある辺間の範囲およびこれら各辺の互いに平行な部分の距離を求める。
【００４２】
次に、１ドットの基本パターンに隣接する信号線パターンを同様の手法によって認識する（ステップ４）。
【００４３】
この後、各要素パターン毎に得た互いに平行関係にある辺間の範囲およびこれら各辺の互いに平行な部分の距離を用いて、信号線の映像信号の変動が表示画素電極に与える影響量を算出し（ステップ５）、この算出された影響量のデータ23を保持する。
【００４４】
以下、これらの動作を、図２ないし図５を参照して各ステップ毎に説明する。
【００４５】
はじめに、図２に示すように、３×３マトリックスを形成する処理（ステップ１）を説明する。まず、原パターン、たとえば原パターンのデータ21と１ドットピッチ、すなわちｘ方向ピッチおよびｙ方向ピッチのデータ22を入力データとして準備する。つまり、原パターンのデータ21は、設計条件を満たすパターンをＣＡＤ上に描画することにより、ＣＡＤデータベース、たとえばコンピュータ上の記憶領域に保存される。また、１ドットピッチのデータ22は、設計仕様からコンピュータ上の記憶領域に入力し、ＣＡＤのデータベースに新たに３×３マトリックスを発生させるために必要な記憶領域を準備する（ステップ11）。
【００４６】
次に、ＣＡＤ上に確保した記憶領域において、図６で示すように、データベースから読み出した１ドットの原パターン21aを、ｘ方向にｘピッチずつシフトしながら２回コピーして、原パターン21aをｘ方向に３ドット分、ドットピッチ間隔で並べる。さらに、この３ドットをｙ方向にｙピッチずつシフトしながら２回コピーし、全体で３×３の計９個のドットパターンからなる原パターンを上下左右に配列した３×３マトリックスパターン24を発生させる（ステップ12）。これによって３×３マトリックスパターン24が形成される。
【００４７】
さらに、図２のフローチャートおよび図７を参照して、１ドットの基本パターンを決定する処理（ステップ２）を説明する。
【００４８】
上述のステップ（ステップ12）で形成された３×３マトリックスパターン24上に、図７で示すように、ｘ方向が１ドット分ｘ方向ピッチで、ｙ方向が１ドット分のｙ方向ピッチの長方形を成す１ドットの領域指定範囲としての領域指定パターン25を中央部分、たとえば２×２の位置に発生させる（ステップ13）。この領域指定パターン25は、３×３マトリックスパターン24から、１ドットの基本パターンの領域を指定するための補助パターンである。
【００４９】
ここで、適切な１ドットの基本パターンは全ての画素構成要素が含まれていなければならない。そして、３×３マトリックスパターン24の発生に用いた原パターン21aは、適切な１ドットの基本パターンを考慮して描画されている保証はなく、領域指定パターン25によって最初に囲まれた初期のパターン位置と、３×３マトリックスパターン24での１ドットの基本パターンの領域との間にズレが生じている可能性は大きい。
【００５０】
そこで、設計者はこの領域指定パターン25を、３×３マトリックスパターン24上で任意の方向に移動させる微調整操作し、領域指定パターン25の中に１ドットの基本パターンを構成する全ての要素、すなわち、１つの表示画素電極17と、１つの信号線12と、１つのゲート電極14あるいは走査線11と、１つの薄膜トランジスタ13と、１つの補助容量電極19が入るように位置設定し、確定する（ステップ14）。このようにして３×３マトリックスパターン24上で確定された領域指定パターン25と重なる部分を１ドットの基本パターン26として切り出し、ＣＡＤデータベース上に新たに保存する（ステップ15）。
【００５１】
次に、図２に示すフローチャートおよび図８を参照して１ドットの基本パターン26から各要素のパターンを認識する処理（ステップ３）を説明する。
【００５２】
上述のステップ15で確定された１ドットの基本パターン26は複数のレイアによって構成されているので、各レイア毎にパターンを認識する。すなわち、まず、画素電極レイア26Aで描画されたパターンを全て表示画素電極17のパターンとして認識する（ステップ16）。
【００５３】
同様に、ゲート線レイア26Bで描画されたパターンを検出する。ゲート線レイアで26Bで描画されたパターンは走査線11のパターンと補助容量電極19のパターンとの２つであり、検出されるパターンは２個でなければならない。なぜならば、走査線11と補助容量電極19とが独立である画素構造を採っているためである。
【００５４】
したがって、ゲート線レイア26Bで描画されたパターンが２個であるかを判断し（ステップ17）、２個でない場合は、図７で示す３×３マトリックスパターン24上での１ドット領域の指定が間違っているので、ステップ14の処理に戻す。これに対し、２個のパターンが検出された場合には、ステップ16で検出した表示画素電極17のパターン17aと重なるパターンを補助容量電極19とし、もう一方を走査線11のパターンとして識別する（ステップ18）。
【００５５】
また、同様に、信号線レイア26Cで描画されたパターンを検出する。この場合も検出されたパターンが、信号線12のパターンとソース電極16のパターンの２つであるか判断する（ステップ19）。そして、検出パターンが２個でない場合は、図７で示す３×３マトリックスパターン24上での１ドット領域の指定が間違っているので、同様のステップ14の処理に戻す。これに対し、２個のパターンが検出された場合は、ステップ16で検出した表示画素電極17のパターン17aと重なるパターンをソース電極16のパターンとし、もう一方を信号線12のパターンとして識別する（ステップ20）。
【００５６】
次に、図３に示すフローチャートおよび図９を参照して１ドットの領域に隣接する信号線パターンの認識処理（ステップ４）について説明する。
【００５７】
まず、ステップ20で認識した信号線12のパターンが１ドットの基本パターン26の領域の中で左右どちら側にあるかを検出する（ステップ21）。この場合の検出方法としては、図９で示すように、１ドットの基本パターン26を左右に２分割した長方形パターンを発生させ、左右それぞれの分割パターンと信号線12のパターンとの重なり状態を判定する。その結果、信号線12のパターンが右側の分割パターンと重なっている場合は信号線12は右側にあるとし、左側の分割パターンと重なっている場合は信号線は左側にあると認識する。
【００５８】
そして、信号線12のパターンが１ドットの基本パターン26の中で左側に存在した場合には、１ドットの基本パターン26を右方向にｘ方向ピッチ分シフトしてコピーさせる（ステップ22）。これに対し、信号線12のパターンが１ドットの基本パターン26の中で右側に存在した場合には、１ドットの基本パターン26を左方向にｘ方向ピッチ分シフトしてコピーさせる（ステップ23）。
【００５９】
このようにコピーして新たに設定した１ドットの基本パターンを１ドットの隣接基本パターン26-1とする（ステップ24）。この後、この１ドットの隣接基本パターン26-1から、図２で示したステップ16〜ステップ20の手法により信号線を検出し、これを隣接信号線パターンとして保存する（ステップ25）。
【００６０】
次に、信号線の映像信号の変動が表示画素電極に与える影響量を算出する処理（ステップ５）を説明する。始めに、図３に示すフローチャートによって、これまで求めた各パターンの辺ベクトル、頂点の位置ベクトルの設定手順を説明する。
【００６１】
図２のステップ20で求めた信号線12のパターン（Ｓown）のＮ個の各頂点の集合ｓを、予め設定してある原点からの位置ベクトルで表現すると次のようになる。
【００６２】
【式２】
ｓ＝｛ｓ１ ｓ２ ・・・ ｓＮ｝
なお、ｓｉ ＝（ｓｉ ｘ，ｓｉ ｙ）である。
【００６３】
各頂点への位置ベクトルを用いて信号線パターンの各辺の集合Ｓをベクトルで表現すると次のようになる。
【００６４】
Ｓ＝｛ｓ１−ｓ２ ｓ２−ｓ３ ・・・ ｓＮ−１−ｓＮ ｓＮ−ｓ１｝
ここで、Ｓｉ＝ｓｉ−ｓｉ＋１（ただし、ｓＮ＋１＝ｓ１）とおくと、辺の集合Ｓは次のようになる。
【００６５】
【式３】
Ｓ＝｛Ｓ１ Ｓ２ ・・・ ＳＮ−１ ＳＮ｝
このようにして求めたｓ、Ｓ、Ｎをコンピュータ上の記憶領域に設けた配列と変数に保存する（ステップ26）。
【００６６】
また、ステップ（ステップ25）で求めた隣接信号線パターン（Ｓother）のＲ個の各頂点の集合ｓaを原点からの位置ベクトルで表現すると次のようになる。
【００６７】
【式４】
ｓa＝｛ｓa１ ｓa２ ・・・ ｓaＲ｝
なお、ｓaｉ ＝（ｓaｉ ｘ，ｓaｉ ｙ）である。
【００６８】
各頂点への位置ベクトルを用いて隣接信号線パターンの各辺の集合Ｓaをベクトルで表現すると次のようになる。
【００６９】
Ｓa＝｛ｓa１−ｓa２ ｓa２−ｓa３ ・・・ ｓaＲ−１−ｓaＲ ｓaＲ−ｓa１｝
ここで、Ｓaｉ＝ｓaｉ−ｓaｉ＋１（ただし、ｓaＲ＋１＝ｓa１）とおくと、辺の集合Ｓaは次のようになる。
【００７０】
【式５】
Ｓa＝｛Ｓa１ Ｓa２ ・・・ ＳaＲ−１ ＳaＲ｝
このようにして求めたｓa、Ｓa、Ｒをコンピュータ上の記憶領域に設けた配列と変数に保存する（ステップ27）。
【００７１】
また、ステップ16で求めた表示画素電極パターン（ＩＴＯ：Indium Tin Oxide）のＭ個の各頂点の集合ｉを、原点からの位置ベクトルで表現すると次のようになる。
【００７２】
【式６】
ｉ＝｛ｉ１ ｉ２ ・・・ ｉＭ｝
なお、ｉｊ＝（ｉｊ ｘ，ｉｊ ｙ）である。
【００７３】
各頂点への位置ベクトルを用いて表示画素電極パターンの各辺の集合Ｉをベクトルで表現すると次のようになる。
【００７４】
Ｉ＝｛ｉ１−ｉ２ ｉ２−ｉ３ ・・・ ｉＭ−１−ｉＭ ｉＭ−ｉ１｝
ここで、Ｉｊ＝ｉｊ−ｉｊ＋１（ただし、ｉＭ＋１＝ｉ１）とおくと、辺の集合Ｉは次のようになる。
【００７５】
【式７】
Ｉ＝｛Ｉ１ Ｉ２ ・・・ ＩＭ−１ ＩＭ｝
このようにして求めたｉ、Ｉ、Ｍをコンピュータ上の記憶領域に設けた配列と変数に保存する（ステップ28）。
【００７６】
ここで、信号線パターンＳownから表示画素電極パターンへの影響量を求めるためには、辺と辺との対応関係を求めてコンピュータ上の記憶領域に設けた配列に保存する必要がある。この配列を信号線パターンＳownと表示画素電極パターンとの関係配列Ｓｏｗｎ Ｉとする。この関係配列の内容を図１０および表１を参照して説明する。なお、図１０は信号線パターンＳownおよび表示画素電極パターンのそれぞれの一部分と辺の関係を表している。また、表１はフローチャートによって求められる関係配列Ｓｏｗｎ Ｉを示している。
【００７７】
【表１】
【００７８】
次に、信号線パターンＳownと表示画素電極パターンとから関係配列Ｓｏｗｎ Ｉを作成する過程を図３ないし図５を参照して説明する。
【００７９】
まず、信号線パターンＳownの各１辺と表示画素電極パターンの全ての辺について平行か否かの関係を求める。まず、信号線パターンＳownの１番目の辺Ｓi（ｉ＝１)について始める（ステップ25）。すなわち、辺Ｓiに対して、以下の関係となる辺Ｉjを求める。
【００８０】
Ｓi／／Ｉj（１≦ｊ≦Ｍ）
平行の条件は、次式から求める。
【００８１】
Ｓi・Ｉj＝｜Ｓi｜｜Ｉj｜またはＳi・Ｉj＝−｜Ｓi｜｜Ｉj｜
また、辺Ｓiに対して平行となる表示画素電極パターンの辺の集合を次式により求める。
【００８２】
Ｓi／／＝｛ＩK・・・・ＩL｝
集合Ｓi／／が空集合（辺Ｓiと平行なＩの辺がない）場合（ステップ31）は、
ｉ＝ｉ＋１
として、信号線パターンＳownの次の辺に対する処理に進む（ステップ32)。
【００８３】
辺Ｓiとその集合Ｓi／／の要素となる表示画素電極パターンの各辺に対し、以下の処理によって辺と辺とのペアーを求める。
【００８４】
集合Ｓi／／の要素に対して、次の条件に当てはまるものをＳi／／から排除する（ステップ33〜ステップ45）。その条件とは、辺Ｓiと辺ＩjとがＸ方向に平行な場合で、辺Ｓiおよび辺ＩjからＸ軸上への射影によって形成される射影ベクトルＳixと射影ベクトルＩjxとの一部または全部が重なっていない場合と、辺Ｓiと辺ＩjとがＹ方向に平行な場合で、辺Ｓiおよび辺ＩjからＹ軸上への射影によって形成される射影ベクトルＳiyとＩjyとの一部または全部が重なっていない場合とである。
【００８５】
辺Ｓiと辺ＩjとがＸ方向に平行な場合、射影ベクトルＳixとＩjxとが重なっている領域をＰxとし（ステップ36）、領域Ｐxの辺Ｓiへの射影ベクトルＳiＰと、領域Ｐxの辺Ｉjへの射影ベクトルＩjＰとを求める（ステップ38、ステップ39）。また、辺Ｓiと辺ＩjとがＹ方向に平行な場合は、射影ベクトルＳiyとＩjyとが重なっている領域をＰyとし（ステップ37）、この領域Ｐyから辺Ｓi，Ｉjへの射影ベクトルＳiＰ，ＩjＰを求める（ステップ38、ステップ39）。
【００８６】
続いて、集合Ｓi／／の要素となる表示画素電極パターンの辺で、次の条件に当てはまるものを集合Ｓi／／から排除する。その条件は、射影ベクトルＳiＰとＩjＰの両端を４頂点とする長方形Ｐjを設定し（ステップ46）、その内部に信号線パターンＳownの辺Ｓiとは別の辺の一部又は全てが含まれる場合（ステップ47）と、長方形Ｐjの内部に、Ｉに含まれる別の辺の一部または全てが含まれる場合（ステップ48）である。
【００８７】
これら、それぞれの条件で当てはまる要素が排除され、集合Ｓi／／が空集合になった場合は、
ｉ＝ｉ＋１
として、信号線パターンＳownの次の辺に対する処理に進む（ステップ48、ステップ49）。
【００８８】
このようにして各集合Ｓi／／の要素として残ったＩjが、辺Ｓiに対応する辺となり、辺Ｉjと辺Ｓiが平行な表１の範囲の領域、および、辺Ｉjと辺Ｓiの表１の距離が求められ、信号線パターンＳownとＩとの関係配列Ｓｏｗｎ Ｉに格納される（ステップ51）。そして、これらの動作（ステップ30ないしステップ51）を信号線パターンＳownの全ての辺に対して繰り返す（ステップ51）。
【００８９】
さらに、隣接信号線パターンＳotherと表示画素電極パターンＩＴＯとの関係配列Ｓｏｔｈｅｒ Ｉをステップ27の処理で求めたデータを用い、かつ、ステップ29ないしステップ52の処理と同様の処理、信号線パターンＳownを隣接信号線パターンＳotherに置き換えて求める（ステップ52）。
【００９０】
このようにして求めた関係配列Ｓｏｗｎ Ｉを式１のＷsig-ITOとＤsig-ITOに代入することにより、信号線12の映像信号電圧の変化が表示画素電極17に与える影響量を算出することができる。また、同様にして関係配列Ｓｏｔｈｅｒ Ｉを用いることにより、隣接する信号線の映像信号電圧の変化が表示画素電極に与える影響を算出することができる（ステップ54）。
【００９１】
そして、求められた影響量をコンピュータのハードディスク上のファイルに保存し、ディスプレイ上に結果を表示する（ステップ55）。
【００９２】
ここで、処理手順（ステップ11ないしステップ55）は、ＣＡＤシステム開発言語を用いてプログラムとしてコンピュータの記憶装置に記憶され、自動設計手段としてコンピュータによって自動的に実行される。上述した全ての処理手順を見ると、設計者が行なう作業は、図３で示したステップ14の処理のみである。したがって、手作業による測定作業や計算を伴う従来技術に比べて、設計者の負担は大幅に軽減される。
【００９３】
なお、上記実施の形態の説明は、液晶表示装置用パターンレイアウト装置の一部についてであるが、他のパターン設計処理と組合わせてコンピュータ上で実行してもよい。
【００９４】
また、画素構造は、走査線11と補助容量電極19とが独立した構成であったが、補助容量電極が次段の走査線となる構造についても適用できる。この場合は、図２で示したステップ16ないしステップ18の処理における走査線パターンと補助容量電極パターンとの識別処理を変更し、ゲート線レイアで描かれたパターンを全て走査線パターンと識別することで対応できる。
【００９５】
さらに、走査線11および補助容量電極19の配線方向をＸからＹ方向に、信号線12の配線方向をＹからＸ方向とした原パターンにも対応することができる。
【００９６】
このように、従来例では、原パターンを設計および修正する度に手作業による計測および計算作業を行ない、信号線の映像信号電圧の変化が表示画素電極に与える影響を求めていたが、上記実施の形態によれば、これらの一連の処理手順をコンピュータにより自動的に行なうことができるので、設計時間が大幅に短縮されるとともに設計ミスがほとんどなくなり、設計精度および設計効率の向上を図ることができる。
【００９７】
次に、原パターンから各パラメータを容易に抽出することができる他の実施の形態を説明する。
【００９８】
この実施の形態では、ＣＡＤシステムによる、図３５で示したような液晶表示装置用原パターンの設計に際し、この原パターンから各種パラメータ抽出するものであり、図１１に全体的な処理手順を示し、図１０ないし図１８によりこれら処理手順を説明する。
【００９９】
はじめに、全体的な処理手順を図１１を参照して説明する。まず、原パターンを読み出し（ステップ61）、この原パターンの繰り返しの単位である１ドットの基本パターンの領域の指定するとともに抽出する（ステップ62）。続いて、１ドットの基本パターンから、走査線、補助容量電極、信号線などの各要素の抽出およびそれらの端面の抽出、さらにこれら各要素を抵抗計算する（ステップ63）。この後、走査線の１ドット当たりの容量の計算（ステップ64）、信号線の１ドット当たりの容量の計算（ステップ65）、補助容量電極の１ドット当たりの容量をそれぞれ計算する（ステップ66）。さらに、薄膜トランジスタの領域を抽出し（ステップ67）、この薄膜トランジスタのサイズパラメータを抽出して（ステップ68）、処理を終了する。
【０１００】
各処理について、まず、１ドットの領域指定と抽出処理（ステップ62）を説明する。
【０１０１】
ここで、ＣＡＤで用いる原パターンは、図３５で示したように、見易さなどから１ドットサイズ以上の領域で描かれている。したがって、この１ドットサイズ以上の原パターンからそのままパラメータ抽出すると、正確な１ドット当たりのパラメータが抽出できない。そこで、図３５の１ドット以上のパターンから１ドット分の基本パターンを抽出する。
【０１０２】
このステップ62の処理過程では、図１２に示すように、まず、１ドットのサイズＰx，Ｐyを入力する（ステップ71）。次に、この入力したサイズＰx，Ｐyにしたがって、図１９で示すように、原パターンのデータ31から、縦横３ドット分の原パターンを上下左右に配列した３×３マトリックスパターン34を形成する（ステップ72）。また、この３×３マトリックスパターン34上に１ドット分の領域を示す領域指定範囲としての領域指定パターン35を発生させ、この領域指定パターン35を任意の方向に移動させて位置を微調整し、走査線11、信号線12、補助容量電極19の各パターンが各１個となる場所に固定する（ステップ73）。そして、この領域指定パターン35を固定した場所からパターンを切り取ることにより、図２０で示す１ドットの基本パターン36を形成する（ステップ74）。
【０１０３】
次に、１ドットの基本パターン36から各要素およびその端面を抽出して抵抗計算するステップ63の処理を、図１３に従って説明する。
【０１０４】
一般に、走査線11、補助容量電極19、信号線12は、製造プロセスに沿う形でＣＡＤパターン上、それぞれ異なるレイアに描かれている。たとえば走査線11および補助容量電極19は同一材料で同時に形成する製造工程としているので、同じレイアに描画される。これに対し、信号線12は別のレイアに描画されている。
【０１０５】
そこで、まず、図２１に示すように、走査線11、補助容量電極19が描かれているレイアを選択し（ステップ81）、１ドットの基本パターン36の周辺枠36Aと接している各辺11a，11bおよび各辺19a，19bを抽出し、これらをそれぞれパターンの端面とする（ステップ82）。この場合、走査線11と補助容量電極19との２つのパターンが存在するため４つの端面が抽出される。走査線11と補助容量線19との区別は、図２１では省略している表示画素電極17のパターンとオーバラップがあるパターンを補助容量電極19とし、オーバラップのないものを走査線11とする（ステップ83）。
【０１０６】
なお、原パターンによっては補助容量電極19が存在しないものがあるが、この場合は、オーバラップの有無判定は不要となる。
【０１０７】
次に、図１４で示すように、信号線レイアを選択し（ステップ84）、１ドットの基本パターン36の周辺枠36Bと接しているパターンを抽出し、これを信号線12と判定する（ステップ85）。そして、周辺枠36Bと接している各辺12a，12bを端面とする（ステップ86）。なお、信号線レイアで周辺枠36Bと接していないパターンはソース電極16のパターンとする。
【０１０８】
このようにして、各端面が抽出されたので、この後は有限要素法とシート抵抗値によって端面間の抵抗値を計算する（ステップ87）。
【０１０９】
次に、各配線パターンの１ドット当たりの容量の抽出処理（ステップ64ないしステップ66）について説明する。
【０１１０】
まず、走査線11の容量Ｃgは、図１４で示すように、信号線12とのオーバラップ容量Ｃg-sigを算出し（ステップ91）、液晶層を挟んだ対向電極との容量Ｃg-comを算出し（ステップ92）、最後にこれらを合計することによって求められる（ステップ93）。図２３は容量Ｃgを計算する領域を示す平面図であり、図２４はそのＡ−Ａ断面図、図２５はＢ−Ｂ断面図、図２６はＣ−Ｃ断面図である。そして、信号線12とのオーバラップ容量Ｃg-sigは、信号線12とのオーバラップの領域41の面積から求められ、対向電極との容量Ｃg-comは走査線11の１ドット分の面積から、信号線12とのオーバラップの領域41および領域42を差し引いた領域43の面積によって求めることができる。これら各領域41，42，43の面積は図１５で示す処理によって求めることができる。
【０１１１】
図１５において、まず、走査線11と信号線12およびこれら走査線11と信号線12と一体のドレイン電極15、ソース電極16との各重なり部分の多角形を求める（ステップ94）。このようにして求めた３つある多角形のうち、図２４のＡ−Ａ断面図で示すエッチングストッパ層45との重なりのない図２５に示す領域41の面積をＳg-sigとする（ステップ95）。
【０１１２】
次に、図２４のＡ−Ａ断面図に示すように、エッチングストッパ層45の一部を挟んでいる２つの領域ａ１，ａ２と、エッチングストッパ層45との論理和をとった領域を領域42とし、その面積をＳgsとする（ステップ96）。この領域42は薄膜トランジスタ13の半導体層46にチャネルが形成されて、容量が最も大きくなる部分である。
【０１１３】
また、領域43は、走査線11のパターンの中で、領域41と領域42以外の図２６に示す領域であり、その面積をＳg-comとする（ステップ97）。なお、抽出した多角形の領域から面積を計算する手法（ステップ98)は「Ｃ言語による［最新］アルゴリズム事典」奥村春彦著 株式会社技術評論者刊を用いた。
【０１１４】
また、図２４ないし図２６において、47，48はガラス基板、49は透明な対向電極、50は液晶層、51は絶縁膜である。
【０１１５】
このようにして求めた各領域41，42，43の面積を用いて走査線11の容量Ｃgは次のようにして求める。走査線11と信号線12との絶縁膜51の厚さをｄg-sigとし、誘電率をεg-sigとすると、信号線12とのオーバラップ容量Ｃg-sigは次式により求められる（ステップ91）。
【０１１６】
Ｃg-sig＝εg-sig＊（Ｓg-sig＋Ｓgs）／ｄg-sig
また、液晶層50の厚さをｄLCとし、その誘電率をεLCとすると、対向電極49との容量Ｃg-comは次式によって求められる。
【０１１７】
Ｃg-com＝εLC＊Ｓg-com／ｄLC
最後にこれら容量Ｃg-sigと容量Ｃg-comとを合計することにより走査線11の容量Ｃgを得ることができる（ステップ93）。なお、これらの計算は、コンピュータ上にて自動的に実施される。
【０１１８】
次に、信号線12の容量Ｃsigの算出過程（ステップ６５）を、図１６で示すフローチャートによって説明する。
【０１１９】
図１６において、まず、走査線11とのオーバラップ容量Ｃsig-gを算出し（ステップ101）、次に、補助容量電極19とのオーバラップ容量Ｃsig-csを算出し（ステップ102）、さらに、液晶層を挟んだ対向電極との容量Ｃsig-comを算出し（ステップ103）、最後にこれらを合計して容量Ｃsigを求める（ステップ104）。
【０１２０】
また、走査線11とのオーバラップ容量Ｃsig-gは図２７で示す領域41，52から、補助容量電極19とのオーバラップ容量Ｃsig-csは領域53から、対向電極との容量Ｃsig-comは１ドット分の信号線12の面積から領域41，52，53を除いた領域54から、これらの面積に基づいてそれぞれ求められる。これら各領域41，52，53，54の面積の抽出方法を、図１７のフローチャートを参照して説明する。
【０１２１】
図１７において、まず、信号線12と走査線11とのオーバラップの領域41ならびにドレイン電極15とゲート電極14とのオーバラップの領域52を求める（ステップ111）。そして、これらの領域41，52から、エッチングストッパ層45との重なりがない領域41の面積をＳsig-gとし（ステップ112）、エッチングストッパ層45との重なっている領域52の面積をＳdgとする（ステップ113）。また、補助容量電極19と重なっている領域53の面積をＳsig-csとし（ステップ114）、信号線12上でどの領域41，52，53とも重なっていない領域54の面積をＳsig-comとする（ステップ115）。そして、抽出したこれら多角形の各領域の面積を算出する（ステップ116）。
【０１２２】
これら算出された面積を基に、各部の容量を次のように順次求める。走査線11とのオーバラップ容量Ｃsig-gは次のように求める。
【０１２３】
Ｃsig-g＝εg-sig＊（Ｓsig-g＋Ｓds）／ｄg-sig
補助容量電極19とのオーバラップ容量Ｃsig-csは次のように求める。
【０１２４】
Ｃsig-cs＝εg-sig＊Ｓsig-cs／ｄg-sig
対向電極とのオーバラップ容量Ｃsig-comは次のように求める。
【０１２５】
Ｃsig-com＝εLC＊Ｓsig-com／ｄLC
したがって、信号線12の１ドット当たりの容量Ｃsigは次のように表現され、これらはコンピュータ上にて自動的に計算できる。
【０１２６】
Ｃsig＝Ｃsig-g＋Ｃsig-cs＋Ｃsig-com
次に、補助容量電極19の容量Ｃcsの算出過程（ステップ66）を、図１８で示すフローチャートによって説明する。
【０１２７】
図１８において、まず、信号線12とのオーバラップ容量Ｃcs-sigを算出し（ステップ121）、次に表示画素電極17とのオーバラップ容量Ｃsを算出し（ステップ122）、さらに、液晶層を挟んだ対向電極との容量Ｃcs-comを算出し（ステップ123）、最後にこれらを合計して容量Ｃcsを求める（ステップ124）。
【０１２８】
これらの容量Ｃcs-sig、Ｃs、Ｃcs-comは図１８で示す各オーバラップの領域53，54，56の面積によって計算する。すなわち、信号線12とのオーバラップの領域53の面積をＳcs-sigをとし、表示画素電極17とのオーバラップの領域56の面積をＳsとし、対向電極との領域55の面積をＳcs-comとする。
【０１２９】
これらの各面積は次のように求める。まず、補助容量電極19と信号線12と重なっている多角形部分を求め、その多角形部分の面積を計算することによりＳcs-sigを求める。また、補助容量電極19と表示画素電極17との重なり面積を求めたものがＳcs-ITOである。さらに、補助容量電極19の１ドット当たりの面積からＳcs-sigおよびＳcs-ITOを引いたものがＳcs-comとなる。
【０１３０】
これら算出された面積を基に、各部の容量を次のように順次求める。まず、信号線12とのオーバラップ容量Ｃcs-sigは次のように求める。
【０１３１】
Ｃcs-sig＝εg-sig＊Ｓcs-sig／ｄg-sig
表示画素電極17とのオーバラップ容量Ｃsは次のように求める。
【０１３２】
Ｃs＝εg-sig＊Ｓcs-ITO／ｄg-sig
対向電極とのオーバラップ容量Ｃcs-comは、液晶層を介した対向電極との距離をｄcs-com、液晶層の誘電率をεLCとすると次のように求められる。
【０１３３】
Ｃcs-com＝εLC＊Ｓcs-com／ｄLC
したがって、補助容量電極19の１ドット当たりの容量Ｃcsは次のように表現され、これらはコンピュータ上にて自動的に計算できる。
【０１３４】
Ｃcs＝Ｃcs-sig＋Ｃs＋Ｃcs-com
原パターンを変更した場合は、各配線に関する各オーバラップ面積が変わるが、これらの面積はコンピュータ上で自動的に求められるため、予めデータとして入力してある配線のシート抵抗値、絶縁膜の厚さ、誘電率などを用いて配線抵抗や配線容量を自動的に計算できる。
【０１３５】
次に、１ドットの基本パターン36の中から薄膜トランジスタ13の領域を抽出するステップ67の処理を説明する。この実施の形態では、図２９で示すように、１ドットのパターン36のうち、エッチングストッパ層45がある領域を薄膜トランジスタ13の領域とし、これを抽出している。
【０１３６】
次に、このように抽出された薄膜トランジスタ13のサイズパラメータを抽出するステップ68の処理を説明する。図３０は抽出された薄膜トランジスタ13の部分の平面図、図３１は薄膜トランジスタのＤ−Ｄ断面図である。
【０１３７】
これらの図において、まず、ソース電極16のパターンと最も近くにある信号線12の一部であるドレイン電極15の辺となる線分ＡＢを抽出する。この線分ＡＢの長さが薄膜トランジスタ13のチャネル幅Ｗとなる。次に、先に抽出した線分ＡＢに垂直な方向のエッチングストッパ層45の長さを抽出し、この長さがチャネル長Ｌになる。
【０１３８】
続いて、ゲート電極−ソース電極のオーバラップ容量Ｃgsの抽出し、この場合、まず、ソース電極16と、走査線11の一部であるゲート電極14とがオーバラップしている領域58の面積Ｓsgを抽出する。さらに、エッチングストッパ層45ともオーバラップしている領域59の面積Ｓesを抽出する。そして、絶縁膜51の厚さをｄg、その誘電率がεgとし、また、エッチングストッパ層45の厚さをｄes、その誘電率をεesとすると、ゲート電極−ソース電極のオーバラップ容量Ｃgsは次のように表現される。
【０１３９】
Ｃgs＝Ｃ3＋（Ｃ4＊Ｃ5）／（Ｃ4＋Ｃ5）
Ｃ3＝εg＊Ｓsg／ｄg
Ｃ4＝εg＊Ｓes／ｄg
Ｃ5＝εes＊Ｓes／ｄes
これらの演算は、原パターンから面積を自動抽出することにより、コンピュータ上で自動的に実行され、容量Ｃgsを求めることができる。
【０１４０】
このように、従来例では手作業で幾何学パラメータを読み取り、これらの値に基づき回路シミュレーションに必要な抵抗値や容量値などのパラメータを電卓などで手動計算していたのに対し、この実施の形態によれば、図１で示す処理手順の中で、原パターンを読み出し（ステップ61）および１ドット領域の指定（ステップ62）を除いて、全てをコンピュータによって自動化できたため、画素設計における設計期間を短縮できるとともに、計算ミスがなくなったため、効率よく設計できるようになった。
【０１４１】
なお、上記実施の形態では、独立した補助容量電極19がある画素構造を例にとって説明したが、１段前の走査線11を補助容量電極として兼用する構造でも、同様に実施できる。
【０１４２】
また、コンピュータ上で実行させるためのパターンレイアウトプログラムを磁気テープあるいはディスクなどの媒体に記録しておけば、他のコンピュータでも読み込むことができ、汎用性が増大する。このパターンレイアウトプログラムは、基本パターンの元になる任意に描かれた原パターンを複数個上下左右に配列させるステップと、基本パターンの大きさに相当する領域指定範囲を、前記原パターンを複数個配列したパターン中で任意の方向に移動させ、この領域指定範囲に囲まれた任意の範囲を基本パターンデータとして切り出すステップとを有する。
【０１４３】
【発明の効果】
本発明によれば、所望の配線パターンを得るための繰り返し単位となる基本パターンを、自動的に作成できるので、所望の配線パターンを人為的なミスを生じることなく正確かつ容易に設計できる。
【図面の簡単な説明】
【図１】 本発明によるパターンレイアウト方法の一実施の形態を示すフローチャートである。
【図２】 同上図１で示す処理の一部を具体的に示すフローチャートである。
【図３】 同上図１で示す処理の一部を具体的に示すフローチャートである。
【図４】 同上図１で示す処理の一部を具体的に示すフローチャートである。
【図５】 同上図１で示す処理の一部を具体的に示すフローチャートである。
【図６】 同上原パターンを複数個左右上下に配列する過程を示す概念図である。
【図７】 同上図６の処理によって配列されたマトリックスパターンから領域指定パターンによって基本パターンを切り出す過程を示す概念図である。
【図８】 同上図７の処理によって切り出された基本パターンを示す平面図である。
【図９】 同上図８で示した基本パターンに対して隣接信号線を仮に描画する過程を説明する概念図である。
【図１０】 同上信号線パターンの辺と表示画素電極パターンの辺との関係を示す部分図である。
【図１１】 同上他の実施の形態を示すフローチャートである。
【図１２】 同上図１１で示した処理手順のステップの一部を示すフローチャートである。
【図１３】 同上図１１で示した処理手順のステップの一部を示すフローチャートである。
【図１４】 同上図１１で示した処理手順のステップの一部を示すフローチャートである。
【図１５】 同上図１１で示した処理手順のステップの一部を示すフローチャートである。
【図１６】 同上図１１で示した処理手順のステップの一部を示すフローチャートである。
【図１７】 同上図１１で示した処理手順のステップの一部を示すフローチャートである。
【図１８】 同上図１１で示した処理手順のステップの一部を示すフローチャートである。
【図１９】 同上図１１のマトリックスパターンを示す平面図である。
【図２０】 同上図１９のマトリックスパターンから切り出された１ドットの基本パターンを示す平面図である。
【図２１】 同上図２０の基本パターンの１つのレイアを示す平面図である。
【図２２】 同上図２１の基本パターンの他のレイアを示す平面図である。
【図２３】 同上図２０の基本パターンの中の走査線パターンの容量を計算するためのオーバラップの領域を示す平面図である。
【図２４】 同上図２３のＡ−Ａ断面図である。
【図２５】 同上図２３のＢ−Ｂ断面図である。
【図２６】 同上図２３のＣ−Ｃ断面図である。
【図２７】 同上図２０の基本パターンの中の信号線パターンの容量を計算するためのオーバラップの領域を示す平面図である。
【図２８】 同上図２０の基本パターンの中の補助容量電極パターンの容量を計算するためのオーバラップの領域を示す平面図である。
【図２９】 同上図２０の基本パターンの中の薄膜トランジスタの領域を示す平面図である。
【図３０】 同上図２９の薄膜トランジスタの領域部分を示す拡大図である。
【図３１】 同上図３０の薄膜トランジスタの領域部分のＤ−Ｄ断面図である。
【図３２】 従来例を示す原パターン図である。
【図３３】 同上表示画素電極の電位が信号線の映像信号電圧の変化に影響されて変動している状態を示す特性図である。
【図３４】 同上信号線と表示画素電極との配置関係を示す部分図である。
【図３５】 同上他の従来例を示す原パターン図である。
【符号の説明】
11 要素の一つである走査線
11a，11b 端面である辺
12 要素の一つである信号線
12a，12b 端面である辺
13 要素の一つである薄膜トランジスタ
17 要素の一つである表示画素電極
21，31 原パターンのデータ
24，34 原パターンを上下左右に配列したマトリックスパターン
25，35 領域指定範囲としての領域指定パターン
26，36 基本パターン
Claims (3)
- 表示装置の表示画素電極を有するアレイ基板上に所望の配線パターンを形成するためのパターンを、複数の要素を有する基本パターンをＣＡＤ上で所定数繰り返し配列することにより形成するパターンレイアウト装置であって、
ＣＡＤ上で任意に描かれ前記基本パターンの元になる原パターンを複数個配列させてマトリックスパターンをＣＡＤ上で作成するマトリックスパターン作成手段と、
前記基本パターンの大きさに相当する領域指定範囲を発生させ、この発生させた領域指定範囲を前記マトリックスパターン中で外部操作に応じて任意の方向に移動させ、この領域指定範囲に囲まれた範囲を適正な基本パターンとして切り出す基本パターン切出手段と、
この基本パターンデータを用い、予め設定された原点に基づき、前記要素毎の各頂点およびこれら各頂点間の辺に関する位置および方向のデータを求めるデータ検出手段と、
これら位置および方向のデータから前記各要素の互いに平行関係にある辺間の範囲およびこれら各辺の互いに平行な部分の距離を求め、この距離を用いて前記アレイ基板上での前記各要素の映像信号電圧の変動による前記表示画素電極への影響量を算出する距離算出手段と
を具備したことを特徴とするパターンレイアウト装置。 - 表示装置の表示画素電極を有するアレイ基板上に所望の配線パターンを形成するためのパターンを、複数の要素を有する基本パターンをＣＡＤ上で所定数繰り返し配列することにより形成するパターンレイアウト装置であって、
ＣＡＤ上で任意に描かれ前記基本パターンの元になる原パターンを複数個配列させてマトリックスパターンをＣＡＤ上で作成するマトリックスパターン作成手段と、
前記基本パターンの大きさに相当する領域指定範囲を発生させ、この発生させた領域指定範囲を前記マトリックスパターン中で外部操作に応じて任意の方向に移動させ、この領域指定範囲に囲まれた範囲を適正な基本パターンとして切り出す基本パターン切出手段と、
この基本パターンのデータを用い、前記各要素の基本パターンの外辺に接する部分をそれぞれ端面として抽出して、前記アレイ基板上でのこれら端面間の抵抗値を求める抵抗値演算手段と、
前記基本パターンデータを用い、前記各要素の互いに重なっている部分の面積を求め、これら面積から配線容量を求める配線容量演算手段と
を具備したことを特徴とするパターンレイアウト装置。 - 基本パターンのデータは、各要素のパターンがそれぞれ形成された複数のレイアを有する
ことを特徴とする請求項１または２記載のパターンレイアウト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07815798A JP4100644B2 (ja) | 1998-03-25 | 1998-03-25 | パターンレイアウト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07815798A JP4100644B2 (ja) | 1998-03-25 | 1998-03-25 | パターンレイアウト装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11272737A JPH11272737A (ja) | 1999-10-08 |
| JP4100644B2 true JP4100644B2 (ja) | 2008-06-11 |
Family
ID=13654092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07815798A Expired - Lifetime JP4100644B2 (ja) | 1998-03-25 | 1998-03-25 | パターンレイアウト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4100644B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6785871B2 (en) * | 2002-08-21 | 2004-08-31 | Lsi Logic Corporation | Automatic recognition of an optically periodic structure in an integrated circuit design |
| JP4828870B2 (ja) * | 2005-06-09 | 2011-11-30 | 株式会社東芝 | 評価パタンの作成方法およびプログラム |
-
1998
- 1998-03-25 JP JP07815798A patent/JP4100644B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11272737A (ja) | 1999-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6534436B2 (ja) | 電子設計自動化ツールのグラフィカルユーザインターフェイスにおけるピン位置の更新 | |
| US8423918B2 (en) | Structure and methodology for fabrication and inspection of photomasks by a single design system | |
| JP2008257186A (ja) | 平板表示装置の表示欠陥補償方法及び装置 | |
| JPH09319067A (ja) | 光近接効果補正方法 | |
| JP2008210850A (ja) | 設計装置、直描露光装置及びそれらを用いた直描露光システム | |
| CN103180690A (zh) | 图案测定方法、图案测定装置以及利用其的程序 | |
| CN105930000A (zh) | 内嵌式触控阵列基板及其驱动方法、显示装置 | |
| TW201017155A (en) | Automatic dynamic pixel map correction and drive signal calibration | |
| JP4100644B2 (ja) | パターンレイアウト装置 | |
| US20120161142A1 (en) | Array substrate of tft-lcd and manufacturing method thereof | |
| CN109871151B (zh) | 显示面板和显示装置 | |
| US5448494A (en) | Mask data processing apparatus for integrated circuit production | |
| US7974457B2 (en) | Method and program for correcting and testing mask pattern for optical proximity effect | |
| CN111913610A (zh) | 触控显示面板及触控坐标获取方法 | |
| JP5043474B2 (ja) | 表示装置 | |
| US9454635B2 (en) | Virtual layer generation during failure analysis | |
| US7655510B2 (en) | Manufacturing method of display device and exposure system for that | |
| TW562993B (en) | Mask lithography data generation method | |
| CN116841127B (zh) | 阵列基板及液晶面板 | |
| JP2004265386A (ja) | パターンシミュレーション方法、そのプログラム、そのプログラムを記憶した媒体、およびその装置 | |
| JPH10209013A (ja) | パターン継ぎ合わせ部の精度計測方法 | |
| JP2005300999A (ja) | パターンシミュレーション方法、そのプログラム、そのプログラムを記録した媒体、およびその装置 | |
| WO2026077155A1 (zh) | 金属网格、触控基板和触控显示装置 | |
| JP2000114387A (ja) | パターンレイアウト装置、その方法およびパターンレイアウトプログラムを記録したコンピュータ読取可能な記憶媒体 | |
| JP2009192995A (ja) | 表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070424 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070619 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080312 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080317 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |