JP4100938B2 - アーク遮断回路、スパッタ用電源及びスパッタ装置 - Google Patents
アーク遮断回路、スパッタ用電源及びスパッタ装置 Download PDFInfo
- Publication number
- JP4100938B2 JP4100938B2 JP2002070019A JP2002070019A JP4100938B2 JP 4100938 B2 JP4100938 B2 JP 4100938B2 JP 2002070019 A JP2002070019 A JP 2002070019A JP 2002070019 A JP2002070019 A JP 2002070019A JP 4100938 B2 JP4100938 B2 JP 4100938B2
- Authority
- JP
- Japan
- Prior art keywords
- arc
- load
- voltage
- sputtering
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アーク遮断回路、スパッタ用電源及びスパッタ装置に関し、特に、アーク放電を遮断するために、順方向電流を停止するとともに逆方向に電圧を印加するアーク遮断回路、これを用いたスパッタ用電源及びスパッタ装置に関する。
【０００２】
【従来の技術】
各種のプラズマ応用機器や、高電圧装置、電力スイッチング装置などにおいて、アーク放電が生ずると機器の動作に弊害をもたらす。このため、アーク放電を確実且つ迅速に遮断する回路が必要とされる場合が多い。以下、この具体例として、薄膜形成に用いるスパッタ装置を例に挙げて説明する。
【０００３】
図９は、ＤＣ（direct current）スパッタ装置の要部構成を表す模式図である。このスパッタ装置は、真空チャンバ１０１とスパッタ用ＤＣ電源１１０とを有する。電源１１０の陽極は、接続ケーブル１２０Ａを介してチャンバ１０１に接続され、接地電位とされている。一方、電源１１０の陰極は、接続ケーブル１２０Ｂを介して、チャンバ１０１の内部に設けられたスパッタリング・ターゲット１０４に接続されている。そして、チャンバ１０１の内部には、薄膜を堆積する基板１００が設置される。
【０００４】
成膜に際しては、まず、真空排気ポンプ１０６によりチャンバ１０１内を真空状態にし、ガス供給源１０７からアルゴン（Ａｒ）などの放電ガスを導入してチャンバ内を所定の放電圧力に維持する。そして、電源１１０によりターゲット１０４とチャンバ１０１との間に電界を印加し、グロー放電１０８を発生させる。すると、放電空間において生成されたプラズマ中の正イオンがターゲット１０４の表面に衝突し、ターゲット１０４の原子をはじき出す。このようなスパッタ現象を利用することにより、ターゲット１０４の材料からなる薄膜を基板１００の上に形成することができる。
【０００５】
しかし、このようなスパッタ動作中に、アーク放電１５０が生ずる場合がある。このようなアーク放電１５０は、ターゲット１０４の近傍において生ずる場合が比較的多いが、基板１００の近傍において生ずる場合もある。そして、このようなアーク放電１５０が生ずると、局所的に大電流が流れるために、ターゲット１０４や基板１００に損傷が生ずる。
【０００６】
例えば、ターゲット１０４の側でアーク放電１５０が生ずると、ターゲット１０４の微小領域に大電流が集中するために、その部分から瞬間に大量の被着材料が放出される。この現象は「スプラッシュ」などと称され、基板１００の表面に被着材料の粒子が飛び散るために、被害を受けてしまう。
【０００７】
一方、基板１００の側にアーク放電１５０が生じた場合にも、基板１００が損傷を受けて不良品になってしまう場合が多い。
【０００８】
従って、このようなアーク放電による被害を防ぐために、電源１１０にアーク遮断回路を設ける必要がある。すなわち、アーク放電が発生した時点でチャンバへの電力供給を停止し、チャンバ内を放電しない範囲で逆方向電圧に保つのが有効である。この所要時間が短いほどアーク被害が小さくて済む。
【０００９】
図１０は、本発明者が本発明に至る過程で検討したスパッタ用ＤＣ電源１１０Ｚの要部構成を例示する回路図である。同図に例示した電源１１０Ｚは、正方向ＤＣ電圧源部と、アーク遮断回路とを有する。
【００１０】
正方向ＤＣ電源部は、チャンバ１０１に正極、ターゲット１０４に負極の電圧を印加してスパッタを行うための電源である。その構成は、例えば図１０に例示した如く、Ｒ、Ｓ、Ｔの３相交流入力を受ける整流ダイオード群ＤＢ０、スイッチングトランジスタＩＧＢＴ、変圧トランスＴ１、整流ダイオード群ＤＢ１、ＤＢ２、及び平滑化インダクタＬ１、Ｌ２を有する。
【００１１】
正方向ＤＣ電源部からの出力は、アーク遮断回路と送電ケーブル１２０Ａ、１２０Ｂを介してチャンバに供給される。
【００１２】
アーク遮断回路は、逆方向ＤＣ電源部（Ｎ４、ＤＢ３、Ｃ１）、アーク検出回路（arc sensor）、出力電流のバイパス用トランジスタ（Ｑ１、Ｑ２）、及び出力制限抵抗（Ｒpass）からなる。
【００１３】
このようなスパッタ用ＤＣ電源１１０Ｚの動作について説明すると以下の如くである。
【００１４】
まず、通常の成膜時には、トランジスタＱ１、Ｑ２はオフ（ＯＦＦ）しており、正方向ＤＣ電源部からの出力電流は、出力ダイオード（Ｄ１、Ｄ２）を経てチャンバへ供給される。そして、スパッタ中に、アーク検出回路（arc sensor）は、 スパッタ中の放電電圧（あるいは放電電流）をモニタすることにより、アーク放電の発生を監視する。
【００１５】
アーク検出回路（arc sensor）がアーク放電の発生を検出すると、インバータのスイッチングトランジスタ（ＩＧＢＴ）の動作を停止し、バイパス用トランジスタＱ１、Ｑ２をオン（ＯＮ）する。つまり、正方向ＤＣ電源部の迂回路が形成され、正方向電圧によるチャンバ電流が遮断される。すると、逆方向ＤＣ電源部（Ｎ４、ＤＢ３、Ｃ１）からの逆方向電圧が、トランジスタＱ１、Ｑ２、及び出力制限抵抗（Ｒpass）を介してチャンバに印加される。
【００１６】
このように、アーク放電の検出により、正方向電圧を遮断して逆方向電圧をチャンバに印加することにより、アーク放電が遮断される。
【００１７】
なお、アーク遮断回路の出力インピーダンスが小さい場合、成膜時と逆方向の電流が大量に流れて逆方向のアーク放電が生ずる虞がある。そこで、出力制限抵抗（Ｒpass）によって逆方向電流を制限している。
【００１８】
このようにしてアーク放電が遮断された後、アーク検出回路（arc sensor）がトランジスタＱ１、Ｑ２をオフ（ＯＦＦ）し、逆方向ＤＣ電源部からの出力は遮断されて、正方向ＤＣ電源部からの出力の供給が再開される。なお、出力ダイオード（Ｄ１、Ｄ２）は、成膜時の電流が制限抵抗（Ｒpass）を迂回できるよう、設けられている。
【００１９】
スパッタを再開後、再度アーク放電が生じた場合には、アーク検出回路（arc sensor）がその発生を検出し、上述したアーク遮断動作を繰り返す。
【００２０】
【発明が解決しようとする課題】
しかし、本発明者の独自の検討の結果、図１０に例示したようなアーク遮断回路の場合、遮断とスパッタの再開に要する時間に改善の余地があることが判明した。
【００２１】
すなわち、上述したアーク遮断動作において、正方向ＤＣ電源部からのチャンバ電流が消失してチャンバを逆バイアスする際に、逆方向ＤＣ電源部からの経路に設けられた制限抵抗（Ｒpass）の抵抗値が大きいと、逆電圧が立ち上がるための時間が長くなる。
【００２２】
これは、チャンバへの送電ケーブル１２０Ａ、１２０Ｂが寄生インダクタンス（Ｌwire）を有し、また、チャンバ１０１とターゲット１０４は静電容量を有するからである。つまり、電流が正方向から逆方向に反転するに際して、これら寄生インダクタンスや静電容量がある場合には、抵抗（Ｒpass）が大きいと充電の時間がかかるからである。
【００２３】
これを防ぐために、仮に、制限抵抗（Ｒpass）の抵抗値を小さくすると、逆方向ＤＣ電源部からの逆バイアスにより、チャンバに大電流が流れ、逆方向のアーク放電が生ずる虞がある。
【００２４】
これに対して、出力ダイオード（Ｄ１、Ｄ２）の逆回復時間のリカバリ電流によりチャンバを逆バイアスする方法も考えられる。しかし、一般にダイオードの逆回復時間については、その最大値は規定されるが、最小値は規定されない。従って、この時間値は不正確であり、逆電流の印加時間を管理することは困難である。
【００２５】
以上説明したように、従来のアーク遮断回路は、アーク遮断動作における逆方向のアークの発生を抑止しつつ、迅速なアーク遮断を実行することが容易でなかった。このため、スパッタ中にアーク放電が発生すると、その遮断とスパッタの再開のための中断時間がかかるという問題があった。
【００２６】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、迅速且つ確実にアーク放電を遮断できるアーク遮断回路、と、それを用いたスパッタ電源及びスパッタ装置を提供することにある。
【００２７】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１のアーク遮断回路は、
正方向の電圧を印加した負荷におけるアーク放電の発生を検出すると、前記負荷に対して逆方向の電圧を印加するアーク遮断回路であって、
整流素子とコンデンサとが並列接続された回路を有し、
前記負荷に対して前記正方向の電圧が印加された状態においては、前記負荷を流れる電流が前記整流素子を順方向電流として流れ、
前記負荷に対して前記逆方向の電圧が印加される状態においては、前記コンデンサを充電する充電電流が前記負荷を流れるようにしたことを特徴とする。
【００２８】
また、本発明の第２のアーク遮断回路は、
正方向の電圧を印加した負荷において発生するアーク放電を遮断するアーク遮断回路であって、
前記負荷における前記アーク放電の発生を検出するアーク検出手段と、
前記負荷に対して前記正方向とは逆方向の電圧を印加する逆方向電圧印加手段と、
整流素子と、
前記整流素子に対して並列に接続されたコンデンサと、
を備え、
前記負荷に対して前記正方向の電圧が印加された状態においては、前記負荷を流れる電流が前記整流素子を順方向電流として流れ、
前記アーク検出手段が前記負荷におけるアーク放電の発生を検出すると、前記逆方向電圧印加手段が前記負荷に対して逆方向の電圧を印加し、前記コンデンサを充電する充電電流が前記負荷を流れるようにしたことを特徴とする。
【００２９】
ここで、上記第１及び第２のアーク遮断回路において、
複数の前記整流素子と、
複数の前記コンデンサと、
を備え、
前記複数の前記整流素子は、互いに直列に接続され、
前記複数の前記コンデンサのそれぞれは、前記複数の前記整流素子のそれぞれに対して並列に接続されたものとすることができる。
【００３０】
また、本発明の第３のアーク遮断回路は、
正方向の電圧を印加した負荷におけるアーク放電の発生を検出すると、前記負荷に対して逆方向の電圧を印加するアーク遮断回路であって、
スイッチング素子とコンデンサとが並列接続された回路を有し、
前記負荷に対して前記正方向の電圧が印加された状態においては、前記スイッチングはオンにされ、前記スイッチング素子を流れる電流が前記負荷を流れ、
前記負荷に対して前記逆方向の電圧が印加される状態においては、前記スイッチング素子はオフにされ、前記コンデンサを充電する充電電流が前記負荷を流れるようにしたことを特徴とする。
【００３１】
また、本発明の第４のアーク遮断回路は、
正方向の電圧を印加した負荷において発生するアーク放電を遮断するアーク遮断回路であって、
前記負荷における前記アーク放電の発生を検出するアーク検出手段と、
前記負荷に対して前記正方向とは逆方向の電圧を印加する逆方向電圧印加手段と、
スイッチング素子と、
前記スイッチング素子に対して並列に接続されたコンデンサと、
を備え、
前記負荷に対して前記正方向の電圧が印加された状態においては、前記スイッチング素子はオンにされ、前記スイッチング素子を流れる電流が前記負荷を流れ、
前記アーク検出手段が、前記負荷におけるアーク放電の発生を検出すると、前記スイッチング素子はオフにされ、前記逆方向電圧印加手段が前記負荷に対して逆方向の電圧を印加し、前記コンデンサを充電する充電電流が前記負荷を流れるようにしたことを特徴とする。
【００３２】
ここで、上記第３及び第４のアーク遮断回路において、
前記スイッチング素子は、前記正方向の電圧に対応して順方向電流が流れる整流特性を有するものとすることができる。
【００３３】
また、複数の前記スイッチング素子と、
複数の前記コンデンサと、
を備え、
前記複数の前記スイッチング素子は、互いに直列に接続され、
前記複数の前記コンデンサのそれぞれは、前記複数の前記スイッチング素子のそれぞれに対して並列に接続されたものとすることもできる。
【００３４】
一方、本発明のスパッタ用電源は、
ターゲットをスパッタして薄膜を形成するスパッタ用電源であって、
上記のいずれかのアーク遮断回路と、
前記正方向の電圧を印加するための正方向電圧印加手段と、
を備えたことを特徴とする。
【００３５】
また、本発明のスパッタ装置は、
大気圧よりも減圧された雰囲気を維持可能な真空チャンバと、
上記のスパッタ用電源と、
を備え、
前記正方向電圧印加手段から印加される前記正方向の電圧によりスパッタを実施し、
真空チャンバ内において発生する前記アーク放電を前記アーク遮断回路により遮断することを特徴とする。
【００３６】
またここで、複数の前記スパッタ用電源を備え、
前記複数の前記スパッタ用電源は、互いに並列に接続されたものとすることもできる。
【００３７】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。
【００３８】
図１は、本発明の実施の形態にかかるアーク遮断回路及びそれを用いたスパッタ装置を表す模式図である。
【００３９】
すなわち、同図は、アーク遮断機能を内蔵したスパッタ用ＤＣ電源１１０Ａと、送電ケーブル１２０Ａ及び１２０Ｂ、及びチャンバ１０１が組み合われたシステムを表す。但し、電源１１０Ａの定電力運転やインバータ回路の制御部などについては適宜省略した。
【００４０】
電源１１０Ａは、正方向ＤＣ電圧源部と、アーク遮断回路とを有する。
【００４１】
正方向ＤＣ電源部は、チャンバ１０１に正極、ターゲット１０４に負極の電圧を印加してスパッタを行うための電源である。図１に例示した正方向ＤＣ電源部の構成は、図１０に関して前述したものと同様であり、Ｒ、Ｓ、Ｔの３相交流入力を受ける整流ダイオード群ＤＢ０、スイッチングトランジスタＩＧＢＴ、変圧トランスＴ１、整流ダイオード群ＤＢ１、ＤＢ２、及び平滑化インダクタＬ１、Ｌ２を有する。但し、本発明における正方向ＤＣ電源部は、図１に例示した構成の他にも種々の構成を同様に採用することができる。
【００４２】
正方向ＤＣ電源部からの出力は、アーク遮断回路と送電ケーブル１２０Ａ、１２０Ｂを介してチャンバに供給される。
【００４３】
アーク遮断回路は、電源からの出力電圧（または出力電流）を監視して電圧低下（または電流の増加）によりアーク放電を検出する回路（arc sensor）と、インバータのトランスＴ１にＮ４巻線を付加し整流平滑した逆電圧源（Ｃ１）と、出力電流に迂回路を設けて電流出力を遮断するとともに、逆電圧源（Ｃ１）を出力するトランジスタ（Ｑ１、Ｑ２）と、スパッタ成膜時に正方向電流を出力するダイオード（Ｄ１、Ｄ２）と、アーク遮断時に逆方向電流を出力してチャンバを逆電圧にするコンデンサ（Ｃpass）とを有する。
【００４４】
本実施形態のアーク遮断回路を、図１０に例示したアーク遮断回路と比較すると、出力端において出力制限抵抗（Ｒpass）の代わりにコンデンサ（Ｃpass）が設けられた点が特徴的である。
【００４５】
以下、本実施形態の電源１１０Ａの動作について説明する。
【００４６】
まず、スパッタ成膜時の動作について説明する。スパッタ成膜時には、インバータ（ＤＢ０、ＩＧＢＴ、Ｔ１）からの出力をダイオード群（ＤＢ１、ＤＢ２）及び平滑化インダクタ（Ｌ１、Ｌ２）により整流平滑して、ダイオード（Ｄ１、Ｄ２）から送電ケーブル１２０Ａ及び１２０Ｂを介して出力する。この時、チャンバ１０１の極性は正、ターゲット１０４の極性は負にされる。
【００４７】
また、このスパッタ動作の時、インバータのＮ４巻線の出力をダイオード群（ＤＢ３）により整流平滑した逆方向電圧が、コンデンサ（Ｃ１）に充電される。
【００４８】
一方、アーク放電が発生し、アークセンサ（arc sensor）が出力電圧の低下（または出力電流の増大）を検出すると、アーク放電と認識してアーク遮断動作を開始する。
【００４９】
以下、本実施形態のアーク遮断回路のアーク遮断動作について説明する。
【００５０】
まず、アーク検出回路（arc sensor）がアーク放電を検出すると、インバータのスイッチングトランジスタ（ＩＧＢＴ）の動作を停止させ、トランジスタ（Ｑ１、Ｑ２）をオン（ＯＮ）する。この時、正方向ＤＣ電源部からの出力電流はインダクタ（Ｌ１、Ｌ２）により所定時間、保持されるが、トランジスタ（Ｑ１、Ｑ２）が迂回路を形成するので、チャンバに対しては出力されない。
【００５１】
そして、これと同時に、コンデンサ（Ｃ１）に充電されていた逆方向電圧がトランジスタ（Ｑ１、Ｑ２）から、ダイオード（Ｄ１、Ｄ２）とコンデンサ（Ｃpass）との並列回路を経て、ケーブル（１２０Ａ、１２０Ｂ）へ出力する。
【００５２】
しかし、ケーブル（１２０Ａ、１２０Ｂ）やチャンバは、寄生インダクタンスを有するので、逆方向電圧を出力しても正方向電流が無くなるのに時間を要する。この間の正方向電流は、ダイオード（Ｄ１、Ｄ２）を流れるのでコンデンサ（Ｃpass）は充電されない。そして、寄生インダクタンスなどによるケーブルの正方向電流が無くなると、逆方向電流が優勢となり、ダイオード（Ｄ１、Ｄ２）が逆方向バイアスされる。すると、コンデンサ（Ｃpass）が充電される。
【００５３】
ここで、本発明において用いるコンデンサ（Ｃpass）のインピーダンスは、図１０に例示した出力制限抵抗（Ｐpass）よりも低いので、コンデンサ（Ｃpass）に対する大きな充電電流によって、チャンバを高速に逆方向電圧にバイアスすることができる。しかも、コンデンサ（Ｃpass）を流れる電流は、その充電電流のみであり、チャンバ系に流れる逆方向電流を制限するので、大量の逆方向電流が流れることにより逆方向のアーク放電が生ずるという問題も解消できる。
【００５４】
このようにしてコンデンサ（Ｃpass）の充電が終了すると、逆方向電圧源（Ｃ１）からの電流は停止し、チャンバへの電力供給は無くなる。
【００５５】
このようにしてアーク放電が遮断された後、トランジスタＱ１、Ｑ２をオフ（ＯＦＦ）し、逆方向ＤＣ電源部からの出力は遮断されて、正方向ＤＣ電源部からの出力の供給が再開される。スパッタ動作の再開のタイミングは、アーク放電が検出されてから所定の時間を経過した後に設定してもよいし、または、アーク検出回路（arc sensor）などによってチャンバ電流をモニタして決定してもよい。
【００５６】
なお、本実施形態においては、出力ダイオード（Ｄ１、Ｄ２）は、成膜時の電流がコンデンサ（Ｃpass）を迂回できるよう、設けられている。
【００５７】
スパッタを再開後、再度アーク放電が生じた場合には、アーク検出回路（arc sensor）がその発生を検出し、上述したアーク遮断動作を繰り返す。
【００５８】
以上説明した本実施形態のアーク遮断回路によれば、出力端における出力制限抵抗（Ｒpass）の代わりにコンデンサ（Ｃpass）を設けることにより、アーク放電を検出してアーク遮断動作をする時、逆電圧源の出力インピーダンスが小さく、チャンバの逆バイアスに要する時間が短縮される。つまり、高速にアーク放電を遮断できる。
【００５９】
さらに、本実施形態によれば、逆バイアスの印加が完了すると電流を出力せず、チャンバに電力を供給しない。従って、逆方向に大量の電流が流れることにより生ずる逆方向アーク放電による被害を解消できる。
【００６０】
また、図１０に表したような出力制限抵抗（Ｒpass）を設けた場合、正方向電圧の印加時にも、逆方向電圧の印加時にも、この抵抗を電流が流れる。その結果として、電力の損失が生じ、同時に抵抗（Ｒpass）に発熱が生ずる。本発明者の検討によれば、出力電流が１０アンペアクラスのスパッタ用ＤＣ電源の場合に、出力制限抵抗（Ｒpass）として、１００ワットクラスの抵抗素子を設けても、アーク放電の頻度によっては、ある程度過熱した状態となる場合が認められた。つまり、抵抗の過熱を抑制するためには、かなり大型の抵抗素子が必要であり、コストも上昇するという点でも改善の余地があった。
【００６１】
これに対して、本実施形態において用いるコンデンサ（Ｃpass）に関しては、スパッタ電源として要求される耐圧を十分に上回るコンデンサ素子であっても非常に小型、低コストであり、同時に、電流の損失も解消できる。
【００６２】
本発明者は、図１に表したアーク遮断回路を試作し、図１０に例示したアーク遮断回路と比較しつつ、その遮断特性を評価した。
【００６３】
図２は、本発明のアーク遮断回路によるアーク遮断特性を例示するグラフ図である。
【００６４】
また、図３乃至図５は、図１０及びそれに類似した比較列のアーク遮断回路のアーク遮断特性を例示するグラフ図である。
【００６５】
これらのグラフ図において、上側の特性曲線は、ターゲット１０４に対する印加電圧の時間変化を表し、下側の特性曲線は、放電電流の時間変化を表す。
【００６６】
まず、図３乃至図５について説明する。
【００６７】
図３は、図１０に表した比較例のアーク遮断回路において、出力制限抵抗（Ｒpass）を１キロオーム（ｋΩ）とした場合の、アーク遮断特性を表し、同図の横軸の１目盛は１マイクロ秒、縦軸の電流の１目盛は５アンペア、電圧の１目盛は２００ボルトである。
【００６８】
図３においては、矢印Ｐで示した時点でアーク放電が発生し、電圧（マイナス）が減少するとともに、電流が増加し始める。そして、符号Ｓで表したように、ターゲット１０４に印加される電圧がマイナス８０ボルトに減少した時点でアーク検出回路（arc sensor）がアーク放電の発生を検出し、アーク遮断回路が動作を開始している。
【００６９】
しかし、図３から分かるように、アーク放電すなわち正方向電流の低下の速度は遅く、アーク遮断動作を開始してから３．５マイクロ秒を経過してもゼロに至らない。このように、アーク放電の低下速度が遅いのは、前述したように、チャンバへの送電ケーブル１２０Ａ、１２０Ｂが寄生インダクタンス（Ｌwire）を有し、また、チャンバ１０１とターゲット１０４は静電容量を有するからである。つまり、電流が正方向から逆方向に反転するに際して、これら寄生インダクタンスや静電容量がある場合に、抵抗（Ｒpass）が大きいと、充電の時間が長くなるからである。さらに、電圧特性を見れば分かるように、逆方向電圧が立ち上がらないために、ケーブル１２０Ａ、１２０Ｂ、及びチャンバにより形成される閉回路を流れる迷走電流があることも考えられる。
【００７０】
なお、図３においては、符号Ｅの時点において正方向電圧の印加を再開しているが、これは、タイマーにより所定の時間を設定した結果であり、本来的には、アーク遮断動作によって、アーク放電後の正方向電流がゼロ、あるいはゼロ以下にまで低下することが望ましい。
【００７１】
次に、図４は、図１０に表した比較例の回路において、制限抵抗（Ｒpass）をゼロとした場合のアーク遮断特性を表す。なお、同図の横軸の１目盛は１マイクロ秒、縦軸の電流の１目盛は１０アンペア、電圧の１目盛は２００ボルトである。
【００７２】
図４から分かるように、制限抵抗（Ｒpass）をゼロとした場合には、アーク遮断回路が動作を開始した時点Ｓから急速に電流が低下し、マイナス方向に振り切れている。これは、制限抵抗（Ｒpass）を除去したことにより、ケーブル１２０Ａ、１２０Ｂやチャンバ内の寄生インダクタンスや寄生容量の充電時間が短縮されたからである。しかし、逆方向電流が制限されないため、大量の逆方向電流が流れて、逆方向のアーク放電が生ずるという問題が起こる。
【００７３】
なお、この具体例の場合、出力端のダイオード（Ｄ１、Ｄ２）として、逆回復時間が数１０マイクロ秒の素子を用いた。このため、アーク遮断動作中（符号Ｓから符号Ｅまでの間）において、逆方向バイアスにより完全に短絡状態となることは抑止されている。
【００７４】
次に、図５は、図１０に表した比較例の回路において、制限抵抗（Ｒpass）を２０オーム（Ω）とした場合のアーク遮断特性を表す。ここで、同図の横軸の１目盛は０．５マイクロ秒、縦軸の電流の１目盛は５アンペア、電圧の１目盛は２００ボルトである。
【００７５】
図５に表した比較例の場合、アーク遮断動作の開始（符号Ｓ）から約１マイクロ秒で、放電電流はゼロに達している。
【００７６】
これは、本発明者が検討した図１０の比較例のうちでは、ほぼ最良の結果である。すなわち、図１０のアーク遮断回路の場合、出力制限抵抗（Ｒpass）の抵抗値が高すぎると図３に例示した如く放電電流の遮断時間が長くなり、一方、抵抗値が低すぎると図４に例示した如く逆方向の電流が大量に流れるという問題が生ずる。
【００７７】
そして、制限抵抗（Ｒpass）の最適な抵抗値は、ケーブル１２０Ａ、１２０Ｂやチャンバ内の寄生インダクタンスや寄生容量などに依存する。そして、ターゲット１０４の材料や、スパッタに際してチャンバ内に導入する放電ガスの種類などの条件によっても最適な抵抗値は変化する傾向があった。
【００７８】
これに対して、図２は、図１に表した本発明のアーク遮断回路において、コンデンサ（Ｃpass）として、１００００ピコファラド（ｐＦ）の素子を用いた場合のアーク遮断特性を表す。なお、同図の横軸の１目盛は０．５マイクロ秒、縦軸の電流の１目盛は５アンペア、電圧の１目盛は２００ボルトである。
【００７９】
図２を見ると、アーク検出回路がアーク放電を検出してアーク遮断動作を開始（符号Ｓ）してから、僅か０．３マイクロ秒で放電電流がゼロに達し（符号Ｆ）、アーク放電が極めて急速且つ確実に遮断されたことが分かる。
【００８０】
すなわち、本発明において用いるコンデンサ（Ｃpass）のインピーダンスは、図１０に例示した出力制限抵抗（Ｐpass）よりも低いので、コンデンサ（Ｃ１）から得られる大きな充電電流によって、チャンバを高速に逆方向電圧にバイアスすることができる。その結果として、図２の電圧特性曲線からも分かるように、逆方向電圧が急速に立ち上がる。
【００８１】
しかも、コンデンサ（Ｃpass）は、チャンバに流れる逆方向電流を制限する。つまり、図２の電流特性曲線から分かるように、逆方向電流も確実に抑制されている。その結果として、大量の逆方向電流が流れることにより逆方向のアーク放電が生ずるという問題も解消できる。
【００８２】
以上説明したように、本発明のアーク遮断回路は、その動作時間が僅か０．３マイクロ秒程度と極めて高速であり、逆方向のアーク放電も確実に抑制できる。本発明が有する、この効果は、近年、特に重要となりつつある。
【００８３】
すなわち、従来の半導体装置の製造におけるシリコン（Ｓｉ）ウェーハ上への薄膜形成などの場合、電源からの投入電力が比較的に低く堆積速度が遅い条件で、例えば、数分間程度のスパッタを行う場合が多かった。
【００８４】
これに対して、例えば、近年急速に需要が拡大している、ＣＤ−Ｒ（Compact Disk Recordable）や、ＤＶＤ−Ｒ（Digital Versatile Disk-Recordable）などの光ディスクの製造に際しては、投入電力が大きく堆積速度を上げた条件で、スパッタ成膜工程の所要時間を、数秒程度にまで短縮する要求がある。このような短時間の工程においては、アーク放電に対する遮断動作及びスパッタ再開までの中断による工程の遅れは、深刻な問題となる。しかも、基板として用いるポリカーボネート・ディスクは、例えばシリコンウェーハなどと比較して、真空中での放出ガス量も比較的多いため、大電力のもとでガス放出によるアーク放電が生じやすくなる。
【００８５】
このため、これら光ディスクの製造などにおいては、迅速且つ確実なアーク遮断が可能なスパッタ装置が、特に要求されている。本発明によれば、図２に例示した如く、従来の１／３以下の時間で確実にアーク放電を遮断することができ、このような要求に大きく応えることができる。
【００８６】
なお、本発明者の検討によれば、コンデンサ（Ｃpass）の値としては、電源に接続するケーブル１２０Ａ、１２０Ｂ、チャンバ系などの寄生容量よりも大きい容量値とすることが望ましい。例えば、１０アンペアクラスのスパッタ装置の場合、ケーブル１２０Ａ、１２０Ｂの寄生容量は、例えば１０００ピコファラド（ｐＦ）程度、チャンバ系の寄生容量は、例えば４００乃至５００ピコファラド（ｐＦ）程度である。従って、コンデンサ（Ｃpass）の容量値としては、これらの合計よりもある程度大きなものとすれば良好な結果が得られる。
【００８７】
次に、本発明の変型例について説明する。
【００８８】
図６は、本発明の第１の変型例を表す模式図である。同図については、図１乃至図１０に関して前述したものと同様の要素には、同一の符号を付して詳細な説明は省略する。
【００８９】
すなわち、本変型例のスパッタ用ＤＣ電源１１０Ｂにおいては、アーク遮断回路の出力端に、２つのコンデンサ（Ｃpass１、Ｃpass２）が直列に接続されている。このように複数のコンデンサを直列に接続すれば、電圧耐圧を上げることができる。
【００９０】
図７は、本発明の第２の変型例を表す模式図である。同図についても、図１乃至図１０に関して前述したものと同様の要素には、同一の符号を付して詳細な説明は省略する。
【００９１】
本変型例のスパッタ用ＤＣ電源１１０Ｃにおいては、図１に例示した回路の出力ダイオード（Ｄ１、Ｄ２）の代わりに、トランジスタＱ３、Ｑ４が設けられている。これらトランジスタＱ３、Ｑ４としては、例えば、寄生ダイオードを有するＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）を用いることが望ましい。これらトランジスタＱ３、Ｑ４は、例えば、アーク検出回路（arc sensor）により制御することができ、スパッタ時にはオンし、アーク遮断動作の時はオフとする。
【００９２】
図１に例示した回路におけるダイオード（Ｄ１、Ｄ２）として通常の素子を用いた場合、順方向の寄生抵抗が１．３ボルト乃至１．５ボルト程度であるので、スパッタ時に、この寄生抵抗値に対応して電力の損失が生ずる。それに対して、トランジスタＱ３、Ｑ４としてＭＯＳＦＥＴを用いた場合には、オン状態の寄生抵抗は、０．１ボルト乃至０．２ボルト程度と非常に低いために、スパッタ時の電力損失を低減できるという効果が得られる。
【００９３】
さらに、寄生ダイオードを有するＭＯＳＦＥＴとすれば、トランジスタＱ３、Ｑ４を、オフ状態においてダイオードとして動作させることができる。
【００９４】
図８は、本発明の第３の変型例を表す模式図である。同図についても、図１乃至図１０に関して前述したものと同様の要素には、同一の符号を付して詳細な説明は省略する。
【００９５】
本変型例においては、一台のチャンバ系に、複数のスパッタ用ＤＣ電源１１０が並列に接続されている。それぞれの電源１１０は、図１乃至図７に関して前述したような本発明のアーク遮断回路を備えた電源である。
【００９６】
本発明によれば、このように複数の電源を並列に接続して容易に電流容量を増大できる。これは、アーク遮断回路の出力端に接続されている素子が、図１０に表したような抵抗（Ｒpass）ではなく、コンデンサ（Ｃpass）だからである。
【００９７】
仮に、図１０に例示したようなアーク遮断回路を有する電源を並列に接続したとすると、アーク遮断動作時の制御が容易でない。すなわち、図１０の電源を並列接続して動作させた場合、アーク放電などの外乱が生じた時に、アーク遮断動作のタイミングに「ずれ」が生ずると、いずれか一方が逆方向電圧、他方が正方向電圧を印加するという「泣き別れ状態」が生じて、制御ループが発散する虞がある。これは、抵抗（Ｒpass）を両方向に電流が流れ得るからである。このような問題を解消するためには、これら複数の電源を、いわゆる「マスター・スレーブ制御」により動作させる必要があり、制御系が複雑化する。
【００９８】
これに対して、本発明によれば、アーク遮断回路の出力端には、抵抗ではなくコンデンサ（Ｃpass）を設けるので、一方の電源１１０からの電流が他方の電源１１０に流入することによる制御ループの発散が生ずる心配はない。
【００９９】
つまり、本発明の場合、アーク遮断動作を確保しつつ、複数の電源を必要に応じて並列に接続することにより、スパッタ装置の電流容量を極めて容易に拡大できる。つまり、電源の「使い回し」が可能となる点で、ユーザにとっても極めて便利且つ経済的である。
【０１００】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【０１０１】
例えば、本発明のアーク遮断回路、スパッタ用電源、スパッタ装置における各部の構成、構造、数、配置、形状、材質などに関しては、上記具体例に限定されず、当業者が適宜選択採用したものも、本発明の要旨を包含する限り本発明の範囲に包含される。
【０１０２】
より具体的には、例えば、アーク遮断回路に設けられるアーク検出回路の具体的な構成や、ダイオード、抵抗、トランジスタをはじめとする各回路素子の数や配置関係などについても、当業者が適宜設計変更したものは本発明の範囲に包含される。
【０１０３】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全てのアーク遮断回路、スパッタ用電源及びスパッタ装置は本発明の範囲に包含される。
【０１０４】
【発明の効果】
以上説明したように、本発明のアーク遮断回路は、そのアーク遮断動作が極めて高速であり、逆方向のアーク放電も確実に抑制できる。
【０１０５】
その結果として、近年、需要が急速に伸びつつある光ディスク用のスパッタも安定して行うことが可能となる。
【０１０６】
すなわち、本発明によれば、シンプルな構成によりアーク放電を迅速且つ確実に遮断できるアーク遮断回路、スパッタ用電源及びスパッタ装置を提供することができ、産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかるアーク遮断回路及びそれを用いたスパッタ装置を表す模式図である。
【図２】本発明のアーク遮断回路によるアーク遮断特性を例示するグラフ図である。
【図３】図１０及びそれに類似した比較列のアーク遮断回路のアーク遮断特性を例示するグラフ図である。
【図４】図１０及びそれに類似した比較列のアーク遮断回路のアーク遮断特性を例示するグラフ図である。
【図５】図１０及びそれに類似した比較列のアーク遮断回路のアーク遮断特性を例示するグラフ図である。
【図６】本発明の第１の変型例を表す模式図である。
【図７】本発明の第２の変型例を表す模式図である。
【図８】本発明の第３の変型例を表す模式図である。
【図９】ＤＣ（direct current）スパッタ装置の要部構成を表す模式図である。
【図１０】本発明者が本発明に至る過程で検討したスパッタ用ＤＣ電源１１０Ｚの要部構成を例示する回路図である。
【符号の説明】
１００ 基板
１０１ 真空チャンバ
１０４ ターゲット
１０６ 真空排気ポンプ
１０７ ガス供給源
１０８ グロー放電
１１０、１１０Ａ〜１１０Ｚ スパッタ用電源
１２０Ａ、１２０Ｂ ケーブル
１５０ アーク放電
ＤＢ１ 整流ダイオード群
ＩＧＢＴ スイッチングトランジスタ
Ｌ１、Ｌ２ 平滑化インダクタ
Ｑ１〜Ｑ４ トランジスタ
Ｔ１ トランス
【発明の属する技術分野】
本発明は、アーク遮断回路、スパッタ用電源及びスパッタ装置に関し、特に、アーク放電を遮断するために、順方向電流を停止するとともに逆方向に電圧を印加するアーク遮断回路、これを用いたスパッタ用電源及びスパッタ装置に関する。
【０００２】
【従来の技術】
各種のプラズマ応用機器や、高電圧装置、電力スイッチング装置などにおいて、アーク放電が生ずると機器の動作に弊害をもたらす。このため、アーク放電を確実且つ迅速に遮断する回路が必要とされる場合が多い。以下、この具体例として、薄膜形成に用いるスパッタ装置を例に挙げて説明する。
【０００３】
図９は、ＤＣ（direct current）スパッタ装置の要部構成を表す模式図である。このスパッタ装置は、真空チャンバ１０１とスパッタ用ＤＣ電源１１０とを有する。電源１１０の陽極は、接続ケーブル１２０Ａを介してチャンバ１０１に接続され、接地電位とされている。一方、電源１１０の陰極は、接続ケーブル１２０Ｂを介して、チャンバ１０１の内部に設けられたスパッタリング・ターゲット１０４に接続されている。そして、チャンバ１０１の内部には、薄膜を堆積する基板１００が設置される。
【０００４】
成膜に際しては、まず、真空排気ポンプ１０６によりチャンバ１０１内を真空状態にし、ガス供給源１０７からアルゴン（Ａｒ）などの放電ガスを導入してチャンバ内を所定の放電圧力に維持する。そして、電源１１０によりターゲット１０４とチャンバ１０１との間に電界を印加し、グロー放電１０８を発生させる。すると、放電空間において生成されたプラズマ中の正イオンがターゲット１０４の表面に衝突し、ターゲット１０４の原子をはじき出す。このようなスパッタ現象を利用することにより、ターゲット１０４の材料からなる薄膜を基板１００の上に形成することができる。
【０００５】
しかし、このようなスパッタ動作中に、アーク放電１５０が生ずる場合がある。このようなアーク放電１５０は、ターゲット１０４の近傍において生ずる場合が比較的多いが、基板１００の近傍において生ずる場合もある。そして、このようなアーク放電１５０が生ずると、局所的に大電流が流れるために、ターゲット１０４や基板１００に損傷が生ずる。
【０００６】
例えば、ターゲット１０４の側でアーク放電１５０が生ずると、ターゲット１０４の微小領域に大電流が集中するために、その部分から瞬間に大量の被着材料が放出される。この現象は「スプラッシュ」などと称され、基板１００の表面に被着材料の粒子が飛び散るために、被害を受けてしまう。
【０００７】
一方、基板１００の側にアーク放電１５０が生じた場合にも、基板１００が損傷を受けて不良品になってしまう場合が多い。
【０００８】
従って、このようなアーク放電による被害を防ぐために、電源１１０にアーク遮断回路を設ける必要がある。すなわち、アーク放電が発生した時点でチャンバへの電力供給を停止し、チャンバ内を放電しない範囲で逆方向電圧に保つのが有効である。この所要時間が短いほどアーク被害が小さくて済む。
【０００９】
図１０は、本発明者が本発明に至る過程で検討したスパッタ用ＤＣ電源１１０Ｚの要部構成を例示する回路図である。同図に例示した電源１１０Ｚは、正方向ＤＣ電圧源部と、アーク遮断回路とを有する。
【００１０】
正方向ＤＣ電源部は、チャンバ１０１に正極、ターゲット１０４に負極の電圧を印加してスパッタを行うための電源である。その構成は、例えば図１０に例示した如く、Ｒ、Ｓ、Ｔの３相交流入力を受ける整流ダイオード群ＤＢ０、スイッチングトランジスタＩＧＢＴ、変圧トランスＴ１、整流ダイオード群ＤＢ１、ＤＢ２、及び平滑化インダクタＬ１、Ｌ２を有する。
【００１１】
正方向ＤＣ電源部からの出力は、アーク遮断回路と送電ケーブル１２０Ａ、１２０Ｂを介してチャンバに供給される。
【００１２】
アーク遮断回路は、逆方向ＤＣ電源部（Ｎ４、ＤＢ３、Ｃ１）、アーク検出回路（arc sensor）、出力電流のバイパス用トランジスタ（Ｑ１、Ｑ２）、及び出力制限抵抗（Ｒpass）からなる。
【００１３】
このようなスパッタ用ＤＣ電源１１０Ｚの動作について説明すると以下の如くである。
【００１４】
まず、通常の成膜時には、トランジスタＱ１、Ｑ２はオフ（ＯＦＦ）しており、正方向ＤＣ電源部からの出力電流は、出力ダイオード（Ｄ１、Ｄ２）を経てチャンバへ供給される。そして、スパッタ中に、アーク検出回路（arc sensor）は、 スパッタ中の放電電圧（あるいは放電電流）をモニタすることにより、アーク放電の発生を監視する。
【００１５】
アーク検出回路（arc sensor）がアーク放電の発生を検出すると、インバータのスイッチングトランジスタ（ＩＧＢＴ）の動作を停止し、バイパス用トランジスタＱ１、Ｑ２をオン（ＯＮ）する。つまり、正方向ＤＣ電源部の迂回路が形成され、正方向電圧によるチャンバ電流が遮断される。すると、逆方向ＤＣ電源部（Ｎ４、ＤＢ３、Ｃ１）からの逆方向電圧が、トランジスタＱ１、Ｑ２、及び出力制限抵抗（Ｒpass）を介してチャンバに印加される。
【００１６】
このように、アーク放電の検出により、正方向電圧を遮断して逆方向電圧をチャンバに印加することにより、アーク放電が遮断される。
【００１７】
なお、アーク遮断回路の出力インピーダンスが小さい場合、成膜時と逆方向の電流が大量に流れて逆方向のアーク放電が生ずる虞がある。そこで、出力制限抵抗（Ｒpass）によって逆方向電流を制限している。
【００１８】
このようにしてアーク放電が遮断された後、アーク検出回路（arc sensor）がトランジスタＱ１、Ｑ２をオフ（ＯＦＦ）し、逆方向ＤＣ電源部からの出力は遮断されて、正方向ＤＣ電源部からの出力の供給が再開される。なお、出力ダイオード（Ｄ１、Ｄ２）は、成膜時の電流が制限抵抗（Ｒpass）を迂回できるよう、設けられている。
【００１９】
スパッタを再開後、再度アーク放電が生じた場合には、アーク検出回路（arc sensor）がその発生を検出し、上述したアーク遮断動作を繰り返す。
【００２０】
【発明が解決しようとする課題】
しかし、本発明者の独自の検討の結果、図１０に例示したようなアーク遮断回路の場合、遮断とスパッタの再開に要する時間に改善の余地があることが判明した。
【００２１】
すなわち、上述したアーク遮断動作において、正方向ＤＣ電源部からのチャンバ電流が消失してチャンバを逆バイアスする際に、逆方向ＤＣ電源部からの経路に設けられた制限抵抗（Ｒpass）の抵抗値が大きいと、逆電圧が立ち上がるための時間が長くなる。
【００２２】
これは、チャンバへの送電ケーブル１２０Ａ、１２０Ｂが寄生インダクタンス（Ｌwire）を有し、また、チャンバ１０１とターゲット１０４は静電容量を有するからである。つまり、電流が正方向から逆方向に反転するに際して、これら寄生インダクタンスや静電容量がある場合には、抵抗（Ｒpass）が大きいと充電の時間がかかるからである。
【００２３】
これを防ぐために、仮に、制限抵抗（Ｒpass）の抵抗値を小さくすると、逆方向ＤＣ電源部からの逆バイアスにより、チャンバに大電流が流れ、逆方向のアーク放電が生ずる虞がある。
【００２４】
これに対して、出力ダイオード（Ｄ１、Ｄ２）の逆回復時間のリカバリ電流によりチャンバを逆バイアスする方法も考えられる。しかし、一般にダイオードの逆回復時間については、その最大値は規定されるが、最小値は規定されない。従って、この時間値は不正確であり、逆電流の印加時間を管理することは困難である。
【００２５】
以上説明したように、従来のアーク遮断回路は、アーク遮断動作における逆方向のアークの発生を抑止しつつ、迅速なアーク遮断を実行することが容易でなかった。このため、スパッタ中にアーク放電が発生すると、その遮断とスパッタの再開のための中断時間がかかるという問題があった。
【００２６】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、迅速且つ確実にアーク放電を遮断できるアーク遮断回路、と、それを用いたスパッタ電源及びスパッタ装置を提供することにある。
【００２７】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１のアーク遮断回路は、
正方向の電圧を印加した負荷におけるアーク放電の発生を検出すると、前記負荷に対して逆方向の電圧を印加するアーク遮断回路であって、
整流素子とコンデンサとが並列接続された回路を有し、
前記負荷に対して前記正方向の電圧が印加された状態においては、前記負荷を流れる電流が前記整流素子を順方向電流として流れ、
前記負荷に対して前記逆方向の電圧が印加される状態においては、前記コンデンサを充電する充電電流が前記負荷を流れるようにしたことを特徴とする。
【００２８】
また、本発明の第２のアーク遮断回路は、
正方向の電圧を印加した負荷において発生するアーク放電を遮断するアーク遮断回路であって、
前記負荷における前記アーク放電の発生を検出するアーク検出手段と、
前記負荷に対して前記正方向とは逆方向の電圧を印加する逆方向電圧印加手段と、
整流素子と、
前記整流素子に対して並列に接続されたコンデンサと、
を備え、
前記負荷に対して前記正方向の電圧が印加された状態においては、前記負荷を流れる電流が前記整流素子を順方向電流として流れ、
前記アーク検出手段が前記負荷におけるアーク放電の発生を検出すると、前記逆方向電圧印加手段が前記負荷に対して逆方向の電圧を印加し、前記コンデンサを充電する充電電流が前記負荷を流れるようにしたことを特徴とする。
【００２９】
ここで、上記第１及び第２のアーク遮断回路において、
複数の前記整流素子と、
複数の前記コンデンサと、
を備え、
前記複数の前記整流素子は、互いに直列に接続され、
前記複数の前記コンデンサのそれぞれは、前記複数の前記整流素子のそれぞれに対して並列に接続されたものとすることができる。
【００３０】
また、本発明の第３のアーク遮断回路は、
正方向の電圧を印加した負荷におけるアーク放電の発生を検出すると、前記負荷に対して逆方向の電圧を印加するアーク遮断回路であって、
スイッチング素子とコンデンサとが並列接続された回路を有し、
前記負荷に対して前記正方向の電圧が印加された状態においては、前記スイッチングはオンにされ、前記スイッチング素子を流れる電流が前記負荷を流れ、
前記負荷に対して前記逆方向の電圧が印加される状態においては、前記スイッチング素子はオフにされ、前記コンデンサを充電する充電電流が前記負荷を流れるようにしたことを特徴とする。
【００３１】
また、本発明の第４のアーク遮断回路は、
正方向の電圧を印加した負荷において発生するアーク放電を遮断するアーク遮断回路であって、
前記負荷における前記アーク放電の発生を検出するアーク検出手段と、
前記負荷に対して前記正方向とは逆方向の電圧を印加する逆方向電圧印加手段と、
スイッチング素子と、
前記スイッチング素子に対して並列に接続されたコンデンサと、
を備え、
前記負荷に対して前記正方向の電圧が印加された状態においては、前記スイッチング素子はオンにされ、前記スイッチング素子を流れる電流が前記負荷を流れ、
前記アーク検出手段が、前記負荷におけるアーク放電の発生を検出すると、前記スイッチング素子はオフにされ、前記逆方向電圧印加手段が前記負荷に対して逆方向の電圧を印加し、前記コンデンサを充電する充電電流が前記負荷を流れるようにしたことを特徴とする。
【００３２】
ここで、上記第３及び第４のアーク遮断回路において、
前記スイッチング素子は、前記正方向の電圧に対応して順方向電流が流れる整流特性を有するものとすることができる。
【００３３】
また、複数の前記スイッチング素子と、
複数の前記コンデンサと、
を備え、
前記複数の前記スイッチング素子は、互いに直列に接続され、
前記複数の前記コンデンサのそれぞれは、前記複数の前記スイッチング素子のそれぞれに対して並列に接続されたものとすることもできる。
【００３４】
一方、本発明のスパッタ用電源は、
ターゲットをスパッタして薄膜を形成するスパッタ用電源であって、
上記のいずれかのアーク遮断回路と、
前記正方向の電圧を印加するための正方向電圧印加手段と、
を備えたことを特徴とする。
【００３５】
また、本発明のスパッタ装置は、
大気圧よりも減圧された雰囲気を維持可能な真空チャンバと、
上記のスパッタ用電源と、
を備え、
前記正方向電圧印加手段から印加される前記正方向の電圧によりスパッタを実施し、
真空チャンバ内において発生する前記アーク放電を前記アーク遮断回路により遮断することを特徴とする。
【００３６】
またここで、複数の前記スパッタ用電源を備え、
前記複数の前記スパッタ用電源は、互いに並列に接続されたものとすることもできる。
【００３７】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。
【００３８】
図１は、本発明の実施の形態にかかるアーク遮断回路及びそれを用いたスパッタ装置を表す模式図である。
【００３９】
すなわち、同図は、アーク遮断機能を内蔵したスパッタ用ＤＣ電源１１０Ａと、送電ケーブル１２０Ａ及び１２０Ｂ、及びチャンバ１０１が組み合われたシステムを表す。但し、電源１１０Ａの定電力運転やインバータ回路の制御部などについては適宜省略した。
【００４０】
電源１１０Ａは、正方向ＤＣ電圧源部と、アーク遮断回路とを有する。
【００４１】
正方向ＤＣ電源部は、チャンバ１０１に正極、ターゲット１０４に負極の電圧を印加してスパッタを行うための電源である。図１に例示した正方向ＤＣ電源部の構成は、図１０に関して前述したものと同様であり、Ｒ、Ｓ、Ｔの３相交流入力を受ける整流ダイオード群ＤＢ０、スイッチングトランジスタＩＧＢＴ、変圧トランスＴ１、整流ダイオード群ＤＢ１、ＤＢ２、及び平滑化インダクタＬ１、Ｌ２を有する。但し、本発明における正方向ＤＣ電源部は、図１に例示した構成の他にも種々の構成を同様に採用することができる。
【００４２】
正方向ＤＣ電源部からの出力は、アーク遮断回路と送電ケーブル１２０Ａ、１２０Ｂを介してチャンバに供給される。
【００４３】
アーク遮断回路は、電源からの出力電圧（または出力電流）を監視して電圧低下（または電流の増加）によりアーク放電を検出する回路（arc sensor）と、インバータのトランスＴ１にＮ４巻線を付加し整流平滑した逆電圧源（Ｃ１）と、出力電流に迂回路を設けて電流出力を遮断するとともに、逆電圧源（Ｃ１）を出力するトランジスタ（Ｑ１、Ｑ２）と、スパッタ成膜時に正方向電流を出力するダイオード（Ｄ１、Ｄ２）と、アーク遮断時に逆方向電流を出力してチャンバを逆電圧にするコンデンサ（Ｃpass）とを有する。
【００４４】
本実施形態のアーク遮断回路を、図１０に例示したアーク遮断回路と比較すると、出力端において出力制限抵抗（Ｒpass）の代わりにコンデンサ（Ｃpass）が設けられた点が特徴的である。
【００４５】
以下、本実施形態の電源１１０Ａの動作について説明する。
【００４６】
まず、スパッタ成膜時の動作について説明する。スパッタ成膜時には、インバータ（ＤＢ０、ＩＧＢＴ、Ｔ１）からの出力をダイオード群（ＤＢ１、ＤＢ２）及び平滑化インダクタ（Ｌ１、Ｌ２）により整流平滑して、ダイオード（Ｄ１、Ｄ２）から送電ケーブル１２０Ａ及び１２０Ｂを介して出力する。この時、チャンバ１０１の極性は正、ターゲット１０４の極性は負にされる。
【００４７】
また、このスパッタ動作の時、インバータのＮ４巻線の出力をダイオード群（ＤＢ３）により整流平滑した逆方向電圧が、コンデンサ（Ｃ１）に充電される。
【００４８】
一方、アーク放電が発生し、アークセンサ（arc sensor）が出力電圧の低下（または出力電流の増大）を検出すると、アーク放電と認識してアーク遮断動作を開始する。
【００４９】
以下、本実施形態のアーク遮断回路のアーク遮断動作について説明する。
【００５０】
まず、アーク検出回路（arc sensor）がアーク放電を検出すると、インバータのスイッチングトランジスタ（ＩＧＢＴ）の動作を停止させ、トランジスタ（Ｑ１、Ｑ２）をオン（ＯＮ）する。この時、正方向ＤＣ電源部からの出力電流はインダクタ（Ｌ１、Ｌ２）により所定時間、保持されるが、トランジスタ（Ｑ１、Ｑ２）が迂回路を形成するので、チャンバに対しては出力されない。
【００５１】
そして、これと同時に、コンデンサ（Ｃ１）に充電されていた逆方向電圧がトランジスタ（Ｑ１、Ｑ２）から、ダイオード（Ｄ１、Ｄ２）とコンデンサ（Ｃpass）との並列回路を経て、ケーブル（１２０Ａ、１２０Ｂ）へ出力する。
【００５２】
しかし、ケーブル（１２０Ａ、１２０Ｂ）やチャンバは、寄生インダクタンスを有するので、逆方向電圧を出力しても正方向電流が無くなるのに時間を要する。この間の正方向電流は、ダイオード（Ｄ１、Ｄ２）を流れるのでコンデンサ（Ｃpass）は充電されない。そして、寄生インダクタンスなどによるケーブルの正方向電流が無くなると、逆方向電流が優勢となり、ダイオード（Ｄ１、Ｄ２）が逆方向バイアスされる。すると、コンデンサ（Ｃpass）が充電される。
【００５３】
ここで、本発明において用いるコンデンサ（Ｃpass）のインピーダンスは、図１０に例示した出力制限抵抗（Ｐpass）よりも低いので、コンデンサ（Ｃpass）に対する大きな充電電流によって、チャンバを高速に逆方向電圧にバイアスすることができる。しかも、コンデンサ（Ｃpass）を流れる電流は、その充電電流のみであり、チャンバ系に流れる逆方向電流を制限するので、大量の逆方向電流が流れることにより逆方向のアーク放電が生ずるという問題も解消できる。
【００５４】
このようにしてコンデンサ（Ｃpass）の充電が終了すると、逆方向電圧源（Ｃ１）からの電流は停止し、チャンバへの電力供給は無くなる。
【００５５】
このようにしてアーク放電が遮断された後、トランジスタＱ１、Ｑ２をオフ（ＯＦＦ）し、逆方向ＤＣ電源部からの出力は遮断されて、正方向ＤＣ電源部からの出力の供給が再開される。スパッタ動作の再開のタイミングは、アーク放電が検出されてから所定の時間を経過した後に設定してもよいし、または、アーク検出回路（arc sensor）などによってチャンバ電流をモニタして決定してもよい。
【００５６】
なお、本実施形態においては、出力ダイオード（Ｄ１、Ｄ２）は、成膜時の電流がコンデンサ（Ｃpass）を迂回できるよう、設けられている。
【００５７】
スパッタを再開後、再度アーク放電が生じた場合には、アーク検出回路（arc sensor）がその発生を検出し、上述したアーク遮断動作を繰り返す。
【００５８】
以上説明した本実施形態のアーク遮断回路によれば、出力端における出力制限抵抗（Ｒpass）の代わりにコンデンサ（Ｃpass）を設けることにより、アーク放電を検出してアーク遮断動作をする時、逆電圧源の出力インピーダンスが小さく、チャンバの逆バイアスに要する時間が短縮される。つまり、高速にアーク放電を遮断できる。
【００５９】
さらに、本実施形態によれば、逆バイアスの印加が完了すると電流を出力せず、チャンバに電力を供給しない。従って、逆方向に大量の電流が流れることにより生ずる逆方向アーク放電による被害を解消できる。
【００６０】
また、図１０に表したような出力制限抵抗（Ｒpass）を設けた場合、正方向電圧の印加時にも、逆方向電圧の印加時にも、この抵抗を電流が流れる。その結果として、電力の損失が生じ、同時に抵抗（Ｒpass）に発熱が生ずる。本発明者の検討によれば、出力電流が１０アンペアクラスのスパッタ用ＤＣ電源の場合に、出力制限抵抗（Ｒpass）として、１００ワットクラスの抵抗素子を設けても、アーク放電の頻度によっては、ある程度過熱した状態となる場合が認められた。つまり、抵抗の過熱を抑制するためには、かなり大型の抵抗素子が必要であり、コストも上昇するという点でも改善の余地があった。
【００６１】
これに対して、本実施形態において用いるコンデンサ（Ｃpass）に関しては、スパッタ電源として要求される耐圧を十分に上回るコンデンサ素子であっても非常に小型、低コストであり、同時に、電流の損失も解消できる。
【００６２】
本発明者は、図１に表したアーク遮断回路を試作し、図１０に例示したアーク遮断回路と比較しつつ、その遮断特性を評価した。
【００６３】
図２は、本発明のアーク遮断回路によるアーク遮断特性を例示するグラフ図である。
【００６４】
また、図３乃至図５は、図１０及びそれに類似した比較列のアーク遮断回路のアーク遮断特性を例示するグラフ図である。
【００６５】
これらのグラフ図において、上側の特性曲線は、ターゲット１０４に対する印加電圧の時間変化を表し、下側の特性曲線は、放電電流の時間変化を表す。
【００６６】
まず、図３乃至図５について説明する。
【００６７】
図３は、図１０に表した比較例のアーク遮断回路において、出力制限抵抗（Ｒpass）を１キロオーム（ｋΩ）とした場合の、アーク遮断特性を表し、同図の横軸の１目盛は１マイクロ秒、縦軸の電流の１目盛は５アンペア、電圧の１目盛は２００ボルトである。
【００６８】
図３においては、矢印Ｐで示した時点でアーク放電が発生し、電圧（マイナス）が減少するとともに、電流が増加し始める。そして、符号Ｓで表したように、ターゲット１０４に印加される電圧がマイナス８０ボルトに減少した時点でアーク検出回路（arc sensor）がアーク放電の発生を検出し、アーク遮断回路が動作を開始している。
【００６９】
しかし、図３から分かるように、アーク放電すなわち正方向電流の低下の速度は遅く、アーク遮断動作を開始してから３．５マイクロ秒を経過してもゼロに至らない。このように、アーク放電の低下速度が遅いのは、前述したように、チャンバへの送電ケーブル１２０Ａ、１２０Ｂが寄生インダクタンス（Ｌwire）を有し、また、チャンバ１０１とターゲット１０４は静電容量を有するからである。つまり、電流が正方向から逆方向に反転するに際して、これら寄生インダクタンスや静電容量がある場合に、抵抗（Ｒpass）が大きいと、充電の時間が長くなるからである。さらに、電圧特性を見れば分かるように、逆方向電圧が立ち上がらないために、ケーブル１２０Ａ、１２０Ｂ、及びチャンバにより形成される閉回路を流れる迷走電流があることも考えられる。
【００７０】
なお、図３においては、符号Ｅの時点において正方向電圧の印加を再開しているが、これは、タイマーにより所定の時間を設定した結果であり、本来的には、アーク遮断動作によって、アーク放電後の正方向電流がゼロ、あるいはゼロ以下にまで低下することが望ましい。
【００７１】
次に、図４は、図１０に表した比較例の回路において、制限抵抗（Ｒpass）をゼロとした場合のアーク遮断特性を表す。なお、同図の横軸の１目盛は１マイクロ秒、縦軸の電流の１目盛は１０アンペア、電圧の１目盛は２００ボルトである。
【００７２】
図４から分かるように、制限抵抗（Ｒpass）をゼロとした場合には、アーク遮断回路が動作を開始した時点Ｓから急速に電流が低下し、マイナス方向に振り切れている。これは、制限抵抗（Ｒpass）を除去したことにより、ケーブル１２０Ａ、１２０Ｂやチャンバ内の寄生インダクタンスや寄生容量の充電時間が短縮されたからである。しかし、逆方向電流が制限されないため、大量の逆方向電流が流れて、逆方向のアーク放電が生ずるという問題が起こる。
【００７３】
なお、この具体例の場合、出力端のダイオード（Ｄ１、Ｄ２）として、逆回復時間が数１０マイクロ秒の素子を用いた。このため、アーク遮断動作中（符号Ｓから符号Ｅまでの間）において、逆方向バイアスにより完全に短絡状態となることは抑止されている。
【００７４】
次に、図５は、図１０に表した比較例の回路において、制限抵抗（Ｒpass）を２０オーム（Ω）とした場合のアーク遮断特性を表す。ここで、同図の横軸の１目盛は０．５マイクロ秒、縦軸の電流の１目盛は５アンペア、電圧の１目盛は２００ボルトである。
【００７５】
図５に表した比較例の場合、アーク遮断動作の開始（符号Ｓ）から約１マイクロ秒で、放電電流はゼロに達している。
【００７６】
これは、本発明者が検討した図１０の比較例のうちでは、ほぼ最良の結果である。すなわち、図１０のアーク遮断回路の場合、出力制限抵抗（Ｒpass）の抵抗値が高すぎると図３に例示した如く放電電流の遮断時間が長くなり、一方、抵抗値が低すぎると図４に例示した如く逆方向の電流が大量に流れるという問題が生ずる。
【００７７】
そして、制限抵抗（Ｒpass）の最適な抵抗値は、ケーブル１２０Ａ、１２０Ｂやチャンバ内の寄生インダクタンスや寄生容量などに依存する。そして、ターゲット１０４の材料や、スパッタに際してチャンバ内に導入する放電ガスの種類などの条件によっても最適な抵抗値は変化する傾向があった。
【００７８】
これに対して、図２は、図１に表した本発明のアーク遮断回路において、コンデンサ（Ｃpass）として、１００００ピコファラド（ｐＦ）の素子を用いた場合のアーク遮断特性を表す。なお、同図の横軸の１目盛は０．５マイクロ秒、縦軸の電流の１目盛は５アンペア、電圧の１目盛は２００ボルトである。
【００７９】
図２を見ると、アーク検出回路がアーク放電を検出してアーク遮断動作を開始（符号Ｓ）してから、僅か０．３マイクロ秒で放電電流がゼロに達し（符号Ｆ）、アーク放電が極めて急速且つ確実に遮断されたことが分かる。
【００８０】
すなわち、本発明において用いるコンデンサ（Ｃpass）のインピーダンスは、図１０に例示した出力制限抵抗（Ｐpass）よりも低いので、コンデンサ（Ｃ１）から得られる大きな充電電流によって、チャンバを高速に逆方向電圧にバイアスすることができる。その結果として、図２の電圧特性曲線からも分かるように、逆方向電圧が急速に立ち上がる。
【００８１】
しかも、コンデンサ（Ｃpass）は、チャンバに流れる逆方向電流を制限する。つまり、図２の電流特性曲線から分かるように、逆方向電流も確実に抑制されている。その結果として、大量の逆方向電流が流れることにより逆方向のアーク放電が生ずるという問題も解消できる。
【００８２】
以上説明したように、本発明のアーク遮断回路は、その動作時間が僅か０．３マイクロ秒程度と極めて高速であり、逆方向のアーク放電も確実に抑制できる。本発明が有する、この効果は、近年、特に重要となりつつある。
【００８３】
すなわち、従来の半導体装置の製造におけるシリコン（Ｓｉ）ウェーハ上への薄膜形成などの場合、電源からの投入電力が比較的に低く堆積速度が遅い条件で、例えば、数分間程度のスパッタを行う場合が多かった。
【００８４】
これに対して、例えば、近年急速に需要が拡大している、ＣＤ−Ｒ（Compact Disk Recordable）や、ＤＶＤ−Ｒ（Digital Versatile Disk-Recordable）などの光ディスクの製造に際しては、投入電力が大きく堆積速度を上げた条件で、スパッタ成膜工程の所要時間を、数秒程度にまで短縮する要求がある。このような短時間の工程においては、アーク放電に対する遮断動作及びスパッタ再開までの中断による工程の遅れは、深刻な問題となる。しかも、基板として用いるポリカーボネート・ディスクは、例えばシリコンウェーハなどと比較して、真空中での放出ガス量も比較的多いため、大電力のもとでガス放出によるアーク放電が生じやすくなる。
【００８５】
このため、これら光ディスクの製造などにおいては、迅速且つ確実なアーク遮断が可能なスパッタ装置が、特に要求されている。本発明によれば、図２に例示した如く、従来の１／３以下の時間で確実にアーク放電を遮断することができ、このような要求に大きく応えることができる。
【００８６】
なお、本発明者の検討によれば、コンデンサ（Ｃpass）の値としては、電源に接続するケーブル１２０Ａ、１２０Ｂ、チャンバ系などの寄生容量よりも大きい容量値とすることが望ましい。例えば、１０アンペアクラスのスパッタ装置の場合、ケーブル１２０Ａ、１２０Ｂの寄生容量は、例えば１０００ピコファラド（ｐＦ）程度、チャンバ系の寄生容量は、例えば４００乃至５００ピコファラド（ｐＦ）程度である。従って、コンデンサ（Ｃpass）の容量値としては、これらの合計よりもある程度大きなものとすれば良好な結果が得られる。
【００８７】
次に、本発明の変型例について説明する。
【００８８】
図６は、本発明の第１の変型例を表す模式図である。同図については、図１乃至図１０に関して前述したものと同様の要素には、同一の符号を付して詳細な説明は省略する。
【００８９】
すなわち、本変型例のスパッタ用ＤＣ電源１１０Ｂにおいては、アーク遮断回路の出力端に、２つのコンデンサ（Ｃpass１、Ｃpass２）が直列に接続されている。このように複数のコンデンサを直列に接続すれば、電圧耐圧を上げることができる。
【００９０】
図７は、本発明の第２の変型例を表す模式図である。同図についても、図１乃至図１０に関して前述したものと同様の要素には、同一の符号を付して詳細な説明は省略する。
【００９１】
本変型例のスパッタ用ＤＣ電源１１０Ｃにおいては、図１に例示した回路の出力ダイオード（Ｄ１、Ｄ２）の代わりに、トランジスタＱ３、Ｑ４が設けられている。これらトランジスタＱ３、Ｑ４としては、例えば、寄生ダイオードを有するＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）を用いることが望ましい。これらトランジスタＱ３、Ｑ４は、例えば、アーク検出回路（arc sensor）により制御することができ、スパッタ時にはオンし、アーク遮断動作の時はオフとする。
【００９２】
図１に例示した回路におけるダイオード（Ｄ１、Ｄ２）として通常の素子を用いた場合、順方向の寄生抵抗が１．３ボルト乃至１．５ボルト程度であるので、スパッタ時に、この寄生抵抗値に対応して電力の損失が生ずる。それに対して、トランジスタＱ３、Ｑ４としてＭＯＳＦＥＴを用いた場合には、オン状態の寄生抵抗は、０．１ボルト乃至０．２ボルト程度と非常に低いために、スパッタ時の電力損失を低減できるという効果が得られる。
【００９３】
さらに、寄生ダイオードを有するＭＯＳＦＥＴとすれば、トランジスタＱ３、Ｑ４を、オフ状態においてダイオードとして動作させることができる。
【００９４】
図８は、本発明の第３の変型例を表す模式図である。同図についても、図１乃至図１０に関して前述したものと同様の要素には、同一の符号を付して詳細な説明は省略する。
【００９５】
本変型例においては、一台のチャンバ系に、複数のスパッタ用ＤＣ電源１１０が並列に接続されている。それぞれの電源１１０は、図１乃至図７に関して前述したような本発明のアーク遮断回路を備えた電源である。
【００９６】
本発明によれば、このように複数の電源を並列に接続して容易に電流容量を増大できる。これは、アーク遮断回路の出力端に接続されている素子が、図１０に表したような抵抗（Ｒpass）ではなく、コンデンサ（Ｃpass）だからである。
【００９７】
仮に、図１０に例示したようなアーク遮断回路を有する電源を並列に接続したとすると、アーク遮断動作時の制御が容易でない。すなわち、図１０の電源を並列接続して動作させた場合、アーク放電などの外乱が生じた時に、アーク遮断動作のタイミングに「ずれ」が生ずると、いずれか一方が逆方向電圧、他方が正方向電圧を印加するという「泣き別れ状態」が生じて、制御ループが発散する虞がある。これは、抵抗（Ｒpass）を両方向に電流が流れ得るからである。このような問題を解消するためには、これら複数の電源を、いわゆる「マスター・スレーブ制御」により動作させる必要があり、制御系が複雑化する。
【００９８】
これに対して、本発明によれば、アーク遮断回路の出力端には、抵抗ではなくコンデンサ（Ｃpass）を設けるので、一方の電源１１０からの電流が他方の電源１１０に流入することによる制御ループの発散が生ずる心配はない。
【００９９】
つまり、本発明の場合、アーク遮断動作を確保しつつ、複数の電源を必要に応じて並列に接続することにより、スパッタ装置の電流容量を極めて容易に拡大できる。つまり、電源の「使い回し」が可能となる点で、ユーザにとっても極めて便利且つ経済的である。
【０１００】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【０１０１】
例えば、本発明のアーク遮断回路、スパッタ用電源、スパッタ装置における各部の構成、構造、数、配置、形状、材質などに関しては、上記具体例に限定されず、当業者が適宜選択採用したものも、本発明の要旨を包含する限り本発明の範囲に包含される。
【０１０２】
より具体的には、例えば、アーク遮断回路に設けられるアーク検出回路の具体的な構成や、ダイオード、抵抗、トランジスタをはじめとする各回路素子の数や配置関係などについても、当業者が適宜設計変更したものは本発明の範囲に包含される。
【０１０３】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全てのアーク遮断回路、スパッタ用電源及びスパッタ装置は本発明の範囲に包含される。
【０１０４】
【発明の効果】
以上説明したように、本発明のアーク遮断回路は、そのアーク遮断動作が極めて高速であり、逆方向のアーク放電も確実に抑制できる。
【０１０５】
その結果として、近年、需要が急速に伸びつつある光ディスク用のスパッタも安定して行うことが可能となる。
【０１０６】
すなわち、本発明によれば、シンプルな構成によりアーク放電を迅速且つ確実に遮断できるアーク遮断回路、スパッタ用電源及びスパッタ装置を提供することができ、産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかるアーク遮断回路及びそれを用いたスパッタ装置を表す模式図である。
【図２】本発明のアーク遮断回路によるアーク遮断特性を例示するグラフ図である。
【図３】図１０及びそれに類似した比較列のアーク遮断回路のアーク遮断特性を例示するグラフ図である。
【図４】図１０及びそれに類似した比較列のアーク遮断回路のアーク遮断特性を例示するグラフ図である。
【図５】図１０及びそれに類似した比較列のアーク遮断回路のアーク遮断特性を例示するグラフ図である。
【図６】本発明の第１の変型例を表す模式図である。
【図７】本発明の第２の変型例を表す模式図である。
【図８】本発明の第３の変型例を表す模式図である。
【図９】ＤＣ（direct current）スパッタ装置の要部構成を表す模式図である。
【図１０】本発明者が本発明に至る過程で検討したスパッタ用ＤＣ電源１１０Ｚの要部構成を例示する回路図である。
【符号の説明】
１００ 基板
１０１ 真空チャンバ
１０４ ターゲット
１０６ 真空排気ポンプ
１０７ ガス供給源
１０８ グロー放電
１１０、１１０Ａ〜１１０Ｚ スパッタ用電源
１２０Ａ、１２０Ｂ ケーブル
１５０ アーク放電
ＤＢ１ 整流ダイオード群
ＩＧＢＴ スイッチングトランジスタ
Ｌ１、Ｌ２ 平滑化インダクタ
Ｑ１〜Ｑ４ トランジスタ
Ｔ１ トランス
Claims (10)
- 正方向の電圧を印加した負荷におけるアーク放電の発生を検出すると、前記負荷に対して逆方向の電圧を印加するアーク遮断回路であって、
整流素子とコンデンサとが並列接続された回路を有し、
前記負荷に対して前記正方向の電圧が印加された状態においては、前記負荷を流れる電流が前記整流素子を順方向電流として流れ、
前記負荷に対して前記逆方向の電圧が印加される状態においては、前記コンデンサを充電する充電電流が前記負荷を流れるようにしたことを特徴とするアーク遮断回路。 - 正方向の電圧を印加した負荷において発生するアーク放電を遮断するアーク遮断回路であって、
前記負荷における前記アーク放電の発生を検出するアーク検出手段と、
前記負荷に対して前記正方向とは逆方向の電圧を印加する逆方向電圧印加手段と、
整流素子と、
前記整流素子に対して並列に接続されたコンデンサと、
を備え、
前記負荷に対して前記正方向の電圧が印加された状態においては、前記負荷を流れる電流が前記整流素子を順方向電流として流れ、
前記アーク検出手段が前記負荷におけるアーク放電の発生を検出すると、前記逆方向電圧印加手段が前記負荷に対して逆方向の電圧を印加し、前記コンデンサを充電する充電電流が前記負荷を流れるようにしたことを特徴とするアーク遮断回路。 - 複数の前記整流素子と、
複数の前記コンデンサと、
を備え、
前記複数の前記整流素子は、互いに直列に接続され、
前記複数の前記コンデンサのそれぞれは、前記複数の前記整流素子のそれぞれに対して並列に接続されたことを特徴とする請求項１または２に記載のアーク遮断回路。 - 正方向の電圧を印加した負荷におけるアーク放電の発生を検出すると、前記負荷に対して逆方向の電圧を印加するアーク遮断回路であって、
スイッチング素子とコンデンサとが並列接続された回路を有し、
前記負荷に対して前記正方向の電圧が印加された状態においては、前記スイッチングはオンにされ、前記スイッチング素子を流れる電流が前記負荷を流れ、
前記負荷に対して前記逆方向の電圧が印加される状態においては、前記スイッチング素子はオフにされ、前記コンデンサを充電する充電電流が前記負荷を流れるようにしたことを特徴とするアーク遮断回路。 - 正方向の電圧を印加した負荷において発生するアーク放電を遮断するアーク遮断回路であって、
前記負荷における前記アーク放電の発生を検出するアーク検出手段と、
前記負荷に対して前記正方向とは逆方向の電圧を印加する逆方向電圧印加手段と、
スイッチング素子と、
前記スイッチング素子に対して並列に接続されたコンデンサと、
を備え、
前記負荷に対して前記正方向の電圧が印加された状態においては、前記スイッチング素子はオンにされ、前記スイッチング素子を流れる電流が前記負荷を流れ、
前記アーク検出手段が、前記負荷におけるアーク放電の発生を検出すると、前記スイッチング素子はオフにされ、前記逆方向電圧印加手段が前記負荷に対して逆方向の電圧を印加し、前記コンデンサを充電する充電電流が前記負荷を流れるようにしたことを特徴とするアーク遮断回路。 - 前記スイッチング素子は、前記正方向の電圧に対応して順方向電流が流れる整流特性を有することを特徴とする請求項４または５に記載のアーク遮断回路。
- 複数の前記スイッチング素子と、
複数の前記コンデンサと、
を備え、
前記複数の前記スイッチング素子は、互いに直列に接続され、
前記複数の前記コンデンサのそれぞれは、前記複数の前記スイッチング素子のそれぞれに対して並列に接続されたことを特徴とする請求項４〜６のいずれか１つに記載のアーク遮断回路。 - ターゲットをスパッタして薄膜を形成するスパッタ用電源であって、
請求項１〜７のいずれか１つに記載のアーク遮断回路と、
前記正方向の電圧を印加するための正方向電圧印加手段と、
を備えたことを特徴とするスパッタ用電源。 - 大気圧よりも減圧された雰囲気を維持可能な真空チャンバと、
請求項８記載のスパッタ用電源と、
を備え、
前記正方向電圧印加手段から印加される前記正方向の電圧によりスパッタを実施し、
真空チャンバ内において発生する前記アーク放電を前記アーク遮断回路により遮断することを特徴とするスパッタ装置。 - 複数の前記スパッタ用電源を備え、
前記複数の前記スパッタ用電源は、互いに並列に接続されたことを特徴とする請求項９に記載のスパッタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002070019A JP4100938B2 (ja) | 2002-03-14 | 2002-03-14 | アーク遮断回路、スパッタ用電源及びスパッタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002070019A JP4100938B2 (ja) | 2002-03-14 | 2002-03-14 | アーク遮断回路、スパッタ用電源及びスパッタ装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003268541A JP2003268541A (ja) | 2003-09-25 |
| JP2003268541A5 JP2003268541A5 (ja) | 2005-09-08 |
| JP4100938B2 true JP4100938B2 (ja) | 2008-06-11 |
Family
ID=29200709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002070019A Expired - Lifetime JP4100938B2 (ja) | 2002-03-14 | 2002-03-14 | アーク遮断回路、スパッタ用電源及びスパッタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4100938B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1720195B1 (de) | 2005-05-06 | 2012-12-12 | HÜTTINGER Elektronik GmbH + Co. KG | Arcunterdrückungsanordnung |
| KR100924287B1 (ko) * | 2007-05-10 | 2009-10-30 | 한국과학기술연구원 | 양광주가 존재하지 않는 직류 전원 플라스마 증착 장치와,양광주를 배제한 상태에서의 물질 증착 방법 및 이에 의해제조된 다이아몬드 박막 |
| EP1995818A1 (en) | 2007-05-12 | 2008-11-26 | Huettinger Electronic Sp. z o. o | Circuit and method for reducing electrical energy stored in a lead inductance for fast extinction of plasma arcs |
| JP5363177B2 (ja) * | 2009-04-16 | 2013-12-11 | オリジン電気株式会社 | 真空負荷用電源 |
| DE102010031568B4 (de) | 2010-07-20 | 2014-12-11 | TRUMPF Hüttinger GmbH + Co. KG | Arclöschanordnung und Verfahren zum Löschen von Arcs |
| JP2016082682A (ja) * | 2014-10-15 | 2016-05-16 | 株式会社オートネットワーク技術研究所 | 通電制御装置及び通電制御方法 |
| RU2763911C1 (ru) | 2018-07-13 | 2022-01-11 | Ниппон Стил Корпорейшн | Лист анизотропной электротехнической стали и способ его производства |
| EP3822386A4 (en) | 2018-07-13 | 2022-01-19 | Nippon Steel Corporation | ALIGNED ELECTROMAGNETIC STEEL PLATE AND METHOD OF PRODUCTION |
| US12281381B2 (en) | 2021-10-27 | 2025-04-22 | Applied Materials, Inc. | Methods and apparatus for processing a substrate |
-
2002
- 2002-03-14 JP JP2002070019A patent/JP4100938B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003268541A (ja) | 2003-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6773283B2 (ja) | インピーダンス整合装置 | |
| JP5399563B2 (ja) | 直流電源装置 | |
| US5815388A (en) | Polarity reversing circuit having energy compensation | |
| US20110038187A1 (en) | Bipolar pulsed power supply and power supply apparatus having plurality of bipolar pulsed power supplies | |
| EP1995818A1 (en) | Circuit and method for reducing electrical energy stored in a lead inductance for fast extinction of plasma arcs | |
| JP4257770B2 (ja) | アーク遮断回路、スパッタ用電源及びスパッタ装置 | |
| WO1998037257A1 (en) | Power supply unit for sputtering device | |
| JP4100938B2 (ja) | アーク遮断回路、スパッタ用電源及びスパッタ装置 | |
| JPWO2003103348A1 (ja) | 放電用電源、スパッタリング用電源及びスパッタリング装置 | |
| JP5363281B2 (ja) | 電源装置 | |
| JP4597886B2 (ja) | プラズマ電源装置用アークエネルギー制御回路 | |
| JP4079561B2 (ja) | スパッタ用電源 | |
| JP4212831B2 (ja) | 電源、スパッタ用電源及びスパッタ装置 | |
| JP4218864B2 (ja) | 放電用電源、スパッタリング用電源及びスパッタリング装置 | |
| TWI506664B (zh) | 離子束源及用以濺射非傳導材料之裝置 | |
| JP3505514B2 (ja) | 電源回路 | |
| JP5363177B2 (ja) | 真空負荷用電源 | |
| JP4129860B2 (ja) | 電源、スパッタ用電源及びスパッタ装置 | |
| JP2004071269A (ja) | マイクロ波電力供給システム | |
| JP4129950B2 (ja) | 突発電流遮断機能を有する直流電源、スパッタリング用電源及びスパッタリング装置 | |
| JP4114857B2 (ja) | 電源、スパッタ用電源及びスパッタ装置 | |
| KR101965681B1 (ko) | 아크 저감 장치 및 이를 포함하는 플라즈마 전원 장치 | |
| JP2005042129A (ja) | 電源、スパッタ用電源及びスパッタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050311 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080318 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4100938 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| EXPY | Cancellation because of completion of term |