JP4101340B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP4101340B2 JP4101340B2 JP36254597A JP36254597A JP4101340B2 JP 4101340 B2 JP4101340 B2 JP 4101340B2 JP 36254597 A JP36254597 A JP 36254597A JP 36254597 A JP36254597 A JP 36254597A JP 4101340 B2 JP4101340 B2 JP 4101340B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- film
- insulating film
- gate insulating
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 122
- 238000000034 method Methods 0.000 title claims description 110
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 229910052799 carbon Inorganic materials 0.000 claims description 165
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 155
- 239000000758 substrate Substances 0.000 claims description 140
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 102
- 230000015572 biosynthetic process Effects 0.000 claims description 48
- 239000000356 contaminant Substances 0.000 claims description 46
- 230000008569 process Effects 0.000 claims description 33
- 238000006243 chemical reaction Methods 0.000 claims description 31
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 29
- 229910001882 dioxygen Inorganic materials 0.000 claims description 29
- 238000009832 plasma treatment Methods 0.000 claims description 29
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 26
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 26
- 238000011109 contamination Methods 0.000 claims description 25
- 239000003054 catalyst Substances 0.000 claims description 23
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052759 nickel Inorganic materials 0.000 claims description 13
- 150000001282 organosilanes Chemical class 0.000 claims description 13
- 229910052697 platinum Inorganic materials 0.000 claims description 13
- 230000001681 protective effect Effects 0.000 claims description 12
- 230000003197 catalytic effect Effects 0.000 claims description 10
- 229910017052 cobalt Inorganic materials 0.000 claims description 10
- 239000010941 cobalt Substances 0.000 claims description 10
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 10
- 239000010936 titanium Substances 0.000 claims description 10
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 9
- 229910052750 molybdenum Inorganic materials 0.000 claims description 9
- 239000011733 molybdenum Substances 0.000 claims description 9
- 229910052763 palladium Inorganic materials 0.000 claims description 8
- 239000011347 resin Substances 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 229910052707 ruthenium Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 229910052702 rhenium Inorganic materials 0.000 claims description 4
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims 1
- 229910052720 vanadium Inorganic materials 0.000 claims 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims 1
- 239000010408 film Substances 0.000 description 217
- 239000001257 hydrogen Substances 0.000 description 126
- 229910052739 hydrogen Inorganic materials 0.000 description 126
- 229910052760 oxygen Inorganic materials 0.000 description 90
- 239000001301 oxygen Substances 0.000 description 89
- -1 polypropylene Polymers 0.000 description 89
- 239000010410 layer Substances 0.000 description 76
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 56
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 45
- 239000007789 gas Substances 0.000 description 43
- 230000000694 effects Effects 0.000 description 34
- 239000010409 thin film Substances 0.000 description 32
- 238000012545 processing Methods 0.000 description 30
- 239000012535 impurity Substances 0.000 description 29
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 25
- 238000004380 ashing Methods 0.000 description 21
- 239000000126 substance Substances 0.000 description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 description 20
- 239000002585 base Substances 0.000 description 20
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 14
- 238000010438 heat treatment Methods 0.000 description 13
- 239000007790 solid phase Substances 0.000 description 13
- 238000004140 cleaning Methods 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 11
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 9
- 239000012159 carrier gas Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- 229910052757 nitrogen Inorganic materials 0.000 description 8
- 230000005587 bubbling Effects 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 239000002243 precursor Substances 0.000 description 7
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 6
- 238000010521 absorption reaction Methods 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- 238000002474 experimental method Methods 0.000 description 6
- 239000010453 quartz Substances 0.000 description 6
- 229910052723 transition metal Inorganic materials 0.000 description 6
- 150000003624 transition metals Chemical class 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 229910052734 helium Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 238000000354 decomposition reaction Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 229930195733 hydrocarbon Natural products 0.000 description 4
- 150000002430 hydrocarbons Chemical class 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 4
- 229910052754 neon Inorganic materials 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 239000004215 Carbon black (E152) Substances 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 3
- YZCKVEUIGOORGS-IGMARMGPSA-N Protium Chemical compound [1H] YZCKVEUIGOORGS-IGMARMGPSA-N 0.000 description 3
- 229910052783 alkali metal Inorganic materials 0.000 description 3
- 150000001340 alkali metals Chemical class 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 238000003795 desorption Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229910001385 heavy metal Inorganic materials 0.000 description 3
- 238000005984 hydrogenation reaction Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000003921 oil Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910002027 silica gel Inorganic materials 0.000 description 3
- 239000000741 silica gel Substances 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- 229910052708 sodium Inorganic materials 0.000 description 3
- 239000011734 sodium Substances 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000002033 PVDF binder Substances 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 150000001721 carbon Chemical class 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000006555 catalytic reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005262 decarbonization Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- UQEAIHBTYFGYIE-UHFFFAOYSA-N hexamethyldisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)C UQEAIHBTYFGYIE-UHFFFAOYSA-N 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 230000005661 hydrophobic surface Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- HMMGMWAXVFQUOA-UHFFFAOYSA-N octamethylcyclotetrasiloxane Chemical compound C[Si]1(C)O[Si](C)(C)O[Si](C)(C)O[Si](C)(C)O1 HMMGMWAXVFQUOA-UHFFFAOYSA-N 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 229920002981 polyvinylidene fluoride Polymers 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- MIZLGWKEZAPEFJ-UHFFFAOYSA-N 1,1,2-trifluoroethene Chemical group FC=C(F)F MIZLGWKEZAPEFJ-UHFFFAOYSA-N 0.000 description 1
- 229910014033 C-OH Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910014570 C—OH Inorganic materials 0.000 description 1
- 229920001780 ECTFE Polymers 0.000 description 1
- 238000004435 EPR spectroscopy Methods 0.000 description 1
- OTMSDBZUPAUEDD-UHFFFAOYSA-N Ethane Chemical compound CC OTMSDBZUPAUEDD-UHFFFAOYSA-N 0.000 description 1
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 1
- 239000005977 Ethylene Substances 0.000 description 1
- 229910008051 Si-OH Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- 229910006358 Si—OH Inorganic materials 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000013543 active substance Substances 0.000 description 1
- 239000002156 adsorbate Substances 0.000 description 1
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 229920000840 ethylene tetrafluoroethylene copolymer Polymers 0.000 description 1
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002309 gasification Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 150000008282 halocarbons Chemical class 0.000 description 1
- 238000005338 heat storage Methods 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 230000005660 hydrophilic surface Effects 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012625 in-situ measurement Methods 0.000 description 1
- 238000001659 ion-beam spectroscopy Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005502 peroxidation Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229930195734 saturated hydrocarbon Natural products 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- BFKJFAAPBSQJPD-UHFFFAOYSA-N tetrafluoroethene Chemical group FC(F)=C(F)F BFKJFAAPBSQJPD-UHFFFAOYSA-N 0.000 description 1
- 229930195735 unsaturated hydrocarbon Natural products 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、ヘッパーフィルターを用いたクリーンルーム内でのプロセス等の炭素汚染を避けることのできない半導体装置製造工程において、その汚染を除去して、清浄な半導体界面を提供する半導体装置の製造方法に関するものである。
特に、液晶ディスプレイ分野などの薄膜半導体を利用した薄膜トランジスタ(TFT)の作製方法において、ゲート絶縁膜と活性層の界面の炭素による汚染物の除去、ならび有機シラン系ソースを用いて成膜するゲート絶縁膜中の炭素不純物の除去に関しており、清浄な半導体界面と、低炭素濃度のゲート絶縁膜を提供する薄膜半導体装置の作製方法に関するものである。
【0002】
【従来技術】
半導体装置の製造方法において、表面の汚染物の除去ならびに汚染の防止は、昔からの課題としてその除去方法には色々な手法が確立してきている。重金属の除去に対しては、過酸化水素水に塩酸を加えたものによって除去する方法などはかなり広く知られている。また、物理吸着物の除去に関しては、超音波のキャビテーションを利用した洗浄やブラシによる洗浄などがよく利用されている。
【0003】
また、絶縁基板上に多数の薄膜トランジスタを形成する、液晶ディスプレイ分野においても、正珪酸四エチル 化学式Si(OC2 H5 )4 (いわゆるTEOS)をソースガスとして用いて、その段差被覆性の良さを利用して、薄膜トランジスタ配線のいわゆる段切れなどを低減させている。また、シリコンウェハなどの高温ではなく、600℃以下のプロセスを用いる液晶ディスプレイ分野では、層間絶縁膜以外にもゲート酸化膜や下地膜としても用いられている。
【0004】
液晶ディスプレイなどにも応用されている薄膜トランジスタ(TFTとも呼ぶ)では、ガラス基板などの絶縁基板の上に成膜する下地膜、ゲート絶縁膜、層間絶縁膜などにも、正珪酸四エチルをソースガスとして熱CVD法、プラズマCVD法などによって成膜されている。しかしながら、炭素の残存が多く、酸化膜としての特性に問題を残している。
【0005】
表面に付着している炭素等の有機物に関しては、過酸化水素水に硫酸を加えた溶液での洗浄やオゾンあるいは酸素プラズマによるドライアッシングなどがよく知られている。しかしながら、本発明者らの研究によって炭素の除去に関しては、さらに複雑な状況があることが判明した。炭素の汚染混入がどこからあるのかといえば、フォトリソプロセス中に、任意のパターンを形成するために用いるフォトレジストは感光性有機物であり、炭素汚染の原因にもなる。
【0006】
また、半導体装置の作製において、薄膜プロセスはもはや必須用件であり、そのための真空装置も必須装置となっているが、真空装置の真空にするための真空ポンプには、いまだ油を用いているものもあり、炭素汚染の原因にもなる。それ以外にも、基板キャリアとして用いるテフロン(PFA)、ポリプロピレン(PP)、ポリフッ化ビニリデン(PVDF)、3フッ化エチレン共有合樹脂(ECTFE)、4フッ化エチレン共有合樹脂(ETFE)、ポリエチレン(PE)などからの蒸気圧や、クリーンルーム内の床材、壁材フィルターなどからの汚染もある。
【0007】
フォトリソ工程後にドライアッシングを行い、各工程の直前に、過酸化水素水に塩酸を1対1で加えた溶液を80℃に加熱して用いていることで有機物の除去を行い(以後、ウェットアッシングと呼ぶ)、すぐに次の処理を行なうようにすることが従来の方法である。ドライアッシングとウェットアッシングによって、ほとんどの有機物を取り除くことができるように思われていたが、公知のXPS測定によって、基板表面の炭素汚染を評価すると、C−Cの結合(炭素の一重結合)のみほとんど除去されていないことが判明した。
【0008】
図2に、フォトレジスト塗布、プリベーク、露光、現像、ポストベーク、レジスト剥離後の基板表面21(図2の中の破線グラフ)と、その基板をドライアッシングとウェットアッシングを行なった後の基板の表面22(図2の中の実線グラフ)を、XPSを用いて測定したものである。測定条件としては、出来るだけ表面の情報を得るためにディテクターの角度を15°にし、基板表面での1mmΦのエリアを測定した。横軸は、結合エネルギーを示しており単位はeVであり、縦軸はディテクターの強度であり単位は任意単位である。
【0009】
図2のグラフを見るとドライアッシングとウェットアッシングを行なう前(破線)と後(実線)で284.8eV付近のピークが大きくなり、それ以外のピークは全て減少していることがわかる。284.8eVのピークは、C−Cの一重結合の存在を示している。
【0010】
これは、炭素の一重結合を取り除くことが、従来のドライアッシングとウェットアッシングでは非常に難しく、ほとんど不可能であることを示している。この炭素は不純物として、その基板表面に残存するために、その上に例えば酸化膜などを形成すると、酸化膜との界面に炭素が残り、界面での再結合中心となりまた電荷捕獲などを起こし、薄膜トランジスタの移動度等の半導体の電気特性を低下させ、また結合状態が安定していないために、電界がかかりつづけることで時間的に界面状態が変化し信頼性をも落としていた。
【0011】
また、本出願人による発明特開平4─177735号には、スパッタ装置によって成膜する前に、100%水素を用いて基板にバイアスを印加して半導体表面のプラズマ水素クリーニングを行うことに関して記載されている。しかしながら、この発明を出願する時点では、炭素の一重結合に対して水素ラジカルが効果をもたらすことが判明していなかったために、基板にバイアスを印加して水素イオンによるスパッタ効果を用いて半導体表面のクリーニングを行っていた。
【0012】
そのために、界面特性を良好にするためには不純物の除去の効果と、スパッタによる損傷とのバランスをとる必要があるためにプロセスマージンを余り大きくできない。そのために、このプラズマ水素クリーニングを利用できるプロセスが限定されていた。
【0013】
また、表面の炭素汚染のみらず有機シラン系ソースを用いた、成膜中の炭素汚染も大きな問題となっている。正珪酸四エチルを用いた成膜方法として、従来からよく用いられているものとして、プラズマCVD法として、平行平板電極を有する真空引き可能なチャンバーの中に、成膜を行いたい基板を配置する。
【0014】
この時、平行平板電極の片側を高周波電源に接続し、いわゆるカソードに接続する。他方の電極をアースに接続してあり、基板はアース側の電極いわゆるアノード側に配置される。正珪酸四エチルは、常温で液体のために加熱して蒸気圧を高めてチャンバーへ導入するか、タンクにキャリアガスをバブリングさせてキャリアガスとともにチャンバーへ導入させる。プラズマ中で分解された正珪酸四エチルは、前駆体を形成し、基板上にて、流動的に動くことが特徴的で、それによって段差被覆性のよい膜を形成できる特徴をもっている。
【0015】
基板を動く前駆体同士がぶつかり合い、またそれにプラズマ中で形成された酸素イオンや酸素ラジカル、オゾンが衝突して、表面にて引抜き反応を起こし、そこでSiOX を形成する。酸素の量を多く導入すると、表面での正珪酸四エチルから形成された前駆体からの引抜き反応が促進して、炭素の量は減少するが、逆に段差被覆性が悪い膜となる。
【0016】
酸素の導入量を少なめにすると、段差被覆性は向上するが、炭素や酸素と水素の結合が多く残存し、吸湿性の高い膜になる。赤外吸収による測定を行うと、3660cm-2付近の吸収が、時間の経過とともに増えてくるような膜となる。3660cm-2付近の吸収は、主にSi−OHの結合による吸収であり、成膜された膜が吸湿性であることをしめしている。
【0017】
正珪酸四エチルを用いた、他の成膜方法としては、オゾンと熱による常圧CVD法がある。これは、300〜400℃に加熱させた基板上に、N2 によって正珪酸四エチルのタンクをバブリングして反応室に導入させ、また酸素はオゾナイザーを通してオゾンを発生させてチャンバーに導入させるものである。この方法では、段差被覆性が高くかつ成膜速度も大きいことから、LSIやDRAM等のメモリなどの多層配線が必要とされる層間絶縁膜等にも用いられる。その後、エッチバックやSOG(SPIN ON GLASS)やCMP(CHEMICAL MECHANICAL POLISHING)などを併用して、いわゆる平坦化を行っている。
【0018】
【発明が解決しようとする課題】
薄膜半導体装置製造工程における、基板表面の炭素の汚染物の中でも特に、従来のウェットアッシング、ドライアッシングではほとんど除去できない炭素の一重結合(C−C)による不純物を低減させることによって各種半導体形成界面での炭素による不純物による電気特性の劣化、信頼性の低下等を低減させる。特に、活性層半導体とゲート絶縁膜の界面の炭素汚染物を減少させる。
【0019】
また、正珪酸四エチルのごとき有機系ガスをソースとして成膜を行う場合に、段差被覆性を向上させると吸湿性および炭素含有量が増え、その結果信頼性の欠如、半導体特性の不良好性をまねいていた。また、含有炭素量を減少させるために、正珪酸四エチルのごとき有機シラン系ガスに酸素を多量に加えると、段差被覆性を悪化させ、配線切れなどをおこし、その結果信頼性の欠如、半導体特性の不良好性をまねいていた。
【0020】
本発明を用いることで上記のような問題を解消して、段差被覆性がよく、炭素の含有量を従来より減少させ、吸湿性を少なくし、成膜速度も大きくすることが可能である。本発明を用いることで、半導体界面の炭素不純物を減少させ、かつ、有機シラン系ソースを用いて成膜するゲート絶縁膜中の炭素を、その段差被覆性を失わせずして、減少させることができる。
【0021】
【課題を解決するための手段】
本明細書で開示する本発明の第1の構成は、
絶縁基板上に、ゲート電極、ゲート絶縁膜、半導体層があり、半導体層には、ソース・ドレイン領域をもつボトムゲート型の薄膜半導体装置の作製方法において、
前記半導体層を成膜する前に、被膜形成面上を、活性水素によって炭素汚染物を減少させることを特徴とする薄膜半導体装置作製方法である。
【0022】
また、本発明の第2の構成は、
絶縁基板上に、ゲート電極、ゲート絶縁膜、半導体層があり、半導体層には、ソース・ドレイン領域をもつボトムゲート型の薄膜半導体装置の作製方法において、
前記半導体層を成膜する前に、被膜形成面上を、活性酸素に触れさせる工程を有し、
その工程の後で活性水素によって被膜形成面上の炭素汚染物を減少させることを特徴とする薄膜半導体装置作製方法である。
【0023】
また、本発明の第3の構成は、
絶縁基板上に、ゲート電極、ゲート絶縁膜、半導体層があり、半導体層には、ソース・ドレイン領域をもつボトムゲート型の薄膜半導体装置の作製方法において、
前記半導体層を成膜する前に、被膜形成面上を、活性水素によって炭素汚染物を減少させ、
その工程の後で活性化した酸素に被膜形成面を触れさせることを特徴とする薄膜半導体装置作製方法。
【0024】
また、本発明の第4の構成は、
絶縁基板上に、ゲート電極、ゲート絶縁膜、半導体層があり、半導体層には、ソース・ドレイン領域をもつボトムゲート型の薄膜半導体装置の作製方法において、
前記半導体層を成膜する前に、前記半導体層の被膜形成面上を、活性水素と活性酸素の混合によって炭素汚染物を減少させることを特徴とする薄膜半導体装置作製方法である。
【0025】
また、本発明の第5の構成は、
絶縁基板上に、半導体層、ゲート絶縁膜、ゲート電極があり、半導体層には、ソース・ドレイン領域をもつボトムゲート型の薄膜半導体装置の作製方法において、
前記ゲート絶縁膜の成膜工程において、
少なくとも有機シラン系ソースと活性酸素と活性水素を用いて炭素不純物の少ない前記ゲート絶縁膜を形成することを特徴とする薄膜半導体装置作製方法である。
【0026】
また、上記第1乃至第5の構成において、前記活性水素の発生をプラズマ法あるいは、触媒法によっておこなうことを特徴としている。
【0027】
また、上記第1乃至第5の構成において、活性水素および/または活性酸素によって半導体層の被膜形成面の炭素汚染物を減少させた後に、前記半導体層の被膜形成面を大気に触れさせることなく、
半導体層を形成することを特徴としている。
【0028】
また、上記第1乃至第5の構成において、H2 Oを用いて前記半導体層の被膜形成面の炭素汚染物を減少させた後に、前記半導体層の被膜形成面を大気に触れさせることなく、
半導体層を形成することを特徴としている。
【0029】
また、上記構成において、前記半導体層を横方向に結晶化させたことを特徴としている。
【0030】
また、上記構成において、前記ゲート電極がポリシリコンであることを特徴としている。
【0031】
【発明の実施の形態】
基板表面に付着したC−Cの一重結合による不純物を取り除くことに関して本発明者は、水素ラジカルあるいは水素イオンなどの活性水素が有効に作用することを発見した。これは、前述の水素のスパッタ効果も利用したクリーニングのプロセスマージンを広げるための研究の中で発見されたものである。スパッタによる界面の損傷がほとんどなく、しかも炭素の不純物を取り除くことに、活性水素が有効に作用するために、良好な界面を作製できる。
【0032】
また、スパッタによるクリーニングでは、スパッタ損傷を含むために不純物の除去の効果と、損傷のバランスを取る必要があるためにプロセスマージンを大きくできなかったが、活性水素を用いるために、スパッタ損傷が無く不純物除去を行えるためにプロセスマージンを大きくすることができる。水素ラジカルだけでも十分な効果があるが、それに酸素ラジカルあるいはオゾンまたは酸素イオンなどの活性酸素を加えるとその除去効果は増大することもわかった。これは、炭素結合に対して水素ならびに酸素のラジカル等が反応しCHX 、COX 、COH等の気体を形成し、それによって結果的に炭素がガス化する。
【0033】
水素のラジカルあるいは水素イオンを発生させるためには、例えば平行平板電極型のプラズマ装置の中に、基板を配置する。この時の基板は、プラズマイオン等の損傷を受けないようにするために、陽極(アノード)側に配置した方がよく、基板を加熱できるようにすると、熱による離脱も作用し効果は増進される。
【0034】
熱を加える場合は、基板が石英やSiウェハのような比較的耐熱性の高いものであれば基板温度を900℃やそれ以上にすることも可能であるので、プラズマ装置のチャンバーは、石英製のものを用いることは有効である。また、Siウェハや石英基板上にAlなど融点の低い金属等がすでに存在している場合や硝子基板を用いる場合などは基板温度をそう高くすることができないので、プラズマ装置のチャンバーは、ステンレス等の金属を使う方が便利である。
【0035】
水素ガスを、導入して平行平板電極の間に、高周波電力を印加すると、プラズマが発生する。プラズマ中では、水素イオン、電子とともに活性の高い中性の水素ラジカルが発生する。このラジカルあるいはイオンなどの活性なものの量を増やすには、高周波電力を増加することも有用ではあるが、電子サイクロトロン共鳴を利用したマイクロ波を用いるとさらに水素ラジカルとイオンの量を増加することが可能である。発生した水素ラジカルとイオンは、基板表面に達し、そこで炭素の一重結合C−Cと反応して、其を除去する。反応して、ガス化した炭素は、ポンプによって排気される。
【0036】
また、加熱された水素をPd/Al2 O3 やPd/CやRu/Cなどの触媒に触れさせると、触媒作用によって水素ラジカルが発生するために、プラズマ損傷を起こさずに、水素ラジカルを基板表面まで運び、そこで炭素の一重結合を除去することができる。
【0037】
炭素の一重結合以外の、C=C、C−O、C=O、などを効果的に取り除くためには、酸素ラジカルあるいはオゾンや酸素イオンを用いることは非常に有効である。酸素ラジカル等が炭素の結合に触れると、COX の形でガス化しいわゆるアッシング処理をすることが可能である。
【0038】
酸素のラジカルあるいはオゾンまたは酸素イオンなどの活性酸素を発生させるためには、例えば平行平板電極型のプラズマ装置の中に、基板を配置する。この時の基板は、プラズマ中のイオン等の損傷を受けないようにするために、陽極(アノード)側に配置した方がよく、基板を加熱できるようにすると、熱による離脱も作用し効果は増進される。
【0039】
酸素ガスを、導入して平行平板電極の間に、高周波電力を印加すると、プラズマが発生する。プラズマ中では、酸素イオン、電子とともに活性の高い中性の酸素ラジカルやオゾンが発生する。このラジカル等の量を増やすには、高周波電力を増加することも有用ではあるが、電子サイクロトロン共鳴を利用したマイクロ波を用いるとさらに酸素ラジカル等の量を増加することが可能である。発生した酸素ラジカル等は、基板表面に達し、そこで炭素結合と反応して、其を除去する。反応してガス化した炭素は、ポンプによって排気される。
【0040】
また、酸素ガスに紫外線を照射すると大量のオゾンを発生するために、プラズマ損傷を起こさずに、水素ラジカルを基板表面まで運び、そこで炭素重結合を除去することができる。
【0041】
活性水素ならびに活性酸素によって、基板表面の炭素を除去するに際して、双方を用いることは非常に有効である。まず、活性酸素を用いて主に炭素の一重結合以外の炭素結合からなる炭素不純物を除去し、その後に、活性水素によって主に炭素の一重結合からなる炭素不純物を除去することも可能である。また、活性水素と活性酸素を混在させて同時に除去することも可能である。
【0042】
活性水素と活性酸素を混在させるためには、プラズマの発生が可能な、平行平板型プラズマ装置や電子サイクロトロンを利用したマイクロ波プラズマ装置などに水素ガスと酸素ガスを同時に導入して、そこでプラズマを発生することで水素イオン、水素ラジカル、酸素イオン、酸素ラジカル、オゾンを同時に発生させ、基板表面の炭素を除去し、除去された炭素は真空ポンプによって排気される。
【0043】
特に、加熱されたPd/Al2 O3 やPd/CやRu/Cなどの触媒があり、さらに紫外線が照射されている処理室に水素と酸素を導入すると、水素は触媒反応によって水素ラジカルを発生し、酸素は紫外線によってオゾンを発生し、基板にプラズマ損傷を与えずに基板表面の炭素不純物を除去することができる。
【0044】
水素と酸素を用いて、活性水素、活性酸素を発生させる以外に、H2 Oを用いることもできる。プラズマの発生が可能な平行平板型プラズマ装置や電子サイクロトロンを利用したマイクロ波プラズマ装置などにH2 Oを導入する。
【0045】
H2 Oを導入するには、幾つかの方法がある。He、Ne、Arなどの不活性ガスをキャリアガスとしてH2 Oの入ったタンクをバブリングし、それによってH2 Oを気体として処理室へ運ぶ。また、H2 Oの入ったタンクから処理室までの全てを加熱して、H2 Oの蒸気圧を大きくし気体のまま処理室にはこぶ方法もある。
【0046】
導入されたH2 Oはプラズマによって分解され水素イオン、水素ラジカル、酸素イオン、酸素ラジカル、オゾンを同時に発生する。これによって基板表面の炭素不純物を除去することができる。除去された炭素は真空ポンプによって排気される。
【0047】
図1に、本発明によって得られた基板表面のXPSによる炭素不純物の除去程度を示すグラフを示す。
フォトレジスト塗布、プリベーク、露光、現像、ポストベーク、レジスト剥離、その後1日クリーンルーム内にて放置した後の基板表面11(図1の中の破線グラフ)と、その基板をドライアッシングとウェットアッシングを行なった後の基板の表面(図1の中の一点破線グラフ)を、フォトレジスト塗布、プリベーク、露光、現像、ポストベーク、レジスト剥離、その後1日クリーンルーム内にて放置した後に本発明を用いて炭素不純物を除去した後の基板表面13(図1の中の実線グラフ)を、XPSを用いて測定したものである。測定条件としては、出来るだけ表面の情報を得るためにディテクターの角度を15°にし、基板表面での1mmΦのエリアを測定した。横軸は、結合エネルギーを示しており単位はeVであり、縦軸はディテクターの強度であり単位は任意単位である。
【0048】
図1のグラフを見ると、ドライアッシングとウェットアッシングを行なう前11と後12で284.8eV付近のピークが大きくなり、それ以外のピークは全て減少していることがわかる。また、本発明を用いたグラフ13では284.8eV付近のピークも大幅に減少していることが判る。
【0049】
本発明を用いてもピークが完全にゼロにならない理由としては、測定がその場測定になっておらず本発明を用いて炭素不純物を除去した後に、間が空いたために、付着した炭素不純物もあると思われる。しかしながら、本発明を用いない場合と比較して、大幅な効果が見られる。本発明を用いることで、炭素の一重結合をもつ炭素汚染物を減少させることができる。
【0050】
また、正珪酸四エチルを用いて、プラズマCVD法によって酸化膜を形成する場合に、成膜中に炭素を減少させる方法として、酸素と正珪酸四エチルを混合して成膜していたが、水素ラジカルと水素イオンなどの活性水素を成膜中に用いることにその効果のあることを発見した。水素ラジカルと水素イオンなどの活性水素は、炭素と反応してCHX を形成し炭素をガス化してしまう。特に炭素の一重結合であるC−Cの結合を切りCH4 やC−OHなどとして、ガス化することで成膜中の炭素を除去することが可能である。
【0051】
水素は、酸素と比較して、炭素に対するいわゆる脱炭素の効果があり、かつ原子が小さいために膜および基板に対する水素イオンによるスパッタ効果は、酸素と比較した場合にほとんど無視してよい程度しかない。そのため、正珪酸四エチル、酸素、水素を混合させてプラズマCVDにより成膜をする場合に、正珪酸四エチルと酸素の混合比は、段差被覆性がよく生産性のよい成膜速度となるように決定し、脱炭素のために水素を混合させる系をとる。特に正珪酸四エチルの0.01〜0.5倍の量を導入した時に効果が大きい。
【0052】
それによって、プラズマによって発生した正珪酸四エチルからの前駆体と酸素イオンやオゾンや酸素ラジカルは、基板表面での成膜に関する表面反応を繰り返しながら、前駆体はいろいろ種類の前駆体に変化しながら基板表面を流動して段差被覆性の良い酸化膜を形成していく。そこで酸化膜を前駆体と酸素イオンやオゾンや酸素ラジカルの反応によって形成させていく中で、水素イオンや水素ラジカルが基板表面の炭素原子と反応して炭素をガス化する。ガス化された炭素は、真空ポンプによって排気される。
【0053】
常圧CVDを用いた成膜に対して本発明を利用する場合は、水素の一部を水素ラジカルにするために触媒法を用いる。触媒としては、白金、パラジューム、還元ニッケル、コバルト、チタン、バナジウム、タンタル等の3−d遷移金属またはアルミニウム、ニッケル、白金・珪素、白金・塩素、白金・レニウム、ニッケル・モリブデン、コバルト・モリブデン、等の金属化合物、又は上記遷移金属とアルミナ、シリカゲル等の混合または化合物あるいは、ラネーコバルト、ルテニウム、パラジウム、ニッケル、等あるいはそれらと炭素の混合または化合物が適当であるが、これを粒状、網状または粉末状態で使用する。
【0054】
ただし、低融点で反応性物質の初期吸着速度を著しく高める物質、および物質内に容易に気化し易いナトリウムなどのアルカリ金属を含む物質、例えば銅、タングステン、等は好ましくない。実験によると反応性物質の分解温度以上では触媒に著しい劣化がみられた。触媒の量、密度に関しては反応性気体との有効接触面積に関係するものであり、必要に応じて調整すればよい。水素を加熱した触媒中を通すことで、活性な水素ラジカルを発生させる。酸素はオゾナイザーを通すことで、活性なオゾンを発生させる。
【0055】
水素ラジカルを発生させることに関しては、プラズマCVD法では、プラズマによって水素ラジカルを発生させ、常圧CVD法では、触媒法によって発生させたがこれは逆にすることも可能である。あらかじめ触媒法にて活性な水素ラジカルを発生させておいて、それをプラズマCVD装置に導入することもできるし、予め放電によって活性な水素ラジカルを形成してその後に、常圧CVD装置のガスノズルで混合することも可能である。
【0056】
また、正珪酸四エチルをもちいて酸化膜を形成する場合は、酸素ラジカルや酸素イオンやオゾンなどの活性酸素を用いるためにソースとして酸素を使う。しかしながら本発明では、それに活性な水素ラジカルあるいは水素イオンを用いるためにH2 Oを用いることも可能である。ただしH2 Oと正珪酸四エチルは、反応性が高いので、基板上で反応させる前に、配管内で混合をする場合は、配管が詰まるようなことを起こしかねない。プラズマCVDでは、正珪酸四エチルの導入配管とH2 Oの導入配管を分離することがよい。
【0057】
正珪酸四エチルの代わりに、FSi(OC2 H5 )4 などのFを含む有機シランを用いることで、炭素の含有量が少なく、しかもSiOX よりも誘電率の低いFドープのSiOX を作製することができるために、層間絶縁膜による配線間の横方向の容量を低減することが可能である。また、炭素を含む有機シラン系をソースとして用いる場合の、脱炭素および段差被覆性の向上ならびに、成膜速度の確保を行うためにも本発明は非常に有効である。
【0058】
本発明は、特にゲート電極、ゲート絶縁膜を形成して、その後に半導体層を形成するボトムゲート型の薄膜トランジスタ(TFT)に関するものである。基本的にボトムゲート型のTFTは、連続成膜によって作製される。このような連続成膜を行う場合、油を用いた真空ポンプからの炭素汚染が特に問題となっている。そのために、ゲート絶縁膜の表面における炭素の汚染が激しく、それを除去せずに半導体層を成膜することは、トランジスタ特性の不良好性とともに信頼性を落とす原因にもなっている。このような炭素汚染において本発明は特に有効である。また、連続成膜を用いずにボトムゲート型のTFTを作製する場合にも、一般的な通常の炭素汚染に本発明が有効であることは言うまでもない。
【0059】
このように、ボトムゲート型のTFTは連続成膜、即ち、真空を破らずにゲート絶縁膜と半導体層を形成することができる。そして、本発明を用いても真空を破らずに作製することができるために、他の構造のTFTと比較して、ボトムゲート型のTFTはより良好な界面(ゲート絶縁膜と半導体層との)を得ることが可能である。
【0060】
また、ゲート絶縁膜に有機シラン系ソースをもちいた酸化膜を成膜する、薄膜トランジスタの作製に関しては、段差被覆性もよく炭素を減少させ、吸湿性の少ない酸化膜を得ることは、非常に重要である。
【0061】
【作用】
本発明を用いることによって、MOS構造を利用した半導体装置製造において、従来のドライアッシングやウェットアッシングでは除去しきれなかった炭素不純物を大幅に減少させることができ、成膜中の有機シラン系ソースを用いた酸化膜中の炭素不純物を大幅に減少させることができる。特に、C−Cで表せられる炭素の一重結合を含む不純物や汚染物の除去に効果的であり、そのために半導体の積層形成時の界面が清浄になり、また、有機シラン系ソースを用いた酸化膜の炭素不純物を減少させ薄膜半導体装置の電気的特性の向上、信頼性の向上など、その効果は計り知れない。
【0062】
【実施例】
以下、本発明の実施例を説明するが、この実施例に限定されないことは勿論である。
〔実施例1〕
図3に実施例におけるトランジスタの形成過程の断面を示す。
本実施例では、チャネルストップ型のボトムゲート型薄膜トランジスタを形成する場合に本発明を用いている。
【0063】
まず、ガラス基板300(または石英、シリコン基板)上に珪素を主成分とする絶縁膜でなる下地膜を形成する。その上に導電性膜でなるゲート電極301(第1配線)を形成する。ここで、一回目のパターニング工程(ゲート電極形成)が行われる。
【0064】
ゲート電極301の膜厚としては、200〜500nmが好ましい。本実施例では、300nm厚のTa膜を用いて形成した。このゲート電極301としては、少なくとも600℃程度の温度に耐えうる耐熱性を有する材料(タンタル、タングステン、チタン、クロム、モリブデン、導電性シリコン、導電性ポリシリコン等)を用いることが可能である。
【0065】
次に、窒化珪素膜、SiOxNyで示される酸化窒化珪素膜または酸化珪素膜からなるゲート絶縁層302(膜厚としては、10〜200nmが好ましく、本実施例では、有機シランであるTEOSと酸素を混合してプラズマCVD法を利用して125nm厚の酸化窒化珪素膜を用いる)を形成した。(図3(A))
【0066】
ゲート絶縁層を形成した後、ゲート絶縁層の表面には、少なくともその一部において炭素の一重結合を含む炭素による汚染物が残存している。それを除去するために本発明を用いる。(図3(B))特に、ゲート電極上方のゲート絶縁層表面上には、TFT特性で最も重要なチャネル領域が形成される。そのため、ゲート絶縁層と半導体層(特にチャネル形成領域)との界面における炭素汚染物を除去することが重要である。除去の方法として以下の方法1〜4のうち、1つの方法を用いた。
【0067】
方法1として、プラズマ処理を行う方法として、平行平板型のプラズマ処理装置のアノード側に、ゲート絶縁層が形成されている基板を配置した。平行平板の電極であるアノードとカソードの電極間隔は、30〜150mmの間で調整した。典型的には70mmで行ったが、それより大きくても小さくても条件を選べば問題は少ない。
【0068】
ガスは、カソード電極が、シャワーヘッドになっておりそこからガスが反応空間に導入され、基板の表面で均一に流れるように、シャワーヘッド内に拡散板等の工夫が施されている。水素ガスと酸素ガスを同量導入させた。量的には、処理室の大きさにもよるが、プラズマ処理を行う圧力が50mTorr〜10Torrの間であり、ガスのレジデンスタイムが5秒以下となるようにした。レジデンスタイムが10秒を越えると、ガス化した炭素の再付着が発生することが時折みられたためにできるだけ、除去した炭素は速やかに排気するためにレジデンスタイムを5秒以下にしたが、大体10秒以下であれば問題ない。例えば40リットルのチャンバーで、圧力1Torrで316SCCMのガスを流せばレジデンスタイムは、約10秒になる。
【0069】
レジデンスタイムは、チャンバー容積とチャンバー内圧力の積をガスの流量で割ったものになるために、レジデンスタイムを小さくするためには、チャンバー容積や圧力を小さくするか、ガス流量を増加することが必要になってくる。本実施例では、チャンバー容積40リットル、処理圧力1Torr、酸素400SCCM、水素400SCCMでレジデンスタイムを約4秒とした。
【0070】
プラズマ発生手段としては、高周波放電にて行った。高周波の周波数としては、10〜100MHzを用いたが、実施例では20MHzを用いた。印加電力としては、0.1〜2W/cm2 を投入した。電力が0.1W/cm2 を下回ると、除去は可能だが、処理時間がかかりすぎる。また、2W/cm2 を越えると、電極が加熱されるために其を冷却すること等が必要となり装置の大型化、高価格化をまねいてしまう。本実施例では0.8W/cm2 を投入した。
【0071】
基板は、加熱すると除去能力は増加する。典型的には基板温度200〜500℃程度にすると除去能力が増加する。しかし、室温〜200℃でも充分な効果があるために、本実施例では、室温にて行っている。プラズマ処理時間としては、1〜10分間程度である。これは、各種の条件(ガスのレジデンスタイム、高周波数、投入電力、基板温度)によって大きく変わってくるが、あまり時間をかけることは製造プロセスとしては好ましくない。本実施例では2分間行った。
【0072】
また、水素と酸素を用いて、水素ラジカル等、酸素ラジカル等を発生させる以外に、H2 Oを用いることもできる。H2 Oを導入するには、幾つかの方法がある。He、Ne、Arなどの不活性ガスをキャリアガスとしてH2 Oの入ったタンクをバブリングし、それによってH2 Oを気体として処理室へ運ぶ。また、H2 Oの入ったタンクから処理室までの全てを加熱して、H2 Oの蒸気圧を大きくし気体のまま処理室にはこぶ方法もある。
【0073】
導入されたH2 Oはプラズマによって分解され水素イオン、水素ラジカル、酸素イオン、酸素ラジカル、オゾンを同時に発生する。発明者らの実験では、キャリアガスとしてHeを500〜1000SCCMでH2 Oの入ったタンクをバブリングしても同様の効果がみられた。
【0074】
方法2として、プラズマ処理を行う方法として、電子サイクロトロン共鳴を利用したマイクロ波のプラズマ処理装置に、ゲート絶縁層が形成されている基板を配置する。マイクロ波2.45GHzと磁場875ガウスによる共鳴点で高密度なプラズマが発生する。共鳴点から拡散磁場によってイオン、電子、ラジカルが基板へ運ばれてくるように基板は、配置される。ガスは、電子サイクロトロン共鳴点の基板から遠ざかる位置から水素と酸素を導入した。
【0075】
水素ガスと酸素ガスを同量導入させた。量的には、処理室の大きさにもよるが、プラズマ処理を行う圧力が1×10-5〜1×10-3Torrの間であり、ほとんど分子流領域での圧力であるためガス流をあまり考慮する必要はない。圧力が分子流領域で低いために除去された炭素は速やかに排気される。
【0076】
低圧力でプラズマ処理を行うためにターボ分子ポンプや複合ターボ分子ポンプ、拡散ポンプなどを用いてガスおよび除去物を排気させるとよい。ガスの流量としては、流量自体よりも電子サイクロトロン共鳴によってプラズマが発生する程度の圧力1×10-5〜1×10-3Torrになるようにガス流量を決定する必要がある。本実施例では、酸素50SCCM、水素150SCCMとした。印加電力としては1.0〜3KWを投入した。本実施例では1.5KWを投入した。
【0077】
基板は、加熱すると除去能力は増加する。典型的には基板温度200〜500℃程度にすると除去能力が増加する。しかし、室温〜200℃でも充分な効果がある。本実施例では、基板温度250℃にて行っている。
【0078】
プラズマ処理時間としては、1〜10分間程度である。これは各種の条件(ガス流量、投入電力、基板温度)によって大きく変わってくるが、あまり時間をかけることは製造プロセスとしては好ましくない。本実施例では1分間行った。
また、水素と酸素を用いて、水素ラジカル等、酸素ラジカル等を発生させる以外に、H2 Oを用いることもできる。H2 Oを導入するには、幾つかの方法がある。He、Ne、Arなどの不活性ガスをキャリアガスとしてH2 Oの入ったタンクをバブリングし、それによってH2 Oを気体として処理室へ運ぶ。また、H2 Oの入ったタンクから処理室までの全てを加熱して、H2 Oの蒸気圧を大きくし気体のまま処理室にはこぶ方法もある。導入されたH2 Oはプラズマによって分解され水素イオン、水素ラジカル、酸素イオン、酸素ラジカル、オゾンを同時に発生する。発明者らの実験では、H2 Oの入ったタンクを80℃に加熱し、タンクから処理室までの全てを120℃で加熱してH2 Oを20〜100SCCMを導入しても同様の効果がみられた。
【0079】
方法3として、触媒法での処理を行う方法として、横型加熱炉の熱処理装置の加熱ゾーン側に、ゲート絶縁層が形成されている基板を配置した。触媒が配置されている所も加熱ゾーンの中にある。
【0080】
触媒としては、白金、パラジューム、還元ニッケル、コバルト、チタン、バナジウム、タンタル等の3−d遷移金属またはアルミニウム、ニッケル、白金・珪素、白金・塩素、白金・レニウム、ニッケル・モリブデン、コバルト・モリブデン、等の金属化合物、又は上記遷移金属とアルミナ、シリカゲル等の混合または化合物あるいは、ラネーコバルト、ルテニウム、パラジウム、ニッケル、等あるいはそれらと炭素の混合または化合物が適当であるが、これを粒状、網状、綿状または粉末状態で使用する。
【0081】
ただし、低融点で反応性物質の初期吸着速度を著しく高める物質、および物質内に容易に気化し易いナトリウムなどのアルカリ金属を含む物質、例えば銅、タングステン、等は好ましくない。実験によると反応性物質の分解温度以上では触媒に著しい劣化がみられた。
【0082】
触媒の量、密度に関しては反応性気体との有効接触面積に関係するものであり、必要に応じて調整すればよい。本実施例では、パラジウムを10重量%としてアルミナに混合したものを粒状にして表面積の大きなものを触媒として用いた。また、加熱ゾーンの手前にオゾン発生用の紫外線照射装置を備えてある。ガスは常圧〜500Torr程度の減圧で流せるようになっている。
【0083】
水素と酸素は導入されるとまず、紫外線照射によって、酸素からオゾンが発生し、触媒に触れた水素は活性な水素ラジカルとなり、オゾンと水素ラジカルが基板へ到達する。紫外線照射ならびに触媒と、基板との距離は50mm〜1m程度が適当であった。この程度の距離が基板の表面で均一に流れるようにでき、かつ水素ラジカルとオゾンの寿命が充分にある距離でもある。
【0084】
加熱ゾーンは、300〜700℃に加熱することで、触媒反応によって水素ラジカルを形成できる。温度を700℃以上にすると触媒の劣化が顕著になった。しかし、用いる触媒によって温度も変化するので、その用いる触媒によって、調整する必要がある。本実施例では、水素150SCCM 酸素250SCCMで、加熱ゾーンの温度を500℃にして行った。時間は1〜30分間程度でよく、本実施例では、10分間行った。
【0085】
また、水素と酸素を用いて、水素ラジカル等、酸素ラジカル等を発生させる以外に、H2 Oを用いることもできる。H2 Oを導入するには、幾つかの方法がある。He、Ne、Arなどの不活性ガスをキャリアガスとしてH2 Oの入ったタンクをバブリングし、それによってH2 Oを気体として処理室へ運ぶ。また、H2 Oの入ったタンクから処理室までの全てを加熱して、H2 Oの蒸気圧を大きくし気体のまま処理室にはこぶ方法もある。導入されたH2 Oはプラズマによって分解され水素イオン、水素ラジカル、酸素イオン、酸素ラジカル、オゾンを同時に発生する。発明者らの実験では、キャリアガスとしてN2 50SCCMでH2 Oの入ったタンクをバブリングしても同様の効果がみられた。
【0086】
方法4として比較のために、ゲート絶縁層をもつ基板を、公知の硫酸:過酸化水素水=1:1を80℃に加熱したもので10分間洗浄した後に公知のプラズマドライアッシングをおこなったものも作製した。
【0087】
次に、上記方法により炭素汚染物が除去されたゲート絶縁層表面に、活性層としてアモルファスをシリコン成膜した。アモルファスシリコンは、厚み50〜3000Å程度であり、典型的には400〜1000Åを成膜した。成膜方法としては、プラズマCVD法、減圧熱CVD法、スパッタ法等を用いることが可能であった。本実施例では、プラズマCVD法によって500Å成膜した。
【0088】
その後、このままアモルファスシリコンを活性層として用いてもよいが、電界効果移動度(モビリティ)の高い結晶性を有する珪素膜にすることが望ましい。如何なる公知の方法(熱処理による固相成長等)を用いてアモルファスシリコンを結晶化させてもよいが、本実施例においては、アモルファスシリコンをレーザーにより結晶化させて、多結晶化(ポリシリコン化)させた。レーザの条件は、レーザ源としてArF、ArCl、KrF、KrCl、XeF、XeClなどのいわゆるエキシマレーザを用いる。照射エネルギーとしては、レーザ本体からの出口エネルギーで400〜1000mJで、レーザを光学系にて加工して、基板301表面にて、150〜500mJ/cm2 程度にして照射する。エネルギーはレーザの1回当たりのエネルギーである。基板温度は、室温〜300℃に加熱する。照射の繰り返し周波数は、20〜100Hz程度であり、レーザの基板301上での移動速度は1〜5mm/秒で、ビームをスキャンさせるか、基板301を移動するステージに配置してステージを移動させる。
【0089】
本実施例では、KrFエキシマレーザを用いて、本体出口出力550〜650mJで、基板上で、180〜230mJ/cm2 で、照射の繰り返し周波数35〜45HZで、基板を乗せているステージを2.0〜3.0mm/秒の速度で移動させた。
【0090】
また、結晶化する前に、アモルファスシリコン中の、水素をある程度取り除いておかなけば、加熱によって、水素が急激にアモルファスの中から外にでるためひどい場合は、穴があくことがある。そのために、結晶化する前に、400〜500℃で0.5〜5時間窒素中での水素出し工程を入れることは有効である。典型的には400℃で1〜2時間、窒素中にて行った。
【0091】
その後、公知のフォトリソグラフィー法を用いて、レジストをパターニングしてマスクを形成し、ポリシリコンをCF4 +O2 を用いたドライエッチングを用いてエッチングし、その後レジストをアルカリ系の剥離液を用いて剥離してアイランドを形成した。303は、ポリシリコンアイランド(結晶性を有する珪素膜からなる)である。
【0092】
次に、ポリシリコンアイランド303を覆って、酸化珪素膜(好ましくは膜厚100〜300nm、本実施例では、膜厚150nmとした)を成膜した後、パターニングを行い、チャネル形成領域を保護するチャネルストッパー309を形成した。(図3(C))
【0093】
チャネルストッパー形成後に、ソース・ドレイン領域となる第1の導電性膜307としてAl、ドープドポリシリコン、Cr、Ta、等を積層し、その上に、ドレイン電極305・ソース電極306となる第2の導電性膜304としてAl、Ti、Cr、Ta等を連続積層した。本実施例では第1の導電性膜307として、アモルファスシリコンにドーピングが行われたドープドポリシリコンを用いた。このドーピングは、Pをイオン注入によって5×1014cm-2のドーズ量になるように、ソース・ドレイン領域を形成した。注入はイオン注入に限らず、プラズマドープによってPHX を注入してもよい。また、第2の導電性膜304としてTiとAlの積層膜を用いた。
【0094】
この後に、フォトリソグラフィー工程によってレジストをパターニングして、これらの導電性膜を所望の形にエッチングしてソース・ドレイン領域及びドレイン電極305・ソース電極306を作製した。(図3(D))
【0095】
その後、保護膜308(層間絶縁膜)を形成し、ゲート電極の取り出し配線電極とソース・ドレインの取り出し配線電極を形成して、(Nチャネル型)ボトムゲート型ポリシリコン薄膜トランジスタが完成した。また、この保護膜408は窒化珪素膜、酸化珪素膜、有機性樹脂膜、またはそれらの積層膜で構成してもよい。(図3(E))
【0096】
本発明を用いていない方法4の場合と比較して、方法1〜3での本発明を用いた本実施例のTFTは、信頼性試験後もその劣化は確認できないぐらいの変化であり良好なTFT特性を有していた。
【0097】
本発明をTFTのゲート絶縁層形成後に用いて、ゲート絶縁膜と活性層との界面を清浄にすることで、初期特性が高く、信頼性の良いTFTを形成することができた。
【0098】
また、本実施例においては、ゲート絶縁膜形成前に、下地膜及びゲート電極表面の炭素汚染物を除去する本発明の工程を加えて、清浄な(ゲイト電極とゲート絶縁膜との)界面を得る構成としてもよい。加えて、チャネルストッパー形成前に活性層表面の炭素汚染物を除去する本発明の工程を加えて、さらに清浄な(活性層とチャネルストッパーとの)界面を得る構成としてもよい。また、下地膜を成膜する直前に、本発明を用いてもよい。
【0099】
また、本実施例においては、ゲート絶縁膜を形成する装置と半導体層を形成する装置を真空を破らずに連続して形成できるインライン型マルチチャンバー、クラスター型マルチチャンバーあるいは成膜室と炭素除去を同室で行うシングルチャンバーまたはロードロックチャンバーを用いれば、炭素除去後に直ちに、半導体層を形成することができるために、さらに清浄な(ゲート絶縁膜と活性層との)界面を得ることができる。
【0100】
通常、ボトムゲート構造のTFTは、連続成膜で作製されることが多く、そのための真空装置の真空ポンプには、いまだ油を用いているものもあり、特に、本発明は、この炭素汚染物の除去に有効である。
【0101】
〔実施例2〕
図4に実施例におけるトランジスタの形成過程の断面を示す。
この実施例では、チャネルエッチ型のボトムゲート型薄膜トランジスタを形成する場合に本発明を用いている。実施例1との主な違いは、チャネルストッパーを設けない点である。
【0102】
まず、実施例1と同様に、ガラス基板400(または石英、シリコン基板)上に、珪素を主成分とする絶縁膜でなる下地膜、その上に導電性膜でなるゲート電極401(第1配線)、その上に正珪酸四エチル(TEOSとも呼ぶ)と酸素と水素を用いてゲート絶縁層402を積層した。(図4(A))
【0103】
その後、ゲート絶縁層402表面上の炭素汚染物の除去を行った。ゲート絶縁膜表面上の炭素汚染物の除去方法としては、実施例1記載の方法1〜4のうち、どれを用いてもよいが、本実施例においては、方法1に従って、炭素の一重結合を少なくともその一部において含んでいる、炭素汚染物を除去するためのプラズマ処置を行う。(図4(B))
【0104】
平行平板型のプラズマ処理装置のアノード側に、ゲート絶縁膜が形成されている基板を配置した。平行平板の電極であるアノードとカソードの電極間隔は、30〜150mmの間で調整した。典型的には70mmで行った。
【0105】
水素ガスと酸素ガスを同量導入させた。本実施例では、チャンバー容積40リットル、処理圧力1Torr、酸素400SCCM、水素400SCCMでレジデンスタイムを約4秒とした。高周波放電にてプラズマを発生するために、高周波の周波数としては、10〜100MHzを用いたが、実施例では20MHzを用いた。印加電力としては、0.1〜2W/cm2 を投入した。本実施例では0.8W/cm2 を投入した。
【0106】
基板温度200〜500℃程度にすると除去能力が増加する。本実施例では、その後にアモルファスシリコン(非晶質珪素膜とも呼ぶ)を形成する際の基板温度を同様にするために、300〜400℃にて行っている。
【0107】
プラズマ処理時間としては、1〜10分間程度である。これは、各種の条件(ガスのレジデンスタイム、高周波数、投入電力、基板温度)によって大きく変わってくるが、あまり時間をかけることは製造プロセスとしては好ましくない。本実施例では2分間行った。
【0108】
炭素の一重結合をすくなくとその一部において含んでいる、ゲート絶縁膜上の炭素汚染物を除去するための工程の後に、非晶質珪素膜を形成する。本実施例は、チャネルエッチ型のボトムゲート構造であるので、非晶質珪素膜の膜厚は、厚く形成しておく。膜厚範囲は100〜600nm(典型的には、200〜300nm)とする。本実施例では200nmとする。
【0109】
なお、本実施例では減圧CVD法により非晶質珪素膜を成膜するが、成膜の際に炭素、酸素、窒素といった不純物の濃度を徹底的に管理することは言うまでもない。
【0110】
その次に、本実施例では、レーザーを用いて非晶質珪素膜を結晶化させた。結晶化させる方法は、実施例1と同様に、特に限定されない。
【0111】
次に、成膜またはドーピングにより高濃度のリンを含むn+ 層(第1導電性膜407)を積層する。このn+ 層の厚さは30〜100nm(代表的には30〜50nm)の範囲で決定する。この場合、n+ 層は後にソース・ドレイン電極の一部として機能する。本実施例では、厚さ30nmのn+ 層を形成した。こうして得られた結晶性珪素膜及びn+ 層のパターニングを行い、アイランドを形成する。403は、ポリシリコンアイランドである。
【0112】
ここで、図面上には図示されないが、露出したゲート絶縁膜の一部をエッチングし、ゲート電極と次に形成する電極との電気的接続をとるためのコンタクトホールを開口する。
【0113】
次に、導電性を有する金属膜を成膜し、パターニングによりソース電極405、ドレイン電極406を形成する。本実施例ではTi(50nm)/Al(200〜300nm)/Ti(50nm)の三層構造からなる積層膜を用いる。また、上述のように、ゲート電極と電気的に接続するための配線も同時に形成されている。
【0114】
ここで、ゲート電極401の真上の領域、即ちソース電極405とドレイン電極406とで挟まれた領域(以下、チャネルエッチ領域と呼ぶ)が後にチャネル形成領域とオフセット領域の長さにより決定される。
【0115】
次に、ソース電極405およびドレイン電極406をマスクとしてドライエッチングを行い、自己整合的にアイランドをエッチングする。この時、本実施例では最終的に10〜100nm(代表的には10〜75nm、好ましくは15〜45nm)の半導体層のみ残す。本実施例では、30nm厚の半導体層を残した。
【0116】
こうして、アイランド403のエッチング(チャネルエッチ工程)が終了したら保護膜408として酸化珪素膜または窒化珪素膜または有機性樹脂膜を形成して、TFTを完成させた。また、この保護膜408は積層膜で構成してもよい。
【0117】
この状態において、チャネルエッチされたアイランド403のうち、ゲート電極の真上に位置する領域はチャネル形成領域となる。また、ゲート電極の端部よりも外側に位置する領域はゲート電極からの電界が及ばずオフセット領域となる。
【0118】
本発明を用いていない場合と比較して、方法1を用いた本実施例2のTFTは、信頼性試験後もその劣化は確認できないぐらいの変化であり良好なTFT特性を有していた。
【0119】
本発明をTFTのゲート絶縁膜形成前に用いて、ゲート絶縁膜と活性層との界面を清浄にすることで、初期特性が高く、信頼性の良いTFTを形成することができた。
【0120】
また、本実施例においては、ゲート絶縁膜形成前に、下地膜及びゲート電極表面の炭素汚染物を除去する本発明の工程を加えて、さらに清浄な(ゲート絶縁膜と活性層との)界面を得る構成としてもよい。加えて、n+ 層形成前に活性層表面の炭素汚染物を除去する本発明の工程を加えて、さらに清浄な(活性層とn+ 層との)界面を得る構成としてもよい。また、下地膜形成前に、炭素汚染物を除去する本発明の工程を加えてもよい。
【0121】
また、実施例1と同様に本実施例においては、ゲート絶縁膜を形成する装置と半導体層を形成する装置を真空を破らずに連続して形成できるインライン型マルチチャンバー、クラスター型マルチチャンバーあるいは成膜室と炭素除去を同室で行うシングルチャンバーまたはロードロックチャンバーを用いれば、炭素除去後に直ちに、半導体層を形成することができるために、さらに清浄な(ゲート絶縁膜と活性層との)界面を得ることができる。
【0122】
〔実施例3〕
本実施例においては、固相成長において、触媒元素を用いて結晶化を行った半導体層を実施例1または実施例2の薄膜トランジスタ(TFTとも呼ぶ)構造に応用して本発明を用いた例を以下に示す。
【0123】
まず、用いる絶縁基板としては、ホウケイ酸ガラス、石英などの可視光に対して透光性の大きいものを用いた。本実施例では、コーニング社のコーニング7059ガラスを用いた。
【0124】
次に、実施例1または実施例2と同様に、基板上に、珪素を主成分とする絶縁膜でなる下地膜、その上に導電性膜でなるゲート電極(第1配線)、その上に正珪酸四エチル(TEOSとも呼ぶ)と酸素と水素を用いてゲート絶縁膜を積層した。
【0125】
その後、ゲート絶縁膜表面上の炭素汚染物の除去を行った。ゲート絶縁膜表面上の炭素汚染物の除去方法としては、実施例1記載の方法1〜4のうち、どれを用いてもよいが、本実施例においては、方法1に従って、炭素の一重結合を少なくともその一部において含んでいる、炭素汚染物を除去するためのプラズマ処置を行った。
【0126】
平行平板型のプラズマ処理装置のアノード側に、ゲート絶縁膜が形成されている基板を配置した。平行平板の電極であるアノードとカソードの電極間隔は、30〜150mmの間で調整した。典型的には70mmで行った。
【0127】
水素ガスと酸素ガスを同量導入させた。本実施例では、チャンバー容積40リットル、処理圧力1Torr、酸素400SCCM、水素400SCCMでレジデンスタイムを約4秒とした。高周波放電にてプラズマを発生するために、高周波の周波数としては、10〜100MHzを用いたが、実施例では20MHzを用いた。印加電力としては、0.1〜2W/cm2 を投入した。本実施例では0.8W/cm2 を投入した。
【0128】
基板温度200〜500℃程度にすると除去能力が増加する。本実施例では、その後にアモルファスシリコン(非晶質珪素膜とも呼ぶ)を形成する際の基板温度を同様にするために、300〜400℃にて行っている。
【0129】
プラズマ処理時間としては、1〜10分間程度である。これは、各種の条件(ガスのレジデンスタイム、高周波数、投入電力、基板温度)によって大きく変わってくるが、あまり時間をかけることは製造プロセスとしては好ましくない。本実施例では2分間行った。
【0130】
炭素の一重結合をすくなくとその一部において含んでいる、ゲート絶縁膜上の炭素汚染物を除去するための工程の後に、アモルファスシリコンを形成する。
【0131】
なお、本実施例では減圧CVD法によりアモルファスシリコンを成膜するが、成膜の際に炭素、酸素、窒素といった不純物の濃度を徹底的に管理することは言うまでもない。
【0132】
本実施例においては、アモルファスシリコンをいわゆる固相成長させて、多結晶化(ポリシリコン化)させる。その方法には、本出願人による特開平6−232059、特開平6−244103、特開平6−244104に記載された発明を用いることで、600℃以下で、固相成長させることができる。固相成長させる前に、アモルファスシリコン中の、水素をある程度取り除いておかなけば、固相成長させるときの加熱によって、水素が急激にアモルファスの中から外にでるため、ひどい場合は、穴があくことがある。そのために、固相成長前に、400〜500℃で0.5〜5時間窒素中での水素出し工程を入れることは有効である。典型的には400℃で1〜2時間、窒素中にて行った。
【0133】
固相成長を行うと、基板が石英のように歪み点が高温のもの以外は、熱のサイクルによって、基板が縮むいわゆるシュリンケージの問題が発生する。このシュリンケージは、事前に一度高温にして、その後のプロセスをその温度以下で行うことによって、ある程度回避することが可能である。つまり、固相成長を行うときにこのシュリンケージの対策も同時に行うことになる。本出願人による特開平6−232059、特開平6−244103、特開平6−244104に記載された発明を用いることで、600℃以下で、固相成長させることができ、例えば500℃による固相成長も可能である。また、この方法を利用しないで固相成長させるためには、600℃で4〜24時間の固相成長時間を必要とする。固相成長が終了して、活性層がアモルファスシリコンからポリシリコンに変化するが、活性層が、ポリシリコンの中に微量のアモルファス成分をもつような場合は、活性層に、レーザを照射してレーザ結晶化させることも有効である。
【0134】
この後、リンを用いたゲッタリング手段(特願平9−65406号)で結晶化に利用した触媒元素を低減させる工程を加えてもよい。また、ハロゲン元素を含む雰囲気中で加熱処理(特願平8−301249号)を行って触媒元素を低減させる工程を加え、さらに良好なTFT特性を得る構成としてもよい。
【0135】
本実施例においては、本出願人による特開平7─74366(特願平6─131416)に記載されている、横方向への結晶成長を用いた活性層を利用した。
【0136】
このようにして得られた結晶性を有する珪素膜を用いて、実施例1または実施例2と同様に薄膜トランジスタ(ボトムゲート型TFT)を完成させた。
【0137】
本発明を利用して、完成したTFTは、移動度が大きく良好なTFT特性を有していた。炭素が下地膜、チャネルストッパー、層間絶縁膜のすべてで、本発明を利用しない場合に比較して大幅に少ないために、TFT特性の向上ならびに、信頼性の向上が可能となった。
【0138】
〔実施例4〕
本実施例においては、上記各実施例における下地膜を形成する前に炭素汚染物除去を行った場合の例を示す。
【0139】
TFTが完成した後に、ゲート電圧をオン方向に大きくしたときに、チャネルの下にチャネルを流れるキャリア、例えばチャネルがNチャネル型であればチャネルを流れるキャリアは電子であり、チャネルがPチャネル型であればチャネルを流れるキャリアはホールであるが、ゲート電圧をオン方向に大きくしていくと、チャネルの下の基板側に、逆型のチャネルのようなものが発生することがある。
【0140】
ゲート電圧を大きくした時のドレイン電流が、本来はチャネルがオン状態になれば、ゲート電圧を大きくしても飽和するが、チャネルの下の基板側に逆型のチャネルが発生するとそのときにドレイン電流が急激に上がり、ゲート電圧に対するドレイン電流が段をもったようになる。いわゆるキンク効果が発生する。本発明を、下地膜を成膜するときに用いることで、キンク効果の発生を防止あるいは減少させる。下地膜の膜が、不純物を含まない、SiOX であればキンク効果の発生は少なくなる。
【0141】
下地膜の成膜で、平行平板プラズマCVD装置を用いて正珪酸四エチル(TEOSとも呼ぶ)と酸素と水素を用いる構成としてもよい。正珪酸四エチルの代わりにOMCTS(Octamethylcyclotetrasiloxane)やHMDS(Hexamethyldisiloxane)などの有機シランを用いることも有効である。
【0142】
基板温度200〜500℃で、典型的には400℃に加熱して、成膜圧力0.1〜2Torrで典型的には1Torrに設定するのが望ましい。プラズマ電源としては5〜50MHzの高周波を用いるが、典型的には20MHzを用いることが好ましい。プラズマ電源の供給電力は、0.1〜2W/cm2 を用いたが、典型的には0.3W/cm2 で行うのが望ましい。正珪酸四エチルと酸素の比率は、正珪酸四エチル:酸素=1:5〜20で典型的には、正珪酸四エチル:酸素=1:5で行うのが望ましい。水素の量は、正珪酸四エチル:水素=1:0.01〜1の範囲で行ったが、典型的には、正珪酸四エチル:水素=1:0.5で行うことが望ましい。下地膜は500〜3000Å成膜したが、典型的には2000Åを成膜することが好ましい。
【0143】
下地膜の成膜は、平行平板プラズマCVD以外にも、他のプラズマCVD法においても、有機シランを用いて酸化膜を形成する場合は、水素ラジカルと水素イオンによって成膜中の炭素を除去することは非常に効果が大きく、どの様なプラズマCVD法においても有効である。
【0144】
また、常圧CVDによって、下地膜を成膜する場合も、触媒法によって水素ラジカルを発生させてそれを成膜中にも用いることで、やはり成膜中の炭素を除去することが可能であり、有機シランを用いた常圧CVD法においても本発明は有効である。常圧CVDを用いた成膜に対して本発明を利用する場合は、水素を水素ラジカルにするために触媒法を用いる構成としてもよい。
【0145】
触媒としては、白金、パラジューム、還元ニッケル、コバルト、チタン、バナジウム、タンタル等の3−d遷移金属またはアルミニウム、ニッケル、白金・珪素、白金・塩素、白金・レニウム、ニッケル・モリブデン、コバルト・モリブデン、等の金属化合物、又は上記遷移金属とアルミナ、シリカゲル等の混合または化合物あるいは、ラネーコバルト、ルテニウム、パラジウム、ニッケル、等あるいはそれらと炭素の混合または化合物が適当であるが、これを粒状、網状または粉末状態で使用する。
【0146】
ただし、低融点で反応性物質の初期吸着速度を著しく高める物質、および物質内に容易に気化し易いナトリウムなどのアルカリ金属を含む物質、例えば銅、タングステン、等は好ましくない。実験によると反応性物質の分解温度以上では触媒に著しい劣化がみられた。触媒の量、密度に関しては反応性気体との有効接触面積に関係するものであり、必要に応じて調整すればよい。
【0147】
水素を加熱した触媒中を通すことで、活性な水素ラジカルを発生させる。酸素はオゾナイザーを通すことで、活性なオゾンを発生させる。基板を加熱した常圧CVD装置において、正珪酸四エチルの入ったタンクを窒素等のキャリアガスでバブリングして、オゾナイザーを通して酸素を導入し、触媒を通して水素を導入する。
【0148】
ガスは拡散機構を有するガスノズルから、全て混合して基板上に供給される。常圧CVDにおいて正珪酸四エチルとオゾンのみで成膜を行う場合に、表面の親水性である場合と疎水性である場合とで、形成される酸化膜に大きな違いがある。疎水性の表面をもつ基板上では、清浄な成膜が可能であるが、親水性をもつ表面では成膜異常や成膜速度の低下などが発生しやすい。
【0149】
水素ラジカルを伴う本発明では、脱炭素効果とともに、基板表面を活性な水素がターミネートすることで疎水性の表面を形成し、成膜異常や成膜速度の低下を防ぐことが可能である。特にN2 キャリアガスの0.01〜0.2倍程度の水素を導入すると効果が大きく、正珪酸四エチルを加熱して直接ガス化した場合は、その0.1〜0.5倍程度が効果が大きい。
【0150】
このようにして、良好な界面(基板と下地膜との)を得る。この下地膜を用いて、実施例1または実施例2と同様に薄膜トランジスタ(ボトムゲート型TFT)を完成させた。
【0151】
本発明を利用して完成したTFTは、界面(基板と下地膜との)が良好なため、初期特性が高く、信頼性のよいTFTを形成することができた。
【0152】
〔実施例5〕
本実施例においては、上記各実施例におけるアイランドを形成した後、炭素汚染物除去を行う場合の例を示す。
【0153】
上記各実施例においては、アイランドの上に、チャネルストッパー、層間絶縁膜等が積層される。このアイランドと接する層とアイランドとの界面も、最終的なTFTの特性に影響を及ぼすために、アイランド形成後のアイランド上のクリーニングが重要になってくる。
【0154】
アイランドの表面を清浄にするため、硫酸:過酸化水素水=1:1を80℃に加熱して、その中に5〜10分間浸して、炭素汚染物をある程度除去し、その後塩酸:過酸化水素水=1:1を80℃に加熱して、その中に5〜10分間浸して、重金属を除去する。このような洗浄は、基板等に、影響を与える場合には、その洗浄を行わない。その後、アイランドの表面から、炭素の一重結合を少なくともその一部において含んでいる、炭素汚染物を除去するために、プラズマ処理装置に基板を配置する。
【0155】
本実施例では、平行平板型のプラズマCVD装置を用い、実施例1の〔方法1〕の条件に従って、アイランド表面の炭素の一重結合を少なくともその一部において含んでいる炭素汚染物を除去する。
【0156】
本実施例での炭素汚染物を除去するための工程の後に、チャネルストッパーを形成した場合を例にとり以下に示す。チャネルストッパーは、正珪酸四エチル(TEOSとも呼ぶ)と酸素と水素を用いて、成膜を行った。基板温度は、200〜500℃で、典型的には300〜400℃で成膜する。成膜圧力0.1〜2Torrで典型的には0.5〜1Torrに設定した。プラズマ電源としては5〜50MHzの高周波を用いるが、典型的には20MHzを用いた。プラズマ電源の供給電力は、0.1〜2W/cm2 を用いたが、典型的には0.3〜0.5W/cm2 で行った。正珪酸四エチルと酸素の比率は、正珪酸四エチル:酸素=1:5〜20で典型的には、正珪酸四エチル:酸素=1:10で行った。水素の量は、正珪酸四エチル:水素=1:0.1〜10の範囲で行ったが、典型的には、正珪酸四エチル:水素=1:5で行った。チャネルストッパーは250〜2000Å成膜したが、典型的には500〜1200Åを成膜した。水素ラジカルと水素イオンによって、成膜中の炭素は、CHX あるいはCOHのような形でガス化して、チャンバーの外へ排気される。工程終了後に、チャネルストッパー中の炭素の量をSIMSで測定したところ、水素を添加しないで成膜をしたチャネルストッパーとしての酸化膜中の、炭素の深さ方向のプロファイルの中で、最も低い値が1×1019cm-3であったのに対して、水素を添加して成膜したチャネルストッパーとしての酸化膜中の、炭素の深さ方向のプロファイルの中で、最も低い値が2×1018〜7×1018cm-3であった。
【0157】
チャネルストッパーを成膜する際に、水素あるいはH2 Oを添加して、成膜しているために、ポリシリコンを用いたTFTでは必須工程とされている水素化をこの工程にて同時に行うこともできる。チャネルストッパーを、正珪酸四エチルと酸素に水素を添加して成膜した酸化膜は、段差被覆性がよく、炭素含有量が少なく、かつプラズマ水素化をも成している。この水素化されたポリシリコンから、水素が抜けないようにするために、その上に、SiNX あるいはSiOX NY などの窒素を含んだ膜を形成して、水素抜けを防ぐことによってあとの工程での水素化をなくすことが可能である。
【0158】
こうして得られたチャネルストッパーを用いて、実施例1と同様に薄膜トランジスタ(ボトムゲート型TFT)を完成させた。
【0159】
本発明を利用して、完成したTFTは、移動度が大きく、また、キンク効果は全く観測されなかった。耐湿性に関しても、150℃ 60%RH に12時間放置した後に、特性の変化は見られなかった。本来このTFTの上にSiNX の保護膜があればさらに耐湿性は向上する。炭素が下地膜、チャネルストッパー、層間絶縁膜のすべてで、本発明を利用しない場合に比較して大幅に少ないために、TFT特性の向上ならびに、信頼性の向上が可能となった。
【0160】
また、本発明は、上記各実施例のTFT構造に限定されないことは言うまでもなく、MOS構造を有している素子を用いた装置全般に適用することができる。例えば、不揮発性半導体記憶装置のメモリトランジスタの製造に本発明を適用することも可能である。
【0161】
〔実施例6〕
本実施例では、上記各実施例1〜5で説明したTFTにおいて、保護膜308(図3(E)参照)、または、408(図4(E)参照)に窒化珪素膜または有機性樹脂膜を用いた場合、保護膜の上にDLC(Diamond Like Corbon )膜を積層する場合の例について説明する。
【0162】
DLCとは、ダイヤモンドの如き物性を示す炭素または炭素を主成分とする硬度の高い材料である。また、i−カーボンとも呼ばれ、sp3 結合を主体として構成されている。
【0163】
ダイヤモンドは室温において最も熱伝導率の高い材料(室温で約10〜20W/cm・k )であり、それと同等の物性を示すDLC膜も高い熱伝導率を示す。本実施例ではその熱伝導率の高さを利用してヒートシンクとして機能させている。
【0164】
また、DLC膜は有機性樹脂膜との密着性に優れているため、保護として有機性樹脂膜を用い、その上にヒートシンクを設ける場合には非常に有効な材料である。
【0165】
なお、DLC膜の成膜手段としてはプラズマCVD法、ECRプラズマCVD法、スパッタ法、イオンビームスパッタ法、イオン化蒸着法等の気相成膜法を用いることができる。
【0166】
また、DLC膜を形成する際の原料ガスとしては炭化水素が用いられる。炭化水素としてはメタン、エタン、プロパン等の飽和炭化水素、エチレン、アセチレン等の不飽和炭化水素が挙げられる。また、炭化水素分子の水素のうち1個若しくは複数個がハロゲン元素に置換したハロゲン化炭化水素を用いても良い。
【0167】
また、炭化水素の他に水素を添加することは有効である。水素を添加するとプラズマ中での水素ラジカルが増加し、膜中の余分な水素を引き抜き、膜質を向上させる効果が期待できる。この時、全ガス流量に対する水素ガス流量の比は30〜90%、好ましくは50〜70%が良い。この比が多すぎると成膜速度が減少し、少なすぎると余分な水素の引き抜き効果がなくなる。
【0168】
さらに、原料ガスを希釈するキャリアガスとしてヘリウムを添加することもできるし、スパッタ法の場合にはスパッタリングガスとしてアルゴンを添加する場合もある。また、特開平6-208721号公報に記載される様に13〜15族の元素を添加することも有効である。
【0169】
また、反応圧力は 5〜1000mTorr 、好ましくは10〜100mTorrが良い。高周波電力は通常13.56MHzを用いる。この時、印加するRF電力は0.01〜1W/cm2、好ましくは0.05〜0.5W/cm2とする。さらに、原料ガスの分解を助長するために2.45GHz のマイクロ波による励起効果を付加したり、その励起空間に対して875 ガウスの磁場を形成し、電子スピン共鳴を利用することも有効である。
【0170】
本実施例ではプラズマCVD装置の反応空間に原料ガスとしてメタンガスを50sccm、水素ガスを50sccmを導入し、成膜圧力は10mTorr 、RF電力は100W、反応空間の温度は室温とする。また、基板バイアスとして 200Vの直流バイアスを加え、プラズマ中の粒子(イオン)が被形成面上に入射する様な電界を形成することで膜質の緻密化と硬度の向上を図っている。
【0171】
また、DLC膜は膜厚が10nm程度でも非常に高い耐摩耗性を持っている。そのため、保護膜およびTFTを機械的な衝撃から保護する効果が得られる。これは、ラビング工程等による摩擦工程に対して非常に効果的である。
【0172】
なお、摩擦係数はDLC膜厚に依存性を有し、DLC膜厚が厚くなる程小さくなる。従って、DLC膜の膜厚は10nm以上あれば良いことになるが、厚すぎると液晶に印加される電界が弱くなるので10〜30nm程度が良い。
【0173】
なお、DLC膜のさらに詳細な成膜方法および成膜装置等については、本発明者らによる特公平3-72711 号公報、同4-27690 号公報、同4-27691 号公報を参考にすると良い。
【0174】
以上の様な構成で得られた構造は、TFTで発生した熱が高い効率で逃がされるので、蓄熱による動作不良を防ぐことができる。特に、プロジェクションタイプの電子機器に用いる液晶表示装置には、この様な耐熱構造を利用した方が好ましい。
【0175】
〔実施例7〕
実施例1〜6に示したTFTを有するアクティブマトリクス基板を用い、液晶表示装置を構成した例を図5に示す。図5は液晶表示装置の本体に相当する部位であり、液晶モジュールとも呼ばれる。
【0176】
図5において、501はアクティブマトリクス基板である。
【0177】
そして、この基板上にシリコン薄膜でもって複数のTFTが形成されている。これらのTFTは基板上に画素マトリクス回路502、ゲイト側駆動回路503、ソース側駆動回路504、ロジック回路505を構成する。そして、その様なアクティブマトリクス基板に対して対向基板506が貼り合わされる。アクティブマトリクス基板と対向基板506との間には液晶層(図示せず)が挟持される。
【0178】
また、図5に示す構成では、アクティブマトリクス基板の側面と対向基板の側面とをある一辺を除いて全て揃えることが望ましい。こうすることで大版基板からの多面取り数を効率良く増やすことができる。また、前述の一辺では、対向基板の一部を除去してアクティブマトリクス基板の一部を露出させ、そこにFPC(フレキシブル・プリント・サーキット)507を取り付ける。ここには必要に応じてICチップ(単結晶シリコン上に形成されたMOSFETで構成される半導体回路)を搭載しても構わない。
【0179】
本実施例の回路を構成するTFTは極めて高い動作速度を有しているため、数百MHz〜数GHzの高周波数で駆動する信号処理回路を画素マトリクス回路と同一の基板上に一体形成することが可能である。即ち、図5に示す液晶モジュールはシステム・オン・パネルを具現化したものである。
【0180】
なお、本実施例では本願発明を液晶表示装置に適用した場合について記載しているが、アクティブマトリクス型EL(エレクトロルミネッセンス)表示装置などを構成することも可能である。また、光電変換層を具備したイメージセンサ等を同一基板上に形成することも可能である。
【0181】
なお、上述の液晶表示装置、EL表示装置及びイメージセンサの様に光学信号を電気信号に変換する、又は電気信号を光学信号に変換する機能を有する装置を電気光学装置と定義する。本願発明は絶縁表面を有する基板上に半導体薄膜を利用して形成しうる電気光学装置ならば全てに適用することができる。
【0182】
〔実施例8〕
本願発明は実施例7に示した様な電気光学装置だけでなく、機能回路を集積化した薄膜集積回路(または半導体回路)を構成することもできる。例えば、マイクロプロセッサ等の演算回路や携帯機器用の高周波回路(MMIC:マイクロウェイブ・モジュール・IC)などを構成することもできる。
【0183】
さらには、薄膜を用いるTFTの利点を生かして三次元構造の半導体回路を構成し、超高密度に集積化されたVLSI回路を構成することも可能である。この様に、本願発明のTFTを用いて非常に機能性に富んだ半導体回路を構成することが可能である。なお、本明細書中において、半導体回路とは半導体特性を利用して電気信号の制御、変換を行う電気回路と定義する。
【0184】
〔実施例9〕
本実施例では、実施例7や実施例8に示された電気光学装置や半導体回路を搭載した電子機器(応用製品)の一例を図6に示す。なお、電子機器とは半導体回路および/または電気光学装置を搭載した製品と定義する。
【0185】
本願発明を適用しうる電子機器としてはビデオカメラ、電子スチルカメラ、プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話、PHS等)などが挙げられる。
【0186】
図6(A)はモバイルコンピュータ(モービルコンピュータ)であり、本体2001、カメラ部2002、受像部2003、操作スイッチ2004、表示装置2005で構成される。本願発明はカメラ部2002、受像部2003、表示装置2005等に適用できる。
【0187】
図6(B)はヘッドマウントディスプレイであり、本体2101、表示装置2102、バンド部2103で構成される。本発明は表示装置2102に適用することができる。
【0188】
図6(C)は携帯電話であり、本体2201、音声出力部2202、音声入力部2203、表示装置2204、操作スイッチ2205、アンテナ2206で構成される。本願発明は音声出力部2202、音声出力部2203、表示装置2204等に適用することができる。
【0189】
図6(D)はビデオカメラであり、本体2301、表示装置2302、音声入力部2303、操作スイッチ2304、バッテリー2305、受像部2306で構成される。本願発明は表示装置2302、音声入力部2303、受像部2306等に適用することができる。
【0190】
図6(E)はリア型プロジェクターであり、本体2401、光源2402、表示装置2403、偏光ビームスプリッタ2404、リフレクター2405、2406、スクリーン2407で構成される。本発明は表示装置2403に適用することができる。
【0191】
図6(F)はフロント型プロジェクターであり、本体2501、光源2502、表示装置2503、光学系2504、スクリーン2505で構成される。本発明は表示装置2503に適用することができる。
【0192】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、電気光学装置や半導体回路を必要とする製品であれば全てに適用できる。
【0193】
【発明の効果】
以上説明してきたように、本発明は、半導体装置製造方法における、炭素汚染物除去に関し、スパッタ損傷の影響を殆ど受けずに炭素の一重結合をも含む全ての炭素汚染による基板表面の汚染を除去することで、半導体界面が特に重要になる、MOS型、MIS型構造の半導体装置の特性ならびに信頼性の向上に大きな効果がある。
【0194】
特に、有機シラン系ソースを用いた酸化膜中の炭素不純物も除去し、薄膜半導体装置のゲート絶縁膜等を良好にすることができるため、特性の向上と信頼性の向上に大きな効果がある。
【図面の簡単な説明】
【図1】 本発明による、基板表面のXPSによる炭素不純物の除去程度をしめすグラフ。
【図2】 従来の技術による、基板表面のXPSによる炭素不純物の除去程度をしめすグラフ。
【図3】 実施例1におけるトランジスタの形成過程の断面を示す図。
【図4】 実施例2におけるトランジスタの形成過程の断面を示す図。
【図5】 液晶モジュールの構成を示す図。
【図6】 電子機器の構成を示す図。
【符号の説明】
300 ガラス基板
301 ゲ─ト電極
302 ゲート絶縁層
303 ポリシリコンアイランド
304 第2の導電性膜
305 ソース電極
306 ドレイン電極
307 第1の導電性膜
308 保護膜
309 エッチングストッパー
400 ガラス基板
401 ゲ─ト電極
402 ゲート絶縁層
403 ポリシリコンアイランド
405 ソース電極
406 ドレイン電極
407 第1の導電性膜
408 保護膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device that provides a clean semiconductor interface by removing the contamination in a semiconductor device manufacturing process that cannot avoid carbon contamination such as a process in a clean room using a hepper filter. Is.
In particular, in a method of manufacturing a thin film transistor (TFT) using a thin film semiconductor such as in a liquid crystal display field, removal of contaminants by carbon at the interface between the gate insulating film and the active layer, and gate insulation formed using an organosilane source. The present invention relates to removal of carbon impurities in a film, and relates to a method for manufacturing a thin film semiconductor device that provides a clean semiconductor interface and a low carbon concentration gate insulating film.
[0002]
[Prior art]
In the manufacturing method of a semiconductor device, removal of contaminants on the surface and prevention of contamination have been established as various methods as an old problem. For removing heavy metals, a method of removing the heavy metal by adding hydrogen peroxide to hydrochloric acid is quite widely known. For removal of physical adsorbates, cleaning using ultrasonic cavitation or cleaning with a brush is often used.
[0003]
In the field of liquid crystal displays, in which a large number of thin film transistors are formed on an insulating substrate, tetraethyl orthosilicate chemical formula Si (OC 2 H Five ) Four (So-called TEOS) is used as a source gas, and so-called step breakage of the thin film transistor wiring is reduced by utilizing the good step coverage. Further, in the field of liquid crystal display using a process of 600 ° C. or lower rather than a high temperature such as a silicon wafer, it is used as a gate oxide film and a base film in addition to the interlayer insulating film.
[0004]
In thin film transistors (also called TFTs) that are applied to liquid crystal displays, etc., tetraethyl orthosilicate is used as the source gas for the base film, gate insulating film, and interlayer insulating film formed on an insulating substrate such as a glass substrate. The film is formed by a thermal CVD method, a plasma CVD method, or the like. However, there is a large amount of carbon remaining, and there remains a problem in the characteristics as an oxide film.
[0005]
For organic substances such as carbon adhering to the surface, cleaning with a solution obtained by adding sulfuric acid to hydrogen peroxide water, dry ashing using ozone or oxygen plasma, and the like are well known. However, the inventors' research has shown that there are more complex situations regarding carbon removal. Speaking of where the contamination of carbon comes from, the photoresist used to form an arbitrary pattern during the photolithography process is a photosensitive organic substance, which also causes carbon contamination.
[0006]
In addition, in the manufacture of semiconductor devices, the thin film process is no longer an essential requirement, and a vacuum device for that is also an essential device, but oil is still used for the vacuum pump for evacuating the vacuum device. Some of them also cause carbon pollution. Other than that, Teflon (PFA), polypropylene (PP), polyvinylidene fluoride (PVDF), trifluoroethylene covalent resin (ECTFE), tetrafluoroethylene covalent resin (ETFE), polyethylene ( There is also contamination from vapor pressure from PE), floor materials in clean rooms, wall material filters, and the like.
[0007]
Dry ashing is performed after the photolithographic process, and immediately before each process, organic substances are removed by using a solution obtained by adding hydrochloric acid to hydrogen peroxide in a 1: 1 ratio by heating to 80 ° C. (hereinafter referred to as wet ashing). It is a conventional method to immediately perform the following processing. It seemed that most organic substances could be removed by dry ashing and wet ashing. However, when carbon contamination on the substrate surface was evaluated by known XPS measurement, only the C—C bond (carbon single bond) was obtained. It was found that it was hardly removed.
[0008]
FIG. 2 shows a substrate surface 21 (dotted line graph in FIG. 2) after photoresist coating, pre-baking, exposure, development, post-baking and resist peeling, and the substrate after dry ashing and wet ashing of the substrate. The surface 22 (solid line graph in FIG. 2) was measured using XPS. As measurement conditions, in order to obtain surface information as much as possible, the angle of the detector was set to 15 °, and an area of 1 mmφ on the substrate surface was measured. The horizontal axis represents the binding energy, the unit is eV, the vertical axis is the intensity of the detector, and the unit is an arbitrary unit.
[0009]
From the graph of FIG. 2, it can be seen that the peak near 284.8 eV increases before and after (solid line) dry ashing and wet ashing, and all other peaks decrease. The peak at 284.8 eV indicates the presence of a C—C single bond.
[0010]
This shows that removing carbon single bonds is very difficult and almost impossible with conventional dry ashing and wet ashing. Since this carbon remains as an impurity on the substrate surface, for example, when an oxide film or the like is formed thereon, carbon remains at the interface with the oxide film, becomes a recombination center at the interface, and causes charge trapping, The electrical characteristics of the semiconductor, such as the mobility of the thin film transistor, are deteriorated, and the bonding state is not stable, so that the interface state is temporally changed and the reliability is lowered by the continuous application of an electric field.
[0011]
In addition, Japanese Patent Application Laid-Open No. 4-177735 by the present applicant describes that plasma hydrogen cleaning of a semiconductor surface is performed by applying a bias to a substrate using 100% hydrogen before film formation by a sputtering apparatus. ing. However, at the time of filing this invention, it was not known that hydrogen radicals had an effect on the carbon single bond. Therefore, a bias was applied to the substrate and the sputtering effect of hydrogen ions was used to apply the effect on the surface of the semiconductor. I was cleaning.
[0012]
Therefore, in order to improve the interface characteristics, it is necessary to balance the effect of removing impurities and damage caused by sputtering, so that the process margin cannot be increased. Therefore, processes that can use this plasma hydrogen cleaning have been limited.
[0013]
Further, not only carbon contamination on the surface but also carbon contamination during film formation using an organic silane source is a serious problem. As a film formation method using tetraethyl orthosilicate, which is often used in the past, as a plasma CVD method, a substrate to be formed is placed in a evacuable chamber having parallel plate electrodes. .
[0014]
At this time, one side of the parallel plate electrode is connected to a high-frequency power source and connected to a so-called cathode. The other electrode is connected to the ground, and the substrate is disposed on the ground side electrode, the so-called anode side. The tetraethyl silicate is heated for liquid at room temperature to increase the vapor pressure and introduced into the chamber, or the carrier gas is bubbled into the tank and introduced into the chamber together with the carrier gas. The tetraethyl orthosilicate decomposed in the plasma is characterized by forming a precursor and fluidly moving on the substrate, thereby forming a film with good step coverage.
[0015]
Precursors moving on the substrate collide with each other, and oxygen ions, oxygen radicals, and ozone formed in the plasma collide with each other to cause a drawing reaction on the surface, where SiO 2 X Form. When a large amount of oxygen is introduced, the drawing reaction from the precursor formed from tetraethyl orthosilicate on the surface is promoted, and the amount of carbon is reduced, but conversely, a film having poor step coverage is obtained.
[0016]
If the amount of oxygen introduced is small, the step coverage is improved, but many bonds of carbon, oxygen, and hydrogen remain, resulting in a highly hygroscopic film. When measured by infrared absorption, 3660 cm -2 A film in which the absorption near the surface increases with time. 3660cm -2 The absorption in the vicinity is mainly absorption due to Si—OH bonds, which indicates that the formed film is hygroscopic.
[0017]
As another film forming method using normal tetraethyl silicate, there is an atmospheric pressure CVD method using ozone and heat. This is because N on a substrate heated to 300-400 ° C. 2 Bubbling a tank of tetraethyl orthosilicate is introduced into the reaction chamber, and oxygen is introduced into the chamber by generating ozone through an ozonizer. In this method, since the step coverage is high and the film forming speed is high, it is also used for an interlayer insulating film or the like that requires multilayer wiring such as a memory such as an LSI or DRAM. Thereafter, so-called flattening is performed by using etch back, SOG (SPIN ON GLASS), CMP (CHEMICAL MECHANICAL POLISHING), or the like.
[0018]
[Problems to be solved by the invention]
Among the contaminants of carbon on the substrate surface in the thin film semiconductor device manufacturing process, especially at various semiconductor formation interfaces by reducing impurities due to carbon single bonds (C-C) that can hardly be removed by conventional wet ashing and dry ashing. Deterioration of electrical characteristics due to impurities caused by carbon, reduction of reliability, etc. are reduced. In particular, carbon contamination at the interface between the active layer semiconductor and the gate insulating film is reduced.
[0019]
In addition, when forming a film using an organic gas such as tetraethyl silicate as the source, improving the step coverage increases the hygroscopicity and carbon content, resulting in lack of reliability and poor semiconductor properties. Was imitating. Also, in order to reduce the carbon content, adding a large amount of oxygen to an organosilane gas such as regular tetraethyl silicate deteriorates the step coverage and causes wiring breakage, resulting in lack of reliability, semiconductors The imperfection of the characteristic was imitated.
[0020]
By using the present invention, it is possible to eliminate the above-described problems, to provide good step coverage, to reduce the carbon content, to reduce moisture absorption, and to increase the deposition rate. By using the present invention, carbon impurities in the semiconductor interface are reduced, and carbon in the gate insulating film formed using an organosilane source is reduced without losing the step coverage. Can do.
[0021]
[Means for Solving the Problems]
The first configuration of the present invention disclosed in this specification is:
There is a gate electrode, a gate insulating film, and a semiconductor layer on an insulating substrate, and the semiconductor layer has a source / drain region in a manufacturing method of a bottom gate type thin film semiconductor device.
A thin film semiconductor device manufacturing method characterized in that carbon contaminants are reduced by active hydrogen on a film forming surface before forming the semiconductor layer.
[0022]
The second configuration of the present invention is as follows.
There is a gate electrode, a gate insulating film, and a semiconductor layer on an insulating substrate, and the semiconductor layer has a source / drain region in a manufacturing method of a bottom gate type thin film semiconductor device.
Before forming the semiconductor layer, the film formation surface has a step of contacting with active oxygen,
A thin film semiconductor device manufacturing method is characterized in that carbon contamination on the film forming surface is reduced by active hydrogen after the step.
[0023]
The third configuration of the present invention is as follows.
There is a gate electrode, a gate insulating film, and a semiconductor layer on an insulating substrate, and the semiconductor layer has a source / drain region in a manufacturing method of a bottom gate type thin film semiconductor device.
Before forming the semiconductor layer, carbon contamination is reduced on the film forming surface by active hydrogen,
A method for manufacturing a thin film semiconductor device, wherein the film forming surface is brought into contact with oxygen activated after the step.
[0024]
The fourth configuration of the present invention is as follows.
There is a gate electrode, a gate insulating film, and a semiconductor layer on an insulating substrate, and the semiconductor layer has a source / drain region in a manufacturing method of a bottom gate type thin film semiconductor device.
A method of manufacturing a thin film semiconductor device, wherein carbon contaminants are reduced by mixing active hydrogen and active oxygen on a film forming surface of the semiconductor layer before forming the semiconductor layer.
[0025]
The fifth configuration of the present invention is as follows.
In a method for manufacturing a bottom gate type thin film semiconductor device having a semiconductor layer, a gate insulating film, and a gate electrode on an insulating substrate and having a source / drain region in the semiconductor layer,
In the gate insulating film forming step,
A method for manufacturing a thin film semiconductor device, comprising forming the gate insulating film with few carbon impurities using at least an organosilane source, active oxygen, and active hydrogen.
[0026]
In the first to fifth configurations, the active hydrogen is generated by a plasma method or a catalyst method.
[0027]
In the first to fifth configurations, after the carbon contamination on the film formation surface of the semiconductor layer is reduced by active hydrogen and / or active oxygen, the film formation surface of the semiconductor layer is not exposed to the atmosphere. ,
A semiconductor layer is formed.
[0028]
In the first to fifth configurations, H 2 After reducing carbon contamination on the film formation surface of the semiconductor layer using O, without exposing the film formation surface of the semiconductor layer to the atmosphere,
A semiconductor layer is formed.
[0029]
In the above structure, the semiconductor layer is crystallized in a lateral direction.
[0030]
In the above structure, the gate electrode is polysilicon.
[0031]
DETAILED DESCRIPTION OF THE INVENTION
The present inventor has found that active hydrogen such as hydrogen radicals or hydrogen ions acts effectively on removing impurities due to C—C single bonds attached to the substrate surface. This was discovered in research for expanding the cleaning process margin using the above-described sputtering effect of hydrogen. The interface is hardly damaged by sputtering, and active hydrogen works effectively to remove carbon impurities, so that a good interface can be produced.
[0032]
In addition, since cleaning by sputtering involves spatter damage, the process margin cannot be increased because it is necessary to balance the effect of removing impurities and damage. However, since active hydrogen is used, there is no sputter damage. Since impurities can be removed, the process margin can be increased. It was also found that hydrogen radicals alone have a sufficient effect, but the removal effect increases when oxygen radicals or active oxygen such as ozone or oxygen ions are added thereto. This is because hydrogen and oxygen radicals react with carbon bonds, and CH. X , CO X , COH and other gases are formed, and as a result, carbon is gasified.
[0033]
In order to generate hydrogen radicals or hydrogen ions, for example, a substrate is placed in a parallel plate electrode type plasma apparatus. At this time, it is better to place the substrate on the anode (anode) side so as not to be damaged by plasma ions, etc. If the substrate can be heated, the effect of the separation will be enhanced by heat. The
[0034]
When heat is applied, the substrate temperature can be set to 900 ° C. or higher if the substrate has a relatively high heat resistance such as quartz or Si wafer. It is effective to use one of these. In addition, when a metal having a low melting point such as Al already exists on a Si wafer or a quartz substrate or when a glass substrate is used, the substrate temperature cannot be so high. It is more convenient to use metal.
[0035]
When hydrogen gas is introduced and high frequency power is applied between the parallel plate electrodes, plasma is generated. In the plasma, highly active neutral hydrogen radicals are generated together with hydrogen ions and electrons. In order to increase the amount of active substances such as radicals or ions, it is useful to increase the high-frequency power, but using microwaves utilizing electron cyclotron resonance can further increase the amount of hydrogen radicals and ions. Is possible. The generated hydrogen radicals and ions reach the substrate surface, where they react with the carbon single bond CC to remove it. The reacted and gasified carbon is exhausted by a pump.
[0036]
The heated hydrogen is also converted into Pd / Al 2 O Three When a catalyst such as Pd / C or Ru / C is touched, hydrogen radicals are generated by the catalytic action, so that the hydrogen radicals are transported to the substrate surface without causing plasma damage, where carbon single bonds are removed. be able to.
[0037]
In order to effectively remove C═C, C—O, C═O, etc. other than the carbon single bond, it is very effective to use oxygen radicals, ozone, or oxygen ions. When oxygen radicals touch carbon bonds, CO X It is possible to gasify in the form of so-called ashing.
[0038]
In order to generate oxygen radicals or active oxygen such as ozone or oxygen ions, a substrate is placed, for example, in a parallel plate electrode type plasma apparatus. At this time, it is better to place the substrate on the anode (anode) side so as not to be damaged by the ions in the plasma. If the substrate can be heated, the heat will be released and the effect will be Be improved.
[0039]
When oxygen gas is introduced and high frequency power is applied between the parallel plate electrodes, plasma is generated. In the plasma, highly active neutral oxygen radicals and ozone are generated together with oxygen ions and electrons. In order to increase the amount of radicals and the like, it is useful to increase the high-frequency power, but it is possible to further increase the amount of oxygen radicals and the like by using a microwave utilizing electron cyclotron resonance. The generated oxygen radicals reach the substrate surface, where they react with carbon bonds and remove them. The gas which has been reacted and gasified is exhausted by a pump.
[0040]
Further, when oxygen gas is irradiated with ultraviolet rays, a large amount of ozone is generated, so that hydrogen radicals can be carried to the substrate surface without causing plasma damage, and carbon heavy bonds can be removed there.
[0041]
It is very effective to use both when removing carbon on the substrate surface with active hydrogen and active oxygen. First, it is possible to remove carbon impurities mainly composed of carbon bonds other than carbon single bonds using active oxygen, and then remove carbon impurities mainly composed of carbon single bonds with active hydrogen. It is also possible to remove active hydrogen and active oxygen at the same time.
[0042]
In order to mix active hydrogen and active oxygen, hydrogen gas and oxygen gas are simultaneously introduced into a parallel plate type plasma apparatus capable of generating plasma or a microwave plasma apparatus using an electron cyclotron, and the plasma is generated there. When generated, hydrogen ions, hydrogen radicals, oxygen ions, oxygen radicals, and ozone are simultaneously generated to remove carbon on the substrate surface, and the removed carbon is exhausted by a vacuum pump.
[0043]
In particular, heated Pd / Al 2 O Three When hydrogen and oxygen are introduced into a treatment chamber that is irradiated with ultraviolet rays, hydrogen generates hydrogen radicals through a catalytic reaction, and oxygen generates ozone through ultraviolet rays. The carbon impurities on the substrate surface can be removed without causing plasma damage to the substrate.
[0044]
In addition to generating active hydrogen and active oxygen using hydrogen and oxygen, 2 O can also be used. For parallel plate type plasma equipment capable of generating plasma and microwave plasma equipment using electron cyclotron, etc. 2 Introduce O.
[0045]
H 2 There are several ways to introduce O. H as an inert gas such as He, Ne, Ar 2 Bubbling the tank with O, so that H 2 O is transported as a gas to the processing chamber. H 2 Heat everything from the tank containing O to the processing chamber, 2 There is also a method in which the vapor pressure of O is increased and the process chamber is bulged in the form of gas.
[0046]
Introduced H 2 O is decomposed by plasma and generates hydrogen ions, hydrogen radicals, oxygen ions, oxygen radicals, and ozone simultaneously. Thereby, carbon impurities on the substrate surface can be removed. The removed carbon is exhausted by a vacuum pump.
[0047]
FIG. 1 is a graph showing the degree of carbon impurity removal by XPS on the substrate surface obtained according to the present invention.
Photoresist coating, pre-baking, exposure, development, post-baking, resist stripping, and then
[0048]
From the graph of FIG. 1, it can be seen that the peaks near 284.8 eV increase before and after dry ashing and
[0049]
The reason why the peak does not become completely zero even when the present invention is used is that the measurement is not in-situ measurement, and after removing the carbon impurity using the present invention, there is a gap between the adhering carbon impurities. It appears to be. However, a significant effect is seen compared to the case where the present invention is not used. By using the present invention, carbon contaminants having a carbon single bond can be reduced.
[0050]
In addition, when an oxide film is formed by plasma CVD using regular tetraethyl silicate, as a method of reducing carbon during film formation, oxygen and tetraethyl silicate were mixed to form a film. It has been found that the use of active hydrogen such as hydrogen radicals and hydrogen ions during film formation is effective. Active hydrogen such as hydrogen radicals and hydrogen ions react with carbon to form CH X And gasifies carbon. In particular, the C—C bond, which is a carbon single bond, is broken and Four It is possible to remove carbon during film formation by gasification as C—OH or the like.
[0051]
Compared with oxygen, hydrogen has a so-called decarbonizing effect on carbon, and since the atoms are small, the sputtering effect of hydrogen ions on the film and the substrate is almost negligible when compared with oxygen. . Therefore, when film formation is performed by plasma CVD with a mixture of normal tetraethyl silicate, oxygen, and hydrogen, the mixing ratio of normal tetraethyl silicate and oxygen is such that the step coverage is good and the productivity is good. And a system in which hydrogen is mixed for decarbonization. The effect is particularly great when an amount of 0.01 to 0.5 times the amount of regular tetraethyl silicate is introduced.
[0052]
As a result, precursors from tetraethyl orthosilicate generated by plasma and oxygen ions, ozone, and oxygen radicals repeat surface reactions related to film formation on the substrate surface, while the precursors change into various types of precursors. An oxide film with good step coverage is formed by flowing on the substrate surface. Thus, as the oxide film is formed by the reaction of the precursor and oxygen ions, ozone, or oxygen radicals, hydrogen ions or hydrogen radicals react with carbon atoms on the substrate surface to gasify the carbon. The gasified carbon is exhausted by a vacuum pump.
[0053]
When using the present invention for film formation using atmospheric pressure CVD, The A catalytic method is used to form hydrogen radicals. Catalysts include platinum, palladium, reduced nickel, cobalt, titanium, Ba 3-d transition metals such as nadium and tantalum or aluminum, nickel, platinum / silicon, platinum / chlorine, platinum / rhenium, nickel / molybdenum, cobalt / molybdenum, etc., or the above transition metals and alumina, silica gel, etc. Mixtures or compounds, or Raney cobalt, ruthenium, palladium, nickel, etc. or a mixture or compound thereof with carbon are suitable, but they are used in a granular, reticulated or powdered state.
[0054]
However, substances that have a low melting point and significantly increase the initial adsorption rate of the reactive substance, and substances containing an alkali metal such as sodium that are easily vaporized in the substance, such as copper and tungsten, are not preferable. According to the experiment, the catalyst was significantly deteriorated above the decomposition temperature of the reactive substance. The amount and density of the catalyst are related to the effective contact area with the reactive gas, and may be adjusted as necessary. Active hydrogen radicals are generated by passing hydrogen through a heated catalyst. Oxygen generates active ozone by passing through an ozonizer.
[0055]
Regarding the generation of hydrogen radicals, in the plasma CVD method, hydrogen radicals are generated by plasma, and in the atmospheric pressure CVD method, they are generated by the catalytic method, but this can be reversed. An active hydrogen radical can be generated in advance by a catalytic method and introduced into a plasma CVD apparatus. An active hydrogen radical can be formed in advance by discharge, and then the gas nozzle of an atmospheric pressure CVD apparatus can be used. It is also possible to mix.
[0056]
In addition, when an oxide film is formed using regular tetraethyl silicate, oxygen is used as a source because active oxygen such as oxygen radicals, oxygen ions, and ozone is used. However, in the present invention, since an active hydrogen radical or hydrogen ion is used, H 2 It is also possible to use O. However, H 2 Since O and tetraethyl silicate are highly reactive, if they are mixed in the pipe before reacting on the substrate, the pipe may be clogged. In plasma CVD, the tetraethyl orthosilicate introduction pipe and H 2 It is preferable to separate the O introduction pipe.
[0057]
Instead of tetraethyl orthosilicate, FSi (OC 2 H Five ) Four By using organosilane containing F, such as, the carbon content is low, and SiO X F-doped SiO with lower dielectric constant X Therefore, it is possible to reduce the lateral capacitance between the wirings formed by the interlayer insulating film. Further, the present invention is very effective for improving the decarbonization and step coverage and securing the film forming speed when using an organic silane system containing carbon as a source.
[0058]
The present invention particularly relates to a bottom gate type thin film transistor (TFT) in which a gate electrode and a gate insulating film are formed and a semiconductor layer is formed thereafter. Basically, a bottom gate type TFT is manufactured by continuous film formation. When performing such continuous film formation, carbon contamination from a vacuum pump using oil is a particular problem. For this reason, the contamination of carbon on the surface of the gate insulating film is severe, and forming a semiconductor layer without removing it causes poor reliability as well as poor transistor characteristics. The present invention is particularly effective in such carbon contamination. Further, it goes without saying that the present invention is effective for general ordinary carbon contamination even when a bottom gate type TFT is manufactured without using continuous film formation.
[0059]
Thus, the bottom gate TFT can be continuously formed, that is, the gate insulating film and the semiconductor layer can be formed without breaking the vacuum. Since the present invention can be manufactured without breaking the vacuum, the bottom-gate TFT has a better interface (between the gate insulating film and the semiconductor layer than the TFT having another structure). ) Can be obtained.
[0060]
In addition, when fabricating an oxide film using an organosilane source on the gate insulating film, it is very important to obtain an oxide film with good step coverage and reduced carbon and a low moisture absorption. It is.
[0061]
[Action]
By using the present invention, carbon impurities that could not be removed by conventional dry ashing or wet ashing can be greatly reduced in the manufacture of semiconductor devices using a MOS structure, and the organosilane source during film formation can be reduced. The carbon impurities in the used oxide film can be greatly reduced. In particular, it is effective in removing impurities and contaminants containing a carbon single bond represented by C—C, so that the interface at the time of stacking of semiconductors is cleaned, and oxidation using an organosilane source is performed. The effect of improving the electrical characteristics and reliability of thin film semiconductor devices by reducing carbon impurities in the film is immeasurable.
[0062]
【Example】
Examples of the present invention will be described below, but the present invention is not limited to these examples.
[Example 1]
FIG. 3 shows a cross section of a process for forming a transistor in the embodiment.
In this embodiment, the present invention is used when a channel stop type bottom-gate thin film transistor is formed.
[0063]
First, a base film made of an insulating film containing silicon as a main component is formed on a glass substrate 300 (or quartz or silicon substrate). A gate electrode 301 (first wiring) made of a conductive film is formed thereon. Here, the first patterning step (gate electrode formation) is performed.
[0064]
The thickness of the gate electrode 301 is preferably 200 to 500 nm. In this embodiment, a Ta film having a thickness of 300 nm is used. As the gate electrode 301, a heat-resistant material (tantalum, tungsten, titanium, chromium, molybdenum, conductive silicon, conductive polysilicon, or the like) that can withstand a temperature of at least about 600 ° C. can be used.
[0065]
Next, a gate insulating layer 302 made of a silicon nitride film, a silicon oxynitride film indicated by SiOxNy or a silicon oxide film (thickness is preferably 10 to 200 nm. In this embodiment, TEOS and oxygen which are organosilanes are used. And a silicon oxynitride film having a thickness of 125 nm is used by plasma CVD. (Fig. 3 (A))
[0066]
After the gate insulating layer is formed, contaminants due to carbon including carbon single bonds remain at least partially on the surface of the gate insulating layer. The present invention is used to remove it. (FIG. 3B) In particular, on the surface of the gate insulating layer above the gate electrode, the most important channel region in terms of TFT characteristics is formed. Therefore, it is important to remove carbon contaminants at the interface between the gate insulating layer and the semiconductor layer (particularly the channel formation region). As a removal method, one of the following methods 1 to 4 was used.
[0067]
As method 1, as a method for performing plasma processing, a substrate on which a gate insulating layer is formed is disposed on the anode side of a parallel plate type plasma processing apparatus. The electrode interval between the anode and the cathode, which are parallel plate electrodes, was adjusted between 30 and 150 mm. Typically, it was performed at 70 mm, but there are few problems if conditions are selected whether it is larger or smaller.
[0068]
As for the gas, a cathode electrode serves as a shower head, from which gas is introduced into the reaction space, and a device such as a diffusion plate is provided in the shower head so that it flows uniformly on the surface of the substrate. The same amount of hydrogen gas and oxygen gas was introduced. Quantitatively, although depending on the size of the processing chamber, the pressure for performing the plasma processing was between 50 mTorr and 10 Torr, and the residence time of the gas was 5 seconds or less. When the residence time exceeds 10 seconds, it was occasionally observed that gasified carbon re-deposited. As much as possible, the removed carbon was reduced to 5 seconds or less in order to exhaust the carbon quickly. If it is less than a second, there is no problem. For example, if a gas of 316 SCCM is flowed at a pressure of 1 Torr in a 40 liter chamber, the residence time will be about 10 seconds.
[0069]
The residence time is the product of the chamber volume and the pressure in the chamber divided by the gas flow rate. To reduce the residence time, the chamber volume and pressure can be reduced or the gas flow rate can be increased. It becomes necessary. In this example, the residence time was about 4 seconds with a chamber volume of 40 liters, a processing pressure of 1 Torr, oxygen of 400 SCCM, and hydrogen of 400 SCCM.
[0070]
The plasma generating means was high frequency discharge. As a high frequency, 10 to 100 MHz was used, but in the example, 20 MHz was used. The applied power is 0.1 to 2 W / cm. 2 Was introduced. Electric power is 0.1W / cm 2 Below this, removal is possible, but it takes too much processing time. 2W / cm 2 Exceeding the temperature causes the electrode to be heated, so that it is necessary to cool the electrode, resulting in an increase in size and cost of the apparatus. In this example, 0.8 W / cm 2 Was introduced.
[0071]
When the substrate is heated, the removal capability increases. Typically, when the substrate temperature is about 200 to 500 ° C., the removal capability increases. However, since there is a sufficient effect even at room temperature to 200 ° C., this embodiment is performed at room temperature. The plasma processing time is about 1 to 10 minutes. This varies greatly depending on various conditions (gas residence time, high frequency, input power, substrate temperature), but taking too much time is not preferable as a manufacturing process. In this example, it was performed for 2 minutes.
[0072]
In addition to generating hydrogen radicals, oxygen radicals, etc. using hydrogen and oxygen, 2 O can also be used. H 2 There are several ways to introduce O. H as an inert gas such as He, Ne, Ar 2 Bubbling the tank with O, so that H 2 O is transported as a gas to the processing chamber. H 2 Heat everything from the tank containing O to the processing chamber, 2 There is also a method in which the vapor pressure of O is increased and the process chamber is bulged in the form of gas.
[0073]
Introduced H 2 O is decomposed by plasma and generates hydrogen ions, hydrogen radicals, oxygen ions, oxygen radicals, and ozone simultaneously. In our experiments, He is used as a carrier gas at 500 to 1000 SCCM. 2 The same effect was observed when bubbling a tank containing O.
[0074]
As a method 2, a substrate on which a gate insulating layer is formed is placed in a microwave plasma processing apparatus using electron cyclotron resonance as a method for performing plasma processing. High-density plasma is generated at the resonance point by microwave 2.45 GHz and magnetic field 875 Gauss. The substrate is arranged so that ions, electrons, and radicals are carried from the resonance point to the substrate by a diffusion magnetic field. As the gas, hydrogen and oxygen were introduced from a position away from the substrate at the electron cyclotron resonance point.
[0075]
The same amount of hydrogen gas and oxygen gas was introduced. Quantitatively, although depending on the size of the processing chamber, the pressure for plasma processing is 1 × 10. -Five ~ 1x10 -3 Since it is between Torr and mostly pressure in the molecular flow region, it is not necessary to consider the gas flow very much. The removed carbon is quickly exhausted because the pressure is low in the molecular flow region.
[0076]
In order to perform the plasma treatment at a low pressure, the gas and the removed product may be exhausted using a turbo molecular pump, a composite turbo molecular pump, a diffusion pump, or the like. As for the flow rate of the gas, a pressure of 1 × 10 10 at which plasma is generated by electron cyclotron resonance rather than the flow rate itself. -Five ~ 1x10 -3 It is necessary to determine the gas flow rate so as to be Torr. In this embodiment, oxygen is 50 SCCM and hydrogen is 150 SCCM. The applied power was 1.0 to 3 KW. In this example, 1.5 kW was used.
[0077]
When the substrate is heated, the removal capability increases. Typically, when the substrate temperature is about 200 to 500 ° C., the removal capability increases. However, there are sufficient effects even at room temperature to 200 ° C. In this embodiment, the substrate temperature is 250 ° C.
[0078]
The plasma processing time is about 1 to 10 minutes. This greatly varies depending on various conditions (gas flow rate, input power, substrate temperature), but taking too much time is not preferable as a manufacturing process. In this example, it was performed for 1 minute.
In addition to generating hydrogen radicals, oxygen radicals, etc. using hydrogen and oxygen, 2 O can also be used. H 2 There are several ways to introduce O. H as an inert gas such as He, Ne, Ar 2 Bubbling the tank with O, so that H 2 O is transported as a gas to the processing chamber. H 2 Heat everything from the tank containing O to the processing chamber, 2 There is also a method in which the vapor pressure of O is increased and the process chamber is bulged in the form of gas. Introduced H 2 O is decomposed by plasma and generates hydrogen ions, hydrogen radicals, oxygen ions, oxygen radicals, and ozone simultaneously. In our experiments, H 2 A tank containing O is heated to 80 ° C., and everything from the tank to the processing chamber is heated at 120 ° C. 2 The same effect was observed when 20-100 SCCM of O was introduced.
[0079]
As Method 3, as a method of performing the treatment by the catalytic method, a substrate on which a gate insulating layer is formed is disposed on the heating zone side of a heat treatment apparatus of a horizontal heating furnace. The catalyst is also located in the heating zone.
[0080]
Catalysts include platinum, palladium, reduced nickel, cobalt, titanium, Ba 3-d transition metals such as nadium and tantalum or aluminum, nickel, platinum / silicon, platinum / chlorine, platinum / rhenium, nickel / molybdenum, cobalt / molybdenum, etc., or the above transition metals and alumina, silica gel, etc. Mixtures or compounds, or Raney cobalt, ruthenium, palladium, nickel, etc., or a mixture or compound thereof with carbon, are suitable, but they are used in a granular, reticulated, cottony or powdered state.
[0081]
However, substances that have a low melting point and significantly increase the initial adsorption rate of the reactive substance, and substances containing an alkali metal such as sodium that are easily vaporized in the substance, such as copper and tungsten, are not preferable. According to the experiment, the catalyst was significantly deteriorated above the decomposition temperature of the reactive substance.
[0082]
The amount and density of the catalyst are related to the effective contact area with the reactive gas, and may be adjusted as necessary. In this example, 10% by weight of palladium mixed with alumina was used as a catalyst with a large surface area. In addition, an ultraviolet irradiation device for generating ozone is provided in front of the heating zone. The gas can flow at a reduced pressure of about normal pressure to about 500 Torr.
[0083]
When hydrogen and oxygen are introduced, first, ozone is generated from the oxygen by ultraviolet irradiation, and hydrogen that touches the catalyst becomes active hydrogen radicals, and the ozone and hydrogen radicals reach the substrate. The appropriate distance between the ultraviolet irradiation and the catalyst and the substrate was about 50 mm to 1 m. This distance can be made to flow uniformly on the surface of the substrate, and the distance between hydrogen radicals and ozone is sufficient.
[0084]
By heating the heating zone to 300 to 700 ° C., hydrogen radicals can be formed by catalytic reaction. When the temperature was set to 700 ° C. or higher, the catalyst was significantly deteriorated. However, since the temperature varies depending on the catalyst used, it is necessary to adjust the temperature depending on the catalyst used. In this embodiment, hydrogen 150 SCCM, oxygen 250 SCCM, and a heating zone temperature of 500 ° C. were used. The time may be about 1 to 30 minutes. In this example, the time was 10 minutes.
[0085]
In addition to generating hydrogen radicals, oxygen radicals, etc. using hydrogen and oxygen, 2 O can also be used. H 2 There are several ways to introduce O. H as an inert gas such as He, Ne, Ar 2 Bubbling the tank with O, so that H 2 O is transported as a gas to the processing chamber. H 2 Heat everything from the tank containing O to the processing chamber, 2 There is also a method in which the vapor pressure of O is increased and the process chamber is bulged in the form of gas. Introduced H 2 O is decomposed by plasma and generates hydrogen ions, hydrogen radicals, oxygen ions, oxygen radicals, and ozone simultaneously. In our experiments, N as the carrier gas 2 H at 50 SCCM 2 The same effect was observed when bubbling a tank containing O.
[0086]
For comparison as Method 4, a substrate having a gate insulating layer was washed with a known sulfuric acid: hydrogen peroxide solution = 1: 1 heated to 80 ° C. for 10 minutes and then subjected to a known plasma dry ashing. Also made.
[0087]
Next, an amorphous silicon film was formed as an active layer on the surface of the gate insulating layer from which the carbon contaminants were removed by the above method. The amorphous silicon has a thickness of about 50 to 3000 mm, and typically has a thickness of 400 to 1000 mm. As a film forming method, a plasma CVD method, a low pressure thermal CVD method, a sputtering method or the like could be used. In this example, a 500-nm film was formed by plasma CVD.
[0088]
Thereafter, amorphous silicon may be used as the active layer as it is, but it is desirable to use a silicon film having high field effect mobility (mobility) and crystallinity. The amorphous silicon may be crystallized by any known method (solid phase growth by heat treatment, etc.). In this embodiment, the amorphous silicon is crystallized by laser to be polycrystallized (polysilicon). I let you. As a laser condition, a so-called excimer laser such as ArF, ArCl, KrF, KrCl, XeF, or XeCl is used as a laser source. As the irradiation energy, the exit energy from the laser body is 400 to 1000 mJ, the laser is processed by an optical system, and the surface of the substrate 301 is 150 to 500 mJ / cm. 2 Irradiate to the extent. The energy is the energy per one time of the laser. The substrate temperature is heated to room temperature to 300 ° C. The repetition frequency of irradiation is about 20 to 100 Hz, the moving speed of the laser on the substrate 301 is 1 to 5 mm / second, and the stage is moved by scanning the beam or placing the substrate 301 on the moving stage. .
[0089]
In this example, a KrF excimer laser is used, and the main body outlet output is 550 to 650 mJ, and 180 to 230 mJ / cm on the substrate. 2 Then, the stage on which the substrate was placed was moved at a speed of 2.0 to 3.0 mm / sec at an irradiation repetition frequency of 35 to 45 HZ.
[0090]
Further, if the hydrogen in the amorphous silicon is not removed to some extent before crystallization, there is a case where a hole is formed in a severe case because hydrogen suddenly goes out of the amorphous by heating. Therefore, it is effective to put a hydrogen desorption step in nitrogen at 400 to 500 ° C. for 0.5 to 5 hours before crystallization. Typically performed at 400 ° C. for 1-2 hours in nitrogen.
[0091]
Then, using a known photolithography method, the resist is patterned to form a mask, and the polysilicon is CF Four + O 2 Etching was performed using dry etching using, and then the resist was stripped using an alkaline stripping solution to form islands. Reference numeral 303 denotes a polysilicon island (made of a crystalline silicon film).
[0092]
Next, a silicon oxide film (preferably with a thickness of 100 to 300 nm, in this embodiment, with a thickness of 150 nm) is formed so as to cover the polysilicon island 303, and then patterned to protect the channel formation region. A channel stopper 309 was formed. (Figure 3 (C))
[0093]
After forming the channel stopper, Al, doped polysilicon, Cr, Ta, or the like is laminated as the first conductive film 307 to be the source / drain region, and the second electrode to be the drain electrode 305 and the source electrode 306 is formed thereon. As the conductive film 304, Al, Ti, Cr, Ta, etc. were continuously laminated. In this embodiment, doped polysilicon obtained by doping amorphous silicon is used as the first conductive film 307. This doping is performed by ion implantation of P by 5 × 10 5. 14 cm -2 The source / drain regions were formed so as to obtain a dose amount of. Implantation is not limited to ion implantation, but by plasma doping X May be injected. In addition, as the second conductive film 304, a laminated film of Ti and Al was used.
[0094]
Thereafter, the resist was patterned by a photolithography process, and these conductive films were etched into a desired shape, so that a source / drain region, a drain electrode 305, and a source electrode 306 were formed. (Fig. 3 (D))
[0095]
Thereafter, a protective film 308 (interlayer insulating film) was formed, and a gate electrode lead-out wiring electrode and source / drain lead-out wiring electrodes were formed to complete an (N-channel) bottom gate type polysilicon thin film transistor. The protective film 408 may be formed of a silicon nitride film, a silicon oxide film, an organic resin film, or a laminated film thereof. (Figure 3 (E))
[0096]
Compared with the case of the method 4 not using the present invention, the TFT of the present example using the present invention in the methods 1 to 3 is a change in which deterioration cannot be confirmed even after the reliability test, which is good. It had TFT characteristics.
[0097]
The present invention forms a gate insulating layer of a TFT. rear As a result, by cleaning the interface between the gate insulating film and the active layer, a TFT having high initial characteristics and high reliability could be formed.
[0098]
Further, in this embodiment, before forming the gate insulating film, the process of the present invention for removing carbon contaminants on the surface of the base film and the gate electrode is added to form a clean interface (gate electrode and gate insulating film). It is good also as a structure to obtain. In addition, the structure of the present invention for removing carbon contaminants on the surface of the active layer before forming the channel stopper may be added to obtain a cleaner interface (the active layer and the channel stopper). Further, the present invention may be used immediately before forming the base film.
[0099]
In this embodiment, the device for forming the gate insulating film and the device for forming the semiconductor layer can be continuously formed without breaking the vacuum. If a single chamber or a load lock chamber used in the same chamber is used, a semiconductor layer can be formed immediately after carbon removal, so that a cleaner interface (a gate insulating film and an active layer) can be obtained.
[0100]
Usually, a TFT having a bottom gate structure is often manufactured by continuous film formation, and some vacuum pumps for the vacuum device still use oil. In particular, the present invention relates to this carbon contaminant. It is effective for removal.
[0101]
[Example 2]
FIG. 4 shows a cross section of a transistor formation process in the embodiment.
In this embodiment, the present invention is used when a channel etch type bottom gate type thin film transistor is formed. The main difference from Example 1 is that no channel stopper is provided.
[0102]
First, as in the first embodiment, a base film made of an insulating film containing silicon as a main component on a glass substrate 400 (or quartz or silicon substrate), and a gate electrode 401 (first wiring) made of a conductive film thereon. ), And a gate insulating layer 402 was stacked thereon using tetraethyl orthosilicate (also referred to as TEOS), oxygen, and hydrogen. (Fig. 4 (A))
[0103]
Thereafter, carbon contaminants on the surface of the gate insulating layer 402 were removed. As a method for removing carbon contaminants on the surface of the gate insulating film, any one of methods 1 to 4 described in Example 1 may be used. In this example, according to Method 1, a single bond of carbon is formed. Plasma treatment for removing carbon contaminants contained in at least a part thereof is performed. (Fig. 4 (B))
[0104]
A substrate on which a gate insulating film is formed is disposed on the anode side of the parallel plate type plasma processing apparatus. The electrode interval between the anode and the cathode, which are parallel plate electrodes, was adjusted between 30 and 150 mm. Typically performed at 70 mm.
[0105]
The same amount of hydrogen gas and oxygen gas was introduced. In this example, the residence time was about 4 seconds with a chamber volume of 40 liters, a processing pressure of 1 Torr, oxygen of 400 SCCM, and hydrogen of 400 SCCM. In order to generate plasma by high frequency discharge, 10 to 100 MHz was used as the frequency of the high frequency, but 20 MHz was used in the examples. The applied power is 0.1 to 2 W / cm. 2 Was introduced. In this example, 0.8 W / cm 2 Was introduced.
[0106]
When the substrate temperature is about 200 to 500 ° C., the removal capability increases. In this embodiment, the temperature is set to 300 to 400 ° C. in order to make the substrate temperature similar when forming amorphous silicon (also referred to as an amorphous silicon film) thereafter.
[0107]
The plasma processing time is about 1 to 10 minutes. This varies greatly depending on various conditions (gas residence time, high frequency, input power, substrate temperature), but taking too much time is not preferable as a manufacturing process. In this example, it was performed for 2 minutes.
[0108]
An amorphous silicon film is formed after the step for removing carbon contaminants on the gate insulating film, including at least a part of carbon single bonds. Since this embodiment has a channel-etched bottom gate structure, the amorphous silicon film is formed thick. The film thickness range is 100 to 600 nm (typically 200 to 300 nm). In this embodiment, the thickness is 200 nm.
[0109]
In this embodiment, an amorphous silicon film is formed by a low pressure CVD method, but it goes without saying that the concentration of impurities such as carbon, oxygen, and nitrogen is thoroughly controlled during the film formation.
[0110]
Next, in this example, the amorphous silicon film was crystallized using a laser. The method for crystallization is not particularly limited as in Example 1.
[0111]
Next, n containing a high concentration of phosphorus is formed by film formation or doping. + A layer (first conductive film 407) is stacked. This n + The thickness of the layer is determined in the range of 30 to 100 nm (typically 30 to 50 nm). In this case, n + The layer later functions as part of the source / drain electrodes. In this example, n having a thickness of 30 nm is used. + A layer was formed. The crystalline silicon film thus obtained and n + Layer patterning is performed to form islands. Reference numeral 403 denotes a polysilicon island.
[0112]
Here, although not shown in the drawing, a part of the exposed gate insulating film is etched to open a contact hole for electrical connection between the gate electrode and the electrode to be formed next.
[0113]
Next, a conductive metal film is formed, and a source electrode 405 and a drain electrode 406 are formed by patterning. In this embodiment, a laminated film having a three-layer structure of Ti (50 nm) / Al (200 to 300 nm) / Ti (50 nm) is used. Further, as described above, a wiring for electrically connecting to the gate electrode is also formed at the same time.
[0114]
Here, a region immediately above the gate electrode 401, that is, a region sandwiched between the source electrode 405 and the drain electrode 406 (hereinafter referred to as a channel etch region) is determined later by the lengths of the channel formation region and the offset region. .
[0115]
Next, dry etching is performed using the source electrode 405 and the drain electrode 406 as masks, and the island is etched in a self-aligning manner. At this time, only the semiconductor layer of 10 to 100 nm (typically 10 to 75 nm, preferably 15 to 45 nm) is left in this embodiment. In this example, a semiconductor layer having a thickness of 30 nm was left.
[0116]
Thus, when the etching of the island 403 (channel etch process) was completed, a silicon oxide film, a silicon nitride film, or an organic resin film was formed as the protective film 408, and the TFT was completed. Further, the protective film 408 may be a laminated film.
[0117]
In this state, a region located immediately above the gate electrode in the channel-etched island 403 becomes a channel formation region. In addition, a region located outside the end portion of the gate electrode becomes an offset region because an electric field from the gate electrode does not reach.
[0118]
Compared with the case where the present invention was not used, the TFT of Example 2 using the method 1 had such a change that its deterioration could not be confirmed even after the reliability test and had good TFT characteristics.
[0119]
By using the present invention before forming the gate insulating film of the TFT and cleaning the interface between the gate insulating film and the active layer, a TFT having high initial characteristics and high reliability could be formed.
[0120]
Further, in this embodiment, before the formation of the gate insulating film, the process of the present invention for removing carbon contaminants on the surface of the base film and the gate electrode is added to further clean the interface (gate insulating film and active layer). It is good also as a structure which obtains. In addition, n + The process of the present invention for removing carbon contaminants on the surface of the active layer before the layer formation is added to further clean (active layer and n + It is good also as a structure which obtains an interface). Moreover, you may add the process of this invention which removes a carbon contaminant before base film formation.
[0121]
Further, as in the first embodiment, in this embodiment, the device for forming the gate insulating film and the device for forming the semiconductor layer can be continuously formed without breaking a vacuum, an in-line type multi-chamber, a cluster type multi-chamber, or a composition If a single chamber or load lock chamber that performs carbon removal in the same room as the film chamber is used, a semiconductor layer can be formed immediately after carbon removal. Therefore, an even cleaner interface (gate insulating film and active layer) can be formed. Obtainable.
[0122]
Example 3
In this example, an example in which the present invention is applied to a thin film transistor (also referred to as TFT) structure of Example 1 or Example 2 is applied to a semiconductor layer crystallized using a catalytic element in solid phase growth. It is shown below.
[0123]
First, as the insulating substrate to be used, a substrate having high translucency with respect to visible light such as borosilicate glass or quartz was used. In this example, Corning 7059 glass from Corning was used.
[0124]
Next, as in Example 1 or Example 2, a base film made of an insulating film containing silicon as a main component, a gate electrode (first wiring) made of a conductive film on the substrate, and a gate electrode (first wiring) thereon A gate insulating film was stacked using regular tetraethyl silicate (also referred to as TEOS), oxygen, and hydrogen.
[0125]
Thereafter, carbon contaminants on the surface of the gate insulating film were removed. As a method for removing carbon contaminants on the surface of the gate insulating film, any one of methods 1 to 4 described in Example 1 may be used. In this example, according to Method 1, a single bond of carbon is formed. A plasma treatment was performed to remove carbon contaminants contained in at least a part thereof.
[0126]
A substrate on which a gate insulating film is formed is disposed on the anode side of the parallel plate type plasma processing apparatus. The electrode interval between the anode and the cathode, which are parallel plate electrodes, was adjusted between 30 and 150 mm. Typically performed at 70 mm.
[0127]
The same amount of hydrogen gas and oxygen gas was introduced. In this example, the residence time was about 4 seconds with a chamber volume of 40 liters, a processing pressure of 1 Torr, oxygen of 400 SCCM, and hydrogen of 400 SCCM. In order to generate plasma by high frequency discharge, 10 to 100 MHz was used as the frequency of the high frequency, but 20 MHz was used in the examples. The applied power is 0.1 to 2 W / cm. 2 Was introduced. In this example, 0.8 W / cm 2 Was introduced.
[0128]
When the substrate temperature is about 200 to 500 ° C., the removal capability increases. In this embodiment, the temperature is set to 300 to 400 ° C. in order to make the substrate temperature similar when forming amorphous silicon (also referred to as an amorphous silicon film) thereafter.
[0129]
The plasma processing time is about 1 to 10 minutes. This varies greatly depending on various conditions (gas residence time, high frequency, input power, substrate temperature), but taking too much time is not preferable as a manufacturing process. In this example, it was performed for 2 minutes.
[0130]
Amorphous silicon is formed after the step for removing carbon contaminants on the gate insulating film, including at least a part of carbon single bonds.
[0131]
In this embodiment, amorphous silicon is formed by a low pressure CVD method, but it goes without saying that the concentration of impurities such as carbon, oxygen, and nitrogen is thoroughly controlled during the film formation.
[0132]
In this embodiment, amorphous silicon is so-called solid phase grown to be polycrystallized (polysiliconized). In this method, solid phase growth can be performed at 600 ° C. or lower by using the inventions described in Japanese Patent Application Laid-Open Nos. 6-232059, 6-244103, and 6-244104 by the present applicant. If the hydrogen in the amorphous silicon is not removed to some extent before the solid phase growth, the hydrogen will be suddenly removed from the amorphous state by heating during solid phase growth. There are occasions. Therefore, it is effective to put a hydrogen desorption step in nitrogen at 400 to 500 ° C. for 0.5 to 5 hours before solid phase growth. Typically performed at 400 ° C. for 1-2 hours in nitrogen.
[0133]
When solid-phase growth is performed, a problem of so-called shrinkage occurs in which the substrate shrinks due to a heat cycle, except that the substrate has a high strain point such as quartz. This shrinkage can be avoided to some extent by raising the temperature once in advance and performing the subsequent processes below that temperature. In other words, this shrinkage countermeasure is taken at the same time when solid phase growth is performed. By using the invention described in JP-A-6-232059, JP-A-6-244103, and JP-A-6-244104 by the present applicant, solid phase growth can be performed at 600 ° C. or lower. Growth is also possible. In order to perform solid phase growth without using this method, a solid phase growth time of 4 to 24 hours at 600 ° C. is required. After the solid phase growth is completed, the active layer changes from amorphous silicon to polysilicon. If the active layer has a small amount of amorphous component in the polysilicon, the active layer is irradiated with a laser. Laser crystallization is also effective.
[0134]
Thereafter, a step of reducing the catalytic element used for crystallization by a gettering means using phosphorus (Japanese Patent Application No. 9-65406) may be added. In addition, a process for reducing the catalytic element by performing heat treatment (Japanese Patent Application No. Hei 8-301249) in an atmosphere containing a halogen element may be used to obtain better TFT characteristics.
[0135]
In this embodiment, an active layer using crystal growth in the lateral direction described in Japanese Patent Application Laid-Open No. 7-74366 (Japanese Patent Application No. 6-131416) by the applicant is used.
[0136]
Using the crystalline silicon film thus obtained, a thin film transistor (bottom gate TFT) was completed in the same manner as in Example 1 or Example 2.
[0137]
A completed TFT using the present invention has high mobility and good TFT characteristics. Since all of the base film, the channel stopper, and the interlayer insulating film are significantly less in carbon than in the case where the present invention is not used, it is possible to improve TFT characteristics and reliability.
[0138]
Example 4
In this embodiment, an example is shown in which carbon contaminants are removed before forming the base film in each of the above embodiments.
[0139]
After the TFT is completed, when the gate voltage is increased in the ON direction, carriers flowing under the channel, for example, if the channel is an N-channel type, the carriers flowing through the channel are electrons, and the channel is a P-channel type. If so, the carrier flowing through the channel is a hole. However, when the gate voltage is increased in the ON direction, a reverse channel may occur on the substrate side under the channel.
[0140]
When the channel is turned on, the drain current when the gate voltage is increased is saturated even if the gate voltage is increased. However, when a reverse channel is generated on the substrate side below the channel, the drain current is The current rises rapidly, and the drain current with respect to the gate voltage has a stage. A so-called kink effect occurs. By using the present invention when forming the base film, the occurrence of the kink effect is prevented or reduced. The underlayer film does not contain impurities, SiO X If so, the occurrence of the kink effect is reduced.
[0141]
The base film may be formed by using tetraethyl silicate (also referred to as TEOS), oxygen, and hydrogen using a parallel plate plasma CVD apparatus. It is also effective to use organic silanes such as OMCTS (Octamethylcyclotetrasiloxane) and HMDS (Hexamethyldisiloxane) instead of regular tetraethyl silicate.
[0142]
It is desirable that the substrate temperature is 200 to 500 ° C., typically 400 ° C., and the film forming pressure is 0.1 to 2 Torr and typically 1 Torr. A high frequency of 5 to 50 MHz is used as the plasma power source, but typically 20 MHz is preferable. The plasma power supply power is 0.1-2 W / cm 2 Typically 0.3 W / cm 2 It is desirable to do in. The ratio of normal tetraethyl silicate to oxygen is preferably normal tetraethyl silicate: oxygen = 1: 5 to 20 and is typically tetraethyl silicate: oxygen = 1: 5. The amount of hydrogen was within a range of normal tetraethyl silicate: hydrogen = 1: 0.01 to 1, but it is typically desirable to carry out normal tetraethyl silicate: hydrogen = 1: 0.5. The base film is formed in a thickness of 500 to 3000 mm, but typically 2000 mm is preferably formed.
[0143]
In addition to the parallel plate plasma CVD, the base film is formed by other plasma CVD methods. When forming an oxide film using organosilane, carbon in the film is removed by hydrogen radicals and hydrogen ions. This is very effective and is effective in any plasma CVD method.
[0144]
In addition, even when the base film is formed by atmospheric pressure CVD, it is possible to remove carbon during film formation by generating hydrogen radicals by the catalytic method and using them during film formation. The present invention is also effective in the atmospheric pressure CVD method using organosilane. When the present invention is used for film formation using atmospheric pressure CVD, a catalyst method may be used to convert hydrogen into hydrogen radicals.
[0145]
Catalysts include platinum, palladium, reduced nickel, cobalt, titanium, Ba 3-d transition metals such as nadium and tantalum or aluminum, nickel, platinum / silicon, platinum / chlorine, platinum / rhenium, nickel / molybdenum, cobalt / molybdenum, etc., or the above transition metals and alumina, silica gel, etc. Mixtures or compounds, or Raney cobalt, ruthenium, palladium, nickel, etc. or a mixture or compound thereof with carbon are suitable, but they are used in a granular, reticulated or powdered state.
[0146]
However, substances that have a low melting point and significantly increase the initial adsorption rate of the reactive substance, and substances containing an alkali metal such as sodium that are easily vaporized in the substance, such as copper and tungsten, are not preferable. According to the experiment, the catalyst was significantly deteriorated above the decomposition temperature of the reactive substance. The amount and density of the catalyst are related to the effective contact area with the reactive gas, and may be adjusted as necessary.
[0147]
Active hydrogen radicals are generated by passing hydrogen through a heated catalyst. Oxygen generates active ozone by passing through an ozonizer. In an atmospheric pressure CVD apparatus in which the substrate is heated, a tank containing normal tetraethyl silicate is bubbled with a carrier gas such as nitrogen, oxygen is introduced through an ozonizer, and hydrogen is introduced through a catalyst.
[0148]
All gases are mixed and supplied onto the substrate from a gas nozzle having a diffusion mechanism. When film formation is performed only with normal tetraethyl silicate and ozone in atmospheric pressure CVD, there is a great difference in the oxide film formed between the case where the surface is hydrophilic and the case where it is hydrophobic. A clean film can be formed on a substrate having a hydrophobic surface, but an abnormal film formation or a decrease in film formation speed tends to occur on a hydrophilic surface.
[0149]
In the present invention involving hydrogen radicals, it is possible to form a hydrophobic surface by terminating active hydrogen on the substrate surface together with the decarbonizing effect, and to prevent abnormal film formation and decrease in film formation rate. Especially N 2 When hydrogen is introduced in an amount of about 0.01 to 0.2 times that of the carrier gas, the effect is great, and when direct tetraethyl silicate is heated and directly gasified, the effect is about 0.1 to 0.5 times that of the carrier gas. .
[0150]
In this way, a good interface (between the substrate and the base film) is obtained. Using this base film, a thin film transistor (bottom gate type TFT) was completed in the same manner as in Example 1 or Example 2.
[0151]
Since the TFT completed using the present invention has a good interface (between the substrate and the base film), a TFT having high initial characteristics and high reliability could be formed.
[0152]
Example 5
In this embodiment, an example is shown in which carbon contaminants are removed after the islands in the above embodiments are formed.
[0153]
In each of the above embodiments, a channel stopper, an interlayer insulating film, and the like are laminated on the island. Since the interface between the island and the layer in contact with the island also affects the final TFT characteristics, cleaning on the island after the island formation is important.
[0154]
In order to clean the surface of the island, sulfuric acid: hydrogen peroxide solution = 1: 1 is heated to 80 ° C. and immersed in it for 5 to 10 minutes to remove carbon contamination to some extent, and then hydrochloric acid: peroxidation Hydrogen water = 1: 1 is heated to 80 ° C. and immersed in it for 5 to 10 minutes to remove heavy metals. Such cleaning is not performed if it affects the substrate or the like. Thereafter, a substrate is placed in the plasma processing apparatus to remove carbon contaminants containing at least part of the carbon single bonds from the surface of the island.
[0155]
In this embodiment, a parallel plate type plasma CVD apparatus is used to remove carbon contaminants containing at least part of carbon single bonds on the island surface in accordance with the conditions of [Method 1] of Embodiment 1.
[0156]
An example in which a channel stopper is formed after the step for removing carbon contaminants in this embodiment will be described below. The channel stopper was formed using normal tetraethyl silicate (also referred to as TEOS), oxygen, and hydrogen. The substrate temperature is 200 to 500 ° C., typically 300 to 400 ° C. The film formation pressure was set to 0.1 to 2 Torr, and typically 0.5 to 1 Torr. A high frequency of 5 to 50 MHz is used as the plasma power source, but typically 20 MHz is used. The plasma power supply power is 0.1-2 W / cm 2 But typically 0.3-0.5 W / cm 2 I went there. The ratio of normal tetraethyl silicate to oxygen was normal tetraethyl silicate: oxygen = 1: 5 to 20, typically, normal tetraethyl silicate: oxygen = 1: 10. The amount of hydrogen was in the range of normal tetraethyl silicate: hydrogen = 1: 0.1 to 10, but typically, normal tetraethyl silicate: hydrogen = 1: 5. The channel stopper was formed in a thickness of 250 to 2000 mm, but typically a thickness of 500 to 1200 mm was formed. Due to the hydrogen radicals and hydrogen ions, the carbon being deposited becomes CH X Alternatively, it is gasified in the form of COH and exhausted out of the chamber. After completion of the process, the amount of carbon in the channel stopper was measured by SIMS. The lowest value in the profile in the depth direction of carbon in the oxide film as the channel stopper formed without adding hydrogen. Is 1 × 10 19 cm -3 In contrast, the lowest value in the profile in the depth direction of carbon in the oxide film as a channel stopper formed by adding hydrogen was 2 × 10 18 ~ 7 × 10 18 cm -3 Met.
[0157]
When forming a channel stopper, hydrogen or H 2 Since the film is formed by adding O, hydrogenation, which is an essential process in a TFT using polysilicon, can be simultaneously performed in this process. An oxide film in which channel stoppers are formed by adding hydrogen to regular tetraethyl silicate and oxygen has good step coverage, low carbon content, and plasma hydrogenation. In order to prevent hydrogen from escaping from this hydrogenated polysilicon, SiN is further formed thereon. X Or SiO X N Y It is possible to eliminate hydrogenation in a later step by forming a film containing nitrogen, such as by preventing hydrogen desorption.
[0158]
Using the channel stopper thus obtained, a thin film transistor (bottom gate type TFT) was completed in the same manner as in Example 1.
[0159]
The completed TFT using the present invention has high mobility, and no kink effect was observed. As for moisture resistance, no change in characteristics was observed after standing at 150 ° C. and 60% RH for 12 hours. Originally on this TFT, SiN X With this protective film, the moisture resistance is further improved. Since all of the base film, the channel stopper, and the interlayer insulating film are significantly less in carbon than in the case where the present invention is not used, it is possible to improve TFT characteristics and reliability.
[0160]
Further, it goes without saying that the present invention is not limited to the TFT structure of each of the above embodiments, and can be applied to all devices using an element having a MOS structure. For example, the present invention can be applied to the manufacture of a memory transistor of a nonvolatile semiconductor memory device.
[0161]
Example 6
In this embodiment, in the TFT described in each of the first to fifth embodiments, a protective film 308 (see FIG. 3E) or 408 (see FIG. 4E) is provided with a silicon nitride film or an organic resin film. An example in which a DLC (Diamond Like Corbon) film is laminated on a protective film will be described.
[0162]
DLC is carbon having a physical property such as diamond or a material having high hardness mainly composed of carbon. Also called i-carbon, sp Three It is composed mainly of bonds.
[0163]
Diamond is a material having the highest thermal conductivity at room temperature (about 10 to 20 W / cm · k at room temperature), and a DLC film having the same physical properties also shows a high thermal conductivity. In this embodiment, the high heat conductivity is used to function as a heat sink.
[0164]
In addition, since the DLC film is excellent in adhesion to the organic resin film, it is a very effective material when an organic resin film is used as a protection and a heat sink is provided thereon.
[0165]
As a DLC film forming means, a gas phase film forming method such as a plasma CVD method, an ECR plasma CVD method, a sputtering method, an ion beam sputtering method, or an ionized vapor deposition method can be used.
[0166]
Further, hydrocarbon is used as a source gas for forming the DLC film. Examples of the hydrocarbon include saturated hydrocarbons such as methane, ethane, and propane, and unsaturated hydrocarbons such as ethylene and acetylene. Alternatively, a halogenated hydrocarbon in which one or a plurality of hydrogen atoms in a hydrocarbon molecule is substituted with a halogen element may be used.
[0167]
In addition to hydrocarbons, it is effective to add hydrogen. When hydrogen is added, hydrogen radicals in the plasma increase, and the effect of improving the film quality by extracting excess hydrogen in the film can be expected. At this time, the ratio of the hydrogen gas flow rate to the total gas flow rate is 30 to 90%, preferably 50 to 70%. If this ratio is too large, the film formation rate decreases, and if it is too small, the effect of extracting excess hydrogen is lost.
[0168]
Furthermore, helium can be added as a carrier gas for diluting the source gas, and argon can be added as a sputtering gas in the case of sputtering. It is also effective to add a group 13-15 element as described in JP-A-6-208721.
[0169]
The reaction pressure is 5 to 1000 mTorr, preferably 10 to 100 mTorr. High frequency power is normally 13.56MHz. At this time, the applied RF power is 0.01 to 1 W / cm. 2 , Preferably 0.05-0.5W / cm 2 And In addition, it is effective to add an excitation effect by microwave of 2.45 GHz to promote decomposition of the source gas, or to form an 875 Gauss magnetic field in the excitation space and use electron spin resonance.
[0170]
In this embodiment, 50 sccm of methane gas and 50 sccm of hydrogen gas are introduced into the reaction space of the plasma CVD apparatus, the deposition pressure is 10 mTorr, the RF power is 100 W, and the temperature of the reaction space is room temperature. Further, a DC bias of 200 V is applied as a substrate bias, and an electric field is formed so that particles (ions) in the plasma are incident on the surface to be formed, thereby improving the film quality and improving the hardness.
[0171]
The DLC film has very high wear resistance even when the film thickness is about 10 nm. Therefore, an effect of protecting the protective film and the TFT from mechanical impact can be obtained. This is very effective for a friction process such as a rubbing process.
[0172]
The friction coefficient depends on the DLC film thickness, and becomes smaller as the DLC film thickness increases. Accordingly, it is sufficient that the DLC film has a thickness of 10 nm or more, but if it is too thick, the electric field applied to the liquid crystal becomes weak, so about 10 to 30 nm is preferable.
[0173]
For further details of the DLC film forming method, film forming apparatus, and the like, it is preferable to refer to Japanese Patent Publication Nos. 3-72711, 4-27690, and 4-27191 by the present inventors. .
[0174]
In the structure obtained with the above-described structure, heat generated in the TFT is released with high efficiency, so that malfunction due to heat storage can be prevented. In particular, it is preferable to use such a heat-resistant structure for a liquid crystal display device used in a projection type electronic device.
[0175]
Example 7
FIG. 5 shows an example in which a liquid crystal display device is configured using the active matrix substrate having the TFT shown in Examples 1 to 6. FIG. 5 shows a portion corresponding to the main body of the liquid crystal display device, which is also called a liquid crystal module.
[0176]
In FIG. 5, reference numeral 501 denotes an active matrix substrate.
[0177]
A plurality of TFTs are formed on the substrate with a silicon thin film. These TFTs constitute a
[0178]
In the configuration shown in FIG. 5, it is desirable that the side surfaces of the active matrix substrate and the side surface of the counter substrate are all aligned except for one side. By doing so, the number of multiple chamfers from the large substrate can be increased efficiently. On the one side, a part of the counter substrate is removed to expose a part of the active matrix substrate, and an FPC (flexible printed circuit) 507 is attached thereto. Here, an IC chip (semiconductor circuit composed of MOSFETs formed on single crystal silicon) may be mounted as necessary.
[0179]
Since the TFT constituting the circuit of this embodiment has an extremely high operation speed, a signal processing circuit driven at a high frequency of several hundred MHz to several GHz is integrally formed on the same substrate as the pixel matrix circuit. Is possible. That is, the liquid crystal module shown in FIG. 5 embodies a system-on-panel.
[0180]
Although the present embodiment describes the case where the present invention is applied to a liquid crystal display device, an active matrix EL (electroluminescence) display device or the like can also be configured. Further, an image sensor or the like provided with a photoelectric conversion layer can be formed over the same substrate.
[0181]
Note that a device having a function of converting an optical signal into an electric signal or converting an electric signal into an optical signal, such as the above-described liquid crystal display device, EL display device, and image sensor, is defined as an electro-optical device. The present invention can be applied to all electro-optical devices that can be formed using a semiconductor thin film on a substrate having an insulating surface.
[0182]
Example 8
The present invention can constitute not only an electro-optical device as shown in the seventh embodiment but also a thin film integrated circuit (or a semiconductor circuit) in which functional circuits are integrated. For example, an arithmetic circuit such as a microprocessor or a high-frequency circuit (MMIC: microwave module module IC) for portable devices can be configured.
[0183]
Furthermore, it is possible to construct a three-dimensional semiconductor circuit by taking advantage of thin film TFTs, and to construct a VLSI circuit integrated at an ultra-high density. As described above, it is possible to constitute a semiconductor circuit having a very high functionality by using the TFT of the present invention. Note that in this specification, a semiconductor circuit is defined as an electric circuit that controls and converts an electric signal using semiconductor characteristics.
[0184]
Example 9
In this embodiment, an example of an electronic device (applied product) on which the electro-optical device or the semiconductor circuit shown in Embodiment 7 or Embodiment 8 is mounted is shown in FIG. An electronic device is defined as a product on which a semiconductor circuit and / or an electro-optical device is mounted.
[0185]
Electronic devices to which the present invention can be applied include video cameras, electronic still cameras, projectors, head mounted displays, car navigation systems, personal computers, personal digital assistants (mobile computers, mobile phones, PHS, etc.) and the like.
[0186]
FIG. 6A illustrates a mobile computer, which includes a
[0187]
FIG. 6B illustrates a head-mounted display, which includes a
[0188]
FIG. 6C illustrates a mobile phone, which includes a
[0189]
FIG. 6D illustrates a video camera which includes a main body 2301, a display device 2302, an
[0190]
FIG. 6E illustrates a rear projector, which includes a
[0191]
FIG. 6F illustrates a front type projector which includes a
[0192]
As described above, the application range of the present invention is extremely wide and can be applied to electronic devices in various fields. Further, the present invention can be applied to any product that requires an electro-optical device or a semiconductor circuit.
[0193]
【The invention's effect】
As described above, the present invention relates to the removal of carbon contaminants in a semiconductor device manufacturing method, and removes contamination of the substrate surface due to all carbon contamination including carbon single bonds without being affected by sputter damage. By doing so, there is a great effect in improving the characteristics and reliability of a semiconductor device having a MOS type or MIS type structure in which the semiconductor interface is particularly important.
[0194]
In particular, carbon impurities in an oxide film using an organosilane source can also be removed, and a gate insulating film of a thin film semiconductor device can be improved, which has a great effect on improvement in characteristics and reliability.
[Brief description of the drawings]
FIG. 1 is a graph showing the degree of carbon impurity removal by XPS on a substrate surface according to the present invention.
FIG. 2 is a graph showing the degree of removal of carbon impurities by XPS on a substrate surface according to a conventional technique.
3 is a cross-sectional view of a transistor formation process in Example 1. FIG.
4 is a cross-sectional view showing a process for forming a transistor in Embodiment 2. FIG.
FIG. 5 is a diagram showing a configuration of a liquid crystal module.
FIG 6 illustrates a structure of an electronic device.
[Explanation of symbols]
300 glass substrate
301 Gate electrode
302 Gate insulation layer
303 Polysilicon Island
304 Second conductive film
305 Source electrode
306 Drain electrode
307 First conductive film
308 Protective film
309 Etching stopper
400 glass substrate
401 Gate electrode
402 Gate insulation layer
403 Polysilicon Island
405 Source electrode
406 Drain electrode
407 First conductive film
408 Protective film
Claims (15)
前記ゲート電極を覆って、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、半導体膜を形成する工程と、を有し、
前記ゲート絶縁膜を形成する工程の前に、酸素ガス及び水素ガスが導入された反応空間において、第1のプラズマ処理によって前記ゲート電極表面の炭素汚染物を除去する工程と、
前記半導体膜を形成する工程の前に、前記酸素ガス及び水素ガスが導入された反応空間において、第2のプラズマ処理によって前記ゲート絶縁膜表面の炭素汚染物を除去する工程と、を有することを特徴とする半導体装置の作製方法。Forming a gate electrode on an insulating substrate;
Covering the gate electrode and forming a gate insulating film;
Forming a semiconductor film on the gate insulating film,
Removing carbon contaminants on the surface of the gate electrode by a first plasma treatment in a reaction space into which oxygen gas and hydrogen gas have been introduced before the step of forming the gate insulating film;
Before the step of forming said semiconductor film, in a reaction space where the oxygen gas and hydrogen gas is introduced, to have a process for removing carbon contamination of the surface of the gate insulating film by a second plasma treatment, the A method for manufacturing a semiconductor device.
前記ゲート電極を覆って、ゲート絶縁膜を形成する工程と、 Covering the gate electrode and forming a gate insulating film;
前記ゲート絶縁膜上に、半導体膜を形成する工程と、を有し、 Forming a semiconductor film on the gate insulating film,
前記ゲート絶縁膜を形成する工程の前に、酸素ガス及び水素ガスが導入された反応空間において、第1のプラズマ処理によって前記ゲート電極表面の炭素汚染物を除去する工程と、 Removing carbon contaminants on the surface of the gate electrode by a first plasma treatment in a reaction space into which oxygen gas and hydrogen gas have been introduced before the step of forming the gate insulating film;
前記半導体膜を形成する工程の前に、前記酸素ガス及び水素ガスが導入された反応空間において、第2のプラズマ処理によって前記ゲート絶縁膜表面の炭素汚染物を除去する工程と、を有し、 Removing carbon contaminants on the surface of the gate insulating film by a second plasma treatment in a reaction space into which the oxygen gas and hydrogen gas have been introduced before the step of forming the semiconductor film,
前記第1及び第2のプラズマ処理は、平行平板の電極の一方に前記絶縁基板を配置し、シャワーヘッド型でなる前記平行平板の電極の他方から前記酸素ガス及び水素ガスを反応空間に導入し、高周波放電によってプラズマを発生させて行うことを特徴とする半導体装置の作製方法。 In the first and second plasma treatments, the insulating substrate is disposed on one of parallel plate electrodes, and the oxygen gas and hydrogen gas are introduced into the reaction space from the other of the parallel plate electrodes of a shower head type. A method for manufacturing a semiconductor device, which is performed by generating plasma by high-frequency discharge.
前記ゲート電極を覆って、ゲート絶縁膜を形成する工程と、 Covering the gate electrode and forming a gate insulating film;
前記ゲート絶縁膜上に、半導体膜を形成する工程と、を有し、 Forming a semiconductor film on the gate insulating film,
前記ゲート絶縁膜を形成する工程の前に、酸素ガス及び水素ガスが導入された反応空間において、第1のプラズマ処理によって前記ゲート電極表面の炭素汚染物を除去する工程と、 Removing carbon contaminants on the surface of the gate electrode by a first plasma treatment in a reaction space into which oxygen gas and hydrogen gas have been introduced before the step of forming the gate insulating film;
前記半導体膜を形成する工程の前に、前記酸素ガス及び水素ガスが導入された反応空間において、第2のプラズマ処理によって前記ゲート絶縁膜表面の炭素汚染物を除去する工程と、を有し、 Removing carbon contaminants on the surface of the gate insulating film by a second plasma treatment in a reaction space into which the oxygen gas and hydrogen gas have been introduced before the step of forming the semiconductor film,
前記第1及び第2のプラズマ処理は、電子サイクロトロン共鳴を利用して行うことを特徴とする半導体装置の作製方法。 The method for manufacturing a semiconductor device, wherein the first and second plasma treatments are performed using electron cyclotron resonance.
前記ゲート電極を覆って、ゲート絶縁膜を形成する工程と、 Covering the gate electrode and forming a gate insulating film;
前記ゲート絶縁膜上に、半導体膜を形成する工程と、を有し、 Forming a semiconductor film on the gate insulating film,
前記ゲート絶縁膜を形成する工程の前に、酸素ガス及び水素ガスが導入された反応空間において、第1のプラズマ処理によって前記ゲート電極表面の炭素汚染物を除去する工程と、 Removing carbon contaminants on the surface of the gate electrode by a first plasma treatment in a reaction space into which oxygen gas and hydrogen gas have been introduced before the step of forming the gate insulating film;
前記半導体膜を形成する工程の前に、前記酸素ガス及び水素ガスが導入された反応空間において、第2のプラズマ処理によって前記ゲート絶縁膜表面の炭素汚染物を除去する工程と、を有し、 Removing carbon contaminants on the surface of the gate insulating film by a second plasma treatment in a reaction space into which the oxygen gas and hydrogen gas have been introduced before the step of forming the semiconductor film,
前記第1及び第2のプラズマ処理は、マイクロ波と磁場との共鳴点で高密度なプラズマを発生させて行うことを特徴とする半導体装置の作製方法。 The method for manufacturing a semiconductor device, wherein the first and second plasma treatments are performed by generating high-density plasma at a resonance point between a microwave and a magnetic field.
前記ゲート電極を覆って、ゲート絶縁膜を形成する工程と、 Covering the gate electrode and forming a gate insulating film;
前記ゲート絶縁膜上に、半導体膜を形成する工程と、を有し、 Forming a semiconductor film on the gate insulating film,
前記ゲート絶縁膜を形成する工程の前に、酸素ガス及び水素ガスが導入された反応空間において、第1のプラズマ処理によって前記ゲート電極表面の炭素汚染物を除去する工程と、 Removing carbon contaminants on the surface of the gate electrode by a first plasma treatment in a reaction space into which oxygen gas and hydrogen gas have been introduced before the step of forming the gate insulating film;
前記半導体膜を形成する工程の前に、前記酸素ガス及び水素ガスが導入された反応空間において、第2のプラズマ処理によって前記ゲート絶縁膜表面の炭素汚染物を除去する工程と、を有し、 Removing carbon contaminants on the surface of the gate insulating film by a second plasma treatment in a reaction space into which the oxygen gas and hydrogen gas have been introduced before the step of forming the semiconductor film,
前記第1及び第2のプラズマ処理は、白金、パラジューム、ニッケル、コバルト、チタン、バナジウム、タンタル、アルミニウム、レニウム、モリブデン、ルテニウムから選ばれたいずれか一を触媒に用いた触媒法によって行うことを特徴とする半導体装置の作製方法。 The first and second plasma treatments are performed by a catalytic method using any one selected from platinum, palladium, nickel, cobalt, titanium, vanadium, tantalum, aluminum, rhenium, molybdenum, and ruthenium as a catalyst. A method for manufacturing a semiconductor device.
前記ゲート電極を覆って、ゲート絶縁膜を形成する工程と、 Covering the gate electrode and forming a gate insulating film;
前記ゲート絶縁膜上に、半導体膜を形成する工程と、を有し、 Forming a semiconductor film on the gate insulating film,
前記ゲート絶縁膜を形成する工程の前に、酸素ガス及び水素ガスが導入された反応空間において、第1のプラズマ処理によって前記ゲート電極表面の炭素汚染物を除去する工程と、 Removing carbon contaminants on the surface of the gate electrode by a first plasma treatment in a reaction space into which oxygen gas and hydrogen gas have been introduced before the step of forming the gate insulating film;
前記半導体膜を形成する工程の前に、前記酸素ガス及び水素ガスが導入された反応空間において、第2のプラズマ処理によって前記ゲート絶縁膜表面の炭素汚染物を除去する工程と、を有し、 Removing carbon contaminants on the surface of the gate insulating film by a second plasma treatment in a reaction space into which the oxygen gas and hydrogen gas have been introduced before the step of forming the semiconductor film,
前記第1及び第2のプラズマ処理は、前記酸素ガス及び水素ガスが導入された反応空間に紫外線を照射することによって行うことを特徴とする半導体装置の作製方法。 The method for manufacturing a semiconductor device, wherein the first plasma treatment and the second plasma treatment are performed by irradiating ultraviolet rays into a reaction space into which the oxygen gas and hydrogen gas are introduced.
前記下地膜上に、ゲート電極を形成する工程と、
前記ゲート電極を覆って、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、半導体膜を形成する工程と、を有し、
前記ゲート絶縁膜を形成する前に、酸素ガス及び水素ガスが導入された反応空間において、プラズマ処理によって前記下地膜表面及びゲート電極表面の炭素汚染物を除去する工程と、
前記半導体膜を形成する工程の前に、前記酸素ガス及び水素ガスが導入された反応空間において、プラズマ処理によって前記ゲート絶縁膜表面の炭素汚染物を除去する工程と、を有することを特徴とする半導体装置の作製方法。Forming a base film made of an insulating film containing silicon as a main component on an insulating substrate;
Forming a gate electrode on the base film;
Covering the gate electrode and forming a gate insulating film;
Forming a semiconductor film on the gate insulating film,
Removing the carbon contaminants on the surface of the base film and the surface of the gate electrode by plasma treatment in the reaction space into which oxygen gas and hydrogen gas are introduced before forming the gate insulating film;
Before the step of forming said semiconductor film, in a reaction space where the oxygen gas and hydrogen gas was introduced, and having a step of removing carbon contamination of the surface of the gate insulating film by plasma treatment, the A method for manufacturing a semiconductor device.
前記下地膜上に、ゲート電極を形成する工程と、
前記ゲート電極を覆って、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、半導体膜を形成する工程と、
前記半導体膜上に、リンを含む導電性膜を形成する工程と、
前記導電性膜上に、金属膜を成膜し、パターニングによりソース電極及びドレイン電極を形成する工程と、
前記ソース電極及びドレイン電極をマスクとして、自己整合的に前記半導体膜及び前記導電性膜をエッチングして、少なくともチャネル形成領域を形成する工程と、を有し、
前記ゲート絶縁膜を形成する工程の前に、酸素ガス及び水素ガスが導入された反応空間において、プラズマ処理によって前記下地膜表面及びゲート電極表面の炭素汚染物を除去する工程と、
前記半導体膜を形成する工程の前に、前記酸素ガス及び水素ガスが導入された反応空間において、プラズマ処理によって前記ゲート絶縁膜表面の炭素汚染物を除去する工程と、を有することを特徴とする半導体装置の作製方法。Forming a base film made of an insulating film containing silicon as a main component on an insulating substrate;
Forming a gate electrode on the base film;
Covering the gate electrode and forming a gate insulating film;
Forming a semiconductor film on the gate insulating film;
Forming a conductive film containing phosphorus on the semiconductor film;
Forming a metal film on the conductive film and forming a source electrode and a drain electrode by patterning; and
Etching the semiconductor film and the conductive film in a self-aligning manner using the source electrode and the drain electrode as a mask to form at least a channel formation region,
Removing carbon contaminants on the base film surface and the gate electrode surface by plasma treatment in a reaction space into which oxygen gas and hydrogen gas have been introduced before the step of forming the gate insulating film;
Before the step of forming said semiconductor film, in a reaction space where the oxygen gas and hydrogen gas was introduced, and having a step of removing carbon contamination of the surface of the gate insulating film by plasma treatment, the A method for manufacturing a semiconductor device.
前記下地膜上に、ゲート電極を形成する工程と、
前記ゲート電極を覆って、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、半導体膜を形成する工程と、
前記半導体膜上に、リンを含む導電性膜を形成する工程と、
前記導電性膜上に、金属膜を成膜し、パターニングによりソース電極及びドレイン電極を形成する工程と、
前記ソース電極及び前記ドレイン電極をマスクとして、自己整合的に前記半導体膜及び前記導電性膜をエッチングして、少なくともチャネル形成領域を形成する工程と、
前記ソース電極、前記ドレイン電極及び前記チャネル形成領域を覆って成膜される保護膜を形成する工程と、を有し、
前記ゲート絶縁膜を形成する工程の前に、酸素ガス及び水素ガスが導入された反応空間において、プラズマ処理によって前記下地膜表面及びゲート電極表面の炭素汚染物を除去する工程と、
前記半導体膜を形成する工程の前に、前記酸素ガス及び水素ガスが導入された反応空間において、プラズマ処理によって前記ゲート絶縁膜表面の炭素汚染物を除去する工程と、を有することを特徴とする半導体装置の作製方法。Forming a base film made of an insulating film containing silicon as a main component on an insulating substrate;
Forming a gate electrode on the base film;
Covering the gate electrode and forming a gate insulating film;
Forming a semiconductor film on the gate insulating film;
Forming a conductive film containing phosphorus on the semiconductor film;
Forming a metal film on the conductive film and forming a source electrode and a drain electrode by patterning; and
Etching the semiconductor film and the conductive film in a self-aligning manner using the source electrode and the drain electrode as a mask to form at least a channel formation region;
Forming a protective film formed to cover the source electrode, the drain electrode and the channel formation region,
Removing carbon contaminants on the base film surface and the gate electrode surface by plasma treatment in a reaction space into which oxygen gas and hydrogen gas have been introduced before the step of forming the gate insulating film;
Before the step of forming said semiconductor film, in a reaction space where the oxygen gas and hydrogen gas was introduced, and having a step of removing carbon contamination of the surface of the gate insulating film by plasma treatment, the A method for manufacturing a semiconductor device.
前記保護膜は酸化珪素膜、窒化珪素膜、または有機性樹脂膜を用いて形成されることを特徴とする半導体装置の作製方法。In claim 9 ,
The method for manufacturing a semiconductor device, wherein the protective film is formed using a silicon oxide film, a silicon nitride film, or an organic resin film.
前記下地膜を形成する前に、酸素ガス及び水素ガスが導入された反応空間において、プラズマ処理によって前記絶縁基板表面の炭素汚染物を除去する工程を有することを特徴とする半導体装置の作製方法。In any one of Claims 7 thru | or 10 ,
A method for manufacturing a semiconductor device, comprising: before forming the base film, a step of removing carbon contaminants on the surface of the insulating substrate by plasma treatment in a reaction space into which oxygen gas and hydrogen gas are introduced.
前記半導体膜を形成した後に、酸素ガス及び水素ガスが導入された反応空間において、プラズマ処理によって前記半導体膜表面の炭素汚染物を除去する工程を有することを特徴とする半導体装置の作製方法。In any one of Claims 1 thru | or 11 ,
A method for manufacturing a semiconductor device, comprising: forming a semiconductor film; and removing carbon contaminants on the surface of the semiconductor film by plasma treatment in a reaction space into which oxygen gas and hydrogen gas have been introduced.
前記ゲート絶縁膜は有機シランを用いて形成されることを特徴とする半導体装置の作製方法。In any one of Claims 1 thru | or 12 ,
The method for manufacturing a semiconductor device, wherein the gate insulating film is formed using organosilane.
前記ゲート電極はタンタル、タングステン、チタン、モリブデン、導電性シリコン、または導電性ポリシリコンを用いて形成されることを特徴とする半導体装置の作製方法。In any one of Claims 1 thru | or 13 ,
The method for manufacturing a semiconductor device, wherein the gate electrode is formed using tantalum, tungsten, titanium, molybdenum, conductive silicon, or conductive polysilicon.
前記半導体膜を形成する工程は、前記半導体膜の被膜形成面を大気に触れさせることなく、半導体膜を形成する工程であることを特徴とする半導体装置の作製方法。In any one of Claims 1 thru | or 14 ,
The method for forming a semiconductor device is characterized in that the step of forming the semiconductor film is a step of forming a semiconductor film without exposing the film formation surface of the semiconductor film to the atmosphere.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36254597A JP4101340B2 (en) | 1997-12-12 | 1997-12-12 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36254597A JP4101340B2 (en) | 1997-12-12 | 1997-12-12 | Method for manufacturing semiconductor device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH11177104A JPH11177104A (en) | 1999-07-02 |
| JPH11177104A5 JPH11177104A5 (en) | 2005-06-30 |
| JP4101340B2 true JP4101340B2 (en) | 2008-06-18 |
Family
ID=18477130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36254597A Expired - Lifetime JP4101340B2 (en) | 1997-12-12 | 1997-12-12 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4101340B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021183621A1 (en) * | 2020-03-10 | 2021-09-16 | Applied Materials, Inc. | Selective oxidation and simplified pre-clean |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168055A (en) * | 1999-12-13 | 2001-06-22 | Sony Corp | Semiconductor film forming method and thin film semiconductor device manufacturing method |
| JP4607347B2 (en) * | 2001-02-02 | 2011-01-05 | 東京エレクトロン株式会社 | Method and apparatus for processing object |
| EP1445802A1 (en) * | 2003-02-06 | 2004-08-11 | Centre National De La Recherche Scientifique (Cnrs) | Transistor for active matrix display, a display unit comprising the said transistor and a method for producing said transistor |
| JP2005109352A (en) * | 2003-10-01 | 2005-04-21 | Advanced Lcd Technologies Development Center Co Ltd | Thin-film semiconductor structure for annealing, annealing method for the thin-film semiconductor, thin-film semiconductor device, manufacturing method of the thin-film semiconductor device, and display |
| JP4879530B2 (en) * | 2004-09-08 | 2012-02-22 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| JP4801406B2 (en) * | 2004-09-30 | 2011-10-26 | 株式会社半導体エネルギー研究所 | Method for manufacturing liquid crystal display device |
| JP4801407B2 (en) * | 2004-09-30 | 2011-10-26 | 株式会社半導体エネルギー研究所 | Method for manufacturing display device |
| JP4754918B2 (en) * | 2004-09-30 | 2011-08-24 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| US8003449B2 (en) | 2004-11-26 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having a reverse staggered thin film transistor |
| JP5036173B2 (en) * | 2004-11-26 | 2012-09-26 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| JP5315596B2 (en) * | 2006-07-24 | 2013-10-16 | 株式会社Sumco | Manufacturing method of bonded SOI wafer |
| JP2008311545A (en) * | 2007-06-18 | 2008-12-25 | Hitachi Displays Ltd | Display device |
| US9401396B2 (en) | 2011-04-19 | 2016-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device and plasma oxidation treatment method |
| JP5820402B2 (en) * | 2011-06-30 | 2015-11-24 | 株式会社Joled | THIN FILM TRANSISTOR DEVICE AND METHOD FOR MANUFACTURING THIN FILM TRANSISTOR DEVICE |
| GB201207448D0 (en) * | 2012-04-26 | 2012-06-13 | Spts Technologies Ltd | Method of depositing silicon dioxide films |
| JP6322131B2 (en) * | 2014-12-24 | 2018-05-09 | 東京エレクトロン株式会社 | Silicon film forming method and film forming apparatus |
-
1997
- 1997-12-12 JP JP36254597A patent/JP4101340B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021183621A1 (en) * | 2020-03-10 | 2021-09-16 | Applied Materials, Inc. | Selective oxidation and simplified pre-clean |
| US11776805B2 (en) | 2020-03-10 | 2023-10-03 | Applied Materials, Inc. | Selective oxidation and simplified pre-clean |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11177104A (en) | 1999-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100323912B1 (en) | Manufacturing Method of Insulated Gate Field Effect Transistor | |
| JP4101340B2 (en) | Method for manufacturing semiconductor device | |
| US6706648B2 (en) | APCVD method of forming silicon oxide using an organic silane, oxidizing agent, and catalyst-formed hydrogen radical | |
| JP5106136B2 (en) | Method for manufacturing semiconductor device | |
| CN100454496C (en) | The method of cleaning the surface of the substrate | |
| JP3178375B2 (en) | Method of forming insulating film | |
| JPH08228011A (en) | Semiconductor device and manufacturing method thereof | |
| TW201300567A (en) | Low dielectric constant film that dielectrically recovers plasma damage by UV-assisted photochemical deposition | |
| TW201001562A (en) | Manufacturing method of thin film transistor | |
| US6506675B1 (en) | Copper film selective formation method | |
| CN101809716B (en) | A method for low-k dielectric and metal process integration | |
| US20090200553A1 (en) | High temperature thin film transistor on soda lime glass | |
| JPH0855804A (en) | Method for manufacturing semiconductor thin film | |
| JP3488324B2 (en) | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus | |
| CN100550426C (en) | Thin film transistor and method of manufacturing the same | |
| JP4476984B2 (en) | Method for manufacturing semiconductor device | |
| JP4216003B2 (en) | Method for manufacturing semiconductor device | |
| JP3672639B2 (en) | Method for manufacturing semiconductor device | |
| JPH09139370A (en) | Semiconductor device manufacturing method and thin film semiconductor device manufacturing method | |
| JP4268792B2 (en) | Thin film transistor manufacturing method | |
| JP2877129B2 (en) | Thin film transistor and method of manufacturing the same | |
| KR20030088856A (en) | Method For Forming Metal Wiring And Method For Manufacturing Display Device | |
| JP2004327649A (en) | Semiconductor device, thin film transistor, and method of manufacturing semiconductor device | |
| JP2001291872A (en) | Manufacturing of semiconductor device | |
| WO2000060647A1 (en) | Device having multi-layer structure, production device for the device, and production method for the device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041020 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041020 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060814 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080319 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |