JP4101503B2 - Light emitting device and manufacturing method thereof - Google Patents
Light emitting device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4101503B2 JP4101503B2 JP2001369146A JP2001369146A JP4101503B2 JP 4101503 B2 JP4101503 B2 JP 4101503B2 JP 2001369146 A JP2001369146 A JP 2001369146A JP 2001369146 A JP2001369146 A JP 2001369146A JP 4101503 B2 JP4101503 B2 JP 4101503B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- forming
- insulating film
- light
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、基板上に発光素子を有するアクティブマトリクス型の発光装置の作製方法および発光装置に関する。なお、発光素子とは、陽極、陰極及びそれらの間にEL(Electro Luminescence)が得られる発光性有機材料(以下、有機材料という)を含む有機化合物層を挟んだ構造を有する素子のことをいう。なお、ここでいう発光素子は、OLED(Organic Light emitting Device)ともよばれている。また、本明細書において、発光素子を基板とカバー材の間に封入した発光パネル及び発光パネルにICを実装した発光モジュールを発光装置と総称する。さらに、本発明は前記発光装置を表示部に用いた電気器具に関する。
【0002】
【従来の技術】
発光素子は自ら発光するため視認性が高く、液晶表示装置(LCD)で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため、近年、発光素子を用いた発光装置はCRTやLCDに代わるものとして注目されている。
【0003】
発光素子は、EL(Electro Luminescence:電場を加えることで発生するルミネッセンス)が得られる有機材料を含む層(以下、有機化合物層と記す)と、陽極と、陰極とを有する。有機材料におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とがある。本発明の発光装置には、どちらの有機材料を有する発光素子を用いることも可能である。
【0004】
なお、本明細書では、陽極と陰極の間に設けられた全ての層を有機化合物層と定義する。有機化合物層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的に発光素子は、陽極/発光層/陰極が順に積層された構造を有しており、この構造に加えて、陽極/正孔注入層/発光層/陰極や、陽極/正孔注入層/発光層/電子輸送層/陰極等の順に積層した構造を有していることもある。
【0005】
発光素子を形成する場合において、有機化合物層を作製する有機化合物の成膜方法には、蒸着法、印刷法、インクジェット法やスピンコーティング法といった成膜方法がある。
【0006】
中でもメタルマスク等のマスクを用いて塗り分けが可能である蒸着法は、低分子系の有機材料成膜の際に多く用いられている成膜方法の一つであるが、アクティブマトリクス型の発光素子を形成する場合には、TFTを作製した後で発光素子を形成するために有機化合物層成膜時にメタルマスクが画素と接触した場合に画素を破壊してしまうなどの問題が生じる。
【0007】
しかし、これまで行われてきた発光素子の作製方法では、特開平11−339968で示されているように、画素電極形成後にパッシベーション膜を形成し、画素電極部のパッシベーション膜を除去した後で有機化合物層及び対向電極を形成するという方法が採られている。このためメタルマスクが画素と接触しないようにパッシベーション膜で保護された構造が形成されている。なお、画素電極上のみを除去したパッシベーション膜のことを本明細書中では、バンクと呼ぶことにする。
【0008】
以上のように、有機化合物層及び対向電極を形成する前にバンクを形成することで、メタルマスクが画素と接触することを防ぐことができる。
【0009】
【発明が解決しようとする課題】
発光素子の作製において、画素ごとに画素電極が形成された後で、画素の周囲に絶縁材料からなるバンクが形成される。
【0010】
なお、このバンクは、配線等を保護するだけでなく、画素が有する画素電極上にメタルマスクを用いて蒸着法で有機化合物層及び対向電極を形成する際にメタルマスクが画素の画素電極、有機化合物層及び対向電極と接触して、これらを破壊するのを保護し、さらに対向電極を形成した際に電極が配線とショートするのを防ぐ役割を持っている。
【0011】
しかし、バンクを形成する場合には、そのパターニングのためにマスクが一枚増えてしまうという問題がある。
【0012】
そこで、本発明ではバンクを形成することなくバンクに変わる機能を持たせることができるようなアクティブマトリクス型の発光装置の作製方法及びこれにより作製された発光装置を提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされたものであり、アクティブマトリクス型の発光装置の作製において、層間絶縁膜と層間絶縁膜上に形成される配線を用いて画素の周囲を保護する構造を形成することにより、画素に発光素子を形成する際に用いるメタルマスクが画素と直接接触するのを防ぐことができる。
【0014】
さらに、上記構造を形成することにより画素電極上の有機化合物層及び対向電極の成膜位置を制御することができるため、発光素子を形成する両電極がショートしないような構造を形成することができる。
【0015】
はじめに基板上にTFTが形成される。なお、TFTのゲート電極作製時に、発光素子が形成される領域の一部分にTFTと画素電極を接続するための第1の配線を同時に形成する。なお、本明細書中では、ここでいう第1の配線のことを電極接続配線とよぶ。そして、絶縁材料からなる層間絶縁膜を形成する。そして、層間絶縁膜を部分的にエッチングすることにより、画素を形成する部分の層間絶縁膜もエッチングされ、先に形成された電極接続配線の一部が表面に出る。
【0016】
次に金属膜及び絶縁膜が形成される。はじめに、絶縁膜をドライエッチング法によりパターニングする。このとき金属膜と絶縁膜は十分大きい選択比を有している。次にウエットエッチング法を用いて金属膜をパターニングし、絶縁膜、金属膜からそれぞれ分離部及び配線(第2の配線)を形成する。なお、金属膜のエッチングの際には分離部も同時にエッチングされるが、第2の配線を形成する材料は、分離部を形成する材料よりもエッチング液に対するエッチング速度が速くなるように選択されているために、第2の配線形成後にTFTが形成された基板上面から見ると、第2の配線は分離部よりもその面積は小さく形成される。なお、ウエットエッチングに用いるエッチング液としては、フッ酸やそれを含む混合液の他、燐酸、硝酸及び酢酸からなる混合液等を用いることができる。
【0017】
なお、第2の配線は、TFTのソースまたはドレインとを電気的に接続するように形成されており、また、第2の配線は、層間絶縁膜および電極接続配線の一部と重なるように形成されている。
【0018】
以上により、層間絶縁膜上に配線及び分離部が形成される。なお、本明細書中では、層間絶縁膜上に形成される第2の配線及び分離部のことを隔壁と呼ぶことにする。ここでは、分離部と第2の配線の作製において、異なるエッチング法を用いる場合について説明したが、同一のウエットエッチング法を用いて形成しても良い。なお、発光素子に流れる電流量を制御する電流制御用TFTは、電極接続配線と接しており、電気的に接続されている。
【0019】
なお、隔壁形成後は、画素ごとに第2の配線と重ならない部分にある電極接続配線と接するように画素電極が形成される。なお、ここで形成される画素電極は、第2の配線と接することなく形成される。また、画素電極上にメタルマスクを用いて蒸着法により有機化合物層が成膜される。
【0020】
また、この時メタルマスクは、基板に接触しないように設けても良いが、接触させても画素を破壊するなどの問題はない。なお、メタルマスク及び隔壁により制御性良く所望の位置に有機化合物層を形成することができる。
【0021】
次に、対向電極が形成される。なお、ここで形成される電極は隔壁をマスクとして形成されるので、画素電極や配線とショートすることはない。
【0022】
以上により、バンクを形成する際に必要となるマスクが不要になり、また、バンクを樹脂で形成した際の水分による発光素子の劣化やバンクの焼成による画素電極への温度の影響等の問題もなく、画素の周囲が層間絶縁膜で囲まれた構造を形成することができる。
【0023】
【発明の実施の形態】
図1及び図2を用いて本発明の実施の形態について説明する。図1(A)は、画素部に複数形成される1画素を示している。
【0024】
はじめに、基板100上にSiにより活性層が形成される。これは、後に作製されるTFTのソース領域、ドレイン領域およびチャネル領域を形成する。なお、ここで、図1(A)において点線で囲まれた領域をそれぞれ領域a(101a)及び領域b(101b)と呼ぶことにし、領域a(101a)に形成されるTFTは、後にスイッチング用TFTとなり、領域b(101b)に形成されるTFTは電流制御用TFTとなる。つまり、活性層a(102a)は、スイッチング用TFTのソース領域、ドレイン領域およびチャネル領域を形成する。また、活性層b(102b)は、電流制御用TFTのソース領域、ドレイン領域およびチャネル領域を形成する。
【0025】
また、103は、ゲート信号線であり、ゲート信号線と接続された配線104は、後に形成されるスイッチング用TFTのゲート電極を形成する。なお、ここでは、ダブルゲート構造を有する場合について示しているが、ゲート構造はこれに限られる必要はなく、シングルゲートであってもマルチゲート構造であっても良い。
【0026】
また、これらの配線と同時にスイッチング用TFTのドレインと電気的な接続を有するドレイン配線a(105)が形成される。なお、このドレイン配線a(105)は電流制御用TFTのゲート電極になる。また、電流制御用TFTと電気的な接続を形成する電流供給線106も形成される。なお、電流供給線106は発光素子に流れる電流を供給する。
【0027】
107は、電流制御用TFTと画素電極を電気的に接続する電極接続配線である。
【0028】
これらの配線が形成された後で、層間絶縁膜108が形成される。なお、層間絶縁膜108を形成する材料としては、絶縁材料を用いる。なお、具体的には、酸化珪素や窒化珪素といった珪素を含む無機膜の他、ポリイミド、ポリアミドおよびアクリルといった有機樹脂膜を用いて形成させても良い。
【0029】
なお、層間絶縁膜108を形成した後で、画素電極を形成する領域をパターニングして図1(B)に示すような形状を形成する。なお、ここで示すように層間絶縁膜は、その一部が電極配線107を覆うように形成されている。
【0030】
ここで、図1(B)に点線AA’で示された部分の断面図を図1(C)に示す。つまり、この部分に於いて配線は全て層間絶縁膜108に覆われている。
【0031】
次にソース信号線109の他、電流制御用TFTと電流供給線106とを電気的に接続するソース配線a(110)、電流制御用TFTのドレインと電極接続配線107が電気的に接続されるドレイン配線b(111)が形成される(図2(A))。
【0032】
なお、これらの配線の形成方法としては、図1(B)に示した構造を形成した後で、配線を形成する金属材料を成膜する。なお、この時用いる金属材料としては、Al(アルミニウム)やTi(チタン)といった金属材料の他、AlとTiからなる合金膜やAlとSiの合金膜を用いて形成しても良い。
【0033】
さらに金属膜上に金属膜と同時にウエットエッチング法によりエッチングを行った場合にエッチング液との選択比がとれるような材料を用いて分離膜を成膜する。なお、前述したように分離膜を形成する材料は、ウエットエッチングの際に金属膜との選択比がとれる材料であればよいので、窒化珪素や酸化珪素といった無機膜で形成してもよいし、Ti等の金属膜を用いて形成しても良い。さらに、ポリイミド、ポリアミド、アクリルおよびレジストといった有機樹脂を用いても良い。
【0034】
金属膜と分離膜が成膜されたところで、配線パターンが形成される。なお、この時分離膜のパターニング後、ドライエッチングを行うことにより、金属膜と分離膜が積層された配線パターンを形成することができる。さらに、この配線をウエットエッチングすることにより、エッチングの選択比が大きい金属膜の方がエッチングされるため、上面から見ると図2(A)に示されるように金属膜の方が分離膜に比べて小さくなっている。
【0035】
ここで、図2(A)の点線AA’で示された部分、すなわち金属膜をパターニングすることによりドレイン配線b(111)が形成され、分離膜をエッチングすることにより分離部112が形成された際の断面図を図2(B)に示す。なお、本明細書中では、分離膜をパターニングすることにより配線上に形成されたものを全て分離部と呼ぶことにする。なお、図2(B)では、ドレイン配線b(111)上に分離部112が形成される様子を示しているが、本発明に於いて分離膜をパターニングすることにより形成された配線は、全てその上部を分離部で覆われている。
【0036】
また、図2(A)の点線BB’で示された部分の断面図を図2(C)に示す。なお、図2(C)の断面図から分かるように電極接続配線107は、ドレイン配線b(111)と一部接して形成されていることから、電気的に接続されていることが分かる。
【0037】
そして、図2(C)に示されている領域C(113)において、発光素子を形成する画素電極がパターニングされ、その上にメタルマスクを用いた蒸着法により有機化合物層および対向電極が形成されるが、ドレイン配線b(111)と分離部112により形成された隔壁により、画素とメタルマスクの接触を防ぐことができ、また、有機化合物層および対向電極の成膜位置により生じる画素電極と対向電極とのショートの問題を解決することができる。
【0038】
さらに、ドレイン配線b(111)はその上部を完全に分離部112に覆われていることから、発光素子を形成する対向電極が形成された際に両者がショートするという問題を防ぐことができる。
【0039】
以上に示したように、本発明を実施することにより配線を従来のバンクの代わりとして用いることができ、バンク形成時のマスクを削減することができることから、作製プロセスの短縮化を可能にすることができる。
【0040】
なお、ここで、上記に説明したエッチングにより形成される配線と分離部からなる形状の作製方法及びこれを用いて形成された形状について説明する。
【0041】
図3(A)において、基板200上に金属膜201が形成され、さらに金属膜201上に分離膜202が形成されている。なお、図3(A)の点線AA’における断面図を図3(a)に示す。
【0042】
次に分離膜202上をレジスト203を用いてドライエッチングによるパターニングをすることにより、図3(B)に示すように所望のパターンを有する分離部204を形成することができる。
【0043】
なお、この時の図3(B)における点線AA’の断面構造は、図3(b)に示すとおりである。
【0044】
ここで、ウエットエッチング法により金属膜201のエッチングを行う。この時、分離部204を形成する材料と金属膜201を形成する材料とは、エッチングにおけるエッチング液に対して選択比が充分にとれる様な材料を用いる必要がある。
【0045】
ここで、金属膜201がエッチングされることにより、図3(C)に示すような分離部204及び配線205を形成することができる。なお、この時の図3(C)における点線AA’の断面構造は、図3(c)に示すとおりである。
【0046】
なお、ここで金属膜201にAlを用いて、分離部204にSiNを用いて上記の方法で作製した分離部204及び配線205の断面構造について撮影したSEM写真を図4(A)に示す。
【0047】
図4(B)には、図4(A)のSEM写真に示した構造の詳細について示したものである。なお、ここで用いた符号は図3において用いた符号と対応している。
【0048】
また、ここでのエッチングは、図4(B)に示すように配線膜厚(x)と、エッチング中心(c)を基準にした配線上部の横方向のエッチング距離(y)と、エッチング中心(c)を基準にした配線下部の横方向のエッチング距離(α)との関係が、
【0049】
【式1】
y=x+α (但し、α>0)
【0050】
となる等方性エッチングである。なお、本実施例の場合には、配線膜厚(x)=500nmであり、配線下部の横方向のエッチング距離(α)=400nmとしており、配線上部の横方向のエッチング距離(y)=900nmとなっている。また、本発明においては、これに限られることはなく、配線材料と配線幅およびエッチング速度によって上記式が成り立つように適宜調節すればよい。
【0051】
【実施例】
〔実施例1〕
本実施例では、本発明を用いて作製された発光装置の画素部の構造についてその一例を挙げて説明する。
【0052】
はじめに、発光装置の画素部301の拡大図を図5に示す。ソース信号線(S1〜Sx)、電流供給線(V1〜Vx)、ゲート信号線(G1〜Gy)が画素部301に設けられている。
【0053】
本実施例の場合、ソース信号線(S1〜Sx)と、電流供給線(V1〜Vx)と、ゲート信号線(G1〜Gy)とを1つずつ備えた領域が画素304である。画素部301にはマトリクス状に複数の画素304が配置されることになる。
【0054】
次に画素304の拡大図を図6に示す。図6において、305はスイッチング用TFTである。スイッチング用TFT305のゲート電極は、ゲート信号線G(G1〜Gx)に接続されている。スイッチング用TFT305のソース領域とドレイン領域は、一方がソース信号線S(S1〜Sx)に、もう一方が電流制御用TFT306のゲート電極、各画素が有するコンデンサ308にそれぞれ接続されている。
【0055】
コンデンサ308はスイッチング用TFT305が非選択状態(オフ状態)にある時、電流制御用TFT306のゲート電圧(ゲート電極とソース領域間の電位差)を保持するために設けられている。なお本実施例ではコンデンサ308を設ける構成を示したが、本発明はこの構成に限定されず、コンデンサ308を設けない構成にしても良い。
【0056】
また、電流制御用TFT306のソース領域とドレイン領域は、一方が電流供給線V(V1〜Vx)に接続され、もう一方は発光素子307に接続される。電流供給線Vはコンデンサ308に接続されている。
【0057】
発光素子307は陽極と陰極と、陽極と陰極との間に設けられた有機化合物層とからなる。陽極が電流制御用TFT306のソース領域またはドレイン領域と接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極が電流制御用TFT306のソース領域またはドレイン領域と接続している場合、陰極が画素電極、陽極が対向電極となる。
【0058】
発光素子307の対向電極には対向電位が与えられている。また電流供給線Vには電源電位が与えられている。電源電位と対向電位は、本発明の発光装置の外付けのIC等により設けられた電源によって与えられる。
【0059】
スイッチング用TFT305、電流制御用TFT306は、nチャネル型TFTでもpチャネル型TFTでもどちらでも用いることができる。ただし電流制御用TFT306のソース領域またはドレイン領域が発光素子307の陽極と接続されている場合、電流制御用TFT306はpチャネル型TFTであることが望ましい。また、電流制御用TFT306のソース領域またはドレイン領域が発光素子307の陰極と接続されている場合、電流制御用TFT306はnチャネル型TFTであることが望ましい。
【0060】
またスイッチング用TFT305、電流制御用TFT306は、シングルゲート構造ではなく、ダブルゲート構造、やトリプルゲート構造などのマルチゲート構造を有していても良い。
【0061】
次に同一基板上に上記に説明した画素部と、画素部の周辺に設ける駆動回路のTFT(nチャネル型TFT及びpチャネル型TFT)を同時に作製する方法の一例について図7〜図9を用いて説明する。
【0062】
まず、本実施例ではコーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板900を用いる。なお、基板900としては、透光性を有する基板であれば限定されず、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【0063】
次いで、図7(A)に示すように、基板900上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜901を形成する。本実施例では下地膜901として2層構造を用いるが、前記絶縁膜の単層膜または2層以上積層させた構造を用いても良い。下地膜901の一層目としては、プラズマCVD法を用い、SiH4、NH3、及びN2Oを反応ガスとして成膜される酸化窒化珪素膜901aを10〜200nm(好ましくは50〜100nm)形成する。本実施例では、膜厚50nmの酸化窒化珪素膜901a(組成比Si=32%、O=27%、N=24%、H=17%)を形成した。次いで、下地膜901のニ層目としては、プラズマCVD法を用い、SiH4、及びN2Oを反応ガスとして成膜される酸化窒化珪素膜901bを50〜200nm(好ましくは100〜150nm)の厚さに積層形成する。本実施例では、膜厚100nmの酸化窒化珪素膜901b(組成比Si=32%、O=59%、N=7%、H=2%)を形成した。
【0064】
次いで、下地膜901上に半導体層902〜905を形成する。半導体層902〜905は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜した後、公知の結晶化処理(レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等)を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層902〜905の厚さは25〜80nm(好ましくは30〜60nm)の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは珪素(シリコン)またはシリコンゲルマニウム(SiXGe1-X(X=0.0001〜0.02))合金などで形成すると良い。本実施例では、プラズマCVD法を用い、55nmの非晶質珪素膜を成膜した後、ニッケルを含む溶液を非晶質珪素膜上に保持させた。この非晶質珪素膜に脱水素化(500℃、1時間)を行った後、熱結晶化(550℃、4時間)を行い、さらに結晶化を改善するためのレーザーアニ―ル処理を行って結晶質珪素膜を形成した。そして、この結晶質珪素膜をフォトリソグラフィー法を用いたパターニング処理によって、半導体層902〜905を形成した。
【0065】
また、半導体層902〜905を形成した後、TFTのしきい値を制御するために、半導体層902〜905に微量な不純物元素(ボロンまたはリン)をドーピングしてもよい。
【0066】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやYAGレーザー、YVO4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数300Hzとし、レーザーエネルギー密度を100〜400mJ/cm2(代表的には200〜300mJ/cm2)とする。また、YAGレーザーを用いる場合にはその第2高調波を用いパルス発振周波数30〜300kHzとし、レーザーエネルギー密度を300〜600mJ/cm2(代表的には350〜500mJ/cm2)とすると良い。そして幅100〜1000μm、例えば400μmで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率(オーバーラップ率)を50〜90%として行えばよい。
【0067】
次いで、半導体層902〜905を覆うゲート絶縁膜906を形成する。ゲート絶縁膜906はプラズマCVD法またはスパッタ法を用い、厚さを40〜150nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により110nmの厚さで酸化窒化珪素膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【0068】
また、酸化珪素膜を用いる場合には、プラズマCVD法でTEOS(Tetraethyl Orthosilicate)とO2とを混合し、反応圧力40Pa、基板温度300〜400℃とし、高周波(13.56MHz)電力密度0.5〜0.8W/cm2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後400〜500℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【0069】
そして、ゲート絶縁膜906上にゲート電極を形成するための耐熱性導電層907を200〜400nm(好ましくは250〜350nm)の厚さで形成する。耐熱性導電層907は単層で形成しても良いし、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。耐熱性導電層にはTa、Ti、Wから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜が含まれる。これらの耐熱性導電層はスパッタ法やCVD法で形成されるものであり、低抵抗化を図るために含有する不純物濃度を低減させることが好ましく、特に酸素濃度に関しては30ppm以下とすると良い。本実施例ではW膜を300nmの厚さで形成する。W膜はWをターゲットとしてスパッタ法で形成しても良いし、6フッ化タングステン(WF6)を用いて熱CVD法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20μΩcm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度99.9999%のWターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9〜20μΩcmを実現することができる。
【0070】
一方、耐熱性導電層907にTa膜を用いる場合には、同様にスパッタ法で形成することが可能である。Ta膜はスパッタガスにArを用いる。また、スパッタ時のガス中に適量のXeやKrを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のTa膜の抵抗率は20μΩcm程度でありゲート電極に使用することができるが、β相のTa膜の抵抗率は180μΩcm程度でありゲート電極とするには不向きであった。TaN膜はα相に近い結晶構造を持つので、Ta膜の下地にTaN膜を形成すればα相のTa膜が容易に得られる。また、図示しないが、耐熱性導電層907の下に2〜20nm程度の厚さでリン(P)をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、耐熱性導電層907が微量に含有するアルカリ金属元素が第1の形状のゲート絶縁膜906に拡散するのを防ぐことができる。いずれにしても、耐熱性導電層907は抵抗率を10〜50μΩcmの範囲ですることが好ましい。
【0071】
次に、フォトリソグラフィーの技術を使用してレジストによるマスク908を形成する。そして、第1のエッチング処理を行う。本実施例ではICPエッチング装置を用い、エッチング用ガスにCl2とCF4を用い、1Paの圧力で3.2W/cm2のRF(13.56MHz)電力を投入してプラズマを形成して行う。基板側(試料ステージ)にも224mW/cm2のRF(13.56MHz)電力を投入し、これにより実質的に負の自己バイアス電圧が印加される。この条件でW膜のエッチング速度は約100nm/minである。第1のエッチング処理はこのエッチング速度を基にW膜がちょうどエッチングされる時間を推定し、それよりもエッチング時間を20%増加させた時間をエッチング時間とした。
【0072】
第1のエッチング処理により第1のテーパー形状を有する導電層909〜912が形成される。導電層909〜912のテーパー部の角度は15〜30°となるように形成される。残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させるオーバーエッチングを施すものとする。W膜に対する酸化窒化シリコン膜(ゲート絶縁膜906)の選択比は2〜4(代表的には3)であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は20〜50nm程度エッチングされる(図7(B))。
【0073】
そして、第1のドーピング処理を行い一導電型の不純物元素を半導体層に添加する。ここでは、n型を付与する不純物元素添加の工程を行う。第1の形状の導電層を形成したマスク908をそのまま残し、第1のテーパー形状を有する導電層909〜912をマスクとして自己整合的にn型を付与する不純物元素をイオンドープ法で添加する。n型を付与する不純物元素をゲート電極の端部におけるテーパー部とゲート絶縁膜906とを通して、その下に位置する半導体層に達するように添加するためにドーズ量を1×1013〜5×1014atoms/cm2とし、加速電圧を80〜160keVとして行う。n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用いた。このようなイオンドープ法により第1の不純物領域914〜917には1×1020〜1×1021atomic/cm3の濃度範囲でn型を付与する不純物元素が添加される(図7(C))。
【0074】
この工程において、ドーピングの条件によっては、不純物が第1の形状の導電層909〜912の下に回りこみ、第1の不純物領域914〜917が第1の形状の導電層909〜912と重なることも起こりうる。
【0075】
次に、図7(D)に示すように第2のエッチング処理を行う。エッチング処理も同様にICPエッチング装置により行い、エッチングガスにCF4とCl2の混合ガスを用い、RF電力3.2W/cm2(13.56MHz)、バイアス電力45mW/cm2(13.56MHz)、圧力1.0Paでエッチングを行う。この条件で形成される第2の形状を有する導電層918〜921が形成される。その端部にはテーパー部が形成され、該端部から内側にむかって徐々に厚さが増加するテーパー形状となる。第1のエッチング処理と比較して基板側に印加するバイアス電力を低くした分等方性エッチングの割合が多くなり、テーパー部の角度は30〜60°となる。マスク908はエッチングされて端部が削れ、マスク922となる。また、図7(D)の工程において、ゲート絶縁膜906の表面が40nm程度エッチングされる。
【0076】
そして、第1のドーピング処理よりもドーズ量を下げ高加速電圧の条件でn型を付与する不純物元素をドーピングする。例えば、加速電圧を70〜120keVとし、1×1013/cm2のドーズ量で行い、不純物濃度が大きくなった第1の不純物領域924〜927と、前記第1の不純物領域924〜927に接する第2の不純物領域928〜931とを形成する。この工程において、ドーピングの条件によっては、不純物が第2の形状の導電層918〜921の下に回りこみ、第2の不純物領域928〜931が第2の形状の導電層918〜921と重なることも起こりうる。第2の不純物領域における不純物濃度は、1×1016〜1×1018atoms/cm3となるようにする(図8(A))。
【0077】
そして、(図8(B))に示すように、pチャネル型TFTを形成する半導体層902、905に一導電型とは逆の導電型の不純物領域933(933a、933b)及び934(934a、934b)を形成する。この場合も第2の形状の導電層918、921をマスクとしてp型を付与する不純物元素を添加し、自己整合的に不純物領域を形成する。このとき、nチャネル型TFTを形成する半導体層903、904は、レジストのマスク932を形成し全面を被覆しておく。ここで形成される不純物領域933、934はジボラン(B2H6)を用いたイオンドープ法で形成する。不純物領域933、934のp型を付与する不純物元素の濃度は、2×1020〜2×1021atoms/cm3となるようにする。
【0078】
しかしながら、この不純物領域933、934は詳細にはn型を付与する不純物元素を含有する2つの領域に分けて見ることができる。第3の不純物領域933a、934aは1×1020〜1×1021atoms/cm3の濃度でn型を付与する不純物元素を含み、第4の不純物領域933b、934bは1×1017〜1×1020atoms/cm3の濃度でn型を付与する不純物元素を含んでいる。しかし、これらの不純物領域933b、934bのp型を付与する不純物元素の濃度を1×1019atoms/cm3以上となるようにし、第3の不純物領域933a、934aにおいては、p型を付与する不純物元素の濃度をn型を付与する不純物元素の濃度の1.5から3倍となるようにすることにより、第3の不純物領域でpチャネル型TFTのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【0079】
その後、図8(C)に示すように、第2の形状を有する導電層918〜921およびゲート絶縁膜906上に第1の層間絶縁膜937を形成する。第1の層間絶縁膜937は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第1の層間絶縁膜937は無機絶縁物材料から形成する。第1の層間絶縁膜937の膜厚は100〜200nmとする。第1の層間絶縁膜937として酸化シリコン膜を用いる場合には、プラズマCVD法でTEOSとO2とを混合し、反応圧力40Pa、基板温度300〜400℃とし、高周波(13.56MHz)電力密度0.5〜0.8W/cm2で放電させて形成することができる。また、第1の層間絶縁膜937として酸化窒化シリコン膜を用いる場合には、プラズマCVD法でSiH4、N2O、NH3から作製される酸化窒化シリコン膜、またはSiH4、N2Oから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力20〜200Pa、基板温度300〜400℃とし、高周波(60MHz)電力密度0.1〜1.0W/cm2で形成することができる。また、第1の層間絶縁膜937としてSiH4、N2O、H2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマCVD法でSiH4、NH3から作製することが可能である。
【0080】
そして、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)を適用することができる。熱アニール法では酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400〜700℃、代表的には500〜600℃で行うものであり、本実施例では550℃で4時間の熱処理を行った。また、基板501に耐熱温度が低いプラスチック基板を用いる場合にはレーザーアニール法を適用することが好ましい。
【0081】
活性化の工程に続いて、雰囲気ガスを変化させ、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行い、半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層にある1016〜1018/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。いずれにしても、半導体層902〜905中の欠陥密度を1016/cm3以下とすることが望ましく、そのために水素を0.01〜0.1atomic%程度付与すれば良い。
【0082】
そして、有機絶縁物材料からなる第2の層間絶縁膜939を1.0〜2.0μmの平均膜厚で形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロブテン)の他、感光性アクリル等を使用することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンで300℃で焼成して形成する。また、アクリルを用いる場合には、2液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで80℃で60秒の予備加熱を行い、さらにクリーンオーブンで250℃で60分焼成して形成することができる。
【0083】
このように、第2の層間絶縁膜939を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減できる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、第1の層間絶縁膜937として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いると良い。
【0084】
その後、所定のパターンのレジストマスクを形成し、それぞれの半導体層に形成されソース領域またはドレイン領域とする不純物領域に達するコンタクトホールを形成する。コンタクトホールはドライエッチング法で形成する。この場合、エッチングガスにCF4、O2、Heの混合ガスを用い有機樹脂材料から成る第2の層間絶縁膜939をまずエッチングし、その後、続いてエッチングガスをCF4、O2として第1の層間絶縁膜937をエッチングする。さらに、半導体層との選択比を高めるために、エッチングガスをCHF3に切り替えてゲート絶縁膜906をエッチングすることによりコンタクトホールを形成することができる。
【0085】
そして、導電性の金属膜からなる配線層940がスパッタ法や真空蒸着法により形成される。さらに、配線層940の上にはエッチングの際に配線層とエッチング液に対する選択比が大きくなる材料からなる分離層941が形成される。なお、分離層941は、窒化膜や酸化膜といった無機材料で形成されていても良いし、ボリイミド、ポリアミドまたはBCB(ベンゾシクロブテン)といった有機樹脂等で形成されていても良い。さらに金属材料で形成されていても良い。
【0086】
ここで、分離層941をマスクでパターニングし、その後エッチングすることで、ソース配線942a〜945aとドレイン配線946a〜948a及び分離部942b〜948bを形成する。なお、本明細書中では、分離層と配線とで形成される構造を隔壁と呼ぶ。また、図示していないが、本実施例ではこの配線を、そして、膜厚50nmのTi膜と、膜厚500nmの合金膜(AlとTiとの合金膜)との積層膜で形成した。
【0087】
次いで、その上に透明導電膜を80〜120nmの厚さで形成し、パターニングすることによって画素電極949を形成する(図9(B))。なお、本実施例では、画素電極949は、陽極として機能する電極であるため、酸化インジウム・スズ(ITO)膜や酸化インジウムに2〜20[%]の酸化亜鉛(ZnO)を混合した透明導電膜を用いることにより画素電極949を形成する。
【0088】
また、画素電極949は、ドレイン配線946aと電気的に接続されたコンタクト配線923と接して重ねて形成することによって電流制御用TFT963のドレイン領域と電気的な接続が形成される。
【0089】
次に、図9(B)に示すように、有機化合物層950、対向電極である陰極951およびパッシベーション膜952が蒸着法により形成される。このとき有機化合物層950を形成するに前に画素電極947に対して熱処理を施し、水分を完全に除去しておくことが望ましい。なお、本実施例では発光素子の陰極としてMg:Ag合金で形成された電極を用いるが、公知の他の材料であっても良い。
【0090】
なお、有機化合物層950は、発光層の他に正孔注入層、正孔輸送層、電子輸送層、電子注入層及びバッファー層といった複数の層を組み合わせて積層することにより形成されている。本実施例において用いた有機化合物層950の構造について以下に詳細に説明する。
【0091】
本実施例では、正孔注入層として、銅フタロシアニンを用い、正孔輸送層としては、MTDATA
(4,4',4''-tris(3-methylphenylphenylamino)triphenylamine)を蒸着法により形成した。しかし、その他にも正孔注入層としてポリチオフェン誘導体であるPEDOTなどを用いることができ、正孔輸送層としてα−NPDやポリフェニレンビニレン(PPV)等を用いることができる。
【0092】
次に、発光層が形成されるが、本実施例では発光層に異なる材料を用いることで異なる発光を示す有機化合物層の形成を行う。なお、本実施例では、赤、緑、青色の発光を示す有機化合物層を形成する。
【0093】
赤色に発色する発光層は、Alq3にDCMをドーピングしたものを用いて形成する。その他にもEu錯体(Eu(DCM)3(Phen)、アルミキノリラト錯体(Alq3)にDCM−1をドーパントとして用いたもの等を用いることができるが、その他公知の材料を用いることもできる。
【0094】
また、緑色に発色する発光層は、CBPとIr(ppy)3を共蒸着することにより形成させることができる。なお、この他にもアルミキノリラト錯体(Alq3)、ベンゾキノリノラトベリリウム錯体(BeBq)を用いることができる。さらには、アルミキノリラト錯体(Alq3)にクマリン6やキナクリドンといった材料をドーパントとして用いたものも可能であるが、その他公知の材料を用いることもできる。
【0095】
さらに、青色に発色する発光層は、ジスチリル誘導体であるDPVBiや、アゾメチン化合物を配位子に持つ亜鉛錯体及びDPVBiにペリレンをドーピングしたものを用いることもできるが、その他の公知の材料を用いても良い。
【0096】
また、発光層形成後には、電子輸送層や電子注入層を形成させても良い。なお、本実施例では、電子輸送層として1,3,4−オキサジアゾール誘導体や1,2,4−トリアゾール誘導体(TAZ)といった材料を用いる。さらに、フッ化リチウム(LiF)、酸化アルミニウム(Al2O3)、リチウムアセチルアセトネート(Liacac)といった材料を用いてバッファー層206を形成しても良い。
【0097】
なお、これらの積層構造を有する有機化合物層950の膜厚は10〜400[nm](典型的には60〜150[nm])、陰極951の厚さは80〜200[nm](典型的には100〜150[nm])とすれば良い。
【0098】
有機化合物層950を形成した後で、蒸着法により陰極951が形成され、発光素子954が完成する。本実施例では発光素子954の陰極951となる導電膜としてMg:Ag合金を用いているが、Al−Li合金膜(アルミニウムとリチウムとの合金膜)や、周期表の1族もしくは2族に属する元素とアルミニウムとを共蒸着することにより形成された膜を用いることも可能である。なお、共蒸着とは、同時に蒸着セルを加熱し、成膜段階で異なる物質を混合する蒸着法をいう。
【0099】
なお、陰極951形成後、パッシベーション膜952が形成される。なお、パッシベーション膜952を設けることで有機化合物層950や陰極951を水分や酸素から保護することは可能である。なお、本実施例ではパッシベーション膜952として300nm厚の窒化珪素膜を設ける。このパッシベーション膜952は陰極951を形成した後に大気解放しないで連続的に形成しても構わない。
【0100】
こうして図9(C)に示すような構造の発光装置が完成する。なお、画素電極949、有機化合物層950、陰極951の重なっている部分が発光素子954に相当する。
【0101】
pチャネル型TFT960及びnチャネル型TFT961は駆動回路が有するTFTであり、CMOSを形成している。スイッチング用TFT962及び電流制御用TFT963は画素部が有するTFTであり、駆動回路のTFTと画素部のTFTとは同一基板上に形成することができる。
【0102】
なお、発光素子を用いた発光装置の場合、駆動回路の電源の電圧が5〜6V程度、最大でも10V程度で十分なので、TFTにおいてホットエレクトロンによる劣化があまり問題にならない。また駆動回路を高速で動作させる必要があるので、TFTのゲート容量は小さいほうが好ましい。よって、本実施例のように、発光素子を用いた発光装置の駆動回路では、TFTの半導体層が有する第2の不純物領域929と、第4の不純物領域933bとが、それぞれゲート電極918、919と重ならない構成にするのが好ましい。
【0103】
こうして図9(C)に示すように基板上に発光素子を形成した発光パネルを形成することができる。
【0104】
なお、発光パネルを形成した後で、これを封止しFPCにより外部電源と電気的に接続することにより本発明の発光装置を完成させることができる。
【0105】
〔実施例2〕
本実施例では、実施例1において図9(C)まで作製した発光パネルを発光装置として完成させる方法について図10を用いて詳細に説明する。
【0106】
図10(A)は、発光素子の封止までを行った状態を示す上面図、図10(B)は図10(A)をA−A’で切断した断面図である。点線で示された1001はソース側駆動回路、1002は画素部、1003はゲート側駆動回路である。また、1004はカバー材、1005はシール剤であり、シール剤1005で囲まれた内側には空間1007が設けられる。
【0107】
なお、1008はソース側駆動回路1001及びゲート側駆動回路1003に入力される信号を伝送するための配線であり、外部入力端子となるFPC(フレキシブルプリントサーキット)1009からビデオ信号やクロック信号を受け取る。なお、ここではFPCしか図示されていないが、このFPCにはプリント配線基盤(PWB)が取り付けられていても良い。本明細書における発光装置には、発光パネルにFPCもしくはPWBが取り付けられた状態の発光モジュールだけではなく、ICを実装した発光モジュールをも含むものとする。
【0108】
次に、断面構造について図10(B)を用いて説明する。基板1000の上方には画素部1002、ゲート側駆動回路1003が形成されており、画素部1002は電流制御用TFT1011とそのドレインに電気的に接続された透明電極1012を含む複数の画素により形成される。また、ゲート側駆動回路1003はnチャネル型TFT1013とpチャネル型TFT1014とを組み合わせたCMOS回路(図9参照)を用いて形成される。
【0109】
画素電極1012は発光素子の陽極として機能する。また、画素電極1012の両端には層間絶縁膜1006が形成され、画素電極1012上には有機化合物層1016および発光素子の対向電極である陰極1017が形成される。
【0110】
陰極1017は複数の画素に共通の配線としても機能し、接続配線1009を経由してFPC1010に電気的に接続されている。さらに、画素部1002及びゲート側駆動回路1003に含まれる素子は全てパッシベーション膜1018で覆われている。
【0111】
また、シール剤1005によりカバー材1004が貼り合わされている。なお、カバー材1004と発光素子との間隔を確保するために樹脂膜からなるスペーサを設けても良い。そして、シール剤1005の内側は密閉された空間になっており、窒素やアルゴンなどの不活性ガスが充填されている。なおこの密閉空間の中に酸化バリウムに代表される吸湿材を設けることも有効である。
【0112】
また、カバー材1004としては、ガラス、セラミックス、プラスチックもしくは金属を用いることができるが、カバー材1004側に光を放射させる場合は透光性でなければならない。なお、プラスチックとしては、FRP(Fiberglass-Reinforced Plastics)、PVF(ポリビニルフロライド)、マイラー、ポリエステルまたはアクリルを用いることができる
【0113】
以上のようにして発光パネルをカバー材1004及びシール剤1005を用いて封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素等の有機化合物層の酸化による劣化を促す物質が侵入するのを防ぐことができる。従って、信頼性の高い発光装置を得ることができる。
【0114】
なお、本実施例は、実施例1と自由に組み合わせて実施することが可能である。
【0115】
〔実施例3〕
ここでは、実施例1で示した方法により作製した発光素子の画素部の上面図を図11に示す。なお、基板上の回路構成は、図11(A)に示すとおりであり、ソース側駆動回路1101、ゲート側駆動回路1102および画素部1103がそれぞれ配置されている。
【0116】
発光素子の画素電極(本実施例では、陽極とする)、および有機化合物層が形成された画素部1103の領域a(1104)における拡大図を図11(B)に示す。
【0117】
ソース信号線1105は、ソース側駆動回路1101と電気的に接続されている。なお、発光素子に流れる電流を供給する電流供給線1106もソース信号線1105と平行に形成されている。
【0118】
また、画素部1103にマトリクス状に複数形成されている画素1107は、それぞれ周囲を層間絶縁膜1108に囲まれている。
【0119】
有機化合物層形成後、図11(C)に示すように対向電極である陰極1109が形成されるが、層間絶縁膜1108上に形成されるソース信号線1105及び電流供給線1106は、画素1107と比べて基板面から高い位置にあるため、陰極1109が断絶してしまう。つまり、陰極1109は、紙面に向かって縦方向に並ぶ同一画素列ごとに共通であるが、横方向に並ぶ画素列は共通にはならない。
【0120】
そのため、図11(C)に示すように接続配線1110が形成されている。この接続配線1110は、電極配線やゲート電極と同時に先に形成されているので、層間絶縁膜1108上で複数の画素に共通の配線となる陰極1109を接続配線1110とを図11(C)に示す接続部で電気的に接続させることで、全ての画素が外部電源と接続される。なお、この接続配線1110は、図11(C)に示すように紙面に向かって画素部の下部に設けても良いし、上部に設けても良い。さらに、上下に設ける構造にしても良い。これらの構造を形成することにより、画素列が共有する陰極1109の切断により生じる線状欠陥を防ぐことができる。なお、本実施例は、実施例1または実施例2に示した構成と自由に組み合わせて実施することが可能である。
【0121】
〔実施例4〕
本発明を用いる発光装置において、三重項励起子からの燐光を発光に利用できる有機材料(トリプレット化合物ともいう)を用いることが可能である。燐光を発光に利用できる有機材料を用いた発光装置は、外部発光量子効率を飛躍的に向上させることができる。これにより、発光素子の低消費電力化、長寿命化、および軽量化が可能になる。
【0122】
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。
(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.)
【0123】
上記の論文により報告された有機材料(クマリン色素)の分子式を以下に示す。
【0124】
【化1】
【0125】
(M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395 (1998) p.151.)
【0126】
上記の論文により報告された有機材料(Pt錯体)の分子式を以下に示す。
【0127】
【化2】
【0128】
(M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (1999) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)
【0129】
上記の論文により報告された有機材料(Ir錯体)の分子式を以下に示す。
【0130】
【化3】
【0131】
以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より3〜4倍の高い外部発光量子効率の実現が可能となる。
【0132】
なお、本実施例の有機材料は、実施例1〜実施例3に示した発光装置の有機化合物層において用いることが可能である。
【0133】
〔実施例5〕
発光素子を用いた発光装置は自発光型であるため、液晶表示装置に比べ、明るい場所での視認性に優れ、視野角が広い。従って、本発明の発光装置を表示部に用いることにより様々な電気器具を完成させることができる。
【0134】
本発明により作製した発光装置を用いることにより完成した電気器具として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはデジタルビデオディスク(DVD)等の記録媒体を再生し、その画像を表示しうる表示装置を備えた装置)などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため好適である。それら電気器具の具体例を図12に示す。
【0135】
図12(A)は表示装置であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。本発明により作製した発光装置をその表示部2003に用いたことにより完成させることができる。発光素子を有する発光装置は自発光型であるためバックライトが必要なく、液晶表示装置よりも薄い表示部とすることができる。なお、表示装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【0136】
図12(B)はデジタルスチルカメラであり、本体2101、表示部2102、受像部2103、操作キー2104、外部接続ポート2105、シャッター2106等を含む。本発明により作製した発光装置をその表示部2102に用いたことにより完成させることができる。
【0137】
図12(C)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明により作製した発光装置をその表示部2203に用いたことにより完成させることができる。
【0138】
図12(D)はモバイルコンピュータであり、本体2301、表示部2302、スイッチ2303、操作キー2304、赤外線ポート2305等を含む。本発明により作製した発光装置をその表示部2302に用いたことにより完成させることができる。
【0139】
図12(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示するが、本発明により作製した発光装置をこれら表示部A、B2403、2404に用いたことにより完成させることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【0140】
図12(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体2501、表示部2502、アーム部2503を含む。本発明により作製した発光装置は表示部2502に用いることができる。
【0141】
図12(G)はビデオカメラであり、本体2601、表示部2602、筐体2603、外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作キー2609等を含む。本発明により作製した発光装置をその表示部2602に用いたことにより完成させることができる。
【0142】
ここで図12(H)は携帯電話であり、本体2701、筐体2702、表示部2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。本発明により作製した発光装置をその表示部2703に用いたことにより完成させることができる。なお、表示部2703は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
【0143】
なお、将来的に有機材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【0144】
また、上記電気器具はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【0145】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【0146】
以上の様に、本発明を用いて作製された発光装置の適用範囲は極めて広く、あらゆる分野の電気器具に用いることができる。また、本実施例の電気器具は実施例1〜実施例3に示した発光装置をその表示部に用いて完成させることができる。
【0147】
【発明の効果】
以上説明したように、本発明により、配線形状を利用することによりこれまでマスクを用いて形成されていたバンクに替わる機能を持たせることが可能になった。また、その形状によりこれまで問題となっていた配線と対向電極とのショートの問題を解決することができた。以上により、本発明を用いることで発光装置の生産におけるプロセスを短縮することができるのでこれまでに比べてより高いスループットで生産することが可能となる。
【図面の簡単な説明】
【図1】 本発明による作製方法を示す図。
【図2】 本発明による作製方法を示す図。
【図3】 隔壁の作製を説明する図。
【図4】 隔壁を作製した際のSEM写真。
【図5】 画素の回路図。
【図6】 画素の回路図。
【図7】 作製工程を説明する図。
【図8】 作製工程を説明する図。
【図9】 作製工程を説明する図。
【図10】 発光装置の封止構造を説明する図。
【図11】 画素部を説明する上面図。
【図12】 電気器具の一例を示す図。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing an active matrix light-emitting device having a light-emitting element over a substrate, and the light-emitting device. Note that a light-emitting element refers to an element having a structure in which an anode, a cathode, and an organic compound layer containing a light-emitting organic material (hereinafter referred to as an organic material) from which EL (Electro Luminescence) is obtained are sandwiched therebetween. . Note that the light-emitting element here is also called an OLED (Organic Light Emitting Device). In this specification, a light-emitting panel in which a light-emitting element is sealed between a substrate and a cover material and a light-emitting module in which an IC is mounted on the light-emitting panel are collectively referred to as a light-emitting device. Furthermore, the present invention relates to an electric appliance using the light emitting device as a display unit.
[0002]
[Prior art]
Since the light emitting element emits light by itself, the visibility is high, a backlight necessary for a liquid crystal display (LCD) is not necessary, and it is optimal for thinning, and the viewing angle is not limited. Therefore, in recent years, a light emitting device using a light emitting element has attracted attention as an alternative to CRT and LCD.
[0003]
The light-emitting element includes a layer containing an organic material (hereinafter referred to as an organic compound layer) from which EL (Electro Luminescence: luminescence generated by applying an electric field) is obtained, an anode, and a cathode. Luminescence in an organic material includes light emission (fluorescence) when returning from the singlet excited state to the ground state and light emission (phosphorescence) when returning from the triplet excited state to the ground state. In the light-emitting device of the present invention, a light-emitting element having either organic material can be used.
[0004]
In the present specification, all layers provided between the anode and the cathode are defined as organic compound layers. Specifically, the organic compound layer includes a light emitting layer, a hole injection layer, an electron injection layer, a hole transport layer, an electron transport layer, and the like. Basically, the light-emitting element has a structure in which an anode / light-emitting layer / cathode is laminated in order, and in addition to this structure, an anode / hole injection layer / light-emitting layer / cathode and an anode / hole injection layer. In some cases, the light emitting layer / the electron transporting layer / the cathode are laminated in this order.
[0005]
In the case of forming a light-emitting element, there are film formation methods such as a vapor deposition method, a printing method, an inkjet method, and a spin coating method as a method for forming an organic compound layer for forming an organic compound layer.
[0006]
In particular, the vapor deposition method, which can be applied separately using a mask such as a metal mask, is one of the deposition methods widely used for the deposition of low molecular organic materials. In the case of forming an element, there is a problem that the pixel is destroyed when the metal mask is in contact with the pixel when forming the organic compound layer in order to form the light emitting element after the TFT is manufactured.
[0007]
However, in the light-emitting element manufacturing methods that have been performed so far, as disclosed in JP-A-11-339968, a passivation film is formed after the pixel electrode is formed, and the organic film is formed after removing the passivation film in the pixel electrode portion. A method of forming a compound layer and a counter electrode is employed. For this reason, a structure protected by a passivation film is formed so that the metal mask does not come into contact with the pixels. Note that the passivation film from which only the pixel electrode has been removed is referred to as a bank in this specification.
[0008]
As described above, by forming the bank before forming the organic compound layer and the counter electrode, the metal mask can be prevented from coming into contact with the pixel.
[0009]
[Problems to be solved by the invention]
In manufacturing a light emitting element, after a pixel electrode is formed for each pixel, a bank made of an insulating material is formed around the pixel.
[0010]
This bank not only protects the wiring and the like, but also forms the organic compound layer and the counter electrode by vapor deposition using a metal mask on the pixel electrode of the pixel. It contacts the compound layer and the counter electrode to protect them from destruction, and further has a role to prevent the electrode from short-circuiting with the wiring when the counter electrode is formed.
[0011]
However, when a bank is formed, there is a problem that one mask is added for the patterning.
[0012]
Therefore, an object of the present invention is to provide a method for manufacturing an active matrix light-emitting device that can have a function of changing to a bank without forming a bank, and a light-emitting device manufactured using the method.
[0013]
[Means for Solving the Problems]
The present invention has been made in order to solve the above-described problems, and has a structure in which the periphery of a pixel is protected by using an interlayer insulating film and a wiring formed on the interlayer insulating film in manufacturing an active matrix light-emitting device. By forming the metal mask, it is possible to prevent a metal mask used when a light emitting element is formed on the pixel from being in direct contact with the pixel.
[0014]
Furthermore, since the formation position of the organic compound layer and the counter electrode on the pixel electrode can be controlled by forming the above structure, a structure in which both electrodes forming the light emitting element are not short-circuited can be formed. .
[0015]
First, a TFT is formed on a substrate. Note that when the TFT gate electrode is manufactured, a first wiring for connecting the TFT and the pixel electrode is simultaneously formed in a part of a region where the light emitting element is formed. Note that in this specification, the first wiring referred to here is referred to as an electrode connection wiring. Then, an interlayer insulating film made of an insulating material is formed. Then, by partially etching the interlayer insulating film, the interlayer insulating film in the portion where the pixel is formed is also etched, and a part of the electrode connection wiring formed earlier appears on the surface.
[0016]
Next, a metal film and an insulating film are formed. First, the insulating film is patterned by a dry etching method. At this time, the metal film and the insulating film have a sufficiently large selection ratio. Next, the metal film is patterned using a wet etching method, and an isolation portion and a wiring (second wiring) are formed from the insulating film and the metal film, respectively. Note that, when the metal film is etched, the separation portion is also etched at the same time, but the material for forming the second wiring is selected so that the etching rate with respect to the etchant is higher than the material for forming the separation portion. Therefore, when viewed from the upper surface of the substrate on which the TFT is formed after the second wiring is formed, the area of the second wiring is smaller than that of the separation portion. Note that as an etching solution used for wet etching, a mixed solution including phosphoric acid, nitric acid, and acetic acid as well as hydrofluoric acid and a mixed solution containing the same can be used.
[0017]
Note that the second wiring is formed so as to be electrically connected to the source or drain of the TFT, and the second wiring is formed so as to overlap with part of the interlayer insulating film and the electrode connection wiring. Has been.
[0018]
As described above, the wiring and the isolation portion are formed on the interlayer insulating film. Note that in this specification, the second wiring and the separation portion formed over the interlayer insulating film are referred to as partition walls. Here, the case where different etching methods are used in the manufacture of the separation portion and the second wiring has been described. However, the same wet etching method may be used. Note that the current control TFT that controls the amount of current flowing through the light emitting element is in contact with and electrically connected to the electrode connection wiring.
[0019]
Note that after the partition wall is formed, the pixel electrode is formed so as to be in contact with the electrode connection wiring in a portion not overlapping with the second wiring for each pixel. Note that the pixel electrode formed here is formed without being in contact with the second wiring. Further, an organic compound layer is formed on the pixel electrode by vapor deposition using a metal mask.
[0020]
At this time, the metal mask may be provided so as not to come into contact with the substrate. Note that the organic compound layer can be formed at a desired position with high controllability by the metal mask and the partition.
[0021]
Next, a counter electrode is formed. Note that the electrode formed here is formed using the partition wall as a mask, so that it is not short-circuited with the pixel electrode or the wiring.
[0022]
As a result, the mask required for forming the bank is not necessary, and there are problems such as deterioration of the light emitting element due to moisture when the bank is formed of resin and the influence of temperature on the pixel electrode due to firing of the bank. In addition, a structure in which the periphery of the pixel is surrounded by an interlayer insulating film can be formed.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described with reference to FIGS. FIG. 1A illustrates one pixel formed in the pixel portion.
[0024]
First, an active layer is formed on the
[0025]
Reference numeral 103 denotes a gate signal line, and the
[0026]
Further, simultaneously with these wirings, a drain wiring a (105) having electrical connection with the drain of the switching TFT is formed. The drain wiring a (105) serves as the gate electrode of the current control TFT. In addition, a current supply line 106 that forms an electrical connection with the current control TFT is also formed. Note that the current supply line 106 supplies a current flowing through the light emitting element.
[0027]
[0028]
After these wirings are formed, an
[0029]
Note that after the
[0030]
Here, FIG. 1C shows a cross-sectional view of a portion indicated by a dotted line AA ′ in FIG. That is, all the wiring is covered with the
[0031]
Next, in addition to the
[0032]
Note that as a method for forming these wirings, after forming the structure shown in FIG. 1B, a metal material for forming the wirings is formed. The metal material used at this time may be formed using a metal material such as Al (aluminum) or Ti (titanium), an alloy film made of Al and Ti, or an alloy film of Al and Si.
[0033]
Further, a separation film is formed on the metal film using a material that can have a selective ratio with the etchant when etching is performed simultaneously with the metal film by a wet etching method. As described above, the material for forming the separation film may be a material that can take a selection ratio with the metal film during wet etching, and may be formed of an inorganic film such as silicon nitride or silicon oxide. You may form using metal films, such as Ti. Further, organic resins such as polyimide, polyamide, acrylic, and resist may be used.
[0034]
When the metal film and the separation film are formed, a wiring pattern is formed. At this time, after patterning the separation film, dry etching is performed to form a wiring pattern in which the metal film and the separation film are stacked. Further, when the wiring is wet etched, the metal film having a higher etching selectivity is etched. Therefore, when viewed from the top, the metal film is compared with the separation film as shown in FIG. It is getting smaller.
[0035]
Here, the portion indicated by the dotted line AA ′ in FIG. 2A, that is, the drain wiring b (111) is formed by patterning the metal film, and the
[0036]
FIG. 2C is a cross-sectional view of a portion indicated by a dotted line BB ′ in FIG. As can be seen from the cross-sectional view of FIG. 2C, the
[0037]
Then, in a region C (113) shown in FIG. 2C, a pixel electrode for forming a light emitting element is patterned, and an organic compound layer and a counter electrode are formed thereon by vapor deposition using a metal mask. However, the partition formed by the drain wiring b (111) and the
[0038]
Further, since the drain wiring b (111) is completely covered with the
[0039]
As described above, by implementing the present invention, the wiring can be used in place of the conventional bank, and the mask for forming the bank can be reduced, so that the manufacturing process can be shortened. Can do.
[0040]
Here, a method for manufacturing a shape including the wiring formed by the etching described above and a separation portion and a shape formed using the method will be described.
[0041]
In FIG. 3A, a metal film 201 is formed over a substrate 200, and a
[0042]
Next, by performing dry etching patterning on the
[0043]
Note that the cross-sectional structure taken along the dotted line AA ′ in FIG. 3B at this time is as shown in FIG.
[0044]
Here, the metal film 201 is etched by a wet etching method. At this time, it is necessary to use a material having a sufficient selection ratio with respect to an etchant in etching for the material for forming the separation portion 204 and the material for forming the metal film 201.
[0045]
Here, when the metal film 201 is etched, a separation portion 204 and a wiring 205 as illustrated in FIG. 3C can be formed. Note that the cross-sectional structure taken along the dotted line AA ′ in FIG. 3C at this time is as shown in FIG.
[0046]
Here, FIG. 4A shows a SEM photograph taken of the cross-sectional structure of the separation portion 204 and the wiring 205 manufactured by the above method using Al for the metal film 201 and SiN for the separation portion 204.
[0047]
FIG. 4B shows details of the structure shown in the SEM photograph of FIG. In addition, the code | symbol used here respond | corresponds with the code | symbol used in FIG.
[0048]
In addition, as shown in FIG. 4B, the etching here is performed on the wiring film thickness (x), the etching distance (y) in the lateral direction of the upper part of the wiring with reference to the etching center (c), and the etching center ( The relationship with the lateral etching distance (α) at the lower part of the wiring with reference to c) is
[0049]
[Formula 1]
y = x + α (where α> 0)
[0050]
Isotropic etching. In this example, the wiring film thickness (x) = 500 nm, the lateral etching distance (α) = 400 nm in the lower part of the wiring, and the lateral etching distance (y) in the upper part of the wiring = 900 nm. It has become. In the present invention, the present invention is not limited to this, and may be adjusted as appropriate according to the wiring material, the wiring width, and the etching rate so that the above formula is established.
[0051]
【Example】
[Example 1]
In this embodiment, a structure of a pixel portion of a light-emitting device manufactured using the present invention will be described with an example.
[0052]
First, an enlarged view of the pixel portion 301 of the light emitting device is shown in FIG. Source signal lines (
[0053]
In this embodiment, the pixel 304 is a region provided with one source signal line (S1 to Sx), one current supply line (V1 to Vx), and one gate signal line (G1 to Gy). A plurality of pixels 304 are arranged in a matrix in the pixel portion 301.
[0054]
Next, an enlarged view of the pixel 304 is shown in FIG. In FIG. 6, reference numeral 305 denotes a switching TFT. The gate electrode of the switching TFT 305 is connected to the gate signal line G (G1 to Gx). One of the source region and the drain region of the switching TFT 305 is connected to the source signal line S (S1 to Sx), and the other is connected to the gate electrode of the current control TFT 306 and the capacitor 308 included in each pixel.
[0055]
The capacitor 308 is provided to hold the gate voltage (potential difference between the gate electrode and the source region) of the current control TFT 306 when the switching TFT 305 is in a non-selected state (off state). In the present embodiment, a configuration in which the capacitor 308 is provided is shown, but the present invention is not limited to this configuration, and a configuration in which the capacitor 308 is not provided may be employed.
[0056]
One of the source region and the drain region of the current control TFT 306 is connected to the current supply line V (V1 to Vx), and the other is connected to the
[0057]
The
[0058]
A counter potential is applied to the counter electrode of the
[0059]
As the switching TFT 305 and the current control TFT 306, either an n-channel TFT or a p-channel TFT can be used. However, when the source region or drain region of the current control TFT 306 is connected to the anode of the
[0060]
Further, the switching TFT 305 and the current control TFT 306 may have a multi-gate structure such as a double gate structure or a triple gate structure instead of a single gate structure.
[0061]
Next, an example of a method for simultaneously manufacturing the above-described pixel portion and driver circuit TFTs (n-channel TFT and p-channel TFT) provided around the pixel portion on the same substrate will be described with reference to FIGS. I will explain.
[0062]
First, in this embodiment, a
[0063]
Next, as illustrated in FIG. 7A, a base film 901 formed of an insulating film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is formed over a
[0064]
Next, semiconductor layers 902 to 905 are formed over the base film 901. The semiconductor layers 902 to 905 are formed by forming a semiconductor film having an amorphous structure by a known means (sputtering method, LPCVD method, plasma CVD method, or the like), and then known crystallization treatment (laser crystallization method, heat A crystalline semiconductor film obtained by performing a crystallization method or a thermal crystallization method using a catalyst such as nickel) is formed by patterning into a desired shape. The semiconductor layers 902 to 905 are formed with a thickness of 25 to 80 nm (preferably 30 to 60 nm). The material of the crystalline semiconductor film is not limited, but is preferably silicon (silicon) or silicon germanium (Si X Ge 1-X (X = 0.0001 to 0.02)) It may be formed of an alloy or the like. In this example, a 55 nm amorphous silicon film was formed by plasma CVD, and then a solution containing nickel was held on the amorphous silicon film. This amorphous silicon film is dehydrogenated (500 ° C., 1 hour), then thermally crystallized (550 ° C., 4 hours), and further laser annealed to improve crystallization. Thus, a crystalline silicon film was formed. Then, semiconductor layers 902 to 905 were formed by patterning the crystalline silicon film using a photolithography method.
[0065]
Further, after the semiconductor layers 902 to 905 are formed, the semiconductor layers 902 to 905 may be doped with a small amount of impurity elements (boron or phosphorus) in order to control the threshold value of the TFT.
[0066]
When a crystalline semiconductor film is formed by laser crystallization, a pulse oscillation type or continuous emission type excimer laser, YAG laser, YVO Four A laser can be used. When these lasers are used, it is preferable to use a method in which laser light emitted from a laser oscillator is linearly collected by an optical system and irradiated onto a semiconductor film. Crystallization conditions are appropriately selected by the practitioner, but when an excimer laser is used, the pulse oscillation frequency is 300 Hz and the laser energy density is 100 to 400 mJ / cm. 2 (Typically 200-300mJ / cm 2 ). When a YAG laser is used, the second harmonic is used and the pulse oscillation frequency is set to 30 to 300 kHz, and the laser energy density is set to 300 to 600 mJ / cm. 2 (Typically 350-500mJ / cm 2 ) Then, when the laser beam condensed linearly with a width of 100 to 1000 μm, for example, 400 μm is irradiated over the entire surface of the substrate, the superposition ratio (overlap ratio) of the linear laser light at this time is 50 to 90%. Good.
[0067]
Next, a
[0068]
When a silicon oxide film is used, TEOS (Tetraethyl Orthosilicate) and O 2 The reaction pressure is 40 Pa, the substrate temperature is 300 to 400 ° C., and the high frequency (13.56 MHz) power density is 0.5 to 0.8 W / cm. 2 And can be formed by discharging. The silicon oxide film thus manufactured can obtain good characteristics as a gate insulating film by thermal annealing at 400 to 500 ° C. thereafter.
[0069]
Then, a heat-resistant
[0070]
On the other hand, when a Ta film is used for the heat-resistant
[0071]
Next, a resist
[0072]
[0073]
Then, a first doping process is performed to add an impurity element of one conductivity type to the semiconductor layer. Here, a step of adding an impurity element imparting n-type is performed. The
[0074]
In this step, depending on doping conditions, impurities may flow under the first shape
[0075]
Next, a second etching process is performed as shown in FIG. Similarly, the etching process is performed by an ICP etching apparatus, and CF is used as an etching gas. Four And Cl 2 RF power of 3.2 W / cm 2 (13.56 MHz), bias power 45 mW / cm 2 Etching is performed at 13.56 MHz and a pressure of 1.0 Pa.
[0076]
Then, an impurity element imparting n-type conductivity is doped under a condition of a high acceleration voltage with a dose amount lower than that in the first doping treatment. For example, the acceleration voltage is 70 to 120 keV and 1 × 10 13 / Cm 2
[0077]
Then, as shown in FIG. 8B, impurity regions 933 (933a, 933b) and 934 (934a, 934a, 934a, 934b, 903a, 933b, 934a, 934a, 933a, 933b, 934a, and 934b) 934b). Also in this case, an impurity element imparting p-type is added using the second shape
[0078]
However, the impurity regions 933 and 934 can be divided into two regions containing an impurity element imparting n-type in detail. The
[0079]
After that, as illustrated in FIG. 8C, a first
[0080]
Then, a step of activating the impurity element imparting n-type or p-type added at each concentration is performed. This step is performed by a thermal annealing method using a furnace annealing furnace. In addition, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied. In the thermal annealing method, the oxygen concentration is 1 ppm or less, preferably 0.1 ppm or less in a nitrogen atmosphere at 400 to 700 ° C., typically 500 to 600 ° C. In this example, the temperature is 550 ° C. for 4 hours. Heat treatment was performed. In the case where a plastic substrate having a low heat resistant temperature is used as the substrate 501, it is preferable to apply a laser annealing method.
[0081]
Following the activation step, the step of hydrogenating the semiconductor layer is performed by changing the atmosphere gas and performing a heat treatment at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen. This step is performed in the semiconductor layer by thermally excited hydrogen. 16 -10 18 /cm Three This is a step of terminating the dangling bond. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed. In any case, the defect density in the semiconductor layers 902 to 905 is 10 16 /cm Three It is desirable to set it as follows, and for that purpose, hydrogen may be added at about 0.01 to 0.1 atomic%.
[0082]
Then, a second
[0083]
Thus, the surface can be satisfactorily planarized by forming the second
[0084]
Thereafter, a resist mask having a predetermined pattern is formed, and contact holes are formed in the respective semiconductor layers to reach impurity regions serving as source regions or drain regions. The contact hole is formed by a dry etching method. In this case, CF is used as an etching gas. Four , O 2 The second
[0085]
A
[0086]
Here, the
[0087]
Next, a transparent conductive film is formed thereon with a thickness of 80 to 120 nm and patterned to form a pixel electrode 949 (FIG. 9B). In this embodiment, since the
[0088]
Further, the
[0089]
Next, as shown in FIG. 9B, an
[0090]
Note that the
[0091]
In this example, copper phthalocyanine is used as the hole injection layer, and MTDATA is used as the hole transport layer.
(4,4 ′, 4 ″ -tris (3-methylphenylphenylamino) triphenylamine) was formed by vapor deposition. However, PEDOT, which is a polythiophene derivative, can be used as the hole injection layer, and α-NPD, polyphenylene vinylene (PPV), or the like can be used as the hole transport layer.
[0092]
Next, a light emitting layer is formed. In this embodiment, an organic compound layer showing different light emission is formed by using different materials for the light emitting layer. In this embodiment, an organic compound layer that emits red, green, and blue light is formed.
[0093]
The light emitting layer that develops red color is Alq. Three It is formed using a material doped with DCM. Other Eu complexes (Eu (DCM) Three (Phen), aluminum quinolinato complex (Alq Three ) Using DCM-1 as a dopant can be used, but other known materials can also be used.
[0094]
In addition, the light emitting layer that develops a green color is composed of CBP and Ir (ppy). Three Can be formed by co-evaporation. In addition to this, an aluminum quinolinato complex (Alq Three ), A benzoquinolinolatoberyllium complex (BeBq) can be used. Furthermore, an aluminum quinolinato complex (Alq Three ) Using a material such as coumarin 6 or quinacridone as a dopant is also possible, but other known materials can also be used.
[0095]
Further, the light emitting layer that develops a blue color can be a distyryl derivative DPVBi, a zinc complex having an azomethine compound as a ligand, or DPVBi doped with perylene, but other known materials can be used. Also good.
[0096]
Further, after the light emitting layer is formed, an electron transport layer or an electron injection layer may be formed. In this embodiment, a material such as a 1,3,4-oxadiazole derivative or a 1,2,4-triazole derivative (TAZ) is used for the electron transport layer. Furthermore, lithium fluoride (LiF), aluminum oxide (Al 2 O Three ), A material such as lithium acetylacetonate (Liacac) may be used to form the buffer layer 206.
[0097]
Note that the thickness of the
[0098]
After the
[0099]
Note that after the formation of the
[0100]
Thus, a light emitting device having a structure as shown in FIG. 9C is completed. Note that a portion where the
[0101]
A p-channel TFT 960 and an n-channel TFT 961 are TFTs included in the driver circuit and form a CMOS. The switching TFT 962 and the current control TFT 963 are TFTs included in the pixel portion, and the driver circuit TFT and the pixel portion TFT can be formed over the same substrate.
[0102]
Note that in the case of a light-emitting device using a light-emitting element, the power supply voltage of the drive circuit is about 5 to 6 V, and the maximum is about 10 V. Further, since it is necessary to operate the driving circuit at high speed, it is preferable that the gate capacitance of the TFT is small. Therefore, as in this embodiment, in the driving circuit of the light emitting device using the light emitting element, the
[0103]
Thus, a light-emitting panel in which a light-emitting element is formed over a substrate can be formed as illustrated in FIG.
[0104]
Note that after the light-emitting panel is formed, the light-emitting device of the present invention can be completed by sealing the light-emitting panel and electrically connecting to an external power source by an FPC.
[0105]
[Example 2]
In this example, a method for completing the light-emitting panel manufactured in Example 1 up to FIG. 9C as a light-emitting device will be described in detail with reference to FIGS.
[0106]
10A is a top view illustrating a state where the light-emitting element is sealed, and FIG. 10B is a cross-sectional view taken along line AA ′ in FIG. 10A. Reference numeral 1001 indicated by a dotted line denotes a source side driver circuit, 1002 denotes a pixel portion, and 1003 denotes a gate side driver circuit. Further, reference numeral 1004 denotes a cover material, and 1005 denotes a sealing agent. A space 1007 is provided on the inner side surrounded by the sealing agent 1005.
[0107]
Reference numeral 1008 denotes a wiring for transmitting signals input to the source side driver circuit 1001 and the gate side driver circuit 1003, and receives a video signal and a clock signal from an FPC (flexible printed circuit) 1009 serving as an external input terminal. Although only the FPC is shown here, a printed wiring board (PWB) may be attached to the FPC. The light-emitting device in this specification includes not only a light-emitting module in which an FPC or a PWB is attached to a light-emitting panel but also a light-emitting module on which an IC is mounted.
[0108]
Next, a cross-sectional structure is described with reference to FIG. A pixel portion 1002 and a gate side driver circuit 1003 are formed above the substrate 1000, and the pixel portion 1002 is formed by a plurality of pixels including a
[0109]
The pixel electrode 1012 functions as an anode of the light emitting element. In addition, an interlayer insulating film 1006 is formed on both ends of the pixel electrode 1012, and an organic compound layer 1016 and a cathode 1017 which is a counter electrode of the light emitting element are formed on the pixel electrode 1012.
[0110]
The cathode 1017 also functions as a wiring common to a plurality of pixels, and is electrically connected to the
[0111]
In addition, a cover material 1004 is bonded with a sealant 1005. Note that a spacer made of a resin film may be provided in order to ensure a space between the cover material 1004 and the light emitting element. The inside of the sealant 1005 is a sealed space, and is filled with an inert gas such as nitrogen or argon. It is also effective to provide a hygroscopic material typified by barium oxide in this sealed space.
[0112]
As the cover material 1004, glass, ceramics, plastic, or metal can be used. However, when light is emitted to the cover material 1004 side, the cover material 1004 must be translucent. As the plastic, FRP (Fiberglass-Reinforced Plastics), PVF (polyvinyl fluoride), Mylar, polyester or acrylic can be used.
[0113]
By sealing the light emitting panel with the cover material 1004 and the sealant 1005 as described above, the light emitting element can be completely shut off from the outside, and deterioration due to oxidation of an organic compound layer such as moisture or oxygen from the outside. Can prevent the entry of substances that promote Therefore, a highly reliable light-emitting device can be obtained.
[0114]
Note that this embodiment can be freely combined with
[0115]
Example 3
Here, a top view of a pixel portion of a light-emitting element manufactured by the method shown in
[0116]
FIG. 11B shows an enlarged view of a pixel electrode 110 (referred to as an anode in this embodiment) of the light-emitting element and a region a (1104) of the pixel portion 1103 where the organic compound layer is formed.
[0117]
The
[0118]
A plurality of pixels 1107 formed in a matrix in the pixel portion 1103 are each surrounded by an
[0119]
After the organic compound layer is formed, a cathode 1109 which is a counter electrode is formed as shown in FIG. 11C. The
[0120]
Therefore, a connection wiring 1110 is formed as shown in FIG. Since the connection wiring 1110 is formed at the same time as the electrode wiring and the gate electrode, the cathode 1109 serving as a wiring common to a plurality of pixels on the
[0121]
Example 4
In the light-emitting device using the present invention, an organic material (also referred to as a triplet compound) that can use phosphorescence from triplet excitons for light emission can be used. A light-emitting device using an organic material that can use phosphorescence for light emission can dramatically improve external light emission quantum efficiency. This makes it possible to reduce the power consumption, extend the life, and reduce the weight of the light emitting element.
[0122]
Here, a report of using triplet excitons to improve the external emission quantum efficiency is shown.
(T. Tsutsui, C. Adachi, S. Saito, Photochemical Processes in Organized Molecular Systems, ed. K. Honda, (Elsevier Sci. Pub., Tokyo, 1991) p.437.)
[0123]
The molecular formula of the organic material (coumarin dye) reported by the above paper is shown below.
[0124]
[Chemical 1]
[0125]
(MABaldo, DFO'Brien, Y.You, A.Shoustikov, S.Sibley, METhompson, SRForrest, Nature 395 (1998) p.151.)
[0126]
The molecular formula of the organic material (Pt complex) reported by the above paper is shown below.
[0127]
[Chemical 2]
[0128]
(MABaldo, S. Lamansky, PEBurrrows, METhompson, SRForrest, Appl.Phys.Lett., 75 (1999) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)
[0129]
The molecular formula of the organic material (Ir complex) reported by the above paper is shown below.
[0130]
[Chemical 3]
[0131]
As described above, if phosphorescence emission from triplet excitons can be used, in principle, it is possible to realize an external emission quantum efficiency that is 3 to 4 times higher than that in the case of using fluorescence emission from singlet excitons.
[0132]
Note that the organic material of this embodiment can be used in the organic compound layer of the light-emitting device shown in
[0133]
Example 5
Since a light-emitting device using a light-emitting element is a self-luminous type, it is superior in visibility in a bright place and has a wide viewing angle as compared with a liquid crystal display device. Therefore, various electric appliances can be completed by using the light emitting device of the present invention for the display portion.
[0134]
As electric appliances completed by using the light emitting device manufactured according to the present invention, a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproducing device (car audio, audio component, etc.), a notebook type personal computer Computers, game machines, portable information terminals (mobile computers, mobile phones, portable game machines, electronic books, etc.), image playback devices equipped with recording media (specifically, playback of recording media such as digital video discs (DVDs)) And a device provided with a display device capable of displaying the image). In particular, a portable information terminal that often has an opportunity to see the screen from an oblique direction is suitable because the width of the viewing angle is important. Specific examples of these electric appliances are shown in FIG.
[0135]
FIG. 12A illustrates a display device, which includes a
[0136]
FIG. 12B illustrates a digital still camera, which includes a
[0137]
FIG. 12C illustrates a laptop personal computer, which includes a
[0138]
FIG. 12D illustrates a mobile computer, which includes a
[0139]
FIG. 12E illustrates a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a
[0140]
FIG. 12F illustrates a goggle type display (head mounted display), which includes a
[0141]
FIG. 12G illustrates a video camera, which includes a main body 2601, a
[0142]
Here, FIG. 12H shows a mobile phone, which includes a
[0143]
If the emission luminance of the organic material is increased in the future, the light including the output image information can be enlarged and projected by a lens or the like and used for a front type or rear type projector.
[0144]
In addition, the electric appliances often display information distributed through electronic communication lines such as the Internet or CATV (cable television), and in particular, opportunities to display moving image information are increasing. Since the response speed of the organic material is very high, the light-emitting device is preferable for displaying moving images.
[0145]
Further, since the light emitting part consumes power in the light emitting device, it is desirable to display information so that the light emitting part is minimized. Therefore, when a light emitting device is used for a display unit mainly including character information, such as a portable information terminal, particularly a mobile phone or a sound reproduction device, it is driven so that character information is formed by the light emitting part with the non-light emitting part as the background. It is desirable to do.
[0146]
As described above, the applicable range of the light-emitting device manufactured using the present invention is so wide that the light-emitting device can be used for electric appliances in various fields. In addition, the electric appliance of this embodiment can be completed by using the light emitting device shown in
[0147]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a function that replaces a bank that has been formed using a mask by using a wiring shape. In addition, the short circuit between the wiring and the counter electrode, which has been a problem due to its shape, can be solved. As described above, by using the present invention, a process for producing a light emitting device can be shortened, so that it is possible to produce with higher throughput than before.
[Brief description of the drawings]
FIG. 1 is a view showing a manufacturing method according to the present invention.
FIG. 2 is a view showing a manufacturing method according to the present invention.
FIGS. 3A and 3B illustrate a method for manufacturing a partition wall. FIGS.
FIG. 4 is an SEM photograph when a partition wall is produced.
FIG. 5 is a circuit diagram of a pixel.
FIG. 6 is a circuit diagram of a pixel.
FIGS. 7A to 7C illustrate a manufacturing process. FIGS.
FIG. 8 illustrates a manufacturing process.
FIG. 9 illustrates a manufacturing process.
FIG 10 illustrates a sealing structure of a light-emitting device.
FIG. 11 is a top view illustrating a pixel portion.
FIG. 12 is a diagram showing an example of an electric appliance.
Claims (7)
前記発光素子は、第1の電極と、有機化合物層と、第2の電極とを有し、
前記基板上に前記第1の電極と電気的に接続された第1の配線と、
前記第1の配線上に形成された絶縁膜と、
前記第1の配線および前記絶縁膜上に形成され、かつ前記ソースまたは前記ドレインと電気的に接続された第2の配線と、
前記第2の配線上に形成された分離部とを有し、
前記分離部は前記第2の配線を形成する材料に比べてエッチング速度の遅い材料で形成されることにより、前記第2の配線よりも上面から見た面積が大きいことを特徴とする発光装置。On a substrate, a light-emitting device having a source, a TFT having a drain and a channel region, and a light emitting element,
The light-emitting element includes a first electrode, an organic compound layer, and a second electrode,
A first wiring electrically connected to the first electrode on the substrate;
An insulating film formed on the first wiring;
A second wiring formed on the first wiring and the insulating film and electrically connected to the source or the drain ;
A separation portion formed on the second wiring,
Wherein the separation unit is Rukoto formed at a lower material etching rate as compared to the material forming the second wiring, the light emitting device, characterized in that a large area when viewed from the top surface than said second wiring.
前記発光素子は、第1の電極と、有機化合物層と、第2の電極とを有し、
前記基板上に前記第1の電極と電気的に接続された第1の配線と、
前記第1の配線上に形成された絶縁膜と、
前記第1の配線および前記絶縁膜上に形成され、かつ前記ソースまたは前記ドレインと電気的に接続された第2の配線と、
前記第2の配線上に形成された分離部とを有し、
前記分離部は前記第2の配線を形成する材料に比べてエッチング速度の遅い材料で形成されることにより、前記第2の配線よりも上面から見た面積が大きく、
前記分離部は、前記有機化合物層及び前記第2の電極の形成におけるマスクとなることを特徴とする発光装置。On a substrate, a light-emitting device having a source, a TFT having a drain and a channel region, and a light emitting element,
The light-emitting element includes a first electrode, an organic compound layer, and a second electrode,
A first wiring electrically connected to the first electrode on the substrate;
An insulating film formed on the first wiring;
A second wiring formed on the first wiring and the insulating film and electrically connected to the source or the drain ;
A separation portion formed on the second wiring,
The isolation portion is formed of a material having a slower etching rate than the material forming the second wiring, so that the area viewed from the upper surface is larger than the second wiring,
The light-emitting device, wherein the separation portion serves as a mask in forming the organic compound layer and the second electrode.
前記発光装置をその表示部に用い、表示装置、デジタルスチルカメラ、ノート型パーソナルコンピュータ、モバイルコンピュータ、記録媒体を備えた携帯型の画像再生装置、ゴーグル型ディスプレイ、ビデオカメラ、携帯電話から選ばれた一種を完成させることを特徴とする発光装置。In claim 1 or claim 2 ,
The light emitting device is used as a display unit, and is selected from a display device, a digital still camera, a notebook personal computer, a mobile computer, a portable image reproducing device equipped with a recording medium, a goggle type display, a video camera, and a mobile phone. A light emitting device characterized by completing one kind.
前記基板上に前記TFTのソース、ドレインおよびチャネル領域を形成し、Forming source, drain and channel regions of the TFT on the substrate;
前記ソース、前記ドレインおよび前記チャネル領域を覆ってゲート絶縁膜を形成し、Forming a gate insulating film covering the source, the drain and the channel region;
前記TFTのゲート電極および第1の配線を形成し、Forming a gate electrode and a first wiring of the TFT;
前記ゲート電極および第1の配線上に絶縁膜を形成し、Forming an insulating film on the gate electrode and the first wiring;
前記第1の配線上に形成された前記絶縁膜の一部を除去し、Removing a portion of the insulating film formed on the first wiring;
前記第1の配線および前記絶縁膜上に、前記ソースまたは前記ドレインと電気的に接続される第2の配線を形成し、Forming a second wiring electrically connected to the source or the drain over the first wiring and the insulating film;
前記第2の配線上に前記第2の配線を形成する材料に比べてエッチング速度の遅い材料で分離部を形成することを特徴とする発光装置の作製方法。A method for manufacturing a light-emitting device, wherein a separation portion is formed using a material whose etching rate is lower than that of a material for forming the second wiring on the second wiring.
前記基板上に前記TFTのソース、ドレインおよびチャネル領域を形成し、
前記ソース、前記ドレインおよび前記チャネル領域を覆ってゲート絶縁膜を形成し、
前記TFTのゲート電極および第1の配線を形成し、
前記ゲート電極および第1の配線上に絶縁膜を形成し、
前記第1の配線上に形成された前記絶縁膜の一部を除去し、
前記第1の配線および前記絶縁膜上に、前記ソースまたは前記ドレインと電気的に接続される第2の配線を形成し、
前記第2の配線上に前記第2の配線を形成する材料に比べてエッチング速度の遅い材料で分離部を形成し、
前記分離部をマスクとして前記発光素子の有機化合物層および第2の電極を形成することを特徴とする発光装置の作製方法。A method for manufacturing a light-emitting device having a TFT and a light-emitting element over a substrate,
Forming source, drain and channel regions of the TFT on the substrate;
Forming a gate insulating film covering the source, the drain and the channel region;
Forming a gate electrode and a first wiring of the TFT;
Forming an insulating film on the gate electrode and the first wiring;
Removing a part of the insulating film formed on the first wiring;
Forming a second wiring electrically connected to the source or the drain on the first wiring and the insulating film;
Before SL to form the separating portion at a slower etching rate material than the material forming said second wiring on the second wiring,
The method for manufacturing a light emitting device and forming the organic compound layer and the second electrode of the light emitting element the separation unit as a mask.
前記基板上に前記TFTのソース、ドレインおよびチャネル領域を形成し、
前記ソース、前記ドレインおよび前記チャネル領域を覆ってゲート絶縁膜を形成し、
前記TFTのゲート電極および第1の配線を形成し、
前記ゲート電極および第1の配線上に第1の絶縁膜を形成し、
前記第1の配線上に形成された前記第1の絶縁膜の一部を除去し、
前記第1の配線および前記第1の絶縁膜上に、前記ソースまたは前記ドレインと電気的に接続される第2の配線を形成し、
前記第2の配線上に前記第2の配線を形成する材料に比べてエッチング速度の遅い材料で第2の絶縁膜を形成し、
前記第2の配線および第2の絶縁膜を、ウエットエッチング法によりエッチングして、前記第2の絶縁膜を有する分離部を形成することを特徴とする発光装置の作製方法。A method for manufacturing a light-emitting device having a TFT and a light-emitting element over a substrate,
Forming source, drain and channel regions of the TFT on the substrate;
Forming a gate insulating film covering the source, the drain and the channel region;
Forming a gate electrode and a first wiring of the TFT;
Forming a first insulating film on the gate electrode and the first wiring;
Removing a part of the first insulating film formed on the first wiring;
Forming a second wiring electrically connected to the source or the drain over the first wiring and the first insulating film;
Before Symbol the second insulating film at a slower etching rate material is formed as compared with the material forming said second wiring on the second wiring,
A method for manufacturing a light-emitting device, wherein the second wiring and the second insulating film are etched by a wet etching method to form a separation portion having the second insulating film .
前記基板上に前記TFTのソース、ドレインおよびチャネル領域を形成し、
前記ソース、前記ドレインおよび前記チャネル領域を覆ってゲート絶縁膜を形成し、
前記TFTのゲート電極および第1の配線を形成し、
前記ゲート電極および第1の配線上に絶縁膜を形成し、
前記第1の配線上に形成された前記絶縁膜の一部を除去し、
前記第1の配線および前記絶縁膜上に、前記ソースまたは前記ドレインと電気的に接続される第2の配線を形成し、
前記第2の配線上に前記第2の配線を形成する材料に比べてエッチング速度の遅い材料で分離部を形成し、
前記発光素子の第1の電極を前記第1の配線に接して形成し、
前記分離部をマスクとして前記発光素子の有機化合物層および第2の電極を形成する発光装置の作製方法。A method for manufacturing a light-emitting device having a TFT and a light-emitting element over a substrate,
Forming source, drain and channel regions of the TFT on the substrate;
Forming a gate insulating film covering the source, the drain and the channel region;
Forming a gate electrode and a first wiring of the TFT;
Forming an insulating film on the gate electrode and the first wiring;
Removing a part of the insulating film formed on the first wiring;
Forming a second wiring electrically connected to the source or the drain on the first wiring and the insulating film;
Forming a separation portion on the second wiring with a material having a slower etching rate than the material forming the second wiring ;
Forming a first electrode of the light emitting element in contact with the first wiring;
Manufacturing method of the that the separation unit as a mask formed form the organic compound layer and the second electrode of the light emitting element emitting device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001369146A JP4101503B2 (en) | 2000-12-12 | 2001-12-03 | Light emitting device and manufacturing method thereof |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-378096 | 2000-12-12 | ||
| JP2000378096 | 2000-12-12 | ||
| JP2001369146A JP4101503B2 (en) | 2000-12-12 | 2001-12-03 | Light emitting device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002244590A JP2002244590A (en) | 2002-08-30 |
| JP4101503B2 true JP4101503B2 (en) | 2008-06-18 |
Family
ID=26605710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001369146A Expired - Lifetime JP4101503B2 (en) | 2000-12-12 | 2001-12-03 | Light emitting device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4101503B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3481231B2 (en) | 2002-03-05 | 2003-12-22 | 三洋電機株式会社 | Organic electroluminescent display device and method of manufacturing the same |
| US20040124421A1 (en) * | 2002-09-20 | 2004-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and manufacturing method thereof |
| KR100768715B1 (en) | 2006-06-29 | 2007-10-19 | 주식회사 대우일렉트로닉스 | Organic electroluminescent device and manufacturing method thereof |
| KR101415560B1 (en) | 2007-03-30 | 2014-07-07 | 삼성디스플레이 주식회사 | Thin film transistor display panel and manufacturing method thereof |
| JP2013543655A (en) * | 2010-09-30 | 2013-12-05 | ▲海▼洋王照明科技股▲ふん▼有限公司 | Organic electroluminescent device and manufacturing method thereof |
-
2001
- 2001-12-03 JP JP2001369146A patent/JP4101503B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002244590A (en) | 2002-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7952101B2 (en) | Light emitting device and method of manufacturing the same | |
| US6706544B2 (en) | Light emitting device and fabricating method thereof | |
| US7820464B2 (en) | Light emitting device and manufacturing method thereof | |
| US6893887B2 (en) | Process for producing a light emitting device | |
| US7067976B2 (en) | Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment | |
| JP4244120B2 (en) | Light emitting device and manufacturing method thereof | |
| US6924594B2 (en) | Light emitting device | |
| US7560860B2 (en) | Light emitting device including multiple light emitting layers | |
| US20030015961A1 (en) | Light emitting device and method of manufacturing the same | |
| JP3761843B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
| JP2012053473A (en) | Display device and its manufacturing method | |
| US7393792B2 (en) | Light-emitting device and method of fabricating the same | |
| JP5137279B2 (en) | Method for manufacturing light emitting device | |
| JP4101503B2 (en) | Light emitting device and manufacturing method thereof | |
| JP4675005B2 (en) | Light emitting device, electronic equipment | |
| JP2002033191A (en) | Light emitting device manufacturing method | |
| JP4090743B2 (en) | Method for manufacturing light-emitting device | |
| JP4798865B2 (en) | Semiconductor device | |
| JP4190825B2 (en) | Method for manufacturing light emitting device | |
| JP5600704B2 (en) | Light emitting device | |
| JP4244126B2 (en) | Method for manufacturing light emitting device | |
| JP2011187459A (en) | Light emitting device | |
| JP3691475B2 (en) | Light emitting device | |
| JP2005196225A (en) | Light emitting device and method for manufacturing light emitting device | |
| JP2004127592A6 (en) | Method for manufacturing light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080319 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4101503 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |