Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4107437B2 - 多層セラミックス基板及びその製造方法 - Google Patents
[go: Go Back, main page]

JP4107437B2 - 多層セラミックス基板及びその製造方法 - Google Patents

多層セラミックス基板及びその製造方法 Download PDF

Info

Publication number
JP4107437B2
JP4107437B2 JP2005320067A JP2005320067A JP4107437B2 JP 4107437 B2 JP4107437 B2 JP 4107437B2 JP 2005320067 A JP2005320067 A JP 2005320067A JP 2005320067 A JP2005320067 A JP 2005320067A JP 4107437 B2 JP4107437 B2 JP 4107437B2
Authority
JP
Japan
Prior art keywords
conductor
ceramic substrate
glass ceramic
multilayer ceramic
diffusing element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005320067A
Other languages
English (en)
Other versions
JP2007129048A (ja
Inventor
知子 中村
克彦 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005320067A priority Critical patent/JP4107437B2/ja
Publication of JP2007129048A publication Critical patent/JP2007129048A/ja
Application granted granted Critical
Publication of JP4107437B2 publication Critical patent/JP4107437B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、例えばビアホール導体等の内部導体を有する多層セラミックス基板及びその製造方法に関するものであり、特に、内部導体周囲の欠陥を防止する技術に関する。
電子機器等の分野においては、電子デバイスを実装するための基板が広く用いられているが、近年、電子機器の小型軽量化や多機能化等の要望に応え、且つ高信頼性を有する基板として、多層セラミッスク基板が提案され実用化されている。多層セラミックス基板は、複数のセラミックス層を積層することにより構成され、各セラミックス層に配線導体や電子素子等を一体に作り込むことで、高密度実装が可能となっている。
前記多層セラミックス基板は、複数のグリーンシートを積層して積層体を形成した後、これを焼成することにより形成される。そして、前記グリーンシートは、この焼成工程における焼結に伴って必ず収縮し、多層セラミックス基板の寸法精度を低下する大きな要因となっている。具体的には、前記収縮に伴って収縮バラツキが発生し、最終的に得られる多層セラミックス基板においては、寸法精度は、0.5%程度に留まっている。
このような状況から、多層セラミックス基板の焼成工程において、グリーンシートの面内方向の収縮を抑制し、厚さ方向にのみ収縮させる、いわゆる無収縮焼成方法が提案されている(例えば、特許文献1等を参照)。特許文献1等にも記載されるように、前記焼成温度でも収縮しないシートをグリーンシートの積層体に貼り付け、この状態で焼成を行うと、前記面内方向の収縮が抑制され、厚さ方向にのみ収縮する。この方法によれば、多層セラミックス基板の面内方向の寸法精度を例えば0.05%程度にまで改善することが可能である。
ところで、多層セラミックス基板においては、層間接続を図るためのビアホール導体等の内部導体の形成が必須であり、前記多層セラミックス基板の作製に際しては、例えばビアホールを形成し、ここに導体ペーストを充填して焼成することが行われる。この場合、導体ペーストとグリーンシートの熱収縮挙動の相違等により、内部導体(例えばビアホール導体)の周囲に空隙(欠陥)が発生することが知られている。このような欠陥の発生は、特に無収縮焼成方法において顕著である。
そこで、このような欠陥を解消するための技術も各方面で検討されている(例えば、特許文献2〜4等を参照)。例えば、特許文献2記載の発明では、ビア孔に充填される導体組成物として、Ag等の導電性粉末と、Mo化合物またはMo金属とを含有する多層セラミック基板用導電組成物を用いることで、焼成後の電極近傍に欠陥を生じない多層セラミック基板の製造を可能としている。同様に、特許文献3記載の発明では、ビアホール導体をAgとWとから構成することで、ビアホール導体とビアホールの内壁との間に隙間が生じないようにしている。特許文献4記載の発明では、導電性ペーストの導電成分として金属酸化物で被覆された導電性粉末を用い、導電性ペーストの収縮開始温度を上昇させることで、セラミック成形体の焼成による収縮時に、これを拘束するような応力を生じさせないようにしている。
特開平10−75060号公報 特開2003−133745号公報 特許第2732171号公報 特許第3589239号公報
しかしながら、本発明者らが検討を重ねたところ、前記各特許文献に掲載されるような内部導体を形成するための導電ペースト自体の収縮挙動の制御のみでは、必ずしも満足し得る結果が得られず、特に、前記無収縮焼成法により多層セラミックス基板を作製する場合等において、内部導体周囲に発生する欠陥を十分に抑えきれないことがわかった。また、例えば特許文献4に記載されるように、導電性粉末の表面を金属酸化物で覆った場合には、内部導体の電気抵抗の上昇が顕著になるおそれがある。
本発明は、このような従来の実情に鑑みて提案されたものであり、内部導体を有する多層セラミックス基板において、内部導体周囲に生ずる欠陥を確実に解消可能とすることを目的とし、これにより信頼性の高い多層セラミックス基板を提供し、さらにはその製造方法を提供することを目的とする。
本発明者らは、前述の目的を達成するために、長期に亘り種々研究を重ねてきた。その結果、TiやZr、さらにはMnを内部導体の周囲に拡散させることで、前記欠陥の発生を効果的に抑制し得るとの結論を得るに至った。本発明は、このような知見に基づいて完成されたものである。
すなわち、本発明の多層セラミックス基板は、複数のガラスセラミックス層が積層されるとともに、内部導体を有する多層セラミックス基板であって、前記内部導体は、導電材料としてAgを含有するとともに、TiまたはZrから選択される少なくとも1種の酸化物を含有し、前記内部導体周囲のガラスセラミックス層がTiまたはZrから選択される少なくとも1種を前記内部導体から拡散された拡散元素として含有しており、前記拡散元素が存在する領域が、前記内部導体からの距離が100μm以下の領域であり、当該拡散元素が存在する領域において、ガラスセラミックス層における前記拡散元素の含有量が、酸化物換算で0.1質量%〜50質量%であることを特徴とするものである。
また、本発明の多層セラミックス基板の製造方法は、複数のガラスセラミックスグリーンシートのうちの少なくとも一部に導電材料としてAgを含有する導体ペーストからなる導体パターンを形成した後、これらを積層して焼成する多層セラミックス基板の製造方法であって、前記導体ペーストにTiまたはZrから選択される少なくとも1種の酸化物を添加し、前記焼成時にTiまたはZrから選択される少なくとも1種を拡散元素として周囲のガラスセラミックスシートに拡散させ、
前記ガラスセラミックス層の内部導体の周囲において、前記拡散元素が存在する領域を前記内部導体からの距離が100μm以下の領域とし、当該拡散元素が存在する領域において、ガラスセラミックス層における前記拡散元素の含有量を、酸化物換算で0.1質量%〜50質量%とすることを特徴とするものである。
内部導体を有する多層セラミックス基板の焼成に際しては、内部導体とガラスセラミックス層(ガラスセラミックスグリーンシート)の熱収縮の相違により欠陥が発生するものと考えられており、前記各従来技術においても、この内部導体とガラスセラミックス層の熱収縮の相違を解消することに主眼が置かれている。しかしながら、本発明者らが子細に検討した結果、焼成時に内部導体(例えば銀)が周囲に拡散し、この部分のガラスセラミックスの焼結開始温度が低下することにより、他の部分と熱収縮に差が生じ、前記欠陥が生ずることがわかってきた。
本発明では、内部導体周囲のガラスセラミックス層にTi、Zr、Mnから選択される少なくとも1種を拡散させ、それにより銀等の拡散による焼結開始温度の低下を解消している。したがって、本発明の多層セラミックス基板では、内部導体の周囲において、ガラスセラミックス層の焼結開始温度に差がなくなり、内部導体近傍のガラスセラミックス層の焼結が他の部分よりも先に始まることによる空隙の発生が抑えられる。なお、特許文献2、3に記載されるようにビアホール導体にMo、Wを添加した場合、内部導体周囲にMoやWが拡散することも考えられるが、仮にMoやWが内部導体周囲に拡散したとしても、Ag拡散による焼結開始温度の低下は解消できず、これに起因する空隙の発生を十分に抑えることはできない。
本発明によれば、内部電極近傍におけるガラスセラミックス層の焼結開始温度の差による空隙の発生を抑えることができ、内部導体周囲に生ずる欠陥を確実に解消することが可能である。したがって、本発明によれば、欠陥が無く信頼性の高い多層セラミックス基板を提供することが可能である。
以下、本発明を適用した多層セラミックス基板及びその製造方法について、図面を参照して詳細に説明する。
本発明の多層セラミックス基板1は、図1に示すように、複数層のガラスセラミックス層2(ここでは4層のガラスセラミックス層2a〜2d)を積層し、これらガラスセラミックス層2a〜2dを貫通するビアホール導体3やガラスセラミックス層2a〜2dの両面に形成された表面導体4等の内部導体を設けてなるものである。
各ガラスセラミックス層2a〜2dは、所定のガラス組成を有する複合酸化物に例えばアルミナ(Al)等を加えたものを焼成することにより形成されるものである。ここで、ガラス組成を有する複合酸化物を構成する各酸化物としては、SiOやB、CaO、SrO、BaO、La、ZrO、TiO、MgO、ZnO、PbO、LiO、NaO、KO等を挙げることができ、これらを適宜組み合わせて用いればよい。多層セラミックス基板1を構成する各セラミックス層を前記ガラスセラミックス層とすることにより、低温での焼成が可能となる。
一方、内部導体のうちのビアホール導体3は、各ガラスセラミックス層2a〜2dに形成されたビアホールに導電ペーストの焼成により残存する導電材が充填形成された形で形成されており、このビアホール導体3によって各セラミックス層2a〜2dに形成された表面導体4間を電気的に接続したり、熱を伝導する等の機能を果たしている。ビアホール導体3の断面形状は、通常は概ね円形であるが、これに限らず、限られた形状スペース範囲において大きな断面積を得るために、例えば楕円形、長円形、正方形等、任意の形状とすることができる。
前記ビアホール導体3や表面導体4等の内部導体は、いずれも導体ペーストを焼成することにより形成されるが、例えば導体として銀(Ag)を含有する場合、これが焼成時に前記ガラスセラミック層2a〜2dに拡散し、内部導体周囲のガラスセラミックス層とその他の部分のガラスセラミックス層で焼結開始温度に差が生ずる。
そこで、本発明においては、TiやZr、Mnから選ばれる少なくとも1種を、ガラスセラミックス層2a〜2dの内部導体周囲の部分に拡散させ、前記焼結開始温度の差を解消する。
図2は、ビアホール導体3近傍での欠陥発生のメカニズムを説明する図である。焼成後にガラスセラミックス層2a〜2dとなるセラミックス素地11に形成されたビアホールに導体ペースト12を充填して焼成を行った場合、図2(a)に示すように、温度上昇に伴って、先ず、導体ペースト12中のAgが周囲のセラミックス素地11に拡散する。そして、このセラミックス素地11のうち前記Agが拡散した領域11aでは、焼結開始温度が低下して、セラミックス素地11の他の部分11bよりも先に焼結が始まる。このとき、前記領域11aでは焼結が始まって収縮するのに対して、前記他の部分11bでは焼結が始まらないので収縮せず、これらの収縮の差により空隙13が発生する。
さらに温度が上昇すると、図2(b)に示すように、セラミックス素地11の他の部分11bにおいても焼結が始まり、これに伴って外側に向かう矢印で示すような引き込みが始まる。このとき、導体ペースト12の焼結も始まり、導体ペースト12の周囲では内側に向かう矢印で示すような収縮が起こり、前記空隙13が拡大する。その結果、図2(c)に示すように、焼結完了時に導体ペースト12が焼成されて形成されるビアホール導体3の周囲に大きな空隙(欠陥)13が形成されることになる。
このような欠陥発生のメカニズムを考えた場合、前記Agの拡散による導体ペースト周囲のセラミック素地11の焼結開始温度の低下を抑えることが効果的と考えられる。前記TiやZr、Mnは、このセラミックス素地11の焼結開始温度の低下を抑制する効果が高く、これらを例えばビアホール導体3や表面導体4の周囲に拡散させることで、前記欠陥の発生を抑えることが可能である。
図3は、ビアホール導体3の周囲のガラスセラミックス層2にTi、Zr、Mnから選ばれる少なくとも1種を拡散元素として拡散し、拡散領域2Aを形成した状態を示すものである。拡散領域2Aにおいては、前記各元素が拡散元素として拡散されており、前記Agの拡散による焼結開始温度の低下を抑える働きをする。
この場合、前記拡散元素は、例えばTiO、ZrO、MnO等、酸化物の形で存在するものと考えられるが、これに限らず、どのような形であれ前記ガラスセラミックス層2に拡散元素が拡散されていればよい。また、ここではビアホール導体3の周囲を例にして説明したが、これに限らず、前記表面導体4の周囲に前記拡散元素が拡散されていてもよく、ビアホール導体3や表面導体4を含めて全ての内部導体の周囲において前記拡散元素が拡散されていることが好ましい。
前記拡散元素の拡散範囲、すなわち前記拡散領域2Aのビアホール導体3からの拡散距離Lは、あまり大きすぎると却って効果が損なわれる可能性があり、概ね100μm以下とすることが好ましい。また、前記拡散領域2Aにおける拡散元素の含有量は、0.1質量%〜50質量%とすることが好ましい。拡散元素の含有量が0.1質量%未満であると、焼結開始温度を十分に高くすることができず、欠陥が発生するおそれがある。逆に、拡散元素の含有量が50質量%を超えると、内部導体周囲のセラミックス素地の焼結開始温度が高くなりすぎ、内部導体周囲よりも離れた部分で焼結が先に始まり、やはり欠陥発生の原因となるおそれがある。
なお、前記拡散元素は、セラミックス素地の構成元素として含まれていることもあるが、この場合には、前記内部導体周囲において、拡散元素の含有量が他の部分よりも相対的に高ければよい。したがって、この場合には、前記拡散元素の含有量の規定(0.1質量%〜50質量%)は、内部導体の周囲と他の部分との含有量の差ということになる。
前述のように内部導体周囲のガラスセラミックス層に拡散元素を拡散するためには、例えば内部導体を形成するための導体ペースト中に前記拡散元素を添加し、これを焼成すればよい。以下、前記多層セラミックス基板1の製造方法について説明する。
多層セラミックス基板を作製するには、先ず、図4(a)に示すように、焼成後に各ガラスセラミックス層となるガラスセラミックスグリーンシート21a〜21dを用意する。ガラスセラミックスグリーンシート21a〜21dは、前述の酸化物粉末と有機ビヒクルとを混合して得られるスラリー状の誘電体ペーストを作り、これを例えばポリエチレンテレフタレート(PET)シート等の支持体上にドクターブレード法等によって成膜することにより形成する。前記有機ビヒクルとしては、公知のものがいずれも使用可能である。
前記ガラスセラミックスグリーンシート21a〜21dの形成後、所定の位置に貫通孔(ビアホール)を形成する。前ビアホールは、通常は円形の孔として形成され、ここに導体ペースト22を充填することによりビアホール導体が形成される。さらに、各ガラスセラミックスグリーンシート21a〜21dの表面に所定のパターンで導電ペーストを印刷し、表面導体パターン23を形成する。
前記ビアホールに充填される導体ペースト22や表面導体パターン23の形成に用いられる導体ペーストは、例えばAg、Ag−Pd合金、Cu、Ni等の各種導電性金属や合金からなる導電材料と有機ビヒクルとを混練することにより調製されるものであるが、特にAgを用いた場合に前記欠陥の問題が顕著であるので、Agを導電材料とする導体ペーストを採用した場合に、本発明の適用が有効である。
前記導体ペーストにおいて、有機ビヒクルは、バインダと溶剤を主たる成分とするものであり、導電材料との配合比等は任意であるが、通常はバインダ1〜15質量%、溶剤が10〜50質量%となるように導電材料に対して配合される。導体ペーストには、必要に応じて各種分散剤や可塑剤等から選択される添加物が添加されていてもよい。
本発明では、前記導体ペーストに、さらに拡散元素(Ti、Zr、Mn)を添加し、焼成時にガラスセラミックスグリーンシート21a〜21dに拡散させる。この場合、導電ペーストに添加される拡散元素は、各元素の酸化物(TiO、ZrO、MnO)であってもよいし、金属の状態で添加してもよい。拡散元素の導体ペーストへの添加量は、ガラスセラミックスグリーンシート21a〜21dへの拡散量が前記範囲内になるように設定することが好ましく、焼成条件等を考慮して添加量を設定すればよい。
また、前記拡散元素をガラスセラミックスグリーンシート21a〜21d中に拡散させるには、前記のようにこれら拡散元素を導体ペーストに添加する他、例えば前記ビアホールの内壁に拡散元素を含むペーストを塗布した後、導電材料を含む導体ペーストを充填するようにしてもよい。
各ガラスセラミックスグリーンシート21a〜21dに内部導体となる導体ペースト22を充填し、表面導体パターン23を形成した後、図4(b)に示すように、これらを重ねて積層体とするが、このとき、積層体の両側(最外層)に、収縮抑制用グリーンシート24を拘束層として配し、焼成を行う。
収縮抑制用グリーンシート24には、前記ガラスセラミックスグリーンシート21a〜21dの焼成温度では収縮しない材料、例えばトリジマイトやクリストバライト、さらには石英、溶融石英、アルミナ、ムライト、ジルコニア、窒化アルミニウム、窒化ホウ素、酸化マグネシウム、炭化ケイ素等を含む組成物が用いられ、これら収縮抑制用グリーンシート24間に積層体を挟み込み、焼成を行うことで、前記積層体の面内方向での収縮が抑えられる。
図4(b)は、いわゆる積層体の仮スタックの状態であるが、次に、図4(c)に示すようにプレスを行い、さらに図4(d)に示すように焼成を行う。なお、焼成に際しては、前記拡散元素の拡散量、拡散距離が適正になるように、焼成温度や焼成時間等を制御することが好ましい。焼成後には、前記ガラスセラミックスグリーンシート21a〜21dはガラスセラミックス層2a〜2dとなり、前記ビアホール内の導体ペースト23はビアホール導体3になる。同様に、表面導体パターン24も表面導体4となる。
前記焼成において、各ガラスセラミックスグリーンシート21a〜21dは、焼成に伴い収縮しているが、最も外側のガラスセラミックスグリーンシート21a,21dでは前記収縮抑制用グリーンシート24の拘束力が強く働き、ほとんど収縮していない。これに対して、積層方向の中央部分のガラスセラミックスグリーンシート21b,21cは、前記収縮抑制用グリーンシート24から離れているため、その拘束力が弱く、ある程度収縮する。したがって、内部導体の周囲、例えばビアホール導体3の周囲には空隙等の欠陥が発生し易くなるが、前記導体ペースト23や表面導体パターン24から拡散元素が周囲のガラスセラミックスグリーンシート21a〜21dに拡散し、導電材料であるAgの拡散による焼結開始温度の低下を抑えるようにしているので、前記空隙等の欠陥の発生が確実に抑えられる。
焼成後には、図4(e)に示すように、熱膨張の差により前記収縮抑制用グリーンシート24は自然剥離され、本発明の多層セラミックス基板1が得られる。得られる多層セラミックス基板1においては、内部導体(ビアホール導体3や表面導体4)の周囲に欠陥が生ずることがなく、信頼性の高い多層セラミックス基板を実現することが可能である。
なお、前記拡散元素の拡散による欠陥防止効果は、前述の収縮抑制用グリーンシート24を配して焼成を行う無収縮焼成とした場合に大きいが、これに限らず、収縮抑制用グリーンシートを用いない場合にも同様の効果を得ることができる。
以下、本発明を適用した具体的な実施例について、実験結果に基づいて説明する。
欠陥発生メカニズムの解明
ガラスセラミックスグリーンシートに貫通孔を形成し、ここにビアホール導体となる導体ペーストを充填して焼成を行った。ガラスセラミックスグリーンシートの材料組成は、SiO32.87質量%、B2.19質量%、Al44.53質量%、MgO1.07質量%、CaO1.98質量%、SrO17.36質量%である。また、導体ペーストとしては、導電材料としてAgを含む導体ペーストを用いた。焼成は、α石英とトリジマイトを含む収縮抑制用グリーンシート(拘束層)を配し、無収縮焼成法により行った。
図5は、焼成後のビアホール導体近傍の様子を示す顕微鏡写真である。ビアホール導体の周囲に空隙が形成されているが、この空隙は、ビアホール導体とセラミックス素地の界面に形成されているわけではなく、ビアホール導体と空隙の間にセラミックス素地が存在する。そこで、このビアホール導体と空隙の間に存在するセラミックス素地組成分析を行ったところ、ビアホール導体から拡散したAgが含まれることがわかった。
一方、前記ガラスセラミックス材料組成にAgを加えて縮率の相違を調べた。測定したのは、前記ガラスセラミックス材料組成(Ag無添加)、前記ガラスセラミックス材料組成にAgを2質量%添加したもの、前記ガラスセラミックス材料組成にAgを4質量%添加したものの3種類である。縮率の測定に際しては、温度を次第に上昇させながら収縮の様子を調べた。結果を図6に示す。図6から明らかなように、Agを添加することにより、低温で収縮が始まっており、Agがガラスセラミックス素地中に拡散することで焼結開始温度が低下することがわかった。
これらの測定結果より、内部導体周囲のガラスセラミックス素地とその他の部分のガラスセラミックス素地とで焼結開始温度に差が生じ、図2(a)〜(c)に示すようなメカニズムで欠陥が発生するものと推測される。
Ti,Zr,Mnの拡散による効果の確認
導電材料としてAgを含む導体ペーストにTiO、ZrO、MnOを添加し、前記と同様の材料組成を有するガラスセラミックスグリーンシートの貫通孔に充填した。そして、両側にα石英とトリジマイトを含む収縮抑制用グリーンシート(拘束層)を配し、無収縮焼成法により焼成を行った。焼成後のガラスセラミック層における前記拡散元素の拡散距離(ビアホール導体からの距離L)を測定するとともに、拡散領域における拡散元素の含有量を測定し、さらに欠陥の有無を調べた。なお、ZrOについては、ガラスセラミック層の材料組成にも含まれているので、前記拡散領域における増加分を測定した。また、比較のため、MoOやWOを導体ペーストに添加した場合についても、同様の測定を行った。結果を表1に示す。
Figure 0004107437
この表1からも明らかな通り、TiやZr、Mnがガラスセラミック層中に拡散されることにより、欠陥の発生が効果的に抑えられていることがわかる。MoやWの拡散では、このような効果は得られていない。ただし、Tiを拡散させた場合、拡散距離が大きすぎたり、拡散量が多すぎると、欠陥を解消できていないので、前記拡散距離や拡散量は適正に制御することが必要である。
多層セラミックス基板の一例を示す概略断面図である。 (a)〜(c)は欠陥発生のメカニズムを説明する図である。 ビアホール導体の周囲に拡散元素が拡散した様子を示す模式図である。 多層セラミックス基板の製造プロセスを示す模式的な断面図であり、(a)はガラスセラミックスグリーンシート及び内部導体形成工程、(b)は仮スタック工程、(c)はプレス工程、(d)は焼成工程、(e)は収縮抑制用グリーンシート剥離工程を示す。 ビアホール導体近傍の欠陥発生の様子を示す顕微鏡写真である。 Agの拡散による焼結開始温度の変化を示す特性図である。
符号の説明
1 多層セラミックス基板、2a〜2d ガラスセラミックス層、2A 拡散領域、3 ビアホール導体、4 表面導体、11 ガラスセラミックス素地、12 導体ペースト、13 空隙(欠陥)、21a〜21d ガラスセラミックスグリーンシート、22 導体ペースト、23 表面導体パターン、24 収縮抑制用グリーンシート

Claims (5)

  1. 複数のガラスセラミックス層が積層されるとともに、内部導体を有する多層セラミックス基板であって、
    前記内部導体は、導電材料としてAgを含有するとともに、TiまたはZrから選択される少なくとも1種の酸化物を含有し、
    前記内部導体周囲のガラスセラミックス層がTiまたはZrから選択される少なくとも1種を前記内部導体から拡散された拡散元素として含有しており、
    前記拡散元素が存在する領域が、前記内部導体からの距離が100μm以下の領域であり、当該拡散元素が存在する領域において、ガラスセラミックス層における前記拡散元素の含有量が、酸化物換算で0.1質量%〜50質量%であることを特徴とする多層セラミックス基板。
  2. 前記内部導体は、ビアホール導体であることを特徴とする請求項1記載の多層セラミックス基板。
  3. 収縮抑制プロセスにより作製されたものであることを特徴とする請求項1または2記載の多層セラミックス基板。
  4. 複数のガラスセラミックスグリーンシートのうちの少なくとも一部に導電材料としてAgを含有する導体ペーストからなる導体パターンを形成した後、これらを積層して焼成する多層セラミックス基板の製造方法であって、
    前記導体ペーストにTiまたはZrから選択される少なくとも1種の酸化物を添加し、前記焼成時にTiまたはZrから選択される少なくとも1種を拡散元素として周囲のガラスセラミックスシートに拡散させ、
    前記ガラスセラミックス層の内部導体の周囲において、前記拡散元素が存在する領域を前記内部導体からの距離が100μm以下の領域とし、当該拡散元素が存在する領域において、ガラスセラミックス層における前記拡散元素の含有量を、酸化物換算で0.1質量%〜50質量%とすることを特徴とする多層セラミックス基板の製造方法。
  5. 積層したガラスセラミックスシートの最外層に収縮抑制用グリーンシートを配し、前記焼成を行うことを特徴とする請求項4記載の多層セラミックス基板の製造方法。
JP2005320067A 2005-11-02 2005-11-02 多層セラミックス基板及びその製造方法 Expired - Fee Related JP4107437B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005320067A JP4107437B2 (ja) 2005-11-02 2005-11-02 多層セラミックス基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005320067A JP4107437B2 (ja) 2005-11-02 2005-11-02 多層セラミックス基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007129048A JP2007129048A (ja) 2007-05-24
JP4107437B2 true JP4107437B2 (ja) 2008-06-25

Family

ID=38151444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005320067A Expired - Fee Related JP4107437B2 (ja) 2005-11-02 2005-11-02 多層セラミックス基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP4107437B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4497247B2 (ja) * 2008-02-19 2010-07-07 株式会社村田製作所 積層型セラミック電子部品の製造方法
KR20110089631A (ko) * 2010-02-01 2011-08-09 삼성전기주식회사 다층 세라믹 기판 및 이의 제조 방법
JP5817188B2 (ja) * 2011-04-11 2015-11-18 Tdk株式会社 導体用ペースト、ガラスセラミックス基板および電子部品モジュール
JP6369560B2 (ja) * 2015-04-17 2018-08-08 株式会社村田製作所 セラミック配線基板およびセラミック配線基板の製造方法
JP2018186132A (ja) * 2017-04-24 2018-11-22 日本特殊陶業株式会社 配線基板及びその製造方法
US10432237B2 (en) 2017-10-20 2019-10-01 Taiyo Yuden Co., Ltd. Multiplexer

Also Published As

Publication number Publication date
JP2007129048A (ja) 2007-05-24

Similar Documents

Publication Publication Date Title
JP5077418B2 (ja) 多層セラミック基板の製造方法
CN101543151B (zh) 多层陶瓷基板及其制造方法以及电子器件
JP5012899B2 (ja) 多層セラミック基板およびその製造方法
EP1940210A2 (en) Multilayer ceramics substrate
JP4107437B2 (ja) 多層セラミックス基板及びその製造方法
US7749592B2 (en) Multilayer ceramic substrate
JP4059148B2 (ja) 導電性ペーストおよびセラミック多層基板
JP4097276B2 (ja) 多層セラミックス基板及びその製造方法
JP2008078454A (ja) 多層セラミック基板およびその製造方法
JP2004319706A (ja) 導体ペースト並びに多層基板及びその製造方法
JP4797534B2 (ja) 多層セラミックス基板
JP2008112787A (ja) 多層セラミックス基板及びその製造方法
JP2010153554A (ja) セラミック基板及びその製造方法
JP2003224338A (ja) ガラスセラミック配線基板
JP4466863B2 (ja) 多層セラミックス基板
CN101246871B (zh) 多层陶瓷衬底及其制造方法
JP2004200679A (ja) 多層回路基板の製造方法
JP5015550B2 (ja) ガラスセラミック回路基板およびその製造方法
JP2007081319A (ja) 多層セラミックス基板及びその製造方法
JP2004235347A (ja) 絶縁性セラミックスおよびそれを用いた多層セラミック基板
JP4844317B2 (ja) セラミック電子部品およびその製造方法
JP4018898B2 (ja) 積層セラミック電子部品
JP4416346B2 (ja) 回路基板の製造方法
JP2008112786A (ja) 多層セラミックス基板及びその製造方法
JP4502977B2 (ja) 未焼結積層シート

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20070620

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20070831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071024

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080220

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080229

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080326

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4107437

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140411

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees