JP4114566B2

JP4114566B2 - Semiconductor bonded assembly and method for manufacturing the same, light emitting device and method for manufacturing the same

Info

Publication number: JP4114566B2
Application number: JP2003201005A
Authority: JP
Inventors: 和徳萩本
Original assignee: Shin Etsu Handotai Co Ltd
Current assignee: Shin Etsu Handotai Co Ltd
Priority date: 2003-07-24
Filing date: 2003-07-24
Publication date: 2008-07-09
Anticipated expiration: 2023-07-24
Also published as: JP2005044887A; WO2005010957A1; TW200505060A; TWI323041B

Description

【０００１】
【発明が属する技術分野】
本発明は、半導体貼り合わせ結合体及びその製造方法、並びに発光素子及びその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体素子では、小型化及び高性能化に伴い、複数の素子部同士または素子部と基板とを金属層を介して貼り合わせる技術が求められている。このような貼り合わせは、例えば、第一の半導体層及び第二の半導体層の貼り合わせ面全体に、それぞれ結合金属層を蒸着して、それらを互いに密着させるとともに温度を加えることによって行われる（以下、このように貼り合わされたものを半導体貼り合わせ結合体という）。発光素子を例に挙げると、ＩＩＩ−Ｖ族化合物半導体、例えば、ＡｌＧａＩｎＰ混晶により発光層部（第一半導体層）が形成された発光素子は、ＡｌＧａＩｎＰ混晶がＧａＡｓと格子整合することを利用して、ＧａＡｓ単結晶基板上にＡｌＧａＩｎＰ混晶からなる発光層部をエピタキシャル成長させることにより形成できる。しかしながら、発光層部を構成するＡｌＧａＩｎＰ混晶はＧａＡｓよりもバンドギャップが大きいため、発光した光がＧａＡｓ基板に吸収されて十分な光取出し効率が得られにくい難点がある。この問題を解決するために、特許文献１をはじめとする種々の公報には、発光層部成長用のＧａＡｓ基板を除去する一方、補強用の素子基板（第二半導体層）を、反射層を介して発光層部（第一半導体層）に貼り合わせる技術が開示されている。
【０００３】
【特許文献１】
特開２００１−３３９１００号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、上記の半導体貼り合わせ結合体では、貼り合わせ強度の確保が十分でなく、剥離等の不具合が生じることがある。また、貼り合わせ強度を高めるために貼り合わせの熱処理温度を高くすると、素子部に悪影響を及ぼしてしまうという問題もある。
【０００５】
また、上記の貼り合わせの発光素子では、そのような問題に加え、良好な貼り合わせ状態が得られない場合に反射率の低下が避けがたく、さらには、貼り合わせ強度を高めるために貼り合わせの熱処理温度を高くすると、素子基板（特にシリコン基板）と反射層（特にＡｕ層）との冶金的な反応が顕著となり、貼り合わせにより得られる反射面の状態が悪化して反射率の低下を一層招きやすくなるなどの問題がある。
【０００６】
そこで、本発明の課題は、貼り合わせ熱処理温度が低くとも十分な貼り合わせ強度を有することが可能となる、複数の半導体層が金属層を介して貼り合わされた半導体貼り合わせ結合体、特には発光素子、及びそれらの製造方法を提供することにある。
【０００７】
【課題を解決するための手段及び作用・発明の効果】
上記課題を解決するため、本発明の半導体貼り合わせ結合体では、
第一半導体層の貼り合わせ面上に形成された第一結合金属層と、第二半導体層の貼り合わせ面上に形成された第二結合金属層とを介して結合された半導体貼り合わせ結合体において、
第一半導体層の貼り合わせ面に、第二結合金属層よりも硬質の第一凸部が形成され、
第二半導体層の貼り合わせ面に、第一結合金属層よりも硬質の第二凸部が形成され、
第一凸部と第二凸部とが互い違いに配されており、第一結合金属層と第二結合金属層との結合界面に、第一凸部と第二凸部とに基づく起伏が生じてなることを特徴とする。
【０００８】
上記本発明によると、第一半導体層の貼り合わせ面に、第二結合金属層よりも硬質の第一凸部が形成されることで、第一結合金属層と第二結合金属層との結合界面に、第一凸部に基づく起伏が生じている。また、同様に第二凸部に基づく起伏も生じているから、これによって、結合金属層の結合面積が大きくなるので、貼り合わせ強度を向上させることができる。
【００１０】
上記本発明によると、第一凸部及び第二凸部は、互い違いとなるように配されているため、第一結合金属層及び第二結合金属層を介して嵌合状態となっている。このように嵌合状態で結合されることにより、貼り合わせ強度を向上させることができる。
【００１１】
上記本発明に係る半導体貼り合わせ結合体を製造するため、本発明の半導体貼り合わせ結合体の製造方法では、
第一半導体層の貼り合わせ面に、第二結合金属層よりも硬質の金属層で第一凸部を形成し、第二半導体層の貼り合わせ面に、第一結合金属層よりも硬質の金属層で第二凸部を形成し、第一凸部と第二凸部とは互い違いになるように形成する凸部形成工程と、
第一半導体層の貼り合わせ面上に第一結合金属層を形成するとともに、第二半導体層の貼り合わせ面上に第二結合金属層を形成する結合金属層形成工程と、
第一結合金属層と第二結合金属層とを密着させるとともに、第一凸部に基づく起伏を有する第一結合金属層を、当該第一凸部の位置にて第二結合金属層へ食い込ませ、第二凸部に基づく起伏を有する第二結合金属層を、当該第二凸部の位置にて第一結合金属層へ食い込ませ、第一結合金属層と第二結合金属層との結合界面に、第一凸部と第二凸部とに基づく起伏を生じさせて貼り合わせる結合工程と、
をこの順に行うことを特徴とする。
【００１３】
上記本発明によると、第一半導体層及び第二半導体層の少なくともいずれか一方の貼り合わせ面に、対向する貼り合わせ面上に形成された結合金属層よりも硬質の凸部を形成することで、結合工程において、凸部に基づく起伏を有する結合金属層を、他方の結合金属層へ食い込ませて結合させている。これにより、第一結合金属層と第二結合金属層とは嵌合した状態で結合することとなり、結合面積が大きくなるので、貼り合わせ強度を向上させることができ、さらに貼り合わせの熱処理温度を低くしても十分な貼り合わせ強度を得ることが可能となる。
【００１４】
次に、第一結合金属層及び第二結合金属層は、それぞれＡｕを主成分とすることができる。この場合、結合工程において、第一結合金属層と第二結合金属層との貼り合わせを１８０℃よりも高温かつ３６０℃以下の温度範囲にて行うことができる。Ａｕ系の金属層同士は比較的低温でも容易に一体化するので、貼り合わせの熱処理温度が低くとも十分な貼り合わせ強度が得ることができる。また、Ａｕは化学的に安定であるため、劣化や腐食が生じ難く、良好な結合状態を維持できる。
【００１５】
次に、凸部が配された貼り合わせ面上に形成される結合金属層の厚さは、凸部の貼り合わせ面からの形成高さに対して１倍以上１０倍以下の範囲にて設定することが好ましい。結合金属層同士を良好に結合させるためには、結合金属層の厚さが凸部の形成高さに対して１倍以上であることが好ましく、また１０倍を超えると結合金属層で凸部に基づく起伏が生じ難くなって、他方の結合金属層に食い込ませて結合させることが困難となる惧れがある。
【００１６】
【発明の実施の形態】
以下、本発明の半導体貼り合わせ結合体の実施形態を、図面を参照して説明する。
図１は、本発明の半導体貼り合わせ結合体１００に係る基本形態、図２は、具体的な実施形態を示す概念図である。半導体貼り合わせ結合体１００は、第一半導体層と第二半導体層とが結合金属層５を介して結合されている。また、結合金属層５は、第一半導体層の貼り合わせ面Ａ上に形成された第一結合金属層５ａと、第二半導体層の貼り合わせ面Ｂ上に形成された第二結合金属層５ｂとが結合して形成されている。
【００１７】
図１（ａ）の半導体貼り合わせ結合体１００では、第一半導体層の貼り合わせ面Ａに、第二結合金属層５ｂよりも硬質の第一凸部６ａが形成され、第一結合金属層５ａと第二結合金属層５ｂとの結合界面Ｋに、当該第一凸部６ａに基づく起伏が生じている。このような状態で結合されることによって、結合金属層５の結合面積が大きくなり、貼り合わせ強度が強固なものとなっている。
【００１８】
図２（ａ）の半導体貼り合わせ結合体１００では、第一半導体層の貼り合わせ面Ａに配された第一凸部６ａと、第二半導体層の貼り合わせ面Ｂに配された第二凸部６ｂと、が互い違いとなるよう配されており、これらが結合金属層５を介して嵌合した状態となっている。また、第一結合金属層５ａと第二結合金属層５ｂとの結合界面Ｋに、第一凸部６ａ及び第二凸部６ｂに基づく起伏が生じている。このような状態で結合されることによって、結合金属層５の結合面積がより大きくなり、貼り合わせ強度が図１（ａ）の場合よりもさらに強固なものとなっている。
【００１９】
第一結合金属層５ａ及び第二結合金属層５ｂは、それぞれＡｕを主成分としており、これらは良好に結合して結合金属層５とされている。なお、結合金属層５は、図１（ｂ）及び図２（ｂ）に示すように、第一半導体層の貼り合わせ面Ａ上に第一結合金属層５ａを、第二半導体層の貼り合わせ面Ｂ上に第二結合金属層５ｂをそれぞれ形成し、これらを相互に密着させて貼り合わせることにより得られる。そして、第一結合金属層５ａと第二結合金属層５ｂとは、いずれもＡｕ含有率が９５質量％以上となることで、１８０℃よりも高温かつ３６０℃以下で貼り合わせ熱処理することにより容易に結合する。従って、十分な貼り合わせ強度が簡単に得られる。結合金属層５（第一結合金属層５ａ及び第二結合金属層５ｂ）の材質としては、より具体的には純Ａｕ（ただし、１質量％以内であれば不可避不純物を含有してもよい）を採用することにより、上記の効果は一層高められる。
【００２０】
第一凸部６ａが配された貼り合わせ面Ａ上に形成される第一結合金属層５ａの厚さＨ５は、第一凸部６ａの貼り合わせ面Ａからの形成高さＨ６に対して１倍以上１０倍以下の範囲にて設定されている。なお、第一結合金属層５ａの厚さＨ５とは、第一結合金属層５ａのうち、第一凸部６ａが形成されていない領域における高さで定義される。また、第二結合金属層５ｂと第二凸部６ｂの厚さ関係についても同様である。
【００２１】
図２（ａ）の半導体貼り合わせ結合体１００において、互い違いとなるよう配される第一凸部６ａ及び第二凸部６ｂは、例えば図３に示される形態で構成することができる。なお、左図が第一半導体層の貼り合わせ面Ａ、右図が第二半導体層の貼り合わせ面Ｂを表す。図３（ａ）では、貼り合わせ面Ａ及びＢに、それぞれドット状の凸部６ａ及び６ｂが形成されており、図３（ｂ）では、第一半導体層の貼り合わせ面Ａにはドット状の凸部６ａが、第二半導体層の貼り合わせ面Ｂには格子状の凸部６ｂが形成されている。そして、このような凸部６ａ及び６ｂが結合状態において互い違いとなることで、結合金属層５ａ、５ｂの間の結合強度を高めている。
【００２２】
図１の半導体貼り合わせ結合体１００において、第一凸部６ａは、第一半導体層の貼り合わせ面Ａと第一結合金属層５ａとの間に介在する介在金属層として構成することができる。また、図２の半導体貼り合わせ結合体１００においては、第一凸部６ａ及び第二凸部６ｂの少なくとも一方が、貼り合わせ面ＡまたはＢと、該貼り合わせ面ＡまたはＢ上に形成された結合金属層５ａまたは５ｂとの間に介在する介在金属層として構成することができる。このような凸部６ａ、６ｂは、例えば、真空蒸着やスパッタリング等により形成することが可能である。なお、介在金属層の材料については、特に限定されない。介在金属層を、半導体層と結合金属層との接触抵抗を低減するための接合金属層として構成することもできる。
【００２３】
図１の半導体貼り合わせ結合体１００において、第一凸部６ａは、第一半導体層の貼り合わせ面Ａに刻設して構成することができる。また、図２の半導体貼り合わせ結合体１００においては、第一凸部６ａ及び第二凸部６ｂの少なくとも一方は、貼り合わせ面ＡまたはＢに刻設して構成することができる。このような凸部６ａ、６ｂは、例えば、半導体層の主表面に対し選択エッチング等を施すことで形成することが可能である。この場合、簡便に凸部６ａ、６ｂを形成することができる。
【００２４】
以上のような半導体貼り合わせ結合体１００は、一方の半導体層を素子部、もう一方の半導体層を基板部とした半導体素子、例えば高速スイッチングが可能なＧａＡｓ素子と補強のためのシリコン基板とを貼り合わせた半導体素子や、両方の半導体層をそれぞれ異なる素子部とした半導体素子、例えばＧａＡｓ素子とシリコン素子等の素子同士を貼り合わせた複合半導体素子などとして構成することができる。
【００２５】
また、半導体貼り合わせ結合体は、３層以上の半導体層を貼り合わせた結合体とすることもできる。例えば、図４に示すように、半導体貼り合わせ結合体１００を新たな半導体層とし、第二半導体層において貼り合わせ面Ｂ（もしくは第一半導体において貼り合わせ面Ａ）とは反対側の主表面を新たな貼り合わせ面Ｃとして、該貼り合わせ面Ｃに第三凸部６ｃ及び第三結合金属層５ｃを形成し、また第三半導体層の貼り合わせ面Ｄに第四凸部６ｄ及び第四結合金属層５ｄを形成し、これらを密着させ貼り合わせることで、新たな半導体貼り合わせ結合体１００´とすることができる。
【００２６】
また、それぞれの半導体層に設けられた端子間で導通を図る等、半導体層間で選択的に導通を図る場合には、図５に示すように、導通を図りたい領域に対応するよう、第一半導体層の貼り合わせ面Ａ及び第二半導体層の貼り合わせ面Ｂに、第一結合金属層５ａ及び第二結合金属層５ｂをそれぞれ選択的に形成し、それらを密着させて貼り合わせる。その際、半導体層の貼り合わせ面と結合金属層との間に凸部６ａを形成しておき、凸部６ａに基づく起伏を有する第一結合金属層５ａを、当該凸部６ａの位置にて第二結合金属層５ｂに食い込ませて結合させる。また、半導体層に凸状の端子が設けられている場合、該端子を凸部６ａとして適用することが可能である。
【００２７】
以上の半導体貼り合わせ結合体は、第一半導体層もしくは第二半導体層に発光層部を有する発光素子として適用できる。以下、本発明の発光素子の実施形態の図面を参照して説明する。
図６は、本発明の発光素子１を示す概念図である。発光素子１は、ｎ型シリコン単結晶よりなる素子基板としてのシリコン単結晶基板７（第二半導体層）の貼り合わせ面Ｂ上に、Ａｕを主成分とする結合金属層５を介して発光層部２（第一半導体層である化合物半導体層４の一部）が貼り合わされた構造を有してなる。このようにして構成される発光素子１では、発光層部２からの光が、光取出面側に直接放射される光に、結合金属層５による反射光が重畳される形で取り出される。
【００２８】
発光層部２は、例えば、ノンドープ（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（ただし、０≦ｘ≦０．５５、０．４５≦ｙ≦０．５５）混晶からなる活性層２１を、第一導電型クラッド層、本実施形態ではｐ型（Ａｌ_ｚＧａ_１−ｚ）_ｙＩｎ_１−ｙＰ（ただしｘ＜ｚ≦１）からなるｐ型クラッド層２３と、第一導電型クラッド層とは異なる第二導電型クラッド層、本実施形態ではｎ型（Ａｌ_ｚＧａ_１−ｚ）_ｙＩｎ_１−ｙＰ（ただしｘ＜ｚ≦１）からなるｎ型クラッド層２２とにより挟んだ構造を有し、活性層２１の組成に応じて、発光波長を、緑色から赤色領域（発光波長（ピーク発光波長）が５５０ｎｍ以上６７０ｎｍ以下）にて調整できる。発光素子１においては、金属電極１１側にｐ型ＡｌＧａＩｎＰクラッド層２３が配置されており、結合金属層５側にｎ型ＡｌＧａＩｎＰクラッド層２２が配置されている。従って、通電極性は金属電極１１側が正である。なお、ここでいう「ノンドープ」とは、「ドーパントの積極添加を行わない」との意味であり、通常の製造工程上、不可避的に混入するドーパント成分の含有（例えば１０^１３〜１０^１６／ｃｍ^３程度を上限とする）をも排除するものではない。なお、それとは逆に、ｐ型クラッド層２３を結合金属層５側、ｎ型クラッド層２２を金属電極１１側とすることもできる。その場合、通電極性が反対となり、他の部材も反対の導電型となる。
【００２９】
また、発光層部２のシリコン単結晶基板７に面しているのと反対側の主表面上には、ＡｌＧａＡｓよりなる電流拡散層３が形成され、その主表面の略中央に、発光層部２に発光駆動電圧を印加するための金属電極（例えばＡｕ電極）１１が、該主表面の一部を覆うように形成されている。電流拡散層３の主表面における、金属電極１１の周囲の領域は、発光層部２からの光取出領域をなす。なお、第一半導体層をなす、発光層部２と電流拡散層３とからなる層体を、以下化合物半導体層４とする。また、シリコン単結晶基板７の裏面にはその全体を覆うように金属電極（裏面電極：例えばＡｕ電極である）１２が形成されている。なお、金属電極１２とシリコン単結晶基板７との間には基板側接合金属層として、ＡｕＳｂ接合金属層９２が介挿されている。また、ＡｕＳｂ接合金属層９２に代えてＡｕＳｎ接合金属層を基板側接合金属層として用いてもよい。
【００３０】
第二半導体層をなすシリコン単結晶基板７は、シリコン単結晶インゴットをスライス・研磨して製造されたものであり、その厚みは例えば１００μｍ以上５００μｍ以下である。そして、発光層部２に対し、結合金属層５を挟んで貼り合わされている。
【００３１】
発光層部２を有する第一半導体層である化合物半導体層４の貼り合わせ面Ａに隣接して、発光層部２からの発光光束を反射可能な第一結合金属層５ａが形成され、かつ化合物半導体層４の貼り合わせ面Ａと第一結合金属層５ａとの間に第一凸部６ａが介在金属層として形成されている。なお、第一凸部６ａは、第一半導体層である化合物半導体層４と第一結合金属層５ａとの接触抵抗を低減するためのキャリア源合金成分を含有した接合金属層にて構成されている。具体的には、第一凸部６ａは、ＡｕＧｅＮｉ接合金属層（例えばＧｅ：１５質量％、Ｎｉ：１０質量％）として構成されており、素子の直列抵抗低減に貢献している。ＡｕＧｅＮｉ接合金属層は、Ａｕを主成分とする第二結合金属層５ｂよりも硬質であり、化合物半導体層４の貼り合わせ面Ａに分散形成され、その形成面積率は１％以上２５％以下である。
【００３２】
また、第二半導体層であるシリコン単結晶基板７の貼り合わせ面Ｂに、第二凸部６ｂが、第一凸部６ａと互い違いに配されるよう刻設されてなる。そして、第一結合金属層５ａと、第二結合金属層５ｂとが結合して金属層５をなす。また、これらの凸部６ａ、６ｂが結合金属層５を介して嵌合状態で結合されることにより、貼り合わせ強度が強固なものとなっている。なお、第一結合金属層５ａと第二結合金属層５ｂとの結合界面には、凸部６ａ、６ｂに基づく起伏が生じており、結合面積が増大している。
【００３３】
また、第一結合金属層５ａ及び第二結合金属層５ｂは、それぞれＡｕを主成分とする。詳しくは、純ＡｕもしくはＡｕ含有率が９５質量％以上のＡｕ合金よりなる。そして、第二結合金属層５ｂとシリコン単結晶基板７との間には、該シリコン単結晶基板７のシリコン成分が第二結合金属層５ｂへ拡散することを阻止する拡散阻止層８が介挿されてなる。拡散阻止層８は、Ｔｉを主成分として構成されている。なお、Ｔｉに代えてＮｉまたはＣｒを主成分としてもよい。また、拡散阻止層８とシリコン単結晶基板７との間には、シリコン単結晶基板７の主表面と接する形で、基板側接合金属層としてのＡｕＳｂ接合金属層９１（例えばＳｂ：５質量％）が形成されている。なお、ＡｕＳｂ接合金属層９１に代えてＡｕＳｎ接合金属層を用いてもよい。
【００３４】
凸部６ａ、６ｂは、上述の図３に例示した形態にて、互い違いとなるよう配される。例えば、図３（ｂ）のように、化合物半導体層４の貼り合わせ面Ａには接合金属層からなるドット形状の凸部６ａを配し、一方のシリコン単結晶基板７の貼り合わせ面Ｂにはシリコン単結晶基板７に刻設された格子形状の凸部６ｂを配すことができる。また、凸部６ａ、６ｂの形成高さＨ６は、それぞれ例えば５０〜５００ｎｍで構成されており、結合金属層５ａ、５ｂの厚さＨ５は、その形成高さＨ６に対して１倍以上１０倍以下の範囲となるように設定される。なお、結合金属層５の厚さ（第一結合金属層５ａ及び第二結合金属層５ｂの合計の厚さ）は、反射効果を十分に確保するため、８０ｎｍ以上とすることが望ましく、また上限は特に制限はないが、反射効果が飽和するため、コストとの兼ね合いにより適当に定める（例えば１μｍ以下）。
【００３５】
上述の半導体貼り合わせ結合体の製造方法は、第一半導体層に発光層部２を有する発光素子１の製造方法として適用できる。以下、その詳細について説明する。
まず、図７の工程１に示すように、発光層成長用基板をなす半導体単結晶基板であるＧａＡｓ単結晶基板３０の主表面に、ｐ型ＧａＡｓバッファ層３１を例えば０．５μｍ、ＡｌＡｓからなる剥離層３２を例えば０．５μｍ、さらにｐ型ＡｌＧａＡｓよりなる電流拡散層３を例えば５μｍ、この順序にてエピタキシャル成長させる。また、その後、発光層部２として、１μｍのｐ型ＡｌＧａＩｎＰクラッド層２３、０．６μｍのＡｌＧａＩｎＰ活性層（ノンドープ）２１、及び１μｍのｎ型ＡｌＧａＩｎＰクラッド層２２を、この順序にエピタキシャル成長させる。
【００３６】
次に、工程２に示すように、発光層部２の主表面に、ＡｕＧｅＮｉよりなる第一凸部６ａを分散形成する（凸部形成工程）。ＡｕＧｅＮｉ第一凸部６ａを形成後、次に、３５０℃以上５００℃以下の温度域で合金化熱処理を行う。その後、ＡｕＧｅＮｉ第一凸部６ａを覆うように第一結合金属層５ａを形成する。この際、第一結合金属層５ａは、ＡｕＧｅＮｉ第一凸部６ａに基づく起伏を有する。また、発光層部２とＡｕＧｅＮｉ第一凸部６ａとの間には、上記合金化熱処理により合金化領域が形成され、直列抵抗が大幅に低減される。
【００３７】
他方、工程３に示すように、別途用意した一方の主表面に第二凸部６ｂが刻設されたシリコン単結晶基板７（ｎ型）の両主表面に基板側接合金属層となるＡｕＳｂ接合金属層９１、９２（前述の通りＡｕＳｎ接合金属層でもよい）を形成し、１００℃以上５００℃以下の温度域で合金化熱処理を行う。そして、ＡｕＳｂ接合金属層９１上には、Ｔｉを主成分とする拡散阻止層８（厚さ：例えば２００ｎｍ）を形成する。次に、その上に第二結合金属層５ｂを形成する。ここで、第二結合金属層５ｂは、第二凸部６ｂに基づく起伏を有する（以上までが、結合金属層形成工程）。また、ＡｕＳｂ接合金属層９２上には裏面電極層１２（例えばＡｕ系金属よりなるもの）を形成する。以上の工程で各金属層の形成は、スパッタリングあるいは真空蒸着等を用いて行うことができる。
【００３８】
上記のように、第二凸部６ｂを、第二半導体層であるシリコン単結晶基板７の貼り合わせ面Ｂに刻設して形成した後、工程４に示すように、それぞれＡｕを主成分とする第一結合金属層５ａ及び第二結合金属層５ｂの結合工程を１８０℃よりも高温かつ３６０℃以下で行う。詳しくは、シリコン単結晶基板７側の第二結合金属層５ｂを、発光層部２上に形成された第一結合金属層５ａに重ね合わせて、１８０℃よりも高温かつ３６０℃以下、例えば２００℃にて貼り合わせ熱処理することにより、基板貼り合わせ体５０を作る（結合工程）。この際、第一結合金属層５ａと第二結合金属層５ｂとの界面において、第一凸部６ａに基づく起伏を有する第一結合金属層５ａを当該第一凸部６ａの位置にて第二結合金属層５ｂへ、第二凸部６ｂに基づく起伏を有する第二結合金属層５ｂを当該第二凸部６ｂの位置にて第一結合金属層５ａへ、互い違いに食い込ませるようにして重ね合わせる。このようにして、シリコン単結晶基板７は、第一結合金属層５ａ及び第二結合金属層５ｂを介して発光層部２に貼り合わせられる。また、第一結合金属層５ａと第二結合金属層５ｂとは上記貼り合わせ熱処理により一体化して結合金属層５となる。第一結合金属層５ａ及び第二結合金属層５ｂが、いずれも酸化しにくいＡｕを主体に構成されているため、上記貼り合わせ熱処理は、例えば大気中でも問題なく行うことができる。
【００３９】
さらに、第二結合金属層５ｂとシリコン単結晶基板７（ＡｕＳｂ接合金属層９１）との間には、Ｔｉを主成分とする拡散阻止層８が介挿されている。上記貼り合わせ熱処理時にシリコン単結晶基板７から第二結合金属層５ｂに向けたシリコン成分の拡散が上記拡散阻止層８によりブロックされ、第二結合金属層５ｂひいては貼り合わせにより一体化した結合金属層５側へのシリコン成分の染み出しが効果的に抑制される。その結果、最終的に得られる結合金属層５の反射面が、Ａｕ−Ｓｉの共晶反応により乱れたりする不具合が防止され、良好な反射率を実現することができる。また、結合金属層５によるシリコン単結晶基板７と化合物半導体層４との貼り合わせ強度も高く維持できる。
【００４０】
次に、工程５に進み、上記基板貼り合わせ体５０を、例えば１０％フッ酸水溶液からなるエッチング液に浸漬し、バッファ層３１と発光層部２との間に形成したＡｌＡｓ剥離層３２を選択エッチングすることにより、ＧａＡｓ単結晶基板３０（発光層部２からの光に対して不透明である）を、化合物半導体層４とこれに接合されたシリコン単結晶基板７との積層体５０ａから除去する。なお、ＡｌＡｓ剥離層３２に代えてＡｌＩｎＰよりなるエッチストップ層を形成しておき、ＧａＡｓに対して選択エッチング性を有する第一エッチング液（例えばアンモニア／過酸化水素混合液）を用いてＧａＡｓ単結晶基板３０をＧａＡｓバッファ層３１とともにエッチング除去し、次いでＡｌＩｎＰに対して選択エッチング性を有する第二エッチング液（例えば塩酸：Ａｌ酸化層除去用にフッ酸を添加してもよい）を用いてエッチストップ層をエッチング除去する工程を採用することもできる。
【００４１】
そして、工程６に示すように、ＧａＡｓ単結晶基板３０の除去により露出した電流拡散層３の主表面の一部を覆うように、ワイヤボンディング用の電極１１（ボンディングパッド）を形成する。以下、通常の方法によりダイシングして半導体チップとし、これを支持体に固着してリード線のワイヤボンディング等を行った後、樹脂封止をすることにより最終的な発光素子が得られる。
【００４２】
なお、上記実施形態においては、貼り合わせ面Ａ、Ｂにそれぞれ凸部６ａ、６ｂを配していたが、例えば図８に示すように、化合物半導体層４（第一半導体層）の貼り合わせ面Ａのみに第一凸部６ａを形成した発光素子１（半導体貼り合わせ結合体）とすることもできる。
【図面の簡単な説明】
【図１】本発明の半導体貼り合わせ結合体の基本となる実施形態の概略を表す図
【図２】本発明の半導体貼り合わせ結合体の具体的な実施形態の概略を表す図
【図３】図２の半導体貼り合わせ結合体における凸部の配置形態を表す図
【図４】３層構造の半導体貼り合わせ結合体の概略を表す図
【図５】選択的に結合金属層が形成された半導体貼り合わせ結合体の概略を表す図
【図６】本発明の発光素子の実施形態の概略を表す図
【図７】図６の発光素子の製造工程を表す図
【図８】本発明に関連する発光素子の実施形態の概略を表す図
【符号の説明】
１発光素子
２発光層部
３電流拡散層
４化合物半導体層
５結合金属層
５ａ第一結合金属層
５ｂ第二結合金属層
６ａ第一凸部
６ｂ第二凸部
７シリコン単結晶基板（素子基板）
８拡散阻止層
１００半導体貼り合わせ結合体
Ａ、Ｂ貼り合わせ面[0001]
[Technical field to which the invention belongs]
The present invention relates to a bonded semiconductor bonded body and a manufacturing method thereof, and a light emitting element and a manufacturing method thereof.
[0002]
[Prior art]
In recent years, with miniaturization and high performance of semiconductor elements, a technique for bonding a plurality of element parts or element parts and a substrate via a metal layer is required. Such bonding is performed, for example, by depositing a bonding metal layer on the entire bonding surface of the first semiconductor layer and the second semiconductor layer, bringing them into close contact with each other, and applying a temperature ( Hereinafter, the bonded structure is referred to as a semiconductor bonded structure). Taking a light emitting device as an example, a light emitting device in which a light emitting layer portion (first semiconductor layer) is formed of a III-V group compound semiconductor, for example, an AlGaInP mixed crystal, utilizes the fact that the AlGaInP mixed crystal is lattice-matched with GaAs. Then, it can be formed by epitaxially growing a light emitting layer portion made of AlGaInP mixed crystal on a GaAs single crystal substrate. However, since the AlGaInP mixed crystal constituting the light emitting layer has a larger band gap than GaAs, the emitted light is absorbed by the GaAs substrate and it is difficult to obtain sufficient light extraction efficiency. In order to solve this problem, various publications including Patent Document 1 disclose that a GaAs substrate for growing a light emitting layer portion is removed, while a reinforcing element substrate (second semiconductor layer) is provided with a reflective layer. A technique for bonding to a light emitting layer portion (first semiconductor layer) is disclosed.
[0003]
[Patent Document 1]
JP 2001-339100 A
[0004]
[Problems to be solved by the invention]
However, in the above-mentioned semiconductor bonded assembly, the bonding strength is not sufficiently secured, and problems such as peeling may occur. Further, when the heat treatment temperature for bonding is increased in order to increase the bonding strength, there is a problem that the element portion is adversely affected.
[0005]
In addition, in the above-mentioned light-emitting element with bonding, in addition to such problems, it is difficult to avoid a decrease in reflectance when a good bonding state is not obtained, and further, bonding is performed to increase the bonding strength. When the heat treatment temperature is increased, the metallurgical reaction between the element substrate (especially the silicon substrate) and the reflective layer (especially the Au layer) becomes prominent, the state of the reflective surface obtained by bonding deteriorates, and the reflectance decreases. There are problems such as being easier to invite.
[0006]
Therefore, an object of the present invention is to provide a semiconductor bonded assembly in which a plurality of semiconductor layers are bonded via a metal layer, particularly light emission, which can have a sufficient bonding strength even when the bonding heat treatment temperature is low. It is providing a device and a manufacturing method thereof.
[0007]
[Means for solving the problems and functions / effects of the invention]
  In order to solve the above problems, in the bonded semiconductor bonded body of the present invention,
  A semiconductor bonded assembly bonded via a first bonding metal layer formed on the bonding surface of the first semiconductor layer and a second bonding metal layer formed on the bonding surface of the second semiconductor layer. In
  A first convex portion that is harder than the second bonding metal layer is formed on the bonding surface of the first semiconductor layer,
  On the bonding surface of the second semiconductor layer, a second convex portion that is harder than the first bonding metal layer is formed,
  The first convex part and the second convex part are arranged alternately,At the bonding interface between the first bonded metal layer and the second bonded metal layerThe secondOne convex partAnd the second convex partUndulations based onSign andTo do.
[0008]
  the aboveMain departureAccording to Ming, the first convex portion harder than the second bonding metal layer is formed on the bonding surface of the first semiconductor layer, so that the bonding interface between the first bonding metal layer and the second bonding metal layer is formed. The undulation based on the first convex portion has occurred.Similarly, undulations based on the second convex portion have occurred,Accordingly, the bonding area of the bonding metal layer is increased, so that the bonding strength can be improved.
[0010]
  the aboveMain departureAccording to Meiji, since the first and second convex portions are arranged so as to be staggered, they are in a fitted state via the first and second bonded metal layers. Bonding strength can be improved by being coupled in a fitted state in this way.
[0011]
  the aboveBookIn order to produce a semiconductor bonded assembly according to the invention, in the method for manufacturing a semiconductor bonded assembly of the present invention,
  The first protrusion is formed on the bonding surface of the first semiconductor layer with a metal layer that is harder than the second bonding metal layer.Then, the second convex portion is formed on the bonding surface of the second semiconductor layer with a metal layer harder than the first bonding metal layer, and the first convex portion and the second convex portion are formed alternately.A projecting portion forming step,
  Forming a first bonding metal layer on the bonding surface of the first semiconductor layer and forming a second bonding metal layer on the bonding surface of the second semiconductor layer;
  The first bonded metal layer and the second bonded metal layer are brought into close contact with each other, and the first bonded metal layer having undulations based on the first convex portion is bitten into the second bonded metal layer at the position of the first convex portion.The second bonding metal layer having undulations based on the second protrusions is caused to bite into the first bonding metal layer at the position of the second protrusions, and the bonding interface between the first bonding metal layer and the second bonding metal layer Cause undulations based on the first and second protrusions.Bonding process,
Are performed in this order.
[0013]
According to the present invention, the at least one of the first semiconductor layer and the second semiconductor layer is formed with a convex portion that is harder than the bonding metal layer formed on the opposing bonding surface. In the bonding step, the bonding metal layer having undulations based on the protrusions is bitten into the other bonding metal layer and bonded. As a result, the first bonding metal layer and the second bonding metal layer are bonded in a fitted state, and the bonding area is increased, so that the bonding strength can be improved and the heat treatment temperature for bonding is further increased. Even if it is lowered, sufficient bonding strength can be obtained.
[0014]
Next, the first bond metal layer and the second bond metal layer can each contain Au as a main component. In this case, in the bonding step, the first bonding metal layer and the second bonding metal layer can be bonded in a temperature range higher than 180 ° C. and 360 ° C. or less. Since the Au-based metal layers are easily integrated even at a relatively low temperature, a sufficient bonding strength can be obtained even if the heat treatment temperature for the bonding is low. Further, since Au is chemically stable, deterioration and corrosion hardly occur, and a good bonded state can be maintained.
[0015]
Next, the thickness of the bonding metal layer formed on the bonding surface on which the convex portion is arranged is set in a range of 1 to 10 times the formation height from the bonding surface of the convex portion. It is preferable to do. In order to bond the bonding metal layers to each other satisfactorily, it is preferable that the thickness of the bonding metal layer is 1 or more times the formation height of the protrusions. It is difficult to cause undulations based on the above, and it may be difficult to cause the other bonding metal layer to bite and bond.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
  Hereinafter, embodiments of a bonded semiconductor bonded body according to the present invention will be described with reference to the drawings.
  Figure1 isThe semiconductor bonded assembly 100 of the present inventionBasics related toFormFigure 2 shows a specific exampleIt is a conceptual diagram which shows embodiment. In the bonded semiconductor bonded body 100, the first semiconductor layer and the second semiconductor layer are bonded through the bonding metal layer 5. The bonding metal layer 5 includes a first bonding metal layer 5a formed on the bonding surface A of the first semiconductor layer and a second bonding metal layer 5b formed on the bonding surface B of the second semiconductor layer. And are formed.
[0017]
In the bonded semiconductor bonded body 100 of FIG. 1A, the first protrusion 6a harder than the second bonded metal layer 5b is formed on the bonded surface A of the first semiconductor layer, and the first bonded metal layer 5a. The undulation based on the first convex portion 6a occurs at the bonding interface K between the first bonding metal layer 5b and the second bonding metal layer 5b. By bonding in such a state, the bonding area of the bonding metal layer 5 is increased, and the bonding strength is strong.
[0018]
In the semiconductor bonded assembly 100 of FIG. 2A, the first convex portion 6a disposed on the bonding surface A of the first semiconductor layer and the second convex portion disposed on the bonding surface B of the second semiconductor layer. The parts 6 b are arranged so as to be staggered, and they are in a state of being fitted via the bonding metal layer 5. In addition, undulations based on the first convex portion 6a and the second convex portion 6b occur at the bonding interface K between the first bonded metal layer 5a and the second bonded metal layer 5b. By bonding in such a state, the bonding area of the bonding metal layer 5 becomes larger, and the bonding strength becomes stronger than in the case of FIG.
[0019]
The first bond metal layer 5a and the second bond metal layer 5b each have Au as a main component, and these are well bonded to form the bond metal layer 5. As shown in FIGS. 1B and 2B, the bonding metal layer 5 is formed by bonding the first bonding metal layer 5a on the bonding surface A of the first semiconductor layer and bonding the second semiconductor layer. Each of the second bonding metal layers 5b is formed on the surface B, and these are bonded to each other in close contact with each other. The first bonded metal layer 5a and the second bonded metal layer 5b are both easily bonded and heat-treated at a temperature higher than 180 ° C. and 360 ° C. or lower because the Au content is 95% by mass or higher. To join. Therefore, sufficient bonding strength can be easily obtained. More specifically, the material of the bonding metal layer 5 (the first bonding metal layer 5a and the second bonding metal layer 5b) is pure Au (however, it may contain inevitable impurities as long as it is within 1% by mass). By adopting the above, the above effect can be further enhanced.
[0020]
The thickness H5 of the first bonding metal layer 5a formed on the bonding surface A on which the first convex portion 6a is arranged is 1 with respect to the formation height H6 from the bonding surface A of the first convex portion 6a. It is set in the range of 10 times or more. The thickness H5 of the first bonding metal layer 5a is defined by the height of the first bonding metal layer 5a in the region where the first protrusion 6a is not formed. The same applies to the thickness relationship between the second bonding metal layer 5b and the second convex portion 6b.
[0021]
In the semiconductor bonded assembly 100 of FIG. 2A, the first convex portions 6a and the second convex portions 6b that are arranged alternately may be configured, for example, in the form shown in FIG. The left figure shows the bonding surface A of the first semiconductor layer, and the right figure shows the bonding surface B of the second semiconductor layer. In FIG. 3A, dot-like projections 6a and 6b are formed on the bonding surfaces A and B, respectively, and in FIG. 3B, the dot-like protrusions 6a and 6b are formed on the bonding surface A of the first semiconductor layer. The convex portion 6a is formed in a lattice-like convex portion 6b on the bonding surface B of the second semiconductor layer. And since the convex parts 6a and 6b are staggered in the coupled state, the coupling strength between the coupled metal layers 5a and 5b is increased.
[0022]
In the bonded semiconductor bonded body 100 of FIG. 1, the first protrusion 6a can be configured as an intervening metal layer interposed between the bonded surface A of the first semiconductor layer and the first bonded metal layer 5a. In addition, in the semiconductor bonded assembly 100 of FIG. 2, at least one of the first convex portion 6a and the second convex portion 6b is formed on the bonding surface A or B and the bonding surface A or B. It can be configured as an intervening metal layer interposed between the bonding metal layer 5a or 5b. Such protrusions 6a and 6b can be formed by, for example, vacuum deposition or sputtering. The material for the intervening metal layer is not particularly limited. The intervening metal layer can also be configured as a bonding metal layer for reducing the contact resistance between the semiconductor layer and the bonding metal layer.
[0023]
In the semiconductor bonded assembly 100 of FIG. 1, the first convex portion 6 a can be formed by being engraved on the bonding surface A of the first semiconductor layer. In addition, in the semiconductor bonded assembly 100 of FIG. 2, at least one of the first convex portion 6a and the second convex portion 6b can be formed by being engraved on the bonding surface A or B. Such protrusions 6a and 6b can be formed, for example, by performing selective etching or the like on the main surface of the semiconductor layer. In this case, the convex portions 6a and 6b can be easily formed.
[0024]
The semiconductor bonded assembly 100 as described above includes a semiconductor element in which one semiconductor layer is an element portion and the other semiconductor layer is a substrate portion, for example, a GaAs element capable of high-speed switching and a silicon substrate for reinforcement. It can be configured as a bonded semiconductor element, a semiconductor element in which both semiconductor layers are different element portions, for example, a composite semiconductor element in which elements such as a GaAs element and a silicon element are bonded together.
[0025]
In addition, the bonded semiconductor bonded body may be a bonded body in which three or more semiconductor layers are bonded. For example, as shown in FIG. 4, the semiconductor bonded assembly 100 is used as a new semiconductor layer, and the main surface of the second semiconductor layer opposite to the bonding surface B (or the bonding surface A in the first semiconductor) is formed. As a new bonding surface C, the third convex portion 6c and the third bonding metal layer 5c are formed on the bonding surface C, and the fourth convex portion 6d and the fourth bonding are formed on the bonding surface D of the third semiconductor layer. By forming the metal layer 5d, sticking them together, and bonding them together, a new semiconductor bonded assembly 100 ′ can be obtained.
[0026]
Further, when conducting conduction selectively between semiconductor layers, such as conduction between terminals provided in each semiconductor layer, as shown in FIG. The first bonding metal layer 5a and the second bonding metal layer 5b are selectively formed on the bonding surface A of the semiconductor layer and the bonding surface B of the second semiconductor layer, respectively, and are bonded together. At that time, a convex portion 6a is formed between the bonding surface of the semiconductor layer and the bonding metal layer, and the first bonding metal layer 5a having undulations based on the convex portion 6a is formed at the position of the convex portion 6a. The second bonded metal layer 5b is bitten and bonded. In addition, in the case where a convex terminal is provided in the semiconductor layer, the terminal can be used as the convex portion 6a.
[0027]
  The semiconductor bonded assembly described above can be applied as a light emitting element having a light emitting layer portion in the first semiconductor layer or the second semiconductor layer. Hereinafter, embodiments of the light emitting device of the present inventionofThis will be described with reference to the drawings.
  FIG. 6 shows the present invention.Departure1 is a conceptual diagram showing an optical element 1. FIG. The light-emitting element 1 has a light-emitting layer on a bonding surface B of a silicon single crystal substrate 7 (second semiconductor layer) as an element substrate made of n-type silicon single crystal via a bonding metal layer 5 containing Au as a main component. The portion 2 (a part of the compound semiconductor layer 4 which is the first semiconductor layer) is bonded. In the light emitting element 1 configured as described above, the light from the light emitting layer portion 2 is extracted in a form in which the reflected light from the coupling metal layer 5 is superimposed on the light emitted directly to the light extraction surface side.
[0028]
For example, the light emitting layer portion 2 is non-doped (Al_xGa_1-x)_yIn_1-yThe active layer 21 made of a mixed crystal of P (where 0 ≦ x ≦ 0.55, 0.45 ≦ y ≦ 0.55) is used as the first conductivity type cladding layer, which is p-type (Al_zGa_1-z)_yIn_1-yA p-type cladding layer 23 made of P (where x <z ≦ 1) and a second conductivity type cladding layer different from the first conductivity type cladding layer, in this embodiment n-type (Al_zGa_1-z)_yIn_1-yDepending on the composition of the active layer 21, the emission wavelength is changed from green to red region (emission wavelength (peak emission wavelength)). 550 nm to 670 nm). In the light emitting element 1, the p-type AlGaInP cladding layer 23 is disposed on the metal electrode 11 side, and the n-type AlGaInP cladding layer 22 is disposed on the coupling metal layer 5 side. Accordingly, the conduction polarity is positive on the metal electrode 11 side. The term “non-dope” as used herein means “does not actively add dopant”, and contains a dopant component that is inevitably mixed in a normal manufacturing process (for example, 10%).¹³-10¹⁶/ Cm³Is not excluded). On the contrary, the p-type cladding layer 23 can be on the side of the coupling metal layer 5 and the n-type cladding layer 22 can be on the side of the metal electrode 11. In this case, the energization polarity is reversed, and the other members are also of the opposite conductivity type.
[0029]
A current diffusion layer 3 made of AlGaAs is formed on the main surface of the light emitting layer portion 2 opposite to the side facing the silicon single crystal substrate 7, and the light emitting layer portion is formed at the approximate center of the main surface. A metal electrode (for example, Au electrode) 11 for applying a light emission driving voltage to 2 is formed so as to cover a part of the main surface. A region around the metal electrode 11 on the main surface of the current diffusion layer 3 forms a light extraction region from the light emitting layer portion 2. Note that a layered body composed of the light emitting layer portion 2 and the current diffusion layer 3 constituting the first semiconductor layer is hereinafter referred to as a compound semiconductor layer 4. Further, a metal electrode (back electrode: for example, an Au electrode) 12 is formed on the back surface of the silicon single crystal substrate 7 so as to cover the entire surface. Note that an AuSb bonding metal layer 92 is interposed between the metal electrode 12 and the silicon single crystal substrate 7 as a substrate-side bonding metal layer. Further, instead of the AuSb bonding metal layer 92, an AuSn bonding metal layer may be used as the substrate-side bonding metal layer.
[0030]
The silicon single crystal substrate 7 forming the second semiconductor layer is manufactured by slicing and polishing a silicon single crystal ingot, and has a thickness of, for example, 100 μm or more and 500 μm or less. Then, it is bonded to the light emitting layer portion 2 with the bonding metal layer 5 interposed therebetween.
[0031]
A first bonding metal layer 5a capable of reflecting the luminous flux from the light emitting layer part 2 is formed adjacent to the bonding surface A of the compound semiconductor layer 4 which is the first semiconductor layer having the light emitting layer part 2, and the compound A first convex portion 6a is formed as an intervening metal layer between the bonding surface A of the semiconductor layer 4 and the first bonding metal layer 5a. In addition, the 1st convex part 6a is comprised by the joining metal layer containing the carrier source alloy component for reducing the contact resistance of the compound semiconductor layer 4 which is a 1st semiconductor layer, and the 1st coupling metal layer 5a. Yes. Specifically, the 1st convex part 6a is comprised as an AuGeNi joining metal layer (for example, Ge: 15 mass%, Ni: 10 mass%), and has contributed to the serial resistance reduction of an element. The AuGeNi bonding metal layer is harder than the second bonding metal layer 5b containing Au as a main component, and is dispersedly formed on the bonding surface A of the compound semiconductor layer 4. The formation area ratio is 1% or more and 25% or less. is there.
[0032]
Further, the second convex portions 6b are engraved on the bonding surface B of the silicon single crystal substrate 7 as the second semiconductor layer so as to be alternately arranged with the first convex portions 6a. Then, the first bonded metal layer 5 a and the second bonded metal layer 5 b are bonded to form the metal layer 5. In addition, the bonding strength is strong because these convex portions 6 a and 6 b are coupled in a fitted state via the coupling metal layer 5. In addition, the undulation based on the convex parts 6a and 6b has arisen in the joint interface of the 1st joint metal layer 5a and the 2nd joint metal layer 5b, and the joint area has increased.
[0033]
Further, each of the first bond metal layer 5a and the second bond metal layer 5b has Au as a main component. Specifically, it is made of pure Au or an Au alloy having an Au content of 95% by mass or more. Between the second bonding metal layer 5b and the silicon single crystal substrate 7, a diffusion blocking layer 8 that prevents the silicon component of the silicon single crystal substrate 7 from diffusing into the second bonding metal layer 5b is interposed. Being done. The diffusion blocking layer 8 is composed mainly of Ti. In place of Ti, Ni or Cr may be the main component. In addition, an AuSb bonding metal layer 91 (for example, Sb: 5 mass%) as a substrate-side bonding metal layer is in contact with the main surface of the silicon single crystal substrate 7 between the diffusion blocking layer 8 and the silicon single crystal substrate 7. ) Is formed. Instead of the AuSb bonding metal layer 91, an AuSn bonding metal layer may be used.
[0034]
The convex portions 6a and 6b are arranged in a staggered manner in the form illustrated in FIG. For example, as shown in FIG. 3B, the bonding surface A of the compound semiconductor layer 4 is provided with a dot-shaped convex portion 6a made of a bonding metal layer, and the bonding surface B of one silicon single crystal substrate 7 is disposed. Can be provided with lattice-shaped convex portions 6b carved on the silicon single crystal substrate 7. The formation height H6 of the convex portions 6a and 6b is, for example, 50 to 500 nm, and the thickness H5 of the bonding metal layers 5a and 5b is 1 to 10 times the formation height H6. The following range is set. Note that the thickness of the bonding metal layer 5 (the total thickness of the first bonding metal layer 5a and the second bonding metal layer 5b) is desirably 80 nm or more in order to sufficiently secure the reflection effect. Although there is no particular limitation, since the reflection effect is saturated, it is appropriately determined depending on the cost (for example, 1 μm or less).
[0035]
The above-described method for manufacturing a bonded semiconductor assembly can be applied as a method for manufacturing the light emitting element 1 having the light emitting layer portion 2 in the first semiconductor layer. The details will be described below.
First, as shown in Step 1 of FIG. 7, a p-type GaAs buffer layer 31 is made of, for example, 0.5 μm and AlAs on the main surface of a GaAs single crystal substrate 30 which is a semiconductor single crystal substrate forming a light emitting layer growth substrate. The peeling layer 32 is epitaxially grown in this order, for example, 0.5 μm, and the current diffusion layer 3 made of p-type AlGaAs is, for example, 5 μm. Thereafter, a 1 μm p-type AlGaInP clad layer 23, a 0.6 μm AlGaInP active layer (non-doped) 21, and a 1 μm n-type AlGaInP clad layer 22 are epitaxially grown in this order as the light emitting layer portion 2.
[0036]
Next, as shown in step 2, the first convex portions 6a made of AuGeNi are dispersedly formed on the main surface of the light emitting layer portion 2 (convex portion forming step). After forming the AuGeNi first convex portion 6a, next, an alloying heat treatment is performed in a temperature range of 350 ° C. or more and 500 ° C. or less. Thereafter, the first bonding metal layer 5a is formed so as to cover the AuGeNi first convex portion 6a. At this time, the first bonding metal layer 5a has undulations based on the AuGeNi first convex portion 6a. Further, an alloying region is formed between the light emitting layer part 2 and the AuGeNi first convex part 6a by the alloying heat treatment, and the series resistance is greatly reduced.
[0037]
On the other hand, as shown in Step 3, AuSb bonding that serves as a substrate-side bonding metal layer is formed on both main surfaces of a silicon single crystal substrate 7 (n-type) in which the second protrusion 6b is engraved on one main surface prepared separately. Metal layers 91 and 92 (which may be AuSn bonded metal layers as described above) are formed, and alloying heat treatment is performed in a temperature range of 100 ° C. or more and 500 ° C. or less. Then, on the AuSb bonding metal layer 91, a diffusion blocking layer 8 (thickness: for example, 200 nm) containing Ti as a main component is formed. Next, the second bonding metal layer 5b is formed thereon. Here, the 2nd coupling metal layer 5b has the relief based on the 2nd convex part 6b (the above is a coupling metal layer formation process). Further, the back electrode layer 12 (for example, made of Au-based metal) is formed on the AuSb bonding metal layer 92. The formation of each metal layer in the above steps can be performed using sputtering or vacuum deposition.
[0038]
As described above, the second protrusion 6b is formed by engraving on the bonding surface B of the silicon single crystal substrate 7 which is the second semiconductor layer, and then, as shown in Step 4, each of which includes Au as a main component. The first bonding metal layer 5a and the second bonding metal layer 5b are bonded at a temperature higher than 180 ° C. and 360 ° C. or lower. Specifically, the second bonding metal layer 5b on the silicon single crystal substrate 7 side is superposed on the first bonding metal layer 5a formed on the light emitting layer portion 2, and the temperature is higher than 180 ° C. and 360 ° C. or less, for example 200 A substrate bonded body 50 is formed by performing a bonding heat treatment at a temperature of 0 ° C. (bonding step). At this time, at the interface between the first bonding metal layer 5a and the second bonding metal layer 5b, the first bonding metal layer 5a having undulations based on the first protrusions 6a is formed at the position of the first protrusions 6a. The second bonding metal layer 5b having undulations based on the second protrusion 6b is superimposed on the bonding metal layer 5b so as to alternately bite into the first bonding metal layer 5a at the position of the second protrusion 6b. . In this way, the silicon single crystal substrate 7 is bonded to the light emitting layer portion 2 via the first bond metal layer 5a and the second bond metal layer 5b. The first bonded metal layer 5a and the second bonded metal layer 5b are integrated by the bonding heat treatment to form the bonded metal layer 5. Since both the first bonding metal layer 5a and the second bonding metal layer 5b are mainly composed of Au that is difficult to oxidize, the bonding heat treatment can be performed without any problem even in the atmosphere, for example.
[0039]
Further, a diffusion blocking layer 8 containing Ti as a main component is interposed between the second bonding metal layer 5b and the silicon single crystal substrate 7 (AuSb bonding metal layer 91). During the bonding heat treatment, diffusion of silicon components from the silicon single crystal substrate 7 toward the second bonding metal layer 5b is blocked by the diffusion blocking layer 8, and the bonding metal layer integrated by bonding is bonded to the second bonding metal layer 5b. The exudation of the silicon component to the 5 side is effectively suppressed. As a result, the problem that the reflective surface of the finally obtained bonded metal layer 5 is disturbed by the eutectic reaction of Au—Si is prevented, and good reflectance can be realized. Also, the bonding strength between the silicon single crystal substrate 7 and the compound semiconductor layer 4 by the bonding metal layer 5 can be maintained high.
[0040]
Next, proceeding to step 5, the substrate bonded body 50 is immersed in an etching solution made of, for example, a 10% hydrofluoric acid aqueous solution, and the AlAs peeling layer 32 formed between the buffer layer 31 and the light emitting layer portion 2 is selected. By etching, the GaAs single crystal substrate 30 (which is opaque to the light from the light emitting layer portion 2) is removed from the stacked body 50a of the compound semiconductor layer 4 and the silicon single crystal substrate 7 bonded thereto. . It should be noted that an etch stop layer made of AlInP is formed in place of the AlAs release layer 32, and a GaAs single crystal is used by using a first etching solution (for example, an ammonia / hydrogen peroxide mixed solution) having selective etching properties with respect to GaAs. The substrate 30 is removed by etching together with the GaAs buffer layer 31, and then the etch stop is performed using a second etching solution having a selective etching property with respect to AlInP (for example, hydrochloric acid: hydrofluoric acid may be added to remove the Al oxide layer). A step of etching away the layer can also be employed.
[0041]
Then, as shown in Step 6, an electrode 11 (bonding pad) for wire bonding is formed so as to cover a part of the main surface of the current diffusion layer 3 exposed by removing the GaAs single crystal substrate 30. Thereafter, the semiconductor chip is diced by an ordinary method, and this is fixed to a support and wire bonding of a lead wire is performed, followed by resin sealing to obtain a final light emitting element.
[0042]
In the above embodiment, the protrusions 6a and 6b are arranged on the bonding surfaces A and B, respectively. However, as shown in FIG. 8, for example, the bonding surface of the compound semiconductor layer 4 (first semiconductor layer) It can also be set as the light emitting element 1 (semiconductor bonding combination body) which formed the 1st convex part 6a only in A. FIG.
[Brief description of the drawings]
FIG. 1 shows a bonded semiconductor bonded body according to the present invention.BasicThe figure showing the outline of an embodiment
FIG. 2 shows a bonded semiconductor bonded body according to the present invention.concreteThe figure showing the outline of an embodiment
3 is a diagram illustrating an arrangement of protrusions in the bonded semiconductor bonded body of FIG.
FIG. 4 is a diagram showing an outline of a three-layer semiconductor bonded assembly.
FIG. 5 is a view showing an outline of a bonded semiconductor bonded body in which a bonding metal layer is selectively formed.
FIG. 6 is a light emitting device of the present invention.The fruitDiagram showing the outline of the embodiment
7 is a diagram showing a manufacturing process of the light-emitting element of FIG.
FIG. 8is connected withLight emitting elementThe fruitDiagram showing the outline of the embodiment
[Explanation of symbols]
  1 Light emitting element
  2 Light emitting layer
  3 Current spreading layer
  4 Compound semiconductor layer
  5 Bonded metal layer
  5a First bonding metal layer
  5b Second bonding metal layer
  6a First convex part
  6b Second convex part
  7 Silicon single crystal substrate (element substrate)
  8 Diffusion blocking layer
  100 Semiconductor bonded assembly
  A, B bonding surface

Claims

A semiconductor bonded assembly bonded via a first bonding metal layer formed on the bonding surface of the first semiconductor layer and a second bonding metal layer formed on the bonding surface of the second semiconductor layer. In
A first convex portion that is harder than the second bonding metal layer is formed on the bonding surface of the first semiconductor layer,
A second convex portion that is harder than the first bonding metal layer is formed on the bonding surface of the second semiconductor layer,
Wherein and wherein the first protrusion and the second protrusion portion is alternately arranged, the bonding interface between the second coupling metal layer and the first coupling metal layer, wherein the second protrusion and the first protrusion A bonded semiconductor bonded body characterized in that undulation based on the above occurs.

At least one of the first convex portion and the second convex portion is an intervening metal layer interposed between the bonding surface and a bonding metal layer formed on the bonding surface. The semiconductor bonded assembly according to claim 1 .

Wherein at least one of the first protrusions and the second protrusions, the semiconductor lamination conjugate according to claim 1, characterized by being engraved on the bonded surface.

The first coupling metal layer and the second coupling metal layer, a semiconductor bonding conjugate according to any one of claims 1 to 3, respectively, characterized in that a main component Au.

A semiconductor bonded conjugate according to any one of claims 1 to 4, the light emitting device wherein the first semiconductor layer or the second semiconductor layer and having a light emitting layer portion.

The first semiconductor layer has a light emitting layer part,
The first bonded metal layer capable of reflecting the luminous flux from the light emitting layer portion is formed adjacent to the bonding surface of the first semiconductor layer, and the bonding surface of the first semiconductor layer and the first The light emitting device according to claim 5 , wherein the first convex portion is formed as the intervening metal layer between the bonding metal layer.

The first convex portion is formed of a bonding metal layer containing a carrier source alloy component for reducing contact resistance between the first semiconductor layer and the first bonding metal layer. the light emitting device according to claim 6.

The second semiconductor layer is a silicon single crystal substrate, and the second convex portions are engraved on the bonding surface of the silicon single crystal substrate so as to be alternately arranged with the first convex portions. the light emitting device according to claim 6 or 7, characterized.

Each of the first bond metal layer and the second bond metal layer is mainly composed of Au, and a silicon component of the silicon single crystal substrate is between the second bond metal layer and the silicon single crystal substrate. 9. The light emitting device according to claim 8 , wherein a diffusion blocking layer for blocking diffusion to the two-bond metal layer is interposed.

A semiconductor bonded assembly bonded via a first bonding metal layer formed on the bonding surface of the first semiconductor layer and a second bonding metal layer formed on the bonding surface of the second semiconductor layer. In the manufacturing method of
A first convex portion is formed of a metal layer harder than the second bonding metal layer on the bonding surface of the first semiconductor layer, and the bonding surface of the second semiconductor layer is formed of the first bonding metal layer. Forming a second convex portion with a hard metal layer, and forming the convex portion forming step so that the first convex portion and the second convex portion are staggered ,
A bonding metal layer forming step of forming the first bonding metal layer on the bonding surface of the first semiconductor layer and forming the second bonding metal layer on the bonding surface of the second semiconductor layer;
The first bonding metal layer and the second bonding metal layer are brought into close contact with each other, and the first bonding metal layer having undulations based on the first protrusion is connected to the second bonding at the position of the first protrusion. Biting into the metal layer, causing the second bonding metal layer having undulations based on the second protrusion to bite into the first bonding metal layer at the position of the second protrusion, and the first bonding metal layer A bonding step in which a undulation based on the first convex portion and the second convex portion is generated and bonded to the bonding interface with the second bonding metal layer; and
Are performed in this order. A method for manufacturing a bonded semiconductor assembly.

The method for producing a bonded semiconductor assembly according to claim 10 , wherein the first semiconductor layer has a light emitting layer portion.

The second semiconductor layer is a silicon single crystal substrate, and the second convex portion is formed by carving on the bonding surface of the silicon single crystal substrate, and then each of the first bonded metals mainly composed of Au. The method for manufacturing a light emitting device according to claim 11 , wherein the bonding step of the layer and the second bonding metal layer is performed at a temperature higher than 180 ° C and 360 ° C or lower.