JP4118500B2 - ポイントコンタクト・アレー - Google Patents
ポイントコンタクト・アレー Download PDFInfo
- Publication number
- JP4118500B2 JP4118500B2 JP2000334686A JP2000334686A JP4118500B2 JP 4118500 B2 JP4118500 B2 JP 4118500B2 JP 2000334686 A JP2000334686 A JP 2000334686A JP 2000334686 A JP2000334686 A JP 2000334686A JP 4118500 B2 JP4118500 B2 JP 4118500B2
- Authority
- JP
- Japan
- Prior art keywords
- point contact
- electrode
- contact array
- conductance
- array according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measuring Leads Or Probes (AREA)
- Semiconductor Memories (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、対向する電極間においてポイントコンタクトを形成し、又は切断してコンダクタンスを制御する素子を複数個用いるポイントコンタクト・アレーに関するものである。
【０００２】
【従来の技術】
ポイントコンタクトを構成することによりコンダクタンスを制御する方法が、例えば、先行技術〔１〕として、Ｊ．Ｋ．Ｇｉｍｚｅｗｓｋｉ ａｎｄ Ｒ．Ｍｏｌｌｅｒ：Ｐｈｙ．Ｒｅｖ．Ｂ３６（１９８７）１２８４，Ｊ．Ｌ，Ｃｏｓｔａ−Ｋｒａｍｅｒ，Ｎ．Ｇａｒｃｉａ，Ｐ．Ｇａｒｃｉａ−Ｍｏｃｈａｌｅｓ，Ｐ．Ａ．Ｓｅｒｅｎａ，Ｍ．Ｉ．Ｍａｒｑｕｅｓ ａｎｄ Ａ．Ｃｏｒｒｃｉａ：Ｐｈｙｓ．Ｒｅｖ．Ｂ５５（１９９７）５４１６，Ｈ．Ｏｈｎｉｓｈｉ，Ｙ．Ｋｏｎｄｏ ａｎｄ Ｋ．Ｔａｋａｙａｎａｇｉ：Ｎａｔｕｒｅ ３９５（１９９８）７８０などに記載されている。
【０００３】
これらは、ポイントコンタクトの構築および制御にピエゾ素子を必要とする。すなわち、ピエゾ素子を駆動することにより、ピエゾ素子に付けられた金属探針を対向電極に対して高精度で位置決めして、探針・対向電極間にポイントコンタクトを構築、その状態を制御する。
【０００４】
これらとは別に、先行技術〔２〕として、ポイントコンタクトのコンダクタンスを制御する方法であって、有機分子を用いる方法が、Ｃ．Ｐ．Ｃｏｌｌｉｅｒｅｔ ａｌ，：Ｓｃｉｅｎｃｅ２８５（１９９９）３９１に記載されている。
【０００５】
この方法では、対向電極間に一分子厚さで挟んだロタクサン分子の導電性を、電極間に高電圧を印加することで変化させる。すなわち、電極間に挟んだロタクサン分子は初め導電性を示すが、ある極性の一定以上の電圧を印加すると、分子が酸化されて導電性が減り、電極間が絶縁される。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記した先行技術〔１〕の方法では、一つのポイントコンタクトに対して少なくとも一つのピエゾ素子と、それを駆動する複雑な制御回路が必要となり、これらを集積化することは極めて困難である。
【０００７】
また、上記した先行技術〔２〕の方法では、一旦酸化された分子は還元して導電性を復活させることができないので、その用途が極めて限られてしまう。
【０００８】
本発明は、上記状況に鑑みて、電極間のコンダクタンスの制御を、電気的にかつ可逆的に行うとともに、演算回路、論理回路、メモリ素子などへ応用可能なポイントコンタクトを複数個並べたポイントコンタクト・アレーを提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕ポイントコンタクト・アレーにおいて、イオン伝導性及び電子伝導性を有する混合導電体材料から成る第１電極と導電性物質から成る第２電極とを備え、前記第１電極と前記第２電極との間に、前記混合導電体材料内の可動イオンからなる架橋の形成または消滅により前記電極間のコンダクタンスが制御可能な電子素子を複数個用いることを特徴とする。
【００１０】
〔２〕上記〔１〕記載のポイントコンタクト・アレーにおいて、可動イオン（Ｍイオン：Ｍは金属原子）を有する前記混合導電体材料が前記可動イオン供給源（Ｍ）上に形成されていることを特徴とする。
【００１１】
〔３〕上記〔１〕又は〔２〕記載のポイントコンタクト・アレーにおいて、前記混合導電体材料がＡｇ2 Ｓ、Ａｇ2 Ｓｅ、Ｃｕ2 Ｓ又はＣｕ2 Ｓｅであることを特徴とする。
【００１２】
〔４〕上記〔１〕、〔２〕又は〔３〕記載のポイントコンタクト・アレーにおいて、前記混合導電体材料中に含まれる可動イオンにより、前記第１電極と第２電極間に架橋が形成され、前記電極間のコンダクタンスが変化することを利用することを特徴とする。
【００１３】
〔５〕上記〔１〕、〔２〕又は〔３〕記載のポイントコンタクト・アレーにおいて、前記第１電極と前記第２電極間に、イオンを固溶させることが可能で、かつイオンを固溶することにより電子とイオン伝導性が現れる半導体あるいは絶縁体材料を有し、この半導体あるいは絶縁体材料に前記混合導電体材料中に含まれる可動イオンが流入することにより、前記半導体ないし絶縁体のコンダクタンスが変化することを利用ことを特徴とする
〔６〕上記〔５〕記載のポイントコンタクト・アレーにおいて、前記半導体あるいは絶縁体材料が、ＧｅＳx 、ＧｅＳｅx 、ＧｅＴｅx 、ないしＷＯx （０＜ｘ＜１００）の結晶体ないし非晶質体であることを特徴とする。
【００１４】
〔７〕上記〔１〕、〔２〕、〔３〕、〔４〕、〔５〕又は〔６〕記載のポイントコンタクト・アレーにおいて、少なくとも一部が混合導電体材料で被覆された第１電極を構成する金属線と、第２電極を構成する金属線であって、少なくとも一方の電極を構成する金属線が複数本あり、この金属線間の各交点にポイントコンタクトを設けるようにしたことを特徴とする。
【００１５】
〔８〕上記〔１〕、〔２〕、〔３〕、〔４〕、〔５〕、〔６〕又は〔７〕記載のポイントコンタクト・アレーにおいて、前記ポイントコンタクトのコンダクタンスが量子化されていることを特徴とする。
【００１６】
〔９〕上記〔８〕記載のポイントコンタクト・アレーにおいて、前記ポイントコンタクトの量子化されたコンダクタンスを記録状態として用いる多重記録メモリ型素子を構成することを特徴とする。
【００１７】
〔１０〕上記〔８〕記載のポイントコンタクト・アレーにおいて、前記ポイントコンタクトの量子化されたコンダクタンスを入力信号とし、前記各電極の電位を制御することにより、この入力信号間の加算ないし減算を行うことを特徴とする。
【００１８】
〔１１〕上記〔１〕、〔２〕、〔３〕、〔４〕、〔５〕、〔６〕又は〔７〕記載のポイントコンタクト・アレーにおいて、前記ポイントコンタクトの一端の電位を入力信号とする論理回路を構成することを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について図を参照しながら詳細に説明する。
【００２０】
図１は本発明にかかる複数個のポイントコンタクトを配置したポイントコンタクト・アレーを示す斜視模式図である。
【００２１】
図１に示すように、混合導電体１で被覆された金属線（第１電極）２と、金属線３，４（第２電極）との交点に可動イオン（原子）５で構成されたポイントコンタクト（架橋）６，７を形成する。これらは、絶縁性の基板８上に設置され、絶縁性の材料（図では省略）により固定される。
【００２２】
第１及び第２の二つの電極間に半導体ないし絶縁体材料を挿入する場合は、この半導体ないし絶縁体中に可動イオンが固溶することにより、その半導体のコンダクタンスが変化する。
【００２３】
その結果、電極間のコンダクタンスが変化する。なお、その変化量は半導体ないし絶縁体材料中に固溶する可動イオンの量に依存する。
【００２４】
簡略化するため、図１においては、混合導電体１で被覆された金属線（第１電極）２が一本、金属線（第２電極）３，４が２本から成るポイントコンタクト・アレーが示されている。ポイントコンタクトの数は、電極を構成する金属線の本数の乗算であり、ここでは、２×１の２個のポイントコンタクトが形成されることになる。第１電極、第２電極を構成する金属線の本数を増やせばｎ個×ｎ個のポイントコンタクト・アレーを構成することができる。
【００２５】
本発明では、第１電極２と第２電極３，４間に電圧を印加して、イオン原子からなる架橋６，７を形成したり消滅させたりして、電極間に形成されたポイントコンタクトのコンダクタンスを制御する。具体的に説明すれば、第１電極２に対して第２電極３，４に適当な負電圧を印加すると、電圧と電流との効果により、混合導電体材料中の可動イオン（原子）が析出し、電極間に架橋６，７が形成される。この結果、電極間のコンダクタンスが増大する。逆に第２電極３，４に適当な正電圧を印加すると、可動イオン（原子）が混合導電体材料中に戻り、架橋６，７が消滅する。すなわち、コンダクタンスが減少する。
【００２６】
このように、各金属線に印加する電圧を独立に制御することによって、第１電極２と第２電極３，４の各交点に形成されたポイントコンタクトに印加する電圧を独立に制御することができる。すなわち、各交点のポイントコンタクトのコンダクタンスを独立に制御できる。
【００２７】
これにより、ポイントコンタクト・アレーからなるメモリー素子、演算素子などの電子素子とそれらからなる電気回路を構成することができる。
【００２８】
以下では、混合導電体材料Ａｇ2 Ｓ、可動イオン供給源Ａｇから成る第１電極と、Ｐｔからなる第２電極を用いた実施例を述べるが、他の材料を用いても同様の結果が得られることは言うまでもない。
【００２９】
架橋の形成はＡｇ原子が１０個程度あれば十分可能である。測定結果から、電圧１００ｍＶ、初期電極間抵抗１００ｋΩの場合に、Ａｇ原子１０個を混合導電体Ａｇ2 Ｓから引き出すのに必要な時間、すなわち架橋を形成するのに必要な時間は、高々数十ナノ秒と見積もられた。また、架橋を形成するのに必要な電力はナノワット程度と小さい。このため、本発明を用いれば、高速でかつ低消費電力型の素子を構築することができる。
【００３０】
まず、本発明の第１実施例について説明する。
【００３１】
図２は本発明にかかる多重メモリ素子に応用したポイントコンタクト・アレーの模式図である。
【００３２】
簡略化のため、図１と同様に、２つのポイントコンタクトから成る試料を用いた。ここでは、第１電極を構成する混合導電体材料１１としてＡｇ2 Ｓを、金属線１０としてＡｇ線を用いた。また、第２電極を構成する金属線１３，１４としてＰｔ線を用いた。第１電極を接地し、第２電極１３，１４にそれぞれ電圧Ｖ１，Ｖ２を独立に印加する。Ｖ１，Ｖ２として負の電圧を選ぶと、混合導電体材料１１中のＡｇ原子１２が析出し、架橋１５，１６が形成される。Ｖ１，Ｖ２を正の電圧にすると、架橋１５，１６中のＡｇ原子１２が混合導電体材料１１中に戻り、架橋１５，１６が消滅する。この詳しい機構については、本願発明者によって特願平１２−２６５３４４号として提案されている。
【００３３】
本発明では、ポイントコンタクトを複数用いることにより、以下に述べる新たな機能を実現している。
【００３４】
本実施例では、ポイントコンタクトのコンダクタンスの制御をパルス電圧を印加することにより行った。すなわち、コンダクタンスを増大させるためには、５０ｍＶの電圧を５ミリ秒印加した。コンダクタンスを減少させる場合には、−５０ｍＶの電圧を５ミリ秒印加した。これにより、各ポイントコンタクトにおいて、量子化されたコンダクタンス間の遷移を実現した。すなわち、これがメモリとしての書き込み動作にあたる。
【００３５】
そこで、記録状態を読み出すためには、Ｖ１，Ｖ２を１０ｍＶに設定し、読み出し動作によって記録したコンダクタンス値が変化しないようにした。その状態で、各ポイントコンタクトの第２電極を構成する金属線１３，１４に流れる電流Ｉ1 ，Ｉ2 を測定した。その結果を図３に示す。
【００３６】
図３において、Ｉ1 を細い実線で、Ｉ2 を太い実線で示してある。ポイントコンタクト１５ないし１６に、１秒ごとに書き込み動作を行い、その都度記録状態を読み出した。左側の縦軸は実際に測定した電流値を、右側の縦軸は対応する量子化コンダクタンスを示している。コンダクタンスは、測定電流を印加電圧（１０ｍＶ）除算して得られる。
【００３７】
この図によれば、各ポイントコンタクトのコンダクタンスが量子化されていることが分かる。すなわち、架橋１５による第１のポイントコンタクトの量子化コンダクタンスの量子数をＮ1 、架橋１６による第２のポイントコンタクトの量子化コンダクタンスの量子数をＮ2 とすると、それぞれＮ1 ＝０〜３、Ｎ2 ＝０〜３の合計１６通りの記録状態が実現されている。
【００３８】
本実施例では、Ｎ＝０〜３の４つの量子化状態しか用いなかったが、さらに大きな量子数をもつ状態を用いることにより、記録密度を増やすことができる。また、ポイントコンタクトの数を増やすことによって記録密度が上げられることも言うまでもない。
【００３９】
次に、本発明の第２実施例について説明する。
【００４０】
まず、第１実施例に示す構成を用いて、加算回路を実現した実施例を説明する。
【００４１】
本発明による加算回路では、入力は、架橋１５，１６によるポイントコンタクトの量子化コンダクタンスの量子数Ｎ1 ，Ｎ2 である。入力の動作は、電圧Ｖ１，Ｖ２を制御してＮ1 ，Ｎ2 を所望の値に設定することで行われる。演算結果は、Ｖ１，Ｖ２を読み出し電圧、例えば１０ｍＶに設定して、第１電極１０から接地電位に流出する電流Ｉout を測定することにより得られる。
【００４２】
図４は本発明の第２実施例の演算結果を示す図である。グラフ下に、入力したＮ1 ，Ｎ2 と測定されたＮout をグラフ横軸に対応させて示した。得られた電流値Ｉout がＮ1 ＋Ｎ2 に対応する量子化コンダクタンスを有していることが分かる。すなわち、加算が正確に行われている。本実施例でも、第１実施例と同様、Ｎ1 ＝０〜３，Ｎ2 ＝０〜３に対応する１６通りの加算結果を示したが、より大きな量子数を用いても良い。また、用いるポイントコンタクトの数、すなわち、入力数を３個以上にしても同様のことが行える。
【００４３】
次に、本発明の第３実施例について説明する。
【００４４】
第１実施例に示す構成は、減算回路にも応用できる。入力の制御は第２実施例で述べたのと同じ方法で行う。減算の演算を行う際には、Ｖ１，Ｖ２として絶対値が等しく極性が逆の電圧を選べばよい。例えば、Ｖ１として１０ｍＶ、Ｖ２として−１０ｍＶを設定すれば、Ｎ1 −Ｎ2 に相当する量子化コンダクタンスに対応する電流Ｉout が第１電極から接地電位に流出する。このとき、電流の向きが第１電極から接地電位を向いていれば演算結果は正の値を持ち、接地電位から第１電極を向いていれば演算結果は負の値を持つことになる。
【００４５】
第３実施例の演算結果を図５に示す。
【００４６】
Ｎ1 −Ｎ2 の演算が正確に行われている。更に、３つ以上のポイントコンタクトを用いれば、Ｎ1 ＋Ｎ2 −Ｎ3 のような演算を一度に行うことが可能になる。例えば、この場合、Ｖ１とＶ２を１０ｍＶ、Ｖ３を−１０ｍＶに設定して演算を行えばよい。
【００４７】
次に、本発明の第４実施例について説明する。
【００４８】
これは、本発明のポイントコンタクトを用いて論理回路を構成した実施例である。論理回路を構成する場合は、第１実施例〜第３実施例の場合と異なり、ポイントコンタクトにおける量子化コンダクタンス状態間の遷移は使わない。すなわち、オン・オフのスイッチング素子としてポイントコンタクトを用いる。典型的には、オンの状態の抵抗値が１ｋΩ以下、オフの状態の抵抗値が１００ｋΩ以上である。
【００４９】
図６は本発明のポイントコンタクトを用いて構成したＯＲゲートの模式図である。
【００５０】
Ａｇ線２１，２２がＡｇ2 Ｓ ２３，２４で被覆されており第１電極を構成している。これらのＡｇ2 Ｓ ２３，２４から析出したＡｇ架橋２５，２６が、第２電極であるＰｔ電極２０に対向して、ポイントコンタクトを形成している。Ｐｔ電極２０の一端は、抵抗２７（本実施例では１０ｋΩ）を介して参照電圧ＶS に接続されており、もう一端は出力端子で、出力電圧Ｖout が出力される。Ａｇ線２１，２２に対して、入力電圧Ｖ１，Ｖ２が印加されると、これにより、架橋２５，２６が形成されたり消滅したりして、ポイントコンタクトがオン・オフのスイッチング素子として働く。
【００５１】
図７にその動作結果を示す。本実施例では、１秒毎に入力、すなわちＶ１，Ｖ２を変更して出力Ｖout を測定した。
【００５２】
２入力ＯＲゲートでは、ＬｏｗレベルとＨｉｇｈレベルの２値化されたそれぞれの入力に対し、いずれか一方でもＨｉｇｈレベルならば、出力がＨｉｇｈレベルとならなければならない。
【００５３】
そこで、まず、Ｌｏｗレベルとして０Ｖ（参照電位Ｖｓも同じ）を、Ｈｉｇｈレベルとして２００ｍＶを用いて動作させた場合の結果を図７（ａ）に示す。
【００５４】
この図によると、２つの入力Ｖ１，Ｖ２の内、いずれか一方が２００ｍＶのとき、出力Ｖout は略２００ｍＶとなっており、正常に動作していることが分かる。Ｈｉｇｈレベルの電圧を５００ｍＶに上昇させても同様の結果〔図７（ｂ）〕が得られた。
【００５５】
図８は本論理回路の等価回路を示す図である。
【００５６】
参照電圧Ｖｓと入力電圧Ｖ１，Ｖ２によって、架橋２５，２６（図６）の生成・消滅が起こり、抵抗Ｒ１，Ｒ２（架橋によって形成されるポイントコンタクト部の抵抗）の抵抗値が変化する。電極２０（図６）上の２つのポイントコンタクト間にも僅かな抵抗Ｒ１２（数Ωから数十Ω程度）があるが、Ｒ０（１０ｋΩ）、Ｒ１，Ｒ２（１ｋΩ〜１ＭΩ）に比べれば無視できる大きさである。
【００５７】
まず、Ｖ１，Ｖ２ともに０Ｖの場合、系に接続された３つの電圧が全て０Ｖなので、出力Ｖout は必然的に０Ｖになる。次に、Ｖ１が０Ｖ、Ｖ２が２００ｍＶ（５００ｍＶ）の場合、架橋２５（図６）が成長し、抵抗Ｒ２の抵抗値が小さくなる。典型的には１ｋΩ以下である。
【００５８】
この結果、Ｒ０よりもＲ２の方が抵抗値が１桁以上小さくなるので、Ｖ２′は約２００ｍＶ（５００ｍＶ）となる。このときＶ１′もほぼ２００ｍＶ（５００ｍＶ）となるので、架橋２６（図６）に対しては架橋が消滅する電圧が印加されたことになり、Ｒ１は１ＭΩ以上の大きい値となる。この結果、Ｖ１が０Ｖであっても、Ｒ０，Ｒ１≫Ｒ２であるので、Ｖ１′はＶ２′と同じ約２００ｍＶ（５００ｍＶ）となる。その結果、出力は２００ｍＶ（５００ｍＶ）となるのである。正確には、架橋２５の成長と架橋２６の切断は平行して起こり、上述の結果をもたらす。
【００５９】
Ｖ１が２００ｍＶ（５００ｍＶ）、Ｖ２が０Ｖの場合も同様に説明できる。また、Ｖ１，Ｖ２ともに２００ｍＶ（５００ｍＶ）の場合は、架橋２５，２６がともに成長するので、Ｖ１，Ｖ２の電圧、すなわち、２００ｍＶ（５００ｍＶ）が出力されることになる。
【００６０】
次に、本発明の第５実施例について説明する。
【００６１】
図９を用いて、ＡＮＤゲートを構成した実施例を説明する。
【００６２】
本実施例では、Ａｇ2 Ｓ薄膜３１で被覆されたＡｇ線３０の一端が、抵抗体３７を介して、参照電圧Ｖｓと接続されている。もう一端は出力端子である。また、２本のＰｔ電極３５，３６に向かって、可動イオンであるＡｇ原子が析出してできた架橋３３，３４が形成されている。入力電圧Ｖ１，Ｖ２は、この２本のＰｔ電極３５，３６に対して印加される。なお、図９において、３２はＡｇ2 Ｓ薄膜３１中のＡｇイオンである。
【００６３】
図１０に、ＡＮＤゲートの演算結果を示す。２入力ＡＮＤゲートでは、２つの入力がともにＨｉｇｈレベルの時のみ、出力Ｖout がＨｉｇｈレベルとなる。
【００６４】
図１０（ａ）は、Ｈｉｇｈレベルを２００ｍＶに設定して動作させた場合の結果である。なお、このとき、参照電圧も２００ｍＶに設定した。
【００６５】
図１０（ｂ）には、Ｈｉｇｈレベルを５００ｍＶに設定して動作させた場合の結果を示す。このときの参照電圧は５００ｍＶである。
【００６６】
図１０によると、Ｈｉｇｈレベルが２００ｍＶで、Ｖ１が０Ｖ、Ｖ２が２００ｍＶの場合に、出力Ｖout が中途半端な値（約５０ｍＶ）を示している。しかし、これ以外はＬｏｗレベルである０Ｖか、Ｈｉｇｈレベルである２００ｍＶを出力している。また、Ｈｉｇｈレベルとして５００ｍＶを設定した場合は、全ての入力パターンに対して正常に動作している。なお、２００ｍＶ動作の場合もＬｏｗ−Ｈｉｇｈを決める臨界電圧を１００ｍＶに設定すれば全く問題は起きない。なお、この原因については後述する。
【００６７】
再び、図８を用いてこのＡＮＤゲートの動作原理を説明する。本実施例では、参照電圧ＶｓはＨｉｇｈレベル（２００ないし５００ｍＶ）である。まず、Ｖ１，Ｖ２ともに０Ｖの場合、架橋３３，３４（図９）がともに成長するので、抵抗Ｒ１，Ｒ２の抵抗値は典型的には１ｋΩ以下となる。すなわち、抵抗Ｒ０（１０ｋΩ）よりも一桁以上小さな抵抗値で出力端がＬｏｗレベルにある入力電圧に接続されるので、出力Ｖout は０Ｖとなる。次に、Ｖ１が０Ｖ、Ｖ２が２００ｍＶ（５００ｍＶ）の場合、架橋３３（図９）のみが成長する。
【００６８】
一方、架橋３４は電圧Ｖ２′が電圧Ｖ１のために２００ｍＶ（５００ｍＶ）よりも小さくなる。すなわち、架橋が消滅する極性の電圧が印加されたことになり、架橋３４は消滅しＲ２の抵抗値は１ＭΩ程度に大きくなる。このときのＶ２′とＶ２の電位差が小さいと、架橋の消滅が十分でなく、従ってＲ２の抵抗値が十分大きくならないので、先に述べた中途半端な出力がでてしまうことがある。しかし、Ｈｉｇｈレベルの電圧を５００ｍＶにすればＶ２′とＶ２の電位差が十分大きくなるので、完全に正常に動作する。
【００６９】
Ｖ１が２００ｍＶ（５００ｍＶ）、Ｖ２が０Ｖの場合も同様である。ただし、ポイントコンタクトを構成する架橋３３，３４の特性が若干異なるため、この場合は、動作電圧２００ｍＶにおいても正常な出力が得られている。最後に、Ｖ１，Ｖ２がともに２００ｍＶ（５００ｍＶ）の場合、この場合は、架橋３３，３４の生成消滅は起こらない。全ての電圧が２００ｍＶ（５００ｍＶ）なので、出力電圧も２００ｍＶ（５００ｍＶ）となる。
【００７０】
以上、ポイントコンタクトを用いた論理回路について説明してきた。以上の実施例では２入力の論理回路について述べたが、本発明によるポイントコンタクトを３つ以上使えば、上述した動作原理により３入力以上の論理回路を構成することができる。
【００７１】
次に、本発明の第６実施例について説明する。
【００７２】
ここでは、ポイントコンタクト・アレーの製造方法について述べる。
【００７３】
図１１は本発明の第６実施例を示すポイントコンタクト・アレーの製造方法を示す図である。
【００７４】
図１１に示すように、絶縁性の基板４０上にＡｇ線４１，４２を形成し、その表面をイオウ化してＡｇ2 Ｓ膜４３，４４を形成する。その上にＰｔ線４５，４６を載せることで、このポイントコンタクト・アレーの主要部が完成する。ここで重要なことは、Ａｇ2 Ｓ膜４３，４４で覆われたＡｇ線４１，４２とＰｔ線４５，４６との各交点に、Ａｇ原子による架橋４７，４８が形成されていることである。
【００７５】
このために本発明ではＰｔ線４５，４６を載せる際に、Ｐｔ線４５，４６・Ａｇ線４１，４２間に電圧を印加して、Ａｇ2 Ｓ膜４３，４４からＡｇが析出して架橋４７，４８を形成するようにした。これにより、例えば、配線装置等によりＰｔ線４５，４６を載せるだけで本発明を実現することができる。
【００７６】
また、マスクを用いた蒸着等により、交点に予めＡｇを蒸着しておいても良いし、Ａｇ2 Ｓ膜で覆われたＡｇ線に電子線を照射してＡｇ原子を析出させても良い。重要なことは、第１電極を構成するＡｇ2 Ｓと第２電極を構成するＰｔ間にＡｇが存在することである。
【００７７】
さらに、Ｐｔ線を別の基板上に予め形成しておき、Ａｇ2 Ｓ膜で覆われたＡｇ線が形成された基板と貼り合わせても良い。
【００７８】
次に、本発明の第７実施例について説明する。
【００７９】
ここでは、別のポイントコンタクト・アレーの製造方法と構造について述べる。
【００８０】
図１２は本発明の第７実施例を示す半導体の導電性を制御するポイントコンタクト・アレーの模式図である。
【００８１】
図１２では、絶縁性の基板５０上に、やはりＡｇ2 Ｓ膜５３，５４で被覆されたＡｇ線５１，５２が形成されている。その上に、Ａｇ原子を固溶することができる半導体ないし絶縁体５７，５８，５９，６０がＡｇ線５１，５２とＰｔ線５５，５６との交点にあたる部分にのみ形成されている。なお、図１２ではこれらを覆う絶縁材料は示していないが、図に示した部分は全て素子内部に埋め込まれている。
【００８２】
この場合、これまでに述べてきたのと同じ原理でＡｇイオンが、Ａｇ2 Ｓ膜５３，５４から流出する。この流出したＡｇイオンが半導体ないし絶縁体５７，５８，５９，６０内に固溶して半導体ないし絶縁体の導電率を変化させ、上述した実施例と同様のことを実現することができる。この場合、架橋の生成・消滅のための空間が素子中に不要となるので、絶縁性部材中への埋め込みが容易になる。
【００８３】
また、半導体ないし絶縁体の代わりに、Ａｇ薄膜を予め形成しておけば、第６実施例で述べたのと同じ構造となる。この場合、この薄膜Ａｇ中のＡｇ原子がＡｇ2 Ｓ膜中に入り込むことによって薄膜が消失する。
【００８４】
なお、本発明では、Ａｇイオンを固溶することができる半導体ないし絶縁体として、ＧｅＳx 、ＧｅＳｅx 、ＧｅＴｅx 、ないしＷＯx （０＜ｘ＜１００）の結晶体ないし非晶質体を用いるようにした。
【００８５】
次に、本発明の第８実施例について説明する。
【００８６】
図１３に第１電極である金属配線の一部が混合導電体で被覆された実施例を示す。本実施例においては、第１電極を構成する金属線と第２電極を構成する金属線との交点において、「第１電極を構成する金属／混合導電体／架橋ないし半導体／第２電極を構成する金属」で構成されるポイントコンタクトが形成されていればよい。
【００８７】
従って、図１３に示すように、第１電極を構成する金属線７０と第２電極を構成する金属線７１，７２の交点付近のみに混合導電体７３，７４が形成されていても、混合導電体７３，７４と金属線７１，７２間にポイントコンタクト（架橋）７５，７６を形成できる。
【００８８】
さらに、第１電極を構成する金属も、混合導電体に接する部分と、ポイントコンタクト間の配線材が異なっていても良い。例えば、本実施例では、混合導電体（Ａｇ2 Ｓ）７７，７８に接する部分にＡｇ線７９，８０を、その他の部分８１〜８３にタングステン線を用いた。なお、混合導電体と接する部分の部材は、混合導電体中の可動イオン原子と同じ元素で構成されている必要がある。従って、本実施例では、混合導電体としてＡｇ2 Ｓを用いたので、これと接する部分の部材にＡｇを用いたのである。
【００８９】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００９０】
【発明の効果】
以上、詳細に説明したように、本発明によれば、高速、かつ低消費電力で動作するポイントコンタクト・アレーを構築することができ、多重記録型メモリー素子、論理回路、演算回路等を実現することができる。
【図面の簡単な説明】
【図１】本発明にかかる複数個のポイントコンタクトを配置したポイントコンタクト・アレーを示す斜視模式図である。
【図２】本発明にかかる多重記憶メモリを構成するポイントコンタクト・アレーを示す模式図である。
【図３】本発明の第１実施例を示す多重記憶されたメモリの読み出し結果を示す図である。
【図４】本発明の第２実施例を示すポイントコンタクト・アレーで構成した加算回路の演算結果を示す図である。
【図５】本発明の第３実施例を示すポイントコンタクト・アレーで構成した減算回路の演算結果を示す図である。
【図６】本発明の第４実施例を示すポイントコンタクト・アレーで構成したＯＲゲートの模式図である。
【図７】本発明の第４実施例を示すポイントコンタクト・アレーで構成したＯＲゲートの動作結果を示す図である。
【図８】本発明の第４実施例を示すポイントコンタクト・アレー論理回路の等価回路図である。
【図９】本発明の第５実施例を示すポイントコンタクト・アレーで構成したＡＮＤゲートの模式図である。
【図１０】本発明の第５実施例を示すポイントコンタクト・アレーで構成したＡＮＤゲートの演算結果を示す図である。
【図１１】本発明の第６実施例を示すポイントコンタクト・アレーの製造方法を示す図である。
【図１２】本発明の第７実施例を示す半導体の導電性を制御するポイントコンタクト・アレーの模式図である。
【図１３】本発明の第８実施例を示す一部が混合導電体で被覆された電極を有するポイントコンタクト・アレーの模式図である。
【符号の説明】
１ 混合導電体
２，１０，７０ 金属線（第１電極）
３，４，１３，１４，７１，７２ 金属線（第２電極）
５，３２ 可動イオン（原子）
６，７，１５，１６，２５，２６，３３，３４，４７，４８，７５，７６ ポイントコンタクト（架橋）
８，４０，５０ 絶縁性の基板
１１，７３，７４，７７，７８ 混合導電体材料（Ａｇ2 Ｓ）
１２ Ａｇ原子
２０ Ｐｔ電極
２１，２２，３０，４１，４２，５１，５２，７９，８０ Ａｇ線（Ａｇ電極）
２３，２４ Ａｇ2 Ｓ
２７ 抵抗
３１ Ａｇ2 Ｓ薄膜
３５，３６，４５，４６，５５，５６ Ｐｔ線（Ｐｔ電極）
３７ 抵抗体
４３，４４，５３，５４ Ａｇ2 Ｓ膜
４９ 電源
５７，５８，５９，６０ 半導体ないし絶縁体
８１，８２，８３ タングステン線
【発明の属する技術分野】
本発明は、対向する電極間においてポイントコンタクトを形成し、又は切断してコンダクタンスを制御する素子を複数個用いるポイントコンタクト・アレーに関するものである。
【０００２】
【従来の技術】
ポイントコンタクトを構成することによりコンダクタンスを制御する方法が、例えば、先行技術〔１〕として、Ｊ．Ｋ．Ｇｉｍｚｅｗｓｋｉ ａｎｄ Ｒ．Ｍｏｌｌｅｒ：Ｐｈｙ．Ｒｅｖ．Ｂ３６（１９８７）１２８４，Ｊ．Ｌ，Ｃｏｓｔａ−Ｋｒａｍｅｒ，Ｎ．Ｇａｒｃｉａ，Ｐ．Ｇａｒｃｉａ−Ｍｏｃｈａｌｅｓ，Ｐ．Ａ．Ｓｅｒｅｎａ，Ｍ．Ｉ．Ｍａｒｑｕｅｓ ａｎｄ Ａ．Ｃｏｒｒｃｉａ：Ｐｈｙｓ．Ｒｅｖ．Ｂ５５（１９９７）５４１６，Ｈ．Ｏｈｎｉｓｈｉ，Ｙ．Ｋｏｎｄｏ ａｎｄ Ｋ．Ｔａｋａｙａｎａｇｉ：Ｎａｔｕｒｅ ３９５（１９９８）７８０などに記載されている。
【０００３】
これらは、ポイントコンタクトの構築および制御にピエゾ素子を必要とする。すなわち、ピエゾ素子を駆動することにより、ピエゾ素子に付けられた金属探針を対向電極に対して高精度で位置決めして、探針・対向電極間にポイントコンタクトを構築、その状態を制御する。
【０００４】
これらとは別に、先行技術〔２〕として、ポイントコンタクトのコンダクタンスを制御する方法であって、有機分子を用いる方法が、Ｃ．Ｐ．Ｃｏｌｌｉｅｒｅｔ ａｌ，：Ｓｃｉｅｎｃｅ２８５（１９９９）３９１に記載されている。
【０００５】
この方法では、対向電極間に一分子厚さで挟んだロタクサン分子の導電性を、電極間に高電圧を印加することで変化させる。すなわち、電極間に挟んだロタクサン分子は初め導電性を示すが、ある極性の一定以上の電圧を印加すると、分子が酸化されて導電性が減り、電極間が絶縁される。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記した先行技術〔１〕の方法では、一つのポイントコンタクトに対して少なくとも一つのピエゾ素子と、それを駆動する複雑な制御回路が必要となり、これらを集積化することは極めて困難である。
【０００７】
また、上記した先行技術〔２〕の方法では、一旦酸化された分子は還元して導電性を復活させることができないので、その用途が極めて限られてしまう。
【０００８】
本発明は、上記状況に鑑みて、電極間のコンダクタンスの制御を、電気的にかつ可逆的に行うとともに、演算回路、論理回路、メモリ素子などへ応用可能なポイントコンタクトを複数個並べたポイントコンタクト・アレーを提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕ポイントコンタクト・アレーにおいて、イオン伝導性及び電子伝導性を有する混合導電体材料から成る第１電極と導電性物質から成る第２電極とを備え、前記第１電極と前記第２電極との間に、前記混合導電体材料内の可動イオンからなる架橋の形成または消滅により前記電極間のコンダクタンスが制御可能な電子素子を複数個用いることを特徴とする。
【００１０】
〔２〕上記〔１〕記載のポイントコンタクト・アレーにおいて、可動イオン（Ｍイオン：Ｍは金属原子）を有する前記混合導電体材料が前記可動イオン供給源（Ｍ）上に形成されていることを特徴とする。
【００１１】
〔３〕上記〔１〕又は〔２〕記載のポイントコンタクト・アレーにおいて、前記混合導電体材料がＡｇ2 Ｓ、Ａｇ2 Ｓｅ、Ｃｕ2 Ｓ又はＣｕ2 Ｓｅであることを特徴とする。
【００１２】
〔４〕上記〔１〕、〔２〕又は〔３〕記載のポイントコンタクト・アレーにおいて、前記混合導電体材料中に含まれる可動イオンにより、前記第１電極と第２電極間に架橋が形成され、前記電極間のコンダクタンスが変化することを利用することを特徴とする。
【００１３】
〔５〕上記〔１〕、〔２〕又は〔３〕記載のポイントコンタクト・アレーにおいて、前記第１電極と前記第２電極間に、イオンを固溶させることが可能で、かつイオンを固溶することにより電子とイオン伝導性が現れる半導体あるいは絶縁体材料を有し、この半導体あるいは絶縁体材料に前記混合導電体材料中に含まれる可動イオンが流入することにより、前記半導体ないし絶縁体のコンダクタンスが変化することを利用ことを特徴とする
〔６〕上記〔５〕記載のポイントコンタクト・アレーにおいて、前記半導体あるいは絶縁体材料が、ＧｅＳx 、ＧｅＳｅx 、ＧｅＴｅx 、ないしＷＯx （０＜ｘ＜１００）の結晶体ないし非晶質体であることを特徴とする。
【００１４】
〔７〕上記〔１〕、〔２〕、〔３〕、〔４〕、〔５〕又は〔６〕記載のポイントコンタクト・アレーにおいて、少なくとも一部が混合導電体材料で被覆された第１電極を構成する金属線と、第２電極を構成する金属線であって、少なくとも一方の電極を構成する金属線が複数本あり、この金属線間の各交点にポイントコンタクトを設けるようにしたことを特徴とする。
【００１５】
〔８〕上記〔１〕、〔２〕、〔３〕、〔４〕、〔５〕、〔６〕又は〔７〕記載のポイントコンタクト・アレーにおいて、前記ポイントコンタクトのコンダクタンスが量子化されていることを特徴とする。
【００１６】
〔９〕上記〔８〕記載のポイントコンタクト・アレーにおいて、前記ポイントコンタクトの量子化されたコンダクタンスを記録状態として用いる多重記録メモリ型素子を構成することを特徴とする。
【００１７】
〔１０〕上記〔８〕記載のポイントコンタクト・アレーにおいて、前記ポイントコンタクトの量子化されたコンダクタンスを入力信号とし、前記各電極の電位を制御することにより、この入力信号間の加算ないし減算を行うことを特徴とする。
【００１８】
〔１１〕上記〔１〕、〔２〕、〔３〕、〔４〕、〔５〕、〔６〕又は〔７〕記載のポイントコンタクト・アレーにおいて、前記ポイントコンタクトの一端の電位を入力信号とする論理回路を構成することを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について図を参照しながら詳細に説明する。
【００２０】
図１は本発明にかかる複数個のポイントコンタクトを配置したポイントコンタクト・アレーを示す斜視模式図である。
【００２１】
図１に示すように、混合導電体１で被覆された金属線（第１電極）２と、金属線３，４（第２電極）との交点に可動イオン（原子）５で構成されたポイントコンタクト（架橋）６，７を形成する。これらは、絶縁性の基板８上に設置され、絶縁性の材料（図では省略）により固定される。
【００２２】
第１及び第２の二つの電極間に半導体ないし絶縁体材料を挿入する場合は、この半導体ないし絶縁体中に可動イオンが固溶することにより、その半導体のコンダクタンスが変化する。
【００２３】
その結果、電極間のコンダクタンスが変化する。なお、その変化量は半導体ないし絶縁体材料中に固溶する可動イオンの量に依存する。
【００２４】
簡略化するため、図１においては、混合導電体１で被覆された金属線（第１電極）２が一本、金属線（第２電極）３，４が２本から成るポイントコンタクト・アレーが示されている。ポイントコンタクトの数は、電極を構成する金属線の本数の乗算であり、ここでは、２×１の２個のポイントコンタクトが形成されることになる。第１電極、第２電極を構成する金属線の本数を増やせばｎ個×ｎ個のポイントコンタクト・アレーを構成することができる。
【００２５】
本発明では、第１電極２と第２電極３，４間に電圧を印加して、イオン原子からなる架橋６，７を形成したり消滅させたりして、電極間に形成されたポイントコンタクトのコンダクタンスを制御する。具体的に説明すれば、第１電極２に対して第２電極３，４に適当な負電圧を印加すると、電圧と電流との効果により、混合導電体材料中の可動イオン（原子）が析出し、電極間に架橋６，７が形成される。この結果、電極間のコンダクタンスが増大する。逆に第２電極３，４に適当な正電圧を印加すると、可動イオン（原子）が混合導電体材料中に戻り、架橋６，７が消滅する。すなわち、コンダクタンスが減少する。
【００２６】
このように、各金属線に印加する電圧を独立に制御することによって、第１電極２と第２電極３，４の各交点に形成されたポイントコンタクトに印加する電圧を独立に制御することができる。すなわち、各交点のポイントコンタクトのコンダクタンスを独立に制御できる。
【００２７】
これにより、ポイントコンタクト・アレーからなるメモリー素子、演算素子などの電子素子とそれらからなる電気回路を構成することができる。
【００２８】
以下では、混合導電体材料Ａｇ2 Ｓ、可動イオン供給源Ａｇから成る第１電極と、Ｐｔからなる第２電極を用いた実施例を述べるが、他の材料を用いても同様の結果が得られることは言うまでもない。
【００２９】
架橋の形成はＡｇ原子が１０個程度あれば十分可能である。測定結果から、電圧１００ｍＶ、初期電極間抵抗１００ｋΩの場合に、Ａｇ原子１０個を混合導電体Ａｇ2 Ｓから引き出すのに必要な時間、すなわち架橋を形成するのに必要な時間は、高々数十ナノ秒と見積もられた。また、架橋を形成するのに必要な電力はナノワット程度と小さい。このため、本発明を用いれば、高速でかつ低消費電力型の素子を構築することができる。
【００３０】
まず、本発明の第１実施例について説明する。
【００３１】
図２は本発明にかかる多重メモリ素子に応用したポイントコンタクト・アレーの模式図である。
【００３２】
簡略化のため、図１と同様に、２つのポイントコンタクトから成る試料を用いた。ここでは、第１電極を構成する混合導電体材料１１としてＡｇ2 Ｓを、金属線１０としてＡｇ線を用いた。また、第２電極を構成する金属線１３，１４としてＰｔ線を用いた。第１電極を接地し、第２電極１３，１４にそれぞれ電圧Ｖ１，Ｖ２を独立に印加する。Ｖ１，Ｖ２として負の電圧を選ぶと、混合導電体材料１１中のＡｇ原子１２が析出し、架橋１５，１６が形成される。Ｖ１，Ｖ２を正の電圧にすると、架橋１５，１６中のＡｇ原子１２が混合導電体材料１１中に戻り、架橋１５，１６が消滅する。この詳しい機構については、本願発明者によって特願平１２−２６５３４４号として提案されている。
【００３３】
本発明では、ポイントコンタクトを複数用いることにより、以下に述べる新たな機能を実現している。
【００３４】
本実施例では、ポイントコンタクトのコンダクタンスの制御をパルス電圧を印加することにより行った。すなわち、コンダクタンスを増大させるためには、５０ｍＶの電圧を５ミリ秒印加した。コンダクタンスを減少させる場合には、−５０ｍＶの電圧を５ミリ秒印加した。これにより、各ポイントコンタクトにおいて、量子化されたコンダクタンス間の遷移を実現した。すなわち、これがメモリとしての書き込み動作にあたる。
【００３５】
そこで、記録状態を読み出すためには、Ｖ１，Ｖ２を１０ｍＶに設定し、読み出し動作によって記録したコンダクタンス値が変化しないようにした。その状態で、各ポイントコンタクトの第２電極を構成する金属線１３，１４に流れる電流Ｉ1 ，Ｉ2 を測定した。その結果を図３に示す。
【００３６】
図３において、Ｉ1 を細い実線で、Ｉ2 を太い実線で示してある。ポイントコンタクト１５ないし１６に、１秒ごとに書き込み動作を行い、その都度記録状態を読み出した。左側の縦軸は実際に測定した電流値を、右側の縦軸は対応する量子化コンダクタンスを示している。コンダクタンスは、測定電流を印加電圧（１０ｍＶ）除算して得られる。
【００３７】
この図によれば、各ポイントコンタクトのコンダクタンスが量子化されていることが分かる。すなわち、架橋１５による第１のポイントコンタクトの量子化コンダクタンスの量子数をＮ1 、架橋１６による第２のポイントコンタクトの量子化コンダクタンスの量子数をＮ2 とすると、それぞれＮ1 ＝０〜３、Ｎ2 ＝０〜３の合計１６通りの記録状態が実現されている。
【００３８】
本実施例では、Ｎ＝０〜３の４つの量子化状態しか用いなかったが、さらに大きな量子数をもつ状態を用いることにより、記録密度を増やすことができる。また、ポイントコンタクトの数を増やすことによって記録密度が上げられることも言うまでもない。
【００３９】
次に、本発明の第２実施例について説明する。
【００４０】
まず、第１実施例に示す構成を用いて、加算回路を実現した実施例を説明する。
【００４１】
本発明による加算回路では、入力は、架橋１５，１６によるポイントコンタクトの量子化コンダクタンスの量子数Ｎ1 ，Ｎ2 である。入力の動作は、電圧Ｖ１，Ｖ２を制御してＮ1 ，Ｎ2 を所望の値に設定することで行われる。演算結果は、Ｖ１，Ｖ２を読み出し電圧、例えば１０ｍＶに設定して、第１電極１０から接地電位に流出する電流Ｉout を測定することにより得られる。
【００４２】
図４は本発明の第２実施例の演算結果を示す図である。グラフ下に、入力したＮ1 ，Ｎ2 と測定されたＮout をグラフ横軸に対応させて示した。得られた電流値Ｉout がＮ1 ＋Ｎ2 に対応する量子化コンダクタンスを有していることが分かる。すなわち、加算が正確に行われている。本実施例でも、第１実施例と同様、Ｎ1 ＝０〜３，Ｎ2 ＝０〜３に対応する１６通りの加算結果を示したが、より大きな量子数を用いても良い。また、用いるポイントコンタクトの数、すなわち、入力数を３個以上にしても同様のことが行える。
【００４３】
次に、本発明の第３実施例について説明する。
【００４４】
第１実施例に示す構成は、減算回路にも応用できる。入力の制御は第２実施例で述べたのと同じ方法で行う。減算の演算を行う際には、Ｖ１，Ｖ２として絶対値が等しく極性が逆の電圧を選べばよい。例えば、Ｖ１として１０ｍＶ、Ｖ２として−１０ｍＶを設定すれば、Ｎ1 −Ｎ2 に相当する量子化コンダクタンスに対応する電流Ｉout が第１電極から接地電位に流出する。このとき、電流の向きが第１電極から接地電位を向いていれば演算結果は正の値を持ち、接地電位から第１電極を向いていれば演算結果は負の値を持つことになる。
【００４５】
第３実施例の演算結果を図５に示す。
【００４６】
Ｎ1 −Ｎ2 の演算が正確に行われている。更に、３つ以上のポイントコンタクトを用いれば、Ｎ1 ＋Ｎ2 −Ｎ3 のような演算を一度に行うことが可能になる。例えば、この場合、Ｖ１とＶ２を１０ｍＶ、Ｖ３を−１０ｍＶに設定して演算を行えばよい。
【００４７】
次に、本発明の第４実施例について説明する。
【００４８】
これは、本発明のポイントコンタクトを用いて論理回路を構成した実施例である。論理回路を構成する場合は、第１実施例〜第３実施例の場合と異なり、ポイントコンタクトにおける量子化コンダクタンス状態間の遷移は使わない。すなわち、オン・オフのスイッチング素子としてポイントコンタクトを用いる。典型的には、オンの状態の抵抗値が１ｋΩ以下、オフの状態の抵抗値が１００ｋΩ以上である。
【００４９】
図６は本発明のポイントコンタクトを用いて構成したＯＲゲートの模式図である。
【００５０】
Ａｇ線２１，２２がＡｇ2 Ｓ ２３，２４で被覆されており第１電極を構成している。これらのＡｇ2 Ｓ ２３，２４から析出したＡｇ架橋２５，２６が、第２電極であるＰｔ電極２０に対向して、ポイントコンタクトを形成している。Ｐｔ電極２０の一端は、抵抗２７（本実施例では１０ｋΩ）を介して参照電圧ＶS に接続されており、もう一端は出力端子で、出力電圧Ｖout が出力される。Ａｇ線２１，２２に対して、入力電圧Ｖ１，Ｖ２が印加されると、これにより、架橋２５，２６が形成されたり消滅したりして、ポイントコンタクトがオン・オフのスイッチング素子として働く。
【００５１】
図７にその動作結果を示す。本実施例では、１秒毎に入力、すなわちＶ１，Ｖ２を変更して出力Ｖout を測定した。
【００５２】
２入力ＯＲゲートでは、ＬｏｗレベルとＨｉｇｈレベルの２値化されたそれぞれの入力に対し、いずれか一方でもＨｉｇｈレベルならば、出力がＨｉｇｈレベルとならなければならない。
【００５３】
そこで、まず、Ｌｏｗレベルとして０Ｖ（参照電位Ｖｓも同じ）を、Ｈｉｇｈレベルとして２００ｍＶを用いて動作させた場合の結果を図７（ａ）に示す。
【００５４】
この図によると、２つの入力Ｖ１，Ｖ２の内、いずれか一方が２００ｍＶのとき、出力Ｖout は略２００ｍＶとなっており、正常に動作していることが分かる。Ｈｉｇｈレベルの電圧を５００ｍＶに上昇させても同様の結果〔図７（ｂ）〕が得られた。
【００５５】
図８は本論理回路の等価回路を示す図である。
【００５６】
参照電圧Ｖｓと入力電圧Ｖ１，Ｖ２によって、架橋２５，２６（図６）の生成・消滅が起こり、抵抗Ｒ１，Ｒ２（架橋によって形成されるポイントコンタクト部の抵抗）の抵抗値が変化する。電極２０（図６）上の２つのポイントコンタクト間にも僅かな抵抗Ｒ１２（数Ωから数十Ω程度）があるが、Ｒ０（１０ｋΩ）、Ｒ１，Ｒ２（１ｋΩ〜１ＭΩ）に比べれば無視できる大きさである。
【００５７】
まず、Ｖ１，Ｖ２ともに０Ｖの場合、系に接続された３つの電圧が全て０Ｖなので、出力Ｖout は必然的に０Ｖになる。次に、Ｖ１が０Ｖ、Ｖ２が２００ｍＶ（５００ｍＶ）の場合、架橋２５（図６）が成長し、抵抗Ｒ２の抵抗値が小さくなる。典型的には１ｋΩ以下である。
【００５８】
この結果、Ｒ０よりもＲ２の方が抵抗値が１桁以上小さくなるので、Ｖ２′は約２００ｍＶ（５００ｍＶ）となる。このときＶ１′もほぼ２００ｍＶ（５００ｍＶ）となるので、架橋２６（図６）に対しては架橋が消滅する電圧が印加されたことになり、Ｒ１は１ＭΩ以上の大きい値となる。この結果、Ｖ１が０Ｖであっても、Ｒ０，Ｒ１≫Ｒ２であるので、Ｖ１′はＶ２′と同じ約２００ｍＶ（５００ｍＶ）となる。その結果、出力は２００ｍＶ（５００ｍＶ）となるのである。正確には、架橋２５の成長と架橋２６の切断は平行して起こり、上述の結果をもたらす。
【００５９】
Ｖ１が２００ｍＶ（５００ｍＶ）、Ｖ２が０Ｖの場合も同様に説明できる。また、Ｖ１，Ｖ２ともに２００ｍＶ（５００ｍＶ）の場合は、架橋２５，２６がともに成長するので、Ｖ１，Ｖ２の電圧、すなわち、２００ｍＶ（５００ｍＶ）が出力されることになる。
【００６０】
次に、本発明の第５実施例について説明する。
【００６１】
図９を用いて、ＡＮＤゲートを構成した実施例を説明する。
【００６２】
本実施例では、Ａｇ2 Ｓ薄膜３１で被覆されたＡｇ線３０の一端が、抵抗体３７を介して、参照電圧Ｖｓと接続されている。もう一端は出力端子である。また、２本のＰｔ電極３５，３６に向かって、可動イオンであるＡｇ原子が析出してできた架橋３３，３４が形成されている。入力電圧Ｖ１，Ｖ２は、この２本のＰｔ電極３５，３６に対して印加される。なお、図９において、３２はＡｇ2 Ｓ薄膜３１中のＡｇイオンである。
【００６３】
図１０に、ＡＮＤゲートの演算結果を示す。２入力ＡＮＤゲートでは、２つの入力がともにＨｉｇｈレベルの時のみ、出力Ｖout がＨｉｇｈレベルとなる。
【００６４】
図１０（ａ）は、Ｈｉｇｈレベルを２００ｍＶに設定して動作させた場合の結果である。なお、このとき、参照電圧も２００ｍＶに設定した。
【００６５】
図１０（ｂ）には、Ｈｉｇｈレベルを５００ｍＶに設定して動作させた場合の結果を示す。このときの参照電圧は５００ｍＶである。
【００６６】
図１０によると、Ｈｉｇｈレベルが２００ｍＶで、Ｖ１が０Ｖ、Ｖ２が２００ｍＶの場合に、出力Ｖout が中途半端な値（約５０ｍＶ）を示している。しかし、これ以外はＬｏｗレベルである０Ｖか、Ｈｉｇｈレベルである２００ｍＶを出力している。また、Ｈｉｇｈレベルとして５００ｍＶを設定した場合は、全ての入力パターンに対して正常に動作している。なお、２００ｍＶ動作の場合もＬｏｗ−Ｈｉｇｈを決める臨界電圧を１００ｍＶに設定すれば全く問題は起きない。なお、この原因については後述する。
【００６７】
再び、図８を用いてこのＡＮＤゲートの動作原理を説明する。本実施例では、参照電圧ＶｓはＨｉｇｈレベル（２００ないし５００ｍＶ）である。まず、Ｖ１，Ｖ２ともに０Ｖの場合、架橋３３，３４（図９）がともに成長するので、抵抗Ｒ１，Ｒ２の抵抗値は典型的には１ｋΩ以下となる。すなわち、抵抗Ｒ０（１０ｋΩ）よりも一桁以上小さな抵抗値で出力端がＬｏｗレベルにある入力電圧に接続されるので、出力Ｖout は０Ｖとなる。次に、Ｖ１が０Ｖ、Ｖ２が２００ｍＶ（５００ｍＶ）の場合、架橋３３（図９）のみが成長する。
【００６８】
一方、架橋３４は電圧Ｖ２′が電圧Ｖ１のために２００ｍＶ（５００ｍＶ）よりも小さくなる。すなわち、架橋が消滅する極性の電圧が印加されたことになり、架橋３４は消滅しＲ２の抵抗値は１ＭΩ程度に大きくなる。このときのＶ２′とＶ２の電位差が小さいと、架橋の消滅が十分でなく、従ってＲ２の抵抗値が十分大きくならないので、先に述べた中途半端な出力がでてしまうことがある。しかし、Ｈｉｇｈレベルの電圧を５００ｍＶにすればＶ２′とＶ２の電位差が十分大きくなるので、完全に正常に動作する。
【００６９】
Ｖ１が２００ｍＶ（５００ｍＶ）、Ｖ２が０Ｖの場合も同様である。ただし、ポイントコンタクトを構成する架橋３３，３４の特性が若干異なるため、この場合は、動作電圧２００ｍＶにおいても正常な出力が得られている。最後に、Ｖ１，Ｖ２がともに２００ｍＶ（５００ｍＶ）の場合、この場合は、架橋３３，３４の生成消滅は起こらない。全ての電圧が２００ｍＶ（５００ｍＶ）なので、出力電圧も２００ｍＶ（５００ｍＶ）となる。
【００７０】
以上、ポイントコンタクトを用いた論理回路について説明してきた。以上の実施例では２入力の論理回路について述べたが、本発明によるポイントコンタクトを３つ以上使えば、上述した動作原理により３入力以上の論理回路を構成することができる。
【００７１】
次に、本発明の第６実施例について説明する。
【００７２】
ここでは、ポイントコンタクト・アレーの製造方法について述べる。
【００７３】
図１１は本発明の第６実施例を示すポイントコンタクト・アレーの製造方法を示す図である。
【００７４】
図１１に示すように、絶縁性の基板４０上にＡｇ線４１，４２を形成し、その表面をイオウ化してＡｇ2 Ｓ膜４３，４４を形成する。その上にＰｔ線４５，４６を載せることで、このポイントコンタクト・アレーの主要部が完成する。ここで重要なことは、Ａｇ2 Ｓ膜４３，４４で覆われたＡｇ線４１，４２とＰｔ線４５，４６との各交点に、Ａｇ原子による架橋４７，４８が形成されていることである。
【００７５】
このために本発明ではＰｔ線４５，４６を載せる際に、Ｐｔ線４５，４６・Ａｇ線４１，４２間に電圧を印加して、Ａｇ2 Ｓ膜４３，４４からＡｇが析出して架橋４７，４８を形成するようにした。これにより、例えば、配線装置等によりＰｔ線４５，４６を載せるだけで本発明を実現することができる。
【００７６】
また、マスクを用いた蒸着等により、交点に予めＡｇを蒸着しておいても良いし、Ａｇ2 Ｓ膜で覆われたＡｇ線に電子線を照射してＡｇ原子を析出させても良い。重要なことは、第１電極を構成するＡｇ2 Ｓと第２電極を構成するＰｔ間にＡｇが存在することである。
【００７７】
さらに、Ｐｔ線を別の基板上に予め形成しておき、Ａｇ2 Ｓ膜で覆われたＡｇ線が形成された基板と貼り合わせても良い。
【００７８】
次に、本発明の第７実施例について説明する。
【００７９】
ここでは、別のポイントコンタクト・アレーの製造方法と構造について述べる。
【００８０】
図１２は本発明の第７実施例を示す半導体の導電性を制御するポイントコンタクト・アレーの模式図である。
【００８１】
図１２では、絶縁性の基板５０上に、やはりＡｇ2 Ｓ膜５３，５４で被覆されたＡｇ線５１，５２が形成されている。その上に、Ａｇ原子を固溶することができる半導体ないし絶縁体５７，５８，５９，６０がＡｇ線５１，５２とＰｔ線５５，５６との交点にあたる部分にのみ形成されている。なお、図１２ではこれらを覆う絶縁材料は示していないが、図に示した部分は全て素子内部に埋め込まれている。
【００８２】
この場合、これまでに述べてきたのと同じ原理でＡｇイオンが、Ａｇ2 Ｓ膜５３，５４から流出する。この流出したＡｇイオンが半導体ないし絶縁体５７，５８，５９，６０内に固溶して半導体ないし絶縁体の導電率を変化させ、上述した実施例と同様のことを実現することができる。この場合、架橋の生成・消滅のための空間が素子中に不要となるので、絶縁性部材中への埋め込みが容易になる。
【００８３】
また、半導体ないし絶縁体の代わりに、Ａｇ薄膜を予め形成しておけば、第６実施例で述べたのと同じ構造となる。この場合、この薄膜Ａｇ中のＡｇ原子がＡｇ2 Ｓ膜中に入り込むことによって薄膜が消失する。
【００８４】
なお、本発明では、Ａｇイオンを固溶することができる半導体ないし絶縁体として、ＧｅＳx 、ＧｅＳｅx 、ＧｅＴｅx 、ないしＷＯx （０＜ｘ＜１００）の結晶体ないし非晶質体を用いるようにした。
【００８５】
次に、本発明の第８実施例について説明する。
【００８６】
図１３に第１電極である金属配線の一部が混合導電体で被覆された実施例を示す。本実施例においては、第１電極を構成する金属線と第２電極を構成する金属線との交点において、「第１電極を構成する金属／混合導電体／架橋ないし半導体／第２電極を構成する金属」で構成されるポイントコンタクトが形成されていればよい。
【００８７】
従って、図１３に示すように、第１電極を構成する金属線７０と第２電極を構成する金属線７１，７２の交点付近のみに混合導電体７３，７４が形成されていても、混合導電体７３，７４と金属線７１，７２間にポイントコンタクト（架橋）７５，７６を形成できる。
【００８８】
さらに、第１電極を構成する金属も、混合導電体に接する部分と、ポイントコンタクト間の配線材が異なっていても良い。例えば、本実施例では、混合導電体（Ａｇ2 Ｓ）７７，７８に接する部分にＡｇ線７９，８０を、その他の部分８１〜８３にタングステン線を用いた。なお、混合導電体と接する部分の部材は、混合導電体中の可動イオン原子と同じ元素で構成されている必要がある。従って、本実施例では、混合導電体としてＡｇ2 Ｓを用いたので、これと接する部分の部材にＡｇを用いたのである。
【００８９】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００９０】
【発明の効果】
以上、詳細に説明したように、本発明によれば、高速、かつ低消費電力で動作するポイントコンタクト・アレーを構築することができ、多重記録型メモリー素子、論理回路、演算回路等を実現することができる。
【図面の簡単な説明】
【図１】本発明にかかる複数個のポイントコンタクトを配置したポイントコンタクト・アレーを示す斜視模式図である。
【図２】本発明にかかる多重記憶メモリを構成するポイントコンタクト・アレーを示す模式図である。
【図３】本発明の第１実施例を示す多重記憶されたメモリの読み出し結果を示す図である。
【図４】本発明の第２実施例を示すポイントコンタクト・アレーで構成した加算回路の演算結果を示す図である。
【図５】本発明の第３実施例を示すポイントコンタクト・アレーで構成した減算回路の演算結果を示す図である。
【図６】本発明の第４実施例を示すポイントコンタクト・アレーで構成したＯＲゲートの模式図である。
【図７】本発明の第４実施例を示すポイントコンタクト・アレーで構成したＯＲゲートの動作結果を示す図である。
【図８】本発明の第４実施例を示すポイントコンタクト・アレー論理回路の等価回路図である。
【図９】本発明の第５実施例を示すポイントコンタクト・アレーで構成したＡＮＤゲートの模式図である。
【図１０】本発明の第５実施例を示すポイントコンタクト・アレーで構成したＡＮＤゲートの演算結果を示す図である。
【図１１】本発明の第６実施例を示すポイントコンタクト・アレーの製造方法を示す図である。
【図１２】本発明の第７実施例を示す半導体の導電性を制御するポイントコンタクト・アレーの模式図である。
【図１３】本発明の第８実施例を示す一部が混合導電体で被覆された電極を有するポイントコンタクト・アレーの模式図である。
【符号の説明】
１ 混合導電体
２，１０，７０ 金属線（第１電極）
３，４，１３，１４，７１，７２ 金属線（第２電極）
５，３２ 可動イオン（原子）
６，７，１５，１６，２５，２６，３３，３４，４７，４８，７５，７６ ポイントコンタクト（架橋）
８，４０，５０ 絶縁性の基板
１１，７３，７４，７７，７８ 混合導電体材料（Ａｇ2 Ｓ）
１２ Ａｇ原子
２０ Ｐｔ電極
２１，２２，３０，４１，４２，５１，５２，７９，８０ Ａｇ線（Ａｇ電極）
２３，２４ Ａｇ2 Ｓ
２７ 抵抗
３１ Ａｇ2 Ｓ薄膜
３５，３６，４５，４６，５５，５６ Ｐｔ線（Ｐｔ電極）
３７ 抵抗体
４３，４４，５３，５４ Ａｇ2 Ｓ膜
４９ 電源
５７，５８，５９，６０ 半導体ないし絶縁体
８１，８２，８３ タングステン線
Claims (11)
- イオン伝導性及び電子伝導性を有する混合導電体材料から成る第１電極と導電性物質から成る第２電極とを備え、前記第１電極と前記第２電極との間に、前記混合導電体材料内の可動イオンからなる架橋の形成または消滅により前記電極間のコンダクタンスが制御可能な電子素子を複数個用いることを特徴とするポイントコンタクト・アレー。
- 可動イオン（Ｍイオン：Ｍは金属原子）を有する前記混合導電体材料が前記可動イオン供給源（Ｍ）上に形成されていることを特徴とする請求項１記載のポイントコンタクト・アレー。
- 前記混合導電体材料がＡｇ2 Ｓ、Ａｇ2 Ｓｅ、Ｃｕ2 Ｓ又はＣｕ2 Ｓｅであることを特徴とする請求項１又は２記載のポイントコンタクト・アレー。
- 前記混合導電体材料中に含まれる可動イオンにより、前記第１電極と第２電極間に架橋が形成され、前記電極間のコンダクタンスが変化することを利用することを特徴とする請求項１、２又は３記載のポイントコンタクト・アレー。
- 前記第１電極と前記第２電極間に、イオンを固溶させることが可能で、かつイオンを固溶することにより電子とイオン伝導性が現れる半導体あるいは絶縁体材料を有し、該半導体あるいは絶縁体材料に前記混合導電体材料中に含まれる可動イオンが流入することにより、該半導体ないし絶縁体のコンダクタンスが変化することを利用することを特徴とする請求項１、２又は３記載のポイントコンタクト・アレー。
- 前記半導体あるいは絶縁体材料が、ＧｅＳx 、ＧｅＳｅx 、ＧｅＴｅx 、ないしＷＯx （０＜ｘ＜１００）の結晶体ないし非晶質体であることを特徴とする請求項５記載のポイントコンタクト・アレー。
- 少なくとも一部が混合導電体材料で被覆された第１電極を構成する金属線と、第２電極を構成する金属線であって、少なくとも一方の電極を構成する金属線が複数本あり、該金属線間の各交点にポイントコンタクトを設けることを特徴とする請求項１、２、３、４、５又は６記載のポイントコンタクト・アレー。
- 前記ポイントコンタクトのコンダクタンスが量子化されていることを特徴とする請求項１、２、３、４、５、６又は７記載のポイントコンタクト・アレー。
- 前記ポイントコンタクトの量子化されたコンダクタンスを記録状態として用いる多重記録メモリ型素子を構成することを特徴とする請求項８記載のポイントコンタクト・アレー。
- 前記ポイントコンタクトの量子化されたコンダクタンスを入力信号とし、前記各電極の電位を制御することにより、該入力信号間の加算ないし減算を行うことを特徴とする請求項８記載のポイントコンタクト・アレー。
- 前記ポイントコンタクトの一端の電位を入力信号とする論理回路を構成することを特徴とする請求項１、２、３、４、５、６又は７記載のポイントコンタクト・アレー。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000334686A JP4118500B2 (ja) | 2000-11-01 | 2000-11-01 | ポイントコンタクト・アレー |
| DE60131036T DE60131036T2 (de) | 2000-11-01 | 2001-10-29 | Ein NOT-Schaltkreis |
| DE60126310T DE60126310T2 (de) | 2000-11-01 | 2001-10-29 | Punktkontaktarray, Not-Schaltung und elektronische Schaltung damit |
| PCT/JP2001/009464 WO2002037572A1 (en) | 2000-11-01 | 2001-10-29 | Point contact array, not circuit, and electronic circuit comprising the same |
| EP01980925A EP1331671B1 (en) | 2000-11-01 | 2001-10-29 | Point contact array and electronic circuit comprising the same |
| KR1020037004682A KR100751736B1 (ko) | 2000-11-01 | 2001-10-29 | 포인트 컨택트 어레이, ｎｏｔ 회로, 및 이를 이용한 전자회로 |
| US10/363,259 US7026911B2 (en) | 2000-11-01 | 2001-10-29 | Point contact array, not circuit, and electronic circuit comprising the same |
| TW090126677A TW523983B (en) | 2000-11-01 | 2001-10-29 | Point contact array, NOT circuit and electronic circuit using the same |
| EP06001940A EP1662575B1 (en) | 2000-11-01 | 2001-10-29 | A NOT circuit |
| US10/918,360 US7473982B2 (en) | 2000-11-01 | 2004-08-16 | Point contact array, not circuit, and electronic circuit comprising the same |
| US11/165,037 US7525410B2 (en) | 2000-11-01 | 2005-06-24 | Point contact array, not circuit, and electronic circuit using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000334686A JP4118500B2 (ja) | 2000-11-01 | 2000-11-01 | ポイントコンタクト・アレー |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002141494A JP2002141494A (ja) | 2002-05-17 |
| JP2002141494A5 JP2002141494A5 (ja) | 2005-04-07 |
| JP4118500B2 true JP4118500B2 (ja) | 2008-07-16 |
Family
ID=18810557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000334686A Expired - Fee Related JP4118500B2 (ja) | 2000-11-01 | 2000-11-01 | ポイントコンタクト・アレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4118500B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100448049C (zh) * | 2001-09-25 | 2008-12-31 | 独立行政法人科学技术振兴机构 | 使用固体电解质的电气元件和存储装置及其制造方法 |
| US6849868B2 (en) * | 2002-03-14 | 2005-02-01 | Micron Technology, Inc. | Methods and apparatus for resistance variable material cells |
| US6798068B2 (en) * | 2002-11-26 | 2004-09-28 | Advanced Micro Devices, Inc. | MOCVD formation of Cu2S |
| DE112004000060B4 (de) * | 2003-07-18 | 2011-01-27 | Nec Corp. | Schaltelemente |
| JP4992858B2 (ja) * | 2003-08-27 | 2012-08-08 | 日本電気株式会社 | 半導体装置 |
| JP4356542B2 (ja) | 2003-08-27 | 2009-11-04 | 日本電気株式会社 | 半導体装置 |
| JP4792714B2 (ja) | 2003-11-28 | 2011-10-12 | ソニー株式会社 | 記憶素子及び記憶装置 |
| JP5434967B2 (ja) * | 2003-11-28 | 2014-03-05 | ソニー株式会社 | 記憶素子及び記憶装置 |
| JP2005286084A (ja) * | 2004-03-30 | 2005-10-13 | Univ Waseda | 量子化コンダクタンス素子、これを用いた磁場変化検出方法及び磁気検出方法、並びに量子化コンダクタンス素子の製造方法 |
| WO2009020210A1 (ja) | 2007-08-08 | 2009-02-12 | National Institute For Materials Science | スイッチング素子とその用途 |
| KR101418434B1 (ko) * | 2008-03-13 | 2014-08-14 | 삼성전자주식회사 | 비휘발성 메모리 장치, 이의 제조 방법, 및 이를 포함하는프로세싱 시스템 |
| JP5699666B2 (ja) * | 2011-02-16 | 2015-04-15 | 日本電気株式会社 | 半導体装置 |
| JP5696988B2 (ja) * | 2011-06-08 | 2015-04-08 | 独立行政法人物質・材料研究機構 | シナプス動作素子 |
| JP2014075424A (ja) * | 2012-10-03 | 2014-04-24 | Toshiba Corp | 不揮発性可変抵抗素子、制御装置および記憶装置 |
-
2000
- 2000-11-01 JP JP2000334686A patent/JP4118500B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002141494A (ja) | 2002-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100751736B1 (ko) | 포인트 컨택트 어레이, ｎｏｔ 회로, 및 이를 이용한 전자회로 | |
| JP4118500B2 (ja) | ポイントコンタクト・アレー | |
| JP4332881B2 (ja) | 固体電解質スイッチング素子及びそれを用いたｆｐｇａ、メモリ素子、並びに固体電解質スイッチング素子の製造方法 | |
| Balatti et al. | Normally-off logic based on resistive switches—Part I: Logic gates | |
| US7714311B2 (en) | Memory device, memory circuit and semiconductor integrated circuit having variable resistance | |
| KR101106402B1 (ko) | 기억 장치 | |
| Kügeler et al. | Materials, technologies, and circuit concepts for nanocrossbar-based bipolar RRAM | |
| US8716688B2 (en) | Electronic device incorporating memristor made from metallic nanowire | |
| Breuer et al. | Realization of minimum and maximum gate function in Ta2O5-based memristive devices | |
| JPWO2006070773A1 (ja) | スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子 | |
| Mickel et al. | Memristive switching: physical mechanisms and applications | |
| JP4119950B2 (ja) | コンダクタンスの制御が可能な電子素子 | |
| Merkel et al. | Reconfigurable N-level memristor memory design | |
| US20050242337A1 (en) | Switching device for reconfigurable interconnect and method for making the same | |
| US8063455B2 (en) | Multi-terminal electromechanical nanocsopic switching device with control and release electrodes | |
| Chakraverty et al. | A qualitative study of materials and fabrication methodologies for two terminal memristive systems | |
| US20080067555A1 (en) | Self-assembled monolayer based silver switches | |
| WO2012085627A1 (en) | Method for operating a transistor, reconfigurable processing architecture and use of a restored broken down transistor for a multiple mode operation | |
| US20130155757A1 (en) | Drive Method for Memory Element, and Storage Device Using Memory Element | |
| Liu | Compute-in-Memory on Emerging Memory Technology: From Device to Algorithm | |
| Terabe et al. | Atomic Switches | |
| WO2006070681A1 (ja) | スイッチング素子、および書き換え可能な論理集積回路 | |
| JP2008053433A (ja) | スイッチング素子の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20031201 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20031210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040407 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040407 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040423 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080423 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4118500 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |