Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4123620B2 - Wiring formation method - Google Patents
[go: Go Back, main page]

JP4123620B2 - Wiring formation method - Google Patents

Wiring formation method Download PDF

Info

Publication number
JP4123620B2
JP4123620B2 JP03407499A JP3407499A JP4123620B2 JP 4123620 B2 JP4123620 B2 JP 4123620B2 JP 03407499 A JP03407499 A JP 03407499A JP 3407499 A JP3407499 A JP 3407499A JP 4123620 B2 JP4123620 B2 JP 4123620B2
Authority
JP
Japan
Prior art keywords
wiring
film
forming
gas
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03407499A
Other languages
Japanese (ja)
Other versions
JP2000232096A (en
Inventor
傑 田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP03407499A priority Critical patent/JP4123620B2/en
Publication of JP2000232096A publication Critical patent/JP2000232096A/en
Application granted granted Critical
Publication of JP4123620B2 publication Critical patent/JP4123620B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、Al(アルミニウム)系導電膜とTi(チタン)系導電膜とを含む積層からなる配線の形成法に関し、特にレジストアッシングの後冷水洗浄によりTiのフッ化物を除去すると共に温水洗浄によりAlのフッ化物及びハロゲン系残留物を除去することにより側壁保護膜除去とコロージョン(配線腐食)防止とを共に達成可能としたものである。
【0002】
【従来の技術】
従来、Al系(Al又はAl合金)配線の形成法としては、レジスト層をマスクとする選択的ドライエッチングによりAl系配線材層をパターニングして配線層を形成した後、レジスト層をアッシングして除去するものが知られている。
【0003】
このような配線形成法において、選択的ドライエッチング工程では、エッチングマスクとしてのレジスト層の寸法及び形状に忠実に配線層を形成するために、異方性が高いエッチング技術が求められる。このようなエッチング技術としては、Cl2、BCl3等のハロゲン系ガスをエッチングガスとして用いて配線層の側壁に側壁保護膜を形成しつつドライエッチング(例えば反応性イオンエッチング)を行なう方法が用いられる。側壁保護膜は、被エッチング材であるAl等を含むもので、配線層の側壁でのエッチング進行を抑制するように作用する。
【0004】
エッチングガスとしてハロゲン系ガスを用いた場合、レジスト層を除去した後も配線層の表面にCl等のハロゲン系残留物が存在する。Cl等の残留物は、コロージョンを引き起こすので、除去する必要がある。従来、コロージョン防止策としては、次の(a)〜(e)のような方法が知られている。
【0005】
(a)選択的エッチングの後、基板を大気にさらすことなくレジストアッシングを行なう方法(例えば、特開平3−83337号公報、特開平4−15919号公報、特開平6−84840号公報等参照)。
【0006】
(b)レジストアッシングの前又は後にH(水素)成分を含むプラズマによりCl等の残留物をHClの形で除去する方法(例えば特開平3−83337号公報、特開平4−15919号公報等参照)。
【0007】
(c)レジストアッシングの際にO(酸素)成分及びH成分を含むプラズマを用いることによりレジスト除去と同時にCl等の残留物をHClの形で除去する方法(例えば、特開平3−83337号公報、特開平6−84840号公報等参照)。
【0008】
(d)O2+CF4の混合ガスのプラズマによりレジスト層をアッシング除去した後、水洗処理によりCl等の残留物を除去する方法(例えば、特開平6−84840号公報に記載の「従来の技術」参照)。
【0009】
(e)選択的ドライエッチングの後、F(フッ素)原子源としてのCF4+O2の混合ガスにH2Oガスを添加したガスのプラズマによりレジスト層をアッシングして除去し、さらに基板を水洗する方法(例えば、S. Jimbo, K. Shimomura, T. Ohiwa, M. Sekine, H. Mori, K. Horioka and H. Okano, “Resist and Sidewall Film Removal after Al Reactive Ion Etching (RIE) Employing F + H2O Downstream Ashing", Jpn. J. Appl. Phys. Vol.32 (1993) pp.3045-3050参照)。この方法では、Alのハロゲン化物をアッシングの際に水溶性のAlのフッ化物に変換した後、水洗処理によりAlのフッ化物を除去する。
【0010】
【発明が解決しようとする課題】
上記した(a)〜(e)の方法によると、コロージョンの発生を低減可能である。しかしながら、上記(a)〜(d)項で引用した文献では、側壁保護膜の形成乃至除去については特に言及されていない。
【0011】
一方、上記(e)項で引用した文献には、Alの酸化物を水溶性のAlのフッ化物に変換して水洗処理により除去することで側壁保護膜の除去が可能になる旨記載されている。しかしながら、Al系導電膜及びTi系導電膜を含む積層からなる配線の形成法に上記(e)の方法を応用することについては何等記載されていない。
【0012】
この発明の目的は、Al系導電膜及びTi系導電膜を含む積層からなる配線を形成する際に側壁保護膜除去とコロージョン防止とを共に達成することができる新規な配線形成法を提供することにある。
【0013】
【課題を解決するための手段】
この発明に係る配線形成法は、
基板を覆う絶縁膜の上にAl系導電膜及びTi系導電膜を順次に重ねた積層を形成する工程と、
所定の配線パターンに従って前記積層の上にレジスト層を形成する工程と、
前記レジスト層をマスクとし且つハロゲン系ガスを用いるドライエッチングにより前記積層をパターニングして前記積層の残存部からなる配線層を形成する工程であって、前記配線層の側壁に側壁保護膜を形成しつつ前記ドライエッチングを行なう工程と、
前記配線層を形成した後、酸素を含むガスにフッ素系ガスを添加したガスのプラズマにより前記レジスト層をアッシングして除去する工程と、
前記レジスト層を除去した後、30℃以上の温水及び30℃より低温の冷水を順次に用いる水洗処理により前記配線層から前記側壁保護膜及びハロゲン系残留物を除去する工程と
を含むものである。
【0014】
この発明の配線形成法において、Ti系導電膜としては、Ti膜、TiN膜、TiON膜又はTi合金膜等を用いることができ、Al系導電膜としては、Al膜又はAl合金膜等を用いることができる。ハロゲン系ガスとしては、Cl2、BCl3、Br2等のガスを用いることができる。酸素(O)を含むガスとしては、O2ガス及び/又はH2Oガスを用いることができる。フッ素系ガスとしては、CF4ガス又はCHF3ガスを用いることができる。ハロゲン系残留物としては、Cl、Br等が生成される。
【0015】
この発明の配線形成法によれば、Al系導電膜にTi系導電膜を重ねた積層をドライエッチングするので、側壁保護膜としては、Ti含有膜にAl含有膜を重ねた積層膜が形成される。アッシング処理では、酸素を含むガスにフッ素系ガスを添加したガスのプラズマを用いるので、側壁保護膜中のAlのハロゲン化物及びTiのハロゲン化物は、それぞれAlのフッ化物及びTiのフッ化物に変換される。
【0016】
Tiのフッ化物は、冷水には溶解するものの、温水には溶けにくい。また、Alのフッ化物やCl等のハロゲン系残留物は、冷水より温水の方が除去効率が高い。そこで、この発明では、側壁保護膜中の上層を構成するAlフッ化物を温水洗浄により除去した後、側壁保護膜中の下層を構成するTiフッ化物を冷水洗浄により除去することにより側壁保護膜の効率的な除去を可能にしている。また、Cl等のハロゲン系残留物を温水洗浄に効率的に除去することによりコロージョン発生を防止している。
【0018】
この発明の配線形成法において、積層形成工程では、第1のTi系導電膜、Al系導電膜及び第2のTi系導電膜を順次に重ねた積層を形成してもよい。この場合、側壁保護膜としては、第1のTi含有膜、Al含有膜及び第2のTi含有膜を順次に重ねた積層膜が形成されるので、水洗処理では、冷水洗浄、温水洗浄及び冷水洗浄の順に洗浄を行なう。このようにすると、側壁保護膜除去とコロージョン防止とを共に達成することができる。
【0019】
この発明の配線形成法において、水洗処理では、冷水の温度を20℃以下とすると共に温水の温度を60℃以上とするのが好ましい。このようにすると、洗浄効率が一層向上する。
【0020】
【発明の実施の形態】
図1〜4は、この発明の一実施形態に係る配線形成法を示すもので、各々の図に対応する工程(1)〜(4)を順次に説明する。
【0021】
(1)例えばシリコンからなる半導体基板の10の表面にシリコンオキサイドからなる絶縁膜12を形成する。絶縁膜12の上には、配線材層14を形成する。配線材層14は、一例として、下から順にTiN膜、Al合金膜及びTiN膜を重ねた構成とする。配線材層14の上には、周知のフォトリソグラフィ処理により所定の配線パターンに従ってレジスト層16を形成する。
【0022】
(2)レジスト層16をマスクとし且つハロゲン系ガスを用いる選択的ドライエッチングにより配線材層14をパターニングして層14の残存部からなる配線層14Aを形成する。このとき、レジスト層16及び配線層14Aの積層の側壁に側壁保護膜18a,18bを形成しつつドライエッチングを行なう。この結果、レジスト層16のパターンに忠実なパターンを有する配線層14Aが得られる。
【0023】
選択的ドライエッチングは、一例として図5に示すような誘導結合型プラズマエッチング装置を用いて行なった。図5の装置において、処理室20の底部には、被処理ウエハWとしての基板10を保持する底部電極BEが設けられている。処理室20の上部開口は、誘電体プレートDPで閉じられており、誘電体プレートDPの近傍には誘導コイルCLが設けられている。誘導コイルCLには、第1の高周波電源RFから13.56〔MHz〕のプラズマ形成用高周波電力が供給され、底部電極BEには、第2の高周波電源RFから13.56〔MHz〕のバイアス用高周波電力が供給される。処理室20内において、被処理ウエハWの上方には、プラズマPが形成される。プラズマエッチング条件は、一例として、
圧力:10〔mTorr〕
RFのパワー:350〔W〕
RFのパワー:150〔W〕
ガス流量:Cl/BCl/CHF3=60/60/5〔sccm〕
とした。
【0024】
側壁保護膜18a,18bは、配線材層14がTi/Al合金/Tiの3層構造であるため、Ti含有膜/Al含有膜/Ti含有膜の3層構造をなす。基板10の配線形成面には、エッチングに用いたCl等のガス成分が残留している。側壁保護膜18a,18b及びCl等のハロゲン系残留物は、図3のレジストアッシングの後、図4の水洗処理により除去される。
【0025】
(3)Oガス及び/又はHOガスにF系ガスを添加したガスのプラズマによりレジスト層16をアッシングして除去する。このアッシングは、コロージョンの発生を低減するため、図2のドライエッチングの後、基板10を大気にさらすことなく行なうのが望ましい。
【0026】
アッシングは、一例として図6に示すようなマイクロ被プラズマアッシング装置を用いて行なった。図6の装置において、処理室30の底部には、ヒータを有するウエハホルダWHが設けられており、ウエハホルダWH上には、被処理ウエハWとしての基板10が載置される。処理室30の上部には、プラズマ発生部PGが設けられている。プラズマ発生部PGには、アッシングガスGSと2.45〔GHz〕のマイクロ波電力MWとが供給される。処理室30の下部に設けられた排気管ENは、図示しない排気装置に接続される。プラズマ発生部PGで発生されたプラズマは、被処理ウエハWに向けて降下する。アッシング条件は、一例として、
圧力:700〔mTorr〕
マイクロ波電力:600〔W〕
ガス流量:O/CF(又はCHF)/HO=130/30/400〔sccm〕
とした。
【0027】
側壁保護膜18a,18b中のAlの酸化物及びハロゲン化物は、アッシングの際に水溶性のAlのフッ化物に変換される。また、側壁保護膜18a,18b中のTiのハロゲン化物は、アッシングの際に水溶性のTiのフッ化物に変換される。コロージョンの発生を低減するためには、レジストアッシングの後、基板10を大気にさらすことなく図4の工程に移るのが好ましい。
【0028】
(4)冷水、温水及び冷水を順次に用いる水洗処理により側壁保護膜18a,18b及びCl等のハロゲン系残留物を配線層14A及び基板上面から除去する。冷水は、主としてTiフッ化物を除去するためのもので、30℃より低温であり、実用的な除去効率を得るには20℃より低温とするのが好ましい。温水は主として、Alのフッ化物及びCl等のハロゲン化残留物を除去するためのもので、30℃以上であり、実用的な除去効率を得るには60℃以上とするのが好ましく、更に高い除去効率を得るには80℃以上とするのが好ましい。水洗処理の後は、基板10に乾燥処理を施す。
【0029】
発明者の実験によれば、コロージョンの発生状況及びTiフッ化物の残留状況が洗浄水温に応じて次の表1に示すように変化することが判明した。
【0030】
【表1】

Figure 0004123620
図4の工程では、18a等の側壁保護膜がTiフッ化物含有膜/Alフッ化物含有膜/Tiフッ化物含有膜の3層構造になっていることに着目すると共に表1の実験結果に基づいて20℃の冷水洗浄、80℃の温水洗浄及び20℃の冷水洗浄を順次に行なうことにより側壁保護膜18a,18b及びCl等のハロゲン化残留物を効率的に除去することができた。この結果、コロージョンの発生が低減され、高信頼の配線を歩留りよく形成可能となった。
【0031】
この発明は、上記した実施形態に限定されるものではなく、種々の改変形態で実施可能なものである。例えば、図1の工程で配線材層14を形成する場合、配線材層14としては、第1のTi系導電膜、Al系導電膜及び第2のTi系導電膜を順次に重ねた積層を形成することができる。第1のTi系導電膜としては、TiN(又はTiON)/Ti膜又はTi/TiN(又はTiON)/Ti膜等を形成することができる。第2のTi系導電膜としては、TiN(又はTiON)/Ti膜又はTiON/TiN/Ti膜等を形成することができる。ここで、A/B/Cのような表記は、下から順にC膜、B膜及びA膜を重ねた積層であることを表わす。
【0032】
【発明の効果】
以上のように、この発明によれば、配線パターニング及びレジストアッシングの後、冷水洗浄によりTiのフッ化物を除去すると共に温水洗浄によりAlのフッ化物及びハロゲン系残留物を除去することにより側壁保護膜除去とコロージョン防止とを共に達成するようにしたので、Al系導電膜及びTi系導電膜を含む積層からなる高信頼の配線を歩留りよく形成可能となる効果が得られる。
【図面の簡単な説明】
【図1】 この発明の一実施形態に係る配線形成法におけるレジストパターニング工程を示す基板断面図である。
【図2】 図1の工程に続く配線パターニング工程を示す基板断面図である。
【図3】 図2の工程に続くレジストアッシング工程を示す基板断面図である。
【図4】 図3の工程に続く水洗工程を示す基板断面図である。
【図5】 図2の工程で使用されるエッチング装置の一例として誘導結合型プラズマエッチング装置を示す断面図である。
【図6】 図3の工程で使用されるアッシング装置の一例としてマイクロ波プラズマアッシング装置を示す断面図である。
【符号の説明】
10:半導体基板、12:絶縁膜、14:配線材層、14A:配線層、16:レジスト層、18a,18b:側壁保護膜、20,30:処理室。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of forming a wiring composed of a laminate including an Al (aluminum) -based conductive film and a Ti (titanium) -based conductive film, and in particular, removes Ti fluoride by cold water cleaning after resist ashing and performs hot water cleaning. By removing the Al fluoride and the halogen-based residue, both removal of the side wall protective film and prevention of corrosion (wiring corrosion) can be achieved.
[0002]
[Prior art]
Conventionally, as a method of forming an Al-based (Al or Al alloy) wiring, an Al-based wiring material layer is patterned by selective dry etching using a resist layer as a mask to form a wiring layer, and then the resist layer is ashed. What is to be removed is known.
[0003]
In such a wiring formation method, an etching technique with high anisotropy is required in the selective dry etching process in order to form a wiring layer faithfully to the size and shape of the resist layer as an etching mask. As such an etching technique, a method of performing dry etching (for example, reactive ion etching) while forming a sidewall protective film on the sidewall of the wiring layer using a halogen-based gas such as Cl 2 or BCl 3 as an etching gas is used. It is done. The side wall protective film includes Al to be etched and acts to suppress the progress of etching on the side wall of the wiring layer.
[0004]
When a halogen-based gas is used as an etching gas, a halogen-based residue such as Cl exists on the surface of the wiring layer even after the resist layer is removed. Residues such as Cl cause corrosion and need to be removed. Conventionally, the following methods (a) to (e) are known as corrosion prevention measures.
[0005]
(A) A method of performing resist ashing after the selective etching without exposing the substrate to the atmosphere (see, for example, JP-A-3-83337, JP-A-4-15919, JP-A-6-84840, etc.) .
[0006]
(B) A method of removing a residue such as Cl in the form of HCl by plasma containing H (hydrogen) component before or after resist ashing (see, for example, JP-A-3-83337, JP-A-4-15919, etc.) ).
[0007]
(C) A method of removing residuals such as Cl in the form of HCl simultaneously with resist removal by using plasma containing O (oxygen) component and H component at the time of resist ashing (for example, JP-A-3-83337) JP, 6-84840, A, etc.).
[0008]
(D) A method in which a resist layer is removed by ashing with plasma of a mixed gas of O 2 + CF 4 , and then a residue such as Cl is removed by washing with water (for example, “conventional technology described in Japanese Patent Laid-Open No. 6-84840” "reference).
[0009]
(E) After selective dry etching, the resist layer is removed by ashing with a plasma of a gas obtained by adding H 2 O gas to a mixed gas of CF 4 + O 2 as an F (fluorine) atom source, and the substrate is washed with water. (E.g. S. Jimbo, K. Shimomura, T. Ohiwa, M. Sekine, H. Mori, K. Horioka and H. Okano, “Resist and Sidewall Film Removal after Al Reactive Ion Etching (RIE) Employing F + H 2 O Downstream Ashing ", Jpn. J. Appl. Phys. Vol. 32 (1993) pp. 3045-3050). In this method, after the Al halide is converted into water-soluble Al fluoride during ashing, the Al fluoride is removed by washing with water.
[0010]
[Problems to be solved by the invention]
According to the methods (a) to (e) described above, the occurrence of corrosion can be reduced. However, the literature cited in the above items (a) to (d) does not particularly mention formation or removal of the sidewall protective film.
[0011]
On the other hand, the literature cited in the above (e) describes that the sidewall protective film can be removed by converting the Al oxide into a water-soluble Al fluoride and removing it by washing with water. Yes. However, there is no description about applying the method (e) to a method of forming a wiring composed of a laminate including an Al-based conductive film and a Ti-based conductive film.
[0012]
An object of the present invention is to provide a novel wiring formation method capable of achieving both removal of a sidewall protective film and prevention of corrosion when forming a wiring composed of a laminate including an Al-based conductive film and a Ti-based conductive film. It is in.
[0013]
[Means for Solving the Problems]
The wiring forming method according to the present invention includes:
Forming a laminate in which an Al-based conductive film and a Ti- based conductive film are sequentially stacked on an insulating film covering the substrate;
Forming a resist layer on the stack according to a predetermined wiring pattern;
Patterning the stack by dry etching using the resist layer as a mask and using a halogen-based gas to form a wiring layer composed of the remaining portion of the stack, and forming a sidewall protective film on the sidewall of the wiring layer a step of performing the dry etching while,
A step of removing the resist layer by ashing with a plasma of a gas obtained by adding a fluorine-based gas to a gas containing oxygen after forming the wiring layer;
Removing the resist layer, and then removing the sidewall protective film and the halogen-based residue from the wiring layer by a water washing process using hot water of 30 ° C. or higher and cold water lower than 30 ° C. in order.
[0014]
In the wiring forming method of the present invention, a Ti film, a TiN film, a TiON film, or a Ti alloy film can be used as the Ti-based conductive film, and an Al film or an Al alloy film is used as the Al-based conductive film. be able to. As the halogen-based gas, gases such as Cl 2 , BCl 3 , and Br 2 can be used. As the gas containing oxygen (O), O 2 gas and / or H 2 O gas can be used. As the fluorine-based gas, CF 4 gas or CHF 3 gas can be used. As the halogen-based residue, Cl, Br and the like are generated.
[0015]
According to the wiring formation method of the present invention, since the laminate in which the Ti- based conductive film is stacked on the Al- based conductive film is dry-etched, a stacked film in which the Al- containing film is stacked on the Ti- containing film is formed as the sidewall protective film. The In the ashing process, plasma of a gas obtained by adding a fluorine-based gas to a gas containing oxygen is used. Therefore, the Al halide and Ti halide in the sidewall protective film are converted into Al fluoride and Ti fluoride, respectively. Is done.
[0016]
Ti fluoride dissolves in cold water, but hardly dissolves in hot water. Also, halogen-based residues such as Al fluoride and Cl have higher removal efficiency in warm water than in cold water. Therefore, in the present invention, the Al fluoride constituting the upper layer in the sidewall protective film is removed by hot water cleaning, and then the Ti fluoride constituting the lower layer in the sidewall protective film is removed by cold water washing to thereby remove the sidewall protective film. Efficient removal is possible. Further, the occurrence of corrosion is prevented by efficiently removing halogen-based residues such as Cl by washing with warm water.
[0018]
In the wiring forming method according to the present invention, in the stack forming step, a stack in which the first Ti-based conductive film, the Al-based conductive film, and the second Ti-based conductive film are sequentially stacked may be formed. In this case, as the sidewall protective film, a laminated film in which the first Ti-containing film, the Al-containing film, and the second Ti-containing film are sequentially stacked is formed. Therefore, in the water washing treatment, cold water washing, hot water washing, and cold water are used. Wash in the order of washing. In this way, both removal of the sidewall protective film and prevention of corrosion can be achieved.
[0019]
In the wiring forming method of the present invention, in the water washing treatment, it is preferable that the temperature of the cold water is 20 ° C. or lower and the temperature of the hot water is 60 ° C. or higher. In this way, the cleaning efficiency is further improved.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
1 to 4 show a wiring forming method according to an embodiment of the present invention, and steps (1) to (4) corresponding to the respective drawings will be sequentially described.
[0021]
(1) An insulating film 12 made of silicon oxide is formed on the surface of a semiconductor substrate 10 made of silicon, for example. A wiring material layer 14 is formed on the insulating film 12. As an example, the wiring material layer 14 has a structure in which a TiN film, an Al alloy film, and a TiN film are stacked in order from the bottom. A resist layer 16 is formed on the wiring material layer 14 in accordance with a predetermined wiring pattern by a known photolithography process.
[0022]
(2) The wiring material layer 14 is patterned by selective dry etching using the resist layer 16 as a mask and using a halogen-based gas to form a wiring layer 14A composed of the remaining portion of the layer 14. At this time, dry etching is performed while forming side wall protective films 18a and 18b on the side wall of the laminated layer of the resist layer 16 and the wiring layer 14A. As a result, a wiring layer 14A having a pattern faithful to the pattern of the resist layer 16 is obtained.
[0023]
As an example, the selective dry etching was performed using an inductively coupled plasma etching apparatus as shown in FIG. In the apparatus of FIG. 5, a bottom electrode BE that holds a substrate 10 as a processing target wafer W is provided at the bottom of the processing chamber 20. The upper opening of the processing chamber 20 is closed by a dielectric plate DP, and an induction coil CL is provided in the vicinity of the dielectric plate DP. The induction coil CL is supplied with high-frequency power for plasma formation from the first high-frequency power source RF 1 to 13.56 [MHz], and the bottom electrode BE is supplied with the second high-frequency power source RF 2 to 13.56 [MHz]. The high frequency power for bias is supplied. In the processing chamber 20, plasma P is formed above the wafer W to be processed. An example of plasma etching conditions is as follows:
Pressure: 10 [mTorr]
RF 1 power: 350 [W]
RF 2 power: 150 [W]
Gas flow rate: Cl 2 / BCl 3 / CHF 3 = 60/60/5 [sccm]
It was.
[0024]
Since the wiring material layer 14 has a three-layer structure of Ti / Al alloy / Ti, the side wall protective films 18a and 18b have a three-layer structure of Ti-containing film / Al-containing film / Ti-containing film. A gas component such as Cl used for etching remains on the wiring formation surface of the substrate 10. Sidewall protective films 18a and 18b and halogen-based residues such as Cl are removed by the water washing process of FIG. 4 after resist ashing of FIG.
[0025]
(3) The resist layer 16 is removed by ashing with plasma of a gas in which an F-based gas is added to O 2 gas and / or H 2 O gas. This ashing is desirably performed after the dry etching shown in FIG. 2 without exposing the substrate 10 to the atmosphere in order to reduce the occurrence of corrosion.
[0026]
As an example, ashing was performed using a micro-plasma ashing apparatus as shown in FIG. In the apparatus of FIG. 6, a wafer holder WH having a heater is provided at the bottom of the processing chamber 30, and the substrate 10 as the processing target wafer W is placed on the wafer holder WH. A plasma generator PG is provided in the upper part of the processing chamber 30. An ashing gas GS and a microwave power MW of 2.45 [GHz] are supplied to the plasma generator PG. The exhaust pipe EN provided in the lower part of the processing chamber 30 is connected to an exhaust device (not shown). The plasma generated by the plasma generator PG falls toward the wafer W to be processed. As an example of ashing conditions,
Pressure: 700 [mTorr]
Microwave power: 600 [W]
Gas flow rate: O 2 / CF 4 (or CHF 3 ) / H 2 O = 130/30/400 [sccm]
It was.
[0027]
Al oxides and halides in the sidewall protective films 18a and 18b are converted into water-soluble Al fluoride during ashing. Further, the Ti halide in the sidewall protective films 18a and 18b is converted into water-soluble Ti fluoride during ashing. In order to reduce the occurrence of corrosion, it is preferable to move to the process of FIG. 4 without exposing the substrate 10 to the atmosphere after resist ashing.
[0028]
(4) The side wall protective films 18a and 18b and halogen-based residues such as Cl are removed from the wiring layer 14A and the upper surface of the substrate by a water washing process using cold water, hot water and cold water sequentially. The cold water is mainly for removing Ti fluoride and is at a temperature lower than 30 ° C., and preferably at a temperature lower than 20 ° C. in order to obtain practical removal efficiency. Hot water is mainly for removing halogenated residues such as fluoride of Al and Cl, and is 30 ° C. or higher, and preferably 60 ° C. or higher to obtain practical removal efficiency. In order to obtain removal efficiency, the temperature is preferably 80 ° C. or higher. After the washing process, the substrate 10 is dried.
[0029]
According to the inventor's experiment, it has been found that the occurrence of corrosion and the residual situation of Ti fluoride change as shown in Table 1 according to the washing water temperature.
[0030]
[Table 1]
Figure 0004123620
In the process of FIG. 4, attention is paid to the fact that the sidewall protective film such as 18a has a three-layer structure of Ti fluoride-containing film / Al fluoride-containing film / Ti fluoride-containing film, and based on the experimental results in Table 1. In this way, the halogenated residues such as the sidewall protective films 18a and 18b and Cl can be efficiently removed by sequentially performing cold water washing at 20 ° C., hot water washing at 80 ° C. and cold water washing at 20 ° C. As a result, the occurrence of corrosion is reduced, and highly reliable wiring can be formed with high yield.
[0031]
The present invention is not limited to the above-described embodiment, and can be implemented in various modifications. For example, when forming the wiring material layer 14 in the process of FIG. 1, the wiring material layer 14 is formed by sequentially stacking a first Ti-based conductive film, an Al-based conductive film, and a second Ti-based conductive film. Can be formed. As the first Ti-based conductive film, a TiN (or TiON) / Ti film, a Ti / TiN (or TiON) / Ti film, or the like can be formed. As the second Ti-based conductive film, a TiN (or TiON) / Ti film, a TiON / TiN / Ti film, or the like can be formed. Here, the notation such as A / B / C indicates that the C film, the B film, and the A film are stacked in order from the bottom.
[0032]
【The invention's effect】
As described above, according to the present invention, after wiring patterning and resist ashing, the sidewall protective film is removed by removing Ti fluoride by cold water cleaning and removing Al fluoride and halogen residue by hot water cleaning. Since both removal and corrosion prevention are achieved, there is an effect that it is possible to form a highly reliable wiring composed of a laminate including an Al-based conductive film and a Ti-based conductive film with high yield.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a substrate showing a resist patterning step in a wiring forming method according to an embodiment of the present invention.
2 is a cross-sectional view of a substrate showing a wiring patterning step subsequent to the step of FIG. 1;
FIG. 3 is a cross-sectional view of a substrate showing a resist ashing process following the process of FIG. 2;
4 is a substrate cross-sectional view showing a water washing step subsequent to the step of FIG. 3. FIG.
5 is a cross-sectional view showing an inductively coupled plasma etching apparatus as an example of an etching apparatus used in the process of FIG.
6 is a cross-sectional view showing a microwave plasma ashing device as an example of an ashing device used in the step of FIG. 3;
[Explanation of symbols]
10: Semiconductor substrate, 12: Insulating film, 14: Wiring material layer, 14A: Wiring layer, 16: Resist layer, 18a, 18b: Side wall protective film, 20, 30: Processing chamber.

Claims (3)

基板を覆う絶縁膜の上にAl系導電膜及びTi系導電膜を順次に重ねた積層を形成する工程と、
所定の配線パターンに従って前記積層の上にレジスト層を形成する工程と、
前記レジスト層をマスクとし且つハロゲン系ガスを用いるドライエッチングにより前記積層をパターニングして前記積層の残存部からなる配線層を形成する工程であって、前記配線層の側壁に側壁保護膜を形成しつつ前記ドライエッチングを行なう工程と、
前記配線層を形成した後、酸素を含むガスにフッ素系ガスを添加したガスのプラズマにより前記レジスト層をアッシングして除去する工程と、
前記レジスト層を除去した後、30℃以上の温水及び30℃より低温の冷水を順次に用いる水洗処理により前記配線層から前記側壁保護膜及びハロゲン系残留物を除去する工程と
を含む配線形成法。
Forming a laminate in which an Al-based conductive film and a Ti-based conductive film are sequentially stacked on an insulating film covering the substrate;
Forming a resist layer on the stack according to a predetermined wiring pattern;
Patterning the stack by dry etching using the resist layer as a mask and using a halogen-based gas to form a wiring layer comprising the remaining portion of the stack, and forming a sidewall protection film on the sidewall of the wiring layer a step of performing the dry etching while,
After forming the wiring layer, removing the resist layer by ashing with a plasma of a gas obtained by adding a fluorine-based gas to a gas containing oxygen; and
Removing the resist layer, and then removing the sidewall protective film and the halogen-based residue from the wiring layer by a water washing process using hot water of 30 ° C. or higher and cold water lower than 30 ° C. in sequence. .
基板を覆う絶縁膜の上に第1のTi系導電膜、Al系導電膜及び第2のTi系導電膜を順次に重ねた積層を形成する工程と、
所定の配線パターンに従って前記積層の上にレジスト層を形成する工程と、
前記レジスト層をマスクとし且つハロゲン系ガスを用いるドライエッチングにより前記積層をパターニングして前記積層の残存部からなる配線層を形成する工程であって、前記配線層の側壁に側壁保護膜を形成しつつ前記ドライエッチングを行なう工程と、
前記配線層を形成した後、酸素を含むガスにフッ素系ガスを添加したガスのプラズマにより前記レジスト層をアッシングして除去する工程と、
前記レジスト層を除去した後、30℃より低温の冷水、30℃以上の温水及び30℃より低温の冷水を順次に用いる水洗処理により前記配線層から前記側壁保護膜及びハロゲン系残留物を除去する工程と
を含む配線形成法。
Forming a stack in which a first Ti-based conductive film, an Al-based conductive film, and a second Ti-based conductive film are sequentially stacked on an insulating film covering a substrate;
Forming a resist layer on the stack according to a predetermined wiring pattern;
Patterning the stack by dry etching using the resist layer as a mask and using a halogen-based gas to form a wiring layer comprising the remaining portion of the stack, and forming a sidewall protection film on the sidewall of the wiring layer a step of performing the dry etching while,
After forming the wiring layer, removing the resist layer by ashing with a plasma of a gas obtained by adding a fluorine-based gas to a gas containing oxygen; and
After removing the resist layer, the sidewall protective film and the halogen-based residue are removed from the wiring layer by a water washing process using cold water having a temperature lower than 30 ° C., hot water having a temperature higher than 30 ° C., and cold water having a temperature lower than 30 ° C. Wiring formation method including a process.
前記冷水の温度を20℃以下とすると共に前記温水の温度を60℃以上とする請求項1または2記載の配線形成法。The wiring formation method according to claim 1 or 2, wherein the temperature of the cold water is set to 20 ° C or lower and the temperature of the hot water is set to 60 ° C or higher.
JP03407499A 1999-02-12 1999-02-12 Wiring formation method Expired - Fee Related JP4123620B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03407499A JP4123620B2 (en) 1999-02-12 1999-02-12 Wiring formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03407499A JP4123620B2 (en) 1999-02-12 1999-02-12 Wiring formation method

Publications (2)

Publication Number Publication Date
JP2000232096A JP2000232096A (en) 2000-08-22
JP4123620B2 true JP4123620B2 (en) 2008-07-23

Family

ID=12404126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03407499A Expired - Fee Related JP4123620B2 (en) 1999-02-12 1999-02-12 Wiring formation method

Country Status (1)

Country Link
JP (1) JP4123620B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351898A (en) * 2000-06-07 2001-12-21 Nec Corp Method for manufacturing semiconductor device
KR100399354B1 (en) * 2001-08-14 2003-09-26 삼성전자주식회사 Ashing Method of Semiconductor Device Having Metal Interconnections
JP4515022B2 (en) * 2001-11-16 2010-07-28 株式会社半導体エネルギー研究所 Light emitting device
US6822264B2 (en) 2001-11-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR20040045801A (en) * 2002-11-25 2004-06-02 주식회사 하이닉스반도체 Manufacturing method for metal line of semiconductor device
JP2006165023A (en) * 2004-12-02 2006-06-22 Matsushita Electric Ind Co Ltd Manufacturing method of electronic device
JP6326312B2 (en) 2014-07-14 2018-05-16 株式会社ジャパンディスプレイ Display device

Also Published As

Publication number Publication date
JP2000232096A (en) 2000-08-22

Similar Documents

Publication Publication Date Title
TW540114B (en) Substrate cleaning apparatus and method
JP3412173B2 (en) Method for manufacturing semiconductor device
JP5492574B2 (en) Substrate cleaning method and substrate cleaning apparatus
JP3326644B2 (en) Processing method of silicon-based material layer
JPH0855839A (en) Etching titanium nitride
JP2012023385A (en) In-situ post etch process to remove remaining photoresist and residual sidewall passivation
JPH057862B2 (en)
US6184134B1 (en) Dry process for cleaning residues/polymers after metal etch
JP2002531932A (en) Photoresist stripping method and composition by dry method in semiconductor manufacturing method
JP4123620B2 (en) Wiring formation method
JP2663704B2 (en) Corrosion prevention method for Al alloy
JPH06163477A (en) Dry etching method
JP3667493B2 (en) Manufacturing method of semiconductor device
JPH08274073A (en) Method for etching aluminum-based metal film
JPH10189537A (en) Dry etching method
JP2006148122A (en) Method for removing residues from a metal structure on a semiconductor substrate
JPH0472724A (en) Dryetching process
JP4559565B2 (en) Method for forming metal wiring
JPH05109673A (en) Method for manufacturing semiconductor device
JPH09199484A (en) Method for manufacturing semiconductor device
JP2003298049A (en) Method for manufacturing semiconductor device
JPH05326515A (en) Manufacturing method of semiconductor device
JP4548873B2 (en) Dry ashing method for ashing TiN layer without isotropic etching
JPH07249607A (en) Method for manufacturing semiconductor device
JP2001308068A (en) Method of cleaning chamber of etching apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071221

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080415

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080428

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140516

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees