JP4124508B2 - 化合物半導体ウエハの表面保護方法 - Google Patents
化合物半導体ウエハの表面保護方法 Download PDFInfo
- Publication number
- JP4124508B2 JP4124508B2 JP06780198A JP6780198A JP4124508B2 JP 4124508 B2 JP4124508 B2 JP 4124508B2 JP 06780198 A JP06780198 A JP 06780198A JP 6780198 A JP6780198 A JP 6780198A JP 4124508 B2 JP4124508 B2 JP 4124508B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor wafer
- oxide
- evaporation source
- compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
- H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6328—Deposition from the gas or vapour phase
- H10P14/6332—Deposition from the gas or vapour phase using thermal evaporation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
- H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
- H10P14/69391—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing aluminium, e.g. Al2O3
Landscapes
- Formation Of Insulating Films (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩＩＩ−Ｖウエハの生産に関し、更に特定すれば、ＩＩＩ−Ｖ構造の表面保護に関するものである。
【０００２】
【従来の技術】
従来技術におけるＩＩＩ−Ｖエピタキシャル・ウエハの生産では、半導体層を用いてエピタキシャル構造を完成させる。例えば、ＧａＡｓ，Ｉｎ1-X ＧａX Ａｓ，Ａｌ1-X ＧａX Ａｓ，ＩｎＧａＡｓＰ等のような、種々の半導体最上層が、特定の素子／回路用途および半導体基板に応じて用いられている。従来技術のエピタキシャル・ウエハの生産では、半導体最上層を用いると、その結果制御不能かつ有害な電気的特性および化学的表面特性が発生する。電子および光電素子／回路処理は複雑化し、素子／回路性能に影響が及ぶ。複雑化および劣化の度合いは、特定の素子／回路処理および用途に左右される。例えば、ユニポーラ・トランジスタ素子／回路では、プラズマ露出，フェルミ・レベル・ピンニング(Fermi level pinning) ，ならびにゲート・ソースおよびゲート・ドレイン領域の不安定性によって、その生産性および性能の低下を招く。機能的かつ安定なＭＯＳＦＥＴ素子の製造は不可能であった。
【０００３】
制御不能かつ有害な電気的特性および表面特性は、化学的表面反応によって自然酸化物およびダングリング・ボンド(dangling bond) が発生するために生ずる。一方、表面は熱力学的に不安定であり、フェルミ・レベル・ピンニング(pinned Fermi level)を呈する。即ち、１０3 Langmuir（１Langmuir=10-6Torr)という低い圧力に表面を露出させた後に、ＧａＡｓ表面の高い反応性が、フェルミ・レベル・ピンニングおよび表面の不安定性を誘発する。空気（硫黄，セレニウム等）に露出した後に表面準備技法を実施することは、非効率的でありかつ不安定であることが証明されている。
【０００４】
従来技術では、例えば、M. Passlack et al., Appl. Plys. Lett., vol 68, 1099 (1996), Appl. Phys. Lett., vol. 68, 3605 (1996), およびAppl. Phys. Lett., vol 69, 302, (1996), "Electron beam Deposition of gallium oxide thin films using a single purity crystal lyaer" と題し１９９５年９月１９日に特許された米国特許番号第５，４５１，５４８号，"Gallium Oxide Coatings for Optoelectronic Devices Using Electron Beam Evaporation of a High Purity Single Crystal Gd3 Ga5 O12 Source"と題し１９９６年８月２７日に特許された米国特許番号第５，５５０，０８９号において、超高真空（ＵＨＶ：ultra-high vacuum ）を保持しながら、Ｇｄ3 Ｇａ5 Ｏ12のe −ビーム蒸着(e-beam evaporation)を用いて、ＧａＡｓ系半導体エピタキシャル層上に特定の絶縁キャップ層を現場において堆積すると、界面状態密度(interface state density) が低い熱力学的に安定なＩＩＩ−Ｖ表面（界面）の製造が可能であることが報告されている。ＧａＡｓでは、重要な要素には、ＧａＡｓ表面の不純物への超低圧露出（＜１０ないし１００Langmuir）ならびにＧａＡｓバルクおよび表面化学量論比の保存、ＧａＡｓ表面酸化の完全な除外，ならびにＧａＡｓおよび堆積される分子の界面原子に関連する特定の原子構造の必要性が含まれる。しかしながら、従来技術に記載されているプロセスは、ｄｃ不安定性および低い信頼性に妨げられるために、製造は不可能である。
【０００５】
したがって、これらの問題を克服する新しい製造方法を提供することができれば、非常に有利であろう。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、新規で改良されたＩＩＩ−Ｖエピタキシャル・ウエハ生産プロセスを提供することである。
【０００７】
本発明の他の目的は、安定性および信頼性改善を図った新規で改良されたＩＩＩ−Ｖエピタキシャル・ウエハを提供することである。
【０００８】
本発明の更に他の目的は、製造および使用が比較的簡単な、新規で改良されたＩＩＩ−Ｖウエハを提供することである。
【０００９】
【課題を解決するための手段】
上述のおよびその他の問題の少なくとも部分的な解決、ならびに上述のおよびその他の目的の実現は、本発明の化合物半導体ウエハ構造の表面保護方法において達成される。この方法は、表面を有する化合物半導体ウエハ構造を用意する段階と、ウエハ構造上で絶縁物質を熱的に蒸着させることにより、ウエハ構造の表面上に絶縁キャップ層を形成する段階とを含む。
【００１０】
具体的な半導体生産プロセスでは、マルチ・ウエハ・エピタキシャル生産システムを用意する。このシステムは、ＩＩＩ−Ｖ族化合物成長チャンバおよび絶縁物蒸着チャンバが取り付けられた搬送・装填モジュールを含む。表面を有する化合物半導体ウエハをこの搬送・装填モジュール内に配置し、マルチ・ウエハ生産システム内の圧力を≦１０-10 Torrに減圧する。化合物半導体ウエハをＩＩＩ−Ｖ族化合物成長チャンバに移動し、化合物半導体物質の層を、化合物半導体ウエハの表面上にエピタキシャル成長させる。次に、マルチ・ウエハ生産システムから取り出すことなく、化合物半導体ウエハを搬送・装填モジュールに移動し、更に絶縁物蒸着チャンバに移動する。化合物半導体物質の層上に物質を熱的に蒸着することによって、絶縁キャップ層を形成する。
【００１１】
【発明の実施の形態】
具体的に図１を参照すると、従来技術のＩＩＩ−Ｖ化合物半導体ウエハ１０が示されている。ウエハ１０は、基板，およびその上面上にエピタキシャル的に形成された１層以上のＩＩＩ−Ｖ物質を含む。この開示の目的のために、基板およびその上に形成されたあらゆるエピタキシャル層のことを、単に化合物半導体ウエハ構造と呼ぶことにする。これは、図１では１２で示されている。化合物半導体ウエハ構造１２は、上面１４のある最上層１３を有する。化合物半導体ウエハ構造１２または最上層１３を周囲状態（空気，処理環境等）に露出させると常に、自然酸化物の層１５が表面上に形成される。通常、層１５は非常に薄く、厚さは約１０オングストローム程度である。最上層１３および自然酸化物層１５間の界面は、熱力学的に不安定であり、フェルミ・レベル・ピンニングを呈する。
【００１２】
本発明にしたがって形成された化合物半導体ウエハ構造２０を図２に示す。化合物半導体ウエハ構造２０は、概略的に、基板，およびその上面上にエピタキシャル的に形成された１層以上のＩＩＩ−Ｖ物質を含む。以降、この層を２２で示すことにする。化合物半導体ウエハ構造２０は、上面２４のある最上層２３を有する。勿論、特定用途によっては（または、化合物半導体ウエハ構造２０のある部分では）、基板上にエピタキシャル層がない場合もあり、上面２４が単に基板の上面となっている場合もあることは理解されよう。化合物半導体ウエハ構造２０の表面２４上に、絶縁キャップ層２５を熱的に蒸着する。
【００１３】
次に図３に移ると、マルチ・ウエハ・エピタキシャル生産システム３０が示されている。これは、本発明による図２の化合物半導体ウエハ構造２０を製造する際に用いられる。システム３０は、搬送・装填モジュール３３，この搬送・装填モジュール３３に取り付けられたＩＩＩ−Ｖ成長チャンバ３５，および搬送・装填モジュール３３に取り付けられた絶縁物蒸着チャンバ３８を含む。各チャンバ３５，３８が搬送・装填モジュール３３に取り付けられているので、ウエハ，チップ等は、システム３０から取り出すことなく、各チャンバ内で処理することができる。したがって、一旦ウエハをシステム３０に導入し真空状態としたなら、ウエハは、処理が完了するまで、環境には晒されない。
【００１４】
したがって、本発明による化合物半導体ウエハ構造の表面を保護するプロセスの一例として、化合物半導体ウエハを搬送・装填モジュール３３内に配置し、マルチ・ウエハ生産システム３０内の圧力を≦１０-10 Torrに減圧する。次に、ウエハをＩＩＩ−Ｖ族化合物成長チャンバ３５に移動し、化合物半導体物質の１つ以上の層を、表面上にエピタキシャル成長させ、化合物半導体ウエハ構造（例えば、化合物半導体ウエハ構造２０）を生産する。最上層２３の成長の後、化合物半導体ウエハ構造２０を搬送・装填モジュール３３に移動し、次いで絶縁物蒸着チャンバ３８に移動する。絶縁物蒸着チャンバ３８内において、ウエハ構造２０上に絶縁物質を熱的に蒸着することによって、化合物半導体ウエハ構造２０の表面２４上に、絶縁キャップ層２５を形成する。
【００１５】
本プロセスの好適実施例では、酸化物坩堝(oxide crucible)において蒸着源(evaporation source)を用い、流出セル(effusion cell) からのガリウム酸化物分子を熱的に蒸着することによって、ウエハ構造２０の表面２４上に、絶縁キャップ層２５を熱的に蒸着する。蒸着源は、融点ｍpoを有する多結晶Ｇａ2 Ｏ3 ，融点ｍpoを有する単結晶Ｇａ2 Ｏ3 ，あるいは融点ｍpoを有するＧａ2 Ｏ3 成分を含有する多結晶または単結晶物質の１つから選択する。蒸着源を含む酸化物坩堝は、融点ｍ p が蒸着源の融点よりも高くある（ｍ p ＞ｍ po ）とともに、蒸着源との共融合金 (eutectic alloy) を形成しない酸化物からなる坩堝，または共融温度を有し蒸着源の蒸着温度よりも共融温度の方が高い酸化物からなる坩堝のいずれかから選択する。更に、酸化物坩堝は、比較的高いバンドギャップ、即ち、通常≧４ｅＶを有する物質で形成することが好ましい。
【００１６】
ある特定例では、酸化物坩堝は、以下の物質の１つで形成する。ＢｅＯ（ｍp ＝２５０７℃），ＺｒＯ2 （ｍp ＝２７１０℃），ＨｆＯ2 （ｍp ＝２７７４℃），Ｌａ2 Ｏ3 （ｍp ＝２３０５℃），Ａｌ2 Ｏ3 （ｍp ＝２０５０℃），またはＴｈＯ2 （ｍp ＝３３９０℃）。上述の物質の１つを酸化物坩堝に使用する場合、蒸着源は、多結晶または単結晶Ｇａ2 Ｏ3 ，あるいはＧａ2 Ｏ3 成分を含有する多結晶または単結晶材料（ｍpo＝１７２５℃）とする。他の特定例では、酸化物坩堝は、以下の材料の１つで形成する。ＺｒＯ2 （ｍp ＝２７１０℃），ＨｆＯ2 （ｍp ＝２７７４℃），Ｌａ2 Ｏ3 （ｍp ＝２３０５℃），Ａｌ2 Ｏ3 （ｍp ＝２０５０℃），またはＴｈＯ2 （ｍp ＝３３９０℃）。この場合、蒸着源は、Ｇｄ3 Ｇａ5 Ｏ12（ｍpo＝１７００℃）およびＭｇＧａ2 Ｏ4 （ｍpo＝１７００℃）の一方を含む。
【００１７】
このようにして、絶縁キャップ層２５を適所に配するまで、化合物半導体ウエハ構造２０を周囲条件に露出することから保護する。図３のシステム３０において絶縁キャップ層２５を形成するので、構造即ちエピタキシャル層は、周囲条件には決して晒されることはなく、基板またはエピタキシャル層および絶縁キャップ層２５間の界面は、熱力学的に安定であり、卓越した電気的特性を有する。ＧａＡｓ表面およびその上に堆積した酸化物層を有する化合物半導体ウエハ構造の特定例では、ＧａＡｓ−Ｇａ2 Ｏ3 界面は、単一層急峻性(monolayer abruptness)を呈し、酸化物の表面荒さ（ｒｍｓ）は≦２．５オングストロームである。また、製造したウエハ全体にわたって界面状態密度には、卓越した均一性があることもわかった。界面状態密度は、全体として、従来技術の密度（１０10ｃｍ-2ｅＶ-1）に比肩し得るか、あるいはこれよりも優れている。更に、Ｇｄ3 Ｇａ5 Ｏ12を蒸着源として用いた特定例では、Ｇａ2 Ｏ3 膜が含むＧｄレベルは、図４のグラフに示すように、選択イオン質量分光分析（ＳＩＭＳ：Selective IonMass Spectroscopy ）の検出限界未満であることもわかっている。
【００１８】
開示したプロセスのウエハ構造上に熱的に蒸着した絶縁層は、従来技術のエピタキシャル生成物の露出した半導体表面に置き換わり、埋め込みエピタキシャル半導体表面は電気的および化学的に安定で、卓越した電気的特性を呈する。このように、新規な表面保護プロセスにしたがって製造した、改良された化合物半導体ウエハ構造は、以下の利点を有する。まず、半導体エピ層構造およびその中に形成される素子／回路の卓越した電気的および化学的特性，パシベーションならびに保護性能を有すること、半導体エピ層構造およびその中に形成される素子／回路の卓越した電子および化学表面特性の安定性，素子／回路処理の簡略化，素子／回路の再現性および信頼性向上が得られること、更に、電子的パシベーションの処理および保存の間半導体表面の重要な部分が露出されないことがあげられる。
【００１９】
これらの改良によって、ｄｃ不安定性や低い信頼性のような従来技術の問題が本質的に解決即ち克服されるため、生産性の高いプロセスが得られる。
【００２０】
以上、本発明の特定実施例について示しかつ説明したが、更に別の変更や改良も当業者には想起されよう。したがって、本発明は、ここに示した特定形態には限定されないと理解されることを望み、本発明の精神および範囲から逸脱しない変更は全て特許請求の範囲に含まれることを意図するものである。
【図面の簡単な説明】
【図１】表面上に自然酸化物が形成されている、従来技術の化合物半導体基板の簡略断面図。
【図２】本発明による、エピタキシャル層およびキャップ層を有する化合物半導体基板の簡略断面図。
【図３】本発明にしたがって図２の構造を製造する際に利用するマルチ・ウエハ・エピタキシャル生産システムを示す図。
【図４】Ｇｄ3 Ｇａ5 Ｏ12を蒸着源とした場合の、Ｇａ2 Ｏ3 膜における近似濃度およびイオン強度を示すグラフ。
【符号の説明】
１０ ＩＩＩ−Ｖ化合物半導体ウエハ
１２ 化合物半導体ウエハ構造
１３ 最上層
１４ 上面
１５ 自然酸化物層
２０ 化合物半導体ウエハ構造
２２ 層
２３ 最上層
２４ 上面
２５ 絶縁キャップ層
３０ マルチ・ウエハ・エピタキシャル生産システム
３３ 転送および装填モジュール
３５ ＩＩＩ−Ｖ成長チャンバ
３８ 絶縁チャンバ
【発明の属する技術分野】
本発明は、ＩＩＩ−Ｖウエハの生産に関し、更に特定すれば、ＩＩＩ−Ｖ構造の表面保護に関するものである。
【０００２】
【従来の技術】
従来技術におけるＩＩＩ−Ｖエピタキシャル・ウエハの生産では、半導体層を用いてエピタキシャル構造を完成させる。例えば、ＧａＡｓ，Ｉｎ1-X ＧａX Ａｓ，Ａｌ1-X ＧａX Ａｓ，ＩｎＧａＡｓＰ等のような、種々の半導体最上層が、特定の素子／回路用途および半導体基板に応じて用いられている。従来技術のエピタキシャル・ウエハの生産では、半導体最上層を用いると、その結果制御不能かつ有害な電気的特性および化学的表面特性が発生する。電子および光電素子／回路処理は複雑化し、素子／回路性能に影響が及ぶ。複雑化および劣化の度合いは、特定の素子／回路処理および用途に左右される。例えば、ユニポーラ・トランジスタ素子／回路では、プラズマ露出，フェルミ・レベル・ピンニング(Fermi level pinning) ，ならびにゲート・ソースおよびゲート・ドレイン領域の不安定性によって、その生産性および性能の低下を招く。機能的かつ安定なＭＯＳＦＥＴ素子の製造は不可能であった。
【０００３】
制御不能かつ有害な電気的特性および表面特性は、化学的表面反応によって自然酸化物およびダングリング・ボンド(dangling bond) が発生するために生ずる。一方、表面は熱力学的に不安定であり、フェルミ・レベル・ピンニング(pinned Fermi level)を呈する。即ち、１０3 Langmuir（１Langmuir=10-6Torr)という低い圧力に表面を露出させた後に、ＧａＡｓ表面の高い反応性が、フェルミ・レベル・ピンニングおよび表面の不安定性を誘発する。空気（硫黄，セレニウム等）に露出した後に表面準備技法を実施することは、非効率的でありかつ不安定であることが証明されている。
【０００４】
従来技術では、例えば、M. Passlack et al., Appl. Plys. Lett., vol 68, 1099 (1996), Appl. Phys. Lett., vol. 68, 3605 (1996), およびAppl. Phys. Lett., vol 69, 302, (1996), "Electron beam Deposition of gallium oxide thin films using a single purity crystal lyaer" と題し１９９５年９月１９日に特許された米国特許番号第５，４５１，５４８号，"Gallium Oxide Coatings for Optoelectronic Devices Using Electron Beam Evaporation of a High Purity Single Crystal Gd3 Ga5 O12 Source"と題し１９９６年８月２７日に特許された米国特許番号第５，５５０，０８９号において、超高真空（ＵＨＶ：ultra-high vacuum ）を保持しながら、Ｇｄ3 Ｇａ5 Ｏ12のe −ビーム蒸着(e-beam evaporation)を用いて、ＧａＡｓ系半導体エピタキシャル層上に特定の絶縁キャップ層を現場において堆積すると、界面状態密度(interface state density) が低い熱力学的に安定なＩＩＩ−Ｖ表面（界面）の製造が可能であることが報告されている。ＧａＡｓでは、重要な要素には、ＧａＡｓ表面の不純物への超低圧露出（＜１０ないし１００Langmuir）ならびにＧａＡｓバルクおよび表面化学量論比の保存、ＧａＡｓ表面酸化の完全な除外，ならびにＧａＡｓおよび堆積される分子の界面原子に関連する特定の原子構造の必要性が含まれる。しかしながら、従来技術に記載されているプロセスは、ｄｃ不安定性および低い信頼性に妨げられるために、製造は不可能である。
【０００５】
したがって、これらの問題を克服する新しい製造方法を提供することができれば、非常に有利であろう。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、新規で改良されたＩＩＩ−Ｖエピタキシャル・ウエハ生産プロセスを提供することである。
【０００７】
本発明の他の目的は、安定性および信頼性改善を図った新規で改良されたＩＩＩ−Ｖエピタキシャル・ウエハを提供することである。
【０００８】
本発明の更に他の目的は、製造および使用が比較的簡単な、新規で改良されたＩＩＩ−Ｖウエハを提供することである。
【０００９】
【課題を解決するための手段】
上述のおよびその他の問題の少なくとも部分的な解決、ならびに上述のおよびその他の目的の実現は、本発明の化合物半導体ウエハ構造の表面保護方法において達成される。この方法は、表面を有する化合物半導体ウエハ構造を用意する段階と、ウエハ構造上で絶縁物質を熱的に蒸着させることにより、ウエハ構造の表面上に絶縁キャップ層を形成する段階とを含む。
【００１０】
具体的な半導体生産プロセスでは、マルチ・ウエハ・エピタキシャル生産システムを用意する。このシステムは、ＩＩＩ−Ｖ族化合物成長チャンバおよび絶縁物蒸着チャンバが取り付けられた搬送・装填モジュールを含む。表面を有する化合物半導体ウエハをこの搬送・装填モジュール内に配置し、マルチ・ウエハ生産システム内の圧力を≦１０-10 Torrに減圧する。化合物半導体ウエハをＩＩＩ−Ｖ族化合物成長チャンバに移動し、化合物半導体物質の層を、化合物半導体ウエハの表面上にエピタキシャル成長させる。次に、マルチ・ウエハ生産システムから取り出すことなく、化合物半導体ウエハを搬送・装填モジュールに移動し、更に絶縁物蒸着チャンバに移動する。化合物半導体物質の層上に物質を熱的に蒸着することによって、絶縁キャップ層を形成する。
【００１１】
【発明の実施の形態】
具体的に図１を参照すると、従来技術のＩＩＩ−Ｖ化合物半導体ウエハ１０が示されている。ウエハ１０は、基板，およびその上面上にエピタキシャル的に形成された１層以上のＩＩＩ−Ｖ物質を含む。この開示の目的のために、基板およびその上に形成されたあらゆるエピタキシャル層のことを、単に化合物半導体ウエハ構造と呼ぶことにする。これは、図１では１２で示されている。化合物半導体ウエハ構造１２は、上面１４のある最上層１３を有する。化合物半導体ウエハ構造１２または最上層１３を周囲状態（空気，処理環境等）に露出させると常に、自然酸化物の層１５が表面上に形成される。通常、層１５は非常に薄く、厚さは約１０オングストローム程度である。最上層１３および自然酸化物層１５間の界面は、熱力学的に不安定であり、フェルミ・レベル・ピンニングを呈する。
【００１２】
本発明にしたがって形成された化合物半導体ウエハ構造２０を図２に示す。化合物半導体ウエハ構造２０は、概略的に、基板，およびその上面上にエピタキシャル的に形成された１層以上のＩＩＩ−Ｖ物質を含む。以降、この層を２２で示すことにする。化合物半導体ウエハ構造２０は、上面２４のある最上層２３を有する。勿論、特定用途によっては（または、化合物半導体ウエハ構造２０のある部分では）、基板上にエピタキシャル層がない場合もあり、上面２４が単に基板の上面となっている場合もあることは理解されよう。化合物半導体ウエハ構造２０の表面２４上に、絶縁キャップ層２５を熱的に蒸着する。
【００１３】
次に図３に移ると、マルチ・ウエハ・エピタキシャル生産システム３０が示されている。これは、本発明による図２の化合物半導体ウエハ構造２０を製造する際に用いられる。システム３０は、搬送・装填モジュール３３，この搬送・装填モジュール３３に取り付けられたＩＩＩ−Ｖ成長チャンバ３５，および搬送・装填モジュール３３に取り付けられた絶縁物蒸着チャンバ３８を含む。各チャンバ３５，３８が搬送・装填モジュール３３に取り付けられているので、ウエハ，チップ等は、システム３０から取り出すことなく、各チャンバ内で処理することができる。したがって、一旦ウエハをシステム３０に導入し真空状態としたなら、ウエハは、処理が完了するまで、環境には晒されない。
【００１４】
したがって、本発明による化合物半導体ウエハ構造の表面を保護するプロセスの一例として、化合物半導体ウエハを搬送・装填モジュール３３内に配置し、マルチ・ウエハ生産システム３０内の圧力を≦１０-10 Torrに減圧する。次に、ウエハをＩＩＩ−Ｖ族化合物成長チャンバ３５に移動し、化合物半導体物質の１つ以上の層を、表面上にエピタキシャル成長させ、化合物半導体ウエハ構造（例えば、化合物半導体ウエハ構造２０）を生産する。最上層２３の成長の後、化合物半導体ウエハ構造２０を搬送・装填モジュール３３に移動し、次いで絶縁物蒸着チャンバ３８に移動する。絶縁物蒸着チャンバ３８内において、ウエハ構造２０上に絶縁物質を熱的に蒸着することによって、化合物半導体ウエハ構造２０の表面２４上に、絶縁キャップ層２５を形成する。
【００１５】
本プロセスの好適実施例では、酸化物坩堝(oxide crucible)において蒸着源(evaporation source)を用い、流出セル(effusion cell) からのガリウム酸化物分子を熱的に蒸着することによって、ウエハ構造２０の表面２４上に、絶縁キャップ層２５を熱的に蒸着する。蒸着源は、融点ｍpoを有する多結晶Ｇａ2 Ｏ3 ，融点ｍpoを有する単結晶Ｇａ2 Ｏ3 ，あるいは融点ｍpoを有するＧａ2 Ｏ3 成分を含有する多結晶または単結晶物質の１つから選択する。蒸着源を含む酸化物坩堝は、融点ｍ p が蒸着源の融点よりも高くある（ｍ p ＞ｍ po ）とともに、蒸着源との共融合金 (eutectic alloy) を形成しない酸化物からなる坩堝，または共融温度を有し蒸着源の蒸着温度よりも共融温度の方が高い酸化物からなる坩堝のいずれかから選択する。更に、酸化物坩堝は、比較的高いバンドギャップ、即ち、通常≧４ｅＶを有する物質で形成することが好ましい。
【００１６】
ある特定例では、酸化物坩堝は、以下の物質の１つで形成する。ＢｅＯ（ｍp ＝２５０７℃），ＺｒＯ2 （ｍp ＝２７１０℃），ＨｆＯ2 （ｍp ＝２７７４℃），Ｌａ2 Ｏ3 （ｍp ＝２３０５℃），Ａｌ2 Ｏ3 （ｍp ＝２０５０℃），またはＴｈＯ2 （ｍp ＝３３９０℃）。上述の物質の１つを酸化物坩堝に使用する場合、蒸着源は、多結晶または単結晶Ｇａ2 Ｏ3 ，あるいはＧａ2 Ｏ3 成分を含有する多結晶または単結晶材料（ｍpo＝１７２５℃）とする。他の特定例では、酸化物坩堝は、以下の材料の１つで形成する。ＺｒＯ2 （ｍp ＝２７１０℃），ＨｆＯ2 （ｍp ＝２７７４℃），Ｌａ2 Ｏ3 （ｍp ＝２３０５℃），Ａｌ2 Ｏ3 （ｍp ＝２０５０℃），またはＴｈＯ2 （ｍp ＝３３９０℃）。この場合、蒸着源は、Ｇｄ3 Ｇａ5 Ｏ12（ｍpo＝１７００℃）およびＭｇＧａ2 Ｏ4 （ｍpo＝１７００℃）の一方を含む。
【００１７】
このようにして、絶縁キャップ層２５を適所に配するまで、化合物半導体ウエハ構造２０を周囲条件に露出することから保護する。図３のシステム３０において絶縁キャップ層２５を形成するので、構造即ちエピタキシャル層は、周囲条件には決して晒されることはなく、基板またはエピタキシャル層および絶縁キャップ層２５間の界面は、熱力学的に安定であり、卓越した電気的特性を有する。ＧａＡｓ表面およびその上に堆積した酸化物層を有する化合物半導体ウエハ構造の特定例では、ＧａＡｓ−Ｇａ2 Ｏ3 界面は、単一層急峻性(monolayer abruptness)を呈し、酸化物の表面荒さ（ｒｍｓ）は≦２．５オングストロームである。また、製造したウエハ全体にわたって界面状態密度には、卓越した均一性があることもわかった。界面状態密度は、全体として、従来技術の密度（１０10ｃｍ-2ｅＶ-1）に比肩し得るか、あるいはこれよりも優れている。更に、Ｇｄ3 Ｇａ5 Ｏ12を蒸着源として用いた特定例では、Ｇａ2 Ｏ3 膜が含むＧｄレベルは、図４のグラフに示すように、選択イオン質量分光分析（ＳＩＭＳ：Selective IonMass Spectroscopy ）の検出限界未満であることもわかっている。
【００１８】
開示したプロセスのウエハ構造上に熱的に蒸着した絶縁層は、従来技術のエピタキシャル生成物の露出した半導体表面に置き換わり、埋め込みエピタキシャル半導体表面は電気的および化学的に安定で、卓越した電気的特性を呈する。このように、新規な表面保護プロセスにしたがって製造した、改良された化合物半導体ウエハ構造は、以下の利点を有する。まず、半導体エピ層構造およびその中に形成される素子／回路の卓越した電気的および化学的特性，パシベーションならびに保護性能を有すること、半導体エピ層構造およびその中に形成される素子／回路の卓越した電子および化学表面特性の安定性，素子／回路処理の簡略化，素子／回路の再現性および信頼性向上が得られること、更に、電子的パシベーションの処理および保存の間半導体表面の重要な部分が露出されないことがあげられる。
【００１９】
これらの改良によって、ｄｃ不安定性や低い信頼性のような従来技術の問題が本質的に解決即ち克服されるため、生産性の高いプロセスが得られる。
【００２０】
以上、本発明の特定実施例について示しかつ説明したが、更に別の変更や改良も当業者には想起されよう。したがって、本発明は、ここに示した特定形態には限定されないと理解されることを望み、本発明の精神および範囲から逸脱しない変更は全て特許請求の範囲に含まれることを意図するものである。
【図面の簡単な説明】
【図１】表面上に自然酸化物が形成されている、従来技術の化合物半導体基板の簡略断面図。
【図２】本発明による、エピタキシャル層およびキャップ層を有する化合物半導体基板の簡略断面図。
【図３】本発明にしたがって図２の構造を製造する際に利用するマルチ・ウエハ・エピタキシャル生産システムを示す図。
【図４】Ｇｄ3 Ｇａ5 Ｏ12を蒸着源とした場合の、Ｇａ2 Ｏ3 膜における近似濃度およびイオン強度を示すグラフ。
【符号の説明】
１０ ＩＩＩ−Ｖ化合物半導体ウエハ
１２ 化合物半導体ウエハ構造
１３ 最上層
１４ 上面
１５ 自然酸化物層
２０ 化合物半導体ウエハ構造
２２ 層
２３ 最上層
２４ 上面
２５ 絶縁キャップ層
３０ マルチ・ウエハ・エピタキシャル生産システム
３３ 転送および装填モジュール
３５ ＩＩＩ−Ｖ成長チャンバ
３８ 絶縁チャンバ
Claims (5)
- 化合物半導体ウエハ構造の表面保護方法であって、
蒸着源の融点よりも高い融点を有し、蒸着源との共融合金を形成しない酸化物、または蒸発源との共融温度を有するが蒸着源の蒸着温度よりも共融温度の方が高い酸化物からなる酸化物坩堝に、結晶性Ｇａ ２ Ｏ ３ からなる蒸着源を配置する工程と、
化合物半導体ウエハ構造（２２）の表面（２４）に前記結晶性Ｇａ２Ｏ３蒸着源からの酸化ガリウム分子を熱的に蒸着することによって、前記ウエハ構造の前記表面上にＧａ２Ｏ３層（２５）を形成する工程とを備える、表面保護方法。 - ＩＩＩ−Ｖ族化合物成長チャンバ（３５）および絶縁物蒸着チャンバ（３８）に連結された搬送・装填モジュール（３３）を備えたマルチ・ウエハ・エピタキシャル生産システム（３０）における、半導体ウエハの表面保護方法であって、
蒸着源の融点よりも高い融点を有し、蒸着源との共融合金を形成しない酸化物、または蒸発源との共融温度を有するが蒸着源の蒸着温度よりも共融温度の方が高い酸化物からなる酸化物坩堝に、結晶性Ｇａ ２ Ｏ ３ からなる蒸着源を配置する工程と、
前記搬送・装填モジュール（３３）内に化合物半導体ウエハ（２２）を配置する工程と、
前記マルチ・ウエハ生産システム（３０）内の圧力を≦１０-10 Torrに減圧する工程と、
前記化合物半導体ウエハ（２２）を前記ＩＩＩ−Ｖ族化合物成長チャンバ（３５）に移動し、前記化合物半導体ウエハ（２２）の表面上に、化合物半導体物質の層（２３）をエピタキシャル成長させる工程と、
前記化合物半導体ウエハ（２２）を前記搬送・装填モジュール（３３）に移動し、次いで前記絶縁物蒸着チャンバ（３８）に移動し、前記化合物半導体物質の層（２３）上に結晶性Ｇａ２Ｏ３蒸着源からの酸化ガリウム分子を熱的に蒸着することにより、絶縁キャップ層（２５）を形成する工程とを備える、表面保護方法。 - 前記化合物半導体ウエハは、ガリウム砒素化合物半導体からなる、請求項２に記載の表面保護方法。
- 前記酸化物坩堝を形成する酸化物は 4eV 以下のエネルギーバンドギャップを有する、請求項１または２に記載の表面保護方法。
- 前記酸化物坩堝は、ＢｅＯ，ＺｒＯ 2 ，ＨｆＯ 2 ，Ｌａ 2 Ｏ 3 ，Ａｌ 2 Ｏ 3 ，またはＴｈＯ 2 からなる、請求項１または２に記載の表面保護方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US812950 | 1997-03-04 | ||
| US08/812,950 US6030453A (en) | 1997-03-04 | 1997-03-04 | III-V epitaxial wafer production |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH10289906A JPH10289906A (ja) | 1998-10-27 |
| JPH10289906A5 JPH10289906A5 (ja) | 2008-04-24 |
| JP4124508B2 true JP4124508B2 (ja) | 2008-07-23 |
Family
ID=25211066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06780198A Expired - Fee Related JP4124508B2 (ja) | 1997-03-04 | 1998-03-02 | 化合物半導体ウエハの表面保護方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6030453A (ja) |
| EP (1) | EP0863542A3 (ja) |
| JP (1) | JP4124508B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107039245A (zh) * | 2017-04-20 | 2017-08-11 | 中国科学院微电子研究所 | 提高氧化镓材料导热性的方法 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6936900B1 (en) | 2000-05-04 | 2005-08-30 | Osemi, Inc. | Integrated transistor devices |
| US6445015B1 (en) | 2000-05-04 | 2002-09-03 | Osemi, Incorporated | Metal sulfide semiconductor transistor devices |
| US6451711B1 (en) * | 2000-05-04 | 2002-09-17 | Osemi, Incorporated | Epitaxial wafer apparatus |
| US6670651B1 (en) | 2000-05-04 | 2003-12-30 | Osemi, Inc. | Metal sulfide-oxide semiconductor transistor devices |
| US6989556B2 (en) * | 2002-06-06 | 2006-01-24 | Osemi, Inc. | Metal oxide compound semiconductor integrated transistor devices with a gate insulator structure |
| NO322192B1 (no) * | 2002-06-18 | 2006-08-28 | Thin Film Electronics Asa | Fremgangsmate til fremstilling av elektrodelag av ferroelektriske minneceller i en ferroelektrisk minneinnretning, samt ferroelektrisk minneinnretning |
| US7187045B2 (en) * | 2002-07-16 | 2007-03-06 | Osemi, Inc. | Junction field effect metal oxide compound semiconductor integrated transistor devices |
| US6770536B2 (en) | 2002-10-03 | 2004-08-03 | Agere Systems Inc. | Process for semiconductor device fabrication in which a insulating layer is formed on a semiconductor substrate |
| KR100787272B1 (ko) * | 2003-02-24 | 2007-12-20 | 각코호진 와세다다이가쿠 | Ｇａ2Ｏ3계 발광 소자 및 그 제조 방법 |
| WO2005048318A2 (en) * | 2003-11-17 | 2005-05-26 | Osemi, Inc. | Nitride metal oxide semiconductor integrated transistor devices |
| US20080282983A1 (en) * | 2003-12-09 | 2008-11-20 | Braddock Iv Walter David | High Temperature Vacuum Evaporation Apparatus |
| JP2005235961A (ja) * | 2004-02-18 | 2005-09-02 | Univ Waseda | Ｇａ２Ｏ３系単結晶の導電率制御方法 |
| US7202182B2 (en) * | 2004-06-30 | 2007-04-10 | Freescale Semiconductor, Inc. | Method of passivating oxide/compound semiconductor interface |
| US20080157073A1 (en) * | 2006-12-29 | 2008-07-03 | Walter David Braddock | Integrated Transistor Devices |
| US8273649B2 (en) * | 2008-11-17 | 2012-09-25 | International Business Machines Corporation | Method to prevent surface decomposition of III-V compound semiconductors |
| US10475930B2 (en) | 2016-08-17 | 2019-11-12 | Samsung Electronics Co., Ltd. | Method of forming crystalline oxides on III-V materials |
| US11462402B2 (en) | 2020-10-21 | 2022-10-04 | Cornell University | Suboxide molecular-beam epitaxy and related structures |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4592927A (en) * | 1982-09-24 | 1986-06-03 | At&T Bell Laboratories | Growth of oxide thin films using solid oxygen sources |
| US4935789A (en) * | 1985-02-19 | 1990-06-19 | Eaton Corporation | Buried channel FET with lateral growth over amorphous region |
| US4745082A (en) * | 1986-06-12 | 1988-05-17 | Ford Microelectronics, Inc. | Method of making a self-aligned MESFET using a substitutional gate with side walls |
| US4859253A (en) * | 1988-07-20 | 1989-08-22 | International Business Machines Corporation | Method for passivating a compound semiconductor surface and device having improved semiconductor-insulator interface |
| US5550089A (en) * | 1994-03-23 | 1996-08-27 | Lucent Technologies Inc. | Gallium oxide coatings for optoelectronic devices using electron beam evaporation of a high purity single crystal Gd3 Ga5 O12 source. |
| US5451548A (en) * | 1994-03-23 | 1995-09-19 | At&T Corp. | Electron beam deposition of gallium oxide thin films using a single high purity crystal source |
| US5767388A (en) * | 1995-04-26 | 1998-06-16 | Siemens Aktiengesellschaft | Methane sensor and method for operating a sensor |
| US5665658A (en) * | 1996-03-21 | 1997-09-09 | Motorola | Method of forming a dielectric layer structure |
| US5597768A (en) * | 1996-03-21 | 1997-01-28 | Motorola, Inc. | Method of forming a Ga2 O3 dielectric layer |
| US5693565A (en) * | 1996-07-15 | 1997-12-02 | Dow Corning Corporation | Semiconductor chips suitable for known good die testing |
-
1997
- 1997-03-04 US US08/812,950 patent/US6030453A/en not_active Expired - Fee Related
-
1998
- 1998-03-02 EP EP98103609A patent/EP0863542A3/en not_active Withdrawn
- 1998-03-02 JP JP06780198A patent/JP4124508B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107039245A (zh) * | 2017-04-20 | 2017-08-11 | 中国科学院微电子研究所 | 提高氧化镓材料导热性的方法 |
| CN107039245B (zh) * | 2017-04-20 | 2020-01-21 | 中国科学院微电子研究所 | 提高氧化镓材料导热性的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0863542A3 (en) | 2000-06-28 |
| JPH10289906A (ja) | 1998-10-27 |
| US6030453A (en) | 2000-02-29 |
| EP0863542A2 (en) | 1998-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4124508B2 (ja) | 化合物半導体ウエハの表面保護方法 | |
| US5907792A (en) | Method of forming a silicon nitride layer | |
| US6469357B1 (en) | Article comprising an oxide layer on a GaAs or GaN-based semiconductor body | |
| US6756320B2 (en) | Method of forming article comprising an oxide layer on a GaAs-based semiconductor structure | |
| US5962883A (en) | Article comprising an oxide layer on a GaAs-based semiconductor body | |
| US6933566B2 (en) | Method of forming lattice-matched structure on silicon and structure formed thereby | |
| US6989556B2 (en) | Metal oxide compound semiconductor integrated transistor devices with a gate insulator structure | |
| JPH10289906A5 (ja) | ||
| KR100516252B1 (ko) | 반도체소자를가진물품및그제조방법 | |
| US6451711B1 (en) | Epitaxial wafer apparatus | |
| KR20070044441A (ko) | 고 ｋ 유전체 재료와 사용되는 계면 층 | |
| US5904553A (en) | Fabrication method for a gate quality oxide-compound semiconductor structure | |
| WO1991006976A2 (en) | Process for producing an aluminum oxide layer on various substrates | |
| JP2000068497A (ja) | ＧａＮ系化合物半導体装置 | |
| Nanishi et al. | Plasma-excited MBE—Proposal and achievements through R&D of compound semiconductor materials and devices | |
| US6359294B1 (en) | Insulator-compound semiconductor interface structure | |
| KR102936339B1 (ko) | 산화갈륨 박막 구조물, 이의 제조방법 및 이를 포함하는 포토다이오드 | |
| WO2024132142A1 (en) | Method of fabricating a device, device, and deposition apparatus | |
| Asano et al. | Microstructure of the a-Si1-xCx: H/c-Si Interface | |
| WO2026084744A2 (en) | Surface oxidation- and band alignment-based iii-nitride semiconductor devices | |
| JPH01161822A (ja) | 素子およびその製造法 | |
| JPH04199507A (ja) | ３―Ｖ族化合物半導体へのｎ型不純物固相拡散方法 | |
| EP0472347A2 (en) | Method of making a contact on a group III-V compound semiconductor device | |
| Yuk et al. | Effects of thermal annealing on the microstructural properties of the lower region in ZnO thin films grown on n-Si (001) substrates | |
| JPH0526760B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040927 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071128 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071203 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071226 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080104 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080128 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080228 |
|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20080228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080502 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20080228 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |