JP4126038B2

JP4126038B2 - Ｂｇａパッケージ基板及びその製作方法

Info

Publication number: JP4126038B2
Application number: JP2004309685A
Authority: JP
Inventors: ユン・キョンロ; シン・ヨンファン; リ・テゴン
Original assignee: 三星電機株式会社
Priority date: 2004-07-26
Filing date: 2004-10-25
Publication date: 2008-07-30
Anticipated expiration: 2024-10-25
Also published as: JP2006041459A; US7408261B2; KR20060009649A; US20080216314A1; KR100557540B1; US7802361B2; US20060017151A1

Description

本発明はＢＧＡ（Ball Grid Array）パッケージ基板及びその製作方法に係り、より詳しくはソルダボールパッド（solder ball pad）の厚さを調節して、ソルダボール間の接合を防止するＢＧＡパッケージ基板及びその製作方法に関するものである。

最近、ＢＧＡパッケージ基板は、電子製品の小型化、高集積化、及び多機能化に従い、軽薄短小及び高密度の微細回路パターンを具現するため、急速な技術開発が進んでいる。特に、軽薄短小及び微細回路パターンは、半導体チップがＢＧＡパッケージ基板上に実装されるＣＳＰ（Chip-Sized Package）製品で強く要求されている。

図１ａ〜図１ｋは従来のＢＧＡパッケージ基板の製作方法の流れを示す断面図、図２は図１ａ〜１ｋに示す方法で製作されたＢＧＡパッケージ基板に半導体チップを実装したＣＳＰ製品の断面図である。

図１ａに示すように、絶縁樹脂層１１、及び回路パターンの形成された銅箔層１２、１２′を含む銅張積層板（copper clad laminate）の両面にプレプレグ１３、１３′及び銅箔層１４、１４′をそれぞれ積層した原板１０を準備する。

図１ｂに示すように、原板１０の上下側銅箔層１４、１４′の回路接続のためにビアホールａを形成する。

図１ｃに示すように、前記ビアホールａの電気的接続のため、原板１０の上下側銅箔層１４、１４′及びビアホールａの側壁に銅鍍金層１５、１５′を施す。

図１ｄに示すように、原板１０の上下側銅鍍金層１５、１５′にドライフィルム２０、２０′をそれぞれ塗布する。

図１ｅに示すように、所定のパターンが印刷されたアートワークフィルム（図示せず）を介してドライフィルム２０、２０′を露光及び現像することにより、ドライフィルム２０、２０′に所定のパターンを形成する。ここで、所定のパターンとしては、回路パターン、ビアホールａのランド、ワイヤーボンディングパッドパターン、及びソルダボールパッドパターンを含む。

図１ｆに示すように、所定のパターンが形成されたドライフィルム２０、２０′をエッチングレジストとして使用し、原板１０をエッチング液に浸漬することにより、ドライフィルム２０、２０′の所定パターンに対応する部分を除く残り部分の上下側銅箔層１４、１４′及び銅鍍金層１５、１５′をエッチングして除去する。

図１ｇに示すように、原板１０の上下両面に塗布されたドライフィルム２０、２０′を剥離して除去する。

図１ｈに示すように、原板１０にソルダレジスト１６、１６′を塗布した後、仮乾燥させる。

図１ｉに示すように、原板１０の上下側ソルダレジスト１６、１６′に、ソルダレジストパターンが印刷されたアートワークフィルム３０、３０′を密着させた後、ソルダレジスト１６、１６′を露光及び現像することにより、ソルダレジストパターンに対応するソルダレジスト１６、１６′を硬化させる。ここで、アートワークフィルム３０、３０′のソルダレジストパターンが印刷された黒い部分３２、３２′は露光工程で紫外線が透過し得ないが、印刷されていない部分３１、３１′は紫外線が透過してソルダレジスト１６、１６′を硬化させる。

図１ｊに示すように、アートワークフィルム３０、３０′を除去した後、硬化していない部分のソルダレジスト１６、１６′を除去して、ソルダレジストパターンを形成する。

図１ｋに示すように、原板１０の上部ソルダレジスト１６パターンの開口部ｂのワイヤーボンディングパッドに金鍍金層１７を形成し、原板１０の下側ソルダレジスト１６′の開口部ｃのソルダボールパッドに金鍍金層１７′を形成する。

その後、接着剤４０で半導体チップ５０を実装し、ワイヤーボンディング１８及びソルダボール１９を形成すると、図２に示すようなＣＳＰ製品が製作される。

前述したようなＢＧＡパッケージ基板の製作方法は、本出願人が１９９５年１１月１４日出願した特許文献１に開示されている。

現在、このようなＣＳＰ製品に使用されるＢＧＡパッケージ基板のソルダボール１９間のピッチが次第に減っている趨勢にある（すなわち、０．８ｍｍ→０．６５ｍｍ→０．５ｍｍ→０．４ｍｍのように減っている）。

前記のような製作方法で製作された従来のＢＧＡパッケージ基板は、ソルダボール１９間のピッチが０．６５ｍｍ以上の場合は、ＣＳＰ製品を製作するのに大きな問題はなかった。

しかし、ソルダボール１９間のピッチが０．５ｍｍ以下に減少する場合、図２の点線円で示す部分ｄのように、隣接したソルダボール１９が互いに接合しやすい問題点があった。

特に、このようなソルダボール１９同士接合する現象は、ＢＧＡパッケージ基板をメイン基板に実装する過程でより易く発生するため、最終の電子製品の信頼度を低下させる問題点もある。
大韓民国特許登録第３４４,６１８号公報

したがって、前記のような問題点を解決するための本発明の技術的課題は、ソルダボール間の接合を防止するためのＢＧＡパッケージ基板及びその製作方法を提供することである。

本発明のほかの技術的課題は、小型化、高集積化、及び多機能化の電子製品に要求される高密度のソルダボールを形成することができるＢＧＡパッケージ基板及びその製作方法を提供することである。

前記技術的課題を解決するため、本発明によるＢＧＡパッケージ基板は、回路パターン及びワイヤーボンディングパターンを含むパターンが形成された第１外層と、回路パターン及びソルダボールパッドパターンを含むパターンが形成された第２外層と、前記第１外層と前記第２外層との間に形成された絶縁層と、前記第１外層と前記第２外層とを電気的に接続する第１外部ビアホールと、前記第１外層と前記第２外層上にそれぞれ形成され、前記ワイヤーボンディングパッドパターン及び前記ソルダボールパッドパターンに対応する部分が開放されているソルダレジスト層とを含んでなり、前記ソルダボールパッドパターンの厚さが前記第２外層の回路パターンの厚さより小さいことを特徴とする。

本発明によるＢＧＡパッケージ基板は、回路パターンが形成された多数の回路層、前記多数の回路層間にそれぞれ形成される多数の絶縁樹脂層、及び前記回路層間を電気的に接続する内部ビアホールを含み、前記絶縁層の内部に形成される内層と、前記外層の回路層と前記内層の回路層とを電気的に接続する第２外部ビアホールとをさらに含むことが好ましい。

本発明によるＢＧＡパッケージ基板は、前記ワイヤーボンディングパッドパターン及び前記ソルダボールパッド上に形成される金鍍金層をさらに含むことが好ましい。

本発明によるＢＧＡパッケージ基板は、前記ワイヤーボンディングパッドパターンと前記金鍍金層間、及び前記ソルダボールパッドパターンと前記金鍍金層間に形成されるニッケル鍍金層をさらに含むことが好ましい。

本発明によるＢＧＡパッケージ基板は、前記ソルダボールパッドパターンの金鍍金層上に形成されるソルダボールをさらに含むことが好ましい。

また、技術的課題を解決するため、本発明によるＢＧＡパッケージ基板の製作方法は、（Ａ）第１外層、第２外層、及び前記第１外層と前記第２外層との間に形成される絶縁層を含む原板を用意する段階と、（Ｂ）前記第１外層に、回路パターン及びワイヤーボンディングパッドパターンを含むパターンを形成し、前記第２外層に、回路パターン及びソルダボールパッドパターンを含むパターンを形成する段階と、（Ｃ）前記第１外層及び前記第２外層にソルダレジストを塗布した後、前記ワイヤーボンディングパッドパターン及び前記ソルダボールパッドパターンに対応する部分が開放されているソルダレジストパターンを形成する段階と、（Ｄ）前記第２外層のソルダボールパッドパターンを厚さ方向で部分エッチングして前記第２外層の回路パターンより低い厚さを有するように形成する段階とを含むことを特徴とする。

本発明によるＢＧＡパッケージ基板の製作方法は、前記（Ａ）段階の後、（Ｅ）前記原板に第１外部ビアホールを形成する段階と、（Ｆ）前記原板の外層及び前記第１外部ビアホールの側壁に銅鍍金層を形成する段階とをさらに含むことが好ましい。

本発明によるＢＧＡパッケージ基板の製作方法は、前記（Ｄ）段階の後、（Ｅ）前記ワイヤーボンディングパッドパターン及び前記ソルダボールパッドパターン上にニッケル鍍金層を形成する段階と、（Ｆ）前記ワイヤーボンディングパッドパターン及び前記ソルダボールパッドパターンのニッケル鍍金層上に金鍍金層を形成する段階と、（Ｇ）前記ソルダボールパッドパターンの金鍍金層上にソルダボールを形成する段階とをさらに含むことが好ましい。

本発明によるＢＧＡパッケージ基板の製作方法の前記（Ｄ）段階は、（Ｄ−１）前記第２外層のソルダレジスト上にエッチングレジストを塗布した後、前記エッチングレジストを露光及び現像することで、前記ソルダボールパッドパターンに対応する部分が開放されているエッチングレジストパターンを形成する過程と、（Ｄ−２）前記エッチングレジストパターンにより、前記ソルダボールパッドパターンを部分エッチングする過程と、（Ｄ−３）前記エッチングレジストを除去する過程とを含むことが好ましい。

本発明によるＢＧＡパッケージ基板の製作方法の前記（Ｄ−２）過程において、前記ソルダボールパッドパターンを部分エッチングする過程は、エッチング液噴霧方式などの湿式方式により前記ソルダボールパッドパターンを部分エッチングすることが好ましい。
本発明によるＢＧＡパッケージ基板の製作方法の前記（Ｄ−２）過程において、前記ソルダボールパッドパターンを部分エッチングする過程は、プラズマエッチング方式などの乾式方式により前記ソルダボールパッドパターンを部分エッチングすることが好ましい。

以上のような本発明によると、部分エッチング工程によりソルダボールの厚さを減らすことにより、ソルダボール間の接合を防止することができるＢＧＡパッケージ基板及びその製作方法を提供する。

したがって、本発明によるＢＧＡパッケージ基板及びその製作方法は、隣接したソルダボール間の間隔が大きいので、次第に減っているソルダボール間のピッチ（つまり、０．５ｍｍ以下）においても、ソルダボール間の接合を防止する効果がある。

また、本発明によるＢＧＡパッケージ基板及びその製作方法は、ソルダボール間の接合が発生しないので、最終の電子製品の信頼度を向上させる効果がある。

また、本発明によるＢＧＡパッケージ基板及びその製作方法は、より微細なソルダボールのパターンの形成ができるので、小型化、高集積化及び多機能化の電子製品に対応して適用し得る効果がある。

以下、添付図面に基づき、本発明によるＢＧＡパッケージ基板及びその製作方法を詳細に説明する。
図３ａ〜図３ｏは本発明の一実施例によるＢＧＡパッケージ基板の製作方法の流れを示す断面図、図４は図３ａ〜図３ｏに示す方法で製作されたＢＧＡパッケージ基板に半導体チップを実装したＣＳＰ製品の断面図である。

図３ａに示すように、絶縁樹脂層１１０、及び回路パターンの形成された銅箔層１２０、１２０′を含む銅張積層板（copper clad laminate）の両面に絶縁層１３０、１３０′（例えば、プレプレグ）及び銅箔層１４０、１４０′をそれぞれ積層した原板１００を準備する。

ここで、原板１００の内層として使用された銅箔層の種類には、その用途によって、ガラス／エポキシ銅張積層板、耐熱樹脂銅張積層板、紙／フェノール銅張積層板、高周波用銅張積層板、フレキシブル銅張積層板、複合銅張積層板などのいろいろがある。しかし、印刷回路基板の製作には、主に使用される絶縁樹脂層１１０に銅箔層１２０、１２０′が被せられたガラス／エポキシ銅張積層板を使用することが好ましい。

本実施例において、原板１００の内層（すなわち、原板１００の内部に回路パターンが形成された銅箔層１２０、１２０′）が２層の構造として示されているが、使用目的又は用途によって、４層、６層などの多層構造の原板１００を使用することもできる。また、内層のない原板１００（例えば、銅張積層板を直接原板１００として使用する場合）を使用することもできる。

また、本実施例において、外層（すなわち、原板１００の外部に回路パターンが形成される銅箔層１４０、１４０′）を形成するため、銅張積層板の両面に絶縁層１３０、１３０′と銅箔層１４０、１４０′をそれぞれ積層したが、銅張積層板の両面にＲＣＣ（Resin Coated Copper）をそれぞれ積層して外層を形成することもできる。

図３ｂに示すように、原板１００の上下側銅箔層１４０、１４０′の回路接続のためにビアホールＡを形成する。

この際、ビアホールＡを形成する過程は、ＣＮＣドリル又はレーザドリルを用いて、事前に設定された位置にビアホールＡを形成する方式を使用することが好ましい。

ＣＮＣドリルを用いる方式は、両面印刷回路基板のビアホールＡ又は多層印刷回路基板の通孔を形成するときに適合する。このようなＣＮＣドリルを用いてビアホールＡ又は通孔を形成した後、ドリリング時に発生する銅箔層１４０、１４０′のバー（burr）、ビアホールＡの側壁の埃、銅箔層１４０、１４０′の表面の埃などを除去するデバーリング（deburring）を行うことが好ましい。この場合、銅箔層１４０、１４０′の表面に粗さを付与することにより、後続銅鍍金工程において、銅との密着力を向上させる利点がある。

レーザを用いる方式は、多層印刷回路基板のマイクロビアホールを形成するときに適合する。このようなレーザを用いる方式としては、ＹＡＧレーザ（Yttrium Aluminum Garnet laser）を用いて銅箔層１４０、１４０′と絶縁層１３０、１３０′を同時に形成することもでき、ビアホールＡを形成すべき部分の銅箔層１４０、１４０′を食刻した後、二酸化炭素レーザ（ＣＯ_２ laser）を用いて絶縁層１３０、１３０′を形成することもできる。

一方、ビアホールＡを形成した後、ビアホールの形成時に発生する熱により絶縁層１３０、１３０′が溶けてビアホールＡの側壁から発生するスミアー（smear）を除去するデスミアー（desmear）工程を行うことが好ましい。

図３ｃに示すように、前記形成されたビアホールＡの電気的接続のため、原板１００の上下側銅箔層１４０、１４０′及びビアホールＡの側壁に銅鍍金層１５０、１５０′を施す。

ここで、原板１００のビアホールＡの側壁が絶縁樹脂層１１０及び絶縁層１３０、１３０′であるため、ビアホールＡの形成の直後に電解銅鍍金を行うことができない。

したがって、形成されたビアホールＡの電気的接続及び電解銅鍍金を行うため、無電解銅鍍金を行う。無電解銅鍍金は絶縁体に対する鍍金であるので、電気を呈するイオンによる反応を期待することができない。このような無電解銅鍍金は析出反応によりなされ、析出反応は触媒により促進される。鍍金液から銅が析出されるためには、鍍金しようとする材料の表面に触媒が付着しなければならない。これは、無電解銅鍍金が多くの前処理を必要とすることを示す。

一例として、無電解銅鍍金工程は、脱脂（cleanet）過程、ソフトエッチング（soft etching）過程、予備触媒処理（pre-catalyst）過程、触媒処理過程、活性化（accelerator）過程、無電解銅鍍金過程、及び酸化防止処理過程を含む。

脱脂過程において、上下側銅箔層１４０、１４０′の表面に存在する酸化物又は異物、特に油脂分などを酸又はアルカリ界面活性剤の含まれた薬品で除去した後、界面活性剤をすっかり水洗する。

ソフトエッチング過程において、上下側銅箔層１４０、１４０′の表面に微細な粗さ（例えば、およそ１〜２μｍ）を与えて、鍍金段階で銅粒子が均一に密着するようにし、脱脂過程で処理されなかった汚染物を除去する。

予備触媒処理過程において、低濃度の触媒薬品に原板１００を浸漬することにより、触媒処理段階で使用される薬品が汚染されるかあるいは濃度が変わることを防止する。さらに、同一成分の薬品槽に原板１００を予め浸漬するので、触媒処理がより活性化する効果がある。このような予備触媒処理過程には、１〜３％に希釈された触媒薬品を使用することが好ましい。

触媒処理過程において、原板１００の銅箔層１４０、１４０′、絶縁樹脂層１１０及び絶縁層１３０、１３０′（つまり、ビアホールＡの側壁）に触媒粒子を被せる。触媒粒子としてはＰｄ−Ｓｎ化合物を使用することが好ましく、このＰｄ−Ｓｎ化合物は、鍍金される粒子のＣｕ_２ ^＋とＰｄ_２ ^＋が結合して鍍金を促進する役割をする。

無電解銅鍍金過程において、鍍金液は、ＣｕＳＯ_４、ＨＣＨＯ、ＮａＯＨ及びそのほかの安定剤からなることが好ましい。鍍金反応を持続させるためには、化学反応が均衡をとらなければならなく、このため、鍍金液の組成を制御することが重要である。組成を維持するためには、不足した成分の適切な供給、機械撹拌、鍍金液の純化システムをよく運営しなければならない。反応の結果として発生する副産物のための濾過装置が必要であり、これを活用することにより鍍金液の使用時間を延長することができる。

酸化防止処理過程において、無電解銅鍍金後に残存するアルカリ成分により鍍金膜が酸化することを防止するため、酸化防止膜を全面にコートする。

しかし、前述した無電解銅鍍金工程は、一般に電解銅鍍金に比べて物理的特性が劣るので、薄く形成する。

無電解銅鍍金が完了した後、原板１００を銅鍍金作業槽内で浸食させた後、直流整流器を用いて電解銅鍍金を行う。このような電解銅鍍金は、鍍金する面積を計算し、その面積に相応する電流を直流整流器に流して銅を析出する方式を用いることが好ましい。

電解銅鍍金は、銅鍍金層の物理的特性が無電解銅鍍金層に比べて優れており、厚い銅鍍金層を形成し易い利点がある。

図３ｄに示すように、原板１００の上下側銅鍍金層１５０、１５０′にドライフィルム２００ａ、２００ａ′をそれぞれ塗布する。

ここで、ドライフィルム２００ａ、２００ａ′はカバーフィルム、フォトレジストフィルム、及びマイラーフィルム（Mylar film）の３層からなるが、実質的にレジストの役割をする層はフォトレジストフィルムである。

図３ｅに示すように、所定のパターンが印刷されたアートワークフィルム（図示せず）を介してドライフィルム２００ａ、２００ａ′を露光及び現像することにより、ドライフィルム２００ａ、２００ａ′に所定のパターンを形成する。

ここで、所定のパターンとしては、回路パターン、ビアホールＡのランド、ワイヤーボンディングパッドパターン、及びソルダボールパッドパターンを含む。

ドライフィルム２００ａ、２００ａ′の露光及び現像工程においては、所定のパターンが印刷されたアートワークフィルムをドライフィルム２００ａ、２００ａ′上に密着させた後、紫外線を照射する。この際、アートワークフィルムのパターンが印刷された黒い部分は紫外線が透過し得ないが、印刷されていない部分は紫外線が透過して、アートワークフィルムの下側ドライフィルム２００ａ、２００ａ′を硬化させる。このようにドライフィルム２００ａ、２００ａ′が硬化した原板１００を現像液に浸すと、硬化していないドライフィルム２００ａ、２００ａ′部分が現像液により除去され、硬化したドライフィルム２００ａ、２００ａ′部分のみが残ってエッチングレジストパターンを形成する。ここで、現像液としては、炭酸ナトリウム（Ｎａ_２ＣＯ_３）又は炭酸カリウム（Ｋ_２ＣＯ_３）の水溶液などを使用する。

図３ｆに示すように、所定のパターンが形成されたドライフィルム２００、２００ａ′をエッチングレジストとして使用し、原板１００にエッチング液を噴霧することにより、ドライフィルム２００ａ、２００ａ′の所定パターンに対応する部分を除く残り部分の上下側銅箔層１４０、１４０′及び銅鍍金層１５０、１５０′をエッチングして除去する。

図３ｇに示すように、原板１００の上下両面に塗布されたドライフィルム２００ａ、２００ａ′を剥離して除去する。

ここで、ドライフィルム２００ａ、２００ａ′は水酸化ナトリウム（ＮａＯＨ）又は水酸化カリウム（ＫＯＨ）などが含まれた剥離液で除去する。

前述した図３ｄ〜図３ｇの過程において、エッチングレジストとしてドライフィルム２００ａ、２００ａ′を使用したが、液体状態の感光材をエッチングレジストとして使用することもできる。

この場合、紫外線に感光される液体状態の感光材を原板１００の銅鍍金層１５０、１５０′に塗布した後、乾燥させる。次いで、所定のパターンが形成されたアートワークフィルムを用いて感光材を露光及び現像することで、感光材に所定のパターンを形成する。その後、所定のパターンが形成された感光材をエッチングレジストとして使用し、原板１００にエッチング液を噴霧することにより、感光材の所定パターンに対応する部分を除く残り部分の上下側銅箔層１４０、１４０′及び銅鍍金層１５０、１５０′をエッチングした後、感光材を除去する。ここで、液体状態の感光材をコートする方式としては、ディップコーティング（dip coating）方式、ロールコーティング（roll coating）方式、電着（electro-deposition）方式などがある。

このような液体状態の感光材を用いる方式は、ドライフィルム２００ａ、２００ａ′より薄く塗布することができるので、より微細な回路パターンを形成することができる利点がある。また、原板１００の表面に凹凸がある場合、これをならして平坦な表面に形成することができる利点もある。

図３ｈに示すように、原板１００にソルダレジスト１６０、１６０′を塗布した後、仮乾燥させる。

ここで、銅箔層１４０、１４０′及び銅鍍金層１５０、１５０′に回路パターンが形成された原板１００に指紋、脂、埃などが付いている場合、後続工程で形成されるソルダレジスト１６０、１６０′と原板１００が完全に密着しない問題が発生し得る。したがって、ソルダレジスト１６０、１６０′を塗布するに先立ち、ソルダレジスト１６０、１６０′と原板１００の密着力を向上させるため、基板の表面を洗浄し、基板の表面に粗さを付与する前処理を行うことが好ましい。

ソルダレジスト１６０、１６０′を塗布する方式としては、スクリーン印刷方式、ローラコーティング方式、カーテンコーティング方式、スプレーコーティング方式などを用いることができる。

図３ｉに示すように、原板１００の上下側ソルダレジスト１６０、１６０′に、ソルダレジストパターンが印刷されたアートワークフィルム３００、３００′を密着させた後、ソルダレジスト１６０、１６０′を露光及び現像することにより、ソルダレジストパターンに対応するソルダレジスト１６０、１６０′を硬化させる。

ここで、アートワークフィルム３００、３００′のソルダレジストパターンが印刷された黒い部分３２０、３２０′は露光工程で紫外線が透過し得ないが、印刷されていない部分３１０、３１０′は紫外線が透過してソルダレジスト１６０、１６０′を硬化させる。

図３ｊに示すように、アートワークフィルム３００、３００′を除去した後、硬化していない部分のソルダレジスト１６０、１６０′を現像工程で除去して、ソルダレジストパターンを形成する。その後、紫外線を照射して硬化させ、乾燥器（図示せず）でソルダレジスト１６０、１６０′を全く硬化させる。

ここで、原板１００のソルダレジスト１６０、１６０′が除去された部分に残存するソルダレジスト１６０、１６０′の残滓、異物などをプラズマにて除去する工程をさらに行うことが好ましい。

図３ｋに示すように、原板１００の上下側ソルダレジスト１６０、１６０′にドライフィルム２００ｂ、２００ｂ′をそれぞれさらに塗布する。

図３ｌに示すように、ソルダボールパッドに対応するパターンが印刷されたアートワークフィルム（図示せず）を介してドライフィルム２００ｂ、２００ｂ′を露光及び現像することにより、ドライフィルム２００ｂ、２００ｂ′に、ソルダボールパッドに対応するパターンを形成する。

図３ｍに示すように、ドライフィルム２００ｂ、２００ｂ′をエッチングレジストとして用い、原板１００にエッチング液を噴霧することにより、ソルダボールパッドの銅箔層１４０′又は銅鍍金層１５０′を部分エッチングして除去する。

このような部分エッチング工程により、ソルダボールパッドの銅箔層１４０′又は銅鍍金層１５０′の総厚さは、同一層に形成された回路パターンの銅箔層１４０′及び銅鍍金層１５０′の総厚さより小さくなる。

本実施例においては、銅鍍金層１５０′がエッチングされたソルダボールパッドが示されているが、銅鍍金層１５０′のみが部分エッチングされたソルダボールパッドを形成することができ、銅鍍金層１５０′が完全にエッチングされ銅箔層１４０′が部分エッチングされたソルダボールパッドを形成することもできる。

ほかの実施例として、プラズマなどを用いる方向性部分エッチングにより、ソルダボールパッドの銅鍍金層１５０′又は銅箔層１４０′を食刻することもできる。
前述したソルダボールパッドを形成する銅箔層１４０′及び銅鍍金層１５０′の総厚さは、電気的特性、後続段階で形成されるソルダボールの大きさなどによって決定される。

図３ｎに示すように、原板１００の上下側両面にさらに塗布されたドライフィルム２００ｂ、２００ｂ′を剥離して除去する。

図３ｋ〜図３ｎに示す過程において、エッチングレジストとしてドライフィルム２００ｂ、２００ｂ′を用いたが、図３ｄ〜図３ｇに示す過程と同様、液体状態の感光材をエッチングレジストとして用いることもできる。

この液体状態の感光材を使用する過程を説明すると、紫外線に感光される液体状態の感光材を原板１００の銅鍍金層１５０、１５０′に塗布し、乾燥させる。次いで、所定のパターンが形成されたアートワークフィルムを介して感光材を露光及び現像することにより、感光材に所定のパターンを形成する。その後、所定のパターンが形成された感光材をエッチングレジストとして使用し、原板１００にエッチング液を噴霧することにより、感光材の所定パターンに対応する部分を除く残り部分の上下側銅箔層１４０′又は銅鍍金層１５０′をエッチングして除去する。次いで、感光材を除去する。ここで、液体状態の感光材をコートする方式には、ディップコーティング方式、ローラコーティング方式、電着方式などがある。

図３ｏに示すように、原板１００の上側ソルダレジスト１６０のパターンの開口部Ｂのワイヤーボンディングパッドに金鍍金層１７０を形成し、原板１００の下側ソルダレジスト１６０′パターンの開口部Ｃのソルダボールパッドに金鍍金層１７０′を形成する。

ここで、金鍍金層１７０、１７０′を形成する工程は、原板１００を金鍍金作業槽で浸食させた後、直流整流器により電解金鍍金を行って金鍍金層１７０、１７０′を形成することが好ましく、鍍金すべき面積を計算し、直流整流器に適正電流を印加して金を析出する方式を使用することがより好ましい。

また、金との接着性を増大させるため、ニッケルを薄く鍍金した後、金鍍金層１７０、１７０′を形成することが好ましい。

その後、ルーター（router）又はパワープレスなどにより原板の外郭を形成する。
次いで、接着剤４００で半導体チップ５００を実装し、ワイヤーボンディング１８０及びソルダボール１９０を形成すると、図４に示すようなＣＳＰ製品が製作される。

図４に示すように、本発明によるＢＧＡパッケージ基板は、部分エッチングされたソルダボールパッドにより、ソルダボール１９０がソルダレジスト１６０′の表面からソルダボールパッド方向にさらに浸食されて形成される。

このようなソルダボール１９０の浸食は、同一量のソルダボール１９０をソルダボールパッドに形成する場合、図４の点線円で示す部分（Ｄ）のように、微細なソルダボール１９０間のピッチ（つまり、０．５ｍｍ以下）でも、ソルダボール１９０間の接合が発生しない。

また、より少量のソルダボール１９０を使用してソルダボールパッドを形成する場合、本発明によるＢＧＡパッケージ基板は、従来のＢＧＡパッケージ基板に比べ、ソルダボール１９０の表面とほかのソルダボール１９０の表面間の間隔が相対的に大きいため、より微細なソルダボール１９０間のピッチを形成することもできる。

これまで本発明を説明したが、これは本発明の一実施例に過ぎなく、当業者であれば、特許請求の範囲により決められる本発明の技術的思想を逸脱しない範囲内で多様な変形及び修正が可能であることが分かる。

従来のＢＧＡパッケージ基板の製作方法の流れを示す断面図である。従来のＢＧＡパッケージ基板の製作方法の流れを示す断面図である。従来のＢＧＡパッケージ基板の製作方法の流れを示す断面図である。従来のＢＧＡパッケージ基板の製作方法の流れを示す断面図である。従来のＢＧＡパッケージ基板の製作方法の流れを示す断面図である。従来のＢＧＡパッケージ基板の製作方法の流れを示す断面図である。従来のＢＧＡパッケージ基板の製作方法の流れを示す断面図である。従来のＢＧＡパッケージ基板の製作方法の流れを示す断面図である。従来のＢＧＡパッケージ基板の製作方法の流れを示す断面図である。従来のＢＧＡパッケージ基板の製作方法の流れを示す断面図である。従来のＢＧＡパッケージ基板の製作方法の流れを示す断面図である。［図１ａ］〜［図１ｋ］に示す方法により製作されたＢＧＡパッケージ基板に半導体チップを実装したＣＳＰ製品の断面図である。本発明の一実施例によるＢＧＡパッケージ基板の製作方法の流れを示す断面図である。本発明の一実施例によるＢＧＡパッケージ基板の製作方法の流れを示す断面図である。本発明の一実施例によるＢＧＡパッケージ基板の製作方法の流れを示す断面図である。本発明の一実施例によるＢＧＡパッケージ基板の製作方法の流れを示す断面図である。本発明の一実施例によるＢＧＡパッケージ基板の製作方法の流れを示す断面図である。本発明の一実施例によるＢＧＡパッケージ基板の製作方法の流れを示す断面図である。本発明の一実施例によるＢＧＡパッケージ基板の製作方法の流れを示す断面図である。本発明の一実施例によるＢＧＡパッケージ基板の製作方法の流れを示す断面図である。本発明の一実施例によるＢＧＡパッケージ基板の製作方法の流れを示す断面図である。本発明の一実施例によるＢＧＡパッケージ基板の製作方法の流れを示す断面図である。本発明の一実施例によるＢＧＡパッケージ基板の製作方法の流れを示す断面図である。本発明の一実施例によるＢＧＡパッケージ基板の製作方法の流れを示す断面図である。本発明の一実施例によるＢＧＡパッケージ基板の製作方法の流れを示す断面図である。本発明の一実施例によるＢＧＡパッケージ基板の製作方法の流れを示す断面図である。本発明の一実施例によるＢＧＡパッケージ基板の製作方法の流れを示す断面図である。［図３ａ］〜［図３ｏ］に示す方法により製作されたＢＧＡパッケージ基板に半導体チップを実装したＣＳＰ製品の断面図である。

符号の説明

１００原板、
１１０銅張積層板の絶縁樹脂層、
１２０、１２０′ 銅張積層板の銅箔層、
１３０、１３０′ 絶縁層、
１４０、１４０′ 銅箔層、
１５０、１５０′ 銅鍍金層、
１６０、１６０′ ソルダレジスト、
１７０、１７０′ 金鍍金層、
１８０ワイヤーボンディング、
１９０ソルダボール、
２００ａ、２００ａ′、２００ｂ、２００ｂ′ ドライフィルム、
３００、３００′ アートワークフィルム、
３１０、３１０′ アートワークフィルムの印刷されていない部分、
３２０、３２０′ アートワークフィルムの印刷された黒い部分、
４００接着剤、
５００半導体チップ。

Claims

回路パターン及びワイヤーボンディングパターンを含むパターンが形成された第１外層と、
回路パターン及びソルダボールパッドパターンを含むパターンが形成された第２外層と、
前記第１外層と前記第２外層との間に形成された絶縁層と、
前記第１外層と前記第２外層とを電気的に接続する第１外部ビアホールと、
前記第１外層と前記第２外層上にそれぞれ形成され、前記ワイヤーボンディングパッドパターン及び前記ソルダボールパッドパターンに対応する部分が開放されているソルダレジスト層とを含んでなり、
前記ソルダボールパッドパターンの厚さが前記第２外層の回路パターンの厚さより小さいことを特徴とするＢＧＡパッケージ基板。
回路パターンが形成された多数の回路層、前記多数の回路層間にそれぞれ形成される多数の絶縁樹脂層、及び前記回路層間を電気的に接続する内部ビアホールを含み、前記絶縁層の内部に形成される内層と、
前記外層の回路層と前記内層の回路層とを電気的に接続する第２外部ビアホールとをさらに含むことを特徴とする請求項１に記載のＢＧＡパッケージ基板。
前記ワイヤーボンディングパッドパターン及び前記ソルダボールパッド上に形成される金鍍金層をさらに含むことを特徴とする請求項１に記載のＢＧＡパッケージ基板。
前記ワイヤーボンディングパッドパターンと前記金鍍金層間、及び前記ソルダボールパッドパターンと前記金鍍金層間に形成されるニッケル鍍金層をさらに含むことを特徴とする請求項３に記載のＢＧＡパッケージ基板。
前記ソルダボールパッドパターンの金鍍金層上に形成されるソルダボールをさらに含むことを特徴とする請求項３に記載のＢＧＡパッケージ基板。
前記第１外層及び前記第２外層はＣｕを含む物質からなることを特徴とする請求項１に記載のＢＧＡパッケージ基板。
（Ａ）第１外層、第２外層、及び前記第１外層と前記第２外層との間に形成される絶縁層を含む原板を用意する段階と、
（Ｂ）前記第１外層に、回路パターン及びワイヤーボンディングパッドパターンを含むパターンを形成し、前記第２外層に、回路パターン及びソルダボールパッドパターンを含むパターンを形成する段階と、
（Ｃ）前記第１外層及び前記第２外層にソルダレジストを塗布した後、前記ワイヤーボンディングパッドパターン及び前記ソルダボールパッドパターンに対応する部分が開放されているソルダレジストパターンを形成する段階と、
（Ｄ）前記第２外層のソルダボールパッドパターンを厚さ方向で部分エッチングして前記第２外層の回路パターンより低い厚さを有するように形成する段階とを含むことを特徴とするＢＧＡパッケージ基板の製作方法。
前記（Ａ）段階の後、
（Ｅ）前記原板に第１外部ビアホールを形成する段階と、
（Ｆ）前記原板の外層及び前記第１外部ビアホールの側壁に銅鍍金層を形成する段階とをさらに含むことを特徴とする請求項７に記載のＢＧＡパッケージ基板の製作方法。
前記（Ｄ）段階の後、
（Ｅ）前記ワイヤーボンディングパッドパターン及び前記ソルダボールパッドパターン上にニッケル鍍金層を形成する段階と、
（Ｆ）前記ワイヤーボンディングパッドパターン及び前記ソルダボールパッドパターンのニッケル鍍金層上に金鍍金層を形成する段階と、
（Ｇ）前記ソルダボールパッドパターンの金鍍金層上にソルダボールを形成する段階とをさらに含むことを特徴とする請求項７に記載のＢＧＡパッケージ基板の製作方法。
前記（Ｄ）段階は、
（Ｄ−１）前記第２外層のソルダレジスト上にエッチングレジストを塗布した後、前記エッチングレジストを露光及び現像することで、前記ソルダボールパッドパターンに対応する部分が開放されているエッチングレジストパターンを形成する過程と、
（Ｄ−２）前記エッチングレジストパターンにより、前記ソルダボールパッドパターンを部分エッチングする過程と、
（Ｄ−３）前記エッチングレジストを除去する過程とを含むことを特徴とする請求項７に記載のＢＧＡパッケージ基板の製作方法。
前記（Ｄ−２）過程において、前記ソルダボールパッドパターンを部分エッチングする過程は、エッチング液噴霧方式などの湿式方式により前記ソルダボールパッドパターンを部分エッチングすることを特徴とする請求項１０に記載のＢＧＡパッケージ基板の製作方法。
前記（Ｄ−２）過程において、前記ソルダボールパッドパターンを部分エッチングする過程は、プラズマエッチング方式などの乾式方式により前記ソルダボールパッドパターンを部分エッチングすることを特徴とする請求項１０に記載のＢＧＡパッケージ基板の製作方法。
前記エッチングレジストは感光性物質からなることを特徴とする請求項１０に記載のＢＧＡパッケージ基板の製作方法。
前記原板は、
回路パターンが形成された多数の回路層、前記多数の回路層間にそれぞれ形成される多数の絶縁樹脂層、及び前記回路層間を電気的に接続する内部ビアホールを含み、前記絶縁層の内部に形成される内層と、
前記外層の回路層と前記内層の回路層とを電気的に接続する第２外部ビアホールとをさらに含むことを特徴とする請求項７に記載のＢＧＡパッケージ基板の製作方法。