JP4130014B2 - 信号処理回路 - Google Patents
信号処理回路 Download PDFInfo
- Publication number
- JP4130014B2 JP4130014B2 JP23242998A JP23242998A JP4130014B2 JP 4130014 B2 JP4130014 B2 JP 4130014B2 JP 23242998 A JP23242998 A JP 23242998A JP 23242998 A JP23242998 A JP 23242998A JP 4130014 B2 JP4130014 B2 JP 4130014B2
- Authority
- JP
- Japan
- Prior art keywords
- current source
- circuit
- noise
- signal processing
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45506—Indexing scheme relating to differential amplifiers the CSC comprising only one switch
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Measurement Of Radiation (AREA)
- Apparatus For Radiation Diagnosis (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は一般に集積回路に関するものであり、更に詳しくはカスタム集積回路の雑音性能と電力消費との間の問題を改善することに関するものである。
【０００２】
【従来の技術】
低レベル低雑音アナログ信号処理を必要とする或る種のＸ線イメージング用途のような用途においては、しばしば電界効果トランジスタ（ＦＥＴ）またはＦＥＴを持つデバイスが入力デバイスとして選ばれている。ＦＥＴデバイスは望ましい高インピーダンスおよび低雑音特性を持つ。適正にバイアスされているときのＦＥＴデバイスの雑音はチャンネル（ソース−ドレイン）バイアス電流の大きさの４乗根に反比例することが知られている。そこで回路の雑音性能を改善する１つの手段は、入力ＦＥＴを通るバイアス電流を増大させることである。
【０００３】
バイアス電流を増大させると、バイアス電流に正比例して電力損が増大し、これは望ましくない副作用である。この副作用は、システム全体で多数の独立のチャンネルが必要とされる場合、システムの電力損が必要なチャンネルの数に比例して増大するので、更に厄介になる。しかもこの増大した電力損は、回路が一層高い雑音入力信号と関連して使用されるときに無駄になる。
【０００４】
そこで、カスタム集積回路のアナログ・フロントエンドにおいて低雑音性能または低電力損を選択する手段を設けることが望ましい。経済的な理由で、アナログ信号処理を実施するカスタム集積回路を出来るだけ多くの用途に適用して、各々の問題に対してそれぞれ独自の解決策を必要とするよりはむしろ１つの設計で多数の問題を解決するようにすることが望ましい。
【０００５】
【発明の概要】
Ｘ線用途の内、診断用では高い入力信号レベルを必要とし、従って回路雑音制御をほとんど必要とせず、またＸ線透視検査用では改善された回路雑音制御を必要とする。アナログ信号処理の前に信号レベルを決定することが出来るとき、本発明は回路に対して低電力と低雑音の間の選択を行う手段を提供する。
【０００６】
本発明の一面によれば、回路の雑音性能を改善するための付加電流源が設けられ、該付加電流源は一層良好な雑音性能が必要とされるとき回路内に接続され、また良好でない雑音性能が許容できるときは電力を節約するために回路から切り離される。
【０００７】
従って、本発明の１つの目的は、カスタム集積回路に対して低電力と低雑音の間の選択を行う手段を提供することである。これは、回路に対して電力を節約し熱を低減する利点を持つ。
【０００８】
本発明の他の目的および利点は、以下の説明、添付の図面および特許請求の範囲から明らかになろう。
【０００９】
【発明の実施の形態】
Ｘ線乳房撮影、レントゲン写真および歯科用Ｘ線撮影のような高い放射線レベルのみを使用するＸ線診断用途では、電力損を低くするように回路を構成することが望ましい。このような用途では、高Ｘ線照射線量から生じる高い信号により電子雑音が殆ど問題にならないで、回路の雑音性能を改善することは必要でなく、従ってバイアス電流を増大させる必要はない。逆に、Ｘ線透視検査用途では、電子雑音を低Ｘ線雑音よりも低いレベルに保つことが望ましい。従って、これらの用途では、雑音をより一層低くするように回路を構成して、電力損の増加を許容することが必要である。雑音性能の改善は、バイアス電流を増大させ、従って電力損を増大させることによって達成することが出来る。
【００１０】
上記のことは入力信号のレベルが低い任意の用途にも当てはまり、本発明の概念がＸ線の検出のみに制限されないことは当業者には明らかであろう。低レベルの光、音、他の形態の電磁エネルギおよび任意の低レベルの信号の検出にも、本発明の実施による利点を得ることが出来る。
【００１１】
ここで図１を参照すると、従来技術による典型的なアナログ信号処理回路１０の差動入力段のブロック図が示されている。低レベル低雑音性能アナログ信号処理回路を必要とする用途で典型的なように、回路は高インピーダンスおよび低雑音特性を持つ２つの入力デバイスすなわち電界効果トランジスタ１２を有する。回路は更に、差動出力１４、電圧源１６、バイアス電流源１８、差動電流源２０およびアース２２を有する。
【００１２】
電界効果トランジスタ１２を通るバイアス電流が増大するにつれて、雑音レベルが低減する。従って、回路の雑音性能を改善することが望まれるとき、電界効果トランジスタ１２を通るバイアス電流が増大することが出来る。バイアス電流が増大すると、残念なことにバイアス電流に比例して電力損が増大する。アナログ信号処理の前に入力信号雑音レベルを検出によって又は特定の用途での既知の知識によって決定することが出来るとき、本発明では高バイアス電流／低雑音（低雑音入力信号）動作点と低電力／高雑音（雑音が一層高い入力信号）動作点との間を選択する手段が設けられる。
【００１３】
次いで図２を参照すると、本発明に従って低雑音または低電力選択のオプションを取り入れたアナログ信号処理回路２４の作動入力段の概略ブロック図が示されている。低雑音または低電力の間の選択を行う手段が３つの付加電流源を有し、その内の２つは同じＮ×Ｉバイアスの付加電流源２６であり、残りの１つはＮ×２×Ｉバイアスの付加電流源３４であり、これらの付加電流源ん各々はスイッチ２８と直列に接続されている。スイッチ２８はアナログ信号処理回路２４に対する論理入力すなわちバイアス制御入力によって制御することが出来る。制御は、全てのスイッチ２８が同時にオンまたはオフになるように行われる。ここで、このスイッチングは種々の方法で行うことが出来、それに限定されないが、例えば、ソリッドステート・デバイス、集積回路製造プロセス中での金属マスクまたはレーザ・トリミング、或いはワイヤまたは金属の相互接続線の切断またはそのままの存続によっても行うことが出来る。
【００１４】
Ｘ線透視検査用途におけるような低入力信号レベルの場合には、全てのスイッチ２８は閉じられて、電界効果トランジスタ１２のバイアス電流が大きくなり、それに伴って電力損が増大すると共に回路の雑音が低くなる。これにより、使用者は電子雑音レベルを入力信号雑音レベル以下に保つことが出来る。
【００１５】
Ｘ線写真用途におけるような高入力信号レベルの場合には、全てのスイッチ２８は開放され、これによりバイアス電流が小さくなり、それに伴って電力損が低くなるが、雑音は高くなる。しかし、このような場合では、高い入力信号雑音レベルが回路の雑音よりも大きいので、回路の雑音レベルは余り問題にならない。
【００１６】
図１で、２つの入力電界効果トランジスタ（ＦＥＴ）１２は、そのインピーダンスが両方のＦＥＴの共通のソース端子とゲート端子（左側のＦＥＴでは入力端子、また右側のＦＥＴではアース端子）との間の電圧によって制御される可変インピーダンス・デバイスとして記述することが出来る。これらの２つのデバイスの各々のソースは、差動電流源２０の正の端子である同じノードに接続されている。従って、これらのデバイスは共に同じ電圧基準を持つ。更に、２つの入力ＦＥＴ１２を通ることの出来る電流の和は２×Ｉバイアスになるだけである。出力は、各々のＦＥＴ１２のドレイン相互の間の電圧の差として形成される。いずれかのドレインの電圧は、そのゲート電圧によって決定されるそのＦＥＴのインピーダンスとソース−ドレイン電流（Ｉバイアス）との積にソース電圧を加えた値になる。差動様式の出力を見ると、ソース電圧が差し引かれる（共通モードである）。２つのＦＥＴ１２は同じ設計であって、共に同じソース−ドレイン電流（Ｉバイアス）が流れるので、差動出力電圧は２つのＦＥＴ１２のゲート相互の間の電圧の差、図１の場合は入力とアースとの間の電圧差に比例する。一般的に、バイアス電流および差動電流は、予想される負荷インピーダンスや他の望ましい回路性能特性（例えば、雑音、帯域幅、利得、電力損）と調和するように選ばれる。
【００１７】
図２の回路は、バイアス電流がＩバイアスと（Ｎ＋１）×Ｉバイアスとの間で選択可能であり、且つ差動電流が２×Ｉバイアスと（Ｎ＋１）×２×Ｉバイアスとの間で選択可能である点で図１の回路と異なっている。本発明を差動アナログ信号処理回路の入力段に関して説明しているので、全ての電流源は低雑音モードと低電力モードとの間のスイッチングのときに一定の割合で増減される。従って、図１に示した各々の電流源に対して、図２では付加電流源と制御スイッチがが設けられている。本発明の信号処理回路は、カスタム集積回路の一部として製造されるとき、低雑音または低電力用途のいずれかに適用されるようにすることが出来る。更に、本発明の信号処理回路は、低雑音および低電力の両方を必要とする用途に適用されるとき、より高い性能が要求されるときを除いて、少ない電力を消費する解決策を提供する。
【００１８】
本発明をＸ線装置の用途について説明してきたが、低電力損と低雑音との間の選択を行う手段を提供する概念が様々な他の用途にも適用可能であることが当業者には明らかであろう。更に、実際の線Ｔかう手段は本発明の要旨から離れることなく変更または修正することが可能である。例えば、所望のアナログ信号処理回路に応じて、シングルエンド回路、並びにＢＪＴおよびＪＦＥＴのような他の入力デバイスを使用する他の回路を含む他の具現手段も可能である。
【００１９】
本発明を特定の好ましい実施態様について詳述したが、本発明の真の精神および趣旨の範囲内にある種々の変更および変形をなし得ることが理解されよう。
【図面の簡単な説明】
【図１】従来技術による典型的なアナログ信号処理回路の作動入力段の概略ブロック図である。
【図２】本発明に従って低雑音または低電力選択のオプションを取り入れたアナログ信号処理回路の作動入力段の概略ブロック図である。
【符号の説明】
１０ アナログ信号処理回路
１２ 電界効果トランジスタ
１４ 差動出力
１６ 電圧源
１８ バイアス電流源
２０ 差動電流源
２２ アース
２４ アナログ信号処理回路
２６ 付加電流源
２８ スイッチ
３０ バイアス制御入力
３４ 付加電流源
【発明の属する技術分野】
本発明は一般に集積回路に関するものであり、更に詳しくはカスタム集積回路の雑音性能と電力消費との間の問題を改善することに関するものである。
【０００２】
【従来の技術】
低レベル低雑音アナログ信号処理を必要とする或る種のＸ線イメージング用途のような用途においては、しばしば電界効果トランジスタ（ＦＥＴ）またはＦＥＴを持つデバイスが入力デバイスとして選ばれている。ＦＥＴデバイスは望ましい高インピーダンスおよび低雑音特性を持つ。適正にバイアスされているときのＦＥＴデバイスの雑音はチャンネル（ソース−ドレイン）バイアス電流の大きさの４乗根に反比例することが知られている。そこで回路の雑音性能を改善する１つの手段は、入力ＦＥＴを通るバイアス電流を増大させることである。
【０００３】
バイアス電流を増大させると、バイアス電流に正比例して電力損が増大し、これは望ましくない副作用である。この副作用は、システム全体で多数の独立のチャンネルが必要とされる場合、システムの電力損が必要なチャンネルの数に比例して増大するので、更に厄介になる。しかもこの増大した電力損は、回路が一層高い雑音入力信号と関連して使用されるときに無駄になる。
【０００４】
そこで、カスタム集積回路のアナログ・フロントエンドにおいて低雑音性能または低電力損を選択する手段を設けることが望ましい。経済的な理由で、アナログ信号処理を実施するカスタム集積回路を出来るだけ多くの用途に適用して、各々の問題に対してそれぞれ独自の解決策を必要とするよりはむしろ１つの設計で多数の問題を解決するようにすることが望ましい。
【０００５】
【発明の概要】
Ｘ線用途の内、診断用では高い入力信号レベルを必要とし、従って回路雑音制御をほとんど必要とせず、またＸ線透視検査用では改善された回路雑音制御を必要とする。アナログ信号処理の前に信号レベルを決定することが出来るとき、本発明は回路に対して低電力と低雑音の間の選択を行う手段を提供する。
【０００６】
本発明の一面によれば、回路の雑音性能を改善するための付加電流源が設けられ、該付加電流源は一層良好な雑音性能が必要とされるとき回路内に接続され、また良好でない雑音性能が許容できるときは電力を節約するために回路から切り離される。
【０００７】
従って、本発明の１つの目的は、カスタム集積回路に対して低電力と低雑音の間の選択を行う手段を提供することである。これは、回路に対して電力を節約し熱を低減する利点を持つ。
【０００８】
本発明の他の目的および利点は、以下の説明、添付の図面および特許請求の範囲から明らかになろう。
【０００９】
【発明の実施の形態】
Ｘ線乳房撮影、レントゲン写真および歯科用Ｘ線撮影のような高い放射線レベルのみを使用するＸ線診断用途では、電力損を低くするように回路を構成することが望ましい。このような用途では、高Ｘ線照射線量から生じる高い信号により電子雑音が殆ど問題にならないで、回路の雑音性能を改善することは必要でなく、従ってバイアス電流を増大させる必要はない。逆に、Ｘ線透視検査用途では、電子雑音を低Ｘ線雑音よりも低いレベルに保つことが望ましい。従って、これらの用途では、雑音をより一層低くするように回路を構成して、電力損の増加を許容することが必要である。雑音性能の改善は、バイアス電流を増大させ、従って電力損を増大させることによって達成することが出来る。
【００１０】
上記のことは入力信号のレベルが低い任意の用途にも当てはまり、本発明の概念がＸ線の検出のみに制限されないことは当業者には明らかであろう。低レベルの光、音、他の形態の電磁エネルギおよび任意の低レベルの信号の検出にも、本発明の実施による利点を得ることが出来る。
【００１１】
ここで図１を参照すると、従来技術による典型的なアナログ信号処理回路１０の差動入力段のブロック図が示されている。低レベル低雑音性能アナログ信号処理回路を必要とする用途で典型的なように、回路は高インピーダンスおよび低雑音特性を持つ２つの入力デバイスすなわち電界効果トランジスタ１２を有する。回路は更に、差動出力１４、電圧源１６、バイアス電流源１８、差動電流源２０およびアース２２を有する。
【００１２】
電界効果トランジスタ１２を通るバイアス電流が増大するにつれて、雑音レベルが低減する。従って、回路の雑音性能を改善することが望まれるとき、電界効果トランジスタ１２を通るバイアス電流が増大することが出来る。バイアス電流が増大すると、残念なことにバイアス電流に比例して電力損が増大する。アナログ信号処理の前に入力信号雑音レベルを検出によって又は特定の用途での既知の知識によって決定することが出来るとき、本発明では高バイアス電流／低雑音（低雑音入力信号）動作点と低電力／高雑音（雑音が一層高い入力信号）動作点との間を選択する手段が設けられる。
【００１３】
次いで図２を参照すると、本発明に従って低雑音または低電力選択のオプションを取り入れたアナログ信号処理回路２４の作動入力段の概略ブロック図が示されている。低雑音または低電力の間の選択を行う手段が３つの付加電流源を有し、その内の２つは同じＮ×Ｉバイアスの付加電流源２６であり、残りの１つはＮ×２×Ｉバイアスの付加電流源３４であり、これらの付加電流源ん各々はスイッチ２８と直列に接続されている。スイッチ２８はアナログ信号処理回路２４に対する論理入力すなわちバイアス制御入力によって制御することが出来る。制御は、全てのスイッチ２８が同時にオンまたはオフになるように行われる。ここで、このスイッチングは種々の方法で行うことが出来、それに限定されないが、例えば、ソリッドステート・デバイス、集積回路製造プロセス中での金属マスクまたはレーザ・トリミング、或いはワイヤまたは金属の相互接続線の切断またはそのままの存続によっても行うことが出来る。
【００１４】
Ｘ線透視検査用途におけるような低入力信号レベルの場合には、全てのスイッチ２８は閉じられて、電界効果トランジスタ１２のバイアス電流が大きくなり、それに伴って電力損が増大すると共に回路の雑音が低くなる。これにより、使用者は電子雑音レベルを入力信号雑音レベル以下に保つことが出来る。
【００１５】
Ｘ線写真用途におけるような高入力信号レベルの場合には、全てのスイッチ２８は開放され、これによりバイアス電流が小さくなり、それに伴って電力損が低くなるが、雑音は高くなる。しかし、このような場合では、高い入力信号雑音レベルが回路の雑音よりも大きいので、回路の雑音レベルは余り問題にならない。
【００１６】
図１で、２つの入力電界効果トランジスタ（ＦＥＴ）１２は、そのインピーダンスが両方のＦＥＴの共通のソース端子とゲート端子（左側のＦＥＴでは入力端子、また右側のＦＥＴではアース端子）との間の電圧によって制御される可変インピーダンス・デバイスとして記述することが出来る。これらの２つのデバイスの各々のソースは、差動電流源２０の正の端子である同じノードに接続されている。従って、これらのデバイスは共に同じ電圧基準を持つ。更に、２つの入力ＦＥＴ１２を通ることの出来る電流の和は２×Ｉバイアスになるだけである。出力は、各々のＦＥＴ１２のドレイン相互の間の電圧の差として形成される。いずれかのドレインの電圧は、そのゲート電圧によって決定されるそのＦＥＴのインピーダンスとソース−ドレイン電流（Ｉバイアス）との積にソース電圧を加えた値になる。差動様式の出力を見ると、ソース電圧が差し引かれる（共通モードである）。２つのＦＥＴ１２は同じ設計であって、共に同じソース−ドレイン電流（Ｉバイアス）が流れるので、差動出力電圧は２つのＦＥＴ１２のゲート相互の間の電圧の差、図１の場合は入力とアースとの間の電圧差に比例する。一般的に、バイアス電流および差動電流は、予想される負荷インピーダンスや他の望ましい回路性能特性（例えば、雑音、帯域幅、利得、電力損）と調和するように選ばれる。
【００１７】
図２の回路は、バイアス電流がＩバイアスと（Ｎ＋１）×Ｉバイアスとの間で選択可能であり、且つ差動電流が２×Ｉバイアスと（Ｎ＋１）×２×Ｉバイアスとの間で選択可能である点で図１の回路と異なっている。本発明を差動アナログ信号処理回路の入力段に関して説明しているので、全ての電流源は低雑音モードと低電力モードとの間のスイッチングのときに一定の割合で増減される。従って、図１に示した各々の電流源に対して、図２では付加電流源と制御スイッチがが設けられている。本発明の信号処理回路は、カスタム集積回路の一部として製造されるとき、低雑音または低電力用途のいずれかに適用されるようにすることが出来る。更に、本発明の信号処理回路は、低雑音および低電力の両方を必要とする用途に適用されるとき、より高い性能が要求されるときを除いて、少ない電力を消費する解決策を提供する。
【００１８】
本発明をＸ線装置の用途について説明してきたが、低電力損と低雑音との間の選択を行う手段を提供する概念が様々な他の用途にも適用可能であることが当業者には明らかであろう。更に、実際の線Ｔかう手段は本発明の要旨から離れることなく変更または修正することが可能である。例えば、所望のアナログ信号処理回路に応じて、シングルエンド回路、並びにＢＪＴおよびＪＦＥＴのような他の入力デバイスを使用する他の回路を含む他の具現手段も可能である。
【００１９】
本発明を特定の好ましい実施態様について詳述したが、本発明の真の精神および趣旨の範囲内にある種々の変更および変形をなし得ることが理解されよう。
【図面の簡単な説明】
【図１】従来技術による典型的なアナログ信号処理回路の作動入力段の概略ブロック図である。
【図２】本発明に従って低雑音または低電力選択のオプションを取り入れたアナログ信号処理回路の作動入力段の概略ブロック図である。
【符号の説明】
１０ アナログ信号処理回路
１２ 電界効果トランジスタ
１４ 差動出力
１６ 電圧源
１８ バイアス電流源
２０ 差動電流源
２２ アース
２４ アナログ信号処理回路
２６ 付加電流源
２８ スイッチ
３０ バイアス制御入力
３４ 付加電流源
Claims (4)
- 高インピーダンスおよび低雑音特性を持つ１対の電界効果トランジスタ、
前記１対の電界効果トランジスタの各々のドレイン端子に常時接続し最小レベルの電流を供給する第１のバイアス電流源、
回路の雑音性能を改善するために前記１対の電界効果トランジスタの各々のドレイン端子に付加的な電流を供給する第２のバイアス電流源、
前記１対の電界効果トランジスタの各々のソース端子に常時接続された第１の差動電流源、
前記１対の電界効果トランジスタの各々のソース端子に接続される第２の差動電流源、
雑音性能の改善が要求されたとき前記第２のバイアス電流源を回路内に接続し、且つ雑音性能の改善が要求されていないとき電力を節約するために前記第２のバイアス電流源を回路から切り離す第１のスイッチング手段、
雑音性能の改善が要求されたとき前記第２の差動電流源を回路内に接続し、且つ雑音性能の改善が要求されていないとき電力を節約するために前記第２の差動電流源を回路から切り離す第２のスイッチング手段、
を有している信号処理回路。 - 前記第２の差動電流源が前記第２のスイッチング手段と直列に配置されている請求項１記載の信号処理回路。
- 前記第２のバイアス電流源が前記第１のスイッチング手段と直列に配置されている請求項１または２に記載の信号処理回路。
- 前記第１及び第２のスイッチング手段が回路に対する論理入力によって制御される請求項１乃至３のいずれかに記載の信号処理回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/919936 | 1997-08-28 | ||
| US08/919,936 US6426672B1 (en) | 1997-08-28 | 1997-08-28 | Means of selecting low noise performance or low power dissipation in the analog front end of a custom integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11145737A JPH11145737A (ja) | 1999-05-28 |
| JP4130014B2 true JP4130014B2 (ja) | 2008-08-06 |
Family
ID=25442898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23242998A Expired - Fee Related JP4130014B2 (ja) | 1997-08-28 | 1998-08-19 | 信号処理回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6426672B1 (ja) |
| EP (1) | EP0899871B1 (ja) |
| JP (1) | JP4130014B2 (ja) |
| DE (1) | DE69838631T2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10040399A1 (de) * | 2000-08-18 | 2002-03-07 | Infineon Technologies Ag | Schaltbarer Operationsverstärker für Switched-Opamp-Anwendungen |
| US6542106B1 (en) * | 2000-09-29 | 2003-04-01 | Microchip Technology Incorporated | Comparator programmable for high-speed or low-power operation |
| DE10143770B4 (de) | 2001-09-06 | 2006-03-16 | Infineon Technologies Ag | Verstärkerschaltung |
| US7119341B2 (en) * | 2003-12-08 | 2006-10-10 | General Electric Company | Split scan line and combined data line x-ray detectors |
| CN101507609B (zh) * | 2008-02-15 | 2013-03-06 | Ge医疗系统环球技术有限公司 | 探测器面板和x射线成像设备 |
| JP5008587B2 (ja) | 2008-02-29 | 2012-08-22 | 富士フイルム株式会社 | 検出信号処理装置 |
| JP5394968B2 (ja) * | 2010-03-29 | 2014-01-22 | セイコーインスツル株式会社 | 差動増幅回路 |
| JP5686696B2 (ja) * | 2011-07-28 | 2015-03-18 | 新日本無線株式会社 | 増幅器 |
| CN104246432B (zh) * | 2012-04-12 | 2016-08-17 | 松下知识产权经营株式会社 | 运动传感器和使用它的电子设备 |
| EP2882098B1 (en) | 2012-08-02 | 2018-12-05 | Horiba, Ltd. | Amplifier and radiation detector |
| US11128287B1 (en) * | 2020-03-23 | 2021-09-21 | Analog Devices, Inc. | Comparator with configurable operating modes |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4516082A (en) * | 1984-02-23 | 1985-05-07 | Motorola, Inc. | Amplifier circuit for minimizing output voltage power-up transients |
| US4717886A (en) * | 1986-06-30 | 1988-01-05 | Motorola, Inc. | Operational amplifier utilizing resistors trimmed by metal migration |
| JPH0680993B2 (ja) * | 1988-12-21 | 1994-10-12 | 日本電気株式会社 | 差動増幅回路 |
| JPH02174414A (ja) * | 1988-12-27 | 1990-07-05 | Hitachi Ltd | 半導体集積回路装置 |
| US5583457A (en) * | 1992-04-14 | 1996-12-10 | Hitachi, Ltd. | Semiconductor integrated circuit device having power reduction mechanism |
-
1997
- 1997-08-28 US US08/919,936 patent/US6426672B1/en not_active Expired - Lifetime
-
1998
- 1998-08-19 JP JP23242998A patent/JP4130014B2/ja not_active Expired - Fee Related
- 1998-08-26 EP EP98306852A patent/EP0899871B1/en not_active Expired - Lifetime
- 1998-08-26 DE DE69838631T patent/DE69838631T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11145737A (ja) | 1999-05-28 |
| EP0899871B1 (en) | 2007-10-31 |
| US6426672B1 (en) | 2002-07-30 |
| DE69838631D1 (de) | 2007-12-13 |
| DE69838631T2 (de) | 2008-08-28 |
| EP0899871A1 (en) | 1999-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4130014B2 (ja) | 信号処理回路 | |
| US4412139A (en) | Integrated MOS driver stage with a large output signal ratio | |
| US6154085A (en) | Constant gate drive MOS analog switch | |
| KR100414251B1 (ko) | 증폭기 | |
| US20060197591A1 (en) | Device and method for enhancing output current driving | |
| KR100462467B1 (ko) | 자동이득제어의 가변이득증폭회로 | |
| US5047671A (en) | CMOS to ECL converter | |
| US6985028B2 (en) | Programmable linear-in-dB or linear bias current source and methods to implement current reduction in a PA driver with built-in current steering VGA | |
| US6078219A (en) | Wide range single stage variable gain amplifier | |
| JP3765684B2 (ja) | 相互コンダクタンス増幅器及びこれを用いた自動利得制御装置 | |
| US4097772A (en) | MOS switch with hysteresis | |
| JPH09270698A (ja) | 駆動電流制御用ｃｍｏｓ出力バッファ回路 | |
| US20020079966A1 (en) | Differential amplifier having active load device scaling | |
| JPH0318119A (ja) | 相補形金属酸化物半導体トランスレータ | |
| US6111429A (en) | Circuit for shifting the voltage level of a digital signal | |
| JPS60217709A (ja) | 演算増幅回路 | |
| JP4147625B2 (ja) | ボリウム装置 | |
| JP3011199B1 (ja) | チャージポンプ回路 | |
| JP2638904B2 (ja) | 出力バッファ回路 | |
| KR100296143B1 (ko) | 레벨시프터를 갖는 고임피던스로드회로 | |
| JP2002164772A (ja) | 半導体スイッチ集積回路 | |
| JPH027534B2 (ja) | ||
| EP0385018A2 (en) | MOS analog amplifier | |
| JPH084229B2 (ja) | ２値−４値変換回路 | |
| KR19980065102A (ko) | 저전압 저전력 증폭기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050816 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080520 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |