JP4130384B2

JP4130384B2 - transceiver

Info

Publication number: JP4130384B2
Application number: JP2003152692A
Authority: JP
Inventors: 秀人加納
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2003-05-14
Filing date: 2003-05-29
Publication date: 2008-08-06
Anticipated expiration: 2023-05-29
Also published as: JP2005033234A

Description

【０００１】
【発明の属する技術分野】
この発明は携帯電話や自動車電話などに搭載される無線機に関する。
【０００２】
【従来の技術】
図６は従来の無線機の構成を示すブロック図である。図において１は送受信用のアンテナである。２は送信信号と受信信号の分離を行うアンテナ共用器である。３は受信信号を増幅する高周波増幅器である。４は受信信号中の不要周波信号を除去する受信用バンドパスフィルタである。５は受信信号の周波数を受信中間周波数にダウンコンバージョンする受信用ミキサーである。６は受信中間信号中の不要周波信号を除去する中間周波フィルタである。７は受信中間信号を増幅する中間周波増幅器である。８は受信信号の復調を行う復調器である。１１は局部発振回路の出力を増幅する緩衝増幅器である。１２は第１局部発振周波数を有する信号を出力する第１局部発振回路である。１３は第２局部発振周波数を有する信号を出力する第２局部発振回路である。１４は第２局部発振回路１３の出力の周波数をＭ分周またはＭ逓倍（Ｍは整数）して出力するＭ分周器またはＭ逓倍器である。１５は第２局部発振回路１３の出力の周波数をＮ分周またはＮ逓倍（Ｎは整数）して出力するＮ分周器またはＮ逓倍器である。２１は送信デジタル信号の変調を行って送信中間信号を出力する変調器である。２２は送信中間信号の周波数を送信周波数にアップコンバージョンする送信用ミキサーである。２３は送信信号を増幅する前置増幅器である。２４は送信信号中の不要周波信号を除去する送信用バンドパスフィルタである。２５は送信信号を規定電力まで増幅する電力増幅器である。２６は反射信号を除去するアイソレータである。３１はデジタル信号処理を行う信号処理部である。
【０００３】
図７は第１局部発振回路１２の構成を示すブロック図である。図において５１は入力電圧に基づいた周波数を有する信号を出力する電圧制御発振器である。５２は入力信号を積分した電圧信号を電圧制御発振器５１に出力するループフィルタである。５３は基準発振器１６の出力の基準周波数をＲ分周（Ｒは整数）する基準分周器である。５４は２入力信号の位相差に基づいたパルス信号を出力する位相比較器である。５５は電圧制御発振器５１の出力の周波数をＰ分周（Ｐは整数）するプログラマブル分周器である。位相比較器５４は基準分周器５３およびプログラマブル分周器５５の出力を入力とする。この第１局部発振回路１２は一般的なＰＬＬ周波数シンセサイザーである。また、第２局部発振回路１３の構成も図７と同様である。
【０００４】
次に上記構成の無線機において、信号を受信して復調する場合の動作を説明する。アンテナ１で受信された受信信号は送信信号と同一の伝送路を介してアンテナ共用器２に送られ、アンテナ共用器２で送信信号と分離される。分離された受信信号は高周波増幅器３で増幅される。増幅された受信信号は受信用バンドパスフィルタ４で不要信号が除去され、受信用ミキサー５において第１局部発振周波数でダウンコンバージョンされて中間周波信号となる。中間周波信号は中間周波フィルタ６で不要信号が除去され、続いて中間周波増幅器７で増幅される。増幅された中間周波信号は復調器８においてＭ分周器またはＭ逓倍器１４の出力周波数を復調周波数として復調される。復調器８から出力された受信デジタル信号は信号処理部３１に送られる。
【０００５】
次に送信デジタル信号を変調して送信する場合の動作を説明する。信号処理部３１から出力された送信デジタル信号は変調器２１においてＮ分周器またはＮ逓倍器１５の出力周波数を変調周波数として変調されて送信中間信号となる。送信中間信号は送信用ミキサー２２において第１局部発振周波数でアップコンバージョンされて送信信号となる。送信信号は前置増幅器２３で増幅される。増幅された送信信号は送信用バンドパスフィルタ２４で不要信号が除去され、電力増幅器２５で規定電力まで増幅される。規定電力まで増幅された送信信号はアイソレータ２６を通過し、アンテナ共用器２を介してアンテナ１から他の無線機または無線局へ送信される。
なお、特許文献１にはＰＬＬ周波数シンセサイザーにおいて位相比較周波数を高く設定することによって、振動に起因するノイズにより引き起こされるビット誤りの発生を低減することができる発振回路方式が述べられている。
【０００６】
【特許文献１】
特開平１１−２３４１２８号公報
【０００７】
【発明が解決しようとする課題】
ところで、上述した従来の無線機においては第２局部発振回路１３が設けられているため、回路の実装面積および消費電力が増大し、無線機の小型化および低消費電力化を行うのが困難であるという問題があった。
【０００８】
本発明は、上述した問題点に鑑みてなされたものであって、局部発振回路内に分周比が分数で表される分数分周器を設けることにより、第２局部発振回路を削除し、小型化および低消費電力化に適した無線機を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は上記の課題を解決するために以下の手段を採用した。
本願発明は、アンテナによって受信した信号を局部発振信号によってダウンコンバージョンするダウンコンバージョン手段と、該ダウンコンバージョンされた信号を復調する復調手段と、送信信号を変調する変調手段と、変調された送信信号を前記局部発振信号によってアップコンバージョンするアップコンバージョン手段とを具備する無線機において、基準発振器の出力信号を分周する基準分周器、前記分周器の出力を第１の入力端に受ける位相比較器、前記位相比較器の出力が入力されるローパスフィルタ、前記ローパスフィルタの出力に対応する周波数の第１信号を発生し、当該第１の信号を前記局部発信信号として前記ダウンコンバージョン手段および前記アップコンバージョン手段へ出力する電圧制御発振器、前記電圧制御発振器の出力を分数で表される分周比によって分周した第２信号を出力する分数分周器及び前記第２信号を分周して前記位相比較器の第２の入力端へ出力するプログラマブル分周器を含む局部発振回路と、前記分数分周器からの前記第２信号が入力され、当該第２信号をＭ分周（Ｍは整数）して前記復調手段へ供給するＭ分周期と、前記分数分周器からの前記第２信号が入力され、当該第２信号をＮ分周（ＮはＭとは異なる整数）して前記変調手段へ供給するＮ分周期と、を具備することを特徴とする。
【００１０】
また、前記局部発振回路は、前記基準分溜器と、前記位相比較器と、前記ローパスフィルタと、前記電圧制御発振器と、前記分数分周器と、前記プログラマブル分周器とを含んでＰＬＬを構成していることを特徴とする。
【００１１】
また、所定の周波数差を有する帯域幅内の受信信号を透過する第１バンドパスフィルタと、前記所定の周波数差を有する帯域幅内の送信信号を透過する第２バンドパスフィルタとをさらに備え、前記電圧制御発振器は、前記所定の周波数差の帯域幅内で前記第１の信号を変動可能であり、前記分数分周器は、前記電圧制御発振器にて出力する前記第１の信号の周波数変動に応じて分周率が変更されることにより、一定の周波数で前記第２の信号を出力することを特徴とする。
【００１２】
また、前記第２の信号を逓倍して、前記Ｎ分周器および前記Ｍ分周器に供給する逓倍器をさらに備えることを特徴とする。
【００１３】
【発明の実施の形態】
以下、図面を参照し、この発明の一実施の形態について説明する。図１は、この発明の実施の形態による無線機の構成を示すブロック図である。本発明の無線機においては、図６に示す従来の無線機における第２局部発振回路１３が削除されると共に、第１局部発振回路１２に代えて局部発振回路４１が設けられ、この局部発振回路４１からＭ分周器またはＭ逓倍器１４およびＮ分周器またはＮ逓倍器１５へ信号が出力される。その他の構成は従来の無線機と同一である。
【００１４】
図２は同実施の形態による局部発振回路４１の第１の構成例を示すブロック図である。図において電圧制御発振器５１、ループフィルタ５２、基準分周器５３、位相比較器５４、プログラマブル分周器５５は図７で示した従来の局部発振回路と同一の構成であるが、コントロール信号ＣＯＮＴに従って電圧制御発振器５１の出力の周波数をＦ分周（Ｆは分数）してＭ分周器またはＭ逓倍器１４とＮ分周器またはＮ逓倍器１５とプログラマブル分周器５５とへ出力する分数分周器５６を新たに設けたことを特徴とする。
【００１５】
次に、セルラー帯の周波数信号を送受信する場合を例として、上述した構成の無線機の動作を説明する。セルラー帯の周波数は送信周波数が８２４〜８４９ＭＨｚ、受信周波数が８６９〜８９４ＭＨｚである。受信信号が受信用ミキサー５において第１局部発振周波数を変調周波数としてダウンコンバージョンされる際には、受信用ミキサー５の出力には受信信号の周波数および第１局部発振周波数のそれぞれの和および差の周波数を有する信号が現れる。受信信号の中間周波数を９０ＭＨｚとし、第１局部発振周波数を受信信号の周波数よりも高く設定するアッパーローカル方式を採用した場合、第１局部発振周波数は９５９〜９８４ＭＨｚとなる。また、この第１局部発振周波数と送信周波数の関係から、変調器２１で出力される送信中間信号の周波数は１３５ＭＨｚとなる。以上より、Ｍ分周器またはＭ逓倍器１４の出力周波数およびＮ分周器またはＮ逓倍器１５の出力周波数はそれぞれ９０ＭＨｚおよび１３５ＭＨｚでなければならないから、Ｍ分周器またはＭ逓倍器１４を２逓倍、Ｎ分周器またはＮ逓倍器１５を３逓倍とすることにより、分数分周器５６の出力周波数は４５ＭＨｚとなる。分数分周器５６の分数分周値をＦとすると、Ｆは第１局部発振周波数ｆ１と分数分周器５６の出力周波数の関係から次式で与えられる。
Ｆ＝ｆ１／４５ＭＨｚ（１）
すなわちＦの値は（９５９／４５）〜（９８４／４５）ＭＨｚとなる。（１）式からわかるようにＦは分数となり、分周比が分数で表される分数分周器５６を設けることにより、第２局部発振回路を削除しても従来の無線機と同様の動作が可能である。
【００１６】
図３は同実施の形態による局部発振回路４１の第２の構成例を示したブロック図である。電圧制御発振器５１の出力がプログラマブル分周器５５および分数分周器５６の両方の入力となっている点が図２の構成例と異なるが、その他の構成および作用は同様である。
【００１７】
図４は同実施の形態による局部発振回路４１の第３の構成例を示したブロック図である。分数分周器５６の出力周波数をＬ逓倍（Ｌは整数）してＭ分周器またはＭ逓倍器１４およびＮ分周器またはＮ逓倍器１５へ出力するＬ逓倍器５７を新たに設け、その結果、分数分周器５６の出力周波数が低くなることが図２の構成例と異なるが、その他の構成および作用は同様である。
【００１８】
図５は同実施の形態による局部発振回路４１の第４の構成例を示したブロック図である。分数分周器５６の出力周波数をＬ逓倍してＭ分周器またはＭ逓倍器１４およびＮ分周器またはＮ逓倍器１５へ出力するＬ逓倍器５７を新たに設け、その結果、分数分周器５６の出力周波数が低くなることが図３の構成例と異なるが、その他の構成および作用は同様である。
【００１９】
なお、図２〜図５の構成の選択については、局部発振回路４１の設計時に基準周波数、局部発振周波数、分数分周値Ｆなどを考慮して決定される。
【００２０】
なお、本実施の形態においては局部発振回路４１と基準発振器１６とを別構成としたが、局部発振回路４１は基準発振器１６を構成として含んでいてもよく、その場合も局部発振回路４１の動作は上述したのと同様である。
【００２１】
なお、図２および図４の構成例では局部発振回路４１の基準周波数を高くできるため、高速ロックアップ動作が可能になる。
【００２２】
【発明の効果】
以上説明したように、この発明によれば、無線機の局部発振回路に分周比が分数で表される分数分周器を設けることにより、第２局部発振回路を削除し、小型化および低消費電力化に適した無線機を提供することができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による無線機の構成を示すブロック図である。
【図２】同実施の形態による局部発振回路の第１の構成例を示すブロック図である。
【図３】同実施の形態による局部発振回路の第２の構成例を示すブロック図である。
【図４】同実施の形態による局部発振回路の第３の構成例を示すブロック図である。
【図５】同実施の形態による局部発振回路の第４の構成例を示すブロック図である。
【図６】従来の無線機の構成を示すブロック図である。
【図７】従来の局部発振回路の構成を示すブロック図である。
【符号の説明】
１…アンテナ、２…アンテナ共用器、３…高周波増幅器、４…受信用バンドパスフィルタ、５…受信用ミキサー（ダウンコンバージョン手段）、６…中間周波フィルタ、７…中間周波増幅器、８…復調器（復調手段）、１１…緩衝増幅器、１２…第１局部発振回路、１３…第２局部発振回路、１４…Ｍ分周器またはＭ逓倍器（復調手段）、１５…Ｎ分周器またはＮ逓倍器（変調手段）、１６…基準発振器、２１…変調器（変調手段）、２２…送信用ミキサー（アップコンバージョン手段）、２３…前置増幅器、２４…送信用バンドパスフィルタ、２５…電力増幅器、２６…アイソレータ、３１…信号処理部、４１…局部発振回路、５１…電圧制御発振器、５２…ループフィルタ、５３…基準分周器、５４…位相比較器、５５…プログラマブル分周器、５６…分数分周器、５７…Ｌ逓倍器[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a radio device mounted on a mobile phone, a car phone, or the like.
[0002]
[Prior art]
FIG. 6 is a block diagram showing the configuration of a conventional radio. In the figure, reference numeral 1 denotes a transmission / reception antenna. Reference numeral 2 denotes an antenna duplexer that separates a transmission signal and a reception signal. Reference numeral 3 denotes a high-frequency amplifier that amplifies the received signal. Reference numeral 4 denotes a reception band-pass filter that removes unnecessary frequency signals from the reception signal. Reference numeral 5 denotes a reception mixer that down-converts the frequency of the reception signal to the reception intermediate frequency. An intermediate frequency filter 6 removes unnecessary frequency signals from the received intermediate signal. An intermediate frequency amplifier 7 amplifies the received intermediate signal. A demodulator 8 demodulates the received signal. A buffer amplifier 11 amplifies the output of the local oscillation circuit. Reference numeral 12 denotes a first local oscillation circuit that outputs a signal having a first local oscillation frequency. Reference numeral 13 denotes a second local oscillation circuit that outputs a signal having the second local oscillation frequency. Reference numeral 14 denotes an M frequency divider or M frequency multiplier that outputs the output frequency of the second local oscillation circuit 13 by dividing the frequency by M or M (M is an integer). Reference numeral 15 denotes an N divider or N multiplier that outputs the output frequency of the second local oscillation circuit 13 by dividing it by N or N (N is an integer). A modulator 21 modulates a transmission digital signal and outputs a transmission intermediate signal. A transmission mixer 22 up-converts the frequency of the transmission intermediate signal to the transmission frequency. A preamplifier 23 amplifies the transmission signal. A transmission band-pass filter 24 removes unnecessary frequency signals from the transmission signal. A power amplifier 25 amplifies the transmission signal to a specified power. An isolator 26 removes the reflected signal. A signal processing unit 31 performs digital signal processing.
[0003]
FIG. 7 is a block diagram showing the configuration of the first local oscillation circuit 12. In the figure, reference numeral 51 denotes a voltage controlled oscillator that outputs a signal having a frequency based on an input voltage. A loop filter 52 outputs a voltage signal obtained by integrating the input signal to the voltage controlled oscillator 51. Reference numeral 53 denotes a reference frequency divider that divides the reference frequency of the output of the reference oscillator 16 by R (R is an integer). A phase comparator 54 outputs a pulse signal based on the phase difference between the two input signals. A programmable frequency divider 55 divides the frequency of the output of the voltage controlled oscillator 51 by P (P is an integer). The phase comparator 54 receives the outputs of the reference frequency divider 53 and the programmable frequency divider 55 as inputs. The first local oscillation circuit 12 is a general PLL frequency synthesizer. The configuration of the second local oscillation circuit 13 is the same as that in FIG.
[0004]
Next, the operation in the case of receiving and demodulating a signal in the radio apparatus having the above configuration will be described. The reception signal received by the antenna 1 is sent to the antenna duplexer 2 through the same transmission path as the transmission signal, and is separated from the transmission signal by the antenna duplexer 2. The separated received signal is amplified by the high frequency amplifier 3. Unnecessary signals are removed from the amplified reception signal by the reception band-pass filter 4, and down-converted at the first local oscillation frequency in the reception mixer 5 to be an intermediate frequency signal. Unnecessary signals are removed from the intermediate frequency signal by the intermediate frequency filter 6 and subsequently amplified by the intermediate frequency amplifier 7. The amplified intermediate frequency signal is demodulated by the demodulator 8 using the output frequency of the M frequency divider or M multiplier 14 as the demodulation frequency. The received digital signal output from the demodulator 8 is sent to the signal processing unit 31.
[0005]
Next, the operation when the transmission digital signal is modulated and transmitted will be described. The transmission digital signal output from the signal processing unit 31 is modulated by the modulator 21 using the output frequency of the N frequency divider or N multiplier 15 as a modulation frequency to become a transmission intermediate signal. The transmission intermediate signal is up-converted at the first local oscillation frequency in the transmission mixer 22 to become a transmission signal. The transmission signal is amplified by the preamplifier 23. Unnecessary signals are removed from the amplified transmission signal by the transmission band-pass filter 24, and the amplified signal is amplified to the specified power by the power amplifier 25. The transmission signal amplified to the specified power passes through the isolator 26 and is transmitted from the antenna 1 to another radio device or radio station via the antenna duplexer 2.
Patent Document 1 describes an oscillation circuit system that can reduce the occurrence of bit errors caused by noise caused by vibration by setting a high phase comparison frequency in a PLL frequency synthesizer.
[0006]
[Patent Document 1]
Japanese Patent Laid-Open No. 11-234128
[Problems to be solved by the invention]
By the way, in the conventional radio equipment described above, since the second local oscillation circuit 13 is provided, the circuit mounting area and power consumption increase, and it is difficult to reduce the radio equipment in size and power consumption. There was a problem that there was.
[0008]
The present invention has been made in view of the above-described problems, and by providing a fractional frequency divider whose fractional ratio is represented by a fraction in the local oscillation circuit, the second local oscillation circuit is deleted, An object of the present invention is to provide a radio device suitable for miniaturization and low power consumption.
[0009]
[Means for Solving the Problems]
The present invention employs the following means in order to solve the above problems .
The present invention provides a down-conversion means for down-converting a signal received by an antenna with a local oscillation signal, a demodulation means for demodulating the down-converted signal, a modulation means for modulating a transmission signal, and a modulated transmission signal. In a radio having up-conversion means for up-conversion with the local oscillation signal, a reference frequency divider for dividing the output signal of a reference oscillator, and a phase comparator for receiving the output of the frequency divider at a first input terminal A low-pass filter to which an output of the phase comparator is input, a first signal having a frequency corresponding to the output of the low-pass filter is generated, and the down-conversion means and the up-conversion are performed using the first signal as the local transmission signal Voltage controlled oscillator for outputting to means, said voltage controlled oscillator A fractional frequency divider that outputs a second signal obtained by dividing the output by a frequency division ratio expressed by a fraction, and a programmable frequency divider that divides the second signal and outputs the second signal to the second input terminal of the phase comparator. A local oscillating circuit including a frequency divider, an M frequency division period when the second signal from the fractional frequency divider is input, and the second signal is frequency-divided into M (M is an integer) and supplied to the demodulation means; The second signal from the fractional frequency divider is input, and the second signal is divided by N (N is an integer different from M) and supplied to the modulation means. And
[0010]
The local oscillation circuit includes a reference divider, the phase comparator, the low pass filter, the voltage controlled oscillator, the fractional divider, and the programmable divider. It is characterized by comprising.
[0011]
A first band-pass filter that transmits a reception signal within a bandwidth having a predetermined frequency difference; and a second band-pass filter that transmits a transmission signal within a bandwidth having the predetermined frequency difference, The voltage controlled oscillator can vary the first signal within a bandwidth of the predetermined frequency difference, and the fractional frequency divider can vary the frequency of the first signal output by the voltage controlled oscillator. The second signal is output at a constant frequency by changing the frequency division ratio according to.
[0012]
Further, the present invention further includes a multiplier that multiplies the second signal and supplies the multiplied second signal to the N divider and the M divider .
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration of a radio according to an embodiment of the present invention. In the radio of the present invention, the second local oscillation circuit 13 in the conventional radio shown in FIG. 6 is deleted, and a local oscillation circuit 41 is provided in place of the first local oscillation circuit 12, and this local oscillation circuit is provided. A signal is output from 41 to the M divider or M multiplier 14 and the N divider or N multiplier 15. Other configurations are the same as those of the conventional wireless device.
[0014]
FIG. 2 is a block diagram showing a first configuration example of the local oscillation circuit 41 according to the embodiment. In the figure, a voltage controlled oscillator 51, a loop filter 52, a reference frequency divider 53, a phase comparator 54, and a programmable frequency divider 55 have the same configuration as the conventional local oscillation circuit shown in FIG. 7, but according to the control signal CONT. The frequency of the output of the voltage controlled oscillator 51 is divided by F (F is a fraction) and output to the M divider or M multiplier 14, the N divider or N multiplier 15 and the programmable divider 55. A feature is that a peripheral 56 is newly provided.
[0015]
Next, the operation of the radio having the above-described configuration will be described by taking as an example the case of transmitting and receiving cellular band frequency signals. As for the frequency of the cellular band, the transmission frequency is 824 to 849 MHz, and the reception frequency is 869 to 894 MHz. When the reception signal is down-converted in the reception mixer 5 using the first local oscillation frequency as the modulation frequency, the output of the reception mixer 5 includes the sum and difference of the frequency of the reception signal and the first local oscillation frequency. A signal having a frequency appears. When the upper local method in which the intermediate frequency of the received signal is 90 MHz and the first local oscillation frequency is set higher than the frequency of the received signal is adopted, the first local oscillation frequency is 959 to 984 MHz. Further, from the relationship between the first local oscillation frequency and the transmission frequency, the frequency of the transmission intermediate signal output from the modulator 21 is 135 MHz. From the above, since the output frequency of the M divider or M multiplier 14 and the output frequency of the N divider or N multiplier 15 must be 90 MHz and 135 MHz, respectively, the M divider or M multiplier 14 is set to 2 By making the multiplier, N divider or N multiplier 15 triple, the output frequency of the fractional divider 56 is 45 MHz. Assuming that the fractional frequency division value of the fractional frequency divider 56 is F, F is given by the following equation from the relationship between the first local oscillation frequency f1 and the output frequency of the fractional frequency divider 56.
F = f1 / 45MHz (1)
That is, the value of F is (959/45) to (984/45) MHz. As can be seen from the equation (1), F is a fraction, and by providing a fractional frequency divider 56 whose division ratio is represented by a fraction, the same operation as that of a conventional radio device is achieved even if the second local oscillation circuit is eliminated. Is possible.
[0016]
FIG. 3 is a block diagram showing a second configuration example of the local oscillation circuit 41 according to the embodiment. Although the output of the voltage controlled oscillator 51 is the input of both the programmable frequency divider 55 and the fractional frequency divider 56, it differs from the configuration example of FIG. 2, but the other configurations and operations are the same.
[0017]
FIG. 4 is a block diagram showing a third configuration example of the local oscillation circuit 41 according to the embodiment. An L multiplier 57 is newly provided by multiplying the output frequency of the fractional frequency divider 56 by L (L is an integer) and outputting it to the M frequency divider or M frequency multiplier 14 and the N frequency divider or N frequency multiplier 15. As a result, the output frequency of the fractional frequency divider 56 is different from that of the configuration example of FIG. 2, but the other configurations and operations are the same.
[0018]
FIG. 5 is a block diagram showing a fourth configuration example of the local oscillation circuit 41 according to the embodiment. An L frequency multiplier 56 that multiplies the output frequency of the fractional frequency divider 56 by L and outputs the result to the M frequency divider or M frequency multiplier 14 and the N frequency divider or N frequency multiplier 15 is newly provided. Although the output frequency of the device 56 is different from the configuration example of FIG. 3, other configurations and operations are the same.
[0019]
The selection of the configurations in FIGS. 2 to 5 is determined in consideration of the reference frequency, the local oscillation frequency, the fractional frequency division value F, and the like when the local oscillation circuit 41 is designed.
[0020]
In this embodiment, the local oscillation circuit 41 and the reference oscillator 16 are separately configured. However, the local oscillation circuit 41 may include the reference oscillator 16 as a configuration, and in this case, the operation of the local oscillation circuit 41 is also performed. Is the same as described above.
[0021]
2 and 4, the reference frequency of the local oscillation circuit 41 can be increased, so that a high-speed lockup operation is possible.
[0022]
【The invention's effect】
As described above, according to the present invention, the second local oscillation circuit is eliminated by providing a fractional frequency divider whose fractional ratio is represented by a fraction in the local oscillation circuit of the radio, thereby reducing the size and reducing the frequency. An effect is obtained that a radio device suitable for power consumption can be provided.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a radio according to an embodiment of the present invention.
FIG. 2 is a block diagram showing a first configuration example of a local oscillation circuit according to the same embodiment;
FIG. 3 is a block diagram showing a second configuration example of the local oscillation circuit according to the embodiment;
FIG. 4 is a block diagram showing a third configuration example of the local oscillation circuit according to the embodiment;
FIG. 5 is a block diagram showing a fourth configuration example of the local oscillation circuit according to the embodiment;
FIG. 6 is a block diagram illustrating a configuration of a conventional wireless device.
FIG. 7 is a block diagram showing a configuration of a conventional local oscillation circuit.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Antenna, 2 ... Antenna duplexer, 3 ... High frequency amplifier, 4 ... Reception band pass filter, 5 ... Reception mixer (down conversion means), 6 ... Intermediate frequency filter, 7 ... Intermediate frequency amplifier, 8 ... Demodulator (Demodulation means), 11 ... buffer amplifier, 12 ... first local oscillation circuit, 13 ... second local oscillation circuit, 14 ... M frequency divider or M multiplier (demodulation means), 15 ... N frequency divider or N frequency multiplier (Modulation means), 16 ... reference oscillator, 21 ... modulator (modulation means), 22 ... transmission mixer (up-conversion means), 23 ... preamplifier, 24 ... transmission band-pass filter, 25 ... power amplifier, DESCRIPTION OF SYMBOLS 26 ... Isolator, 31 ... Signal processing part, 41 ... Local oscillation circuit, 51 ... Voltage controlled oscillator, 52 ... Loop filter, 53 ... Reference frequency divider, 54 ... Phase comparator, 55 ... Programmable Divider, 56 ... fractional divider, 57 ... L multiplier

Claims

Down-conversion means for down-converting a signal received by an antenna with a local oscillation signal, demodulation means for demodulating the down-converted signal, modulation means for modulating a transmission signal, and the modulated transmission signal as the local oscillation signal In a radio device comprising up-conversion means for up-conversion by
A reference divider for dividing the output signal of the reference oscillator,
A phase comparator receiving the output of the frequency divider at a first input terminal;
A low-pass filter to which the output of the phase comparator is input;
A voltage controlled oscillator that generates a first signal having a frequency corresponding to an output of the low-pass filter and outputs the first signal as the local transmission signal to the down-conversion unit and the up-conversion unit;
A fractional frequency divider for outputting a second signal obtained by dividing the output of the voltage controlled oscillator by a frequency division ratio represented by a fraction;
A local oscillation circuit including a programmable frequency divider that divides and outputs the second signal to a second input terminal of the phase comparator;
An M-divided period when the second signal from the fractional frequency divider is input, the second signal is divided by M (M is an integer), and supplied to the demodulating means;
The second signal from the fractional frequency divider is input, and the second signal is divided by N (N is an integer different from M) and supplied to the modulation means;
A wireless device comprising:

The local oscillation circuit is :
A PLL is configured to include the reference divider, the phase comparator, the low-pass filter, the voltage controlled oscillator, the fractional divider, and the programmable divider. The wireless device according to claim 1.
Machine.

A first bandpass filter that transmits a received signal within a bandwidth having a predetermined frequency difference;
A second bandpass filter that transmits a transmission signal within a bandwidth having the predetermined frequency difference,
The voltage controlled oscillator is capable of varying the first signal within a bandwidth of the predetermined frequency difference;
The fractional frequency divider outputs the second signal at a constant frequency by changing a frequency division ratio according to a frequency variation of the first signal output by the voltage controlled oscillator. The wireless device according to claim 1 or 2, wherein the wireless device is characterized in that:

4. The multiplier according to claim 1, further comprising a multiplier that multiplies the second signal and supplies the multiplied second signal to the N divider and the M divider. 5 . transceiver.