JP4130620B2 - Resin-sealed semiconductor device - Google Patents
Resin-sealed semiconductor device Download PDFInfo
- Publication number
- JP4130620B2 JP4130620B2 JP2003356223A JP2003356223A JP4130620B2 JP 4130620 B2 JP4130620 B2 JP 4130620B2 JP 2003356223 A JP2003356223 A JP 2003356223A JP 2003356223 A JP2003356223 A JP 2003356223A JP 4130620 B2 JP4130620 B2 JP 4130620B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- pad
- wire
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07552—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in structures or sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/521—Structures or relative sizes of bond wires
- H10W72/527—Multiple bond wires having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/537—Multiple bond wires having different shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Description
本発明は、半導体基板にワイヤーボンディングを用いて半導体素子を接続する構造を有し、この構造を樹脂封止する樹脂封止型半導体装置に関するものである。 The present invention relates to a resin-sealed semiconductor device having a structure in which a semiconductor element is connected to a semiconductor substrate using wire bonding, and this structure is resin-sealed.
従来の半導体装置をボールグリッドアレイタイプの半導体装置を例にして、図9,図10,図11を参照して説明する。 A conventional semiconductor device will be described with reference to FIGS. 9, 10, and 11 by taking a ball grid array type semiconductor device as an example.
図9(a)は樹脂封止する前の半導体装置の正面図、図9(b)は樹脂封止後の半導体装置の断面図であり、図10はワイヤーボンディング後に樹脂封止をする工程を示し、図10(a)〜(d)は全て断面図であって、図10(a)はワイヤーボンディング後、図10(b)は金型キャビティ7に挿入後、図10(c)は樹脂封止途中、図10(d)は樹脂封止後における半導体装置をそれぞれ示している。
9A is a front view of the semiconductor device before resin sealing, FIG. 9B is a cross-sectional view of the semiconductor device after resin sealing, and FIG. 10 shows the step of resin sealing after wire bonding. 10 (a) to 10 (d) are all sectional views, FIG. 10 (a) is after wire bonding, FIG. 10 (b) is inserted into the
各図において、1は半導体基板、2は半導体基板1に搭載した半導体素子、4は半導体基板1上の電極、5は半導体素子2上のパッド、3は電極4とパッド5をワイヤーボンディング接続したワイヤー、6は封止樹脂である。
In each figure, 1 is a semiconductor substrate, 2 is a semiconductor element mounted on the
従来のボールグリッドアレイタイプの半導体装置では、図10(a)のように、半導体素子2のパッド5と半導体基板上の電極4の間はワイヤーボンディング構造で接続される。さらに図10(b)のように、金型キャビティ7に挿入され、図10(c)のように、金型キャビティ7のゲート8部分から樹脂が注入されて樹脂封止される。樹脂封止が完了すると、図10(d)のように半導体装置が完成する。
In the conventional ball grid array type semiconductor device, as shown in FIG. 10A, the
この際、図11に示すように、封止樹脂6中に大きなカーボン粒子9が発生してワイヤー3間に挟まりリーク現象が発生することがある。
At this time, as shown in FIG. 11,
また、動作周波数の向上により、半導体素子2やワイヤー3から放出される電磁波が外部に影響を与えたり、外部の電磁波が半導体素子2やワイヤー3内の信号に影響を与えることがある。これに対して従来技術としては、シールドを内蔵させるものがあった(例えば特許文献1参照)。
Further, due to the improvement of the operating frequency, electromagnetic waves emitted from the
図12は特許文献1に記載された従来のシールド内蔵によって電磁波の影響を防ぐ構造を示したものであって、図示されるように、アイランド18に搭載した半導体チップ19の上下方向から籠形に成形したメッシュ状金属板22を被せて接地ピンに接続し、メッシュ状金属板22を樹脂体23内に含めてモールドする構造になっている。20はリード、21はボンディングワイヤを示す。
ところで、従来の技術において次のような課題がある。第1の課題としては、封止樹脂中の成分にはカーボンが含まれることが多いが、このカーボンが樹脂自体の製造ばらつきや保存状態などによって大きなカーボン粒子の固まりになることがあり、このカーボン粒子がワイヤー間に挟まり、ワイヤー間のリーク不良の原因となり、半導体回路の誤動作を招いている。 By the way, there are the following problems in the conventional technology. As a first problem, carbon is often contained in the component in the sealing resin, but this carbon may become a mass of large carbon particles due to manufacturing variations and storage conditions of the resin itself. Particles are sandwiched between wires, causing a leak failure between the wires and causing malfunction of the semiconductor circuit.
この課題を解決することは、半導体回路の誤動作を防ぐだけではなく、製造ばらつきの大きい樹脂を利用することを可能にし、保存管理の条件を緩めることを可能にするため、非常に有効である。 Solving this problem is very effective because it not only prevents malfunction of the semiconductor circuit, but also makes it possible to use a resin with a large manufacturing variation and relax the conditions for storage management.
また、第2の課題としては、動作周波数の向上により、半導体素子やワイヤーから放出される電磁波が外部に影響を与えたり、外部の電磁波が半導体素子やワイヤー内の信号に影響を与え、半導体回路の誤動作を招いていることが問題になっている。 Further, as a second problem, due to the improvement of the operating frequency, the electromagnetic wave emitted from the semiconductor element or the wire affects the outside, or the external electromagnetic wave affects the signal in the semiconductor element or the wire. It has become a problem to have caused a malfunction.
これらの課題を解決することは、半導体回路の誤動作を防ぐことになり、非常に有効である。 Solving these problems prevents the malfunction of the semiconductor circuit and is very effective.
上記課題を解決するために、本発明の樹脂封止型半導体装置は、複数列のパッドを有する半導体素子と、複数列の電極を有し、前記半導体素子を上面に載置する半導体基板と、前記半導体素子と前記半導体基板とを封止する封止樹脂とからなる樹脂封止型半導体装置であって、前記複数列のパッドの内、最内側列の前記パッドと、前記複数列の電極の内、最外側列の前記電極とを接続するダミーワイヤーと、前記最内側列のパッドより外側列に位置する前記パッドと、前記最外側列の電極より内側列に位置する前記電極とを接続するワイヤーとを備えることにより、前記ダミーワイヤーを、前記ワイヤーより本数を多くし、狭い間隔で張るように構成したことを特徴とする。
また、本発明の樹脂封止型半導体装置は、上面の周辺部にパッドを有する半導体素子と、複数列の電極を有し、前記半導体素子を上面に載置する半導体基板と、前記半導体素子と前記半導体基板とを封止する封止樹脂とからなる樹脂封止型半導体装置であって、前記半導体素子の上面の前記パッドより内側に載置されたプレーン状パッドと、前記プレーン状パッドと、前記複数列の電極の内、最外側列の前記電極とを接続するダミーワイヤーと、前記パッドと、前記最外側列の電極より内側列に位置する前記電極とを接続するワイヤーとを備えることにより、前記ダミーワイヤーを、前記ワイヤーより本数を多くし、狭い間隔で張るように構成したことを特徴とする。
In order to solve the above problem, a resin-encapsulated semiconductor device of the present invention includes a semiconductor element having a plurality of rows of pads, a semiconductor substrate having a plurality of rows of electrodes, and mounting the semiconductor elements on the upper surface, A resin-encapsulated semiconductor device comprising a sealing resin that seals the semiconductor element and the semiconductor substrate, wherein the pads in the innermost row and the electrodes in the plurality of rows among the plurality of rows of pads. A dummy wire that connects the electrodes in the outermost row, the pad located in the outer row from the pad in the innermost row, and the electrode located in the inner row from the electrode in the outermost row by providing a wire, the dummy wire, wherein to increase the number from wire, characterized by being configured to stretch in a narrow interval.
According to another aspect of the present invention, there is provided a resin-encapsulated semiconductor device comprising: a semiconductor element having a pad on the periphery of the upper surface; a semiconductor substrate having a plurality of rows of electrodes; A resin-encapsulated semiconductor device comprising a sealing resin that seals the semiconductor substrate, the plain pad placed inside the pad on the upper surface of the semiconductor element, the plain pad, By providing a dummy wire that connects the electrodes in the outermost row among the electrodes in the plurality of rows, a wire that connects the pads and the electrodes located in an inner row from the electrodes in the outermost row. The dummy wires are configured to have a larger number than the wires and to be stretched at a narrow interval.
以上説明したように、本発明によれば、半導体装置の封止樹脂中に含まれるカーボン粒子によるワイヤー間のリーク不良を低減することができ、また電磁シールド効果を発揮することができ、誤動作を防ぐために有効である。 As described above, according to the present invention, it is possible to reduce leakage defects between wires due to the carbon particles contained in the sealing resin of the semiconductor device, and to exhibit an electromagnetic shielding effect. It is effective to prevent.
以下、本発明の実施形態について図面を参照して説明する。なお、以下の説明において、図9〜図11にて説明した部材に対応する部材には同一符号を付した。 Embodiments of the present invention will be described below with reference to the drawings. In the following description, members corresponding to those described in FIGS. 9 to 11 are denoted by the same reference numerals.
図1(a)は本発明の実施形態1における樹脂封止型半導体装置の正面図、図1(b)は図1(a)の樹脂封止型半導体装置の断面図である。
FIG. 1A is a front view of a resin-encapsulated semiconductor device according to
実施形態1では、従来の構造に加えて、ワイヤー3の外側にワイヤー3よりも狭いピッチでダミーワイヤー10が設けられている。このダミーワイヤー10は、半導体素子2上ではワイヤー3のための半導体素子2上のパッド5より内側に設けられたダミーワイヤー用パッド12に接続され、半導体基板1上ではワイヤー3のための電極4の外側に設けられたダミーワイヤー用電極11に接続される。さらにダミーワイヤー10は、ワイヤー3の全体を覆うように外側に、かつワイヤー3より狭いピッチで、ワイヤー3より多い本数が張られている。
In the first embodiment, in addition to the conventional structure,
このような構成にすることによって、カーボン粒子9が存在しても、図2に示すように、カーボン粒子9は、ダミーワイヤー10の間隔よりも大きなものであれば、内部への進入が不可能になって、ワイヤー3間にリークを発生させるに至らない。
With this configuration, even if
また図3に示すように、カーボン粒子9が、ダミーワイヤー10の間隔よりも小さなものであれば、内部への進入が可能であるが、ワイヤー3の間隔よりも小さいために、ワイヤー3間にリークを発生させるに至らない。
Further, as shown in FIG. 3, if the
図4(a)は本発明の実施形態2における半導体装置の正面図、図4(b)は図4(a)の半導体装置の断面図である。 4A is a front view of the semiconductor device according to the second embodiment of the present invention, and FIG. 4B is a cross-sectional view of the semiconductor device of FIG.
実施形態2が実施形態1と異なる点は、半導体基板1上にダミーワイヤー用電極11を個々のダミーワイヤー10ごとに設けるのではなく、何本ものダミーワイヤー10を共通接続するための長いダミーワイヤー用電極13を辺ごとに設けた構成である。なお、図5に示すように、ダミーワイヤー用電極13を辺ごとではなく、リング状のダミーワイヤー用電極15としてもよい。
The second embodiment differs from the first embodiment in that a
このため実施形態2では、半導体素子2が異なっても、同様のパッドを配置することが可能になり、半導体基板設計の共用化が促進される。
Therefore, in the second embodiment, even if the
図6(a)は本発明の実施形態3における半導体装置の正面図、図6(b)は図6(a)の半導体装置の断面図である。
FIG. 6A is a front view of a semiconductor device according to
実施形態3が実施形態1と異なる点は、半導体素子2上にダミーワイヤー用パッド12を個々のダミーワイヤー10ごとに設けるのではなく、何本ものダミーワイヤー10を共通接続するための長いダミーワイヤー用パッド14を辺ごとに設けた構成である。なお、図7に示すように、ダミーワイヤー用パッド14を辺ごとではなく、リング状のダミーワイヤー用パッド16としてもよい。
The third embodiment is different from the first embodiment in that a
このため実施形態3では、半導体基板1が異なっても、同様のパッドを配置することが可能になり、半導体基板設計の共用化が促進される。
Therefore, in the third embodiment, even if the
図8(a)は本発明の実施形態4における半導体装置の正面図、図8(b)は図8(a)の半導体装置の断面図である。図8はプレーン状のダミーワイヤー用基板上パッドを有する場合を示している。
FIG. 8A is a front view of a semiconductor device according to
実施形態4では、実施形態1と比較してプレーン状のダミーワイヤー用半導体素子上パッド17が設けられており、このプレーン状のダミーワイヤー用パッド17が定電位に接続されることによって、ダミーワイヤー用パッド17に加えてダミーワイヤー10全てが定電位に保たれる。
In the fourth embodiment, compared to the first embodiment, a plane-like dummy wire semiconductor element
このため実施形態4では、半導体素子2またはワイヤー3から放出される電磁波に対して電磁シールドの効果と、外部から半導体素子2やワイヤー3に進入する電磁波に対しての電磁シールドの効果が得られる。
For this reason, in
本発明は、半導体基板にワイヤーボンディングを用いて半導体素子を接続する部位を樹脂封止する樹脂封止型半導体装置に適用され、特に封止樹脂中に含まれるカーボン粒子によるワイヤー間のリーク不良を低減し、また電磁シールド効果を発揮して、誤動作を防ぐ樹脂封止型半導体装置に実施して有効である。 The present invention is applied to a resin-encapsulated semiconductor device in which a portion where a semiconductor element is connected to a semiconductor substrate using wire bonding is resin-encapsulated, and in particular, leakage defects between wires due to carbon particles contained in the encapsulating resin are reduced. It is effective when applied to a resin-encapsulated semiconductor device that reduces and prevents electromagnetic malfunction by exhibiting an electromagnetic shielding effect.
1 半導体基板
2 半導体素子
3 ワイヤー
4 電極
5 パッド
6 封止樹脂
9 カーボン粒子
10 ダミーワイヤー
11,13,15 ダミーワイヤー用電極
12,14,16,17 ダミーワイヤー用パッド
DESCRIPTION OF
Claims (6)
複数列の電極を有し、前記半導体素子を上面に載置する半導体基板と、
前記半導体素子と前記半導体基板とを封止する封止樹脂とからなる樹脂封止型半導体装置であって、
前記複数列のパッドの内、最内側列の前記パッドと、前記複数列の電極の内、最外側列の前記電極とを接続するダミーワイヤーと、
前記最内側列のパッドより外側列に位置する前記パッドと、前記最外側列の電極より内側列に位置する前記電極とを接続するワイヤーとを備え、
前記ダミーワイヤーは前記ワイヤーより本数が多く、かつ狭い間隔で張られていることを特徴とする樹脂封止型半導体装置。 A semiconductor element having a plurality of rows of pads;
A semiconductor substrate having a plurality of rows of electrodes and mounting the semiconductor element on an upper surface;
A resin-encapsulated semiconductor device comprising a sealing resin that seals the semiconductor element and the semiconductor substrate,
Among the plurality of pads, a dummy wire that connects the pad in the innermost row and the electrode in the outermost row among the electrodes in the plurality of rows,
A wire connecting the pad located in the outer row from the pad in the innermost row and the electrode located in the inner row from the electrode in the outermost row;
The dummy wire is resin-sealed semiconductor device characterized by being stretched in front Symbol number is more than a wire, and closely spaced.
複数列の電極を有し、前記半導体素子を上面に載置する半導体基板と、 A semiconductor substrate having a plurality of rows of electrodes and mounting the semiconductor element on an upper surface;
前記半導体素子と前記半導体基板とを封止する封止樹脂とからなる樹脂封止型半導体装置であって、 A resin-encapsulated semiconductor device comprising an encapsulating resin that encapsulates the semiconductor element and the semiconductor substrate,
前記半導体素子の上面の前記パッドより内側に載置されたプレーン状パッドと、 A plain pad placed inside the pad on the upper surface of the semiconductor element;
前記プレーン状パッドと、前記複数列の電極の内、最外側列の前記電極とを接続するダミーワイヤーと、 A dummy wire connecting the plain pad and the electrode in the outermost row of the plurality of rows of electrodes;
前記パッドと、前記最外側列の電極より内側列に位置する前記電極とを接続するワイヤーとを備え、 A wire connecting the pad and the electrode located in the inner row from the electrode in the outermost row;
前記ダミーワイヤーは前記ワイヤーより本数が多く、かつ狭い間隔で張られていることを特徴とする樹脂封止型半導体装置。 The resin-encapsulated semiconductor device is characterized in that the dummy wires are larger in number than the wires and are stretched at a narrow interval.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003356223A JP4130620B2 (en) | 2003-10-16 | 2003-10-16 | Resin-sealed semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003356223A JP4130620B2 (en) | 2003-10-16 | 2003-10-16 | Resin-sealed semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005123379A JP2005123379A (en) | 2005-05-12 |
| JP4130620B2 true JP4130620B2 (en) | 2008-08-06 |
Family
ID=34613537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003356223A Expired - Fee Related JP4130620B2 (en) | 2003-10-16 | 2003-10-16 | Resin-sealed semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4130620B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101273673B (en) * | 2005-08-30 | 2010-12-08 | 松下电器产业株式会社 | Substrate structure and electronic equipment |
| JP7624913B2 (en) | 2021-11-25 | 2025-01-31 | 三菱電機株式会社 | Semiconductor Device |
-
2003
- 2003-10-16 JP JP2003356223A patent/JP4130620B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005123379A (en) | 2005-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100423253C (en) | Resin-sealed semiconductor device and method for manufacturing the same | |
| US6262482B1 (en) | Semiconductor device | |
| US7084511B2 (en) | Semiconductor device having resin-sealed area on circuit board thereof | |
| KR101187903B1 (en) | Lead frame and semi-conductor package comprising the same | |
| TW200504972A (en) | Multi-row wire bonding structure for high frequency integrated circuit | |
| US9209101B2 (en) | Semiconductor package with a conductive shielding member | |
| US9048199B2 (en) | Semiconductor package and method of manufacturing the semiconductor package | |
| CN102332441B (en) | High-alignment-packaging-type lead frame and packaging structure thereof | |
| JP4130620B2 (en) | Resin-sealed semiconductor device | |
| US8274125B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP2008252054A (en) | Semiconductor device and manufacturing method of semiconductor device | |
| TWI745162B (en) | Semiconductor package | |
| JP2009302312A (en) | Package for semiconductor device, package, semiconductor device, and microphone package | |
| JP4970994B2 (en) | Semiconductor package | |
| US6011220A (en) | Semiconductor packaged device and lead frame used therein | |
| JPH05129476A (en) | Semiconductor device and manufacturing method thereof | |
| JP5910909B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2013105785A (en) | Printed circuit board | |
| JP3104695B2 (en) | BGA type resin encapsulated semiconductor device | |
| JP4181557B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100214480B1 (en) | Lead frame of semiconductor package | |
| JP4830609B2 (en) | Semiconductor device | |
| JPS63104435A (en) | Semiconductor device | |
| KR0173930B1 (en) | Ball grid array for lead frame | |
| KR20010058586A (en) | semiconductor package and mounting method using it |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080522 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |