JP4130750B2

JP4130750B2 - Drive circuit and switching power supply

Info

Publication number: JP4130750B2
Application number: JP2002157857A
Authority: JP
Inventors: 健一岩尾; 幸治野村
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2002-05-30
Filing date: 2002-05-30
Publication date: 2008-08-06
Anticipated expiration: 2022-05-30
Also published as: JP2004007857A

Description

【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源を駆動するためのドライブ回路とこのドライブ回路を用いたスイッチング電源に関するものであり、より詳細には、スイッチング素子を安定的に駆動・停止させるドライブ回路とこのドライブ回路を用いたスイッチング電源に関するものである。
【０００２】
【従来の技術】
従来より、ＤＣ−ＤＣコンバータとしてスイッチング電源が広く用いられている。スイッチング電源を駆動するためのドライブ回路には、スイッチング電源の出力回路よりフィードフォワードによりスイッチング素子を駆動する自励式ドライブ回路と、独立した駆動源を持つ他励式ドライブ回路とがあり、それぞれの用途に応じて使い分けられている。図６は従来から用いられている他励式ドライブ回路の一例である。尚、以下の説明では、他励式ドライブ回路を単にドライブ回路ということにする。図６において、従来のドライブ回路は、外部から入力されるドライブ信号Ｓｇを電流増幅するために、トランジスタＱ１〜Ｑ６をトーテムポールにして３段増幅回路を構成している。ＮＰＮのトランジスタＱ１，Ｑ３，Ｑ５がＯＮの期間において、コンデンサＣ１，抵抗Ｒ２を介してパルストランスＴ１に励磁電流を流し、トランジスタＱ１，Ｑ３，Ｑ５がＯＦＦでＰＮＰのトランジスタＱ２，Ｑ４，Ｑ６がＯＮの期間において、パルストランスＴ１に貯えられたエネルギはダイオードＤ１を介してトランジスタＱ２に流れる。このような動作によってパルストランスＴ１の１次巻線ｎ１にパルス電圧が発生し、２次巻線ｎ２に誘起された電圧によってスイッチング電源を構成するＦＥＴＱ７をＯＮ／ＯＦＦ駆動させる。これによってスイッチング電源の主トランスＴ１０の２次巻線より定電圧化されたスイッチング電圧が出力され、平滑整流された後に負荷側へ供給される。
【０００３】
【発明が解決しようとする課題】
しかしながら、図６に示す従来のドライブ回路では、ドライブ信号Ｓｇを停止したときにパルストランスＴ１の２次巻線ｎ２にリンギング電圧が発生する。図７は、図６に示す従来のドライブ回路のパルストランスＴ１の２次巻線に発生する電圧波形である。図７の波形は、横軸に時間（１０μｓ／ｄｉｖ）、縦軸に電圧（Ｖ／ｄｉｖ）を示し、約５０ＫＨｚのドライブ信号Ｓｇを供給してドライブ電圧を出力している状態から、時刻ｔ１でドライブ信号Ｓｇを停止してリンギング電圧が発生している過度状態を示している。ドライブ信号Ｓｇを停止する直前には、パルストランスＴ１の１次巻線ｎ１の電流が、ダイオードＤ１→トランジスタＱ６→パルストランスＴ１の閉ループで流れている。したがって、ドライブ信号を停止した瞬間の過度状態においては、パルストランスＴ１の１次巻線ｎ１には、ダイオードＤ１の順方向電圧ＶＤ１とトランジスタＱ２，Ｑ４，Ｑ６の各々のベース−エミッタ電圧ＶＢＥの加算値に、さらにスパイク電圧が加わった電圧が印加される。
【０００４】
つまり、ドライブ信号Ｓｇを停止したときには、パルストランスＴ１の１次巻線ｎ１に印加するリンギング電圧ＶＲは、ＶＲ≧ＶＤ１+３ＶＢＥとなる。例えば、ダイオードＤ１の順方向電圧ＶＤ１が０.３Ｖ、トランジスタＱ２，Ｑ４，Ｑ６の各々のベース−エミッタ電圧ＶＢＥが０.３Ｖであるとすると、パルストランスＴ１の１次巻線ｎ１に印加されるリンギング電圧ＶＲのピーク値は１．２＋α（Ｖ）となる。ここで、α（Ｖ）はリンギングによるスパイク電圧である。
【０００５】
図７には、ドライブ信号Ｓｇを停止したときに、パルストランスＴ１の１次巻線ｎ１に３.０Ｖのリンギング電圧ＶＲが印加された状態を示している。通常、パルストランスＴ１の１次巻線ｎ１と２次巻線ｎ２の比は１:１であるので、結果的には、スイッチング電源におけるＦＥＴＱ７のゲート（Ｇ）−ソース（Ｓ）間には、ドライブ信号Ｓｇを停止したときには、パルストランスＴ１の１次巻線ｎ１に発生した電圧がそのまま印加されることになる。したがって、図６で検証した前述の例では、ドライブ信号Ｓｇを停止したときに、１.２Ｖ以上の電圧がＦＥＴＱ７のゲート（Ｇ）−ソース（Ｓ）間に印加されることになる。また、図７によれば、ドライブ信号Ｓｇを停止したときのリンギング電圧発生時に、３.０Ｖの電圧がＦＥＴＱ７のゲート（Ｇ）−ソース（Ｓ）間に印加される。
【０００６】
一方、ＦＥＴＱ７は、ドライブ電圧が充分に高いときは（例えば５Ｖ程度のときは）低いＯＮ抵抗状態で電流を流すが、ゲート電圧の閾値以上であって比較的低いドライブ電圧であると高いＯＮ抵抗状態で電流を流すことになる。したがって、従来のドライブ回路では、ドライブ信号Ｓｇを停止したときにリンギング電圧ＶＲが発生して、そのリンギング電圧ＶＲがＦＥＴＱ７のゲート電圧の閾値を超えると、比較的低いドライブ電圧でＦＥＴＱ７をＯＮさせる状態となる。このため、結果として、高いＯＮ抵抗状態にあるＦＥＴＱ７に電流を流すことになる。なお、ＦＥＴなどのスイッチング素子が、低いドライブ電圧によって高抵抗状態でＯＮして電流を流す駆動モードをハーフドライブと云うことにする。つまり、図６のような従来のドライブ回路では、ドライブ信号を停止した瞬間にＦＥＴＱ７がハーフドライブで駆動するので、ＦＥＴＱ７は高抵抗で電流を流すために熱損失（Ｉ２Ｒ）が大きくなって電流破壊する虞がある。
【０００７】
通常、ＭＯＳＦＥＴなどにおいては、ゲート電圧の閾値は１Ｖ程度であるので、前述のダイオードＤ１の順方向電圧ＶＤ１が０.３Ｖ、トランジスタＱ２，Ｑ４，Ｑ６の各々のベース−エミッタ電圧ＶＢＥが０.３Ｖであると、最低でも１.２Ｖのリンギング電圧ＶＲがＦＥＴＱ７のゲート−ソース間に印加されるので、ＦＥＴＱ７はハーフドライブ状態となって熱破壊するおそれがある。図７のようにリンギング電圧ＶＲが３Ｖ程度のときでもＦＥＴＱ７はハーフドライブ状態となって熱破壊する虞がある。
【０００８】
本発明は、上述の課題に鑑みてなされたもので、その目的とするところは、ドライブ信号を停止したときに発生するリンギング電圧がスイッチング素子を導通させる閾値電圧を越えないようにし、高抵抗状態でスイッチング素子をＯＮさせないようにしてスイッチング素子が破損しないようなドライブ回路を提供することにある。
【０００９】
【課題を解決するための手段】
上記の目的を達成するため、本発明のドライブ回路は、ドライブ信号を増幅回路で増幅してパルストランスに供給し、該パルストランスの出力信号によりスイッチング電源の主スイッチング素子を駆動するドライブ回路において、前記ドライブ信号の停止時に前記パルストランスに発生するリンギング電圧が、前記主スイッチング素子の閾値以下となるように、前記増幅回路の給電線上であって該増幅回路の最終段をなす半導体素子の基準電位の位置と直前の前段にある半導体素子の基準電位の位置との間に電圧分担素子を設けたことを特徴とする。
【００１０】
通常、ドライブ信号を停止した瞬間にはパルストランスにリンギング電圧が発生する。このリンギング電圧が主スイッチング素子をＯＮさせるトリガ電圧の閾値より高いと、主スイッチング素子を再びＯＮさせてしまう。しかし、このときは、主スイッチング素子は高抵抗状態でＯＮするので主スイッチング素子がＩ２Ｒによって熱破壊する虞がある。そこで、本発明のドライブ回路では、電圧分担素子を設けてリンギング電圧の一部を分担させる。これによってパルストランスから出力される信号は、主スイッチング素子をＯＮさせるトリガ電圧の閾値より低くなるので、リンギング電圧によって主スイッチング素子がＯＮする虞はなくなる。
【００１１】
また、本発明のドライブ回路においては、半導体素子はトランジスタであり、且つ電圧分担素子はツェナーダイオードであって、増幅回路はトランジスタが複数段のトーテムポールに接続されて構成され、最終段のトランジスタの基準電位の位置とその前段のトランジスタの基準電位の位置との間に、最終段のトランジスタの基準電位の位置をカソードとする極性でツェナーダイオードが接続され、且つ電源のプラスラインとツェナーダイオードのカソードとの間にツェナーダイオードの電流制限用の抵抗が接続されていることを特徴とする。
【００１２】
つまり、本発明のドライブ回路によれば、スイッチング電源のドライブ回路を構成する増幅回路の最終段のトランジスタとその直前の前段のトランジスタとの間の基準電位側に、全ての前段のトランジスタのベース電圧をキャンセルするようにツェナーダイオードを設けた構成にしている。これによって、ドライブ信号を停止したときにパルストランスに印加されるリンギング電圧は、パルストランスに直列なダイオードの順方向電圧降下分と最終段のトランジスタのベース電圧の加算値のみとなる。よって、リンギング電圧は主スイッチング素子をＯＮさせるトリガ電圧の閾値以下に抑えられる。
【００１３】
また、本発明のドライブ回路においては、トーテムポールに接続されている各増幅段は、ＮＰＮトランジスタとＰＮＰトランジスタの直列回路で構成され、最終段のトランジスタの基準電位の位置とその前段のトランジスタの基準電位の位置はグランドラインであって、ツェナーダイオードは、最終段のトランジスタのコレクタとその前段のトランジスタのコレクタとの間のグランドラインに介在されていることを特徴とする。
【００１４】
つまり、本発明のドライブ回路によれば、最終段のトランジスタのコレクタとその前段のトランジスタのコレクタとの間のグランドラインにツェナーダイオードを介在させている。したがって、最終段を除く前段のトランジスタのベース−エミッタ電圧はツェナーダイオードの電圧によってキャンセルされる。これによって、ドライブ信号を停止したときにパルストランスに印加されるリンギング電圧は、スイッチング電源の主スイッチング素子（例えばＦＥＴ）のゲート電圧の閾値以下に抑えられる。このため、ドライブ信号を停止したときにＦＥＴが高抵抗状態で導通して熱破壊する虞はなくなる。
【００１５】
また、本発明のドライブ回路においては、ツェナーダイオードのツェナー電圧は、最終段のトランジスタを除く全ての前段のトランジスタのベース−エミッタ電圧の加算値以上の値であることを特徴とする。つまり、本発明のドライブ回路によれば、最終段のトランジスタを除く全ての前段のトランジスタのベース−エミッタ電圧の加算値より高いツェナー電圧を有するツェナーダイオードを選べば、リンギング電圧は最終段のトランジスタのベース−エミッタ電圧とダイオードの順方向電圧降下分の加算値に抑えられる。
【００１６】
また、本発明のドライブ回路においては、半導体素子はトランジスタであり、且つ前記電圧分担素子はダイオードであって、増幅回路はトランジスタが複数段のトーテムポールに接続されて構成され、最終段のトランジスタの基準電位の位置とその前段のトランジスタの基準電位の位置との間に、最終段のトランジスタの基準電位の位置をアノードとする極性で前記ダイオードが接続されていることを特徴とする。つまり、電圧分担素子としてツェナーダイオードの代わりにダイオードを用いてもリンギング電圧を低く抑える効果はある。この場合はツェナーダイオードのように電流制限抵抗を設けなくてもよい。
【００１７】
また、本発明のドライブ回路は、ダイオードの順方向電圧降下が最終段のトランジスタを除く全ての前段のトランジスタのベース−エミッタ電圧の加算値以上の値となるように、複数個のダイオードが直列に接続されることを特徴とする。つまり、最終段のトランジスタを除く全ての前段のトランジスタのベース−エミッタ電圧をキャンセルするためには、必要に応じて複数個のダイオードが直列に接続する必要がある。
【００１８】
また、本発明は、上記の各発明のドライブ回路を用いたスイッチング電源にも適用される。たとえば、絶縁型スイッチング電源や非絶縁型スイッチング電源に上記各発明のドライブ回路を用いれば、動作時の安定性は勿論のこと、ドライブ信号を停止したときにリンギング電圧によってスイッチング電源が誤動作したり故障したりする虞はなくなるので、極めて信頼性の高いスイッチング電源を構築することができる。
【００１９】
【発明の実施の形態】
以下、図面を用いて、本発明におけるドライブ回路の実施の形態を詳細に説明する。図１は、本発明における第１の実施の形態のドライブ回路の構成図である。図１において、ドライブ回路１は、外部から入力されるドライブ信号Ｓｇを電流増幅するために、プラス電源（ＶＣＣ）とグランド（ＧＮＤ）を電源としてトランジスタＱ１〜Ｑ６を３組のトーテムポールにして３段の増幅回路を構成している。尚、トランジスタＱ１，Ｑ３，Ｑ５がＮＰＮトランジスタ、トランジスタＱ２，Ｑ４，Ｑ６がＰＮＰトランジスタとして構成されている。そして、最終段のトランジスタＱ５，Ｑ６のエミッタのコモン点より、コンデンサＣ１および抵抗Ｒ２とダイオードＤ１との並列回路を介して、パルストランスＴ１の１次巻線ｎ１の一端に接続されている。また、パルストランスＴ１の１次巻線ｎ１の他端は、トランジスタＱ２，Ｑ４，Ｑ６のコレクタと共にグランド（ＧＮＤ）に接続されている。さらに、パルストランスＴ１の２次巻線ｎ２から、抵抗Ｒ３，Ｒ４の直並列回路を介して、スイッチング電源を構成するスイッチング素子であるＦＥＴＱ７のゲート（Ｇ）−ソース（Ｓ）間に接続されている。
【００２０】
さらに、本発明におけるドライブ回路１は、トーテムポールを構成するトランジスタＱ１〜Ｑ６の増幅回路において、最終段のトランジスタＱ６のコレクタ（トランジスタＱ６の基準電位の位置）とその前段のトランジスタＱ４のコレクタ（トランジスタＱ４の基準電位の位置）を接続するグランドラインに、トランジスタＱ６のコレクタ側をカソードとする極性でツェナーダイオードＤＺ１が介挿されて接続されている。また、ツェナーダイオードＤＺ１の電流を制限してツェナーダイオードＤＺ１と電圧を分担する抵抗Ｒ１が、ＶＣＣとツェナーダイオードＤＺ１のカソードとの間に接続されている。これによって、トランジスタＱ６のコレクタの電圧、すなわち、パルストランスＴ１のグランド側の電圧は、真のグランド（ＧＮＤ）レベルよりツェナーダイオードＤＺ１のツェナー電圧分だけ高い状態となる。
【００２１】
先ず、このような構成のドライブ回路における通常の動作状態について説明する。ドライブ信号ＳｇのトリガによってトランジスタＱ１，Ｑ３，Ｑ５がＯＮしている期間において、コンデンサＣ１，抵抗Ｒ２を介してパルストランスＴ１に励磁電流を流す。そして、トランジスタＱ１，Ｑ３，Ｑ５がＯＦＦでトランジスタＱ２，Ｑ４，Ｑ６がＯＮの期間において、パルストランスＴ１に貯えられたエネルギはダイオードＤ１を介してトランジスタＱ２に流れる。このような動作によってパルストランスＴ１の１次巻線ｎ１にパルス電圧が発生し、２次巻線ｎ２に誘起された電圧によってスイッチング電源を構成するスイッチング素子であるＦＥＴＱ７をＯＮ／ＯＦＦ駆動させる。
【００２２】
ここで、ドライブ回路のＯＮ／ＯＦＦ駆動状態からドライブ信号Ｓｇを停止させる状態について波形を用いて説明する。図４は、図１に示す本発明におけるドライブ回路のパルストランスＴ１の２次巻線に発生する電圧波形である。図４の波形は、横軸に時間（１０μｓ／ｄｉｖ）、縦軸に電圧（Ｖ／ｄｉｖ）を示し、ドライブ信号Ｓｇを供給してドライブ電圧を出力している状態から、時刻ｔ１でドライブ信号Ｓｇを停止した以降でリンギング電圧が発生する過度状態を示している。ドライブ信号Ｓｇを停止する直前は、パルストランスＴ１の１次巻線ｎ１の電流は、ダイオードＤ１→トランジスタＱ６→パルストランスＴ１の閉ループで流れている。したがって、ドライブ信号Ｓｇを停止した直後のリンギング状態では、パルストランスＴ１の１次巻線ｎ１には、ダイオードＤ１の順方向電圧ＶＤ１とトランジスタＱ２，Ｑ４，Ｑ６の各々のベース−エミッタ電圧ＶＢＥの加算値からツェナーダイオードＤＺ１のツェナー電圧ＶＤＺ１を差し引いた電圧が印加されることになる。
【００２３】
つまり、時刻ｔ１でドライブ信号Ｓｇを停止したときには、パルストランスＴ１の１次巻線ｎ１に印加するリンギング電圧ＶＲは、ＶＲ≧ＶＤ１+３ＶＢＥ−ＶＤＺ１となる。ここで、ツェナーダイオードＤＺ１のツェナー電圧ＶＤＺ１をトランジスタＱ２，Ｑ４の各々のベース−エミッタ電圧ＶＢＥの加算値以上に選べば、つまり、ＶＤＺ１≧Ｑ２のＶＢＥ+Ｑ４のＶＢＥとすれば、パルストランスＴ１の１次巻線ｎ１に印加されるリンギング電圧ＶＲは、最大でも、ダイオードＤ１の順方向電圧ＶＤ１とトランジスタＱ６のベース−エミッタ電圧ＶＢＥの加算値とすることができる。
【００２４】
例えば、トランジスタＱ２，Ｑ４，Ｑ６の各々のベース−エミッタ電圧ＶＢＥがそれぞれ０.３Ｖであるとすると、ツェナーダイオードＤＺ１のツェナー電圧ＶＤＺ１を０.６Ｖ以上に選べば、トランジスタＱ２，Ｑ４のベース−エミッタ電圧ＶＢＥの加算値（０.６Ｖ）は、ツェナー電圧ＶＤＺ１の０.６Ｖによってキャンセルされる。したがって、ダイオードＤ１の順方向電圧ＶＤ１を０.３Ｖとすれば、これにトランジスタＱ６のベース−エミッタ電圧ＶＢＥの０.３Ｖのみが加算されて、パルストランスＴ１の１次巻線ｎ１には０.６Ｖのリンギング電圧ＶＲが印加されることになる。
【００２５】
したがって、ドライブ信号Ｓｇを停止した直後のリンギング状態でも、パルストランスＴ１の２次巻線ｎ２よりＦＥＴＱ７のゲート（Ｇ）−ソース（Ｓ）間には０.６Ｖの電圧しか印加されない。一方、ＦＥＴＱ７のゲート電圧の閾値は約１.０Ｖであるので、ドライブ信号Ｓｇを停止した直後のリンギング電圧によってＦＥＴＱ７がＯＮされることはなくなり、結果的に、ＦＥＴＱ７が高抵抗で導通して電流破壊することは防止される。
【００２６】
図２は、絶縁型スイッチング電源の典型的な回路図である。図１に示す本発明のドライブ回路１を用いてスイッチング素子であるＦＥＴＱ７をＯＮ／ＯＦＦ駆動している。この絶縁型スイッチング電源はＯＮ−ＯＮ型のスイッチング回路を示しており、ＦＥＴＱ７のＯＮ時に電池Ｅ１１より主トランスＴ１１の１次巻線に電流が流れ、主トランスＴ１１の２次巻線よりダイオードＤ１２，インダクタンスＬ１１，およびコンデンサＣ１１で整流並びに平滑された定電圧の直流電圧が負荷Ｌ０へ供給される。尚、主トランスＴ１１の１次巻線に逆並列接続されたダイオードＤ１１は、ＦＥＴＱ７のスイッチングＯＦＦ時に発生するスパイク電圧を吸収するフライホイルダイオードである。また、主トランスＴ１１の２次側に逆並列接続されたダイオードＤ１３は、ＦＥＴＱ７のスイッチングＯＦＦ時にインダクタンスＬ１１に貯えられているエネルギーを負荷Ｌ０へ循環させるためのフライホイルダイオードである。
【００２７】
また、絶縁型スイッチング電源の停止時においては、図１に示すようなドライブ回路１を用いることによって、ドライブ信号Ｓｇを停止したときに発生するリンギング電圧をＦＥＴＱ７のゲート電圧の閾値以下に抑えることができる。したがって、絶縁型スイッチング電源の停止時にＦＥＴＱ７が電流によって熱破壊する虞はなくなる。
【００２８】
図３は、非絶縁型スイッチング電源の典型的な回路図である。図１に示す本発明のドライブ回路１を用いてスイッチング素子であるＦＥＴＱ７をＯＮ／ＯＦＦ駆動している。この非絶縁型スイッチング電源は昇圧コンバータを示しており、ＦＥＴＱ７のＯＮ時に、電池Ｅ２１の電圧にインダクタンスＬ２１の電圧が加算されて負荷Ｌ０に供給される。また、ＦＥＴＱ７のＯＦＦ時にはインダクタンスＬ２１のエネルギーはフライホイルダイオードＤ２１を介して負荷Ｌ０へ循環される。尚、インダクタンスＬ２１とコンデンサＣ２１は平滑回路を構成している。
【００２９】
また、非絶縁型スイッチング電源の停止時においては、図１に示すようなドライブ回路１を用いることによって、ドライブ信号Ｓｇを停止したときに発生するリンギング電圧をＦＥＴＱ７のゲート電圧の閾値以下に抑えることができる。したがって、非絶縁型スイッチング電源の停止時にＦＥＴＱ７が電流によって熱破壊する虞はなくなる。
【００３０】
図５は、本発明における第２の実施の形態のドライブ回路の構成図である。図５に示す第２の実施の形態のドライブ回路が図１に示す第２の実施の形態のドライブ回路と異なるところは、ツェナーダイオードを通常のダイオードに置き換えた点である。つまり、図５に示すように、トーテムポールを構成するトランジスタＱ１〜Ｑ６の増幅回路において、最終段のトランジスタＱ６のコレクタとその前段のトランジスタＱ４のコレクタを接続するグランドラインに、トランジスタＱ４のコレクタ側をカソードとする極性でダイオードＤ２，Ｄ３が直列に接続されている。これによって、ダイオードＤ２，Ｄ３の順方向電圧分だけ、真のグランド（ＧＮＤ）レベルよりトランジスタＱ６のコレクタの電圧、すなわち、パルストランスＴ１のグランド側の電圧が高くなる。
【００３１】
例えば、トランジスタＱ２，Ｑ４，Ｑ６の各々のベース−エミッタ電圧ＶＢＥがそれぞれ０.３Ｖであり、ダイオードＤ２，Ｄ３の順方向電圧がそれぞれ０.３Ｖであれば、トランジスタＱ２，Ｑ４のベース−エミッタ電圧ＶＢＥの加算値（０.６Ｖ）はダイオードＤ２，Ｄ３の順方向電圧の加算値（０.６Ｖ）によってキャンセルされる。したがって、ダイオードＤ１の順方向電圧ＶＤ１を０.３Ｖとすれば、これにトランジスタＱ６のベース−エミッタ電圧ＶＢＥの０.３Ｖのみが加算されて、パルストランスＴ１の１次巻線ｎ１には０.６Ｖのリンギング電圧ＶＲが印加されることになる。よって、ドライブ信号Ｓｇの停止時には、ＦＥＴＱ７にはゲート電圧の閾値以下の電圧しか印加されないので、ＦＥＴＱ７がハーフドライブ状態で熱破壊する虞はなくなる。
【００３２】
以上述べた実施の形態は本発明を説明するための一例であり、本発明は、上記の実施の形態に限定されるものではなく、発明の要旨の範囲で種々の変形が可能である。つまり、上記の各実施の形態では、ドライブ回路をトーテムポールによる増幅回路で構成した場合について述べたが、これに限定されるものではない。例えば、ダーリントン接続による増幅回路の最終段とその前段の間に所定の電圧を持たせる素子（ツェナーダイオード、ダイオード、トランジスタなど）を介在させて、この素子が分担する電圧によって増幅回路の前段のベース電圧をキャンセルするように構成してもよい。要するに、パルストランスの１次巻線に印加されるリンギング電圧が、見掛け上、最終段のトランジスタのベース電圧と１次巻線に直列なダイオードの順方向電圧のみになるように構成して、ドライブ信号を停止したときのリンギング電圧がＦＥＴのゲート電圧の閾値以下になるようにすれば、ＦＥＴはハーフドライブ状態になることはない。よって、ドライブ信号を停止したときのリンギング電圧がＦＥＴのゲート電圧の閾値以下になるように構成すれば、どのような回路構成であっても全て本発明の範囲に含まれることは云うまでもない。
【００３３】
【発明の効果】
以上説明したように、本発明のドライブ回路によれば、スイッチング電源のドライブ回路を構成する増幅回路の最終段のトランジスタとその直前の前段のトランジスタとの間の基準電位側（例えばグランド側）に、全ての前段のトランジスタのベース電圧をキャンセルするような素子（例えばツェナーダイオード）を設けた構成にしている。これによって、ドライブ信号を停止したときにパルストランスに印加されるリンギング電圧は、パルストランスに直列なダイオードの順方向電圧降下分と最終段のトランジスタのベース電圧の加算値のみとなる。
【００３４】
よって、ドライブ信号を停止したときにパルストランスに印加されるリンギング電圧は、スイッチング電源におけるＦＥＴのゲート電圧閾値以下に抑えられる。このため、ドライブ信号を停止したときにＦＥＴが高抵抗状態で導通して熱破壊する虞はなくなる。また、本発明によれば、ドライブ回路の最終段のトランジスタをＯＮさせたときのサチュレーション電圧を最良の状態にすることができ、パルストランスの１次巻線のクランプ能力を一段と向上させることができる。
【図面の簡単な説明】
【図１】本発明における第１の実施の形態のドライブ回路の構成図である。
【図２】絶縁型スイッチング電源の典型的な回路図である。
【図３】非絶縁型スイッチング電源の典型的な回路図である。
【図４】図１に示す本発明におけるドライブ回路のパルストランスＴ１の２次巻線に発生する電圧波形である。
【図５】本発明における第２の実施の形態のドライブ回路の構成図である。
【図６】従来から用いられている他励式ドライブ回路の一例である。
【図７】図６に示す従来のドライブ回路のパルストランスＴ１の２次巻線に発生する電圧波形である。
【符号の説明】
１…ドライブ回路、Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６…トランジスタ、Ｑ７…ＦＥＴ、Ｒ１，Ｒ２，Ｒ３，Ｒ４…抵抗、Ｄ１，Ｄ２，Ｄ３，Ｄ１１，Ｄ１２，Ｄ１３，Ｄ２１…ダイオード、ＤＺ１…ツェナーダイオード、Ｃ１，Ｃ１１，Ｃ２１…コンデンサ、Ｌ１１，Ｌ２１…インダクタンス、Ｔ１…パルストランス、Ｔ１１…主トランス、Ｌ０…負荷、Ｅ１１，Ｅ２１…電池、Ｓｇ…ドライブ信号。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a drive circuit for driving a switching power supply and a switching power supply using the drive circuit. More specifically, the present invention relates to a drive circuit for stably driving / stopping a switching element and the drive circuit. The switching power supply.
[0002]
[Prior art]
Conventionally, a switching power supply has been widely used as a DC-DC converter. The drive circuit for driving the switching power supply includes a self-excited drive circuit that drives the switching element by feedforward from the output circuit of the switching power supply, and a separately excited drive circuit having an independent drive source. It is properly used according to the situation. FIG. 6 shows an example of a separately-excited drive circuit used conventionally. In the following description, the separately excited drive circuit is simply referred to as a drive circuit. In FIG. 6, the conventional drive circuit constitutes a three-stage amplifier circuit using transistors Q1 to Q6 as totem poles in order to amplify a drive signal Sg input from the outside. During the period when the NPN transistors Q1, Q3, and Q5 are ON, an exciting current is supplied to the pulse transformer T1 via the capacitor C1 and the resistor R2, and the transistors Q1, Q3, and Q5 are OFF and the PNP transistors Q2, Q4, and Q6 are ON. During this period, the energy stored in the pulse transformer T1 flows to the transistor Q2 via the diode D1. By such an operation, a pulse voltage is generated in the primary winding n1 of the pulse transformer T1, and the FET Q7 constituting the switching power supply is driven ON / OFF by the voltage induced in the secondary winding n2. As a result, a switching voltage having a constant voltage is output from the secondary winding of the main transformer T10 of the switching power supply, and is smoothed and rectified before being supplied to the load side.
[0003]
[Problems to be solved by the invention]
However, in the conventional drive circuit shown in FIG. 6, a ringing voltage is generated in the secondary winding n2 of the pulse transformer T1 when the drive signal Sg is stopped. FIG. 7 shows voltage waveforms generated in the secondary winding of the pulse transformer T1 of the conventional drive circuit shown in FIG. The waveform of FIG. 7 shows the time (10 μs / div) on the horizontal axis and the voltage (V / div) on the vertical axis. From the state where the drive signal Sg of about 50 KHz is supplied and the drive voltage is output, the time t1 The drive signal Sg is stopped to indicate an excessive state in which a ringing voltage is generated. Immediately before stopping the drive signal Sg, the current of the primary winding n1 of the pulse transformer T1 flows in a closed loop of the diode D1 → the transistor Q6 → the pulse transformer T1. Therefore, in the transient state at the moment when the drive signal is stopped, the forward voltage VD1 of the diode D1 and the base-emitter voltage VBE of each of the transistors Q2, Q4, and Q6 are added to the primary winding n1 of the pulse transformer T1. A value obtained by adding a spike voltage to the value is applied.
[0004]
That is, when the drive signal Sg is stopped, the ringing voltage VR applied to the primary winding n1 of the pulse transformer T1 is VR ≧ VD1 + 3VBE. For example, assuming that the forward voltage VD1 of the diode D1 is 0.3V and the base-emitter voltage VBE of each of the transistors Q2, Q4, Q6 is 0.3V, it is applied to the primary winding n1 of the pulse transformer T1. The peak value of the ringing voltage VR is 1.2 + α (V). Here, α (V) is a spike voltage due to ringing.
[0005]
FIG. 7 shows a state in which a ringing voltage VR of 3.0 V is applied to the primary winding n1 of the pulse transformer T1 when the drive signal Sg is stopped. Usually, since the ratio of the primary winding n1 and the secondary winding n2 of the pulse transformer T1 is 1: 1, as a result, between the gate (G) and the source (S) of the FET Q7 in the switching power supply, When the drive signal Sg is stopped, the voltage generated in the primary winding n1 of the pulse transformer T1 is applied as it is. Therefore, in the above-described example verified in FIG. 6, when the drive signal Sg is stopped, a voltage of 1.2 V or more is applied between the gate (G) and the source (S) of the FET Q7. Further, according to FIG. 7, when a ringing voltage is generated when the drive signal Sg is stopped, a voltage of 3.0 V is applied between the gate (G) and the source (S) of the FET Q7.
[0006]
On the other hand, the FET Q7 allows a current to flow in a low ON resistance state when the drive voltage is sufficiently high (for example, about 5V), but has a high ON resistance when the drive voltage is higher than the gate voltage threshold and is relatively low. Current will flow in the state. Therefore, in the conventional drive circuit, when the drive signal Sg is stopped, the ringing voltage VR is generated. When the ringing voltage VR exceeds the gate voltage threshold of the FET Q7, the FET Q7 is turned on at a relatively low drive voltage. It becomes. Therefore, as a result, a current is passed through the FET Q7 in the high ON resistance state. A drive mode in which a switching element such as an FET is turned on in a high resistance state by a low drive voltage and current flows is referred to as half drive. In other words, in the conventional drive circuit as shown in FIG. 6, since the FET Q7 is driven by half drive at the moment when the drive signal is stopped, the FET Q7 has a high resistance, so that the heat loss (I2R) increases and the current is destroyed. There is a risk of doing.
[0007]
Usually, in a MOSFET or the like, the threshold voltage of the gate voltage is about 1V, so that the forward voltage VD1 of the diode D1 is 0.3V, and the base-emitter voltage VBE of each of the transistors Q2, Q4, and Q6 is 0.3V. In this case, since a ringing voltage VR of at least 1.2 V is applied between the gate and source of the FET Q7, the FET Q7 may be in a half drive state and may be thermally destroyed. Even when the ringing voltage VR is about 3V as shown in FIG. 7, the FET Q7 is in a half drive state and may be thermally destroyed.
[0008]
The present invention has been made in view of the above-described problems. The object of the present invention is to prevent the ringing voltage generated when the drive signal is stopped from exceeding a threshold voltage for conducting the switching element, and to achieve a high resistance state. In other words, a drive circuit is provided which prevents the switching element from being damaged by preventing the switching element from being turned on.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, a drive circuit of the present invention is a drive circuit that amplifies a drive signal by an amplifier circuit and supplies the amplified signal to a pulse transformer, and drives a main switching element of a switching power supply by the output signal of the pulse transformer The reference potential of the semiconductor element forming the final stage of the amplifier circuit on the power supply line of the amplifier circuit so that the ringing voltage generated in the pulse transformer when the drive signal is stopped is less than or equal to the threshold value of the main switching element. A voltage sharing element is provided between this position and the position of the reference potential of the immediately preceding semiconductor element.
[0010]
Usually, a ringing voltage is generated in the pulse transformer at the moment when the drive signal is stopped. If this ringing voltage is higher than the threshold of the trigger voltage for turning on the main switching element, the main switching element is turned on again. However, at this time, since the main switching element is turned on in a high resistance state, the main switching element may be thermally destroyed by I2R. Therefore, in the drive circuit of the present invention, a voltage sharing element is provided to share a part of the ringing voltage. As a result, the signal output from the pulse transformer becomes lower than the threshold of the trigger voltage for turning on the main switching element, so that there is no possibility that the main switching element is turned on by the ringing voltage.
[0011]
In the drive circuit of the present invention, the semiconductor element is a transistor, the voltage sharing element is a Zener diode, and the amplifier circuit is configured by connecting a transistor to a plurality of totem poles. A zener diode is connected between the reference potential position and the reference potential position of the transistor in the preceding stage with a polarity with the reference potential position of the final stage transistor as the cathode, and the positive line of the power source and the cathode of the zener diode A resistor for limiting the current of the Zener diode is connected between the two.
[0012]
In other words, according to the drive circuit of the present invention, the base voltages of all the previous transistors are provided on the reference potential side between the last transistor of the amplifier circuit that constitutes the drive circuit of the switching power supply and the previous transistor immediately before it. A configuration is provided in which a Zener diode is provided so as to cancel. As a result, the ringing voltage applied to the pulse transformer when the drive signal is stopped is only the sum of the forward voltage drop of the diode in series with the pulse transformer and the base voltage of the final stage transistor. Therefore, the ringing voltage can be suppressed below the threshold value of the trigger voltage for turning on the main switching element.
[0013]
In the drive circuit of the present invention, each amplification stage connected to the totem pole is composed of a series circuit of an NPN transistor and a PNP transistor, and the position of the reference potential of the final stage transistor and the reference of the previous stage transistor The position of the potential is a ground line, and the Zener diode is interposed in the ground line between the collector of the final stage transistor and the collector of the previous stage transistor.
[0014]
That is, according to the drive circuit of the present invention, the Zener diode is interposed in the ground line between the collector of the final stage transistor and the collector of the previous stage transistor. Therefore, the base-emitter voltage of the transistor in the previous stage excluding the final stage is canceled by the voltage of the Zener diode. As a result, the ringing voltage applied to the pulse transformer when the drive signal is stopped can be suppressed below the threshold value of the gate voltage of the main switching element (eg, FET) of the switching power supply. For this reason, when the drive signal is stopped, there is no possibility that the FET conducts in a high resistance state and is thermally destroyed.
[0015]
In the drive circuit of the present invention, the Zener voltage of the Zener diode is a value equal to or greater than the sum of the base-emitter voltages of all the previous-stage transistors except the final-stage transistor. That is, according to the drive circuit of the present invention, if a Zener diode having a Zener voltage higher than the sum of the base-emitter voltages of all the previous-stage transistors except the final-stage transistor is selected, the ringing voltage is the same as that of the final-stage transistor. It is suppressed to the sum of the base-emitter voltage and the forward voltage drop of the diode.
[0016]
In the drive circuit of the present invention, the semiconductor element is a transistor, the voltage sharing element is a diode, and the amplifier circuit is configured by connecting a transistor to a plurality of totem poles. The diode is connected between the position of the reference potential and the position of the reference potential of the transistor in the preceding stage with a polarity having the position of the reference potential of the transistor in the last stage as the anode. In other words, even if a diode is used as the voltage sharing element instead of the Zener diode, the ringing voltage can be reduced. In this case, a current limiting resistor may not be provided like a Zener diode.
[0017]
In the drive circuit of the present invention, a plurality of diodes are connected in series so that the forward voltage drop of the diodes is equal to or greater than the sum of the base-emitter voltages of all the previous transistors except the final transistor. It is connected. That is, in order to cancel the base-emitter voltages of all the previous transistors except the final transistor, a plurality of diodes need to be connected in series as necessary.
[0018]
The present invention is also applied to a switching power supply using the drive circuit of each of the above inventions. For example, if the drive circuit of each of the above inventions is used for an isolated switching power supply or a non-isolated switching power supply, the switching power supply may malfunction or fail due to the ringing voltage when the drive signal is stopped as well as the stability during operation Therefore, it is possible to construct a highly reliable switching power supply.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of a drive circuit according to the present invention will be described in detail with reference to the drawings. FIG. 1 is a configuration diagram of a drive circuit according to a first embodiment of the present invention. In FIG. 1, a drive circuit 1 uses a positive power supply (VCC) and a ground (GND) as power supplies to make transistors Q1 to Q6 three sets of totem poles in order to amplify a drive signal Sg input from the outside. A stage amplification circuit is configured. Transistors Q1, Q3, and Q5 are configured as NPN transistors, and transistors Q2, Q4, and Q6 are configured as PNP transistors. Then, from the common point of the emitters of the transistors Q5 and Q6 in the final stage, the capacitor C1, a resistor R2, and a diode D1 are connected to one end of the primary winding n1 of the pulse transformer T1 through a parallel circuit. The other end of the primary winding n1 of the pulse transformer T1 is connected to the ground (GND) together with the collectors of the transistors Q2, Q4, and Q6. Furthermore, the secondary winding n2 of the pulse transformer T1 is connected between the gate (G) and the source (S) of the FET Q7, which is a switching element constituting the switching power supply, via a series-parallel circuit of resistors R3 and R4. Yes.
[0020]
Further, the drive circuit 1 according to the present invention includes a collector of the transistor Q6 in the final stage (position of the reference potential of the transistor Q6) and a collector (transistor of the transistor Q4 in the previous stage) in the amplifier circuit of the transistors Q1 to Q6 constituting the totem pole. A zener diode DZ1 is inserted and connected to the ground line connecting the reference potential of Q4) with a polarity with the collector side of the transistor Q6 as the cathode. A resistor R1 that limits the current of the Zener diode DZ1 and shares the voltage with the Zener diode DZ1 is connected between VCC and the cathode of the Zener diode DZ1. As a result, the voltage at the collector of the transistor Q6, that is, the voltage on the ground side of the pulse transformer T1, becomes higher than the true ground (GND) level by the Zener voltage of the Zener diode DZ1.
[0021]
First, a normal operation state in the drive circuit having such a configuration will be described. During the period when the transistors Q1, Q3, and Q5 are turned on by the trigger of the drive signal Sg, an exciting current is passed through the pulse transformer T1 via the capacitor C1 and the resistor R2. Then, during the period when the transistors Q1, Q3, Q5 are OFF and the transistors Q2, Q4, Q6 are ON, the energy stored in the pulse transformer T1 flows to the transistor Q2 via the diode D1. By such an operation, a pulse voltage is generated in the primary winding n1 of the pulse transformer T1, and the FET Q7 which is a switching element constituting the switching power supply is driven ON / OFF by the voltage induced in the secondary winding n2.
[0022]
Here, the state in which the drive signal Sg is stopped from the ON / OFF drive state of the drive circuit will be described using waveforms. FIG. 4 shows voltage waveforms generated in the secondary winding of the pulse transformer T1 of the drive circuit shown in FIG. The waveform of FIG. 4 shows time (10 μs / div) on the horizontal axis and voltage (V / div) on the vertical axis, and the drive signal is output at time t1 from the state in which the drive signal Sg is supplied and the drive voltage is output. This shows an excessive state in which ringing voltage is generated after Sg is stopped. Immediately before stopping the drive signal Sg, the current of the primary winding n1 of the pulse transformer T1 flows in a closed loop of the diode D1 → the transistor Q6 → the pulse transformer T1. Therefore, in the ringing state immediately after the drive signal Sg is stopped, the forward voltage VD1 of the diode D1 and the base-emitter voltage VBE of each of the transistors Q2, Q4, and Q6 are added to the primary winding n1 of the pulse transformer T1. A voltage obtained by subtracting the Zener voltage VDZ1 of the Zener diode DZ1 from the value is applied.
[0023]
That is, when the drive signal Sg is stopped at time t1, the ringing voltage VR applied to the primary winding n1 of the pulse transformer T1 is VR ≧ VD1 + 3VBE−VDZ1. Here, if the Zener voltage VDZ1 of the Zener diode DZ1 is selected to be equal to or higher than the added value of the base-emitter voltage VBE of each of the transistors Q2 and Q4, that is, if VBE + Q4 VBE of VDZ1 ≧ Q2, the pulse transformer T1 The ringing voltage VR applied to the primary winding n1 can be a sum of the forward voltage VD1 of the diode D1 and the base-emitter voltage VBE of the transistor Q6 at the maximum.
[0024]
For example, if the base-emitter voltage VBE of each of the transistors Q2, Q4, and Q6 is 0.3V, if the Zener voltage VDZ1 of the Zener diode DZ1 is selected to be 0.6V or more, the base-emitter of the transistors Q2, Q4 The added value (0.6 V) of the voltage VBE is canceled by 0.6 V of the Zener voltage VDZ1. Therefore, if the forward voltage VD1 of the diode D1 is 0.3V, only 0.3V of the base-emitter voltage VBE of the transistor Q6 is added to this, and the primary winding n1 of the pulse transformer T1 has a voltage of 0.3V. A ringing voltage VR of 6V is applied.
[0025]
Therefore, even in the ringing state immediately after the drive signal Sg is stopped, only a voltage of 0.6 V is applied between the gate (G) and the source (S) of the FET Q7 from the secondary winding n2 of the pulse transformer T1. On the other hand, since the threshold value of the gate voltage of the FET Q7 is about 1.0 V, the FET Q7 is not turned on by the ringing voltage immediately after the drive signal Sg is stopped. Destruction is prevented.
[0026]
FIG. 2 is a typical circuit diagram of an isolated switching power supply. The FET Q7 which is a switching element is ON / OFF driven using the drive circuit 1 of the present invention shown in FIG. This insulation type switching power supply shows an ON-ON type switching circuit. When the FET Q7 is ON, a current flows from the battery E11 to the primary winding of the main transformer T11, and the diode D12, A constant DC voltage rectified and smoothed by the inductance L11 and the capacitor C11 is supplied to the load L0. The diode D11 connected in reverse parallel to the primary winding of the main transformer T11 is a flywheel diode that absorbs a spike voltage generated when the FET Q7 is switched off. A diode D13 connected in reverse parallel to the secondary side of the main transformer T11 is a flywheel diode for circulating the energy stored in the inductance L11 to the load L0 when the FET Q7 is switched off.
[0027]
Further, when the isolated switching power supply is stopped, by using the drive circuit 1 as shown in FIG. 1, the ringing voltage generated when the drive signal Sg is stopped can be suppressed below the threshold value of the gate voltage of the FET Q7. it can. Therefore, there is no possibility that the FET Q7 is thermally destroyed by the current when the insulated switching power supply is stopped.
[0028]
FIG. 3 is a typical circuit diagram of a non-insulated switching power supply. The FET Q7 which is a switching element is ON / OFF driven using the drive circuit 1 of the present invention shown in FIG. This non-insulated switching power supply is a boost converter, and when the FET Q7 is ON, the voltage of the inductance L21 is added to the voltage of the battery E21 and supplied to the load L0. Further, when the FET Q7 is OFF, the energy of the inductance L21 is circulated to the load L0 via the flywheel diode D21. The inductance L21 and the capacitor C21 constitute a smoothing circuit.
[0029]
Further, when the non-insulated switching power supply is stopped, by using the drive circuit 1 as shown in FIG. 1, the ringing voltage generated when the drive signal Sg is stopped is suppressed to be equal to or less than the threshold value of the gate voltage of the FET Q7. Can do. Therefore, there is no possibility that the FET Q7 is thermally destroyed by the current when the non-insulated switching power supply is stopped.
[0030]
FIG. 5 is a configuration diagram of the drive circuit according to the second embodiment of the present invention. The drive circuit of the second embodiment shown in FIG. 5 is different from the drive circuit of the second embodiment shown in FIG. 1 in that the Zener diode is replaced with a normal diode. That is, as shown in FIG. 5, in the amplifier circuit of the transistors Q1 to Q6 constituting the totem pole, the collector side of the transistor Q4 is connected to the ground line connecting the collector of the transistor Q6 in the final stage and the collector of the transistor Q4 in the preceding stage. The diodes D2 and D3 are connected in series with the polarity of the cathode. As a result, the collector voltage of the transistor Q6, that is, the voltage on the ground side of the pulse transformer T1, becomes higher than the true ground (GND) level by the forward voltage of the diodes D2 and D3.
[0031]
For example, if the base-emitter voltage VBE of each of the transistors Q2, Q4, Q6 is 0.3V and the forward voltages of the diodes D2, D3 are 0.3V, respectively, the base-emitter voltage of the transistors Q2, Q4 The added value of VBE (0.6 V) is canceled by the added value (0.6 V) of the forward voltages of the diodes D2 and D3. Therefore, if the forward voltage VD1 of the diode D1 is 0.3V, only 0.3V of the base-emitter voltage VBE of the transistor Q6 is added to this, and the primary winding n1 of the pulse transformer T1 has a voltage of 0.3V. A ringing voltage VR of 6V is applied. Therefore, when the drive signal Sg is stopped, only a voltage equal to or lower than the threshold value of the gate voltage is applied to the FET Q7, so that there is no possibility that the FET Q7 is thermally destroyed in the half drive state.
[0032]
The embodiment described above is an example for explaining the present invention, and the present invention is not limited to the above-described embodiment, and various modifications can be made within the scope of the gist of the invention. That is, in each of the above-described embodiments, the case where the drive circuit is configured by an amplifier circuit using a totem pole has been described, but the present invention is not limited to this. For example, an element (Zener diode, diode, transistor, etc.) that has a predetermined voltage is interposed between the last stage and the preceding stage of an amplifier circuit by Darlington connection, and the base of the previous stage of the amplifier circuit is divided by the voltage shared by this element. You may comprise so that a voltage may be canceled. In short, the ringing voltage applied to the primary winding of the pulse transformer appears to be only the base voltage of the final stage transistor and the forward voltage of the diode in series with the primary winding. If the ringing voltage when the signal is stopped is set to be equal to or less than the threshold value of the gate voltage of the FET, the FET does not enter a half drive state. Therefore, it goes without saying that any circuit configuration is included in the scope of the present invention as long as the ringing voltage when the drive signal is stopped is less than the threshold value of the gate voltage of the FET. .
[0033]
【The invention's effect】
As described above, according to the drive circuit of the present invention, on the reference potential side (for example, the ground side) between the final stage transistor of the amplifier circuit constituting the drive circuit of the switching power supply and the previous stage transistor immediately before it. In this configuration, an element (for example, a Zener diode) that cancels the base voltage of all the previous transistors is provided. As a result, the ringing voltage applied to the pulse transformer when the drive signal is stopped is only the sum of the forward voltage drop of the diode in series with the pulse transformer and the base voltage of the final stage transistor.
[0034]
Therefore, the ringing voltage applied to the pulse transformer when the drive signal is stopped can be suppressed below the gate voltage threshold value of the FET in the switching power supply. For this reason, when the drive signal is stopped, there is no possibility that the FET conducts in a high resistance state and is thermally destroyed. In addition, according to the present invention, the saturation voltage when the transistor in the final stage of the drive circuit is turned on can be set to the best state, and the clamping ability of the primary winding of the pulse transformer can be further improved. .
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a drive circuit according to a first embodiment of the present invention.
FIG. 2 is a typical circuit diagram of an isolated switching power supply.
FIG. 3 is a typical circuit diagram of a non-insulated switching power supply.
4 is a voltage waveform generated in the secondary winding of the pulse transformer T1 of the drive circuit according to the present invention shown in FIG.
FIG. 5 is a configuration diagram of a drive circuit according to a second embodiment of the present invention.
FIG. 6 is an example of a separately-excited drive circuit conventionally used.
7 is a voltage waveform generated in the secondary winding of the pulse transformer T1 of the conventional drive circuit shown in FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Drive circuit, Q1, Q2, Q3, Q4, Q5, Q6 ... Transistor, Q7 ... FET, R1, R2, R3, R4 ... Resistor, D1, D2, D3, D11, D12, D13, D21 ... Diode, DZ1 ... Zener diode, C1, C11, C21 ... Capacitor, L11, L21 ... Inductance, T1 ... Pulse transformer, T11 ... Main transformer, L0 ... Load, E11, E21 ... Battery, Sg ... Drive signal.

Claims

In the drive circuit that amplifies the drive signal by an amplifier circuit and supplies the amplified signal to the pulse transformer, and drives the main switching element of the switching power supply by the output signal of the pulse transformer,
The amplifier circuit is configured by connecting transistors to a plurality of totem poles, and the reference potential of the final stage transistor is between the reference potential position of the final stage transistor and the reference potential position of the previous stage transistor. Drive circuit , wherein a Zener diode is connected with a polarity with the position of the cathode as a cathode, and a current limiting resistor of the Zener diode is connected between a positive line of a power source and the cathode of the Zener diode .

Each amplification stage connected to the totem pole is composed of a series circuit of an NPN transistor and a PNP transistor,
The position of the reference potential of the last stage transistor and the position of the reference potential of the preceding stage transistor are ground lines, and the Zener diode is a ground line between the collector of the last stage transistor and the collector of the preceding stage transistor. The drive circuit according to claim 1 , wherein the drive circuit is interposed in the drive circuit.

3. The drive circuit according to claim 2 , wherein the Zener voltage of the Zener diode is equal to or greater than the sum of the base-emitter voltages of all the previous-stage transistors except the final-stage transistor.

In the drive circuit that amplifies the drive signal by an amplifier circuit and supplies the amplified signal to the pulse transformer, and drives the main switching element of the switching power supply by the output signal of the pulse transformer,
The amplifier circuit is configured by connecting transistors to a plurality of totem poles, and the reference potential of the final stage transistor is between the reference potential position of the final stage transistor and the reference potential position of the previous stage transistor. drive circuit you characterized in that polar Deda diode to the position and the anode is connected.

A plurality of the diodes are connected in series so that the forward voltage drop of the diodes is equal to or greater than the sum of the base-emitter voltages of all the previous-stage transistors except the final-stage transistor. The drive circuit according to claim 4 .

Switching power supply characterized by comprising a drive circuit according to any one of claims 1 to 5.