Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4134940B2 - Performance board diagnostic method and diagnostic device - Google Patents
[go: Go Back, main page]

JP4134940B2 - Performance board diagnostic method and diagnostic device - Google Patents

Performance board diagnostic method and diagnostic device Download PDF

Info

Publication number
JP4134940B2
JP4134940B2 JP2004127053A JP2004127053A JP4134940B2 JP 4134940 B2 JP4134940 B2 JP 4134940B2 JP 2004127053 A JP2004127053 A JP 2004127053A JP 2004127053 A JP2004127053 A JP 2004127053A JP 4134940 B2 JP4134940 B2 JP 4134940B2
Authority
JP
Japan
Prior art keywords
diagnostic
board
performance board
probe card
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004127053A
Other languages
Japanese (ja)
Other versions
JP2005308587A (en
Inventor
泰紀 二村
雅幸 岩月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2004127053A priority Critical patent/JP4134940B2/en
Publication of JP2005308587A publication Critical patent/JP2005308587A/en
Application granted granted Critical
Publication of JP4134940B2 publication Critical patent/JP4134940B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、パフォーマンスボードを診断する技術に関するものである。   The present invention relates to a technique for diagnosing a performance board.

半導体装置の製造工程では、ウェーハに複数のダイ(チップ)が形成される。ウェーハをダイに切り分ける(ダイシング)前に、各ダイが正しく製造されていることを確認する試験が行われる。この試験のために半導体試験装置が用いられる。半導体試験装置は、ウェーハプローバと、テストヘッドと、テスターを備えている。ウェーハプローバは箱状に形成されており、内部に、プローブカードと、チェンジャと、チャックを備えている。プローブカードは、複数のプローブ針を有している。プローブ針は、試験をするウェーハに作りこまれているダイのパッドに接触する。チェンジャは、プローブカードを交換するのに用いられる。チャックは、ウェーハを把持した状態で移動することによって、プローブカードのプローブ針に各ダイを順次接触させる。
テストヘッドは、ウェーハプローバを開閉し、本体と、第1ポゴタワーと、パフォーマンスボードと、第2ポゴタワーを備えている。パフォーマンスボードは、第1ポゴタワーを介して本体に取付けられている。第2ポゴタワーは、パフォーマンスボードに接続されている。テストヘッドが閉じた状態では、テストヘッドの第2ポゴタワーとウェーハプローバのプローブカードが接触し、パフォーマンスボードとプローブカードが第2ポゴタワーを介して接続される。
テスターは、テストヘッドの第1ポゴタワーを介してパフォーマンスボードと接続されており、プログラミングされている試験プログラムを実行することにより、ダイを試験する。
In the manufacturing process of a semiconductor device, a plurality of dies (chips) are formed on a wafer. Prior to cutting the wafer into dies (dicing), a test is performed to confirm that each die is correctly manufactured. A semiconductor test apparatus is used for this test. The semiconductor test apparatus includes a wafer prober, a test head, and a tester. The wafer prober is formed in a box shape and includes a probe card, a changer, and a chuck inside. The probe card has a plurality of probe needles. The probe needle contacts the die pad built into the wafer to be tested. The changer is used to replace the probe card. The chuck moves in a state where the wafer is held, thereby bringing the dies into contact with the probe needles of the probe card sequentially.
The test head opens and closes a wafer prober and includes a main body, a first pogo tower, a performance board, and a second pogo tower. The performance board is attached to the main body via the first pogo tower. The second pogo tower is connected to the performance board. When the test head is closed, the second pogo tower of the test head and the probe card of the wafer prober come into contact with each other, and the performance board and the probe card are connected via the second pogo tower.
The tester is connected to the performance board via the first pogo tower of the test head and tests the die by executing a programmed test program.

パフォーマンスボードが故障すると、当然ながらダイを正しく試験することができなくなってしまう。このため、パフォーマンスボードを診断する必要がある。パフォーマンスボードを診断する場合、従来の技術では、パフォーマンスボードをテストヘッドから取り外し、別途用意された診断装置に接続してパフォーマンスボードを診断していた。
なお、テスターを診断する必要もあり、特許文献1と2には、パフォーマンスボードを用いてテスターを診断する技術が記載されている。
特開2000−266822号公報 特開2001−74816号公報
Of course, if a performance board fails, the die cannot be properly tested. For this reason, it is necessary to diagnose the performance board. When diagnosing a performance board, in the conventional technology, the performance board is removed from the test head and connected to a separately prepared diagnostic device to diagnose the performance board.
In addition, it is necessary to diagnose a tester, and Patent Documents 1 and 2 describe techniques for diagnosing a tester using a performance board.
JP 2000-266822 A JP 2001-74816 A

従来の技術では、パフォーマンスボードをテストヘッドから取外して診断し、診断後にテストヘッドに再び取付ける。この操作には細心の注意が必要とされ、長時間を要する。
そこで、パフォーマンスボードを効率良く診断することができる技術が望まれている。本発明は、かかる問題を解決するためになされたものであり、パフォーマンスボードを効率良く診断することを可能とする技術を提供する。
In the conventional technique, the performance board is removed from the test head and diagnosed, and then attached to the test head after diagnosis. This operation requires great care and takes a long time.
Therefore, a technique capable of efficiently diagnosing a performance board is desired. The present invention has been made to solve such a problem, and provides a technique capable of efficiently diagnosing a performance board.

本発明ではパフォーマンスボードを効率良く診断するために、診断方法と診断装置を創作した。本発明で創作された診断方法と診断装置で用いられる診断ボードは、ローブカードと同様に、ェーハプローバ内で交換することができる。診断ボードの寸法の基準とされるプローブカードは、パフォーマンスボードと接続され、ウェーハに作りこまれているダイのパッドにプローブ針を接触させるとともに、ェーハプローバ内で交換可能なものをいう。断ボードには、パフォーマンスボードの診断用回路が形成されている。
本発明で創作された診断方法と診断装置で用いられる診断ボードは、プローブカードと交換することができる。これによって、パフォーマンスボードとプローブカードが接続されている状態から、パフォーマンスボードと診断ボードが接続されている状態に切り換えることができる。
この診断ボードには、パフォーマンスボードの診断用回路が形成されているために、パフォーマンスボードに診断ボードが接続されている状態に切り換えれば、パフォーマンスボードを診断することができる。診断が終われば、パフォーマンスボードに診断ボードが接続されている状態から、チェンジャを用いることによって、パフォーマンスボードにプローブカードが接続されている状態に切り換えることができる。パフォーマンスボードをテストヘッドから取り外さないで、パフォーマンスボードを診断することができる。
In the present invention, in order to efficiently diagnose a performance board, a diagnostic method and a diagnostic device have been created. Diagnostic board used in diagnostic device and diagnostic method was created in the present invention, like the probe card can be exchanged in the c Ehapuroba. A probe card that is a reference of dimension of the diagnostic board is connected to the performance board, with contacting a probe needle to a pad of a die that is fabricated on the wafer, it means a replaceable within c Ehapuroba. The diagnostic board diagnostic circuitry of the performance board are formed.
The diagnostic board used in the diagnostic method and diagnostic device created in the present invention can be replaced with a probe card . Thereby , it is possible to switch from the state in which the performance board and the probe card are connected to the state in which the performance board and the diagnostic board are connected.
Since a diagnostic circuit for the performance board is formed on this diagnostic board, the performance board can be diagnosed by switching to a state in which the diagnostic board is connected to the performance board. When the diagnosis is completed, it is possible to switch from the state in which the diagnostic board is connected to the performance board to the state in which the probe card is connected to the performance board by using a changer. The performance board can be diagnosed without removing the performance board from the test head.

上記の診断ボードに形成する診断用回路は、パッド間を短絡させたダイにプローブカードのプローブ針を接触させたときに形成される回路と等価な回路とすることができる。
この場合、テスターでは、パッド間が短絡されているはずのダイを試験するための試験プログラムを実行すればよく、その試験結果がおかしければパフォーマンスボードに異常があると診断することができる。上述の診断ボードを用いると、パフォーマンスボードの故障箇所を特定することもできる。
The diagnostic circuit formed on the diagnostic board can be an equivalent circuit to the circuit formed when the probe needle of the probe card is brought into contact with a die whose pads are short-circuited.
In this case, the tester only needs to execute a test program for testing a die that should be short-circuited between pads, and if the test result is incorrect, it can be diagnosed that the performance board is abnormal. When the above-described diagnostic board is used, the failure location of the performance board can be specified.

あるいは、プローブカードと同等寸法のプリント基板にマスターダイを搭載することによって診断用回路を形成してもよい。このマスターダイは、正常であることが確認されているダイである。
正常であるはずのマスターダイを試験した結果がおかしければパフォーマンスボードに異常があると診断することができる。
マスターダイを利用すると、診断用回路を簡単に用意することができる。また、実運用に近い状態でパフォーマンスボードを診断することができる。
Alternatively, the diagnostic circuit may be formed by mounting a master die on a printed board having the same dimensions as the probe card. This master die is a die that has been confirmed to be normal.
If the result of testing a master die that should be normal is strange, it can be diagnosed that the performance board is abnormal.
When a master die is used, a diagnostic circuit can be easily prepared. In addition, the performance board can be diagnosed in a state close to actual operation.

本発明で創作されたパフォーマンスボードの診断方法では、プローブカードと交換可能であるとともにパフォーマンスボードの診断用回路が形成されている診断ボードを用意する工程と、その診断ボードをプローブカードに換えてパフォーマンスボードに接続する工程を実行する
この診断方法によれば、パフォーマンスボードをテストヘッドから取り外さないでパフォーマンスボードを診断することができる。パフォーマンスボードを効率良く診断することが可能になる。
In the performance board diagnostic method created in the present invention, a step of preparing a diagnostic board that is replaceable with a probe card and on which a diagnostic circuit for the performance board is formed, and the diagnostic board is replaced with a probe card for performance. Execute the process of connecting to the board .
According to this diagnosis method, the performance board can be diagnosed without removing the performance board from the test head. The performance board can be diagnosed efficiently.

上記の診断方法では、ウェーハプローバ内の温度を変化させてパフォーマンスボードを診断する。
ウェーハプローバ内の温度を変化させると、パフォーマンスボードを種々の温度環境で診断することができる。例えば常温では正常であっても、高温にさらされると異常となるパフォーマンスボードの異常を発見することができる。さらには、温度変化にともなうダイの特性変動を含んだ状態で診断を行うことができる。
In the diagnostic methods described above, diagnose performance board by changing the temperature of the wafer prober.
By changing the temperature in the wafer prober, the performance board can be diagnosed in various temperature environments. For example, even if it is normal at normal temperature, it can detect an abnormality in the performance board that becomes abnormal when exposed to high temperatures. Furthermore, diagnosis can be performed in a state that includes a change in the characteristics of the die accompanying a temperature change.

本発明診断装置は、診断ボードと、内部の温度を変化させることができるウェーハプローバと、パフォーマンスボードの診断用プログラムがプログラミングされたテスターを備えている。診断ードは、「パフォーマンスボードと接続され、ウェーハに作りこまれているダイのパッドにプローブ針を接触させるとともに、チェンジャによってウェーハプローバ内で交換可能となっているプローブカード」と交換可能であり、パフォーマンスボードの診断用回路が形成されている。ウェーハプローバは、プローブカード(従ってそれと同等寸法の診断ード)を交換するチェンジャを備えている。診断ボードは、前記チェンジャによって搬送されてパフォーマンスボードに接続される。
このパフォーマンスボード診断装置によれば、パフォーマンスボードをテストヘッドから取り外さないでパフォーマンスボードを診断することができる。パフォーマンスボードを効率良く診断することが可能になる。ウェーハプローバ内の温度を変化させると、パフォーマンスボードを種々の温度環境で診断することができる。例えば常温では正常であっても、高温にさらされると異常となるパフォーマンスボードの異常を発見することができる。さらには、温度変化にともなうダイの特性変動を含んだ状態で診断を行うことができる。
Diagnostic apparatus of the present invention includes a diagnostic board, and the wafer prober can change the internal temperature, the testers diagnostic program performance board is programmed. Diagnostic board is "connected to the performance board, with contacting a probe needle to a pad of a die that is built into the wafer, a probe card that has a replaceable within the wafer prober by changer" as interchangeable Yes, a performance board diagnostic circuit is formed. Prober comprises a changer for exchanging the probe card (hence the same diagnostic board equivalent dimension). The diagnostic board is transported by the changer and connected to the performance board.
According to this performance board diagnostic apparatus, the performance board can be diagnosed without removing the performance board from the test head. The performance board can be diagnosed efficiently. By changing the temperature in the wafer prober, the performance board can be diagnosed in various temperature environments. For example, even if it is normal at normal temperature, it can detect an abnormality in the performance board that becomes abnormal when exposed to high temperatures. Furthermore, diagnosis can be performed in a state that includes a change in the characteristics of the die accompanying a temperature change.

後述する第1実施例、第2実施例の主要な特徴を記載する。
(第1形態)
(1)半導体試験装置は、テストヘッド、ウェーハプローバ、テスターを備えている。テストヘッドは、テストヘッド本体、第1ポゴタワー、パフォーマンスボード、第2ポゴタワーを有している。ウェーハプローバは、ウェーハプローバ本体、プローブカード、チャック、チャック駆動機構、チェンジャを備えている。テスターは、ケーブルによってテストヘッドと接続されている。
(2)プローブカードの診断を行う場合には、チェンジャを利用して、プローブカードの代わりに診断ボードを装着する。診断ボードは、プローブカードと同等形状に形成されている。診断ボードには、パッド間を短絡させたダイにプローブカードのプローブ針を接触させたときに形成される回路と等価な回路が形成されている。この回路は、別の見方をすれば、プローブカードのプローブ針を短絡させたときにプローブカードによって形成される回路と言うこともでき、プローブカードのプローブ針に至る電気配線の正常・異常を確認することができる。
短絡されているはずのプローブ針間を試験したときに短絡していない試験結果が測定されれば、パフォーマンスボードに形成されている回路中で、当該プローブ針に接続する回路に異常があると診断する。
The main features of the first embodiment and the second embodiment described later will be described.
(First form)
(1) The semiconductor test apparatus includes a test head, a wafer prober, and a tester. The test head has a test head body, a first pogo tower, a performance board, and a second pogo tower. The wafer prober includes a wafer prober main body, a probe card, a chuck, a chuck driving mechanism, and a changer. The tester is connected to the test head by a cable.
(2) When diagnosing a probe card, a changer is used to mount a diagnostic board instead of the probe card. The diagnostic board is formed in the same shape as the probe card. On the diagnostic board, a circuit equivalent to a circuit formed when a probe needle of a probe card is brought into contact with a die whose pads are short-circuited is formed. From another point of view, this circuit can be said to be a circuit formed by the probe card when the probe needle of the probe card is short-circuited. can do.
If a test result that is not short-circuited is measured when testing between probe needles that should be short-circuited, it is diagnosed that there is an abnormality in the circuit connected to the probe needle in the circuit formed on the performance board. To do.

(第2形態)
(1)第1形態と同様に、プローブカードの代わりに診断ボードを用いる。診断ボードには、マスターダイが搭載されている。
(Second form)
(1) Similar to the first embodiment, a diagnostic board is used instead of the probe card. A master die is mounted on the diagnostic board.

(第1実施例)
本発明の第1実施例について、図面を参照しながら説明する。図1に示すように、半導体試験装置10は、テストヘッド12、ウェーハプローバ14、テスター16を備えている。
テストヘッド12は、テストヘッド本体20、第1ポゴタワー21、パフォーマンスボード22、第2ポゴタワー23を有している。パフォーマンスボード22は、第1ポゴタワー21を介してテストヘッド本体20と接続されている。第1ポゴタワー21には、ポゴピン(図示省略)が複数設けられている。パフォーマンスボード22は、電気回路が形成された基板であり、半導体試験装置10が試験するウェーハ32(後述する)の種類毎に異なるものが用いられる。第2ポゴタワー23は、パフォーマンスボード22に取付けられており、第1ポゴタワーと同様に、複数のポゴピンが設けられている。テストヘッド本体20は、ヒンジ26によってウェーハプローバ14と連結されている。ウェーハプローバ14は、テストヘッド12がヒンジ26廻りに回動することによって開閉される。図1は、ウェーハプローバ14がテストヘッド12によって閉じられた状態を図示している。ウェーハプローバ14が閉じられた状態では、テストヘッド12の第2ポゴタワー23のポゴピンが、後述するプローブカード24と電気的に接触する。
(First embodiment)
A first embodiment of the present invention will be described with reference to the drawings. As shown in FIG. 1, the semiconductor test apparatus 10 includes a test head 12, a wafer prober 14, and a tester 16.
The test head 12 includes a test head main body 20, a first pogo tower 21, a performance board 22, and a second pogo tower 23. The performance board 22 is connected to the test head main body 20 via the first pogo tower 21. The first pogo tower 21 is provided with a plurality of pogo pins (not shown). The performance board 22 is a substrate on which an electric circuit is formed, and a different performance board 22 is used for each type of wafer 32 (described later) to be tested by the semiconductor test apparatus 10. The second pogo tower 23 is attached to the performance board 22, and a plurality of pogo pins are provided in the same manner as the first pogo tower. The test head main body 20 is connected to the wafer prober 14 by a hinge 26. The wafer prober 14 is opened and closed as the test head 12 rotates about the hinge 26. FIG. 1 illustrates a state in which the wafer prober 14 is closed by the test head 12. In a state where the wafer prober 14 is closed, the pogo pins of the second pogo tower 23 of the test head 12 are in electrical contact with a probe card 24 described later.

ウェーハプローバ14は、ウェーハプローバ本体30、プローブカード24、チャック31、チャック駆動機構(図示省略)、チェンジャ33を備えている。プローブ本体30は、箱状に形成されており、内部にプローブカード24、チャック31、チャック駆動機構、チェンジャ33等を収容している。プローブカード24は、円板状の基板であり、電気回路と、電気回路に接続された複数のプローブ針25を備えている。プローブ針25は、プローブカード24の下面中央部に下方を向いて配置されている。プローブ針25の先端は、ウェーハ32を試験するときに、ウェーハ32に複数形成されたダイのボンディング用のパッドに接触する。チャック31は、その上面にウェーハ32を把持した状態で、チャック駆動機構に駆動されて水平/垂直方向に移動する。チャック駆動機構は、チャック31を駆動することによって、ウェーハ32の各ダイのパッドに、プローブカード24のプローブ針25を順次接触させる。プローブカード24のプローブ針25がダイのパッドに接触した状態では、ダイから、プローブ針25、第2ポゴタワー23、パフォーマンスボード22、第1ポゴタワー21、テストヘッド20に到る電気的経路が形成される。
テスター16は、フレキシブルなケーブル34によってテストヘッド12と接続されており、搭載されているプログラムを実行することにより、ウェーハ32のテスト条件設定や、テスト結果の読み込み、テスト結果の出力等を行う。
The wafer prober 14 includes a wafer prober main body 30, a probe card 24, a chuck 31, a chuck drive mechanism (not shown), and a changer 33. The probe main body 30 is formed in a box shape, and accommodates therein a probe card 24, a chuck 31, a chuck driving mechanism, a changer 33, and the like. The probe card 24 is a disk-shaped substrate, and includes an electric circuit and a plurality of probe needles 25 connected to the electric circuit. The probe needle 25 is disposed in the center of the lower surface of the probe card 24 so as to face downward. The tip of the probe needle 25 contacts a die bonding pad formed on the wafer 32 when the wafer 32 is tested. The chuck 31 is driven by the chuck driving mechanism and moves in the horizontal / vertical directions while holding the wafer 32 on the upper surface thereof. The chuck driving mechanism drives the chuck 31 to sequentially bring the probe needles 25 of the probe card 24 into contact with the pads of the dies on the wafer 32. When the probe needle 25 of the probe card 24 is in contact with the die pad, an electrical path from the die to the probe needle 25, the second pogo tower 23, the performance board 22, the first pogo tower 21, and the test head 20 is formed. The
The tester 16 is connected to the test head 12 by a flexible cable 34, and by executing an installed program, the test conditions of the wafer 32 are set, the test result is read, the test result is output, and the like.

図2は、パフォーマンスボード22と、プローブカード24の接続状態を模式的に図示している。本図では、パフォーマンスボード22とプローブカード24との間に介装されている第2ポゴタワー23の図示は省略されている。パフォーマンスボード22には、7つの接続点A、B、C、D、E、F、Gが設けられている。各接続点A、B、C、D、E、F、Gは、それぞれパフォーマンスボード22に形成された電気回路35、36、37、38、39、40、41を介してプローブカード24のプローブ針25と接続されている。電気回路35の途中には、抵抗R2が設けられている。電気回路38の途中には、抵抗R1が設けられている。電気回路39の途中には、リレーL1が設けられている。電気回路40の途中には、リレーL2が設けられている。電気回路35、36、37、38、39、40、41とプローブカード24は、第2ポゴタワー23で接続される。   FIG. 2 schematically illustrates the connection state between the performance board 22 and the probe card 24. In the drawing, the second pogo tower 23 interposed between the performance board 22 and the probe card 24 is not shown. The performance board 22 is provided with seven connection points A, B, C, D, E, F, and G. The connection points A, B, C, D, E, F, and G are respectively connected to probe needles of the probe card 24 via electric circuits 35, 36, 37, 38, 39, 40, and 41 formed on the performance board 22. 25. A resistor R2 is provided in the middle of the electric circuit 35. A resistor R1 is provided in the middle of the electric circuit 38. In the middle of the electric circuit 39, a relay L1 is provided. A relay L <b> 2 is provided in the middle of the electric circuit 40. The electric circuits 35, 36, 37, 38, 39, 40, 41 and the probe card 24 are connected by the second pogo tower 23.

本半導体試験装置10は、プローブカード24の代わりに、診断ボード42を装着することによって、パフォーマンスボード22の診断を行うことができる。以下、その診断について具体的に説明する。
図3は、パフォーマンスボード22と、診断ボード42の接続状態を模式的に図示している。診断ボード42は、プローブカード24と同等形状(同等寸法)に形成されている。パフォーマンスボード22の電気回路35と電気回路36は、診断ボード42に形成された電気回路43によって接続されている。電気回路37と電気回路38は、診断ボード42に形成された電気回路44によって接続されている。電気回路39と電気回路40は、診断ボード42に形成された電気回路45によって接続されている。電気回路40と電気回路41は、診断ボード42に形成された電気回路46によって接続されている。診断ボード42に形成されている診断用回路は、パッド間が短絡しているダイにプローブカード24のプローブ針25を接触させたときに、プローブカード24の回路とパッド間の短絡路によって形成される回路と等価な回路である。
図4は、以上説明したパフォーマンスボード22の電気回路37、38と、診断ボード42の電気回路44が、テスター16に接続された状態を図示する回路図である。テスター16は、電流源50、電圧計51、電気回路52、53、54、55を有している。電気回路53は、パフォーマンスボード22の接続点Cを、テスター16内でアースしている。電流源50は、電気回路52とケーブル34を介してパフォーマンスボード22の接続点Dと接続されている。電流源50は、所定の大きさの電流を電気回路52に加えている。電気回路55は、電流源50をアースしている。電気回路56は、電気回路52の途中と電圧計51を接続している。電気回路54は、電圧計51をアースしている。
The semiconductor test apparatus 10 can diagnose the performance board 22 by mounting the diagnostic board 42 instead of the probe card 24. The diagnosis will be specifically described below.
FIG. 3 schematically illustrates the connection state between the performance board 22 and the diagnostic board 42. The diagnostic board 42 is formed in the same shape (equivalent dimensions) as the probe card 24. The electrical circuit 35 and the electrical circuit 36 of the performance board 22 are connected by an electrical circuit 43 formed on the diagnostic board 42. The electric circuit 37 and the electric circuit 38 are connected by an electric circuit 44 formed on the diagnostic board 42. The electric circuit 39 and the electric circuit 40 are connected by an electric circuit 45 formed on the diagnostic board 42. The electric circuit 40 and the electric circuit 41 are connected by an electric circuit 46 formed on the diagnostic board 42. The diagnostic circuit formed on the diagnostic board 42 is formed by a short circuit between the circuit of the probe card 24 and the pad when the probe needle 25 of the probe card 24 is brought into contact with the die whose pad is short-circuited. The circuit is equivalent to the circuit.
FIG. 4 is a circuit diagram illustrating a state in which the electrical circuits 37 and 38 of the performance board 22 and the electrical circuit 44 of the diagnostic board 42 described above are connected to the tester 16. The tester 16 includes a current source 50, a voltmeter 51, and electric circuits 52, 53, 54, and 55. The electrical circuit 53 grounds the connection point C of the performance board 22 in the tester 16. The current source 50 is connected to the connection point D of the performance board 22 via the electric circuit 52 and the cable 34. The current source 50 applies a predetermined amount of current to the electric circuit 52. The electric circuit 55 grounds the current source 50. The electric circuit 56 connects the voltmeter 51 to the middle of the electric circuit 52. The electric circuit 54 grounds the voltmeter 51.

このような診断ボード42を用いると、パフォーマンスボード22の抵抗R1の良否を診断することができる。電流源50が供給する電流値を「IS」、電圧計が計測する電圧値を「VM」、抵抗R1の抵抗値を「R1」とすると、抵抗値R1は下式から求まる。
R1=VM/IS;
電流値ISは既知であるので、電圧値VMを計測することによって抵抗値R1を求めることができる。そして、求めた抵抗値R1から、抵抗R1の良否を診断することができる。さらには、電気回路37、38の断線、あるいは短絡の有無についても、抵抗値RIを計測して診断することができる。
診断ボード42の形状がプローブカード24と同等なので、ウェーハプローバ14のチェンジャ33を利用して、プローブカード24と診断ボード42の交換を効率的に行うことができる。すなわち、パフォーマンスボード22をテストヘッド20から取り外さなくても、パフォーマンスボード22を診断することが可能になる。
パフォーマンスボード22の抵抗R2についても、同様にして良否を診断することができる。
When such a diagnostic board 42 is used, the quality of the resistor R1 of the performance board 22 can be diagnosed. Assuming that the current value supplied from the current source 50 is “IS”, the voltage value measured by the voltmeter is “VM”, and the resistance value of the resistor R1 is “R1”, the resistance value R1 is obtained from the following equation.
R1 = VM / IS;
Since the current value IS is known, the resistance value R1 can be obtained by measuring the voltage value VM. And the quality of resistance R1 can be diagnosed from the calculated | required resistance value R1. Further, whether or not the electric circuits 37 and 38 are disconnected or short-circuited can be diagnosed by measuring the resistance value RI.
Since the shape of the diagnostic board 42 is equivalent to that of the probe card 24, the probe card 24 and the diagnostic board 42 can be efficiently exchanged using the changer 33 of the wafer prober 14. That is, the performance board 22 can be diagnosed without removing the performance board 22 from the test head 20.
Whether or not the resistance R2 of the performance board 22 is good can be similarly diagnosed.

図5の回路図は、パフォーマンスボード22の電気回路39、41と診断ボード42の電気回路45、46が、テスター16に接続された状態を図示している。テスター16は、電圧源62、電圧計60、電流源61、電気回路63、64、65、66、67、68を備えている。電圧源62は、電気回路64とケーブル34を介して、パフォーマンスボード22の接続点Eと接続されているとともに、電気回路67でアースされている。電圧計60は、電気回路63とケーブル34を介してパフォーマンスボード22の接続点Gと接続されている。電圧計60は、電気回路65によってアースされている。電気回路68は、電気回路63の途中と電流源61とを接続している。電流源61は、電気回路66によってアースされている。電流源61は、所定の大きさの電流を電気回路66、68に流している。
リレーL1の良否を診断する場合には、リレーL1を閉じることを指示する信号をテスター16からパフォーマンスボード22に出力する。そして、パフォーマンスボード22の接続点Gの電圧を電圧計60で計測する。リレーL1が確実に閉じていると、電圧計60が計測した電圧値VMは所定範囲内に収まる。このため、電圧計60が計測した電圧値VMから、リレーL1が確実に閉じているか否かを判断することができる。リレーL1が閉じていない場合には、そのリレーL1は異常であると診断できる。
The circuit diagram of FIG. 5 illustrates a state in which the electrical circuits 39 and 41 of the performance board 22 and the electrical circuits 45 and 46 of the diagnostic board 42 are connected to the tester 16. The tester 16 includes a voltage source 62, a voltmeter 60, a current source 61, and electric circuits 63, 64, 65, 66, 67 and 68. The voltage source 62 is connected to the connection point E of the performance board 22 via the electric circuit 64 and the cable 34, and is grounded by the electric circuit 67. The voltmeter 60 is connected to the connection point G of the performance board 22 via the electric circuit 63 and the cable 34. The voltmeter 60 is grounded by an electric circuit 65. The electric circuit 68 connects the current source 61 and the middle of the electric circuit 63. The current source 61 is grounded by an electric circuit 66. The current source 61 allows a current having a predetermined magnitude to flow through the electric circuits 66 and 68.
When diagnosing the quality of the relay L1, a signal instructing to close the relay L1 is output from the tester 16 to the performance board 22. Then, the voltage at the connection point G of the performance board 22 is measured by the voltmeter 60. When relay L1 is securely closed, voltage value VM measured by voltmeter 60 falls within a predetermined range. For this reason, it can be determined from the voltage value VM measured by the voltmeter 60 whether or not the relay L1 is securely closed. When the relay L1 is not closed, it can be diagnosed that the relay L1 is abnormal.

パフォーマンスボード22の診断結果は、テスター16に表示される。図6は、テスター16に表示されるパフォーマンスボード22の診断結果を例示している。テスト番号「1」として実行されたリレーL1の確認結果は、「FAIL」と表示されている。従って、リレーL1が故障している。テスト番号「2、3、4」としてそれぞれ実行されたリレーL2、抵抗R1、抵抗R2の確認結果は、「PASS」と表示されている。よって、リレーL2、抵抗R1、抵抗R2は正常である。   The diagnosis result of the performance board 22 is displayed on the tester 16. FIG. 6 illustrates the diagnosis result of the performance board 22 displayed on the tester 16. The confirmation result of the relay L1 executed as the test number “1” is displayed as “FAIL”. Therefore, the relay L1 is out of order. The confirmation results of the relay L2, the resistance R1, and the resistance R2 executed as the test numbers “2, 3, 4” are displayed as “PASS”. Therefore, the relay L2, the resistor R1, and the resistor R2 are normal.

このようにしてパフォーマンスボード22を診断すると、パフォーマンスボード22の故障の有無を診断できる。また、ウェーハプローバ14のチェンジャ33を利用すると、テストヘッド12を開閉することなくプローブカード24と診断ボード42を交換できるので、作業効率が向上する。さらには、パフォーマンスボード22を脱着することなく、パフォーマンスボード22の診断を行うことができるので、ポゴピンや位置決めガイド等の破損を防止することができる。このため、診断作業者の精神的負担を軽減することができる。
ウェーハプローバ14内のウェーハに熱変化を加えながらウェーハを試験することがある。この場合に、パフォーマンスボード22、第2ポゴタワー23、プローブカード24にも熱変化が加わる。常温では正常でも熱変化にさらされると異常となるパフォーマンスボード22、第2ポゴタワー23、プローブカード24が有りえる。そこで、ウェーハに加える熱変化を再現しながらパフォーマンスボード22、第2ポゴタワー23、プローブカード24の診断をすることが好ましい。常温では正常でも熱変化にさらされると異常となるパフォーマンスボード22、第2ポゴタワー23、プローブカード24を発見することができる。
When the performance board 22 is diagnosed in this way, it can be diagnosed whether or not the performance board 22 has failed. Further, when the changer 33 of the wafer prober 14 is used, the probe card 24 and the diagnostic board 42 can be exchanged without opening and closing the test head 12, so that the working efficiency is improved. Furthermore, since the performance board 22 can be diagnosed without removing the performance board 22, damage to pogo pins, positioning guides, and the like can be prevented. For this reason, the mental burden on the diagnostic operator can be reduced.
The wafer may be tested while applying thermal changes to the wafer in the wafer prober 14. In this case, the performance board 22, the second pogo tower 23, and the probe card 24 are also subjected to thermal changes. There may be a performance board 22, a second pogo tower 23, and a probe card 24 that become abnormal when exposed to a heat change even at normal temperature. Therefore, it is preferable to diagnose the performance board 22, the second pogo tower 23, and the probe card 24 while reproducing the heat change applied to the wafer. It is possible to find the performance board 22, the second pogo tower 23, and the probe card 24 that become abnormal when exposed to a heat change at normal temperature.

(第2実施例)
第1実施例と重複する内容は省略し、本第2実施例として特徴的な部分を主体に説明する。
図7に示すように、本実施例では、プローブカード24に代えて、診断ボード70をパフォーマンスボード22に接続することにより、パフォーマンスボード22を診断する。図8に示すように、診断ボード70は、基板71と、基板71に装着されたマスターダイ72を有している。基板71は、電気回路73が形成されているとともに、プローブカード24と同等形状とされている。電気回路73は、プローブカード24の電気回路と同様に形成されている。マスターダイ72は、ダイであり、プローブ針25が接触するパッドから導体が引き出されてパッケージ化されたものである。マスターダイ72の機能は、正常であることが確認済である。電気回路73とマスターダイ72は、プローブカード24のプローブ針25がダイのパッドに接触しているときに形成される回路と同じ回路となるように接続されている。すなわち、半導体試験装置10が、あたかもマスターダイを試験しているような状態が作り出されている。
(Second embodiment)
The contents overlapping with those of the first embodiment will be omitted, and the characteristic part of the second embodiment will be mainly described.
As shown in FIG. 7, in this embodiment, the performance board 22 is diagnosed by connecting a diagnostic board 70 to the performance board 22 instead of the probe card 24. As shown in FIG. 8, the diagnostic board 70 includes a substrate 71 and a master die 72 mounted on the substrate 71. The substrate 71 is formed with an electric circuit 73 and has the same shape as the probe card 24. The electric circuit 73 is formed in the same manner as the electric circuit of the probe card 24. The master die 72 is a die and is packaged by drawing a conductor from a pad with which the probe needle 25 contacts. It has been confirmed that the function of the master die 72 is normal. The electric circuit 73 and the master die 72 are connected to be the same circuit as the circuit formed when the probe needle 25 of the probe card 24 is in contact with the die pad. That is, a state is created in which the semiconductor test apparatus 10 is testing the master die.

この診断ボード70を用いると、パフォーマンスボード22、ポゴタワー21、23、テスター16(以下、これらを含めて「パフォーマンスボード22等」と記載する)の診断を行うことができる。この場合、ウェーハプローバ14内の温度を変化させて診断を行う。
図9は、パフォーマンスボード22等の機能が正常な場合において、電力を投入したときのマスターダイ72の立ち上がり特性を示している。横軸は電力を投入してからの時間(μs)に対応しており、縦軸はマスターダイ72の所定のピン間で計測される電圧(V)に対応している。ウェーハプローバ14内が低温に設定されている場合には、マスターダイ72はT1(μs)で立ち上がる。ウェーハプローバ14内が常温に設定されている場合には、マスターダイ72はT2(μs)で立ち上がる。ウェーハプローバ14内が高温に設定されている場合には、マスターダイ72はT3(μs)で立ち上がる。
例えば、診断ボード70と第2ポゴタワー23との接触抵抗が大きくなったり、パフォーマンスボード22の電気特性が異常になったり、テスター16が信号出力部が異常になったりすると、マスターダイ72の立ち上がり特性が変化する。図10は、この状態を図示している。T4、T5、T6は、ウェーハプローバ14内が、低温、常温、高温のそれぞれに設定されている場合のマスターダイ72の立ち上がり時間であり、T1、T2、T3よりも遅くなっている。このように、マスターダイ72の立ち上がり時間が、図9に示されている値と大きく異なった場合には、パフォーマンスボード22等に異常が発生していると診断できる。
By using this diagnostic board 70, it is possible to diagnose the performance board 22, the pogo towers 21, 23, and the tester 16 (hereinafter referred to as “performance board 22 etc.”). In this case, diagnosis is performed by changing the temperature in the wafer prober 14.
FIG. 9 shows the rising characteristics of the master die 72 when power is turned on when the functions of the performance board 22 and the like are normal. The horizontal axis corresponds to the time (μs) from when power is applied, and the vertical axis corresponds to the voltage (V) measured between predetermined pins of the master die 72. When the inside of the wafer prober 14 is set to a low temperature, the master die 72 rises at T1 (μs). When the inside of the wafer prober 14 is set to room temperature, the master die 72 rises at T2 (μs). When the inside of the wafer prober 14 is set to a high temperature, the master die 72 rises at T3 (μs).
For example, when the contact resistance between the diagnostic board 70 and the second pogo tower 23 becomes large, the electrical characteristics of the performance board 22 become abnormal, or the signal output unit of the tester 16 becomes abnormal, the rising characteristics of the master die 72 Changes. FIG. 10 illustrates this state. T4, T5, and T6 are rise times of the master die 72 when the inside of the wafer prober 14 is set to low temperature, normal temperature, and high temperature, respectively, and are later than T1, T2, and T3. Thus, when the rise time of the master die 72 is greatly different from the value shown in FIG. 9, it can be diagnosed that an abnormality has occurred in the performance board 22 or the like.

このように、マスターダイ72の立ち上がり時間を測定することにより、温度変化にともなうマスターダイ72の特性変化を考慮した状態で、パフォーマンスボード22等の良否を診断することができる。電気素子は、熱影響を受けるし、基板等も温度変化によって変形する。従って、ウェーハプローバ14内の温度を変化させて診断を行うことにより、より高い確率で異常を発見することができる。さらには、ウェーハプローバ14の温度制御機能に異常が発生した場合にも、それを発見することが可能になる。なお、診断に用いるマスターダイ72の出力は、立ち上がり特性に限られるものではない。その他の種々の電気的特性(例えば、ターンオフ時間、ターンオン時間、ターンオフ時の振動特性)を診断に用いることができる。もちろん、ウェーハプローバ14内の温度を変化させず、常温の状態でマスターダイ72を用いて診断を行うこともできる。   In this way, by measuring the rise time of the master die 72, it is possible to diagnose the quality of the performance board 22 and the like in a state in which the change in the characteristics of the master die 72 accompanying a change in temperature is taken into consideration. The electric element is affected by heat, and the substrate and the like are also deformed by a temperature change. Therefore, an abnormality can be found with a higher probability by making a diagnosis by changing the temperature in the wafer prober 14. Furthermore, even if an abnormality occurs in the temperature control function of the wafer prober 14, it can be discovered. The output of the master die 72 used for diagnosis is not limited to the rising characteristics. Various other electrical characteristics (eg, turn-off time, turn-on time, vibration characteristics at turn-off) can be used for diagnosis. Of course, it is also possible to make a diagnosis using the master die 72 at normal temperature without changing the temperature in the wafer prober 14.

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
In addition, the technical elements described in the present specification or drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.

第1実施例に係る半導体試験装置を示す模式図。The schematic diagram which shows the semiconductor test apparatus which concerns on 1st Example. 第1実施例に係るパフォーマンスボードとプローブカードの接続状態を示す模式図。The schematic diagram which shows the connection state of the performance board and probe card which concern on 1st Example. 第1実施例に係るパフォーマンスボードと診断ボードの接続状態を示す模式図。The schematic diagram which shows the connection state of the performance board and diagnostic board which concern on 1st Example. 第1実施例に係るパフォーマンスボートと診断ボードの回路図。FIG. 3 is a circuit diagram of a performance boat and a diagnostic board according to the first embodiment. 同上。Same as above. 第1実施例に係る診断結果表示を例示する図。The figure which illustrates the diagnostic result display concerning the 1st example. 第2実施例に係る半導体試験装置に診断ボートが装着された状態の模式図。The schematic diagram of the state by which the diagnostic boat was mounted | worn with the semiconductor test apparatus which concerns on 2nd Example. 第2実施例に係る診断ボードを示す図。The figure which shows the diagnostic board which concerns on 2nd Example. 第2実施例に係るマスターダイの立ち上がり時間を示す図(正常時)。The figure which shows the rise time of the master die concerning a 2nd example (at the time of normal). 第2実施例に係るマスターダイの立ち上がり時間を示す図(異常時)。The figure which shows the rise time of the master die which concerns on 2nd Example (at the time of abnormality).

符号の説明Explanation of symbols

10:半導体試験装置
12:テストヘッド
14:ウェーハプローバ
16:テスター
20:テストヘッド本体
21:第1ポゴタワー
22:パフォーマンスボード
23:第2ポゴタワー
24:プローブカード
25:プローブ針
26:ヒンジ
30:ウェーハプローバ本体
31:チャック
32:ウェーハ
33:チェンジャ
34:ケーブル
35、36、37、38、39、40、41:電気回路
42:診断ボード
43、44、45、46:電気回路
50:電流源
51:電圧計
52、53、54、55:電気回路
60:電圧計
61:電流源
62:電源
63、64、65、66、67、68:電気回路
70:診断ボード
71:基板
72:マスターダイ
73:電気回路
10: Semiconductor test equipment 12: Test head 14: Wafer prober 16: Tester 20: Test head body 21: First pogo tower 22: Performance board 23: Second pogo tower 24: Probe card 25: Probe needle 26: Hinge 30: Wafer prober Main body 31: Chuck 32: Wafer 33: Changer 34: Cables 35, 36, 37, 38, 39, 40, 41: Electric circuit 42: Diagnostic boards 43, 44, 45, 46: Electric circuit 50: Current source 51: Voltage Total 52, 53, 54, 55: Electric circuit 60: Voltmeter 61: Current source 62: Power source 63, 64, 65, 66, 67, 68: Electric circuit 70: Diagnostic board 71: Substrate 72: Master die 73: Electricity circuit

Claims (4)

「パフォーマンスボードと接続され、ウェーハに作りこまれているダイのパッドにプローブ針を接触させるとともに、ェーハプローバ内で交換可能となっているプローブカード」と交換可能であり、パフォーマンスボードの診断用回路が形成されている診断ボードを用意する工程と、
その診断ボードを前記プローブカードに換えてパフォーマンスボードに接続する工程と、
ウェーハプローバ内の温度を変化させて前記パフォーマンスボードを診断する工程と
を備えているパフォーマンスボードの診断方法。
Interchangeable with "is connected to the performance board, with contacting a probe needle to a pad of a die that is built into the wafer, a probe card that is interchangeable in c Ehapuroba" circuit for diagnosis of the performance board Preparing a diagnostic board on which is formed,
Replacing the diagnostic board with the probe card and connecting to the performance board;
Diagnosing the performance board by changing the temperature in the wafer prober ;
Performance board diagnostic method equipped with
内部の温度を変化させることができるウェーハプローバと、
チェンジャと、
「パフォーマンスボードと接続され、ウェーハに作りこまれているダイのパッドにプローブ針を接触させるとともに、前記チェンジャによって前記ウェーハプローバ内で交換可能となっているプローブカード」と交換可能であり、パフォーマンスボードの診断用回路が形成されている診断ボードと、
パフォーマンスボードの診断用プログラムがプログラミングされたテスターと、
を備えており、
前記診断ボードは、前記チェンジャによって搬送されてパフォーマンスボードに接続されることを特徴とするパフォーマンスボードの診断装置。
A wafer prober that can change the internal temperature,
Changer,
"Is connected to the performance board, with contacting a probe needle to pads are fabricated die on the wafer, a probe card that has a replaceable within said wafer prober by the changer" are interchangeable and, performance board A diagnostic board on which a diagnostic circuit is formed, and
A tester programmed with a performance board diagnostic program,
Equipped with a,
The diagnostic board diagnostic system of the performance board, characterized in Rukoto connected is conveyed in performance board by the changer.
診断用回路は、パッド間を短絡させたダイにプローブカードのプローブ針を接触させたときに形成される回路と等価な回路であることを特徴とする請求項2に記載の診断装置 The diagnostic device according to claim 2, wherein the diagnostic circuit is a circuit equivalent to a circuit formed when a probe needle of a probe card is brought into contact with a die whose pads are short-circuited . 診断用回路は、プローブカードと同等寸法のプリント基板にマスターダイを搭載することによって形成されていることを特徴とする請求項2に記載の診断装置 3. The diagnostic apparatus according to claim 2, wherein the diagnostic circuit is formed by mounting a master die on a printed board having the same dimensions as the probe card .
JP2004127053A 2004-04-22 2004-04-22 Performance board diagnostic method and diagnostic device Expired - Fee Related JP4134940B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004127053A JP4134940B2 (en) 2004-04-22 2004-04-22 Performance board diagnostic method and diagnostic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004127053A JP4134940B2 (en) 2004-04-22 2004-04-22 Performance board diagnostic method and diagnostic device

Publications (2)

Publication Number Publication Date
JP2005308587A JP2005308587A (en) 2005-11-04
JP4134940B2 true JP4134940B2 (en) 2008-08-20

Family

ID=35437530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004127053A Expired - Fee Related JP4134940B2 (en) 2004-04-22 2004-04-22 Performance board diagnostic method and diagnostic device

Country Status (1)

Country Link
JP (1) JP4134940B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI394966B (en) * 2009-02-11 2013-05-01 京元電子股份有限公司 A semiconductor test system with self - test for the electrical channel of the probe seat
TWI398649B (en) * 2009-02-11 2013-06-11 京元電子股份有限公司 Semiconductor test system with self - test for electrical channel
CN110446937A (en) * 2017-03-22 2019-11-12 东京毅力科创株式会社 Wafer inspection apparatus and diagnostic method of wafer inspection apparatus

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010047275A2 (en) * 2008-10-24 2010-04-29 日本電子材料株式会社 Semiconductor test system and relay driving test method therefor
US20140084956A1 (en) * 2012-09-21 2014-03-27 Dennis Glenn L. Surell Probe head test fixture and method of using the same
JP7389434B2 (en) * 2020-02-10 2023-11-30 株式会社アドバンテスト test equipment

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3382059B2 (en) * 1995-04-28 2003-03-04 株式会社アドバンテスト Semiconductor test equipment
JP3730340B2 (en) * 1996-11-20 2006-01-05 株式会社アドバンテスト Semiconductor test equipment
US6127831A (en) * 1997-04-21 2000-10-03 Motorola, Inc. Method of testing a semiconductor device by automatically measuring probe tip parameters
JPH11186348A (en) * 1997-12-24 1999-07-09 Sony Corp Semiconductor integrated circuit test equipment
JP2003282654A (en) * 2002-03-20 2003-10-03 Hitachi Ltd Method for manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI394966B (en) * 2009-02-11 2013-05-01 京元電子股份有限公司 A semiconductor test system with self - test for the electrical channel of the probe seat
TWI398649B (en) * 2009-02-11 2013-06-11 京元電子股份有限公司 Semiconductor test system with self - test for electrical channel
CN110446937A (en) * 2017-03-22 2019-11-12 东京毅力科创株式会社 Wafer inspection apparatus and diagnostic method of wafer inspection apparatus

Also Published As

Publication number Publication date
JP2005308587A (en) 2005-11-04

Similar Documents

Publication Publication Date Title
CN101213463B (en) Probe card assembly with an interchangeable probe insert
US6577148B1 (en) Apparatus, method, and wafer used for testing integrated circuits formed on a product wafer
US6927078B2 (en) Method of measuring contact resistance of probe and method of testing semiconductor device
JP2929948B2 (en) Probe type test handler and IC testing method using the same
JPH0496344A (en) Film carrier structure
TWI472780B (en) Semiconductor device test system
KR20120104812A (en) Semiconductor wafer testing system and method
JPH09321102A (en) Inspection device
JP5438691B2 (en) Test equipment
JP4134940B2 (en) Performance board diagnostic method and diagnostic device
KR100787829B1 (en) Probe card test device and test method
JP2007040926A (en) Prober
US20080265920A1 (en) Probe card
US7268571B1 (en) Method for validating and monitoring automatic test equipment contactor
KR20230161637A (en) System for diagnosing a prober
TWI786702B (en) Testing system for integrated circuit device, and signal source and power supplying apparatus
CN117288987A (en) Socket components for chip testing and chip testing systems
JP2003059987A (en) Semiconductor wafer prober and method for measuring electrical characteristics of semiconductor chip using the same
KR100532757B1 (en) Prober system and method for distinguishing badness of a semiconductor wafer thereof
JP2008026122A (en) Maintenance method of semiconductor device inspection apparatus
JPS58196029A (en) Probe card changeover device
JP7843443B2 (en) Continuity testing device, Kelvin measuring probe, and static elimination device
JP3290760B2 (en) Probe test apparatus and probe test method
JP2004301807A (en) Checking probe card
KR100718457B1 (en) Semiconductor test apparatus and semiconductor device inspection method using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080520

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees