JP4136184B2

JP4136184B2 - Communication apparatus and image forming apparatus

Info

Publication number: JP4136184B2
Application number: JP12826299A
Authority: JP
Inventors: 崇征矢
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1999-05-10
Filing date: 1999-05-10
Publication date: 2008-08-20
Anticipated expiration: 2019-05-10
Also published as: JP2000324277A

Description

【０００１】
【発明の属する技術分野】
本発明は、通信装置及び画像形成装置に係り、更に詳しくは、通信制御手段と複数の子通信手段との間でデータのシリアル伝送を行うデータ伝送システムにおいて、リセット信号線を介してリセット信号を送信することなく、通信制御手段に接続される複数の子通信手段を確実にリセットする場合に好適な通信装置及び画像形成装置に関する。
【０００２】
【従来の技術】
従来、送信装置と受信装置が独立に動作するように構成されたシリアル通信装置が存在する。従来のシリアル通信装置において、受信装置をリセットする場合には、送信装置と受信装置の間に専用のリセット信号線を別途用意し、前記リセット信号線を介して送信装置から受信装置にリセット信号を送信し、受信装置をリセットしている。
【０００３】
また、従来は下記のようなシリアル通信システムが考案されている。図４は従来例に係るシリアル通信システムの構成例を示すブロック図である。図４において、従来例に係るシリアル通信システムは、通信コントローラ４０２と、モータ４１３を駆動するモータドライバ４１２が接続された子通信ＩＣ４１０と、複数個のセンサ４１４が接続された子通信ＩＣ４１１とが、シリアル通信のための同期クロック（ＣＬＫ）ライン、データ（ＤＡＴＡ）ラインからなる１組の通信ラインを介してカスケード接続されている。
【０００４】
１組の通信ラインについて子通信ＩＣは最大８個までカスケード接続でき、それぞれの子通信ＩＣには固有のアドレス（アドレス０、アドレス１、…、アドレス７）を指定できる。図４の例では、２個の子通信ＩＣ４１０、４１１が接続されている。通信コントローラ４０２内には、８個のデータレジスタ０〜データレジスタ７が設けられており、これらデータレジスタ０〜データレジスタ７は、それぞれ子通信ＩＣの固有のアドレス（アドレス０〜アドレス７）に対応している。
【０００５】
子通信ＩＣへの送信動作及び子通信ＩＣからの受信動作は、通信コントローラ４０２のシリアル通信制御部４０３によって制御される。通信コントローラ４０２は、各データレジスタに対応した子通信ＩＣに対して送信または受信の通信を行う。送信時には、送信バッファ４０５、シフトレジスタ４０６を介してデータが送信され、受信時には、シフトレジスタ４０８、受信バッファ４０７を介してデータが受信される。コア部４０４は、予めプログラミングされたプログラムによってシリアル通信制御部４０３を制御することが可能である。
【０００６】
図５は上述した図４のシリアル通信システムを例えば複写機等の画像形成装置５００内に内蔵した場合の構成例を示すブロック図である。図５において、ホストＣＰＵ５０１と通信コントローラ５０２をアドレスバス、データバス、制御信号とでバス接続し、通信コントローラ５０２と、装置内の適所に配置されたモータ５０８を駆動するモータドライバ５０７が接続された子通信ＩＣ５０３と、複数個のクラッチ５１０を駆動する複数のドライバ５０９が接続された子通信ＩＣ５０４と、複数個のセンサ５１１、５１２が接続された子通信ＩＣ５０５、５０６とを１組の通信ラインを介して接続する。尚、電源電圧、グランドは図示していない。
【０００７】
ホストＣＰＵ５０１からの送信命令または受信命令によって、これら通信コントローラ５０２と各子通信ＩＣ５０３〜５０６との間でデータ通信が行われる。これら子通信ＩＣ５０３〜５０６の装置内での配設位置とは無関係に、各子通信ＩＣに固有のアドレス（アドレス０、アドレス１、アドレス２、…）が決められており、通信コントローラ５０２は通信のフレーム（パルス列）の中でアドレスを指定することにより、それに対応したアドレスの子通信ＩＣとの間で送受信の通信を行う。
【０００８】
上記シリアル通信システムの動作の概略について説明する。モータ５０８を回転するために所定の相データを送信する送信動作を行う場合には、ホストＣＰＵ５０１は、通信コントローラ５０２内の送信を行うための送信フラグ（図示略）をセットし、データレジスタ０に送信データを書き込む。通信コントローラ５０２は、送信データが書き込まれるとＣＬＫラインに所定の周波数のパルス列を送出する。そのパルス列に同期して通信コントローラ５０２及び子通信ＩＣ５０３は、図６に示す送信データフォーマットによってデータレジスタ０内のデータ送信処理を行う。
【０００９】
図６において、先ず、通信コントローラ５０２から送出されるＣＬＫの最初の立ち下がりで子通信ＩＣ５０３は通信開始を認識し、次のＣＬＫの立ち上がりで通信コントローラ５０２によってＤＡＴＡラインにスタートビットの“Ｌ”が送出されているか否かを確認する。次のＣＬＫの立ち下がりのデータによって、子通信ＩＣ５０３は送信動作（“Ｌ”）を行うか受信動作（“Ｈ”）を行うかを判別する。
【００１０】
次の３クロック分のデータはアドレスビットであり、通信コントローラ５０２がＤＡＴＡライン上に指定のアドレスを送出し、子通信ＩＣ５０３はこのアドレスが自分のアドレスであった場合、次のＣＬＫから送出されるＤＡＴＡライン上の計８ビットのデータ（Ｄ７〜Ｄ０）を取り込む。
【００１１】
次のＣＬＫの立ち下がりで通信コントローラ５０２から送出されるパリティデータ（ＰＡ）を、子通信ＩＣ５０３はＣＬＫの立ち上がりで取り込み、前記データ（Ｄ７〜Ｄ０）から自分で計算したパリティデータ（ＰＡ）と比較する。パリティが一致していれば前記データ（Ｄ７〜Ｄ０）を有効とし、通信コントローラ５０２にＡＣＫ（“Ｌ”）を送出する。パリティが一致しない場合は通信コントローラ５０２にＡＣＫ（“Ｈ”）を送出し、前記データ（Ｄ７〜Ｄ０）を無効とする。
【００１２】
通信コントローラ５０２はＣＬＫの立ち上がりでＡＣＫを受け取り、ＡＣＫが“Ｌ”であれば次の次のＣＬＫの立ち下がりでストップビット“Ｌ”を送出する。ＡＣＫが“Ｈ”であれば次の次のＣＬＫの立ち下がりでストップビット“Ｈ”を送出する。この指定された子通信ＩＣは、ＣＬＫの立ち上がりでストップビットを認識し、ストップビットが“Ｌ”であればデータを出力し、ストップビットが“Ｈ”であればデータを出力しない。以上のようなシーケンスで子通信ＩＣ５０３に対して通信を行い、モータ５０８を回転させる。
【００１３】
次に、子通信ＩＣ５０５に接続されるセンサ５１１の値を読み取る受信動作について説明する。受信動作を行う場合には、ホストＣＰＵ５０１は、通信コントローラ５０２内の受信を行うための受信フラグ（図示略）をセットする。通信コントローラ５０２は、受信フラグがセットされるとＣＬＫラインに所定の周波数のパルス列を送出する。そのパルス列に同期して通信コントローラ５０２及び子通信ＩＣ５０５は、図７に示す受信データフォーマットによって受信処理を行う。
【００１４】
図７において、先ず、通信コントローラ５０２から送出されるＣＬＫの最初の立ち下がりで子通信ＩＣ５０５は通信開始を認識し、次のＣＬＫの立ち上がりで通信コントローラ５０２によってＤＡＴＡラインにスタートビットの“Ｌ”が送出されているか否かを確認する。次のＣＬＫの立ち下がりのデータによって、子通信ＩＣ５０５は送信動作（“Ｌ”）を行うか受信動作（“Ｈ”）を行うかを判別する。
【００１５】
次の３クロック分のデータはアドレスビットであり、通信コントローラ５０２がＤＡＴＡライン上に指定のアドレスを送出する。子通信ＩＣ５０５はこのアドレスを取り込み、自分のアドレスであった場合、次のＣＬＫからセンサデータを通信コントローラ５０２に送出する。前記指定された子通信ＩＣ５０５は、ＣＬＫの立ち下がりでＤＡＴＡライン上へ計８ビットのデータ（Ｄ０〜Ｄ７）を送出し、通信コントローラ５０２はＣＬＫの立ち上がりで前記データ（Ｄ０〜Ｄ７）を取り込む。
【００１６】
通信コントローラ５０２は、次のＣＬＫの立ち上がりで子通信ＩＣ５０５から送出されるパリティデータ（ＰＡ）を取り込み、前記データ（Ｄ０〜Ｄ７）から自分で計算したパリティデータと比較する。パリティが一致していれば前記データ（Ｄ０〜Ｄ７）を有効とし、パリティが一致しない場合は前記データ（Ｄ０〜Ｄ７）を無効とする。以上のようなシーケンスで子通信ＩＣ５０５に対して通信を行い、センサ５１１の値を読み込む。
【００１７】
次に、子通信ＩＣ５０３〜５０６を通信によってリセットする通信リセット動作について説明する。ホストＣＰＵ５０１は、通信コントローラ５０２内の通信リセットフラグ（図示略）をセットする。通信リセットフラグがセットされると、通信コントローラ５０２は図８のような所定のリセットパルス列をＣＬＫライン及びデータラインに送出する。子通信ＩＣ５０３〜５０６は、リセットパルス列が受信されると直ちにリセットがかかる。
【００１８】
このようなシステム構成を用いると、装置全体の各所に配置された多数のモータやセンサを４本のカスケード接続された信号ラインによって動作させたり、情報を読み取ることができる。上記従来例では、１アドレスを８ビットとし、８アドレス分の情報を通信コントローラと子通信ＩＣ間でやり取りする構成を説明したが、通信のデータフォーマットの取り決めにより、それらは適当に最適化した構成に変更できる。また、通信コントローラ機能を複数にすることで、それに対応して信号線を増やすことで子通信ＩＣを増やすこともできる。また、通信によって子通信ＩＣをリセットすることが可能なため、通信コントローラと子通信ＩＣとの間に専用のリセット信号線を用意する必要がなくなる。
【００１９】
【発明が解決しようとする課題】
しかしながら、上述した従来技術においては下記のような問題があった。即ち、上述した従来のシリアル通信装置においては、リセットを行うために専用のリセット信号線を用意してリセット信号を送出しなければならないという問題があった。
【００２０】
また、上述した従来のシリアル通信システムにおいては、ホストＣＰＵが暴走してしまった場合や通信コントローラに入力されるリセットがリセットされ続けた場合等の異常時と電源遮断時において、子通信ＩＣに対して通信リセット信号が正常に送出されない場合が考えられるという問題があった。
【００２１】
本発明は、上述した点に鑑みなされたものであり、専用のリセット信号線を設けてリセット信号を送出することなく子通信ＩＣをリセットすることができ、且つ、異常時及び電源遮断時に子通信ＩＣに対して通信リセット信号を正常に送出して子通信ＩＣをリセットすることができる通信装置及び画像形成装置を提供することを目的とする。
【００２２】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の本発明は、システムを制御する主制御手段と、前記主制御手段が前記システムを制御するために、前記システム内に設けられた複数の子通信手段とシリアル通信を行う通信制御手段と、前記主制御手段及び前記通信制御手段のリセットを行うリセット手段とを有し、前記システムの電源遮断時、前記リセット手段は、システムの電源電圧が第一の設定電圧まで下がったことに応じて、前記主制御手段のリセットを行うとともに、前記通信制御手段に前記複数の子通信手段へのリセットパルス列の送出を行わせ、システムの電源電圧が前記第一の設定電圧よりも低い第二の設定電圧まで下がったことに応じて、前記通信制御手段のリセットを行うことを特徴とする。
【００２３】
上記目的を達成するために、請求項２記載の本発明は、請求項１記載の発明において、前記システムの電源投入時、前記リセット手段は、システムの電源電圧が前記第二の設定電圧まで上がったことに応じて、前記通信制御手段のリセットを解除するとともに、前記通信制御手段に前記複数の子通信手段へのリセットパルス列の送出を行わせ、システムの電源電圧が前記第一の設定電圧まで上がったことに応じて、前記主制御手段のリセットを解除することを特徴とする。
【００２４】
上記目的を達成するために、請求項３記載の本発明は、請求項１記載の発明において、
前記通信制御手段と前記複数の子通信手段とは、シリアル通信ラインを介してカスケード接続されていることを特徴とする。
【００２５】
上記目的を達成するために、請求項４記載の本発明は、画像形成装置を制御する主制御手段と、前記主制御手段が前記画像形成装置を制御するために、前記画像形成装置内に設けられた複数の子通信手段とシリアル通信を行う通信制御手段と、前記主制御手段及び前記通信制御手段のリセットを行うリセット手段とを有し、前記画像形成装置の電源遮断時、前記リセット手段は、画像形成装置の電源電圧が第一の設定電圧まで下がったことに応じて、前記主制御手段のリセットを行うとともに、前記通信制御手段に前記複数の子通信手段へのリセットパルス列の送出を行わせ、画像形成装置の電源電圧が前記第一の設定電圧よりも低い第二の設定電圧まで下がったことに応じて、前記通信制御手段のリセットを行うことを特徴とする。
【００２６】
上記目的を達成するために、請求項５記載の本発明は、請求項４記載の発明において、前記画像形成装置の電源投入時、前記リセット手段は、画像形成装置の電源電圧が前記第二の設定電圧まで上がったことに応じて、前記通信制御手段のリセットを解除するとともに、前記通信制御手段に前記複数の子通信手段へのリセットパルス列の送出を行わせ、画像形成装置の電源電圧が前記第一の設定電圧まで上がったことに応じて、前記主制御手段のリセットを解除することを特徴とする。
【００２７】
上記目的を達成するために、請求項６記載の本発明は、請求項４記載の発明において、前記主制御手段及び前記通信制御手段が組み込まれた制御部と、前記複数の子通信手段が組み込まれた画像形成部とを有し、前記制御部を複数の制御ユニットから構成すると共に、該複数の制御ユニットにより前記画像形成部における画像形成の制御を行うことを特徴とする。
【００２８】
上記目的を達成するために、請求項７記載の本発明は、請求項６記載の発明において、前記画像形成部は、電子写真方式により画像形成を行うことを特徴とする。
【００４９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００５０】
先ず、本発明が適用される例えば電子写真方式により画像形成を行う画像形成装置（複写装置）の全体構成の概略を図１及び図２に基づいて説明する。
【００５１】
図２は本発明の実施の形態に係る画像形成装置の本体内部の構成例を示す構成図であり、（ａ）は画像形成装置の正面側の内部構造を示す構成図、（ｂ）は画像形成装置の背面側の内部構造を示す構成図である。本発明の実施の形態に係る画像形成装置は、画像形成装置（複写装置）本体１に、循環式自動原稿送り装置（ＲＤＦ）２、ソータ３を一体化して装備すると共に、帯電・現像・転写等を行う画像形成部４、コントロールユニット１０、給紙ユニット２０、排紙ユニット３０、モータ２０７、３０８、センサ２０９、３１１等を内蔵している。尚、図２ではモータ及びセンサは一部を図示している。
【００５２】
上記構成を詳述すると、循環式自動原稿送り装置（ＲＤＦ）２は、複写対象の原稿を自動的に読取位置に給送する。ソータ３は、複写済み用紙を排出する。コントロールユニット１０は、画像形成装置全体の制御を行う。給紙ユニット２０は、給紙カセットからの給紙を制御する。排紙ユニット３０は、複写済み用紙の排紙を制御する。
【００５３】
図１は本発明の実施の形態に係る画像形成装置におけるコントロールユニット１０、給紙ユニット２０、排紙ユニット３０の間を通信ラインで接続したシリアル通信システムの構成例を示すブロック図である。本発明の実施の形態に係る画像形成装置におけるシリアル通信システムは、コントロールユニット１０、給紙ユニット２０、排紙ユニット３０から構成されている。コントロールユニット１０は、ホストＣＰＵ１０１、シリアル通信部１０３・コア部１０４を有する通信コントローラ１０２、第１リセットＩＣ１０５（ＩＣ１）、第２リセットＩＣ１０６（ＩＣ２）を備えている。また、給紙ユニット２０は、子通信ＩＣ２０１〜２０４、モータドライバ２０５〜２０６を備えている。また、排紙ユニット３０は、子通信ＩＣ３０１〜３０４、モータドライバ３０５〜３０６、ＰＤ（ドライバ）３０７を備えている。図中４０、４１は通信ライン、２０７、２０８、３０８、３０９はモータ、２０９、２１０、３１１はセンサ、３１０はクラッチである。
【００５４】
上記構成を詳述すると、通信コントローラ１０２を含むコントロールユニット１０と、子通信ＩＣ２０１〜２０４を含む給紙ユニット２０及び子通信ＩＣ３０１〜３０４を含む排紙ユニット３０との間は、通信ライン４０、４１によって接続されている。これら２つの通信ライン４０、４１は、クロック（ＣＬＫ）ライン、データ（ＤＡＴＡ）ラインによって各々接続されている。
【００５５】
コントロールユニット１０において、ホストＣＰＵ１０１は、プログラムに基づき画像形成装置（複写装置）の制御を行う中央処理装置で、通信コントローラ１０２とバス接続されており、通信コントローラ１０２に対して通信の命令やデータのやり取りを行う。通信コントローラ１０２は、通信ライン４０及び４１上に時系列的に所定のデータを送信または受信するシリアル通信の制御を行う通信制御手段である。第１リセットＩＣ１０５は、ホストＣＰＵ１０１を含むシステム全体のリセットを行う。第２リセットＩＣ１０６は、通信コントローラ１０２のリセットを行う。
【００５６】
通信コントローラ１０２は、シリアル通信部１０３及びコア部１０４から構成される。シリアル通信部１０３は、給紙ユニット２０上の子通信ＩＣ２０１〜２０４及び排紙ユニット３０上の子通信ＩＣ３０１〜３０４との間でシリアル通信を行う。コア部１０４は、子通信ＩＣ２０１〜２０４及び子通信ＩＣ３０１〜３０４に対するリセットを管理し、シリアル通信部１０３に対してリセットパルス列の送出命令を行う。また、通信コントローラ１０２には、リセット入力端子としてのＲＥＳＥＴと、外部入力端子としてのＮＭＩが用意されている。
【００５７】
第１リセットＩＣ１０５は、システム電圧が例えば４.８Ｖよりも低い場合に、通信コントローラ１０２を除くシステム全体のリセットを行うように設定されている。第１リセットＩＣ１０５から出力されるリセット信号は、ホストＣＰＵ１０１を含むシステム全体と、通信コントローラ１０２のＮＭＩ端子に接続される。第２リセットＩＣ１０６は、システム電圧が例えば４.６Ｖよりも低い場合に、通信コントローラ１０２のリセットを行うように設定されている。第２リセットＩＣ１０６から出力されるリセット信号は、通信コントローラ１０２のリセット端子に接続される。
【００５８】
給紙ユニット２０には、子通信手段としての例えば４個の子通信ＩＣ２０１（アドレス０）〜２０４（アドレス３）が設けられている。子通信ＩＣ２０１、２０２には、装置内の給紙部に配置されたモータ２０７、２０８を駆動するためのモータドライバ２０５、２０６が各々接続されている。また、子通信ＩＣ２０３、２０４には、装置内の給紙部に配置された複数のセンサ２０９、２１０が各々接続されている。
【００５９】
排紙ユニット３０には、子通信手段としての例えば４個の子通信ＩＣ３０１（アドレス０）〜３０４（アドレス３）が設けられている。子通信ＩＣ３０１、３０２には、装置内の排紙部に配置されたモータ３０８、３０９を駆動するためのモータドライバ３０５、３０６が各々接続されている。また、子通信ＩＣ３０３には、装置内の排紙部に配置された複数のクラッチ３１０を駆動するためのドライバ３０７が接続されている。また、子通信ＩＣ３０４には、装置内の排紙部に配置された複数のセンサ３１１が接続されている。
【００６０】
尚、各子通信ＩＣ２０１〜２０４、子通信ＩＣ３０１〜３０４に接続されるモータやセンサ等の組み合わせは、本例の構成に限るものではない。
【００６１】
図１０は本発明のプログラム及び関連データが記憶媒体から装置に供給される概念例を示す説明図である。本発明のプログラム及び関連データは、フロッピディスクやＣＤ−ＲＯＭ等の記憶媒体１１１を装置１１２に装備された記憶媒体ドライブ挿入口１１３に挿入することで供給される。その後、本発明のプログラム及び関連データを記憶媒体１１１から一旦ハードディスクにインストールしハードディスクからＲＡＭにロードするか、或いは、ハードディスクにインストールせずに直接ＲＡＭにロードすることで、本発明のプログラム及び関連データを実行することが可能となる。
【００６２】
尚、上記図１０は本発明のプログラム及び関連データを記憶媒体から供給する概念例を示したものであり、本発明のプログラム及び関連データを記憶媒体から供給する手順は上記図１０に示したものに限定されるものではない。本発明のプログラム及び関連データを記憶媒体から本発明の実施の形態に係る画像形成装置に供給しプログラムを実行する場合は、例えば上記図１０に示したコンピュータ等の装置を介して本発明のプログラム及び関連データを画像形成装置にロードするなどの手順により、プログラム実行が可能である。
【００６３】
図９は本発明のプログラム及び関連データを記憶した記憶媒体の記憶内容の構成例を示す説明図である。本発明の記憶媒体は、例えばボリューム情報９１、ディレクトリ情報９２、プログラム実行ファイル９３、プログラム関連データファイル９４等の記憶内容で構成される。本発明のプログラムは、後述する動作説明における処理に基づきプログラムコード化されたものである。
【００６４】
尚、本発明の特許請求の範囲における各構成要件と、本発明の実施の形態に係る画像形成装置の各部との対応関係は下記の通りである。主制御手段はコントロールユニット１０のホストＣＰＵ１０１に対応し、通信制御手段はコントロールユニット１０の通信コントローラ１０２に対応し、第一の初期化手段はコントロールユニット１０の第１リセットＩＣ１０５に対応し、第二の初期化手段はコントロールユニット１０の第２リセットＩＣ１０６に対応し、子通信手段は給紙ユニット２０の子通信ＩＣ２０１〜２０４・排紙ユニット３０の子通信ＩＣ３０１〜３０４に対応し、制御部はコントロールユニット１０に対応し、画像形成部は帯電・現像・転写等を行う画像形成部４及び給紙／排紙を制御する給紙ユニット２０・排紙ユニット３０に対応する。
【００６５】
次に、上記の如く構成された本発明の実施の形態に係る画像形成装置において、コントロールユニット１０の通信コントローラ１０２が通信ライン４０及び４１へリセットパルス列を送出することによって給紙ユニット２０の子通信ＩＣ２０１〜２０４及び排紙ユニット３０の子通信ＩＣ３０１〜３０４をリセットする動作について図２〜図３を参照しながら説明する。図３は本発明の実施の形態に係る画像形成装置におけるリセットパルス列送出タインミングを示すタイムチャートである。
【００６６】
先ず、電源投入時における動作を説明する。電源電圧Ｖｃｃが４.６Ｖになると、コントロールユニット１０の第２リセットＩＣ１０６からのリセット信号出力Ｒｅｓｅｔ２が“Ｈ”となり（図３の時刻Ｔ１）、リセットが解除される。Ｒｅｓｅｔ２が解除されると、コントロールユニット１０のコア部１０４は、シリアル通信部１０３内の通信リセットフラグ（図示略）をセットする。通信リセットフラグがセットされると、コントロールユニット１０のシリアル通信部１０３は、リセットパルス列を通信ライン４０、４１に送出する。給紙ユニット２０の子通信ＩＣ２０１〜２０４及び排紙ユニット３０の子通信ＩＣ３０１〜３０４は、リセットパルス列を受信すると直ちにリセットがかかる。
【００６７】
そして、電源電圧Ｖｃｃが４.８Ｖになると、コントロールユニット１０の第１リセットＩＣ１０５からのリセット信号出力Ｒｅｓｅｔ１が“Ｈ”となり（図３の時刻Ｔ２）、リセットが解除される。Ｒｅｓｅｔ１が解除されると、コントロールユニット１０のホストＣＰＵ１０１は、画像形成装置（複写装置）の動作を開始する。
【００６８】
次に、システムリセットがかかった場合の動作を説明する。例えばコントロールユニット１０のホストＣＰＵ１０１が暴走し、ウォッチドッグ検出があった場合など、コントロールユニット１０の第１リセットＩＣ１０５のリセット信号出力Ｒｅｓｅｔ１が“Ｌ”となった場合、コントロールユニット１０のコア部１０４は、ＮＭＩからのリセット信号入力（立ち下がりエッジ）により、シリアル通信部１０３内の通信リセットフラグ（図示略）をセットする。通信リセットフラグがセットされると、コントロールユニット１０のシリアル通信部１０３は、リセットパルス列を通信ライン４０、４１に送出する。給紙ユニット２０の子通信ＩＣ２０１〜２０４及び排紙ユニット３０の子通信ＩＣ３０１〜３０４は、リセットパルス列を受信すると直ちにリセットがかかる。
【００６９】
次に、電源遮断時における動作を説明する。電源電圧Ｖｃｃが４.８Ｖになると、コントロールユニット１０の第１リセットＩＣ１０５からのリセット信号出力Ｒｅｓｅｔ１が“Ｌ”となり（図３の時刻Ｔ３）、通信コントローラ１０２以外のシステム全体にリセットがかかる。Ｒｅｓｅｔ１が“Ｌ”となった場合、コントロールユニット１０のコア部１０４は、ＮＭＩからのリセット信号入力（立ち下がりエッジ）により、シリアル通信部１０３内の通信リセットフラグ（図示略）をセットする。通信リセットフラグがセットされると、コントロールユニット１０のシリアル通信部１０３は、リセットパルス列を通信ライン４０、４１に送出する。給紙ユニット２０の子通信ＩＣ２０１〜２０４及び排紙ユニット３０の子通信ＩＣ３０１〜３０４は、リセットパルス列を受信すると直ちにリセットがかかる。
【００７０】
そして、電源電圧Ｖｃｃが４.６Ｖになると、コントロールユニット１０の第２リセットＩＣ１０６からのリセット信号出力Ｒｅｓｅｔ２が“Ｌ”となり（図３の時刻Ｔ４）、通信コントローラ１０２にリセットがかかる。
【００７１】
ここで、上記図３のＴ１−Ｔ２間の時間及びＴ３−Ｔ４間の時間については、コントロールユニット１０の通信コントローラ１０２からリセットパルス列の送出が開始されてから、リセットパルス列の送出が完了し、給紙ユニット２０及び排紙ユニット３０の子通信ＩＣがリセットされるまでの時間以上の時間が必要とされる。
【００７２】
尚、本発明の実施の形態においては、リセットＩＣを２個使用することで本発明を実現する構成について説明したが、それに限定するものではない。また、本発明の実施の形態においては、外部入力端子としてＮＭＩを使用する構成について説明したが、それに限定するものではない。また、本発明の実施の形態においては、通信コントローラ内にコア部を設け、リセットパルス列を送出する動作について説明したが、ハード回路によって構成してもよい。
【００７３】
以上説明したように、本発明の実施の形態に係る画像形成装置によれば、システム全体を制御するホストＣＰＵ１０１と、シリアル通信を制御する通信コントローラ１０２と、通信コントローラ１０２との間でシリアルデータを通信する複数の子通信ＩＣ２０１〜２０４、３０１〜３０４と、システム電圧が４.８Ｖよりも低い場合に通信コントローラ１０２を除くシステム全体のリセットを行う第１リセットＩＣ１０５と、システム電圧が４.６Ｖよりも低い場合に通信コントローラ１０２のリセットを行う第２リセットＩＣ１０６とを有するため、下記のような作用及び効果を奏する。
【００７４】
上記構成において、電源投入時には、第２リセットＩＣ１０６は、電源電圧が４.６Ｖになるとリセットを解除し、第１リセットＩＣ１０５は、電源電圧が４.８Ｖになるとリセットを解除する。これにより、画像形成装置の動作が開始する。また、例えばホストＣＰＵ１０１が暴走した時などには、第１リセットＩＣ１０５は、リセットを行う。これにより、画像形成装置に直ちにリセットがかかる。また、電源遮断時には、第１リセットＩＣ１０５は、電源電圧が４.８Ｖになるとリセットを行い、第２リセットＩＣ１０６は、電源電圧が４.６Ｖになるとリセットを行う。
【００７５】
即ち、第１リセットＩＣ１０５のリセット電位と第２リセットＩＣ１０６のリセット電位との間に電位差を設けることで、電源投入時においては通信コントローラ１０２をホストＣＰＵ１０１よりも早く動作可能とし、電源遮断時においては通信コントローラ１０２をホストＣＰＵ１０１よりも遅くまで動作可能とする。
【００７６】
従って、本発明の実施の形態においては、専用のリセット信号線を設けてリセット信号を送出することなく子通信ＩＣをリセットすることができ、且つ、異常時及び電源遮断時に子通信ＩＣに対して通信リセット信号を正常に送出して子通信ＩＣをリセットすることができるという効果を奏する。
【００７７】
尚、本発明は、複数の機器から構成されるシステムに適用しても、１つの機器からなる装置に適用してもよい。前述した実施形態の機能を実現するソフトウエアのプログラムコードを記憶した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読み出し実行することによっても、達成されることは言うまでもない。
【００７８】
この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
【００７９】
プログラムコードを供給するための記憶媒体としては、例えば、フロッピディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭなどを用いることができる。
【００８０】
また、コンピュータが読出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているＯＳなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【００８１】
更に、記憶媒体から読出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【００８２】
【発明の効果】
以上説明したように、本発明の通信装置によれば、専用のリセット信号線を設けてリセット信号を送出することなく子通信手段をリセットすることができ、且つ、異常時及び電源遮断時に子通信手段に対して通信リセット信号を正常に送出して子通信手段をリセットすることができるという効果を奏する。
【００８３】
また、本発明の画像形成装置によれば、通信装置を備えた画像形成装置において、上記と同様に、専用のリセット信号線を設けてリセット信号を送出することなく子通信手段をリセットすることができ、且つ、異常時及び電源遮断時に子通信手段に対して通信リセット信号を正常に送出して子通信手段をリセットすることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る画像形成装置におけるコントロールユニット、給紙ユニット、排紙ユニットの間を通信ラインで接続したシリアル通信システムの構成例を示すブロック図である。
【図２】本発明の実施の形態に係る画像形成装置の本体内部の構成例を示す構成図であり、（ａ）は画像形成装置の正面側の内部構造を示す構成図、（ｂ）は画像形成装置の背面側の内部構造を示す構成図である。
【図３】本発明の実施の形態に係る画像形成装置におけるリセットパルス列送出タインミングを示すタイムチャートである。
【図４】従来例に係るシリアル通信システムの構成例を示すブロック図である。
【図５】従来例に係る画像形成装置におけるシリアル通信システムの構成例を示すブロック図である。
【図６】従来例に係る送信パルス列の構成例を示すタイムチャートである。
【図７】従来例に係る受信パルス列の構成例を示すタイムチャートである。
【図８】従来例に係る通信リセットパルス列の構成例を示すタイムチャートである。
【図９】本発明のプログラム及び関連データを記憶した記憶媒体の記憶内容の構成例を示す説明図である。
【図１０】本発明のプログラム及び関連データが記憶媒体から装置に供給される概念例を示す説明図である。
【符号の説明】
４画像形成部
１０コントロールユニット
２０給紙ユニット
３０排紙ユニット
１０１ホストＣＰＵ
１０２通信コントローラ
１０５第１リセットＩＣ
１０６第２リセットＩＣ
２０１〜２０４、３０１〜３０４子通信ＩＣ[0001]
BACKGROUND OF THE INVENTION
  The present invention provides communicationapparatusMore specifically, in a data transmission system that serially transmits data between a communication control unit and a plurality of slave communication units, communication can be performed without transmitting a reset signal via a reset signal line. Communication suitable for reliably resetting a plurality of slave communication means connected to the control meansapparatusAnd an image forming apparatus.
[0002]
[Prior art]
Conventionally, there is a serial communication device configured such that a transmission device and a reception device operate independently. In a conventional serial communication device, when resetting a receiving device, a dedicated reset signal line is separately prepared between the transmitting device and the receiving device, and a reset signal is sent from the transmitting device to the receiving device via the reset signal line. Transmitting and resetting the receiving device.
[0003]
Conventionally, the following serial communication system has been devised. FIG. 4 is a block diagram showing a configuration example of a serial communication system according to a conventional example. 4, the serial communication system according to the conventional example includes a communication controller 402, a child communication IC 410 to which a motor driver 412 for driving a motor 413 is connected, and a child communication IC 411 to which a plurality of sensors 414 are connected. Cascade connection is performed via a set of communication lines including a synchronous clock (CLK) line and a data (DATA) line for serial communication.
[0004]
Up to eight child communication ICs can be cascade-connected with respect to one set of communication lines, and a unique address (address 0, address 1,..., Address 7) can be designated for each child communication IC. In the example of FIG. 4, two child communication ICs 410 and 411 are connected. In the communication controller 402, eight data registers 0 to 7 are provided, and these data registers 0 to 7 correspond to the unique addresses (address 0 to address 7) of the child communication IC, respectively. is doing.
[0005]
The transmission operation to the child communication IC and the reception operation from the child communication IC are controlled by the serial communication control unit 403 of the communication controller 402. The communication controller 402 performs transmission or reception communication with the child communication IC corresponding to each data register. At the time of transmission, data is transmitted through the transmission buffer 405 and the shift register 406, and at the time of reception, data is received through the shift register 408 and the reception buffer 407. The core unit 404 can control the serial communication control unit 403 by a program programmed in advance.
[0006]
FIG. 5 is a block diagram showing a configuration example when the above-described serial communication system of FIG. 4 is built in an image forming apparatus 500 such as a copying machine. In FIG. 5, the host CPU 501 and the communication controller 502 are connected by an address bus, a data bus, and a control signal, and the communication controller 502 is connected to a motor driver 507 that drives a motor 508 arranged at an appropriate position in the apparatus. A slave communication IC 503, a slave communication IC 504 to which a plurality of drivers 509 for driving a plurality of clutches 510 are connected, and slave communication ICs 505 and 506 to which a plurality of sensors 511 and 512 are connected are connected to one set of communication lines. Connect through. The power supply voltage and ground are not shown.
[0007]
Data communication is performed between the communication controller 502 and each of the child communication ICs 503 to 506 in accordance with a transmission command or a reception command from the host CPU 501. Regardless of the location of the child communication ICs 503 to 506 in the apparatus, unique addresses (address 0, address 1, address 2,...) Are determined for each child communication IC, and the communication controller 502 communicates. By designating an address in the frame (pulse train), transmission / reception is performed with the child communication IC of the corresponding address.
[0008]
An outline of the operation of the serial communication system will be described. When performing a transmission operation for transmitting predetermined phase data to rotate the motor 508, the host CPU 501 sets a transmission flag (not shown) for transmission in the communication controller 502 and stores it in the data register 0. Write the transmission data. When the transmission data is written, the communication controller 502 sends a pulse train having a predetermined frequency to the CLK line. In synchronization with the pulse train, the communication controller 502 and the child communication IC 503 perform data transmission processing in the data register 0 in the transmission data format shown in FIG.
[0009]
In FIG. 6, first, the child communication IC 503 recognizes the start of communication at the first falling edge of CLK sent from the communication controller 502, and at the next rising edge of CLK, the communication controller 502 sets the start bit “L” to the DATA line. Check if it has been sent. The slave communication IC 503 determines whether to perform a transmission operation (“L”) or a reception operation (“H”) based on the next falling data of CLK.
[0010]
The data for the next three clocks is an address bit, and the communication controller 502 sends a specified address on the DATA line. If this address is its own address, the child communication IC 503 sends it from the next CLK. A total of 8-bit data (D7 to D0) on the DATA line is fetched.
[0011]
The slave communication IC 503 takes in the parity data (PA) sent from the communication controller 502 at the next falling edge of CLK and compares it with the parity data (PA) calculated by itself from the data (D7 to D0). To do. If the parity matches, the data (D7 to D0) is validated and ACK ("L") is sent to the communication controller 502. If the parity does not match, ACK (“H”) is sent to the communication controller 502 to invalidate the data (D7 to D0).
[0012]
The communication controller 502 receives ACK at the rising edge of CLK, and transmits a stop bit “L” at the next falling edge of CLK if ACK is “L”. If ACK is “H”, a stop bit “H” is transmitted at the next falling edge of CLK. The designated child communication IC recognizes the stop bit at the rising edge of CLK, and outputs data if the stop bit is “L”, and does not output data if the stop bit is “H”. Communication is performed with respect to the child communication IC 503 in the sequence as described above, and the motor 508 is rotated.
[0013]
Next, a reception operation for reading the value of the sensor 511 connected to the child communication IC 505 will be described. When performing a reception operation, the host CPU 501 sets a reception flag (not shown) for reception within the communication controller 502. When the reception flag is set, the communication controller 502 sends a pulse train having a predetermined frequency to the CLK line. In synchronization with the pulse train, the communication controller 502 and the child communication IC 505 perform reception processing according to the reception data format shown in FIG.
[0014]
In FIG. 7, first, the child communication IC 505 recognizes the start of communication at the first falling edge of the CLK sent from the communication controller 502, and at the next rising edge of the CLK, the communication controller 502 sets the start bit “L” to the DATA line. Check if it has been sent. The slave communication IC 505 determines whether to perform a transmission operation (“L”) or a reception operation (“H”) based on the next falling data of CLK.
[0015]
The next three clocks of data are address bits, and the communication controller 502 sends a specified address on the DATA line. The child communication IC 505 takes in this address, and if it is its own address, sends the sensor data to the communication controller 502 from the next CLK. The designated child communication IC 505 sends 8-bit data (D0 to D7) on the DATA line at the fall of CLK, and the communication controller 502 takes in the data (D0 to D7) at the rise of CLK.
[0016]
The communication controller 502 takes in the parity data (PA) sent from the child communication IC 505 at the next rising edge of CLK, and compares it with the parity data calculated by itself from the data (D0 to D7). If the parity matches, the data (D0 to D7) is validated, and if the parity does not match, the data (D0 to D7) is invalidated. Communication is performed with respect to the child communication IC 505 in the sequence as described above, and the value of the sensor 511 is read.
[0017]
Next, a communication reset operation for resetting the child communication ICs 503 to 506 by communication will be described. The host CPU 501 sets a communication reset flag (not shown) in the communication controller 502. When the communication reset flag is set, the communication controller 502 sends a predetermined reset pulse train as shown in FIG. 8 to the CLK line and the data line. The slave communication ICs 503 to 506 are reset as soon as the reset pulse train is received.
[0018]
By using such a system configuration, it is possible to operate a large number of motors and sensors arranged at various points in the entire apparatus by using four cascade-connected signal lines and to read information. In the above-described conventional example, one address is 8 bits, and a configuration in which information for 8 addresses is exchanged between the communication controller and the child communication IC has been described. Can be changed. Further, by providing a plurality of communication controller functions, the number of child communication ICs can be increased by increasing the number of signal lines correspondingly. Further, since the child communication IC can be reset by communication, it is not necessary to prepare a dedicated reset signal line between the communication controller and the child communication IC.
[0019]
[Problems to be solved by the invention]
However, the above-described prior art has the following problems. That is, the conventional serial communication apparatus described above has a problem that a reset signal must be sent by preparing a dedicated reset signal line in order to perform a reset.
[0020]
Further, in the above-described conventional serial communication system, when the host CPU runs out of control or when the reset input to the communication controller is continuously reset, the slave communication IC is not affected when the power is shut down. Therefore, there is a problem that the communication reset signal may not be transmitted normally.
[0021]
  The present invention has been made in view of the above points, and can provide a reset signal line to reset a slave communication IC without sending a reset signal. Communication that can normally send a communication reset signal to the IC to reset the child communication ICapparatusAn object of the present invention is to provide an image forming apparatus.
[0022]
[Means for Solving the Problems]
    In order to achieve the above object, the present invention according to claim 1 provides a system.TheMain control means to control;A plurality of slave communication means provided in the system for the main control means to control the system;Serial communicationDoCommunication control means and the main control meansAnd the communication control meansPerform a resetA reset means, and when the system is powered off, the reset means resets the main control means according to the fact that the power supply voltage of the system has dropped to the first set voltage, and the communication control In response to the fact that the power supply voltage of the system has dropped to a second set voltage lower than the first set voltage. Perform a resetIt is characterized by that.
[0023]
  In order to achieve the above object, the present invention according to claim 2 provides:In the invention according to claim 1, when the system is turned on, the reset unit releases the reset of the communication control unit in response to the system power supply voltage rising to the second set voltage. Causing the communication control means to send a reset pulse train to the plurality of slave communication means, and releasing the reset of the main control means in response to the system power supply voltage rising to the first set voltageIt is characterized by that.
[0024]
  In order to achieve the above object, the present invention according to claim 3 provides:In the invention of claim 1,
The communication control means and the plurality of child communication means are cascade-connected via a serial communication line.It is characterized by that.
[0025]
  In order to achieve the above object, the present invention according to claim 4 provides:Main control means for controlling the image forming apparatus; and communication control means for performing serial communication with a plurality of slave communication means provided in the image forming apparatus in order for the main control means to control the image forming apparatus; A reset unit that resets the main control unit and the communication control unit, and when the power of the image forming apparatus is shut down, the reset unit has a power supply voltage of the image forming apparatus lowered to a first set voltage. And resetting the main control unit and causing the communication control unit to send a reset pulse train to the plurality of sub-communication units, so that the power supply voltage of the image forming apparatus is higher than the first set voltage. The communication control unit is reset in response to the lower voltage to the second set voltage.It is characterized by that.
[0026]
  In order to achieve the above object, the present invention according to claim 5 provides:5. The image forming apparatus according to claim 4, wherein when the power of the image forming apparatus is turned on, the reset unit resets the communication control unit in response to the power supply voltage of the image forming apparatus rising to the second set voltage. And releasing the reset pulse train to the plurality of slave communication units, and the main control unit in response to the power supply voltage of the image forming apparatus rising to the first set voltage. Cancel resetIt is characterized by that.
[0027]
  In order to achieve the above object, the present invention according to claim 6 provides:5. The invention according to claim 4, further comprising: a control unit in which the main control unit and the communication control unit are incorporated; and an image forming unit in which the plurality of slave communication units are incorporated, and the control unit is controlled in a plurality of ways. The image forming unit is configured to control image formation by the plurality of control units.It is characterized by that.
[0028]
  In order to achieve the above object, the present invention according to claim 7 provides:In the invention of claim 6,The image forming unit forms an image by electrophotography.It is characterized by that.
[0049]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0050]
First, an outline of the overall configuration of an image forming apparatus (copying apparatus) that forms an image by, for example, an electrophotographic system to which the present invention is applied will be described with reference to FIGS.
[0051]
2A and 2B are configuration diagrams showing an example of the internal configuration of the main body of the image forming apparatus according to the embodiment of the present invention. FIG. 2A is a configuration diagram showing the internal structure of the front side of the image forming apparatus, and FIG. It is a block diagram which shows the internal structure of the back side of a forming apparatus. An image forming apparatus according to an embodiment of the present invention is equipped with a circulation type automatic document feeder (RDF) 2 and a sorter 3 integrated in an image forming apparatus (copying apparatus) main body 1 and charging / developing / transferring. The image forming unit 4, the control unit 10, the paper feed unit 20, the paper discharge unit 30, motors 207 and 308, sensors 209 and 311, and the like are incorporated. In FIG. 2, a part of the motor and the sensor are shown.
[0052]
More specifically, the circulation type automatic document feeder (RDF) 2 automatically feeds a document to be copied to a reading position. The sorter 3 discharges the copied paper. The control unit 10 controls the entire image forming apparatus. The paper feed unit 20 controls paper feed from the paper feed cassette. The paper discharge unit 30 controls the discharge of the copied paper.
[0053]
FIG. 1 is a block diagram illustrating a configuration example of a serial communication system in which a control unit 10, a paper feed unit 20, and a paper discharge unit 30 are connected by a communication line in the image forming apparatus according to the embodiment of the present invention. The serial communication system in the image forming apparatus according to the embodiment of the present invention includes a control unit 10, a paper feed unit 20, and a paper discharge unit 30. The control unit 10 includes a host CPU 101, a communication controller 102 having a serial communication unit 103 and a core unit 104, a first reset IC 105 (IC1), and a second reset IC 106 (IC2). The paper feeding unit 20 includes child communication ICs 201 to 204 and motor drivers 205 to 206. The paper discharge unit 30 includes child communication ICs 301 to 304, motor drivers 305 to 306, and a PD (driver) 307. In the figure, 40 and 41 are communication lines, 207, 208, 308 and 309 are motors, 209, 210 and 311 are sensors, and 310 is a clutch.
[0054]
More specifically, the communication lines 40 and 41 are connected between the control unit 10 including the communication controller 102 and the paper feeding unit 20 including the child communication ICs 201 to 204 and the paper discharge unit 30 including the child communication ICs 301 to 304. Connected by. These two communication lines 40 and 41 are connected by a clock (CLK) line and a data (DATA) line, respectively.
[0055]
In the control unit 10, a host CPU 101 is a central processing unit that controls an image forming apparatus (copying apparatus) based on a program, and is connected to the communication controller 102 via a bus. Communicate. The communication controller 102 is communication control means for controlling serial communication for transmitting or receiving predetermined data in time series on the communication lines 40 and 41. The first reset IC 105 resets the entire system including the host CPU 101. The second reset IC 106 resets the communication controller 102.
[0056]
The communication controller 102 includes a serial communication unit 103 and a core unit 104. The serial communication unit 103 performs serial communication between the child communication ICs 201 to 204 on the paper feed unit 20 and the child communication ICs 301 to 304 on the paper discharge unit 30. The core unit 104 manages resets for the child communication ICs 201 to 204 and the child communication ICs 301 to 304, and issues a reset pulse train transmission command to the serial communication unit 103. The communication controller 102 is provided with RESET as a reset input terminal and NMI as an external input terminal.
[0057]
The first reset IC 105 is set to reset the entire system excluding the communication controller 102 when the system voltage is lower than, for example, 4.8V. The reset signal output from the first reset IC 105 is connected to the entire system including the host CPU 101 and the NMI terminal of the communication controller 102. The second reset IC 106 is set to reset the communication controller 102 when the system voltage is lower than, for example, 4.6V. The reset signal output from the second reset IC 106 is connected to the reset terminal of the communication controller 102.
[0058]
The sheet feeding unit 20 is provided with, for example, four slave communication ICs 201 (address 0) to 204 (address 3) as slave communication means. The child communication ICs 201 and 202 are connected to motor drivers 205 and 206 for driving motors 207 and 208 arranged in a paper feeding unit in the apparatus. In addition, a plurality of sensors 209 and 210 arranged in a sheet feeding unit in the apparatus are connected to the child communication ICs 203 and 204, respectively.
[0059]
The paper discharge unit 30 is provided with, for example, four slave communication ICs 301 (address 0) to 304 (address 3) as slave communication means. The child communication ICs 301 and 302 are connected to motor drivers 305 and 306 for driving the motors 308 and 309 disposed in the paper discharge unit in the apparatus. The slave communication IC 303 is connected to a driver 307 for driving a plurality of clutches 310 arranged in a paper discharge unit in the apparatus. The slave communication IC 304 is connected to a plurality of sensors 311 arranged in a paper discharge unit in the apparatus.
[0060]
The combination of the motors and sensors connected to the child communication ICs 201 to 204 and the child communication ICs 301 to 304 is not limited to the configuration of this example.
[0061]
  FIG. 10 is an explanatory diagram showing a conceptual example in which the program of the present invention and related data are supplied from the storage medium to the apparatus. The program of the present invention and related data are stored in a storage medium such as a floppy disk or a CD-ROM.111The equipment112Storage media drive insertion slot equipped with113Supplied by inserting into Thereafter, the program and related data of the present invention are stored in a storage medium.111The program of the present invention and related data can be executed by installing the program on the hard disk and loading it from the hard disk into the RAM or loading it directly into the RAM without installing it on the hard disk.
[0062]
FIG. 10 shows a conceptual example of supplying the program and related data of the present invention from the storage medium. The procedure for supplying the program and related data of the present invention from the storage medium is as shown in FIG. It is not limited to. When the program and related data of the present invention are supplied from the storage medium to the image forming apparatus according to the embodiment of the present invention and the program is executed, the program of the present invention is executed via the apparatus such as the computer shown in FIG. The program can be executed by a procedure such as loading related data into the image forming apparatus.
[0063]
FIG. 9 is an explanatory diagram showing a configuration example of the storage contents of the storage medium storing the program of the present invention and related data. The storage medium of the present invention is configured with storage contents such as volume information 91, directory information 92, program execution file 93, program-related data file 94, and the like. The program of the present invention is a program code based on the processing in the description of operations described later.
[0064]
Correspondence between each component in the claims of the present invention and each part of the image forming apparatus according to the embodiment of the present invention is as follows. The main control means corresponds to the host CPU 101 of the control unit 10, the communication control means corresponds to the communication controller 102 of the control unit 10, the first initialization means corresponds to the first reset IC 105 of the control unit 10, and the second The initialization means corresponds to the second reset IC 106 of the control unit 10, the slave communication means corresponds to the slave communication ICs 201 to 204 of the paper feed unit 20, and the slave communication ICs 301 to 304 of the paper discharge unit 30, and the control unit controls Corresponding to the unit 10, the image forming unit corresponds to the image forming unit 4 that performs charging, development, transfer, and the like, and the paper feeding unit 20 and the paper discharging unit 30 that control paper feeding / paper discharging.
[0065]
Next, in the image forming apparatus according to the embodiment of the present invention configured as described above, the communication controller 102 of the control unit 10 sends a reset pulse train to the communication lines 40 and 41 so that the child communication of the paper feeding unit 20 is performed. The operation of resetting the ICs 201 to 204 and the child communication ICs 301 to 304 of the paper discharge unit 30 will be described with reference to FIGS. FIG. 3 is a time chart showing reset pulse train transmission timing in the image forming apparatus according to the embodiment of the present invention.
[0066]
First, the operation when the power is turned on will be described. When the power supply voltage Vcc becomes 4.6 V, the reset signal output Reset2 from the second reset IC 106 of the control unit 10 becomes “H” (time T1 in FIG. 3), and the reset is released. When Reset 2 is released, the core unit 104 of the control unit 10 sets a communication reset flag (not shown) in the serial communication unit 103. When the communication reset flag is set, the serial communication unit 103 of the control unit 10 sends a reset pulse train to the communication lines 40 and 41. The child communication ICs 201 to 204 of the paper feed unit 20 and the child communication ICs 301 to 304 of the paper discharge unit 30 are reset immediately upon receiving the reset pulse train.
[0067]
When the power supply voltage Vcc becomes 4.8 V, the reset signal output Reset1 from the first reset IC 105 of the control unit 10 becomes “H” (time T2 in FIG. 3), and the reset is released. When Reset1 is released, the host CPU 101 of the control unit 10 starts the operation of the image forming apparatus (copying apparatus).
[0068]
Next, the operation when a system reset is applied will be described. For example, if the reset signal output Reset1 of the first reset IC 105 of the control unit 10 becomes “L”, such as when the host CPU 101 of the control unit 10 runs out of control and a watchdog is detected, the core unit 104 of the control unit 10 becomes In response to a reset signal input (falling edge) from the NMI, a communication reset flag (not shown) in the serial communication unit 103 is set. When the communication reset flag is set, the serial communication unit 103 of the control unit 10 sends a reset pulse train to the communication lines 40 and 41. The child communication ICs 201 to 204 of the paper feed unit 20 and the child communication ICs 301 to 304 of the paper discharge unit 30 are reset immediately upon receiving the reset pulse train.
[0069]
Next, the operation when the power is shut off will be described. When the power supply voltage Vcc becomes 4.8 V, the reset signal output Reset1 from the first reset IC 105 of the control unit 10 becomes “L” (time T3 in FIG. 3), and the entire system other than the communication controller 102 is reset. When Reset 1 becomes “L”, the core unit 104 of the control unit 10 sets a communication reset flag (not shown) in the serial communication unit 103 in response to a reset signal input (falling edge) from the NMI. When the communication reset flag is set, the serial communication unit 103 of the control unit 10 sends a reset pulse train to the communication lines 40 and 41. The child communication ICs 201 to 204 of the paper feed unit 20 and the child communication ICs 301 to 304 of the paper discharge unit 30 are reset immediately upon receiving the reset pulse train.
[0070]
When the power supply voltage Vcc becomes 4.6 V, the reset signal output Reset2 from the second reset IC 106 of the control unit 10 becomes “L” (time T4 in FIG. 3), and the communication controller 102 is reset.
[0071]
Here, regarding the time between T1 and T2 and the time between T3 and T4 in FIG. 3, the transmission of the reset pulse train is completed after the transmission of the reset pulse train from the communication controller 102 of the control unit 10 is started, The time required until the child communication ICs of the paper unit 20 and the paper discharge unit 30 are reset is required.
[0072]
In the embodiment of the present invention, the configuration for realizing the present invention by using two reset ICs has been described. However, the present invention is not limited to this. In the embodiment of the present invention, the configuration using the NMI as the external input terminal has been described. However, the present invention is not limited to this. In the embodiment of the present invention, the operation of providing the core unit in the communication controller and transmitting the reset pulse train has been described, but it may be configured by a hardware circuit.
[0073]
As described above, according to the image forming apparatus of the embodiment of the present invention, serial data is transferred between the host CPU 101 that controls the entire system, the communication controller 102 that controls serial communication, and the communication controller 102. A plurality of child communication ICs 201 to 204 and 301 to 304 that communicate with each other, a first reset IC 105 that resets the entire system except the communication controller 102 when the system voltage is lower than 4.8 V, and a system voltage from 4.6 V Since the second reset IC 106 that resets the communication controller 102 when it is low, the following operations and effects are achieved.
[0074]
In the above configuration, when the power is turned on, the second reset IC 106 releases the reset when the power supply voltage becomes 4.6V, and the first reset IC 105 releases the reset when the power supply voltage becomes 4.8V. Thereby, the operation of the image forming apparatus starts. For example, when the host CPU 101 runs away, the first reset IC 105 performs a reset. As a result, the image forming apparatus is immediately reset. Further, when the power is shut off, the first reset IC 105 resets when the power supply voltage becomes 4.8V, and the second reset IC 106 resets when the power supply voltage becomes 4.6V.
[0075]
That is, by providing a potential difference between the reset potential of the first reset IC 105 and the reset potential of the second reset IC 106, the communication controller 102 can operate faster than the host CPU 101 when the power is turned on, and when the power is shut off. The communication controller 102 can be operated until later than the host CPU 101.
[0076]
Therefore, in the embodiment of the present invention, it is possible to reset the slave communication IC without providing a dedicated reset signal line and sending the reset signal, and to the slave communication IC at the time of an abnormality and when the power is shut off. There is an effect that the communication reset signal can be normally transmitted to reset the child communication IC.
[0077]
The present invention may be applied to a system composed of a plurality of devices or an apparatus composed of a single device. A storage medium storing software program codes for realizing the functions of the above-described embodiments is supplied to the system or apparatus, and the computer (or CPU or MPU) of the system or apparatus stores the program code stored in the storage medium. Needless to say, this can also be achieved by executing read.
[0078]
In this case, the program code itself read from the storage medium realizes the functions of the above-described embodiments, and the storage medium storing the program code constitutes the present invention.
[0079]
As a storage medium for supplying the program code, for example, a floppy disk, a hard disk, an optical disk, a magneto-optical disk, a CD-ROM, a CD-R, a magnetic tape, a nonvolatile memory card, a ROM, or the like can be used.
[0080]
Further, by executing the program code read out by the computer, not only the functions of the above-described embodiments are realized, but also the OS operating on the computer based on the instruction of the program code performs the actual processing. Needless to say, a case where the function of the above-described embodiment is realized by performing part or all of the processing is also included.
[0081]
Further, after the program code read from the storage medium is written into a memory provided in a function expansion board inserted into the computer or a function expansion unit connected to the computer, the function expansion is performed based on the instruction of the program code. It goes without saying that the CPU or the like provided in the board or the function expansion unit performs part or all of the actual processing, and the functions of the above-described embodiments are realized by the processing.
[0082]
【The invention's effect】
  As explained above,Of the present inventioncommunicationapparatusAccording to, ExclusiveThe slave communication means can be reset without sending a reset signal by providing a reset signal line, and the slave communication means can normally send a communication reset signal to the slave communication means at the time of abnormality and power interruption. There is an effect that the means can be reset.
[0083]
  Also,Of the present inventionAccording to the image forming apparatus, communicationapparatusIn the image forming apparatus provided with the same as described above, the slave communication unit can be reset without providing a reset signal line by providing a dedicated reset signal line, and the slave communication unit can be used when an abnormality occurs or the power is shut off. On the other hand, there is an effect that the communication reset signal can be normally transmitted to reset the child communication means.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a configuration example of a serial communication system in which a control unit, a paper feed unit, and a paper discharge unit are connected by a communication line in an image forming apparatus according to an embodiment of the present invention.
2A and 2B are configuration diagrams illustrating a configuration example inside a main body of an image forming apparatus according to an embodiment of the present invention, in which FIG. 2A is a configuration diagram illustrating an internal structure of a front side of the image forming apparatus, and FIG. 2 is a configuration diagram showing an internal structure on the back side of the image forming apparatus. FIG.
FIG. 3 is a time chart showing reset pulse train sending timing in the image forming apparatus according to the embodiment of the present invention;
FIG. 4 is a block diagram showing a configuration example of a serial communication system according to a conventional example.
FIG. 5 is a block diagram illustrating a configuration example of a serial communication system in an image forming apparatus according to a conventional example.
FIG. 6 is a time chart showing a configuration example of a transmission pulse train according to a conventional example.
FIG. 7 is a time chart showing a configuration example of a reception pulse train according to a conventional example.
FIG. 8 is a time chart showing a configuration example of a communication reset pulse train according to a conventional example.
FIG. 9 is an explanatory diagram showing a configuration example of storage contents of a storage medium storing a program and related data according to the present invention.
FIG. 10 is an explanatory diagram showing a conceptual example in which a program and related data of the present invention are supplied from a storage medium to an apparatus.
[Explanation of symbols]
4 Image forming unit
10 Control unit
20 Paper feed unit
30 Paper discharge unit
101 Host CPU
102 Communication controller
105 First reset IC
106 Second reset IC
201-204, 301-304 Child communication IC

Claims

A main control means for controlling the system,
Communication control means for performing serial communication with a plurality of child communication means provided in the system in order for the main control means to control the system ;
Resetting means for resetting the main control means and the communication control means ,
When the power of the system is shut down, the reset unit resets the main control unit in response to the fact that the system power supply voltage has dropped to the first set voltage, and the communication control unit includes the plurality of slave communication units. A reset pulse train is sent to the means, and the communication control means is reset in response to the fact that the system power supply voltage has dropped to a second set voltage lower than the first set voltage. Communication device .

When the system is powered on, the reset unit releases the reset of the communication control unit according to the fact that the power supply voltage of the system has increased to the second set voltage, and the communication control unit has the plurality of 2. The reset pulse train is sent to the slave communication means, and the reset of the main control means is released in response to the system power supply voltage rising to the first set voltage. Communication equipment .

The communication apparatus according to claim 1, wherein the communication control means and the plurality of child communication means are cascade-connected via a serial communication line.

Main control means for controlling the image forming apparatus;
Communication control means for performing serial communication with a plurality of slave communication means provided in the image forming apparatus in order for the main control means to control the image forming apparatus;
Resetting means for resetting the main control means and the communication control means,
When the power of the image forming apparatus is shut down, the reset unit resets the main control unit in response to the power supply voltage of the image forming apparatus being lowered to a first set voltage, and The reset of the communication control means is performed in response to the fact that the reset pulse train is sent to a plurality of slave communication means and the power supply voltage of the image forming apparatus has dropped to a second set voltage lower than the first set voltage. An image forming apparatus.

When the power of the image forming apparatus is turned on, the reset unit releases the reset of the communication control unit in response to the power supply voltage of the image forming apparatus rising to the second set voltage, and the communication control unit The reset pulse train is sent to the plurality of slave communication units, and the reset of the main control unit is released in response to the power supply voltage of the image forming apparatus rising to the first set voltage. The image forming apparatus according to claim 4.

A control unit including the main control unit and the communication control unit; and an image forming unit including the plurality of slave communication units. The control unit includes a plurality of control units. 5. The image forming apparatus according to claim 4, wherein the image forming unit is controlled by the control unit.

The image forming apparatus according to claim 6 , wherein the image forming unit forms an image by electrophotography.