JP4138689B2 - インターフェイスモジュール付ｌｓｉパッケージ及びｌｓｉパッケージ - Google Patents

Description

本発明は、高速配線を効果的に行わせることが可能なインターフェイスモジュール付ＬＳＩパッケージ及びそれに用いるＬＳＩパッケージに関する。

バイポーラトランジスタや電界効果トランジスタ等の電子デバイスの性能向上により、大規模集積回路（ＬＳＩ）においては飛躍的な動作速度向上が図られてきている。しかしながら、ＬＳＩ内部動作が高速化されても、それを実装するプリント基板レベルの動作速度はＬＳＩ内部動作より低く抑えられ、そのプリント基板を装着したラックレベルでは更に動作速度が低く抑えられている。これらは動作周波数上昇に伴う電気配線の伝送損失や雑音、電磁障害の増大に起因するものであり、信号品質を確保するため長い配線ほど動作周波数を低く抑える必然性によるものである。このため、電気配線装置においてはＬＳＩ動作速度より実装技術がシステム動作速度を支配するという傾向が近年益々強まってきている。

このような電気配線装置の問題を鑑み、ＬＳＩ間を光で接続する光配線装置が幾つか提案されている。光配線は、直流から１００ＧＨｚ以上の周波数領域で損失等の周波数依存性が殆どなく、配線路の電磁障害や接地電位変動雑音もないため、数十Ｇｂｐｓの配線が容易に実現できる。この種のＬＳＩ間光配線としては、例えば非特許文献１などが知られており、信号処理ＬＳＩを搭載したインターポーザに高速信号を外部配線するためのインターフェイスモジュールを直接搭載した構造が提案されている。
日経エレクトロニクス８１０号、ｐｐ．１２１−１２２、２００１年１２月３日

このような従来技術においては、インターポーザのボード実装が光インターフェイスモジュールとの混在状態で行われるため、通常のインターポーザ実装工程で実施することが難しいという問題があった。例えば、光インターフェイスモジュールには光ファイバ等の光伝送線路が備えられており、そのままインターポーザの半田リフロー炉に投入して加熱処理することなどができないという問題がある。これは伝送線路が光伝送線路でなく小型同軸ケーブルなどの電気伝送線路の場合にも同様である。そこで非特許文献１に示されているように、光伝送路を光コネクタ形式に構成して着脱できるようにすることが考えられるが、光半導体素子や光結合部を機械的損傷や汚染から保護するための保護具装着が必要となる他、光コネクタ結合部の熱変形防止のための処理温度の低温化や処理時間の短時間化などの工夫が必要になる。これにより、ボード実装する他の部品の実装条件が合わなくなるなどの問題が生じ、既存のボード実装ラインをそのまま流用できないといった問題があった。又、光コネクタの押圧機構と保持機構が必要になり、構造が複雑化するほかコストが大幅に増加するなどの問題があった。

上記事情を鑑み、本発明は、構造が簡単で、既存の生産ラインによる生産が可能で、且つ高周波特性の良好なインターフェイスモジュール付ＬＳＩパッケージ、及びこのインターフェイスモジュール付ＬＳＩパッケージの部分をなすＬＳＩパッケージを提供することを目的とする。

上記目的を達成するために、本発明の第１の特徴は、（イ）ＬＳＩチップと、（ロ）このＬＳＩチップを搭載し且つ実装ボードへの実装ボード接続用電気接点を有するインターポーザ基板と、（ハ）このインターポーザ基板上に設けられ且つ放熱接点とＬＳＩチップに電気接続された電気接点を有するレセプタクルと、（ニ）インターフェイスＩＣチップと伝送線路を備え且つレセプタクルへの挿入により電気接点を介しインターフェイスＩＣチップをＬＳＩチップに電気接続するとともに、放熱接点を介してインターフェイスＩＣチップからレセプタクル上に設けられたヒートシンク又はインターポーザ基板への放熱経路を確保する伝送線路ヘッダーとを備えてなるインターフェイスモジュール付ＬＳＩパッケージであることを要旨とする。

本発明の第２の特徴は、第１の特徴で規定したインターフェイスモジュール付ＬＳＩパッケージの部分をなすＬＳＩパッケージに関する。即ち、本発明の第２の特徴に係るＬＳＩパッケージは、（イ）第一の主面に設けられたＬＳＩチップ搭載部とこの第一の主面と対向する第二の主面に設けられた実装ボード接続用電気接点を有するインターポーザ基板と、（ロ）ＬＳＩチップ搭載部に搭載されたＬＳＩチップと、（ハ）放熱接点と第一の主面に設けられ且つＬＳＩチップと電気接続された電気接点を有するレセプタクルとを備えてなり、レセプタクルに伝送線路ヘッダーが挿入された際、レセプタクルの電気接点を介し伝送線路ヘッダーに搭載されたインターフェイスＩＣチップがＬＳＩチップに電気接続されるとともに、放熱接点を介してインターフェイスＩＣチップからレセプタクル上に設けられたヒートシンク又はインターポーザ基板への放熱経路が確保されることを要旨とする。

本発明によれば、構造が簡単で、既存の生産ラインによる生産が可能で、且つ高周波特性の良好なインターフェイスモジュール付ＬＳＩパッケージ、及びこのインターフェイスモジュール付ＬＳＩパッケージの部分をなすＬＳＩパッケージを提供することができる。

本発明の実施の形態を説明する前に、本発明者らが先に提案したインターフェイスモジュール付ＬＳＩパッケージ（特願２００３−３９８２８号）について、図２３を参照して説明する。このインターフェイスモジュール付ＬＳＩパッケージは、インターポーザ基板１と、このインターポーザ基板１の表面に搭載されたＬＳＩチップ５と、インターポーザ基板１と電気的に接続される電気接続端子３ａ，３ｂとを備える。インターポーザ基板１の裏面は、図示を省略した実装ボードに実装ボード接続用電気端子（半田ボール）９ａ，９ｂ，９ｃ，・・・・・，９ｒにより接続される。ＬＳＩチップ５の上部には、放熱器（ヒートシンク）３の裏面が接着されている。放熱器３の裏面のＬＳＩチップ５を囲む位置には、配線基板１８ａ，１８ｂが配置されている。配線基板１８ａ，１８ｂは、図２３では別体のように示されているが、額縁状の形状に、ＬＳＩチップ５を囲む一体の部材として存在しうる。更に、放熱器３の裏面において、配線基板１８ａには、光素子駆動ＩＣ６１ａが搭載され、この光素子駆動ＩＣ６１ａには、この光素子駆動ＩＣ６１ａにより駆動される光電変換部６２ａが接続されている。同様に、放熱器３の裏面において、配線基板１８ｂには、光素子駆動ＩＣ６１ｂが搭載され、この光素子駆動ＩＣ６１ｂには、この光素子駆動ＩＣ６１ｂにより駆動される光電変換部６２ｂが接続されている。

光電変換部６２ａ，６２ｂは、半導体レーザや受光素子等を活性領域として半導体チップに集積化した構造である。詳細な表面配線等の図示は省略しているが、光電変換部６２ａ，６２ｂは、光素子駆動ＩＣ６１ａ，６１ｂとの電気接続が可能なように電極が引出されている。光素子駆動ＩＣ６１ａ，６１ｂは、光電変換部６２ａ，６２ｂに内蔵若しくは、モノリシックに集積化されていても構わない。そして、光電変換部６２ａ，６２ｂには、対応する光ファイバ６４ａ，６４ｂが、その端面を光電変換部６２ａ，６２ｂの活性領域と精密に位置合せされるように、それぞれ対向させて配置されている。光ファイバ６４ａ，６４ｂは、配線基板１８ａ，１８ｂ、光素子駆動ＩＣ６１ａ，６１ｂ、光電変換部６２ａ，６２ｂからなる高速インターフェイスモジュールの外部配線として用いられている。

ＬＳＩチップ５からの高速信号は、半田ボール９ａ，９ｂ，９ｃ，・・・・・，９ｒを通じて、インターポーザ基板１の裏面の実装ボード側に供給されるのではなく、インターポーザ基板１の上方に配置された電気接続端子３ａ，３ｂ及び配線基板１８ａ，１８ｂを通じて光素子駆動ＩＣ６１ａ，６１ｂに供給される。そして、光電変換部６２ａ，６２ｂにより光信号となり、光ファイバ６４ａ，６４ｂに与えられる。

なお、「パッケージ基板」とは、ＩＣパッケージ実装体の中で半導体チップをマザーボード等につなぐ役目をするものであり、リードフレーム，ＴＡＢテープ，樹脂基板等がある。ＬＳＩチップ５の上部に放熱器３及び冷却ファン４が搭載されているので、ＬＳＩチップ５の放熱も可能であることが理解できる。

図２３に示すように構成されたインターフェイスモジュール付ＬＳＩパッケージは、既存の生産ラインで作製された実装ボードに、既存の実装装置（リフロー装置など）を用いてＬＳＩ実装を行うのと全く同様の手順及び条件によって実装することができ、その後に、配線基板１８ａ，１８ｂ、光素子駆動ＩＣ６１ａ，６１ｂ、光電変換部６２ａ，６２ｂからなるインターフェイスモジュールを上から被せて固定（例えばネジ止めや接着剤固定）する工程だけが特有の作業となる。インターフェイスモジュールを上から被せて固定する工程は高精度な位置合せ（例えば±１０μｍ）を必要とせず、一般的電気コネクタ程度の精度があれば十分であるため、それほど実装工程のコストを増加させるものではない。即ち、既存の安価な実装ボード（例えばガラスエポキシ基板など）と既存の実装方法を用い、一般にボード電気配線で実現困難な高速配線（例えば２０Ｇｂｐｓ）を有する高速ボードが実現可能となる。

図２３に示すようなインターフェイスモジュール付ＬＳＩパッケージでは、信号処理ＬＳＩチップ５、光素子駆動ＩＣ６１ａ，６１ｂが平面展開的な配置であるため各チップの放熱が行い易いという利点があるが、光電変換部６２ａ，６２ｂの光半導体素子（図示せず）から光素子駆動ＩＣ６１ａ，６１ｂへの配線（アナログ電気配線）が長くなり易いという問題があり、高速化には不利な場合もある。又、インターフェイスモジュールの支持体となる配線基板１８ａ，１８ｂなどが必要であり、そのサブアセンブリに要するコストも可能であれば省きたい。

そこで本発明は、インターフェイスモジュール付ＬＳＩパッケージを構成しているインターフェイスＩＣと光半導体素子、又はインターフェイスＩＣと伝送線路を短距離接続できるように、又、インターフェイスモジュールのサブ基板やサブアセンブリ工程を省略できるよう、インターフェイスＩＣと伝送線路を一体化する構成としたインターフェイスモジュール付ＬＳＩパッケージ、このインターフェイスモジュール付ＬＳＩパッケージの部分をなすＬＳＩパッケージ、及びインターフェイスモジュール付ＬＳＩパッケージの部分をなす伝送線路ヘッダーを提案するものである。

次に、図面を参照して、本発明の第１〜第４の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

又、以下に示す第１〜第４の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。例えば、以下の第１〜第４の実施の形態の説明では、高速インターフェイスモジュールの伝送線路として光ファイバを用いる例を示すが、伝送線路は小型同軸ケーブルアレイなどの電気配線であっても構わないものである。伝送線路が小型同軸ケーブルアレイなどの電気配線の場合、光素子駆動ＩＣや光素子の代わりに、ラインドライバ及びラインレシーバなどの高速配線インターフェイスＩＣを搭載し、必要に応じてプリエンファシス回路、イコライザ回路などを含むようにすればよい。

（第１の実施の形態）
本発明の第１の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージは、図１に示すように、信号処理ＬＳＩ（ＬＳＩチップ）５と、このＬＳＩチップ５を搭載し、実装ボードへ電気的に接続可能なインターポーザ基板１と、このインターポーザ基板１上に設けられ、ＬＳＩチップ５の信号と外部の伝送線路の信号とのインターフェイスをなす機構の一部をなすレセプタクル２１，２２，２３，２４と、インターフェイスの一部をなすインターフェイスＩＣチップ８３を備え、レセプタクル２１，２２，２３，２４の内部に挿入され、インターフェイスＩＣチップ８３からの放熱をレセプタクル２１，２２，２３，２４を介して行う複数の伝送線路ヘッダー３１，３２，・・・・・とを備える。ＬＳＩチップ５は、インターポーザ基板１の表面（第一の主面）に設けられたＬＳＩチップ搭載部に搭載されている。インターポーザ基板１の第一の主面（表面）と対向する第二の主面（裏面）には、実装ボード接続用電気接点（図示省略）が設けられている。複数の伝送線路ヘッダー３１，３２，・・・・・は、それぞれ、着脱可能にレセプタクル２１，２２，２３，２４の内部に挿入され、レセプタクル２１，２２，２３，２４を介してＬＳＩチップ５と電気的に接続される。複数の伝送線路ヘッダー３１，３２，・・・・・と、これらの伝送線路ヘッダー３１，３２，・・・・・にそれぞれ対応するレセプタクル２１，２２，２３，２４との各ペアを、それぞれ「インターフェイスモジュール」と呼ぶ。

図１の図示の都合上、２個の伝送線路ヘッダー３１，３２のみが示されているが、図１に示す構造は４個の伝送線路ヘッダー３１，３２，３３，３４が対応する４個のレセプタクル２１，２２，２３，２４にそれぞれ挿入される。複数の伝送線路ヘッダー３１，３２，・・・・・は、図２３に示したインターフェイスモジュールに対応し、図示を省略した光半導体素子（後述）やインターフェイスＩＣ（後述）が備えられ、それぞれ光電気（電気光）変換素子、光素子駆動ＩＣとして動作可能になっている。４個伝送線路ヘッダー３１，３２，・・・・・には、対応する４系統の伝送線路４１，４２，４３，４４の末端が、それぞれ接続されている。図１では、伝送線路４１，４２，４３，４４として、１２芯リボンファイバ（テープ状光ファイバアレイ）を例示している。具体的には、伝送線路４１，４２，４３，４４として、それぞれ、例えばコア径５０μｍΦのマルチモードファイバ（ＭＭＦ）とし、クラッド外径１２５μｍΦ、芯線アレイピッチ２５０μｍの一般的な石英系光ファイバが使用可能である。これは勿論、コア径９８０μｍΦ、クラッド外径１０００μｍΦのプラスチックファイバ（ＰＯＦ）などを用いても構わない。図示を省略しているが、伝送線路４１，４２，４３，４４のそれぞれには、外部伝送線路と接続するための光コネクタが接続可能である。伝送線路４１，４２，４３，４４は、テープ状光ファイバアレイに限られず、例えばＵＶ硬化型エポキシ樹脂やポリイミド樹脂、フッ素化ポリイミド樹脂等により構成した光導波路フィルムでもよい。多モード光導波路フィルムであれば、５０μｍ□程度、単一モード光導波路フィルムであれば、９μｍ□程度の複数のリッジ構造のコアを光導波路フィルムの内部に配列しておけばよい。

本発明の第１の実施の形態においては、図１に示す状態から、伝送線路ヘッダー３１，３２，３３，３４を取り除いた状態を「ＬＳＩパッケージ」と定義している。そして、このＬＳＩパッケージに伝送線路ヘッダー３１，３２，３３，３４が搭載された状態を「インターフェイスモジュール付ＬＳＩパッケージ」と定義している。この定義は、以下の第２〜第４の実施の形態においても同様である。

図１に示す第１の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージでは、伝送線路４１，４２，４３，４４が、４個の伝送線路ヘッダー３１，３２，・・・・・の４方向に取り出されている構造を開示しているが、３方向以下の方向に取り出す構造でもよく、４個の伝送線路ヘッダー３１，３２，・・・・・を５角形以上の多角形の形状とすれば、５方向以上の方向に取り出す構造も可能である。なお、４個の伝送線路ヘッダー３１，３２，・・・・・の材料としても、インターポーザと同様な、有機系の種々な合成樹脂、セラミック、ガラス等の無機系の材料が使用可能である。

インターポーザ基板１の実装ボードへの装着（半田リフローなど）が終了した後、４個の伝送線路ヘッダー３１，３２，・・・・・を、対応するレセプタクル２１，２２，２３，２４にそれぞれ挿入することで図２３のような配置構成となる。インターポーザ基板１は、ＬＳＩチップ５と実装ボードとを接続するための構造体（インターポーザ）であり、図２３と同様に、実装ボードに実装ボード接続用電気端子により接続可能である。即ち、インターポーザ基板１の第二の主面（裏面）に設けられた実装ボード接続用電気接点（図示省略）に、図２３と同様に、実装ボード接続用電気端子が接続される。

実装ボード接続用電気端子は図示していないが、例えば、図２３に示すような半田ボール１０ａ，１０ｂ，・・・・・，１０ｒが使用可能である。具体的には、インターポーザ基板１は、ボール・グリッド・アレイ（ＢＧＡ）、ピン・グリッド・アレイ（ＰＧＡ）やランド・グリッド・アレイ（ＬＧＡ）等、種々の形態が採用可能である。更に、インターポーザ基板１は、ＩＣインターフェイスモジュール付ＬＳＩパッケージの中でＬＳＩチップ（信号処理ＬＳＩ）５をマザーボード（実装ボード）等につなぐ役目をするものであるので、リードフレーム，ＴＡＢテープ，樹脂基板等でもよい。このため、インターポーザ基板１の材料としては、有機系の種々な合成樹脂、セラミック、ガラス等の無機系の材料が使用可能である。有機系の樹脂材料としては、フェノール樹脂、ポリエステル樹脂、エポキシ樹脂、ポリイミド樹脂、フッ素樹脂等が、使用可能で、又板状にする際の芯となる基材は、紙、ガラス布、ガラス基材などが使用される。無機系の基板材料として一般的なものはセラミックである。又、放熱特性を高めるものとして金属基板、透明な基板が必要な場合には、ガラスが用いられる。セラミック基板の素材としてはアルミナ（Ａｌ₂Ｏ₃）、ムライト（３Ａｌ₂Ｏ₃・２ＳｉＯ₂）、ベリリア（ＢｅＯ）、窒化アルミニウム（ＡｌＮ）、窒化珪素（ＳｉＣ）等が使用可能である。更に、鉄、銅などの金属上に耐熱性の高いポリイミド系の樹脂板を積層して多層化した金属ベースの基板（金属絶縁基板）でも構わない。

第１の実施の形態に係る伝送線路ヘッダー３３は、図２及び図３に示すように、直方体の右上部分において、インターフェイスＩＣチップ８３を搭載するインターフェイスＩＣチップ搭載面の部分を切り欠いた凹７面体（Ｌ型ブロック）を基礎とした絶縁性の基体である。図２は、インターフェイスＩＣとなるインターフェイスＩＣチップ８３を搭載した状態を、図３は、インターフェイスＩＣチップ８３を搭載する前の伝送線路ヘッダー３３を示す。図３から明らかなように、インターフェイスＩＣチップ搭載面は、垂直な段差面（法面）を介して最上段のレセプタクル接続面に接続されている。このインターフェイスＩＣチップ搭載面から段差面（法面）を経由してレセプタクル接続面に至るように電気端子６３が配線されている。電気端子６３は、伝送線路ヘッダー３３をレセプタクル２３に挿入した際、レセプタクル２３の電気端子との接触で電気接続を行うための引出電極となる。図２に示すように、伝送線路ヘッダー３３のインターフェイスＩＣチップ搭載面に直交する端面には、更に光半導体チップ９３が実装される。図３に示すように、光半導体チップ９３実装用の接続端面からインターフェイスＩＣチップ搭載面に至る経路で中間配線７３が配線されている。以下の説明で理解できるように、第１の実施の形態に係る伝送線路ヘッダー３３は、１μｍ以下の非常に高い精度を持ちながら、非常に低コストで量産することが可能である。伝送線路ヘッダー３３のサイズは、光ファイバ（伝送線路）４３の保持長、インターフェイスＩＣとなるインターフェイスＩＣチップ８３の大きさなどによって決定すればよいが、図３に示すレセプタクル接続面とインターフェイスＩＣチップ搭載面との段差は、インターフェイスＩＣチップ８３の厚さより大きくしておくことが望ましい。

図２及び図３は、図１に示した４系統の伝送線路４１，４２，４３，４４の内、伝送線路４３の末端部を示す斜視図であり、伝送線路４３の末端部に伝送線路ヘッダー３３が取り付けられた状態を示している。図示を省略しているが、残余の伝送線路４１，４２，４４の末端部にも、対応して、同様な伝送線路ヘッダー３１，３２，３４が取り付けられるのは勿論であるが、重複した説明を省略する。

図３に示す第１の実施の形態に係る伝送線路ヘッダー３３のインターフェイスＩＣチップ搭載面、段差面、レセプタクル接続面はいずれも長方形である。インターフェイスＩＣチップ搭載面、及びレセプタクル接続面は、それぞれ、インターフェイスＩＣチップ搭載面とレセプタクル接続面との合計面積と等しい底面と互いに平行になるように対向している。即ち、インターフェイスＩＣチップ搭載面と底面とで薄い平行平板構造を実現し、レセプタクル接続面と底面とで厚い平行平板を実現している。インターフェイスＩＣチップ搭載面、段差面、レセプタクル接続面は、これらに直交する２つのＬ型多角形により、底面と接続されている。薄い平行平板構造の端面、即ち、インターフェイスＩＣチップ搭載面、底面及び２つのＬ型多角形の側面で４辺を定義される長方形の面が、光半導体チップ９３実装用の接続端面として機能している。一方、厚い平行平板構造の端面、即ち、レセプタクル接続面、底面及び２つのＬ型多角形の側面で４辺を定義される長方形の面が、接続端面に平行に対峙する対向端面として機能している。

図４は、図３に示す電気端子６３及び中間配線７３をより詳細に示す図である。図４に示すように第１の実施の形態に係る伝送線路ヘッダー３３には、光半導体チップ９３を実装する接続端面と対向端面間を貫通し、光伝送路（光ファイバ）１０ａ，１０ｂ，１０ｃ，・・・・・を機械的に保持する複数の円柱形状の保持穴が設けられている。この複数の保持穴の接続端面における開口部の近傍から、インターフェイスＩＣチップ搭載面まで互いに平行に、複数の中間配線７３ａ，７３ｂ，７３ｃ，７３ｄ，・・・・・が延長形成されている。中間配線７３ａ，７３ｂ，７３ｃ，７３ｄはアナログのシングルエンド配線（２極配線）であり、接地配線（ＧＮＤ）７３ａ，７３ｃ，７３ｅ，７３ｇ，・・・・・の間に、互いに極信号配線７３ｂ，７３ｄ，７３ｆ，・・・・・が挟まれている。この場合、中間配線７３ａ，７３ｂ，７３ｃ，７３ｄ，・・・・・を、ライン幅５０μｍ、スペース幅７５μｍとすれば、光ファイバ１０ａ，１０ｂ，１０ｃ，・・・・・の配列のピッチ２５０μｍに対応させることが可能である。

一方、インターフェイスＩＣチップ搭載面から段差面（法面）を経由してレセプタクル接続面に至る経路で、差動デジタル配線（３極配線：信号、反転信号、接地）をなす電気端子６３ａ，６３ｂ，６３ｃ，６３ｄ，・・・・・が配線されているが、図５はこれらの電気端子６３ａ，６３ｂ，６３ｃ，６３ｄ，・・・・・の詳細を示す。

図５では、電気端子６３ａ，６３ｂ，６３ｃ，６３ｄが差動デジタル配線として設けられ、接地配線（ＧＮＤ）６３ａ，６３ｄの間に、互いに極性の反転した信号Ｓバー及びＳが、それぞれの流れる信号配線６３ｂ，６３ｃが挟まれ、接地配線６３ｄに隣接して、互いに極性の反転した信号配線６３ｅ，６３ｆが設けられている。差動デジタル配線での場合、電気端子６３ａ，６３ｂ，６３ｃ，６３ｄ，・・・・・のそれぞれの線幅（ライン幅）を４０μｍ、互いに極性の反転した信号配線６３ｂと信号配線６３ｃとのスペース幅を５０μｍ、接地配線６３ａと信号配線６３ｂとの間、及び接地配線６３ｄと信号配線６３ｃとの間とのスペース幅を共に４０μｍとした周期的な配列で、光ファイバ１０ａ，１０ｂ，１０ｃ，・・・・・の配列のピッチ２５０μｍに対応させることが可能である。差動デジタル配線ではなく、２極配線で接地配線と信号配線が交互に繰り返す配列であれば、電気端子６３ａ，６３ｂ，６３ｃ，６３ｄ，・・・・・を、ライン幅５０μｍ、スペース幅７５μｍとすれば、光ファイバ１０ａ，１０ｂ，１０ｃ，・・・・・の配列のピッチ２５０μｍに対応させることが可能である。

図５に示す第１の実施の形態に係る伝送線路ヘッダー３３では、電気端子６３ａ，６３ｂ，６３ｃ，６３ｄ，・・・・・とレセプタクル２３との電気接続部での電気端子６３ａ，６３ｂ，６３ｃ，６３ｄ，・・・・・のそれぞれの線幅（ライン幅）を６０μｍと広げ、逆に、信号配線６３ｂと信号配線６３ｃとのスペース幅を３０μｍ、接地配線６３ａと信号配線６３ｂとの間、及び接地配線６３ｄと信号配線６３ｃとの間とのスペース幅を共に２０μｍに狭めて、レセプタクル２３との電気接続を容易にしている。差動デジタル配線ではなく、２極配線であれば、レセプタクル２３との電気接続部での電気端子６３ａ，６３ｂ，６３ｃ，６３ｄ，・・・・・を、ライン幅１００μｍ、スペース幅２５μｍとすれば、レセプタクル２３との電気接続が容易になる。

第１の実施の形態に係る伝送線路ヘッダー３３には、図２に示すように、光半導体チップ９３とインターフェイスＩＣチップ８３をスタッドバンプなどを用いてフリップチップボンディングして装着されている。この場合、図３及び図４に示すように、光ファイバ１０ａ，１０ｂ，１０ｃ，・・・・・が保持穴に挿入され、光半導体チップ９３に十分近接、或いは表面接触するまで光ファイバ１０ａ，１０ｂ，１０ｃ，・・・・・を押し込まれた構成である。この組み立て工程時、伝送線路ヘッダー３３を固定して光ファイバ１０ａ，１０ｂ，１０ｃ，・・・・・の挿入を行うと、光半導体チップ９３が押されて、電極配線（図６参照）２６ａ，２６ｂ，２６ｃ，２６ｄ，・・・・・部分から剥れることがある。これを防止するため、伝送線路ヘッダー３３を先に保持固定するのではなく、光半導体チップ９３の後ろに「当て板」を設けて光ファイバ１０ａ，１０ｂ，１０ｃ，・・・・・と当て板とで光半導体チップ９３を挟むようにするとよい。

但し、光半導体チップ９３は一般に脆弱であるため、大きな押し圧がかからないよう、光ファイバ１０ａ，１０ｂ，１０ｃ，・・・・・の反跳圧力を監視し、反跳圧力が僅かに増える位置で光ファイバ１０ａ，１０ｂ，１０ｃ，・・・・・の押し込みを止めるようにする。光ファイバ１０ａ，１０ｂ，１０ｃ，・・・・・芯線端面は、一般的な光ファイバをカッターにより切断するだけで、比較的高い面精度の光学端面を得ることができる。これは、光ファイバ１０ａ，１０ｂ，１０ｃ，・・・・・を破断切断や切削により切断するのではなく、ダイヤモンドによる僅かな傷入れを行って側面押し出しによる応力へき開を用いていることによる。本発明の伝送線路ヘッダー３３においては、このような光ファイバ１０ａ，１０ｂ，１０ｃ，・・・・・の切断面をそのまま用いることで研磨などの高コスト工程を排除している。

第１の実施の形態に係る伝送線路ヘッダー３３の材料としては、有機系の種々な合成樹脂、セラミック、ガラス等の無機系の材料が使用可能である。有機系の樹脂材料としては、エポキシ樹脂、ポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリブチレンテレフタレート（ＰＢＴ）樹脂、フェノール樹脂、ポリエステル樹脂、ポリイミド樹脂、フッ素樹脂等が、使用可能である。又、透明な基体が必要な場合には、ガラスや石英が用いられる。セラミックとしてはアルミナ（Ａｌ₂Ｏ₃）、ムライト（３Ａｌ₂Ｏ₃・２ＳｉＯ₂）、ジルコニア（ＺｒＯ_２）、ベリリア（ＢｅＯ）、窒化アルミニウム（ＡｌＮ）、窒化珪素（ＳｉＣ）等が使用可能である。特に、伝送線路ヘッダー３３を、３０μｍ程度のガラスフィラーを８０％程度混入したエポキシ樹脂により構成すれば、金型による樹脂成型で保持穴が簡単に高精度に形成できるので好適である。

保持穴は、インターフェイスＩＣチップ搭載面、底面及び２つのＬ型多角形の側面のそれぞれに平行となる方向に伸延し、且つ、接続端面及び対向端面に直交するように設けられている。一般に光ファイバ１０ａ，１０ｂ，１０ｃ，・・・・・のクラッド層の外径は１２５μｍであるので、１２５μｍの外径に対しては、保持穴の内径は１２５．５〜１２８μｍ程度に設定すればよい。光ファイバ１０ａ，１０ｂ，１０ｃ，・・・・・の被覆膜（図８参照）３８ｂの外径を考慮すれば、保持穴の配列のピッチは、クラッド層の外径の２倍程度に選定すればよい。

図６は、第１の実施の形態に係る伝送線路ヘッダー３３に搭載される光半導体チップ９３の概略を説明する模式的鳥瞰図であり、図７は、既に図３及び図４を用いて説明した伝送線路ヘッダー３３に、光半導体チップ９３を実装した状態を説明する模式的な上面図である。図６に示すように、光半導体チップ９３の表面には、活性領域２５ａ，２５ｂ，２５ｃ，２５ｄ，・・・・・が集積化されている。更に、信号入出力用の電極配線２６ａ，２６ｂ，２６ｃ，２６ｄ，・・・・・及び接地配線２７ａ，２７ｂ，２７ｃ，２７ｄ，２７ｅ，・・・・・が、光半導体チップ９３の表面に形成されている。

光半導体チップ９３が受光素子アレイであれば、１２芯リボンファイバを用いる場合には、光半導体チップ９３の素子形成面に、受光素子が１２個集積化される。例えば、ガリウム砒素（ＧａＡｓ）等の化合物半導体等を基板としたＧａＡｓ系ｐｉｎフォトダイオードを１２個集積化して、活性領域２５ａ，２５ｂ，２５ｃ，２５ｄ，・・・・・とすることが可能である。活性領域２５ａ，２５ｂ，２５ｃ，２５ｄ，・・・・・の最表面層、即ちコンタクト層は、１×１０^１８ｃｍ^−３〜１×１０^２ｍ^−３程度のドナー若しくはアクセプタがドープされた複数の高不純物密度領域であり、ｐｉｎフォトダイオードのアノード領域若しくはカソード領域である。そして、この複数の活性領域２５ａ，２５ｂ，２５ｃ，２５ｄ，・・・・・のコンタクト層表面にコアの外径より大きめの入射窓を囲む半額縁状に金属電極（オーミック電極）が設けられ、更に、これらの金属電極（オーミック電極）のそれぞれに対応する電極配線２６ａ，２６ｂ，２６ｃ，２６ｄ，・・・・・が接続されている。一般に多モード光ファイバ１０ａ，１０ｂ，１０ｃ，・・・・・のコアの外径は５０μｍ、単一モード光ファイバ１０ａ，１０ｂ，１０ｃ，・・・・・のコアの外径は９μｍであるので、活性領域２５ａ，２５ｂ，２５ｃ，２５ｄ，・・・・・・の外径は、光の利用効率の観点からは、光ファイバ１０ａ，１０ｂ，１０ｃ，・・・・・のコアから出射される光ビームをすべて受光できることが望ましいため、これらのコアの外径より大きめの値に設定すればよいが、使用される光信号の帯域によっては素子のＣＲ時定数により活性領域の面積が制限される。例えば、１０Ｇｂｐｓの光信号を受講するためにはＧａＡｓ系の受光素子で直径約６０μｍの円形が限界となるため、ビーム広がりを考慮するとファイバと非常に近接しておかれる必要がある。金属電極の代わりに、錫（Ｓｎ）をドープした酸化インジウム（Ｉｎ₂Ｏ₃）膜（ＩＴＯ）、インジウム（Ｉｎ）をドープした酸化亜鉛（ＺｎＯ）膜（ＩＺＯ）、ガリウム（Ｇａ）をドープした酸化亜鉛膜（ＧＺＯ）、酸化錫（ＳｎＯ₂）等の透明電極とし、この透明電極にオーミック接触するように、Ａｌ、若しくはアルミニウム合金（Ａｌ−Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ）等の金属から電極配線２６ａ，２６ｂ，２６ｃ，２６ｄ，・・・・・とを、接続する構造でも構わない。

光半導体チップ９３が発光素子アレイであれば、活性領域２５ａ，２５ｂ，２５ｃ，２５ｄ，・・・・・は、２５０μｍピッチで配列された面発光レーザ（ＶＣＳＥＬ）の発光面に相当する。面発光レーザは、化合物半導体等を基板とした、例えば、発振波長８５０ｎｍのＧａＡｌＡｓ／ＧａＡｓ系面発光レーザが採用可能である。即ち、１２芯リボンファイバを用いる場合であれば、光半導体チップ９３の素子形成面に、面発光レーザが、１２個集積化される。複数個集積化された面発光レーザの発光面は、コアの外径より小さい発光面として形成される。複数個集積化された面発光レーザのそれぞれの発光面を囲んで、半額縁状にアノード領域若しくはカソード領域となる電極領域にオーミック接触する金属電極がパターニングされている。或いは、この金属電極と図６に示した電極配線２６ａ，２６ｂ，２６ｃ，２６ｄ，・・・・・とを、一体で構成してもよい。面発光レーザの発光面の大きさは、例えばＧａＡｓ系の波長８５０ｎｍ程度の素子で、１０Ｇｂｐｓで動作する素子であれば約１０μｍ程度の大きさであるため、マルチモードファイバ（ＭＭＦ）を用いた場合は、十分コア径より小さくでき、光の利用効率を高くすることができる。シングルモードファイバ（ＳＭＦ）の場合は、モード半径よりも小さくすると、動作による温度上昇により高速動作ができなくなるなどの問題が生じるため、必ずしもコア径より小さくすることはできない。このためため、シングルモードファイバ（ＳＭＦ）の場合は、利用効率が低下することに注意が必要となるが、いずれにしても活性領域２５ａ，２５ｂ，２５ｃ，２５ｄ，・・・・・・のそれぞれ大きさは数十μｍ程度である。

図６に示す第１の実施の形態に係る伝送線路ヘッダー３３の光半導体チップ９３では、電極配線２６ａ，２６ｂ，２６ｃ，２６ｄ，・・・・・は、活性領域２５ａ，２５ｂ，２５ｃ，２５ｄ，・・・・・・の外径サイズより徐々に広くなるテーパ部を経て、一定線幅のストリップパターンに接続されるトポロジーであるが、電極配線２６ａ，２６ｂ，２６ｃ，２６ｄ，・・・・・の形状やトポロジーは、図６に示されるものに限定されるものではない。

なお、この複数の電極配線２６ａ，２６ｂ，２６ｃ，２６ｄ，・・・・・の上部に、酸化膜（ＳｉＯ_２)、ＰＳＧ膜、ＢＰＳＧ膜、窒化膜（Ｓｉ_３Ｎ_４)、或いはポリイミド膜等からなるパッシベーション膜を堆積し、パッシベーション膜の一部に開口部を設け、複数の電極配線２６ａ，２６ｂ，２６ｃ，２６ｄ，・・・・・を露出するように構成してもよい。電極配線２６ａ，２６ｂ，２６ｃ，２６ｄ，・・・・・は、ポリシリコンやタングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の高融点金属等から構成しても構わないが、接続信頼性の点からは、これらの導電薄膜の最上層にＡｕの薄膜等を設けて、電極配線２６ａ，２６ｂ，２６ｃ，２６ｄ，・・・・・とするのが好ましい。

又、電極配線２６ａ，２６ｂ，２６ｃ，２６ｄ，・・・・・に接続されない側の電極、即ち、光半導体チップ９３のアノード電極又はカソード電極のもう一方は、接地配線２７ａ，２７ｂ，２７ｃ，２７ｄ，２７ｅ，・・・・・に接続されている。

接地配線２７ａ，２７ｂ，２７ｃ，２７ｄ，２７ｅ，・・・・・及び電極配線２６ａ，２６ｂ，２６ｃ，２６ｄ，・・・・・は、同時にメタルマスクとスパッタリング法等によりＣｕ、Ａｌ等の金属薄膜で形成することが可能である。

図７は、光半導体チップ９３を、活性領域２５ａ，２５ｂ，２５ｃ，２５ｄ，・・・・・が配設された表面部を下側に向けたフェイスダウン（フリップチップ）方式で伝送線路ヘッダー３３の接続端面の表面上に実装した状態を示す。フェイスダウン（フリップチップ）方式のマウントの結果、光半導体チップ９３の電極配線２６ａ，２６ｂ，・・・・・は、伝送線路ヘッダー３３の中間配線７３ｂ，７３ｄ，・・・・・に、それぞれ電気的接続部材（電気伝導バンプ）２８ｂ，２８ｄ，・・・・・で電気的に接続される。又、光半導体チップ９３の接地配線２７ａ，２７ｂ，２７ｃ，・・・・・のそれぞれは、伝送線路ヘッダー３３の中間配線７３ａ，７３ｃ，７３ｅ，・・・・・に、それぞれ電気的接続部材（電気伝導バンプ）２８ａ，２８ｄ，２８ｇ，・・・・・で電気的に接続される。電気的接続部材（電気伝導バンプ）２８ａ，２８ｂ，２８ｃ，２８ｄ，・・・・・としては、半田ボール、金（Ａｕ）バンプ、銀（Ａｇ）バンプ、銅（Ｃｕ）バンプ、ニッケル／金（Ｎｉ−Ａｕ）バンプ、或いはニッケル／金／インジウム（Ｎｉ−Ａｕ−Ｉｎ）バンプ等が使用可能である。半田ボールとしては、直径１０μｍ乃至２５μｍ、高さ５μｍ乃至２０μｍの錫（Ｓｎ）：鉛（Ｐｂ）＝６：４の共晶半田等が使用可能である。或いは、Ｓｎ：Ｐｂ＝５：９５の半田やＳｎ：Ａｕ＝２：８の共晶半田でもよい。この結果、接続端面上に搭載された光半導体チップ９３の入出力電気信号は、インターフェイスＩＣチップ搭載面にまで延長形成された中間配線７３ｂ，７３ｄ，・・・・により、インターフェイスＩＣチップ搭載面において、外部に引出すことができる。

図７においては、光半導体チップ９３が装着された側面から透明樹脂（液体）を注入してアンダーフィル２９としている。透明アンダーフィル２９の注入は、光ファイバ１０ａ，１０ｂ，１０ｃ，・・・・・の保持穴後部から行うことも可能である。透明アンダーフィル２９としては、アクリルやシリコーン、エポキシ等の透明樹脂を用いればよく、加熱又は紫外線照射で硬化するタイプを用いるのが効率的に作業できる。

図８は、図３及び図４の光ファイバ１０ａ，１０ｂ，１０ｃ，・・・・・１０ａを切る面に沿った第１の実施の形態に係る伝送線路ヘッダー３３の断面構造を示す。図８の断面図に示すように、接続端面からインターフェイスＩＣチップ搭載面に跨るように、中間配線７３ｂが伝送線路ヘッダー３３の表面に延長形成され、インターフェイスＩＣチップ搭載面から段差面（法面）を経由してレセプタクル接続面に至る経路で、電気端子６３ｂが配線されている。一方、中間配線７３ａ，７３ｂ，７３ｃ，７３ｄ，・・・・・が、接続端面からインターフェイスＩＣチップ搭載面に跨って形成され、光伝送路（光ファイバ）１０ａ，１０ｂ，１０ｃ，１０ｄ，・・・・・の軸方向とインターフェイスＩＣチップ搭載面における中間配線７３ａ，７３ｂ，７３ｃ，７３ｄ，・・・・・との平行性が保たれている。これにより、光伝送路の軸方向と実装面方向を直角とすることが可能であるため、モジュール全体として薄型化の可能な構造である。電気端子６３ａ，６３ｂ，６３ｃ，６３ｄ，・・・・・及び中間配線７３ａ，７３ｂ，７３ｃ，７３ｄ，・・・・・は、銅（Ｃｕ）やアルミニウム（Ａｌ）等の金属薄膜のパターンであり、メタルマスクとスパッタリング法やメッキ法等によるパターンメタライズで、容易に形成できる。或いは、Ｃｕ−Ｆｅ，Ｃｕ−Ｃｒ，Ｃｕ−Ｎｉ−Ｓｉ，Ｃｕ−Ｓｎ等の銅合金、Ｎｉ−Ｆｅ、Ｆｅ−Ｎｉ−Ｃｏ等のニッケル・鉄合金、或いは銅とステンレスの複合材料等を用いることが可能である。更に、これらの金属にニッケル（Ｎｉ）メッキや金（Ａｕ）メッキ等を施した多層構造からなるものとしてもよく、その他下地金属としてチタン（Ｔｉ）や白金（Ｐｔ）等も利用可能である。

インターフェイスＩＣとなるインターフェイスＩＣチップ８３の表面には、図示を省略した複数の信号入出力端子（ボンディングパッド）が設けられている。そして、インターフェイスＩＣチップ８３の表面のボンディングパッドと中間配線７３ｂ及び電気端子６３ｂとは、それぞれバンプ３５ｂ及び３６ｂを介して互いに電気的に接続されている。図示を省略した他の電気端子６３ａ，６３ｃ，６３ｄ，・・・・・及び中間配線７３ａ，７３ｃ，７３ｄ，・・・・・も同様に、図示を省略した他のバンプを介してインターフェイスＩＣチップ８３の表面のボンディングパッドと電気的に接続されている。図８に示すように、インターフェイスＩＣチップ８３が装着された側面から樹脂（液体）を注入してアンダーフィル３７としているが、アンダーフィル３７は透明樹脂の必要はない。アンダーフィル３７として、レタン樹脂やエポキシ樹脂等の絶縁性樹脂の中に、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、或いはチタン・ニッケル合金（Ｔｉ−Ｎｉ）等の金属粉末を分散させた異方性導電材を用いることが可能である。

第１の実施の形態に係る伝送線路ヘッダー３３を受容するレセプタクル２３の概略構成を図９及び図１０の断面図に示す。図９及び図１０に示す断面がＬ字型のレセプタクル２３は、図１の外形から明らかなように、インターポーザ基板１と箱形構造をなしている。この箱形構造において、伝送線路ヘッダー３３の取り込み方向の面が解放されている。

図９は、第１の実施の形態に係るレセプタクル２３及び伝送線路ヘッダー３３の電気配線端子（信号配線）１１ａの長手の方向に沿った断面図である。電気配線端子１１ａは、図９においてＬ字型の断面として示されるレセプタクルの屋根及び裏壁部に埋め込まれ、更に、裏壁部を貫通して、インターポーザ基板１の肉厚の中央部付近まで、一方の先端が到達している。電気配線端子（信号配線）１１ａの他方の先端は、Ｌ字型の断面をなすレセプタクルの屋根の庇の部分から下方に突出し、突出部は弾性を有するＶフック形状をなしている。図９において、紙面の奥に放熱接点（熱コネクタ）１２ｂのＶフック形状の先端部が、レセプタクルの天井から下方に露出しているが分かる。又、図示されていないが、図９において、紙面の手前側には、放熱接点１２ａが位置している。

図１０は、第１の実施の形態に係るレセプタクル２３の電気配線端子１１ａの紙面の奥に位置する放熱接点１２ｂの長手の方向に沿った断面図である。放熱接点１２は、図１０のＬ字型の断面をなすレセプタクルの屋根の中央部に紙面に直交する方向に延伸する凸部の頂部に主要部が埋め込まれ、Ｖフック形状をなす先端部が、レセプタクルの天井から下方に露出している。図１０において、紙面の奥に電気配線端子１１ｂのＶフック形状の先端部が、レセプタクルの屋根の庇の部分から下方に露出しているが分かる。図１０において、更に紙面の奥には、放熱接点１２ｃが隠れて位置している。即ち、電気配線端子１１ａ，１１ｂ，・・・・・と放熱接点（１２ａ），１２ｂ，（１２ｃ），・・・・・は、図９及び図１０の紙面に垂直方向に交互に、周期的に配列されている。電気配線端子１１ａ，１１ｂ，・・・・・の配列は、電気端子６３ｂ，６３ｃ；６３ｅ，６３ｆ；・・・・・の位置に対応するように、ピッチが決められている。放熱接点（１２ａ），１２ｂ，（１２ｃ），・・・・・の紙面に垂直方向に沿った配列は、電気端子６３ａ，６３ｄ，６３ｇ・・・・・の配列の位置に対応している。

図９及び図１０に示した第１の実施の形態に係るレセプタクル２３の電気配線端子１１ａ，１１ｂ，・・・・・と放熱接点（１２ａ），１２ｂ，（１２ｃ），・・・・・は、それぞれ図２の伝送線路ヘッダー３３の電気端子６３及びインターフェイスＩＣチップ８３の裏面に、その高さ（水平レベル）が合うよう調整されており、図１１に示す嵌合状態でそれぞれが独立に接触、押圧するように構成される。

特に、図２の構成の場合、図９及び図１０に示したように電気配線端子１１ａ，１１ｂ，・・・・・は、放熱接点（１２ａ），１２ｂ，（１２ｃ），・・・・・より高い位置に接触点を設定しておくことが望ましい。これは伝送線路ヘッダー３３をレセプタクル２３に挿入する際、電気配線端子１１ａ，１１ｂ，・・・・・のそれぞれの接触点とインターフェイスＩＣチップ８３の裏面が接触、摺り合わされてインターフェイスＩＣチップ８３を破壊することを防止するためである。

なお、第１の実施の形態に係るレセプタクル２３及び伝送線路ヘッダー３３において、電気配線端子１１ａ，１１ｂ，・・・・・と放熱接点（１２ａ），１２ｂ，（１２ｃ），・・・・・とが、図９〜図１１の紙面に垂直方向に交互に、周期的に配列された構成とし、放熱接点（１２ａ），１２ｂ，（１２ｃ），・・・・を接地電位である電気端子６３ａ，６３ｄ，６３ｇ・・・・・に電気的に接続するようにしてもよい。このように、放熱接点（１２ａ），１２ｂ，（１２ｃ），・・・・を接地電位の電気端子６３ａ，６３ｄ，６３ｇ・・・・・に電気的に接続すれば、電気端子６３ｂ，６３ｃ；６３ｅ，６３ｆ；・・・・・１１間のクロストーク等を低減し易くなる。

第１の実施の形態に係るレセプタクル２３のＶフック形状の電気配線端子１１ａ，１１ｂ，・・・・・及び放熱接点（１２ａ），１２ｂ，（１２ｃ），・・・・・のそれぞれの先端部は、板幅３０μｍ〜５０μｍの板バネとして機能している。レセプタクル２３としては、例えば、ＰＰＳ（ポリフェニレンサルファイド）、ＬＣＰ（液晶ポリマー）、ポリアミド樹脂等にガラスフィラーを混合した樹脂を用い、電気配線端子１１ａ，１１ｂ，・・・・・と放熱接点（１２ａ），１２ｂ，（１２ｃ），・・・・・は、例えば、りん青銅等の弾性を有する導電体を、レセプタクル２３にインサートモールドし、露出部にはＮｉメッキやＡｕ／Ｎｉメッキを施せばよい。

次に、第１の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージの電気回路的な構成例を説明する。ここでは光出力インターフェイスを例に示すが、光入力インターフェイスや同軸伝送線路の入出力インターフェイス等も同様に構成することができる。図１２は電気回路構成の機能ブロック図であり、信号処理ＬＳＩチップ５の出力バッファー回路５０１、インターフェイスＩＣチップ８３の最も単純化された例としてのバッファーアンプ２０１、面発光レーザ２５ａ、Ｖｃｃは電源端子である。又、図１２の破線は、構成部品のブロック境界を表している。

まず、出力バッファー回路５０１は、ＬＳＩチップ５の内部回路と周辺配線とのバッファー回路であり、出力信号としてデジタル信号を出力する。デジタル信号の形式としては、例えばＥＣＬ、ＣＭＬ、ＬＶＤＳ（Low-Voltage Differential Signaling）等、高速信号配線が可能なロジック形式のものを用いる。又、可能な限り差動信号を用いて３極配線（ｐ，ｎ，ＧＮＤ）を行うのが望ましい。これは、配線経路の中に電気接点や異種配線が混在し、インピーダンス整合を完全に行うことが困難であること、又、接地面（電源、ＧＮＤ）との相対関係を一定に保てない部分が生じ易いことなどが理由であり、差動動作によって振幅的な動作マージンを拡大し、又、差動デジタル配線同士で交流電流ループが確保できるため、配線構成の自由度が高くなるためである。このようなデジタル信号の差動デジタル配線（３極配線：信号、反転信号、接地）を用いることで、インターポーザ基板１の一般的な配線長である２〜３ｃｍ程度であれば、２０Ｇｂｐｓ程度の信号配線は比較的容易に構成可能である。

出力バッファー回路５０１から出力された差動信号は、ＬＳＩチップ５の電極パッド（図示せず）からバンプ電極（図示せず）やボンディングワイヤ（図示せず）などを通じてインターポーザ基板１に電気接続される。そして、インターポーザ基板１の内部又は表面の配線を通じてレセプタクル２３の電気配線端子１１ａ，１１ｂ，・・・・・、伝送線路ヘッダー３３の電気端子６３ａ，６３ｂ，６３ｃ，６３ｄ，・・・・・を経由してインターフェイスＩＣチップ８３のバッファーアンプ２０１に差動デジタル配線される。バッファーアンプ２０１は、入力信号に応じた面発光レーザ２５ａのデジタル駆動を行い、光デジタル信号を発生して光ファイバ１０ａ，１０ｂ，１０ｃ，・・・・・１０ａ，１０ｂ，１０ｃ，・・・・・に光送信する。このとき面発光レーザ２５ａは入力電流に応じた光信号を出力するが、バッファーアンプ２０１の出力と面発光レーザ２５ａとの配線に寄生容量や寄生インダクタンスがあると、バッファーアンプ２０１の出力が電圧駆動（低インピーダンス駆動）か、電流駆動（高インピーダンス出力）か、に関わらず、実際に面発光レーザ２５ａに流入する電流波形が鈍ってしまい、良好な応答波形が得られなくなってしまう。即ち、この部分はデジタル駆動してはいるものの実質的なアナログ接続であり、配線が短ければ短いほど良好な応答特性が得られる。又、逆に、バッファーアンプ２０１の出力と面発光レーザ２５ａとの配線は外部雑音やクロストークに弱い部分であり、ここに電気コネクタを導入することは好ましくない。これは光入力インターフェイスとしてのｐｉｎフォトダイオードとバッファーアンプの関係でも同様であり、インターフェイスＩＣチップ８３と光半導体チップ９３の間の配線は極力短くすることが望ましい。このように、第１の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージの構成においては、ＬＳＩチップ５からインターフェイスＩＣとして機能するインターフェイスＩＣチップ８３までをデジタル配線とし、インターフェイスＩＣチップ８３から光半導体チップ９３までを、極短距離のアナログ配線としている。

図５に示した第１の実施の形態に係る伝送線路ヘッダー３３の電気端子６３ａ，６３ｂ，６３ｃ，６３ｄ，・・・・・の配列ピッチが狭い場合は、図９〜図１１に示した電気配線端子１１ａ，１１ｂ，・・・・・が非常に密に並べられ、電気配線端子１１ａ，１１ｂ，・・・・・の配列間に放熱接点（１２ａ），１２ｂ，（１２ｃ），・・・・を入れ子に形成することが困難になる。このような場合、図１３に示すように板幅２５０μｍ〜８００μｍ程度の広い板バネとなる一対の放熱接点１２１，１２２を、電気配線端子１１ａ，１１ｂ，・・・・・の配列を挟んで配置し、電気配線端子１１ａ，１１ｂ，・・・・・の配列の外側でインターフェイスＩＣチップ８３の裏面の両端部に接するよう構成してもよい。

図１３は、伝送線路ヘッダー３３とレセプタクル２３との嵌合状態において、箱形構造のレセプタクル２３の庇の左隅部分を一部切り欠き、電気配線端子１１ａ，１１ｂ，１１ｃ，・・・・・が視認できるようにした第１の実施の形態に係る伝送線路ヘッダー３３の斜視図である。一対の放熱接点１２１，１２２を板バネで両側に構成し、電気配線端子１１ａ，１１ｂ，・・・・の配列の外側でインターフェイスＩＣチップ８３に接するよう構成した様子が分かる。

図１のレセプタクル２１，２２，２４、伝送線路ヘッダー３１，３２，３４も、図６で示したレセプタクル２３、伝送線路ヘッダー３３と同様な構成であり、同一構成のレセプタクル２１〜２４、伝送線路ヘッダー３１〜３４を、４方向に向けてインターポーザ基板１上に配置したものである。

次に、図１に示した第１の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージの構成に放熱器３を装着した状態を図１４に示す。放熱器３は、アルミニウム（Ａｌ）や銅（Ｃｕ）を素材とし、押し出し成型、カシメ法、溶接法などにより放熱フィンを設けたものである。図１４に示したように、放熱器３は中央のＬＳＩチップ５接触部とその周辺のインターフェイスモジュール部（レセプタクル）２１，２３で高さが異なる場合、図１４に示すように、放熱器３の底面に段差を設けることが可能である。図示を省略しているが、図１のレセプタクル２１，２２，２４が、対称的に４方向に向けてインターポーザ基板１上に配置された構成では、ＬＳＩチップ５の接触部とその周辺のレセプタクル２２，２４についても、同様に、高さが異なる場合、図１４に示すように、放熱器３の底面に段差が設けられることは明らかである。

このように、第１の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージにおいては、放熱器３のＬＳＩチップ５とレセプタクル２１，２２，２３，２４とへの接触部が均等に接触するように段差を底部に構成しておき、放熱器３をネジやリテーナー等を用いて固定する。このとき、ＬＳＩチップ５の放熱面又はレセプタクル２１，２２，２３，２４の放熱面に熱伝導シートを挟み、放熱器３の底面の段差と、ＬＳＩチップ５の裏面とレセプタクル２１，２２，２３，２４の放熱面の段差との機械的誤差を吸収するようにしても構わない。このように構成することで、伝送線路ヘッダー３１，３２，３３，３４の上のインターフェイスＩＣチップ８１，８２，８３，８４の厚さ、即ち、伝送線路ヘッダー３１，３２，３３，３４の放熱面高さがばらついても、放熱接点１２（板バネ）によりその機械的誤差を吸収でき、放熱器３への放熱経路は安定に確保されるようになる。

図１５は、第１の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージのＬＳＩチップ５からレセプタクル２３までのデジタル配線部分の好ましい構成を示す断面図である。ＬＳＩチップ５の表面には、図示を省略した複数の信号入出力端子（ボンディングパッド）が設けられている。又、図１５において図示を省略しているが、インターポーザ基板１は多層構造をなし、その多層構造の内部には、ＧＮＤ層、電源層などの交流接地プレーンを内蔵している。

このような交流接地プレーンを内蔵するインターポーザ基板１においては、ストリップ線路、マイクロストリップ線路などの高周波伝送線路を作りこむことが可能で、インピーダンス整合配線を備えることができる。ところが、図１５に示すように、インターポーザ基板１に基板挿入型の電気配線端子１１ａが接続される場合、一般に挿入する電気配線端子１１ａの長さに関わらず裏面まで貫通する第１及び第２のスルーホール電極３１６ａ，３１４ａを形成する必要が生じる。これは、図１４に示すように、インターポーザ基板１の途中で止める挿入穴の形成が不可能ではないが、任意の位置に任意の深さで安定形成することが難しいことによる。更には、挿入穴の電極形成（メッキ、ペースト充填など）が非常に困難なことも原因である。又、ビルドアップ基板など、パターン絶縁層とパターン配線を積層するような場合、インターポーザ基板１の中間まで通電可能なビア電極の形成は可能であるが、貫通電極のような挿入穴は作り難いからである。

そこで、第１の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージでは、図１５に示すように、インターポーザ基板１に第１及び第２のスルーホール電極３１６ａ，３１４ａを用いて高速配線としている。しかし、スルーホール配線を単なる電気配線端子１１ａの挿入穴として使用、即ち、第２のスルーホール電極３１４ａの入り口側表面で引き回し配線を形成すると、第２のスルーホール電極３１４ａの下部が電気的な過剰容量となり、第２のスルーホール電極３１４ａの部分で非常に大きな信号反射や信号劣化を起こしてしまうことがある。これを避けるため、図１５に示す第１の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージでは、電気配線端子１１ａを第２のスルーホール電極３１４ａに挿入する場合に、そのまま第２のスルーホール電極３１４ａの下部側に信号を通させ、インターポーザ基板１の裏面で表面配線（裏面配線）３１５ａを用い配線引き回しを行って、別の（第１の）スルーホール電極３１６ａを使ってインターポーザ基板１の表側に信号を戻すようにしている。

第１のスルーホール電極３１６ａ上に直接、半田バンプ等のバンプ３２６ａを設けるよりも、図１５に示すように、バンプ３２６ａ側の表面でランド配線３１８ａで配線引き回ししてからバンプ３２６ａに接続するのが好ましい。図１５のように第１の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージを構成することで、電気配線の途中に電気的な過剰負荷がぶら下がることがなくなり、良好な配線特性が得られるようになる。バンプ３２６ａによる接続部は、アンダーフィル樹脂で封止するようにしてもよい。アンダーフィル樹脂として、レタン樹脂やエポキシ樹脂等の絶縁性樹脂の中に、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、或いはチタン・ニッケル合金（Ｔｉ−Ｎｉ）等の金属粉末を分散させた異方性導電材を用いることが可能である。第１及び第２のスルーホール電極３１６ａ，３１４ａ等は、金属板材、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）、黄銅（Ｃｕ−Ｚｎ）、Ｃｕ−Ｆｅ，Ｃｕ−Ｃｒ，Ｃｕ−Ｎｉ−Ｓｉ，Ｃｕ−Ｓｎ等の銅合金、Ｎｉ−Ｆｅ、Ｆｅ−Ｎｉ−Ｃｏ等のニッケル・鉄合金、或いは銅とステンレスの複合材料等を用いることが可能である。更に、これらの金属にニッケル（Ｎｉ）メッキや金（Ａｕ）メッキ等を施したものなどから構成してもよい。

第１の実施の形態によれば、インピーダンス保証が困難でインピーダンス不連続点が多くなり易いインターポーザ基板１とインターフェイスＩＣチップ（インターフェイスＩＣ）８３との間を耐インピーダンス不整特性の比較的高いデジタル信号の差動デジタル配線（３極配線：信号、反転信号、接地）で短距離配線し、ここに電気配線端子１１ａ，１１ｂ，・・・・とそれぞれ着脱可能に接触する電気端子６３ａ，６３ｂ，６３ｃ，６３ｄ，・・・・・を設けることができる。又、インピーダンス保証可能な伝送線路部分では、インターフェイスＩＣチップ（インターフェイスＩＣ）８３により信号の波形整形を行って高速長距離配線、又はインターフェイスＩＣチップ（インターフェイスＩＣ）８３と光半導体チップ９３を近接させて短距離アナログ配線して光配線とすることが可能である。このため、高品質な長距離配線を、電気端子６３ａ，６３ｂ，６３ｃ，６３ｄ，・・・・・による接続を含む系で着脱可能に実現できる。

図１〜図１５に示す第１の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージは、既存の生産ラインで作製された実装ボードに、既存の実装装置（リフロー装置など）を用いてＬＳＩ実装を行うのと全く同様の手順及び条件によってインターポーザ基板１を実装ボード上に実装することができ、その後に伝送線路ヘッダー３１〜３４をレセプタクル２１〜２４に挿入して固定するだけでよい。又、第１の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージにおいて、伝送線路ヘッダー３１〜３４をレセプタクル２１〜２４に挿入して固定する工程は、非常に高精度な位置合せ（例えば±１０μｍ）を必要とせず、一般的電気コネクタ程度の精度があれば十分であるため、それほど実装工程のコストを増加させるものではない。即ち、既存の安価な実装ボード（例えばガラスエポキシ基板など）と既存の実装方法を用い、一般にボード電気配線で実現困難な高速配線（例えば２０Ｇｂｐｓ）を有する高速ボードが実現可能となる。このように、第１の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージによれば、リフロー工程などでは伝送線路４１，４２，４３，４４及び伝送線路ヘッダー３１，３２，３３，３４を丸ごと取り外して通常の製造ラインに投入可能とし、又、インターポーザ基板１と伝送線路４１，４２，４３，４４とは機械的接触で電気接続させることにより、極端な位置合せ精度が不要で比較的単純な保持機構とすることが可能になる。これにより、特殊条件でリフローする新規製造ラインの投資が不要となり、又、高精度な機械的嵌合機構や押圧機構、保持機構などが不要で、低コスト化の進んだ電気コネクタ構成が適用可能となり、低コストで信頼性の高いインターフェイスモジュール付ＬＳＩパッケージが得られる。

したがって、第１の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージによれば、ＬＳＩの高速チップ間配線をローコストで実現することができ、情報通信機器等の高度化の促進に寄与することが可能となる。

図１６は、図１５の第１及び第２のスルーホール電極３１６ａ，３１４ａを無くし、更に良好な配線特性とした例であり、インターポーザ基板１の表面にマイクロストリップ線路などの高周波伝送線路を設けた表面配線３１７ａとした第１の実施の形態の変形例に係るインターフェイスモジュール付ＬＳＩパッケージである。

図１６に示す第１の実施の形態の変形例に係るインターフェイスモジュール付ＬＳＩパッケージでは、レセプタクル２３のインターポーザ基板１への機械的保持を目的とした挿入電極を、高周波伝送線路構造の表面配線３１７ａとは別に形成する。即ち、複数の電気配線端子１１ａ，１１ｂ，・・・・・の内、信号配線用の電気配線端子はインターポーザ表面電極に接するよう折り曲げ、挿入電極としての電気配線端子はインターポーザ基板１の第１及び第２のスルーホール電極３１６ａ，３１４ａに挿入して接続するように役割を分担する。挿入電極としての電気配線端子は、電源端子や接地端子、制御信号端子など、直流又は低速の信号端子とする。

図１６に示す第１の実施の形態の変形例に係るインターフェイスモジュール付ＬＳＩパッケージの構成は、第１及び第２のスルーホール電極３１６ａ，３１４ａを信号通過させる図１５に示すインターフェイスモジュール付ＬＳＩパッケージの構成より、更に高周波特性の改良が可能である。

（第２の実施の形態）
図１７に示すように、本発明の第２の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージは、インターフェイスＩＣチップ８３の発熱量が比較的小さい場合、即ち、放熱先がインターポーザ基板１及び実装ボード（図示せず）で十分な場合に適用可能な、簡略構成のインターフェイスモジュール付ＬＳＩインターフェイスモジュール付ＬＳＩパッケージである。 図１７に示すように、第２の実施の形態に係る伝送線路ヘッダー３３は、直方体からインターフェイスＩＣチップ８３を搭載するインターフェイスＩＣチップ搭載面の部分を切り欠いた凹７面体（Ｌ型ブロック）を基礎とした構造である点では、第１の実施の形態に係る伝送線路ヘッダーと同様である。しかし、第２の実施の形態に係る伝送線路ヘッダー３３は、複数の光ファイバ１０ａ，１０ｂ，１０ｃ，・・・・・の配列の間隙のそれぞれに、インターフェイスＩＣチップ搭載面から底面に向かう垂直方向に、複数本のサーマルビア４１７が形成されている。複数のサーマルビア４１７は、インターフェイスＩＣチップ８３の搭載部の下方に位置する伝送線路ヘッダー３３に設けられている。図１７では、７本のサーマルビア４１７が、光ファイバ１０ａ，１０ｂ，１０ｃ，・・・・・の延伸する方向に配列された例を示しているが、７本に限定されるものではなく、インターフェイスＩＣチップ８３の大きさ等を考慮して、本数は設計すればよい。複数の光ファイバ１０ａ，１０ｂ，１０ｃ，・・・・・の配列の間隙のそれぞれに、アレイ状に配列されたサーマルビア４１７のそれぞれは、伝送線路ヘッダー３３のインターフェイスＩＣチップ搭載面から底面に向かうスルーホールに、金属や熱伝導ペーストを充填して形成した放熱経路である。このため、インターフェイスＩＣチップ８３チップと伝送線路ヘッダー３３のインターフェイスＩＣチップ搭載面との間に熱伝導性樹脂３８を充填して熱的な接続を行っておく。

図１５〜図１６においては、図示を省略したが、図１７に示すように、第２の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージのインターポーザ基板１は多層構造をなし、接地プレーン４１４を埋め込んでいる。即ち、第２の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージのインターポーザ基板１は、図１７では、第１基板１ａ、第１基板１ａ上の接地プレーン４１４、接地プレーン４１４上の第２基板１ｂとから構成された場合として示しているが、図１７に示す構造に限定されるものではない。そして、第２の実施の形態に係る伝送線路ヘッダー３３のサーマルビア４１７の下部となるインターポーザ基板１の部分には、接地プレーン４１４に接続された上層のインターポーザ側サーマルビア４１１及び接地プレーン４１４に接続された下層のインターポーザ側サーマルビア４１２を形成しておき、インターポーザ基板１及び実装ボード（図示せず）にインターフェイスＩＣチップ８３からの熱が拡散できるように構成されている。この際、伝送線路ヘッダー３３とインターポーザ基板１との間にサーマルグリスを塗布しておくと、熱放散をより効果的に行うことができることは勿論である。

図１７では、単一のレセプタクル２３と、このレセプタクル２３の内部に挿入される単一の伝送線路ヘッダー３３のみが示されているが、図１と同様に、４個のレセプタクル２１，２２，２３，２４と、これら４個のレセプタクル２１，２２，２３，２４の内部に挿入される４個の伝送線路ヘッダー３１，３２，３３，３４とを備えることは勿論である。即ち、第２の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージは、図１と同様に、信号処理ＬＳＩとしてのＬＳＩチップ（図示省略）と、このＬＳＩチップを搭載し、実装ボード（図示省略へ電気的に接続可能なインターポーザ基板１と、このインターポーザ基板１上に設けられ、ＬＳＩチップの信号と外部の伝送線路の信号とのインターフェイスをなす機構の一部をなす複数のレセプタクル２１，２２，２３，２４と、それぞれ、インターフェイスの一部をなすインターフェイスＩＣチップ８３を備え、複数のレセプタクル２１，２２，２３，２４の内部に挿入され、それぞれ、インターフェイスＩＣチップ８３からの放熱をインターポーザ基板１を介して行う複数の伝送線路ヘッダー３１，３２，３３，３４とを備える。複数の伝送線路ヘッダー３１，３２，・・・・・は、それぞれ、着脱可能にレセプタクル２１，２２，２３，２４の内部に挿入され、レセプタクル２１，２２，２３，２４を介してＬＳＩチップ５と電気的に接続される他は、第１の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージと実質的に同様であるので、重複した説明を省略する。

第２の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージは、第１の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージと同様に、ＬＳＩチップ５からインターフェイスＩＣとして機能するインターフェイスＩＣチップ８３までをデジタル配線とし、インターフェイスＩＣチップ８３から光半導体チップ９３までを、極短距離のアナログ配線としている。即ち、第２の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージによれば、インピーダンス保証が困難でインピーダンス不連続点が多くなり易いインターポーザ基板１とインターフェイスＩＣチップ（インターフェイスＩＣ）８３との間を耐インピーダンス不整特性の比較的高いデジタル信号の差動デジタル配線（３極配線：信号、反転信号、接地）で短距離配線し、ここに電気配線端子１１ａ，１１ｂ，・・・・とそれぞれ着脱可能に接触する電気端子６３ａ，６３ｂ，６３ｃ，６３ｄ，・・・・・を設けている。又、インピーダンス保証可能な伝送線路部分では、インターフェイスＩＣチップ（インターフェイスＩＣ）８３により信号の波形整形を行って高速長距離配線、又はインターフェイスＩＣチップ（インターフェイスＩＣ）８３と光半導体チップ９３を近接させて短距離アナログ配線して光配線とすることが可能である。このため、高品質な長距離配線を、電気端子６３ａ，６３ｂ，６３ｃ，６３ｄ，・・・・・接続を含む系で着脱可能に実現できる。

更に、図１７に示す第２の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージは、３方向以下の方向に取り出す構造でもよく、４個の伝送線路ヘッダー３１，３２，３３，３４を５角形以上の多角形の形状とすれば、５方向以上の方向に取り出す構造も可能である。

第２の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージは、図１７に示すように構成することで、レセプタクル２３内の構造が単純化され、電気配線端子１１ａ，１１ｂ，・・・・・が紙面に垂直方向に単純配列されただけの構造にできる。図１７は、図１０と同様に、複数の光ファイバ１０ａ，１０ｂ，１０ｃ，・・・・・の配列の間隙に沿った断面図であり、紙面の奥に電気配線端子１１ｂのＶフック形状の先端部が、レセプタクルの屋根の庇の部分から下方に露出している様子を示している。図１７において、更に紙面の奥には、電気配線端子１１ｂ．１１ｃ，１１ｄ，・・・・・が隠れて周期的に配列されている。図１７に示す第２の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージでは、図９〜１１，１３〜１６に示したインターフェイスＩＣチップ８３に機械的に接触する放熱接点（１２ａ，１２ｂ，１２ｃ，・・・・・；１２；１２１，１２２）が不要であるため、インターフェイスＩＣチップ８３の破損などのトラブルが解消でき、インターフェイスモジュールの信頼性を高めることも可能になる。

第２の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージによれば、リフロー工程などでは伝送線路４１，４２，４３，４４及び伝送線路ヘッダー３１，３２，３３，３４を丸ごと取り外して通常の製造ラインに投入可能とし、又、インターポーザ基板１と伝送線路４１，４２，４３，４４とは機械的接触で電気接続させることにより、極端な位置合せ精度が不要で比較的単純な保持機構とすることが可能になる。これにより、特殊条件でリフローする新規製造ラインの投資が不要となり、又、高精度な機械的嵌合機構や押圧機構、保持機構などが不要で、低コスト化の進んだ電気コネクタ構成が適用可能となり、低コストで信頼性の高いインターフェイスモジュール付ＬＳＩパッケージが得られる。

したがって、第２の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージによれば、ＬＳＩの高速チップ間配線をローコストで実現することができ、情報通信機器等の高度化の促進に寄与することが可能となる。

（第３の実施の形態）
図１８に示すように、本発明の第３の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージは、第２の実施の形態に係る伝送線路ヘッダーを上下逆にしたようなトポロジーの伝送線路ヘッダー３３を備えている。即ち、第３の実施の形態に係る伝送線路ヘッダー３３は、図１８に示すように、直方体の左下部分において、インターフェイスＩＣチップ８３を搭載するインターフェイスＩＣチップ搭載面の部分を切り欠いた凹７面体（Ｌ型ブロック）を基礎とした絶縁性の基体から構成されている。図１８から明らかなように、インターフェイスＩＣチップ搭載面は、垂直な段差面（法面）を介して底面に接続されている。このインターフェイスＩＣチップ搭載面から段差面（法面）を経由して底面に至るように電気端子４１６が配線されている。電気端子４１６は、伝送線路ヘッダー３３をレセプタクル２３に挿入した際、レセプタクル２３の内部に位置するインターポーザ基板１の表面に設けられた実装配線（図示省略）との接触で電気接続を行うための引出電極となる。図１８に示すように、伝送線路ヘッダー３３のインターフェイスＩＣチップ搭載面に直交する端面には、更に光半導体チップ９３が実装されるのは第１及び第２の実施の形態と同様である。図１８に示すように、光半導体チップ９３実装用の接続端面からインターフェイスＩＣチップ搭載面に至る経路で中間配線４１５が配線されている。図１８に示すように、底面とインターフェイスＩＣチップ搭載面との段差は、インターフェイスＩＣチップ８３の厚さより大きくしておくことが望ましい。

図示を省略しているが、中間配線４１５及び電気端子４１６は、図２〜図５に示した配線と同様な、線幅（ライン幅）を４０〜５０μｍ、スペース幅５０〜７５μｍ程度で、紙面に垂直方向に配列された周期的なライン・アンド・スペースの差動デジタル配線（３極配線：信号、反転信号、接地）である。そして、第３の実施の形態に係る伝送線路ヘッダー３３は、複数の光ファイバ１０ａ，１０ｂ，１０ｃ，・・・・・（図１８では光ファイバ１０ａ，１０ｂ，１０ｃ，・・・・・を集合的に符号４３で表示している。）の配列の間隙のそれぞれに、インターフェイスＩＣチップ搭載面から上面（頂面）に向かう垂直方向に、複数本のサーマルビア４１７が形成されている。複数のサーマルビア４１７は、インターフェイスＩＣチップ８３の搭載部の上方に位置する伝送線路ヘッダー３３に設けられている。図１８では、７本のサーマルビア４１７が、光ファイバ１０ａ，１０ｂ，１０ｃ，・・・・・の延伸する方向に配列された例を示しているが、８本に限定されるものではないことは、第２の実施の形態と同様であり、インターフェイスＩＣチップ８３の大きさ等を考慮して、本数は設計すればよい。複数の光ファイバ１０ａ，１０ｂ，１０ｃ，・・・・・の配列の間隙のそれぞれに、アレイ状に配列されたサーマルビア４１７のそれぞれは、伝送線路ヘッダー３３のインターフェイスＩＣチップ搭載面から上面に向かうスルーホールに、金属や熱伝導ペーストを充填して形成した放熱経路である。

そして、図１８に示すように伝送線路ヘッダー３３上面のほぼ全面にはヒートプレート４１８が設けられている。このヒートプレート４１８には、レセプタクル２３から、板幅の広い放熱接点（押圧スプリング）２０とが擦り合わせられる。更に、ヒートプレート４１８は、サーマルビア４１７の熱分布均等化を図ることもできる。ヒートプレート４１８は、例えば５００μｍ厚の銅板にＮｉメッキを２０μｍ行って貼り付けたもの、或いは、２００μｍ厚の銅メッキにＮｉメッキを２０μｍ施したものが採用可能である。電気端子４１６及び中間配線４１５は、第１の実施の形態と同様に、銅（Ｃｕ）やアルミニウム（Ａｌ）等の金属薄膜のパターンであり、メタルマスクとスパッタリング法やメッキ法等によるパターンメタライズで、容易に形成できる。或いは、Ｃｕ−Ｆｅ，Ｃｕ−Ｃｒ，Ｃｕ−Ｎｉ−Ｓｉ，Ｃｕ−Ｓｎ等の銅合金、Ｎｉ−Ｆｅ、Ｆｅ−Ｎｉ−Ｃｏ等のニッケル・鉄合金、或いは銅とステンレスの複合材料等を用いることが可能である。更に、これらの金属にニッケル（Ｎｉ）メッキや金（Ａｕ）メッキ等を施した多層構造からなるものとしてもよく、その他下地金属としてチタン（Ｔｉ）や白金（Ｐｔ）等も利用可能である。

インターフェイスＩＣとなるインターフェイスＩＣチップ８３の表面には、図示を省略した複数の信号入出力端子（ボンディングパッド）が設けられている。そして、インターフェイスＩＣチップ８３の表面のボンディングパッドと中間配線４１５及び電気端子４１６とは、それぞれ図示を省略したバンプを介して互いに電気的に接続されている。図示を省略しているが、紙面の奥や手前に位置する他のボンディングパッドも図示を省略した他のバンプを介して対応する中間配線４１５及び電気端子４１６に電気的に接続されている。インターフェイスＩＣチップ８３チップと伝送線路ヘッダー３３のインターフェイスＩＣチップ搭載面との間に熱伝導性樹脂３８を充填して熱的な接続を行う。

第３の実施の形態に係る伝送線路ヘッダー３３を受容するレセプタクル２３は、第１及び第２の実施の形態に係る伝送線路ヘッダーと同様な断面がＬ字型で、インターポーザ基板１と箱形をなす構造である。この箱形構造において、伝送線路ヘッダー３３の取り込み方向の面が解放されている。図１８に示すように、板幅が紙面の奥の方に延伸する放熱接点（押圧スプリング）２０が、Ｌ字型の断面をなすレセプタクルの屋根の中央部に主要部を埋め込まれている。板状の放熱接点２０は、図１８の紙面に直交する方向に延伸する、レセプタクルの屋根に設けられた凸部に埋め込まれているが、Ｖフック形状をなす先端部が、レセプタクルの天井から下方に露出している。

図１８に示す第３の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージにおいて、インターフェイスＩＣチップ８３は、図９〜１１，１３〜１７に示した電気配線端子１１ａ，１１ｂ，・・・・・を経由してではなく、電気端子４１６を介して、直接、インターポーザ基板１の表面に設けられた実装配線（図示省略）にコンタクトし、電気的な接続を行う。実装配線も電気端子４１６と同様なデジタル信号の差動デジタル配線（３極配線：信号、反転信号、接地）で構成する。このため、電気接点部分に図９〜１１，１３〜１７に示したような機械的なスプリング機構などがなく、機械的な伸縮動作による位置のぶれを吸収するためのパターン余裕が不要になる。一方、インターフェイスＩＣチップ８３の放熱は、伝送線路ヘッダー３３のサーマルビア４１７を通じて板バネ状の放熱接点（押圧スプリング）２０に導き、放熱接点２０に熱的に接続されたヒートスプレッダ（図示せず）により放熱する。

図１８に示す第３の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージの構成では、電気端子４１６の配線ピッチの微細化が可能である。例えば電気端子４１６の配線ピッチを１００μｍ以下とするのが容易であり、配線ピッチの高密度化に有効である。更に、インターフェイスＩＣチップ８３からの放熱経路の幅（断面積）が広く取れるため、図１３に示した放熱接点１２１，１２２を有するインターフェイスモジュール付ＬＳＩパッケージなどより放熱経路の熱抵抗を低減し易くなる。

図１８では、単一のレセプタクル２３と、このレセプタクル２３の内部に挿入される単一の伝送線路ヘッダー３３のみが示されているが、図１と同様に、４個のレセプタクル２１，２２，２３，２４と、これら４個のレセプタクル２１，２２，２３，２４の内部に挿入される４個の伝送線路ヘッダー３１，３２，３３，３４とを備えることは勿論である。即ち、第３の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージは、図１と同様に、信号処理ＬＳＩとしてのＬＳＩチップ（図示省略）と、このＬＳＩチップを搭載し、実装ボード（図示省略へ電気的に接続可能なインターポーザ基板１と、このインターポーザ基板１上に設けられ、ＬＳＩチップの信号と外部の伝送線路の信号とのインターフェイスをなす機構の一部をなす複数のレセプタクル２１，２２，２３，２４と、それぞれ、インターフェイスの一部をなすインターフェイスＩＣチップ８３を備え、複数のレセプタクル２１，２２，２３，２４の内部に挿入され、それぞれ、インターフェイスＩＣチップ８３からの放熱を複数のレセプタクル２１，２２，２３，２４を介して行う複数の伝送線路ヘッダー３１，３２，３３，３４とを備える。複数の伝送線路ヘッダー３１，３２，・・・・・は、それぞれ、着脱可能にレセプタクル２１，２２，２３，２４の内部に挿入されるが、レセプタクル２１，２２，２３，２４を介さずに、インターポーザ基板１の表面に設けられた実装配線（高周波伝送線路）に直接コンタクトし、ＬＳＩチップ５と電気的に接続される。他は、第１及び第２の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージと実質的に同様であるので、重複した説明を省略する。

第３の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージは、第１及び第２の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージと同様に、ＬＳＩチップ５からインターフェイスＩＣとして機能するインターフェイスＩＣチップ８３までをデジタル配線とし、インターフェイスＩＣチップ８３から光半導体チップ９３までを、極短距離のアナログ配線としている。即ち、第３の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージによれば、インピーダンス保証が困難でインピーダンス不連続点が多くなり易いインターポーザ基板１とインターフェイスＩＣチップ（インターフェイスＩＣ）８３との間を耐インピーダンス不整特性の比較的高いデジタル信号の差動デジタル配線（３極配線：信号、反転信号、接地）で短距離配線し、ここに、インターポーザ基板１の表面に設けられた実装配線と、それぞれ、着脱可能に接触する電気端子４１６を設けている。又、インピーダンス保証可能な伝送線路部分では、インターフェイスＩＣチップ（インターフェイスＩＣ）８３により信号の波形整形を行って高速長距離配線、又はインターフェイスＩＣチップ（インターフェイスＩＣ）８３と光半導体チップ９３を近接させて短距離アナログ配線して光配線とすることが可能である。このため、高品質な長距離配線を、電気端子４１６接続を含む系で着脱可能に実現できる。

更に、図１８に示す第３の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージは、３方向以下の方向に取り出す構造でもよく、４個の伝送線路ヘッダー３１，３２，３３，３４を５角形以上の多角形の形状とすれば、５方向以上の方向に取り出す構造も可能である。

第３の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージによれば、リフロー工程などでは伝送線路４１，４２，４３，４４及び伝送線路ヘッダー３１，３２，３３，３４を丸ごと取り外して通常の製造ラインに投入可能とし、又、インターポーザ基板１と伝送線路４１，４２，４３，４４とは機械的接触で電気接続させることにより、極端な位置合せ精度が不要で比較的単純な保持機構とすることが可能になる。これにより、特殊条件でリフローする新規製造ラインの投資が不要となり、又、高精度な機械的嵌合機構や押圧機構、保持機構などが不要で、低コスト化の進んだ電気コネクタ構成が適用可能となり、低コストで信頼性の高いインターフェイスモジュール付ＬＳＩパッケージが得られる。

したがって、第３の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージによれば、ＬＳＩの高速チップ間配線をローコストで実現することができ、情報通信機器等の高度化の促進に寄与することが可能となる。

図１９は、図１８に示したインターフェイスモジュール付ＬＳＩパッケージにおいてインターフェイスＩＣチップ８３の発熱量が比較的小さい場合の変形例である。即ち、図１９に示す第３の実施の形態の変形例に係るインターフェイスモジュール付ＬＳＩパッケージは、放熱先がインターポーザ基板１及び実装ボード（図示せず）で十分な場合に適用可能な構成である。図１９に示すインターフェイスモジュール付ＬＳＩパッケージでは、熱伝導性樹脂１９をインターフェイスＩＣチップ８３の裏面に設けてインターポーザ基板１への熱的接続を行っている。このため、放熱接点（押圧スプリング）２０は放熱経路としてではなく、単なる機械的な押圧スプリングとして機能している。したがって、伝送線路ヘッダー３３には図１８に示すようなサーマルビア４１７を用いる必要はない。更に、図１９に示す第３の実施の形態の変形例に係るインターフェイスモジュール付ＬＳＩパッケージは、図９〜１１，１３〜１７に示した電気配線端子１１ａ，１１ｂ，・・・・・も用いていない。このため、非常に簡単な構成が可能であり、低コストの構造として有効である。但し、放熱容量が比較的小さいため、インターフェイスＩＣチップ８３には比較的小さな消費電力のチップを適用することが望ましい。

（第４の実施の形態）
図２０に示すように、本発明の第４の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージは、第１及び第２の実施の形態に係る伝送線路ヘッダーと同様なＬ型ブロックからなる伝送線路ヘッダー３３を備えている。即ち、第４の実施の形態に係る伝送線路ヘッダー３３は、図２０に示すように、直方体の右上部分において、インターフェイスＩＣチップ８３を搭載するインターフェイスＩＣチップ搭載面の部分を切り欠いた凹７面体（Ｌ型ブロック）を基礎とした絶縁性の基体から構成されているが、光伝送路（光ファイバ）１０ａ，１０ｂ，１０ｃ，・・・・・を機械的に保持する保持穴のトポロジーや光半導体チップ９３を実装する位置が、第１〜第３の実施の形態に係る伝送線路ヘッダーとは異なる。

図２０に示す第４の実施の形態に係る伝送線路ヘッダー３３のインターフェイスＩＣチップ搭載面、段差面、最上面はいずれも長方形である。インターフェイスＩＣチップ搭載面、及び最上面は、それぞれ、インターフェイスＩＣチップ搭載面と最上面との合計面積と等しい底面と互いに平行になるように対向している。即ち、インターフェイスＩＣチップ搭載面と底面とで右側に薄い平行平板構造を実現し、左側の最上面と底面とで厚い平行平板を実現している。インターフェイスＩＣチップ搭載面、段差面、最上面は、これらに直交する２つのＬ型多角形により、底面と接続されている。そして、図２０に示すように、インターフェイスＩＣチップ搭載面から最上面に至る垂直な段差面（法面）が、光半導体チップ９３を実装する接続端面として機能している。このため、垂直な段差面（法面）からなる接続端面とこの垂直な段差面（法面）に対向する対向端面間を貫通し、光伝送路（光ファイバ）１０ａ，１０ｂ，１０ｃ，・・・・・を機械的に保持する複数の円柱形状の保持穴が設けられている。

図２０において、インターフェイスＩＣチップ搭載面の右端から、インターフェイスＩＣチップ搭載面がなす平行平板構造の端面、即ち、インターフェイスＩＣチップ搭載面、底面及び２つのＬ型多角形の側面で４辺を定義される長方形の面を経由して、Ｌ型ブロックの底面に至る経路に、電気端子５０６が配線されている。図示を省略しているが、電気端子５０６は、集合的に表示しているが、実際には、図２〜図５に示した配線と同様な、線幅（ライン幅）が４０〜５０μｍ程度、スペース幅５０〜７５μｍ程度で、周期的なライン・アンド・スペースの差動デジタル配線（３極配線：信号、反転信号、接地）である。このイン・アンド・スペースの配線は、紙面の奥の方に向かって配列されている。電気端子５０６は、伝送線路ヘッダー３３をレセプタクル２３に挿入した際、レセプタクル２３の内部に位置するインターポーザ基板１の表面に設けられた実装配線（図示省略）との接触で電気接続を行うための引出電極となる。実装配線も電気端子５０６と同様なデジタル信号の差動デジタル配線（３極配線：信号、反転信号、接地）で構成する。

図２０に示すように、最上面とインターフェイスＩＣチップ搭載面との段差は、インターフェイスＩＣチップ８３の厚さより大きくしておくことが望ましい。インターフェイスＩＣチップ８３は、熱伝導性樹脂５２２でモールドされている。熱伝導性樹脂５２２は光半導体チップ９３の透明樹脂アンダーフィルを行った後に、インターフェイスＩＣチップ８３上に設けられる。この熱伝導性樹脂５２２の上部には、伝送線路ヘッダー３３とは逆向きのＬ型ブロックであるヒートリッド５２１が埋め込まれている。熱伝導性樹脂５２２は、インターフェイスＩＣチップ８３とヒートリッド５２１を熱的且つ機械的に接続する。ヒートリッド５２１は、図２０に示すように伝送線路ヘッダー３３上面の全面を覆い、伝送線路ヘッダー３３の底面と、ヒートリッド５２１の上面は互いに平行である。このヒートリッド５２１には、図２０に示すように、レセプタクル２３から、板幅の広い放熱接点（押圧スプリング）２０とが擦り合わせられる。ヒートリッド５２１は、例えば、厚い部分が８００〜１５００μｍ、薄い部分が２００〜５００μｍ程度の厚さの銅板にＮｉメッキを２０μｍ行って貼り付けたもの等が、採用可能である。

電気端子５０６は、第１〜第３の実施の形態と同様に、銅（Ｃｕ）やアルミニウム（Ａｌ）等の金属薄膜のパターンであり、メタルマスクとスパッタリング法やメッキ法等によるパターンメタライズで、容易に形成できる。或いは、Ｃｕ−Ｆｅ，Ｃｕ−Ｃｒ，Ｃｕ−Ｎｉ−Ｓｉ，Ｃｕ−Ｓｎ等の銅合金、Ｎｉ−Ｆｅ、Ｆｅ−Ｎｉ−Ｃｏ等のニッケル・鉄合金、或いは銅とステンレスの複合材料等を用いることが可能である。更に、これらの金属にニッケル（Ｎｉ）メッキや金（Ａｕ）メッキ等を施した多層構造からなるものとしてもよく、その他下地金属としてチタン（Ｔｉ）や白金（Ｐｔ）等も利用可能である。

インターフェイスＩＣとなるインターフェイスＩＣチップ８３の表面には、図示を省略した複数の信号入出力端子（ボンディングパッド）が設けられている。そして、インターフェイスＩＣチップ８３の表面のボンディングパッドと電気端子５０６とは、それぞれ図示を省略したバンプを介して互いに電気的に接続されている。図示を省略しているが、紙面の奥や手前に位置する他のボンディングパッドも図示を省略した他のバンプを介して対応する電気端子５０６に電気的に接続されている。

第４の実施の形態に係る伝送線路ヘッダー３３を受容するレセプタクル２３は、第１〜第３の実施の形態に係る伝送線路ヘッダーと同様な断面がＬ字型で、インターポーザ基板１と箱形をなす構造である。この箱形構造において、伝送線路ヘッダー３３の取り込み方向の面が解放されている。図２０に示すように、板幅が紙面の奥の方に延伸する放熱接点（押圧スプリング）２０が、Ｌ字型の断面をなすレセプタクルの屋根の中央部に主要部を埋め込まれている。板状の放熱接点２０は、図２０の紙面に直交する方向に延伸する、レセプタクルの屋根に設けられた凸部に埋め込まれているが、Ｖフック形状をなす先端部が、レセプタクルの天井から下方に露出している。

図２０に示す第４の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージにおいて、インターフェイスＩＣチップ８３は、図９〜１１，１３〜１７に示した電気配線端子１１ａ，１１ｂ，・・・・・を経由してではなく、電気端子５０６を介して、直接、インターポーザ基板１の表面に設けられた実装配線（図示省略）にコンタクトし、電気的な接続を行う。このため、電気接点部分に図９〜１１，１３〜１７に示したような機械的なスプリング機構などがなく、機械的な伸縮動作による位置のぶれを吸収するためのパターン余裕が不要になる。一方、インターフェイスＩＣチップ８３の放熱は、熱伝導性樹脂５２２とヒートリッド５２１を通じて板バネ状の放熱接点（押圧スプリング）２０に導き、放熱接点２０に熱的に接続されたヒートスプレッダ（図示せず）により放熱する。

図２０に示す第４の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージの構成では、電気端子５０６の配線ピッチの微細化が可能である。例えば電気端子５０６の配線ピッチを１００μｍ以下とするのが容易であり、配線ピッチの高密度化に有効である。更に、インターフェイスＩＣチップ８３からの放熱経路の幅（断面積）が広く取れるため、図１３に示した放熱接点１２１，１２２を有するインターフェイスモジュール付ＬＳＩパッケージなどより放熱経路の熱抵抗を低減し易くなる。

図２０に示すように、第４の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージにおいては、光半導体チップ９３、インターフェイスＩＣチップ８３、電気端子５０６が搭載ＬＳＩチップ５（図２０において右側に位置するが、図示せず）に向かって順番に並んでいるため、各素子間の配線を最も短く設定できる。更に、インターフェイスＩＣチップ８３が熱伝導性樹脂５２２に埋め込まれ、又、ヒートリッド５２１で熱拡散できるため放熱容量が大きく取れる。その上、光半導体チップ９３とインターフェイスＩＣチップ８３が伝送線路ヘッダー３３の内部に樹脂モールドされているのと等価な構成であり、半導体チップの信頼性が高い。

又、第４の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージにおいては、伝送線路ヘッダー３３の上面全体が放熱面にでき、機械的な放熱接点を複数設けて実効接触面積を広くすることも可能である。又、レセプタクル２３の天井部の下部とヒートリッド５２１の上面の間の間隙にサーマルグリスを充填してもよい。

図２０では、単一のレセプタクル２３と、このレセプタクル２３の内部に挿入される単一の伝送線路ヘッダー３３のみが示されているが、図１と同様に、４個のレセプタクル２１，２２，２３，２４と、これら４個のレセプタクル２１，２２，２３，２４の内部に挿入される４個の伝送線路ヘッダー３１，３２，３３，３４とを備えることは勿論である。即ち、第４の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージは、図１と同様に、信号処理ＬＳＩとしてのＬＳＩチップ（図示省略）と、このＬＳＩチップを搭載し、実装ボード（図示省略へ電気的に接続可能なインターポーザ基板１と、このインターポーザ基板１上に設けられ、ＬＳＩチップの信号と外部の伝送線路の信号とのインターフェイスをなす機構の一部をなす複数のレセプタクル２１，２２，２３，２４と、それぞれ、インターフェイスの一部をなすインターフェイスＩＣチップ８３を備え、複数のレセプタクル２１，２２，２３，２４の内部に挿入され、それぞれ、インターフェイスＩＣチップ８３からの放熱を複数のレセプタクル２１，２２，２３，２４を介して行う複数の伝送線路ヘッダー３１，３２，３３，３４とを備える。複数の伝送線路ヘッダー３１，３２，・・・・・は、それぞれ、着脱可能にレセプタクル２１，２２，２３，２４の内部に挿入されるが、レセプタクル２１，２２，２３，２４を介さずに、インターポーザ基板１の表面に設けられた実装配線（高周波伝送線路）に直接コンタクトし、ＬＳＩチップ５と電気的に接続される。他は、第１〜第３の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージと実質的に同様であるので、重複した説明を省略する。

更に、図２０に示す第４の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージは、３方向以下の方向に取り出す構造でもよく、４個の伝送線路ヘッダー３１，３２，３３，３４を５角形以上の多角形の形状とすれば、５方向以上の方向に取り出す構造も可能である。

第４の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージは、第１〜第３の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージと同様に、ＬＳＩチップ５からインターフェイスＩＣとして機能するインターフェイスＩＣチップ８３までをデジタル配線とし、インターフェイスＩＣチップ８３から光半導体チップ９３までを、極短距離のアナログ配線としている。即ち、第４の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージによれば、インピーダンス保証が困難でインピーダンス不連続点が多くなり易いインターポーザ基板１とインターフェイスＩＣチップ（インターフェイスＩＣ）８３との間を耐インピーダンス不整特性の比較的高いデジタル信号の差動デジタル配線（３極配線：信号、反転信号、接地）で短距離配線し、ここに、インターポーザ基板１の表面に設けられた実装配線と、それぞれ、着脱可能に接触する電気端子５０６を設けている。又、インピーダンス保証可能な伝送線路部分では、インターフェイスＩＣチップ（インターフェイスＩＣ）８３により信号の波形整形を行って高速長距離配線、又はインターフェイスＩＣチップ（インターフェイスＩＣ）８３と光半導体チップ９３を近接させて短距離アナログ配線して光配線とすることが可能である。このため、高品質な長距離配線を、電気端子５０６接続を含む系で着脱可能に実現できる。このように、第４の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージによれば、電気端子５０６が微細ピッチで配線速度の高速性が優先されるような場合に有効なインターフェイスモジュール付ＬＳＩインターフェイスモジュール付ＬＳＩパッケージが提供できる。例えば電気端子５０６の配線ピッチが１００μｍ以下、配線速度が１０Ｇｂｐｓ以上となるような場合にも適用可能なインターフェイスモジュール付ＬＳＩパッケージである。

第４の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージによれば、リフロー工程などでは伝送線路４１，４２，４３，４４及び伝送線路ヘッダー３１，３２，３３，３４を丸ごと取り外して通常の製造ラインに投入可能とし、又、インターポーザ基板１と伝送線路４１，４２，４３，４４とは機械的接触で電気接続させることにより、極端な位置合せ精度が不要で比較的単純な保持機構とすることが可能になる。これにより、特殊条件でリフローする新規製造ラインの投資が不要となり、又、高精度な機械的嵌合機構や押圧機構、保持機構などが不要で、低コスト化の進んだ電気コネクタ構成が適用可能となり、低コストで信頼性の高いインターフェイスモジュール付ＬＳＩパッケージが得られる。

したがって、第４の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージによれば、ＬＳＩの高速チップ間配線をローコストで実現することができ、情報通信機器等の高度化の促進に寄与することが可能となる。

図２１に示すように、第４の実施の形態の変形例に係るインターフェイスモジュール付ＬＳＩパッケージは、Ｌ型ブロックからなる伝送線路ヘッダー３３の底面に、裏面金属板５２３を備えている。裏面金属板５２３は、厚さ１００〜５００μｍ程度の銅板にＮｉメッキを２０μｍ行って貼り付けたもの等が、使用可能である。

即ち、第４の実施の形態の変形例に係る伝送線路ヘッダー３３は、図２１に示すように、インターフェイスＩＣチップ８３を熱伝導性樹脂５２２でモールドし、この熱伝導性樹脂５２２の上部には、伝送線路ヘッダー３３とは逆向きのＬ型ブロックであるヒートリッド５２１が埋め込まれている。ヒートリッド５２１は、図２１に示すように伝送線路ヘッダー３３上面の全面を覆い、伝送線路ヘッダー３３の底面に位置する裏面金属板５２３の下面と、ヒートリッド５２１の上面は互いに平行である。

図２１に示すように、裏面金属板５２３を、伝送線路ヘッダー３３の底面に配置しておくことにより、伝送線路ヘッダー３３とヒートリッド５２１との線膨張係数の差により応力が生じるのが回避され、伝送線路ヘッダー３３のそり歪みを低減できる。

（その他の実施の形態）
上記のように、本発明は第１〜第４の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施の形態及び運用技術が明らかとなろう。

例えば、図２２に示すように、レセプタクル２３がＬＳＩチップ５（図１参照。）の放熱方向と同じ方向に開口２２１，２２２を設け、この開口２２１，２２２を通じてインターフェイスＩＣチップ８３の放熱を行うようにしてもよい。図２２は、図１３と同様に、伝送線路ヘッダー３３とレセプタクル２３との嵌合状態において、箱形構造のレセプタクル２３の庇の左隅部分を一部切り欠き、電気配線端子１１ａ，１１ｂ，１１ｃ，・・・・・が視認できるようにした他の実施の形態に係る伝送線路ヘッダー３３の斜視図である。図２２の開口２２１，２２２の幅は、例えば、２５０μｍ〜８００μｍ程度に選定出来る。開口２２１，２２２は、電気配線端子１１ａ，１１ｂ，・・・・・の配列を挟んで、開口２２１，２２２を配置することが好ましい。開口２２１，２２２には、レセプタクル２３上に設けられた放熱先となるヒートシンクの凸部が挿入、又は嵌合する。このようにすれば、開口２２１，２２２を通じて、インターフェイスＩＣチップ８３の裏面の両端部からインターフェイスＩＣチップ８３の放熱を行うことができる。電気配線端子１１ａ，１１ｂ，・・・・・の配列の外側で、開口２２１，２２２を通じて、インターフェイスＩＣチップ８３の放熱を行うことができるので、電気端子６３ａ，６３ｂ，６３ｃ，６３ｄ，・・・・・の配列ピッチが狭い場合には有効な放熱方法である。

更に、インターポーザ基板１上に搭載するＬＳＩチップ５は、信号処理ＬＳＩは特別に限定されるものではなく、インターフェイスモジュールとなる伝送線路ヘッダー３１，３２，・・・・・との関係において互いに動作可能なものであれば特に制限はない。又、電気端子６３ａ，６３ｂ，６３ｃ，６３ｄ，・・・・・や電気配線端子１１ａ，１１ｂ，・・・・・等の形状、材料、配列方法等は基本的に任意なものであり、前述の実施の形態はあくまで一例である。

又、上述してきた伝送線路ヘッダー３３のサーマルビア４１７とヒートリッド５２１の併用のような組み合わせも可能である。

又、図１等において、単一のＬＳＩチップ５が、インターポーザ基板１に搭載された構造を例示したが、複数個のＬＳＩチップ５をインターポーザ基板１に搭載する構造でも構わないことは勿論である。

このように、本発明はその要旨を逸脱しない範囲で、種々変形して実施することができるものである。即ち、本発明はここでは記載していない様々な実施の形態等を含み、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

本発明の第１の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージの概略構成を示す鳥瞰図である。 本発明の第１の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージに用いる伝送線路ヘッダーの概略構成を示す鳥瞰図である。 図２の伝送線路ヘッダーにインターフェイスＩＣチップを搭載する前の分解図を示す鳥瞰図である。 図３の伝送線路ヘッダーを拡大して示す鳥瞰図である。 図４の伝送線路ヘッダーの電気端子のパターンを拡大して示す鳥瞰図である。 本発明の第１の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージに用いる伝送線路ヘッダーに搭載する光半導体チップの概略構成を示す鳥瞰図である。 本発明の第１の実施の形態に係る伝送線路ヘッダーに光半導体チップを搭載した状態の概略構成を説明する上面図である。 本発明の第１の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージに用いる伝送線路ヘッダーの概略を示す断面図である。 本発明の第１の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージのレセプタクルとそれに挿入される伝送線路ヘッダーとを示す模式的な断面図である。 図９に示したレセプタクルの、図９の切断面より紙面の奥に位置する切断面における断面図である。 図９のレセプタクに伝送線路ヘッダーが挿入された状態を説明する模式的な断面図である。 本発明の第１の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージの一部を電気的な回路構成として説明する図である。 本発明の第１の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージのレセプタクルの他の態様を示す鳥瞰図である。 本発明の第１の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージに放熱器を取り付けた状態を示す、模式的な断面図である。 本発明の第１の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージにおいてＬＳＩチップから伝送線路ヘッダーまでの電気配線を説明する模式的な断面図である。 本発明の第１の実施の形態の変形例に係るインターフェイスモジュール付ＬＳＩパッケージとして、図１５とは異なる経路でのＬＳＩチップから伝送線路ヘッダーまでの電気配線を説明する断面図である。 本発明の第２の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージのレセプタクルとそれに挿入された伝送線路ヘッダーとを示す模式的な断面図である。 本発明の第３の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージのレセプタクルとそれに挿入された伝送線路ヘッダーとを示す模式的な断面図である。 本発明の第３の実施の形態の変形例に係るインターフェイスモジュール付ＬＳＩパッケージのレセプタクルとそれに挿入された伝送線路ヘッダーとを示す模式的な断面図である。 本発明の第４の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージのレセプタクルとそれに挿入された伝送線路ヘッダーとを示す模式的な断面図である。 本発明の第４の実施の形態の変形例に係るインターフェイスモジュール付ＬＳＩパッケージのレセプタクルとそれに挿入された伝送線路ヘッダーとを示す模式的な断面図である。 本発明の他の実施の形態に係るインターフェイスモジュール付ＬＳＩパッケージのレセプタクルの他の態様を示す鳥瞰図で、レセプタクルが放熱用の開口を有する場合を示す図である。 特願２００３−３９８２８号に記載のインターポーザ基板とインターフェイスモジュールとの接続状態を示す模式的断面図である。

符号の説明

１…インターポーザ基板
１ａ…第１基板
１ｂ…第２基板
３…放熱器
３ａ，３ｂ…電気接続端子
４…冷却ファン
５…ＬＳＩチップ
９ａ，９ｂ，９ｃ，・・・・・，９ｒ…半田ボール
１０ａ，１０ｂ，１０ｃ，１０ｄ…光ファイバ
１１ａ，１１ｂ，１１ｃ，…電気配線端子
１２，１２Ａ，１２Ｂ，１２Ｃ、２０，１２１，１２２…放熱接点
１８ａ，１８ｂ…配線基板
１９…熱伝導性樹脂
２１，２２，２３，２４…レセプタクル
２５ａ…面発光レーザ
２５ａ，２５ｂ，２５ｃ，２５ｄ，…活性領域（面発光レーザ又はｐｉｎフォトダイオード）
２６ａ，２６ｂ，２６ｃ，２６ｄ，…電極配線
２７ａ，２７ｂ，２７ｃ，２７ｄ，２７ｅ，…接地配線
２９…透明アンダーフィル
３１，３２，３３，３４…伝送線路ヘッダー
３５ｂ…バンプ
３７…アンダーフィル
３８…熱伝導性樹脂
４１，４２，４３，４４…伝送線路
６１ａ，６１ｂ…ＩＣ
６２ａ，６２ｂ…光電変換部
６３，４１６，５０６…電気端子
６３ａ，６３ｄ，６３ｇ…電気端子（接地配線）
６３ｂ，６３ｃ；６３ｅ，６３ｆ…電気端子（信号配線）
６４ａ，６４ｂ…光ファイバ
７３，４１５…中間配線
７３ａ…接地配線
７３ａ，７３ｃ，７３ｅ…中間配線（接地配線）
７３ｂ，７３ｄ，…中間配線（信号配線）
８１，８２，８３，８４…インターフェイスＩＣチップ
９３…光半導体チップ
２０１…バッファーアンプ
２２１，２２２…開口
３１４ａ，３１６ａ…スルーホール電極
３１７ａ…表面配線
３１８ａ…ランド配線
３２６ａ…バンプ
４１１，４１２…インターポーザ側サーマルビア
４１４…接地プレーン
４１７…サーマルビア
４１８…ヒートプレート
５０１…出力バッファー回路
５２１…ヒートリッド
５２２…熱伝導性樹脂
５２３…裏面金属板

Claims (7)

1. ＬＳＩチップと、該ＬＳＩチップを搭載し且つ実装ボードへの実装ボード接続用電気接点を有するインターポーザ基板と、該インターポーザ基板上に設けられ且つ放熱接点と前記ＬＳＩチップに電気接続された電気接点とを有するレセプタクルと、インターフェイスＩＣチップと伝送線路を備え且つ前記レセプタクルへの挿入により前記レセプタクルの電気接点を介し前記インターフェイスＩＣチップを前記ＬＳＩチップに電気接続するとともに、前記放熱接点を介して前記インターフェイスＩＣチップから前記レセプタクル上に設けられたヒートシンク又は前記インターポーザ基板への放熱経路を確保する伝送線路ヘッダーとを備えてなることを特徴とするインターフェイスモジュール付ＬＳＩパッケージ。
2. 前記放熱接点が弾性を有する熱伝導体を備えてなることを特徴とする請求項１記載のインターフェイスモジュール付ＬＳＩパッケージ。
3. 前記レセプタクルを経由した前記ＬＳＩチップから前記インターフェイスＩＣチップへの接続信号が、デジタル信号又は差動デジタル信号であることを特徴とする請求項１又は２に記載のインターフェイスモジュール付ＬＳＩパッケージ。
4. 前記伝送線路が光伝送路であり、前記伝送線路ヘッダーに光半導体素子を備えてなることを特徴とする請求項１〜３のいずれか１項に記載のインターフェイスモジュール付ＬＳＩパッケージ。
5. 第一の主面に設けられたＬＳＩチップ搭載部と該第一の主面と対向する第二の主面に設けられた実装ボード接続用電気接点を有するインターポーザ基板と、前記ＬＳＩチップ搭載部に搭載されたＬＳＩチップと、放熱接点と前記第一の主面に設けられ且つ前記ＬＳＩチップと電気接続された電気接点とを有するレセプタクルとを備えてなり、前記レセプタクルに伝送線路ヘッダーが挿入された際、前記レセプタクルの電気接点を介し前記伝送線路ヘッダーに搭載されたインターフェイスＩＣチップが前記ＬＳＩチップに電気接続されるとともに、前記放熱接点を介して前記インターフェイスＩＣチップから前記レセプタクル上に設けられたヒートシンク又は前記インターポーザ基板への放熱経路が確保されることを特徴とするＬＳＩパッケージ。
6. 前記インターポーザ基板の第一の主面に表面配線を有し、前記第一の主面上において前記表面配線を介し前記レセプタクルの電気接点と前記ＬＳＩチップが電気接続されてなることを特徴とする請求項５記載のＬＳＩパッケージ。
7. 前記インターポーザ基板を貫通する第１及び第２のスルーホール電極と、前記第二の主面に形成され且つ前記第１及び第２のスルーホール電極を電気接続する裏面配線とを備え、前記第１のスルーホールから前記裏面配線、前記第２のスルーホールと経由する経路を含んで前記ＬＳＩチップと前記レセプタクルの電気接点が電気接続されてなることを特徴とする請求項５記載のＬＳＩパッケージ。

Images