Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4145293B2 - 半導体検査装置および半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JP4145293B2 - 半導体検査装置および半導体装置の製造方法 - Google Patents

半導体検査装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP4145293B2
JP4145293B2 JP2004378504A JP2004378504A JP4145293B2 JP 4145293 B2 JP4145293 B2 JP 4145293B2 JP 2004378504 A JP2004378504 A JP 2004378504A JP 2004378504 A JP2004378504 A JP 2004378504A JP 4145293 B2 JP4145293 B2 JP 4145293B2
Authority
JP
Japan
Prior art keywords
semiconductor
wafer
main surface
inspection
probe sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004378504A
Other languages
English (en)
Other versions
JP2006186120A (ja
Inventor
進 春日部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004378504A priority Critical patent/JP4145293B2/ja
Priority to US11/270,531 priority patent/US7227370B2/en
Priority to CNB2005101233796A priority patent/CN100380622C/zh
Publication of JP2006186120A publication Critical patent/JP2006186120A/ja
Application granted granted Critical
Publication of JP4145293B2 publication Critical patent/JP4145293B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Description

本発明は、半導体検査装置および半導体装置の製造技術に関し、特に、プローブシートを用いた半導体検査装置、この半導体検査装置を用いた半導体装置の製造方法に有効な技術に関する。
半導体装置の製造技術に関しては、以下のような技術がある。
例えば、半導体装置の製造工程では、半導体素子回路をウエハに形成した後、組み立て工程を経て、代表的な半導体装置の出荷形態であるパッケージ品、ベアチップ、CSP(Chip Size Package)の各製品に形成される。このような半導体装置の製造工程では、大きく分けて次の3つの検査が行われる。まず、ウエハに半導体素子回路および電極を形成したウエハ状態で行われ、導通状態および半導体素子の電気信号動作状態を把握するウエハ検査、続いて半導体素子を高温状態において不安定な半導体素子を摘出するバーンイン、そして半導体装置を出荷する前に製品性能を把握する選別検査である。
このようなウエハは、その面上に多数の半導体装置(チップ)が設けられ、個々に切り離して使用に供される。個々に切り離された半導体装置には、その表面に多数の電極が列設されている。こうした半導体装置を工業的に多数生産し、その電気特性を検査するには、プローブカードから斜めに出たタングステン針からなるプローブで構成される接続装置(以下、従来技術1と言う)が用いられている。この接続装置による検査では、プローブのたわみを利用した接触圧により電極を擦って接触を取り、その電気特性を検査する方法が用いられている。
また、他の従来技術として、例えば特開平7−283280号公報(特許文献1)に記載された技術がある。この文献には、シリコンの異方性エッチングによる穴を型材として形成した接触端子を、柔軟性のある絶縁フィルムに形成した配線に形成し、この絶縁フィルムにおける接触端子形成面の裏面側に緩衝層を挟んで固定したプローブシート固定基板と、ウエハ支持基板のウエハ形状の溝に被検査対象である半導体装置を形成したウエハを固定したウエハ支持基板とを重ね合わせて接触端子群の先端面をウエハの電極群の面に接触させることにより、電気的接続を取り半導体装置の検査を行う検査システムが開示されている。
さらに、他の従来技術として、例えば特開平11−135582号公報(特許文献2)に記載された技術がある。この文献には、ポリイミド樹脂を貫通するバンプを接触端子としたプローブシートと、その裏面の異方導電ゴムを介して接する配線基板と、ウエハを載置したウエハトレイとの間を、ウエハ搭載部の外側に設けた環状のシール部材で挟んで、このシール部材で挟まれた配線基板とウエハトレイの密封空間を減圧してプローブシートの接触端子群の先端面をウエハの電極群の面に接触させることにより、電気的接続を取り半導体装置の検査を行うバーンイン用ウエハカセットが開示されている。
特開平7−283280号公報 特開平11−135582号公報
ところが、上記のような半導体装置の製造技術においては、以下の課題があることを本発明者は見出した。
例えば、上記従来技術1では、アルミニウム電極やはんだ電極などの材料表面に酸化物を生成する被接触材料に対しては、タングステン針からなるプローブ(接触端子)を電極に擦り付けることにより、電極材料表面の酸化物を擦り取り、その下面の金属導体材料に接触することにより、接触を確保している。この結果、電極を接触端子で擦ることにより、電極材料の屑が生じ、配線間のショートおよび異物発生の原因となり、また、電極にプローブを数百mN以上の荷重をかけながら擦り付けて接触を確保することにより、電極に損傷を与えることが多い。加えて、プロービング後の電極へのワイヤボンディングあるいは接続バンプ形成時に、電極面が荒れていると接続不良の原因となり、信頼性を低下させる要因となる。
また、このようなプローブカードを用いた検査工程では、プローブの空間的な配置に限界があり、半導体装置の検査用電極パッドの狭ピッチ高密度化、電極パッド数の増大、大面積でのプローブ先端位置精度の確保などに対応できなくなっている。また、上記のプロービング方式では、プローブの形状、相対配置から、プローブの裸長が長く、クロストークが生じ、高速信号を扱うと波形が乱れ、正確な検査ができない。すなわち、今後、益々信号処理速度が進む半導体装置の検査に対応できない、という問題がある。
一方、上記特許文献1では、接触端子はシリコンのエッチング穴を用いて形成するため、任意のピッチに形成された半導体素子の電極配置に正確に対応することができる。従って、この構造によりウエハの半導体素子の一つを検査することに問題はない。しかし、ウエハ状態の複数の半導体素子を一括して同時に検査する場合、個々の半導体素子の可能な限り近傍に検査回路用の電子部品(抵抗、コンデンサ、ヒューズ等)を搭載することが必要となるため、対応が困難になる。また、面積が大きくなるため、プローブシート製造時の構成部材の収縮・膨張による位置精度および検査時の温度差による構成部材(プローブシートとシリコンウエハ)の線膨張率の差などによる接触端子の先端位置精度の確保がより強く求められている。加えて、接触圧荷重制御は、緩衝層の加圧のみで行われるため、加圧荷重を微妙に設定することが難しいという課題を有している。
一方、上記特許文献2では、接触端子は従来の半球状のめっきバンプで形成されるため、半導体素子の電極への接触抵抗値を安定させることが難しく、また、大面積での先端高さの平坦性確保が難しいという課題を有している。加えて、接触圧荷重制御は、接触端子の背後に導体をも兼用した異方導電性ゴムの弾性を介して行われるため、加圧荷重を微妙に設定することが難しく、また、異方導電性ゴムの製造可能なピッチが、接触端子のピッチを限定するため、接触抵抗値が安定し、配線抵抗値の低い狭ピッチのプローブカードを形成するのが難しいという課題を有している。
以上説明したように、何れの技術においても、半導体素子を複数個形成した大面積のウエハを一括して同時に検査できる多ピンのプロービングを、被検査対象物および接触端子を損傷することなく、接触端子先端の位置精度を確保して、接触抵抗値が低荷重で安定し、簡便な構造の検査方式を実現しようとする点について、充分な考慮がなされていない。
また、近年の半導体素子検査工程の効率化に伴って、多数の半導体素子(チップ)の同
時検査が進み、究極的にウエハ全体のチップを一括して検査するフルウエハ検査が望まれるようになり、加えて、信頼性をより明確に把握し確保するための高低温(例えば−50℃〜150℃)での動作試験が実施される傾向になってきているため、これらに対応できる検査装置が望まれている。
本発明の目的は、接触端子の先端位置精度を確保し、安定した接触抵抗値でウエハに形成された複数の半導体素子を一括して検査できることのできる技術を提供することにある。
本発明の他の目的は、検査回路用の電子部品を接触端子の近傍に搭載できる構造を提供し、電気特性および信頼性を向上させることのできる技術を提供することにある。
本発明の他の目的は、接触端子を形成したプローブシートの組立性を向上し、検査工程の手順・作業を簡略化し、検査装置の組み立てコストを抑えて半導体装置の検査工程のコストを抑えることにより、半導体装置全体の製造コストを抑えることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本発明は、プローブシートと被検査対象との対向間に形成される空間を減圧し、主として被検査対象を変形させて上記プローブシートの接触端子と上記被検査対象の電極とを接触させた状態で前記被検査対象の複数の単位回路を電気的に検査するものである。
また、本発明は、(a)第1主面およびその裏側の第2主面を持ち、前記第1主面に形成された複数の半導体チップと、前記複数の半導体チップの各々に配置された複数の電極とを有する半導体ウエハを支持する支持部材と、
(b)前記半導体ウエハの第1主面に対して所望の空間を隔てて対向する第3主面、前記第3主面の裏側の第4主面、前記第3主面に配置された複数の接触端子、前記複数の接触端子の各々から引き出された複数の配線および前記複数の配線の各々を介して前記第4主面に引き出された複数の引き出し電極を有するプローブシートと、
(c)前記プローブシートの前記複数の引き出し電極に接続され、前記半導体ウエハの複数の半導体チップを一括して電気的に検査するテスタと、
(d)前記検査に際して、前記所望の空間を減圧し、前記半導体ウエハを主として変形させて前記半導体ウエハの複数の半導体チップの各々の複数の電極を、前記プローブシートの複数の接触端子に接触させた状態にする減圧手段とを有するものである。
また、本発明は、(a)第1主面およびその裏面の第2主面を持つ半導体ウエハを用意する工程と、
(b)前記半導体ウエハの第1主面に複数の半導体チップを形成する工程と、
(c)前記半導体ウエハの前記複数の半導体チップを半導体検査装置により電気的に検査する工程とを有し、
前記半導体検査装置は、
前記半導体ウエハを支持する支持部材と、
前記半導体ウエハの第1主面に対して所望の空間を隔てて対向する第3主面、前記第3主面の裏側の第4主面、前記第3主面に配置された複数の接触端子、前記複数の接触端子の各々から引き出された複数の配線および前記複数の配線の各々を介して前記第4主面に引き出された複数の引き出し電極を有するプローブシートと、
前記プローブシートの前記複数の引き出し電極に接続され、前記半導体ウエハの複数の半導体チップを一括して電気的に検査するテスタと、
前記所望の空間を減圧する減圧手段とを有しており、
前記(c)工程の検査に際しては、前記所望の空間を前記減圧手段により減圧することにより、前記半導体ウエハを主として変形させて前記半導体ウエハの複数の半導体チップの各々の複数の電極を、前記プローブシートの複数の接触端子に接触させた状態で、前記複数の半導体チップを一括して電気的に検査するものである。
また、本発明は、前記プローブシートの第4主面に、前記プローブシートの前記複数の配線を互いに絶縁する絶縁層と前記半導体ウエハとの線膨張率の差よりも、前記半導体ウエハとの線膨張率の差が小さい部材を設けたものである。
また、本発明は、前記プローブシートの第4主面側に、前記プローブシートの前記複数の引き出し電極のうちの所望の引き出し電極に接触され電気的に接続された電子部品を設けたものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
(1)接触端子の先端位置精度を確保し、多数の検査用電極、狭ピッチ、大面積に分散した電極を有する半導体素子を確実に検査できる。
(2)接触端子を多数の検査用電極、狭ピッチ、大面積に分散した電極に、一定の接触荷重で接触することができ、半導体素子を確実に検査できる。
(3)検査回路用の電子部品を接触端子の近傍に搭載できる構造を提供し、電極への良好な接続を確保し、電気特性および信頼性を向上できる。
(4)接触端子を形成したプローブシートの組立性を向上し、検査工程の手順・作業を簡略化し、検査装置の組み立てコストを抑えて半導体装置の検査工程のコストを抑えることにより、半導体装置全体の製造コストを抑えることができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は可能な限り省略するようにしている。
また、本発明の実施の形態では、主な用語を次のように定義する。
半導体装置とは、その形態に関わらず、回路が形成されたウエハ状態のもの(例えば、図1左の半導体ウエハ(以下、単にウエハという)1)であっても、ウエハから切り出された個別の半導体素子(例えば、図1右の半導体チップ(以下、単にチップという)2)であっても、ウエハを複数に分割したものであっても、ウエハ状態でパッケージされたもの(ウエハレベルCSP)であっても、ウエハ状態でパッケージされたものを複数に分割したものであっても、ウエハ状態でパッケージされたものを切り出して個別の半導体素子(CSP:Chip Size Package)にしたものであっても構わない。なお、図1は被検査対象の一例であり、左側はウエハ1の全体斜視図、右側はこのウエハ1の主面に形成された複数のチップ2のうちの1つを拡大して示した斜視図を示している。ここでは、チップ2の平面形状(チップ2の厚さ方向に直交する面)が、例えば四角形状に形成され、その主面の外周近傍には、その外周に沿って複数の電極3が配置される、周辺電極配列の場合が例示されている。ただし、電極3の配置は、これに限定されるものではなく種々のものがあり、例えばチップ2の主面の全面に複数の電極が配置される、全面電極配列の場合等がある。
プローブシートとは、被検査対象の電極に接触する接触端子と、そこから引き出された配線とを有するシートあるいは両面の電極間に引き出し配線を形成したシートを言う。
プローブカセットとは、被検査対象の電極と接続して、測定器であるテスタと被検査対象とを電気的に接続する機能を有する構造体(例えば、後述する図2に示す構造体)を言う。
まず、本発明に係る代表的な実施の形態のプローブカセットの構造について、図2〜図5を用いて説明する。図2は、本実施の形態のプローブカセットの要部断面図、図3は、その主要部品を分解して図示した要部斜視図、図4(a),(b)はプローブカセットのプローブシートの接触端子においてウエハの電極に接触する先端部分の一例の要部斜視図、図5は上記接触端子とウエハの電極との接触時の接触部の要部拡大断面図である。なお、図4では、接触端子の先端部分の外形を分かり易くするために接触端子を透かして見せている。
本実施の形態のプローブカセット5は、ウエハ1に形成されたチップ2の電気的特性を測るため、チップ2の電極3に位置合わせして接触される、複数のプローブ(探針、接触端子)を有するカセットであり、後述のように、このプローブカセット5を、プローバ(半導体検査装置)にセットし、プローバのテスタとウエハ1のチップ2との間で電気信号のやり取りをしてチップ2の電気的特性を測定するようになっている。
このプローブカセット5は、プローブシート6と、シート下部支持部材7aと、シート上部支持部材7bと、真空引き用支持部材8と、ウエハ支持部材9と、Oリング10a,10bとを有している。プローブシート6の主面(第3主面)および裏面(第4主面)の外周には、それぞれシート下部支持部材7aおよびシート上部支持部材7bがプローブシート6を挟み込むようにして接着材により接着されている。このシート下部支持部材7aおよびシート上部支持部材7bは、プローブシート6よりも高い硬性および剛性を有する構成とされており、これらによりプローブシート6がしっかりと支持されている。シート下部支持部材7aの下方には、上記Oリング10a等のようなシール材を介して上記ウエハ支持部材9が配置される。一方、シート上部支持部材7bの上方には、上記Oリング10b等のようなシール材を介して上記真空引き用支持部材8が設置されている。
この真空引き用支持部材8の裏面(プローブシート6の裏面に対向する面)の外周には、平面で見るとその外周に沿って延在し、かつ、断面で見ると下方に突出する外壁部8aが一体的に形成されている。図2に示した例では、この真空引き用支持部材8の裏面の中央部であって、上記複数の接触端子6aの一群の配置領域の上方の領域には、真空引き用支持部材8の裏面に沿って一方向に延びる複数の凸部8bが上記一方向に直交する方向に沿って所定の間隔毎に繰り返し配置されている。この凸部8bは、上記プローブシート6の裏面側を支持する支持部(支持部材)である。凸部8bの先端面は、プローブシート6の裏面に接しているが、接着はされていない。複数の凸部8bの隣接間には、排気路11aが形成されている。この排気路11aは、複数の凸部8bの一群の外周と上記外壁部8aとの間に形成されている排気路11bに接続されている。この排気路11a,11bは、排気口8cおよびバルブ12を介して排気ポンプ等のような排気手段と接続されている。なお、真空引き用支持部材8は、位置決めピン8dが位置決め用孔8e内に挿入され、ねじ止めされることでプローブシート6にしっかりと固定されている。なお、図2の例では、真空引き用支持部材8の裏面に沿って一方向に延びる複数の凸部8bが上記一方向に直交する方向に沿って所定の間隔毎に繰り返し配置されている配置としたが、プローブシート6の裏面側を支持しつつ、排気路11bに接続されている排気路11aを形成できるならば、凸部8bは、いかなる配置でも良く、その範囲で凸部8bの形状および配置は種々変更可能であることは言うまでもない。
上記プローブシート6は、その主面(第3主面)が、ウエハ1の主面(上記電極3の形成面であって一般的には集積回路素子が形成されるデバイス形成面)に対向するように配置されている。プローブシート6の主面には、複数の接触端子(プローブ、探針)6aが、ウエハ1の複数のチップ2を一括して測定可能な分だけ配置されている。接触端子6aは、上記ウエハ1の電極3に直接接触される導電性の端子である。このプローブシート6の主面と、ウエハ1の主面との間に形成される空間13において、プローブシート6の接触端子6aと、ウエハ1の電極3とが接触(導通)される。接触端子6aにおいて、上記電極3に接触する先端部分は、例えば上記電極3との接触面が平坦な矩形状とされ綾を有する角錐台形状(図4(a)参照)や上記電極3との接触端部分が尖っている角錐形状(図4(b)参照)とされている。これにより、従来の半球状めっきバンプや平面電極同士の接触と比較して、硬度のある接触端子6aで低接触圧で電極3の表面酸化物あるいは表面不純物などを突き破って電極3の真性な金属電極材料と接触することができるので、安定した接触特性値を実現することができる。特に、接触端子6aの先端部分の形状が角錐台形状の場合、電極3との接触時に電極3に加わる力が一点に集中しないので電極3の破壊のポテンシャルを小さくすることができる。また、接触端子6aの先端部分の形状が角錐台形状の方が、角錐形状の場合よりも、大きな電流を流すことができる。これは、接触端子6aと電極3との導通は、図5に示すように、接触端子6aの先端部分が電極3の表面の酸化膜3a等を破り電極3に若干食い込み、その先端部分の側面と、その先端部分が食い込むことで電極3の上面に形成された凹みの内側面とが接触することでとられるが、先端部分が角錐台形状の場合の方が角錐形状の場合よりも大きな接触面積を確保できるからである。このような接触端子6aは、後述のフォトリソグラフィ技術(フォトレジストパターンの形成工程と、それをエッチングマスクに用いたエッチング工程とを有する一連の加工技術)により形成されている。これにより、接触端子6aは、ウエハ1の微細な電極3に対応(接触)可能となっている。この接触端子6aの構成材料や形成方法については後述する。
プローブシート6の主面と、その裏側の裏面(第4主面)との間には、上記複数の接触端子6aの各々と電気的に接続され引き出された引き出し配線6bと、引き出し配線6bの隣接間等を絶縁する絶縁層6cとが形成されている。引き出し配線6bは、例えば銅(Cu)等のような金属からなり、絶縁層6cは、例えばポリイミド樹脂等のような可撓性を有する絶縁材料からなる。ここでは、引き出し配線6bが2層配線構成とされている場合が例示されている。この引き出し配線6bと絶縁層6cとを有する配線構成体は、可撓性を有している。
プローブシート6の裏面(第4主面)には、上記複数の引き出し配線6bに電気的に接続され引き出された複数の引き出し電極6d1,6d2が配置されている。引き出し電極6d1,6d2は、例えば銅等のような金属からなる。一方の引き出し電極6d1は、プローブシート6の裏面の外周(真空引き用支持部材8の外周)に配置されている。この引き出し電極6d1には、外部配線接続用のコネクタ6eが電気的に接続されている。このコネクタ6eはコネクタ用のケーブル6e1を通じて後述の半導体検査装置のテスタと電気的に接続される。他方の引き出し電極6d2は、プローブシート6の裏面の中央であって、複数の接触端子6aが配置された領域の上方に配置されている。この引き出し電極6d2には、検査回路用の電子部品6fが電気的に接続されている。電子部品6fは、例えば抵抗、コンデンサおよびヒューズ等のような素子である。本実施の形態では、電子部品6fがプローブシート6の裏面内において接触端子6aの上方の接触端子6aの比較的近い位置に配置されている。これにより、接触端子6aと電子部品6fとの配線経路を短くすることができ、配線抵抗や寄生インダクタンスを低減できるので、ウエハ1のチップ2に形成された集積回路の動作速度の向上に対応できるようになっている。また、電子部品6fとして使用されるヒューズを接触端子6aの近くに配置したことにより、検査時に不良のチップ2の存在により流れる大電流を、ヒューズの切断等により遮断する時間を短くすることができるので、その不良のチップ2の周囲のチップ2に被害が及ぶのを抑制または防止することができる。
また、プローブシート6の裏面(第4主面)には、金属層6gが接着されている。本実施の形態では、この金属層6gが、上記コネクタ6eや電子部品6fの配置領域を避けつつほぼ全面に配置されている。これにより、上記接触端子6aの一群の位置精度を確保し、接触対象のウエハ1の主面の微妙な傾きに金属層6gで裏打ちされた部分を保ったまま倣い動作ができる構造が実現可能となる。すなわち、複数の接触端子6aを金属層6gで裏打ちすることにより、検査動作時に接触端子6aが形成された領域に余分な応力が加わるのを防ぐことができ、接触端子6aとウエハ1の電極3との位置精度を向上させることができるので、接触端子6aと電極3との精確な接触が実現できる。
加えて、金属層6gの構成材料として、例えば42アロイ(Fe−42Ni合金)あるいはインバー等のように、シリコンウエハとほぼ同程度の線膨張率を持った材料を使用することにより、ウエハ1とほぼ一致することができ、高温あるいは低温時でも大面積に配置された接触端子6aの先端の位置精度を確保することができる。ウエハ1の大口径化に伴い、ウエハ1とプローブシート6(特に絶縁層6cのポリイミド樹脂)との線膨張率の差による熱応力によりウエハ1やプローブシート6が反り、ウエハ1の電極3と、プローブシート6の接触端子6aとの位置がずれる問題が顕著になるので、上記の構成はウエハ1の複数のチップ2を一括して検査する場合、特に重要な技術となる。すなわち、本実施の形態では、接触領域が大面積であってもプローブシート6の接触端子6a群と、ウエハ1の複数のチップ2の電極3群との先端位置精度が良好な接触が容易に実現できる。
また、金属層6gを設けることにより、プローブシート6の強度を確保でき、接触端子6aから引き出し配線6bを介して再配線された引き出し電極6d1,6d2の位置精度を確保することができるので、プローブカセット5の組み立て時の取り扱いも容易となる。加えて、金属層6gにフォトリソマスクによる一括エッチング処理で、位置精度および形状が正確な位置決め用およびねじ挿入用の孔6hを形成することにより、組み立て時の位置決めが容易となり作業を容易にすることができる。
ただし、ここでは、金属層6gをプローブシート6の裏面のほぼ全面に設けた場合について説明したが、これに限定されるものではなく、例えば上記複数の接触端子6aの一群を個々に取り囲むように金属層6gをプローブシート6の裏面の外周に設けても良い。この場合、プローブシート6において、金属層6gの無い領域、すなわち、複数の接触端子6aの一群の配置領域は、上記の場合よりも高い柔軟性(可撓性)を有した状態とされる。この場合、熱応力や強度の効果は、金属層6gをほぼ全面に設けた上記構成よりは若干落ちるものの、金属層6gをほぼ全面に設けた上記構成で説明したのと同様の効果が得られる。
また、プローブシート6には、その主面と裏面とを貫通する複数の孔6iが形成されている。この孔6iは、上記空間13と、プローブシート6の裏面側の上記排気路11a,11bとを繋ぐ排気路である。この孔6iは、ウエハ1の主面をほぼ均一に吸引できるように分散配置されており、ウエハ1の主面の外周領域に対応する位置の他に、ウエハ1の主面の個々のチップ2に対応する位置に配置されている。
このようなプローブシート6は、着脱自在の状態で装着されており、後述の半導体装置の製造工程の種々の検査工程の種類やウエハ1のチップ2に形成された集積回路の種類あるいは電極3の配置や隣接ピッチの違い等に応じて取り替えることが可能となっている。すなわち、プローブシート6の変更により、上記の変更に柔軟に対応できるようになっている。
このようなプローブカセット5では、複数のチップ2が主面に形成されたウエハ1を、その主面をプローブシート6の主面(接触端子6aの形成面)に向け、かつ、ウエハ1の外周部がOリング10aに接するような状態でウエハ支持部材9に載せた後、ウエハ1の主面とプローブシート6の主面との間に形成される空間13の空気を、上記排気ポンプにより、孔6i、排気路11a,11bおよび排気口8cを通じて排気して空間13の気圧を検査開始前よりも減圧する。すると、主としてウエハ1がプローブシート6の主面側に吸引され、ウエハ1が変形する(反る)。プローブシート6もウエハ1の主面側に引き寄せられるように若干変形する(反る)。この結果、ウエハ1の主面の複数のチップ2の電極3が、プローブシート6の主面の複数の接触端子6aに対してほぼ均一な圧力で、かつ、高い位置合わせ精度で接触される。これにより、ウエハ1の複数のチップ2の電気的特性を一括して測定することができるようになっている。また、接触端子6aから電極3に加わる圧力が過度になると、プローブシート6が変形したり、ポリイミド樹脂等のような樹脂で形成されている絶縁層6cが若干変形したりすることで、電極3に加わる圧力が過度にならないように微調整される。このため、接触端子6aや電極3の損傷や破壊等を抑制または防止することができるようになっている。また、今後は半導体装置の性能向上に伴い、プローブシート6の配線層も多層化されプローブシート6が撓み難い構成となることも予想されるが、本実施の形態では、プローブシート6を撓ませることで接触端子6aと電極3とを接触させるのではなく、主としてウエハ1を撓ませる(変形させる)ことで接触端子6aと電極3とを接触させる構成なので、半導体装置の性能向上によるプローブシート6の多層配線層化にも充分に対応できる。さらに、このような観点からプローブシート6の構成材料として、例えばプリント配線基板、ガラス基板またはセラミック基板等のように比較的硬い材質のものを用いることもできる。これらの基板は、ポリイミド樹脂を絶縁材料とする基板に比べて高い硬度や剛性を有しており強度が高いので、プローブカセット5の製造や組立の容易性を向上させることができる。なお、上記の検査の詳細は後述する。
次に、上記接触端子6aの形成方法の一例を図6により説明する。
まず、図6(a)に示すように、接触端子形成用の型材である、例えば厚さ0.2〜0.6mmのシリコン等からなるウエハ15の(100)面の両面に熱酸化により二酸化シリコン膜等のような絶縁膜16a,16bを厚さ0.5μm程度形成する。続いて、ウエハ15の主面の絶縁膜16a上にフォトレジストを塗布し、フォトリソグラフ工程により角錐台状の穴をあける位置のフォトレジストを除去したパターンを形成した後、このフォトレジストをエッチングマスクとし絶縁膜16aをフッ酸とフッ化アンモニウムの混合液等によりエッチング除去する。その後、フォトレジストを除去した後、残された絶縁膜16aをエッチングマスクとして、そこから露出するシリコンを強アルカリ液(例えば、水酸化カリウム)により異方性エッチングして、(111)面の側面で囲まれた角錐台状のエッチング穴15aを形成する。
ここでは、ウエハ15を型材としたが、型材としては、結晶性を有するものであればよく、その範囲で種々変更可能であることは言うまでもない。また、異方性エッチングによる穴を角錐台状としたが、その形状は、角錐状でもよく、小さな針圧で安定した接触抵抗を確保できる程度の接触端子6aを形成できる形状の範囲で、種々変更可能である。また、接触対象とする1つの電極3に対して、複数の接触端子6aで接触するようにしても良いことは言うまでもない。
次いで、図6(b)に示すように、エッチングマスクとして用いた絶縁膜16aをフッ酸とフッ化アンモニウムの混合液等によりエッチング除去して、再度、ウエハ15の表面全面をウェット酸素中で熱酸化することにより、ウエハ15aの表面上に二酸化シリコン膜等のような絶縁膜17a,17bを厚さ0.5μm程度形成する。続いて、絶縁膜17aの表面に導電性被膜18を形成し、次に導電性被膜18の表面に、ドライフィルム19を形成し、ついで、接触端子6aおよび接続電極部を形成すべき位置にあるドライフィルム19を除去する。ここでは、ドライフィルム19を用いたが、フォトレジストマスクとしては、液状レジストでもフィルム状レジストでも感光性を有する膜であれば良い。
上記導電性被膜18としては、例えば、クロムをスパッタリング法あるいは蒸着法等により成膜することにより、厚さ0.1μm程度のクロム膜を形成して、このクロム膜を形成した表面に銅をスパッタリング法あるいは蒸着法等により成膜することにより、厚さ1μm程度の銅膜を形成すれば良い。
次いで、図6(c)に示すように、ドライフィルム19の開口部に露出した導電性被膜18に、この導電性被膜18を電極として、硬度の高い材料を主成分として金属膜20を電気めっきして、接触端子先端部6a1および接続電極部6a2を一体として接触端子6aを形成する。金属膜20を構成するめっき材料として、金属膜20a〜20dを下層から順に電気めっきすれば良い。金属膜20aは、例えばニッケル、金属膜20bは、例えばロジウム、金属膜20cは、例えばニッケル、金属膜20dは、例えば金等からなる。続いて、上記ウエハ15の接触端子6aを形成した面の反対面の絶縁膜17bをフッ酸とフッ化アンモニウムの混合液によりエッチング除去した後、ドライフィルム19を除去する。
次に、プローブシート6の配線構成体(シート本体)部分の製造方法の一例を図7〜図9により説明する。
まず、図7(a)に示すように、両面に銅等からなる金属膜22a,22bが形成されたポリイミド膜等からなる絶縁層6c1の一方の面の金属膜22a上に、フォトレジストを塗布する。続いて、フォトリソグラフ工程によりビアを形成する位置のフォトレジストを除去したパターンを形成した後、このフォトレジストをエッチングマスクとして、アルカリ性銅エッチング液によりビア形成位置の金属膜22aをエッチング除去した後、フォトレジストを除去する。
続いて、図7(b)に示すように、残されている金属膜22aをエッチングマスクとして、絶縁層6c1にビア形成用の穴23を形成する。この穴23のあけ方法としては、例えば、レーザ法あるいは、ドライエッチング法で、上記金属膜22aをマスクとして絶縁層6c1を除去すれば良い。
続いて、図7(c)に示すように、絶縁層6c1の金属膜22aにドライフィルム24を貼り、フォトリソグラフ工程により引き出し配線6bを形成する位置以外のドライフィルム24を除去したパターンを形成した後、このドライフィルム24をエッチングマスクとし、アルカリ性銅エッチング液により金属膜22aをエッチング除去する。これにより、上記引き出し配線6bの一部を形成する。
続いて、図8(a)に示すように、ドライフィルム24を除去し、金属膜22bを電源層として銅めっきすることにより、前記のビア形成用の穴23に銅からなる金属ビア22cで埋め込んだ後、接着層として機能する絶縁層6c2および金属層6gを接着する。
ここで、絶縁層6c2としては、例えば、ポリイミド系接着シートあるいは、エポキシ系接着シートを用いればよい。また、金属層6gとして、例えば42アロイ(ニッケル42%および鉄58%の合金で線膨張率4ppm/℃)あるいはインバー(例えば、ニッケル36%および鉄64%の合金で線膨張率1.5ppm/℃)の様な低線膨張率で、かつシリコンウエハ(シリコン型材、線膨張率ほぼ3ppm/℃)15の線膨張率に近い金属シートを用いている。この金属層6gを、絶縁層6c2を介して、引き出し配線6bが形成された絶縁層6c1に貼り合わせて構成することにより、プローブシート6の機械的強度の向上が図れるほか、検査時の温度による位置ずれ防止等、様々な状況下での位置精度確保が可能である。この主旨において、金属層6gとしては、バーンイン検査時の位置精度確保を狙い、被検査対象の半導体素子の線膨張率に近い線膨張率の材料を用いれば良い。
上記接着工程においては、例えば、ビア内の金属ビア22cおよび引き出し配線6bが形成された絶縁層6c1と、絶縁層6c2と、金属層6gとを順に重ね合わせた状態で、例えば10〜200Kgf/cmで加圧しながら絶縁層6c2のガラス転移点温度(Tg)以上の温度を加え、真空中で加熱加圧接着すれば良い。
続いて、図8(b)に示すように、上記金属層6gにフォトレジストを塗布し、フォトリソグラフ工程によりビアを形成する位置のフォトレジストを除去したパターンを形成した後、このフォトレジストをエッチングマスクとし、ビア形成位置の金属層6gをエッチング除去する。続いて、そのフォトレジストを除去した後、残されている金属層6gをエッチングマスクとして、絶縁層6c2に金属膜22aに達するビア形成用の穴26を形成する。金属層6gとして、例えば、42アロイあるいはインバーを用いた場合は、塩化第二鉄溶液によりビア形成位置の金属層6gをエッチング除去すればよい。絶縁層6c2の穴あけ方法としては、例えば、レーザ法あるいは、ドライエッチングで絶縁層6c2を除去すれば良い。
続いて、図8(c)に示すように、上記の金属層6gの表面に、ドライフィルム27を形成し、ついで、金属層6gを除去すべき位置にあるドライフィルム27を露光・現像により除去した後、残されたドライフィルム27をエッチングマスクとして、そこから露出する金属層6gをエッチング除去する。ここでは、ドライフィルム27を用いたが、感光性を有する膜であれば良い。上記金属層6gとして、例えば、42アロイあるいはインバーを用いた場合は、塩化第二鉄溶液により金属膜をシャワーエッチング除去すれば良い。
次いで、図9(a)に示すように、ドライフィルム27を除去した後、反対面の金属膜22bを電源層として銅めっきすることにより、前記のビア形成用の穴26を銅からなる金属ビア22dで埋めるとともに、このビア形成用の穴26を囲うように形成された金属膜(ランド)28aを覆うように銅めっき処理を施し、さらに、その表面に金めっき処理を施して金属膜28bを形成する。これにより、引き出し電極6d1,6d2を形成する。
続いて、図9(b)に示すように、反対面の金属膜22b上に、フォトレジストを塗布し、フォトリソグラフ工程によりフォトレジストパターンを形成した後、このフォトレジストをエッチングマスクとし、アルカリ性銅エッチング液により金属膜22bをエッチング除去することにより、金属膜22bで形成される上記引き出し配線6bを形成する。続いて、フォトレジストを除去した後、ビア形成用穴29を形成した絶縁層6c3(接着層としての機能を持つ)を引き出し配線6bを覆うように接着する。
ここで、絶縁層6c3としては、例えば、ポリイミド系接着シートを半硬化状態で用いれば良い。ビア形成用穴29を形成した絶縁層6c3としては、例えば、レーザ孔あけ加工あるいはパンチ孔あけ加工したポリイミド系接着シートを真空加熱圧着するか、ポリイミド系接着シートを真空加熱圧着後にレーザ孔あけ加工すれば良い。
その後、図9(c)に示すように、上面側の上記引き出し電極6d1,6d2形成用の金属膜28bに、導電シート31を接触させ、金属ビア22d、金属膜22a、金属ビア22cを通じて、反対面側の金属膜22bの一部が露出するビア形成用の穴29内に金属ビア22eを充填する。充填する金属ビア22eとしては、例えば、適量な半田めっきを用いるか、あるいは適量な金属材料を順にめっき処理することで形成された金属ビア22e1,22e2で形成しても良い。金属ビア22e1は、例えばニッケルからなり、金属ビア22e2は、例えば半田からなる。
次に、上記プローブシート6の製造方法の一例を図10〜図12により説明する。
まず、図10に示すように、上記図6(c)で形成した接触端子6aを形成した型材用のウエハ15の接続電極部6a2と、図9(c)で形成した配線シート(配線構成体)の金属ビア22eおよび絶縁層6c3とを接続して、一体のプローブシート6を製作する。ここで、例えば、接着層としての機能を持つ絶縁層6c3として半硬化状態のポリイミド系接着シートを用いた場合は、例えば10〜200Kgf/cmで加圧しながら絶縁層6c3のガラス転移点温度(Tg)以上の温度を加え、真空中で真空加圧加熱接着用基板33a,33bに挟んで加熱加圧接着すれば良い。
続いて、図11に示すように、上記の一体化したプローブシート6の両側に、それぞれシート下部支持部材7aおよびシート上部支持部材7bを接着固定したものを、シリコンエッチング用保護治具34に取り付けて、シリコン(すなわち、型材用のウエハ15)をエッチング除去する。例えば、中間固定板35に、シート下部支持部材7aをねじ止めして、ステンレス製の固定治具34aとステンレス製のふた34bとの間にOリング10c,10dを介して装着し、型材であるウエハ15を強アルカリ液(例えば、水酸化カリウム)によりエッチング除去すれば良い。例えば、強アルカリ液中でウエハ15をエッチング除去しても、強アルカリ液をエッチング面に吹き付けることにより、ウエハ15をエッチング除去しても良い。この時、型材用のウエハ15の主面上に形成した絶縁膜17aをエッチングマスクとして機能させることで、プローブシート6の絶縁層6c3をエッチング液から保護することができる。これにより、極めて微細な複数の接触端子6aを持つプローブシート6を容易に製造できる。
続いて、図12に示すように、上記シリコンエッチング用保護治具34を取り外し、プローブシート6のシート上部支持部材7bを接着した面に保護フィルムを接着した後、上記絶縁膜17aおよび導電性被膜18および金属膜20aを順にエッチング除去する。その後、保護フィルムを除去した後、検査回路用の電子部品6fおよび外部配線接続用のコネクタ6eをプローブシート6の裏面(第4主面)に接着固定する。
ここで、絶縁膜17aは、例えばフッ酸とフッ化アンモニウムの混合液によりエッチング除去し、クロム(導電性被膜18)を、例えば過マンガン酸カリウム液によりエッチング除去し、銅(導電性被膜18)およびニッケル(金属膜20a)をアルカリ性銅エッチング液によりそれぞれエッチング除去すれば良い。
この一連のエッチング処理の結果、接触端子6aの表面に露出する金属膜20bの材料をロジウムとしたのは、ロジウムは、被検査対象であるウエハ1の電極3の材料である半田やアルミニウム等が付着し難く、ニッケルより硬度が高く、酸化され難いために接触抵抗が安定である等、接触端子として使用するのに優れた特性を有しているからである。
その後、金属層6gをマスクとして、そこから露出する絶縁層6c1〜6c3を除去することにより、プローブシート6に、その主裏面間を貫通する孔6iを形成する。このようにして、プローブシート6を製造する。
そして、上記図2に示したように、プローブシート6に接着固定したシート下部支持部材7aと、ウエハ支持部材9との間に、ウエハ1を、Oリング10aとともに挟み込む一方、シート上部支持部材7bと真空引き用支持部材8との間にOリング10bを挟み込むことにより、プローブカセット5とする。プローブシート6は、その主面(第3主面)の複数の接触端子6aが、ウエハ1の主面に形成された検査用の電極3に位置合わせ良く対向するように設置される。
ところで、接触端子6aを形成する型材のウエハ15として、被検査対象のウエハ1と同じサイズあるいは、より大きなサイズのシリコンウエハを用いれば1枚で全体の接触端子群を製作することができるが、サイズが小さいウエハを型材にして複数のウエハから接触端子群を個別に形成したプローブシートを製作しても良い。
例えば、直径が200mmのウエハの複数のチップ2を一括検査をする場合には、直径が150mmのウエハのそれぞれで4分の1の面積を分担する接触端子6aを形成した4枚のウエハの必要部分を切り出して合わせて用いても良い。
その代表例を図13に示す。図13(a)は、直径200mmのウエハ1の半導体素子形成領域(図13(a)のハッチングで示す複数のチップ2の一群の領域)2Aを測定するための複数の接触端子6aの一群を形成するための型材のウエハ15として、4枚の直径150mmのウエハ15でカバーする例である。
また、図13(b)は、直径200mmのウエハ1の全体の4分の1の半導体素子形成領域2Aを測定するための複数の接触端子6aの一群の領域(図13(b)のハッチングで示す領域)6arを、直径150mmのウエハ15に形成した例である。
さらに、図13(c)および図13(d)は、前記接触端子6aを形成するための領域6arを形成したウエハ15を寄せ合わせて最終的に必要な半導体素子形成領域2Aを検査可能な領域を得るために、ウエハ15の重なり合う部分を切断した切断ウエハ15C,15Dを示した例である。
ここで、プローブカセット5のサイズに合せて、被検査対象のウエハ1を任意に分割して、プローブカセット5のサイズと同等か、それよりも小さなサイズにした分割状態のウエハ1を、プローブカセットに入れて検査しても良い。これにより、検査装置の大型化を招くことなく、大きな設備投資を投入する必要もなくなる。
図14(a)は、被検査対象のウエハ1に形成された半導体素子形成領域(ハッチングを付した領域)2Aを示した平面図であり、図14(b)は、そのウエハ1を4分割した接触端子6aの形成用の領域(ハッチングを付した領域)6arを有した切断ウエハ15Cの平面図を示したものである。検査用のプローブとして前記のごとく、ウエハ1の半導体素子形成領域2Aに一括して接触できるプローブシートを形成しても良いが、図14(b)に示した4分の1サイズのウエハ15Cで形成された複数の接触端子6aの一群の領域6arを持つプローブシートを用いて、図14(a)のウエハ1の半導体素子形成領域2Aの4分の1領域毎に検査を行っても良いし、あるいは、4分の1に分割したウエハ1をウエハ支持部材9に搭載して検査を実施しても良い。
図15(a)は、被検査対象のウエハ1の半導体素子形成領域(ハッチングを付した領域)2Aを示した平面図である。半導体素子形成領域2Aを検査するプローブとして、前記のごとく、ウエハ1の半導体素子形成領域2Aに一括して接触できるプローブシートを形成しても良いが、例えば、図15(b)および図15(c)に示したような複数のチップ2が飛び飛びの配置で構成される半導体素子領域(ハッチングを付した領域)2A1,2A2に接触するプローブシート6を、1種類あるいは必要に応じて2種類以上製作して、順次検査用に用いることにより、半導体素子形成領域2Aの全体を検査するようにしても良い。
なお、高速電気信号検査用のプローブとして電気信号の乱れを極力防止するためには、プローブシート6の表面(主面および裏面の両表面あるいは主面または裏面の一方の面)にグランド層(基準電位層)を形成した構造が望ましい。例えば、図16に示すように、プローブシート6の配線層中に基準電位(例えば0V)供給用のグランド層6bgを設けても良い。これにより、半導体装置の動作速度の向上等により検査時の電気信号の速度が速くなったとしても、検査時の電気信号の乱れを抑制または防止することができるので、半導体装置の性能の向上に対応できるとともに、検査の信頼性を確保できる。グランド層6bgは、例えば銅等のような導体層からなり、ノイズによる電気信号の乱れを抑制または防止すべく、形成面内の比較的広い範囲にわたって形成されている。ここでは、グランド層6bgが、上記絶縁層6c2上に形成されている。さらに、絶縁層6c2上には、グランド層6bgを覆うように、例えばポリイミド等からなる絶縁層6c4が形成されている。その絶縁層6c4の上面上に、上記金属層6gが形成されている。
また、図17に示すように、金属層6gを、上記基準電位供給用のグランド層として利用することも可能である。金属層6gの材料として42アロイあるいはインバーを用いた場合は、必要に応じて、表面に銅あるいは金などをめっきすることにより、より電気的に安定したグランド層を形成しても良い。この場合、既存の金属層6gを用いているので、図16の場合よりも工程の簡略化が可能であるとともに、プローブシート6の厚さを薄いままにすることができる。
また、図18に示すように、プローブシート6の主面(第3主面)に導電性被膜18により上記基準電位供給用のグランド層を形成しても良い。この基準電位供給用の導電性被膜18のパターンは、型材用のウエハ15をエッチング除去の直後(図11参照)に、主面の絶縁層17aをエッチング除去し、主面に導電性被膜18が露出した段階で、フォトレジストマスクを形成して導電性被膜18をパターニングすることにより形成されている。この場合も、プロセス中に使用されていた導電性被膜18を用いているので、図16の場合よりも工程の簡略化が可能であるとともに、絶縁層6c4の追加が無い分、図16の構成の場合よりプローブシート6の厚さを薄くできる。
また、図12の工程で、接触端子6aの形成面にグランド層を新たに形成しても良い。このグランド層をスパッタリング法で形成する場合は、例えば、スパッタリング膜材料として、クロム、チタン、銅、金、ニッケルなどを単独、あるいは組み合わせて用いれば良い。
また、接触端子6aの中に実際には検査に寄与しないダミー用の接触端子6aを設けても良い。これは、ウエハ1の複数のチップ2の複数の電極3の配置に極端な粗密があると、接触端子6aと電極3との接触部のバランスが悪くなり、ウエハ平面の均等な変位を妨げる要因となる。そこで、電極3の無い位置にもダミーの接触端子6aを適宜に設けることにより、そのダミーの接触端子6aがウエハの主面に当たることで、検査用の接触端子6aと電極3とのより良好な平行度を確保することができるので、双方の接触状態を良好にすることができる。この場合、例えばダミー用の接触端子6aは、電極3が粗な領域側であって、チップ2の外周の切断領域(ダイシング領域)に配置されたダミーの電極に当たるように配置すると、製品のチップ2に損傷を与えることなく検査が可能となる。
次に、以上説明した本実施の形態のプローブカセット5を用いた半導体検査装置の一例について、図19を用いて説明する。図19は、図2のプローブカセット5を用いた半導体検査装置を含む検査システム40の全体構成の一例を示す説明図である。なお、この構成は前記変形例のプローブカセット5を用いた半導体検査装置においても同様である。
図19は、所望の荷重をウエハ1の主面に加えて電気特性検査を実施する試験装置を示す。この状態では、排気口8cから真空引きして減圧することによって、所望の気圧がプローブシート6の主面の複数の接触端子6a群に加わるようにして、ウエハ1のチップ2の電極3群に接触した接触端子6a群から、引き出し配線6b、引き出し電極6d1,6d2、コネクタ6e、ケーブル6e1を通じて、ウエハ1の複数のチップ2の各々に形成された半導体装置の電気的特性の検査を行うテスタ41との間で検査用電気信号の送受信が実施される。
本実施の形態の検査システム40の全体構成において、プローブカセット5はフルウエハプローバとして構成されている。この検査システム40は、被検査対象であるウエハ1を支持して真空引き装置(図示せず)につながっている試料支持系42と、ウエハ1の複数のチップ2の各々の複数の電極3に接触して電気信号の授受を行うプローブシート6と、試料支持系42のプローブシート6に加わる荷重(大気圧)を制御する真空度制御系43と、ウエハ1の温度制御を行う温度制御系44と、ウエハ1の電気的特性の検査を行うテスタ41とを有している。このウエハ1は、複数のチップ(半導体素子)2が配列され、各チップ2の主面には、外部接続電極としての複数の電極3が配列されている。
プローブシート6は、各々の接触端子6a、引き出し配線6b、引き出し電極6d1,6d2、コネクタ6eおよびケーブル6e1を介して、テスタ41と電気的に接続される。
ウエハ支持部材9の下部の試料台45の内部にはヒータ46が設置されている。このヒータ46は、所望の検査時にウエハ1を加熱するための手段である。検査時の温度は、通常でも、例えば20℃〜90℃程度、バーンイン検査時で、例えば125℃〜150℃程度である。このヒータ46の温度は、上記温度制御系44によって調整されるようになっている。すなわち、温度制御系44は、試料台45のヒータ46あるいは冷却治具を制御することにより、試料台45に搭載されたウエハ1の温度を制御するようになっている。また、温度制御系44は、操作部47を備え、温度制御に関する各種指示の入力の受付、例えば、手動操作の指示を受け付けることが可能になっている。
ここでは、ヒータ46がウエハ1の裏面下方のみに配置されており、ウエハ1の主面上方、すなわち、プローブシート6側に無い場合が例示されているが、その場合、ウエハ1とプローブシート6との間に温度差が生じ、その温度差によりウエハ1の電極3と、プローブシート6の接触端子6aとの位置ずれが生じることが懸念される。そこで、本実施の形態では、ヒータ46により所望の温度に加熱されたウエハ1と、このウエハ1の複数のチップ2の電極3に接触して電気信号検査を実施するための接触端子6aが形成されたプローブシート6との温度差による位置ずれを防止し、位置合わせを精確にしかも短時間に実施するため、プローブシート6あるいはプローブカセット5の内部または上面(真空引き用支持部材8の上部等)にあらかじめ温度制御の可能な発熱体を設けておいても良い。この発熱体としては、例えば、ニッケルクロムのような抵抗値の高い金属材料や高抵抗の導電樹脂を直接プローブシート6に形成したり、この材料を形成したシートをプローブシート6に貼り付けても良い。また、発熱体として暖めた液体(またはガス等の流体)をヒートブロック内のチューブに流して、このヒートブロックをプローブシート6に接触させても良い。また、プローブカセット5全体を恒温槽に入れることにより、所望の温度雰囲気を実現しても良い。この発熱体の温度は、上記温度制御系44によって制御されている。温度制御系44は、このウエハ1の主面上方に配置された発熱体の温度と、ウエハ1の裏面下方に配置されたヒータ46の温度とを連動させて制御しても良い。
このようにウエハ1の主面上方にも発熱体を設けることにより、ウエハ1とプローブシート6との温度差を小さくすることができるので、電極3と接触端子6aとの位置合わせ精度を向上させることができる。特に、加熱されたウエハ1からの熱放射と、プロービング時の接触からプローブカセットの温度が決まる従来方法と異なり、上記のようにプローブシート6を独立して検査時の温度に保っておく方式では、ウエハ1とプローブシート6との間の検査時の温度差の発生を防止することができ、加えて、シリコンと線膨張率が同程度の金属層6gで裏打ちしたプローブシート6を用いることにより、位置精度の精確なプロービングが可能となる。
上記真空度制御系43は、ケーブル48を介して伝達されるテスタ41のテスト動作の進行情報および上記温度制御系44からの温度情報に合わせて、上記空間13内の空気の真空度を制御する。また、真空度制御系43は、上記操作部47から真空度制御に関する各種指示の入力の受付、例えば、手動操作の指示を受け付けることが可能になっている。
次に、本実施の形態の半導体検査装置の動作の一例説明する。まず、プローブシート6に固着したシート下部支持部材7aに固定した位置決めピン8dを介して、位置決め用孔8eおよび孔6hに挿入して位置決めした真空引き用支持部材8をシート下部支持部材7aと一体としたプローブヘッドを用意する。
続いて、被検査対象であるウエハ1を、ウエハ支持部材9の上に載置し、上記プローブヘッドのプローブシート6の主面に並設された多数の接触端子6aの直下に、ウエハ1上の複数のチップ(半導体素子)2に形成された複数の電極3群が配置されるように位置決めし、さらに真空引きして固定したプローブカセット(試料支持系42)を用意する。そして、上記温度制御系によりウエハ1を上記のように所望の温度で加熱する。
このような準備段階を経た後、このプローブカセット5を試料台45上に載置した後、真空度制御系43を作動させて、排気口8cから真空引きにより、適度に真空度を調節することによって、所望の気圧を介してプローブシート6に形成した接触端子6a群に押圧力を加える。ここでは、ウエハ1の主面とプローブシート6との対向面間の空間13の空気を排気する(すなわち、空間13の気圧を減圧する)ことで、主としてウエハ1を吸引、変形させ、ウエハ1の裏面内に減圧による均等な荷重を加えてウエハ1の複数のチップ2の複数の電極3をプローブシート6の複数の接触端子6aに一括して押し付けるようにする。すなわち、電極3に対する高い相対位置精度を確保した複数の接触端子6aの各々の先端を、ウエハ1の複数のチップ2の複数の電極3群(全体)の面に追従するように倣って押し付けることによって、ウエハ1上に配列された各電極3に均一な荷重(1ピン当たり1〜150mN程度)による接触が行われ、各接触端子6aと各電極3との間が低抵抗(0.01Ω〜0.1Ω)で接続されることになる。
このように本実施の形態では、ウエハ1の主面と、プローブシート6の主面(第3主面)との間の空間13の空気を排気口8cから真空引きして、空間13の気圧を減圧(調整)することにより、1個当たりの接触端子6aに加わる荷重を制御して接触させることができる。
例えば、8mm角のチップ2に30個の接触端子6aが接触される場合は、減圧量(0〜1気圧:1.013×10mN/cm)の制御により、1個の接触端子6a当り、0〜215mNの範囲で任意の接触荷重を選択することができる。同様に、例えば、8mm角のチップ2に250個の接触端子が接触される場合は、減圧量(0〜1気圧)の制御により、1個の接触端子6a当り、0〜25.9mNの範囲で任意の接触荷重を選択することができる。
明瞭な四角錐状あるいは四角錐台の形状の接触端子6aを用いた場合は、接触面積が極端に小さいため、低い荷重(例えば、数mN程度以上)で安定した接触抵抗値を実現することができるため、上記の荷重制御範囲で接触圧力が制御できれば充分である。
以上のようにプローブシート6の複数の接触端子6aと、ウエハ1の複数のチップ2の複数の電極3とを接触させた状態で、ケーブル6e1、コネクタ6e、引き出し電極6d1,6d2、引き出し配線6bおよび接触端子6aを介して、ウエハ1とテスタ41との間で、動作電流や動作検査信号などの授受を行い、当該半導体装置の動作特性の可否などを判別する。
次に、上記半導体検査装置を用いた検査工程、又は検査方法を含む半導体装置の製造方法の代表例について、図20を参照して説明する。なお、図20では、上記半導体検査装置を使用する検査工程に梨地のハッチングを付した。
(1)本実施の形態の半導体装置の製造方法は、ウエハ1の各チップ2に集積回路を作り込み、半導体装置を形成する工程(半導体素子回路形成、前工程、工程100)と、本実施の形態の半導体検査装置によりウエハレベル(ウエハの状態)で複数のチップ(半導体装置)2の電気的特性を一括して検査する工程(ウエハ検査、工程101A)と、ウエハをチップ2毎に切断し、チップ(半導体素子、半導体装置)2ごとに分離する工程(ダイシング、工程102A)と、チップ(半導体素子)2を樹脂等で封止する工程(組立・封止、工程103)を有する。その後、バーンイン(工程104A)、選別検査(工程105A)、外観検査(工程106A)を経て、チップパッケージ品として出荷される。なお、前工程は、ウエハプロセスとも呼ばれ、半導体インゴットから切り出されたウエハの主面に、絶縁膜の形成工程、不純物導入工程およびエッチング工程等を経て集積回路素子を形成した後、その上層に配線層および電極を形成してウエハ検査が可能な状態になるまでの工程をいう。
(2)本実施の形態の他の半導体装置の製造方法は、上記半導体素子回路形成(工程100)、上記ウエハ検査(工程101A)、ダイシング(工程102A)を順に経た後、チップ検査用ソケット装着(工程200)、バーンイン(工程104B)、選別検査(工程105B)、ソケットから取り外し(工程201)、外観検査(工程106B)を経て、ベアチップ出荷品として出荷する工程を有している。
(3)本実施の形態の他の半導体装置の製造方法は、上記半導体素子回路形成(工程100)、上記ウエハ検査(工程101A)を順に経た後、ウエハ1を切断することなく、バーンイン(工程104C)、選別検査(工程105C)、外観検査(工程106C)を経て、フルウエハ出荷品として出荷する工程を有する。このバーンイン(工程104C)、選別検査(工程105C)においても、本実施の形態の半導体検査装置により検査が行われる。
(4)本実施の形態の他の半導体装置の製造方法は、上記半導体素子回路形成(工程100)および上記ウエハ検査(工程101A)を順に経た後、バーンイン(工程104C)および選別検査(工程105C)を経て、さらに、上記ダイシング(工程102B)と、外観検査(工程106D)を経て、ベアチップ出荷品として出荷される。このバーンイン(工程104C)、選別検査(工程105C)においても、本実施の形態の半導体検査装置により検査が行われる。
(5)本実施の形態の他の半導体装置の製造方法は、上記半導体素子回路形成(工程100)を経た後、ウエハ1を、複数のチップ2を有する所望の大きさ(例えば4分の1毎等)のウエハに分割する(工程300A)。その後、その分割ウエハの複数のチップ2の電気的特性を本実施の形態の半導体検査装置によりその分割したウエハレベルで一括して検査する(工程101B)。その後、バーンイン(工程104D)、選別検査(工程105D)、外観検査(工程106E)を経て、分割ウエハ出荷品として出荷される。このバーンイン(工程104D)、選別検査(工程105D)においても、本実施の形態の半導体検査装置により検査が行われる。
(6)本実施の形態の他の半導体装置の製造方法は、上記半導体素子回路形成(工程100)、上記ウエハ1の分割(工程300A)、分割ウエハの検査(工程101B)、バーンイン(工程104D)および選別検査(工程105D)を順に経た後、分割ウエハを個々のチップ2毎に切断し、チップ2毎に分離し(ダイシング、工程102C)、外観検査(工程106F)を経て、ベアチップ出荷品として出荷される。このバーンイン(工程104D)、選別検査(工程105D)においても、本実施の形態の半導体検査装置により検査が行われる。
(7)本実施の形態の他の半導体装置の製造方法は、上記半導体素子回路形成(工程100)の後、ウエハ1の主面上に樹脂層等を形成する(樹脂層形成工程400)。これにより、ウエハ1の複数のチップ2を一括して封止する。その後、樹脂層等を形成したウエハ1に形成された複数のチップ2の電気的特性を本実施の形態の半導体検査装置により一括して検査する(ウエハ検査工程101C)。その後、バーンイン(工程104E)、選別検査(工程105E)、ダイシング(工程102D)および外観検査(工程106G)を順に経て、CSP出荷品として出荷される。このバーンイン(工程104E)、選別検査(工程105E)においても、本実施の形態の半導体検査装置により検査が行われる。
(8)本実施の形態の他の半導体装置の製造方法は、上記半導体素子回路形成(工程100)、上記樹脂層形成(工程400)、上記ウエハ検査(工程101C)、バーンイン(工程104E)および選別検査(工程105E)を順に経た後、外観検査(工程106H)を経て、フルウエハCSP出荷品として出荷される。このバーンイン(工程104E)、選別検査(工程105E)においても、本実施の形態の半導体検査装置により検査が行われる。
(9)本実施の形態の半導体装置の製造方法は、上記半導体素子回路形成(工程100)および上記樹脂層形成(工程400)を順に経た後、ウエハ1を、複数のチップ2を有する所望の大きさ(例えば4分の1毎等)のウエハに分割する(工程300B)。その後、その分割ウエハの複数のチップ2の電気的特性を本実施の形態の半導体検査装置によりその分割したウエハレベルで一括して検査する(工程101D)。その後、バーンイン(工程104F)、選別検査(工程105F)、外観検査(工程106I)を経て、分割ウエハCSP出荷品として出荷される。このバーンイン(工程104F)、選別検査(工程105F)においても、本実施の形態の半導体検査装置により検査が行われる。
(10)本実施の形態の他の半導体装置の製造方法は、上記半導体素子回路形成(工程100)、上記樹脂層形成(工程400)、上記ウエハの分割(工程300B)、分割ウエハの検査(工程101D)、バーンイン(工程104F)および選別検査(工程105F)を順に経た後、分割ウエハを個々のチップ2毎に分割する(ダイシング、工程102E)。その後、外観検査(工程106J)を経て、CSP出荷品として出荷される。このバーンイン(工程104F)、選別検査(工程105F)においても、本実施の形態の半導体検査装置により検査が行われる。
(11)ここでは、上記(7)〜(10)の半導体装置の製造方法の具体的な一例を図21〜図23により説明する。なお、図21〜図23の(a)は半導体装置の製造工程中のウエハ1の全体平面図、各図の(b)は各図(a)のウエハ1の要部断面図を示している。
図21(a)は、上記半導体素子回路形成(工程100)後のウエハ1の主面の全体平面図、同図(b)はその要部断面図を示している。ウエハ1の主面には、例えば長方形状の複数のチップ2が配置されている。ここでは、各チップ2の主面の短方向の中央位置に複数の電極3がチップ2の長手方向に沿って並んで配置されている場合が例示されている。ウエハ1を構成する半導体基板1SUBの主面または主面上には、例えばMIS・FET(Metal Insulator Semiconductor Field Effect Transistor)、バイポーラトランジスタ、抵抗または容量等のような所望の集積回路素子が形成されている。そして、この集積回路素子が絶縁層50に形成された配線により接続されることでメモリ回路や論理回路等の集積回路が形成されている。この段階の絶縁層50上には、上記電極3が形成されている。電極3は、例えばアルミニウムまたはアルミニウム合金からなり、上記集積回路の引き出し電極である。最上の絶縁層50の最上層には、表面保護膜51a,51bが下層から順に堆積されている。表面保護膜51aは、例えば酸化シリコン膜の単体膜、酸化シリコン膜と窒化シリコン膜との積層膜等のような無機絶縁材料で構成され、その上層の表面保護膜51bは、例えばポリイミド樹脂等のような有機絶縁材料で構成されている。この表面保護膜51a,51bの一部には、開口部52が形成され、そこから電極3の一部が露出されている。なお、この段階は、上記(1)〜(6)の半導体装置の製造方法でも共通である。上記(1)〜(6)の半導体装置の製造方法であれば、その後の検査工程で、この電極3に半導体検査装置のプローブシート6の接触端子6aの先端部が接触されて電気的特性検査が行われることになる。
続いて、図22に示すように、ウエハ1の主面上に、再配線53を形成した後、さらに、例えばポリイミド樹脂等のような樹脂層(上記樹脂層)54を堆積して、ウエハ1の主面の複数のチップ2をウエハ1の状態のまま一括して封止する。再配線53は、例えば銅からなり、電極3を、電極3の密集領域から空き領域に引き出すことで、集積回路の電極3と、チップ2を実装する実装配線基板の電極との寸法上の整合を取る機能を有している。その後、樹脂層54の一部に再配線53の一部が露出するような開口部55を形成した後、その開口部55から露出する再配線53に接続される下地金属パターン56を形成する。
続いて、上記図20のウエハ検査(工程101C)またはウエハ分割(工程300B)の工程に移行しても良い。この場合、ウエハ検査工程(工程101C、101D)、バーンイン(工程104E、104F)、選別検査(工程105E、105F)では、上記下地金属パターン56に半導体検査装置のプローブシート6の接触端子6aが接触した状態で各々の検査が行われる。
一方、上記図20のウエハ検査(工程101C)またはウエハ分割(工程300B)の工程に移行せず、次のような工程に移行しても良い。すなわち、図23に示すように、ウエハ1の主面の複数のチップ2の各々の複数の下地金属パターン56に、例えば半田や金(Au)等からなるバンプ57を一括して形成する。そして、その後、上記図20のウエハ検査(工程101C)またはウエハ分割(工程300B)の工程に移行しても良い。この場合、ウエハ検査工程(工程101C、101D)、バーンイン(工程104E、104F)、選別検査(工程105E、105F)では、上記バンプ57に半導体検査装置のプローブシート6の接触端子6aが接触した状態で各々の検査が行われる。
以上のような(1)〜(11)で説明した半導体装置の製造方法における、チップ2の電気的特性を検査する工程では、本実施の形態のプローブカセットを用いることにより、位置精度よく良好な接触特性を得ることができる。
すなわち、結晶性を有する基板の異方性エッチングによる穴を型材としてめっきすることで形成される角錐形状又は角錐台形状の接触端子6aを用いて検査することにより、低接触圧で安定した接触特性を実現でき、下部にある半導体素子を傷めずに検査することが可能である。また、複数の接触端子6aがウエハ1と同じ線膨張率を持った金属層6gで裏打ちされる構造(または複数の接触端子6aの一群を金属層6gで取り囲む構成)をとるため、検査動作時でも接触端子6aは余分な応力を受けず、ウエハ1の電極3との相対位置が精確な接触が実現できる。
さらに、半導体素子の電極3への圧痕は、小さく、しかも点(角錐形状又は角錐台形状に凹状の点)になるため、この電極表面にはほとんど圧痕のない平らな領域が残ることになり、図20に示した検査工程のように接触による検査が複数回あっても安定した接触抵抗値を確保できる。
特に、初期特性検査、バーンイン、選別検査等の複数回の検査工程がある場合でも、検査用部品を搭載したプローブシート6を、突起状の接触端子6aを半導体素子の検査用電極に真空密着させた構成にすることにより、半導体素子の一連の検査工程によるウエハ1の電極3へのプロービング痕が、全検査工程終了後でもパッド(電極3)へのダメージ(電極表面の荒れ)が少なく、その後の半導体素子の接続工程(ワイヤボンディング、半田バンプ形成、金バンプ形成、金錫接合等)の信頼性を向上できる。
また、プローブシート6の主面と、ウエハ1の主面との対向面間に形成される空間13の気圧を減圧することにより、薄膜のプローブシート6に形成した四角錐あるいは四角錐台状の接触端子6aと、前記接触端子にならうウエハ1の電極3とを接触させることにより、大気圧を利用した簡便な押圧機構で各接触端子6aを均等圧で電極3に接触させることができるので、大面積でも安定した接触抵抗値を実現できる。すなわち、ウエハ1の大面積化に充分に対向可能である。
また、薄膜の配線回路形成技術を用いることにより、必要な電子部品(例えば、抵抗器、コンデンサ、ヒューズ、コネクタ)6fを、プローブシート6の主面の接触端子6aに近い、プローブシート6の裏面に、容易に配置・搭載することができるので、安定した検査や回路動作を実現できる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発
明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可
能であることは言うまでもない。
本発明は、半導体装置や電子装置の製造業に適用できる。
本発明の一実施の形態である半導体装置を形成する半導体ウエハの説明図である。 本発明の一実施の形態である半導体検査装置のプローブカセットの要部断面図である。 図2のプローブカセットの主要部品を分解して図示した要部斜視図である。 (a),(b)は図2のプローブカセットのプローブシートの接触端子において半導体ウエハの電極に接触する先端部分の一例の要部斜視図である。 図2のプローブカセットのプローブシートの接触端子と半導体ウエハの電極との接触時の接触部の要部拡大断面図である。 (a)〜(c)は本発明の一実施の形態である半導体検査装置のプローブカセットのプローブシートの接触端子の形成工程中の断面図である。 (a)〜(c)は本発明の一実施の形態である半導体検査装置のプローブカセットのプローブシートのシート本体の形成工程中の断面図である。 (a)〜(c)は半導体検査装置のプローブカセットのプローブシートのシート本体の図7に続く形成工程中の断面図である。 (a)〜(c)は半導体検査装置のプローブカセットのプローブシートのシート本体の図8に続く形成工程中の断面図である。 本発明の一実施の形態である半導体検査装置のプローブカセットのプローブシートの製造工程中の断面図である。 図10に続く半導体検査装置のプローブカセットのプローブシートの製造工程中の断面図である。 図11に続く半導体検査装置のプローブカセットのプローブシートの製造工程中の断面図である。 (a)は検査対象の半導体ウエハの半導体チップ形成領域を4枚の小形のウエハでカバーする例を示す平面図であり、(b)は検査対象の半導体ウエハの半導体チップ形成領域の4分の1の領域を小形のウエハに形成した例を示す平面図であり、(c)および(d)はそれぞれ(b)のウエハを切断した代表例を示す平面図である。 (a)は検査対象の半導体ウエハの半導体チップ形成領域の一例を示す平面図であり、(b)は検査対象の半導体ウエハを4分割した半導体ウエハおよび半導体チップ形成領域を示す平面図である。 (a)は検査対象の半導体ウエハの半導体チップ形成領域の一例を示す平面図であり、(b)は検査対象の半導体ウエハを複数回に分けて検査する場合の半導体チップが飛び飛びの配置である一例を示す平面図であり、(c)は検査対象の半導体ウエハを複数回に分けて検査する場合の半導体チップが飛び飛びの配置である(b)と対である一例を示す平面図である。 本発明の他の実施の形態である半導体検査装置のプローブカセットの他の例の断面図である。 本発明の他の実施の形態である半導体検査装置のプローブカセットの他の例の断面図である。 本発明の他の実施の形態である半導体検査装置のプローブカセットのさらに他の例の断面図である。 本発明の他の実施の形態である検査システムの全体構成の一例の説明図である。 本発明の他の実施の形態である半導体装置の検査工程を含む製造工程の代表例を示すフロー図である。 (a)は本発明の他の実施の形態である半導体装置の製造工程中における半導体ウエハの全体平面図、(b)は(a)の半導体ウエハの要部断面図である。 (a)は図21に続く半導体装置の製造工程中における半導体ウエハの全体平面図、(b)は(a)の半導体ウエハの要部断面図である。 (a)は図22に続く半導体装置の製造工程中における半導体ウエハの全体平面図、(b)は(a)の半導体ウエハの要部断面図である。
符号の説明
1 半導体ウエハ
2 半導体チップ
3 電極
5 プローブカセット
6 プローブシート
6a 接触端子
6b 引き出し配線
6c 絶縁層
6c1 絶縁層
6d1,6d2 引き出し電極
6e コネクタ
6e1 ケーブル
6f 電子部品
6g 金属層
6h 孔
6i 孔
7a シート下部支持部材
7b シート上部支持部材
8 真空引き用支持部材
8a 外壁部
8b 凸部
8c 排気口
8d 位置決めピン
8e 位置決め用孔
9 ウエハ支持部材
10a,10b Oリング
11a,11b 排気路
12 バルブ
13 空間
15 半導体ウエハ
15a エッチング穴
15C,15D 切断ウエハ
16a,16b 絶縁膜
17a,17b 絶縁膜
18 導電性被覆
19 ドライフィルム
20,20a〜20d 金属膜
22a,22b 金属膜
22c,22d,22e 金属ビア
23 穴
24 ドライフィルム
26 穴
27 ドライフィルム
28a,28b 金属膜
29 穴
31 導電シート
33a,33b 真空加圧加熱接着用基板
34 シリコンエッチング用保護治具
34a 固定治具
34b ふた
35 中間固定板
40 検査システム
41 テスタ
42 試料支持系
43 真空度制御系
44 温度制御系
45 試料台
46 ヒータ
47 操作部
48 ケーブル
50 絶縁層
51a,51b 表面保護膜
52 開口部
53 再配線
54 樹脂層
55 開口部
56 下地金属パターン
57 バンプ

Claims (15)

  1. (a)第1主面およびその裏側の第2主面を持ち、前記第1主面に形成された複数の半導体チップと、前記複数の半導体チップの各々に配置された複数の電極とを有する半導体ウエハを支持する支持部材と、
    (b)前記半導体ウエハの第1主面に対して所望の空間を隔てて対向する第3主面、前記第3主面の裏側の第4主面、前記第3主面と前記第4主面とを貫通する複数の孔、前記第3主面に配置された複数の接触端子、前記複数の接触端子の各々から引き出された複数の配線および前記複数の配線の各々を介して前記第4主面に引き出された複数の引き出し電極を有するプローブシートと、
    (c)前記プローブシートの前記複数の引き出し電極に接続され、前記半導体ウエハの複数の半導体チップを一括して電気的に検査するテスタと、
    (d)前記検査に際して、前記プローブシートの前記第4主面側から前記複数の孔を介して前記所望の空間を減圧し、前記半導体ウエハを主として変形させて前記半導体ウエハの複数の半導体チップの各々の複数の電極を、前記プローブシートの複数の接触端子に接触させた状態にする減圧手段とを有することを特徴とする半導体検査装置。
  2. 請求項1記載の半導体検査装置において、前記複数の接触端子において、前記半導体ウエハの複数の半導体チップの各々の電極に接触する部分の形状が、角錐形状または角錐台形状に形成されていることを特徴とする半導体検査装置。
  3. 請求項1または2記載の半導体検査装置において、前記プローブシートの第4主面側に、前記検査に際して、前記プローブシートを支持する支持部材を設けたことを特徴とする半導体検査装置。
  4. 請求項1、2または3記載の半導体検査装置において、前記プローブシートは、前記検査の種類に対応して取り替え可能であることを特徴とする半導体検査装置。
  5. 請求項1乃至4のいずれかに記載の半導体検査装置において、前記複数の孔は、前記複数の半導体チップの各々に対応する位置に配置されていることを特徴とする半導体検査装置。
  6. 請求項1乃至5のいずれかに記載の半導体検査装置において、前記プローブシートは多層配線構造であることを特徴とする半導体検査装置。
  7. 請求項1乃至6のいずれかに記載の半導体検査装置において、前記プローブシートはポリイミド樹脂で構成されていることを特徴とする半導体検査装置。
  8. 請求項1乃至6のいずれかに記載の半導体検査装置において、前記プローブシートは、プリント配線基板、ガラス基板またはセラミック基板のいずれかであることを特徴とする半導体検査装置。
  9. (a)第1主面およびその裏面の第2主面を持つ半導体ウエハを用意する工程と、
    (b)前記半導体ウエハの第1主面に複数の半導体チップを形成する工程と、
    (c)前記半導体ウエハの複数の半導体チップを半導体検査装置により電気的に検査する工程とを有し、
    前記半導体検査装置は、
    前記半導体ウエハを支持する支持部材と、
    前記半導体ウエハの第1主面に対して所望の空間を隔てて対向する第3主面、前記第3主面の裏側の第4主面、前記第3主面と前記第4主面とを貫通する複数の孔、前記第3主面に配置された複数の接触端子、前記複数の接触端子の各々から引き出された複数の配線および前記複数の配線の各々を介して前記第4主面に引き出された複数の引き出し電極を有するプローブシートと、
    前記プローブシートの前記複数の引き出し電極に接続され、前記半導体ウエハの複数の半導体チップを一括して電気的に検査するテスタと、
    前記所望の空間を減圧する減圧手段とを有しており、
    前記(c)工程の検査に際しては、前記プローブシートの前記第4主面側から前記複数の孔を介して前記所望の空間を前記減圧手段により減圧することにより、前記半導体ウエハを主として変形させて前記半導体ウエハの複数の半導体チップの各々の複数の電極を、前記プローブシートの複数の接触端子に接触させた状態で、前記複数の半導体チップを一括して電気的に検査することを特徴とする半導体装置の製造方法。
  10. 請求項記載の半導体装置の製造方法において、前記複数の接触端子において、前記半導体ウエハの複数の半導体チップの各々の電極に接触する部分の形状が、角錐形状または角錐台形状に形成されていることを特徴とする半導体装置の製造方法。
  11. 請求項記載の半導体装置の製造方法において、前記(c)工程後、前記半導体ウエハを切断し、前記複数の半導体チップ毎に分離する工程と、個々に分離された前記複数の半導体チップを樹脂で封止する工程とを有することを特徴とする半導体装置の製造方法。
  12. 請求項記載の半導体装置の製造方法において、前記(b)工程後、前記(c)工程の前に、前記半導体ウエハの複数の半導体チップを絶縁層により一括して封止して、前記絶縁層の表面に再配列した電極を形成する工程を有しており、前記(c)工程に際しては、前記封止工程後の前記半導体ウエハの複数の半導体チップを前記半導体検査装置により電気的に検査することを特徴とする半導体装置の製造方法。
  13. 請求項記載の半導体装置の製造方法において、前記(b)工程後、前記(c)工程の前に、前記半導体ウエハを複数の半導体ウエハに分割する工程を有しており、前記(c)工程に際しては、前記分割された半導体ウエハの複数の半導体チップを前記半導体検査装置により電気的に検査することを特徴とする半導体装置の製造方法。
  14. 請求項記載の半導体装置の製造方法において、前記(b)工程後、前記(c)工程の前に、前記半導体ウエハの複数の半導体チップを絶縁層により一括して封止して、前記絶縁層の表面に再配列した電極を形成する工程を有しており、前記(c)工程の前に、前記封止工程後の前記半導体ウエハを複数の半導体ウエハに分割する工程を有しており、前記(c)工程に際しては、前記分割された封止工程後の半導体ウエハの複数の半導体チップを前記半導体検査装置により電気的に検査することを特徴とする半導体装置の製造方法。
  15. 請求項記載の半導体装置の製造方法において、前記(c)工程の検査に際して、前記半導体ウエハの複数の半導体チップの電気的特性を飛び飛びに検査し、これを繰り返すことにより前記半導体ウエハの全ての半導体チップを検査することを特徴とする半導体装置の製造方法。
JP2004378504A 2004-12-28 2004-12-28 半導体検査装置および半導体装置の製造方法 Expired - Fee Related JP4145293B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004378504A JP4145293B2 (ja) 2004-12-28 2004-12-28 半導体検査装置および半導体装置の製造方法
US11/270,531 US7227370B2 (en) 2004-12-28 2005-11-10 Semiconductor inspection apparatus and manufacturing method of semiconductor device
CNB2005101233796A CN100380622C (zh) 2004-12-28 2005-11-25 半导体检查装置以及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004378504A JP4145293B2 (ja) 2004-12-28 2004-12-28 半導体検査装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006186120A JP2006186120A (ja) 2006-07-13
JP4145293B2 true JP4145293B2 (ja) 2008-09-03

Family

ID=36610711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004378504A Expired - Fee Related JP4145293B2 (ja) 2004-12-28 2004-12-28 半導体検査装置および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7227370B2 (ja)
JP (1) JP4145293B2 (ja)
CN (1) CN100380622C (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8076216B2 (en) 2008-11-11 2011-12-13 Advanced Inquiry Systems, Inc. Methods and apparatus for thinning, testing and singulating a semiconductor wafer
JP2006032593A (ja) * 2004-07-15 2006-02-02 Renesas Technology Corp プローブカセット、半導体検査装置および半導体装置の製造方法
JP5085534B2 (ja) 2005-04-27 2012-11-28 エイアー テスト システムズ 電子デバイスを試験するための装置
JP4800007B2 (ja) 2005-11-11 2011-10-26 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法およびプローブカード
TWI308773B (en) * 2006-07-07 2009-04-11 Chipmos Technologies Inc Method for manufacturing probe card
JP2008151573A (ja) * 2006-12-15 2008-07-03 Micronics Japan Co Ltd 電気的接続装置およびその製造方法
EP2132580B1 (en) * 2007-04-05 2014-05-21 AEHR Test Systems Method of testing a microelectronic circuit
US7800382B2 (en) 2007-12-19 2010-09-21 AEHR Test Ststems System for testing an integrated circuit of a device and its method of use
JP5553480B2 (ja) * 2008-02-26 2014-07-16 株式会社日本マイクロニクス 電気的接続装置
JP2009204393A (ja) * 2008-02-27 2009-09-10 Renesas Technology Corp プローブカード、プローブカードの製造方法、半導体検査装置および半導体装置の製造方法
CN101545926B (zh) * 2008-03-25 2011-05-11 旺矽科技股份有限公司 探针测试装置
JP2010027658A (ja) * 2008-07-15 2010-02-04 Hitachi Ulsi Systems Co Ltd プローブ試験方法と半導体ウェハ及びプローブカード
AT507468B1 (de) * 2008-10-15 2010-10-15 Dtg Int Gmbh Ermittlung von eigenschaften einer elektrischen vorrichtung
US7798867B2 (en) 2008-11-12 2010-09-21 Interconnect Devices, Inc. Environmentally sealed contact
US8030957B2 (en) 2009-03-25 2011-10-04 Aehr Test Systems System for testing an integrated circuit of a device and its method of use
KR100990198B1 (ko) 2009-08-07 2010-10-29 가부시키가이샤 어드밴티스트 웨이퍼 트레이 및 시험 장치
US8362797B2 (en) * 2009-08-25 2013-01-29 Advanced Inquiry Systems, Inc. Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed therebetween
US9176186B2 (en) * 2009-08-25 2015-11-03 Translarity, Inc. Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed
JP5448675B2 (ja) * 2009-09-25 2014-03-19 パナソニック株式会社 プローブカード及びそれを用いた半導体ウェーハの検査方法
JP5427536B2 (ja) * 2009-10-01 2014-02-26 東京エレクトロン株式会社 プローブカード
CN103229066A (zh) 2010-09-28 2013-07-31 高级查询系统公司 晶片测试系统以及相关的使用和制造方法
US8506307B2 (en) 2010-12-02 2013-08-13 Interconnect Devices, Inc. Electrical connector with embedded shell layer
JP2012122972A (ja) * 2010-12-10 2012-06-28 Ngk Spark Plug Co Ltd 電気検査用装置、及び配線基板の製造方法
KR101149759B1 (ko) * 2011-03-14 2012-06-01 리노공업주식회사 반도체 디바이스의 검사장치
JP5796870B2 (ja) * 2011-12-05 2015-10-21 株式会社日本マイクロニクス 半導体デバイスの検査装置とそれに用いるチャックステージ
TWI453425B (zh) 2012-09-07 2014-09-21 Mjc Probe Inc 晶片電性偵測裝置及其形成方法
JP6076695B2 (ja) * 2012-10-30 2017-02-08 株式会社日本マイクロニクス 検査ユニット、プローブカード、検査装置及び検査装置の制御システム
JP5898243B2 (ja) * 2014-01-09 2016-04-06 本田技研工業株式会社 電流印加装置及び半導体素子の製造方法
FR3031812A1 (fr) * 2015-01-20 2016-07-22 Schneider Electric Ind Sas Detecteur pour un conducteur d'un reseau electrique
JP2016151573A (ja) * 2015-02-19 2016-08-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法およびプローブカード
JP6525831B2 (ja) * 2015-09-15 2019-06-05 株式会社ヨコオ コンタクトユニット及び検査治具
TWI782508B (zh) 2016-01-08 2022-11-01 美商艾爾測試系統 電子測試器中裝置之熱控制的方法與系統
JP6782103B2 (ja) * 2016-06-21 2020-11-11 株式会社日本マイクロニクス プローブカード、検査装置および検査方法
JP6823986B2 (ja) * 2016-09-28 2021-02-03 東京エレクトロン株式会社 基板検査装置及び基板検査方法
SG11201903703WA (en) * 2016-10-27 2019-05-30 Mitsui Chemicals Tohcello Inc Method for manufacturing electronic apparatus, adhesive film for manufacturing electronic apparatus, and electronic component testing apparatus
CN106526443B (zh) * 2016-10-31 2019-05-31 广东利扬芯片测试股份有限公司 一种硅晶片测试探针台
US10973161B2 (en) * 2017-01-13 2021-04-06 Raytheon Company Electronic component removal device
EP3589965B1 (en) 2017-03-03 2023-12-06 AEHR Test Systems Electronics tester
JP7075725B2 (ja) * 2017-05-30 2022-05-26 株式会社日本マイクロニクス 電気的接続装置
KR102099103B1 (ko) * 2018-10-15 2020-04-09 세메스 주식회사 가열 플레이트 냉각 방법 및 기판 처리 장치
MY206126A (en) * 2018-11-27 2024-11-30 Nhk Spring Co Ltd Probe unit
JP7398935B2 (ja) * 2019-11-25 2023-12-15 東京エレクトロン株式会社 載置台、及び、検査装置
KR102949167B1 (ko) 2020-10-07 2026-04-06 에어 테스트 시스템즈 일렉트로닉스 테스터
CN114994488A (zh) * 2022-05-20 2022-09-02 广州晶合测控技术有限责任公司 一种tft薄膜晶体管恒温老化寿命测试盒
CN121114724A (zh) 2022-12-30 2025-12-12 雅赫测试系统公司 电子测试器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0140034B1 (ko) * 1993-12-16 1998-07-15 모리시다 요이치 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
JP3658029B2 (ja) * 1994-02-21 2005-06-08 株式会社ルネサステクノロジ 接続装置およびその製造方法
JPH08241916A (ja) * 1995-03-07 1996-09-17 Matsushita Electric Ind Co Ltd 半導体集積回路の検査方法
JPH10142290A (ja) * 1996-11-08 1998-05-29 Advantest Corp Ic試験装置
JP3467394B2 (ja) 1997-10-31 2003-11-17 松下電器産業株式会社 バーンイン用ウェハカセット及びプローブカードの製造方法
TW462103B (en) * 1998-03-27 2001-11-01 Shiu Fu Jia Wafer testing device and method
JP2000164647A (ja) * 1998-11-24 2000-06-16 Matsushita Electric Ind Co Ltd ウエハカセット及び半導体集積回路の検査装置
US6340895B1 (en) * 1999-07-14 2002-01-22 Aehr Test Systems, Inc. Wafer-level burn-in and test cartridge
JP2001056346A (ja) * 1999-08-19 2001-02-27 Fujitsu Ltd プローブカード及び複数の半導体装置が形成されたウエハの試験方法
JP2002076075A (ja) * 2000-08-24 2002-03-15 Nec Corp 半導体集積回路
JP2002082130A (ja) * 2000-09-06 2002-03-22 Hitachi Ltd 半導体素子検査装置及びその製造方法
US6828810B2 (en) * 2000-10-03 2004-12-07 Renesas Technology Corp. Semiconductor device testing apparatus and method for manufacturing the same
JP3631451B2 (ja) * 2001-02-05 2005-03-23 松下電器産業株式会社 半導体集積回路の検査装置および検査方法
JP3878449B2 (ja) * 2001-10-17 2007-02-07 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2003297887A (ja) * 2002-04-01 2003-10-17 Hitachi Ltd 半導体集積回路装置の製造方法および半導体検査装置
JP2004053409A (ja) * 2002-07-19 2004-02-19 Matsushita Electric Ind Co Ltd プローブカード

Also Published As

Publication number Publication date
US7227370B2 (en) 2007-06-05
JP2006186120A (ja) 2006-07-13
US20060139042A1 (en) 2006-06-29
CN100380622C (zh) 2008-04-09
CN1797732A (zh) 2006-07-05

Similar Documents

Publication Publication Date Title
JP4145293B2 (ja) 半導体検査装置および半導体装置の製造方法
US7656174B2 (en) Probe cassette, semiconductor inspection apparatus and manufacturing method of semiconductor device
KR100623544B1 (ko) 프로우브 카드, 반도체 검사 장치 및 반도체 장치의 제조 방법
TW502354B (en) Inspection device for semiconductor
JP4465995B2 (ja) プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法
CN101520470B (zh) 探测卡及其制造方法和半导体检测装置及其制造方法
US7423439B2 (en) Probe sheet adhesion holder, probe card, semiconductor test device, and manufacturing method of semiconductor device
US8314624B2 (en) Probe card, semiconductor inspecting apparatus, and manufacturing method of semiconductor device
KR100938038B1 (ko) 전송 회로, 접속용 시트, 프로브 시트, 프로브 카드,반도체 검사 장치, 및 반도체 장치의 제조 방법
JP2002110751A (ja) 半導体集積回路装置の検査装置および製造方法
JPWO2009041637A1 (ja) 半導体検査装置及び検査方法ならびに被検査半導体装置
JP2008504559A (ja) パターン化された導電層を有する基板
JP2004144742A (ja) プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法
KR100393452B1 (ko) 반도체소자검사용 기판의 제조방법
JP3735556B2 (ja) 半導体装置の製造方法及び半導体装置
JP2009098153A (ja) 薄膜プローブの製造方法
JPH11154694A (ja) ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法
JP4220586B2 (ja) プローブカード
JP2007086044A (ja) プローバ装置及びこれに用いるプローブ組立体
KR20090057208A (ko) 프로브 기판 조립체
JP2004207412A (ja) 半導体装置の検査装置及び製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080527

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080617

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130627

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130627

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140627

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees