Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4146859B2 - 半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JP4146859B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4146859B2
JP4146859B2 JP2005335311A JP2005335311A JP4146859B2 JP 4146859 B2 JP4146859 B2 JP 4146859B2 JP 2005335311 A JP2005335311 A JP 2005335311A JP 2005335311 A JP2005335311 A JP 2005335311A JP 4146859 B2 JP4146859 B2 JP 4146859B2
Authority
JP
Japan
Prior art keywords
silicide
layer
silicon
nisi
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005335311A
Other languages
English (en)
Other versions
JP2006186326A (ja
Inventor
泰利 奥野
道一 松元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005335311A priority Critical patent/JP4146859B2/ja
Priority to US11/288,093 priority patent/US7202147B2/en
Publication of JP2006186326A publication Critical patent/JP2006186326A/ja
Priority to US11/723,061 priority patent/US20070158760A1/en
Application granted granted Critical
Publication of JP4146859B2 publication Critical patent/JP4146859B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H10D84/0133—Manufacturing common source or drain regions between multiple IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0137—Manufacturing their gate conductors the gate conductors being silicided
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、特にシリサイド層の構造及びその形成方法に関する。
一般に、ＭＯＳ（Metal Oxide Semiconductor ）トランジスタでは、コンタクト抵抗及び配線抵抗などの寄生抵抗を低減することが動作速度を向上するための重要な要素である。これらのトランジスタの寄生抵抗の低減は、一般にソース・ドレイン領域上部及びゲート電極上部をシリサイド化することにより行われている。
大規模な半導体集積回路装置（ＬＳＩ）の集積度を上げるためには、横方向寸法を縮小するだけではなく、縦方向寸法の縮小化も必要である。縦方向寸法の縮小化の１つとして、ソース・ドレイン領域となる不純物拡散層の接合深さを浅くする必要がある。しかしながら、半導体基板内の拡散層の厚さを薄くすると、拡散層の抵抗が高くなり、半導体装置の動作速度が低下するという問題がある。これに対しては、拡散層の表面に金属シリサイド層を形成した構造によってソース・ドレイン抵抗を下げることが有効である。前記の金属シリサイド層を形成する方法としては、シリコン基板上及びゲート電極となるポリシリコン上に金属膜を堆積し、当該金属膜に熱処理を加えることにより、シリコンと金属とを反応させてソース・ドレイン領域上部及びゲート電極上部をシリサイド化する方法が従来から用いられてきた。
ところで、シリサイド層を形成する材料としては、浅接合に対してシリサイド化反応時のシリコン消費量を低減できる材料が求められている。それに対して、シリコン消費量を低減することが可能な材料として低抵抗なモノシリサイドを形成するニッケル（Ｎｉ）を用いたシリサイド形成技術が開発されている。
しかしながら、Ｎｉシリサイドのダイシリサイド相であるＮｉＳｉ2 は、シリコンと格子定数が非常に近く、後工程の高温熱処理や不適切なプロセス条件に起因して、逆ピラミッド状の界面を形成することが知られている。後工程の高温熱処理温度に対する耐性（耐熱性）を向上させて安定にＮｉシリサイドを形成する方法として、シリサイドを合金化する方法が提案されている（例えば特許文献１参照）。この先行技術において、低抵抗モノシリサイド相であるＮｉＳｉを安定化させる効果を持つ元素として、Ｇｅ、Ｔｉ、Ｒｅ、Ｔａ、Ｎ、Ｖ、Ｉｒ、Ｃｒ、Ｚｒが挙げられている（例えば非特許文献１参照）。また、Ｚｒと良く似た物理化学的性質を示す元素であるＨｆについても、同様の効果を示唆する報告がなされている（例えば非特許文献２参照）。さらに、Ｍｏ、Ｉｒ、Ｃｏ、Ｐｔなどについても同様の効果を示唆する報告がなされている（例えば非特許文献３〜５参照）。
米国特許第６６８９６８８号公報（Paul Raymond Besser 、Method And Device Using Silicide Contacts For Semiconductor Processing、2004年２月10日 Min-Joo Kim 他、High Thermal Stability of Ni Monosilicide from Ni-Ta Alloy Films on Si(100) 、Electrochem. Solid-State Lett. 6、2003年、G122-G125 項瑞飛（東工大） 他、Ｈｆを添加したＮｉシリサイドの形成、第６５回応用物理学会学術講演会 講演予稿集、２００４年秋季９月１日〜４日、p.７０８（講演番号２Ｐ−Ｍ−１０） Young-Woo Ok 他、Effect of a Mo Interlayer on the Electrical and Structural Properties of Nickel Silicides 、J. Electrochem. Soc. 150 、2003年、G385-G388 Jer-shen Maa 他、Effect of interlayer on thermal stability of nickel silicides 、J. Vac. Sci. Technol. A 19、2001年、p.1595-1599 D. Mangelinck 他、Enhancement of thermal stability of NiSi films on (100)Si and (111)Si by Pt addition、Appl. Phys. Lett. 、1999年、vol.75、num.12、p.1736-1738 F. M. d'Heurle 他、Resistivity of the solid solutions (Co-Ni)Si2 、J. Appl. Phys. 59 、1986年、p.177-180 Ｓ．Ｍ．ジィー、半導体デバイス、日本、産業図書、1987年、p.174-175 Karen Maex 他、Properties of Metal Silicide、the institution of electrical engineers 、London、United Kingdom、1995年、p.57
しかしながら、上記の先行技術によりシリサイド合金化を行った場合、シリサイド層中に異なる種類の元素が共存することに起因して合金散乱が生じ、その結果、抵抗が増加してしまうことが報告されている（例えば非特許文献６参照）。また、ＮｉＳｉとシリコンとの界面で発生する界面抵抗は、シリサイド層及びその下のソース・ドレイン拡散層の抵抗を実効的に高くする寄生抵抗として働き、その結果、トランジスタ性能を劣化させる要因となる。尚、微細化に伴い当該界面抵抗のトランジスタ特性に関与する割合が増加するため、当該界面抵抗の低減は今後の課題である。
前記に鑑み、本発明は、低抵抗層であるＮｉＳｉ層を安定に形成することと、ＮｉＳｉとシリコンとの界面で発生する界面抵抗を低減させることとを両立させることにより、良好なＮｉシリサイド層を形成することを目的とする。
前記の目的を達成するために、本願発明者らは、様々な検討を行った結果、次のような知見を得た。すなわち、ＮｉＳｉとシリコンとの界面抵抗と、ショットキーバリア高さとの間には下記（式１）で表される関係が知られている（例えば非特許文献７参照）。
Figure 0004146859
式１から分るように、ＮｉＳｉとシリコンとの界面抵抗は、シリサイド−シリコン間のショットキーバリア高さの指数関数に比例することから、ＮｉＳｉとシリコンとの間に存在する比較的高いショットキーバリア高さ（０．６８ｅＶ）を低減できれば、前記界面抵抗を低減することができる。
本願発明者らは、上記知見に基づいて、以下に述べる発明を想到した。
本発明に係る第１の半導体装置は、シリコン基板上に形成されたゲート電極と、前記シリコン基板における前記ゲート電極の両側に形成されたソース・ドレイン領域と、前記ソース・ドレイン領域上に形成されたシリサイド層とを備え、前記シリサイド層は、主に生成エンタルピーがＮｉＳｉよりも小さい金属シリサイドからなる第１のシリサイド層と、前記第１のシリサイド層上に形成され且つＮｉシリサイドからなる第２のシリサイド層とを有する。
本発明に係る第２の半導体装置は、シリコン基板上に形成されたゲート電極と、前記シリコン基板における前記ゲート電極の両側に形成されたソース・ドレイン領域と、前記ソース・ドレイン領域上に形成されたシリサイド層とを備え、前記シリサイド層は、生成エンタルピーがＮｉＳｉよりも小さい金属シリサイドとＮｉシリサイドとの合金化層からなる第１のシリサイド層と、前記第１のシリサイド層上に形成され且つＮｉシリサイドからなる第２のシリサイド層とを有する。
本発明の第１又は第２の半導体装置において、前記生成エンタルピーがＮｉＳｉよりも小さい金属シリサイドは、Ｈｆ、Ｚｒ、Ｍｏ、Ｔａ又はＶのシリサイドであってもよい。
本発明に係る第１の半導体装置の製造方法は、シリコン基板上にゲート電極を形成する工程と、前記シリコン基板における前記ゲート電極の両側にソース・ドレイン領域を形成する工程と、前記ソース・ドレイン領域上に積層構造を持つシリサイド層を形成する工程とを備え、前記シリサイド層を形成する工程において、前記ソース・ドレイン領域上に主に生成エンタルピーがＮｉＳｉよりも小さい金属シリサイドからなる第１のシリサイド層を形成した後、前記第１のシリサイド層上にＮｉシリサイドからなる第２のシリサイド層を形成する。
本発明に係る第２の半導体装置の製造方法は、シリコン基板上にゲート電極を形成する工程と、前記シリコン基板における前記ゲート電極の両側にソース・ドレイン領域を形成する工程と、前記ソース・ドレイン領域上に積層構造を持つシリサイド層を形成する工程とを備え、前記シリサイド層を形成する工程において、生成エンタルピーがＮｉＳｉよりも小さい金属シリサイドを形成できる金属を前記ソース・ドレイン領域にイオン注入により導入した後、前記ソース・ドレイン領域上にＮｉシリサイド膜を形成し、その後、熱処理を行うことにより、前記ソース・ドレイン領域上に前記生成エンタルピーがＮｉＳｉよりも小さい金属シリサイドとＮｉシリサイドとの合金化層からなる第１のシリサイド層を形成すると共に前記第１のシリサイド層上にＮｉシリサイドからなる第２のシリサイド層を形成する。
本発明に係る第３の半導体装置の製造方法は、シリコン基板上にゲート電極を形成する工程と、前記シリコン基板における前記ゲート電極の両側にソース・ドレイン領域を形成する工程と、前記ソース・ドレイン領域上に積層構造を持つシリサイド層を形成する工程とを備え、前記シリサイド層を形成する工程において、前記ソース・ドレイン領域上にＮｉシリサイド膜を形成した後、生成エンタルピーがＮｉＳｉよりも小さい金属シリサイドを形成できる金属を少なくとも前記Ｎｉシリサイド膜の下部にイオン注入により導入すると共に前記Ｎｉシリサイド膜をアモルファス化し、その後、アモルファス化された前記Ｎｉシリサイド膜を熱処理により再結晶化することによって、前記ソース・ドレイン領域上に前記生成エンタルピーがＮｉＳｉよりも小さい金属シリサイドとＮｉシリサイドとの合金化層からなる第１のシリサイド層を形成すると共に前記第１のシリサイド層上にＮｉシリサイドからなる第２のシリサイド層を形成する。
本発明の第１、第２又は第３の半導体装置の製造方法において、前記生成エンタルピーがＮｉＳｉよりも小さい金属シリサイドは、Ｈｆ、Ｚｒ、Ｍｏ、Ｔａ又はＶのシリサイドであってもよい。
本発明によると、シリサイドとシリコンとの界面に、生成エンタルピーがＮｉＳｉよりも小さい金属シリサイドを含むシリサイド層、つまりシリコンと格子定数が異なるシリサイド層を設けるため、シリコンとの格子定数の一致に起因して逆ピラミッド状のシリサイド−シリコン界面を形成するＮｉＳｉ2 の生成を抑制することができるので、低抵抗層であるＮｉＳｉ層を安定化することができる。また、シリサイドとシリコンとの界面に、生成エンタルピーがＮｉＳｉよりも小さい金属シリサイドを含むシリサイド層を設けるため、生成エンタルピーに比例するシリサイド−シリコン間のショットキーバリア高さを低くできるので、ショットキーバリア高さの指数関数に比例するシリサイド−シリコン間の界面抵抗を低減することができる。従って、低抵抗層であるＮｉＳｉ層を安定に形成することと、ＮｉＳｉとシリコンとの界面で発生する界面抵抗を低減させることとを両立させることができ、それによって良好なＮｉシリサイド層を形成することができるので、微細化及び高速化可能な半導体装置を実現することができる。
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置、具体的にはＭＯＳトランジスタを有する半導体装置及びその製造方法について、図面を参照しながら説明する。
図１（ａ）〜（ｄ）及び図２（ａ）〜（ｄ）は、本実施形態の半導体装置の製造方法の各工程を示す断面図である。
まず、図１（ａ）に示すように、シリコン基板１００上にシャロートレンチ分離領域１０１を形成することによって、トランジスタ形成領域を規定した後、当該トランジスタ形成領域上に例えばシリコン酸化膜からなる厚さ２ｎｍ程度のゲート絶縁膜１０２を形成し、その後、シリコン基板１００上に全面に亘って例えば厚さ１４０ｎｍ程度のポリシリコン膜を形成する。続いて、当該ポリシリコン膜を選択的にエッチングすることによって、ゲート電極１０３を形成した後、例えばゲート電極１０３をマスクとしてイオン注入法によりシリコン基板１００におけるゲート電極１０３の両側に低濃度不純物拡散層１０４を自己整合的に形成する。
次に、図１（ｂ）に示すように、例えばサセプタ温度４００℃の条件によるＬＰ（low pressure）−ＣＶＤ（chemical vapor deposition ）法によって、シリコン基板１００上に全面に亘って例えば厚さ５０ｎｍ程度のシリコン酸化膜１０５を成膜する。
次に、図１（ｃ）に示すように、例えばＣＨＦ3 流量１２０ｃｍ3 ／ｍｉｎ（標準状態）、Ｏ2 流量５ｃｍ3 ／ｍｉｎ（標準状態）、圧力８Ｐａ、パワー１１０Ｗの条件によるドライエッチング法によって、シリコン酸化膜１０５に対して全面エッチバックを施し、それによりゲート電極１０３の側壁にサイドウォールスペーサ１０８を形成する。
次に、図１（ｄ）に示すように、例えばゲート電極１０３及びサイドウォールスペーサ１０８をマスクとしてイオン注入法によりシリコン基板１００におけるサイドウォールスペーサ１０８の両側にソース・ドレイン領域となる高濃度不純物拡散層１０９を自己整合的に形成する。
次に、図２（ａ）に示すように、例えば圧力２ｍＴｏｒｒ（２６６ｍＰａ）、ＤＣパワー１００Ｗの条件によるＡｒスパッタ法によって、シリコン基板１００上に全面に亘って例えば厚さ３ｎｍ程度のハフニウム（Ｈｆ）膜１１０を成膜する。
次に、図２（ｂ）に示すように、Ｈｆ膜１１０の成膜後に、例えばＲＴＡ（Rapid Thermal Annealing ）装置によって６００℃、３０秒間の第１のＲＴＡ処理を不活性雰囲気中で行った後、未反応のＨｆ膜１１０を選択的に除去する。これにより、高濃度不純物拡散層１０９上及びゲート電極１０３上にのみ所望のＨｆシリサイド層１１１が形成される。ここで、未反応のＨｆ膜１１０の除去は、例えば硫酸又は塩酸と過酸化水素水とを混合させた酸性薬液を用いて選択的に行う。また、ＲＴＡ処理の温度及び時間についてはそれぞれ、５００℃〜７００℃の範囲、１０秒〜９０秒の範囲において、所望のシリサイド膜厚約２ｎｍが得られるように最適化する。尚、未反応のＨｆ膜１１０を選択的に除去した後、Ｈｆシリサイド層１１１として、所望の組成を持つＨｆＳｉ又はＨｆ3 Ｓｉ2 などを得るために、追加のＲＴＡ処理を不活性雰囲気中で行ってもよい。
次に、図２（ｃ）に示すように、例えば圧力２ｍＴｏｒｒ（２６６ｍＰａ）、ＤＣパワー１００Ｗの条件によるＡｒスパッタ法によって、シリコン基板１００上に全面に亘って例えば厚さ１０ｎｍ程度のＮｉ膜１１２を成膜する。
次に、図２（ｄ）に示すように、Ｎｉ膜１１２の成膜後に、例えばＲＴＡ装置によって４００℃、３０秒間の第２のＲＴＡ処理を不活性雰囲気中で行い、界面層であるＨｆシリサイド（例えばＨｆ3 Ｓｉ2 ）層１１１を通して拡散したシリコン（ゲート電極１０３中及びシリコン基板１００中のシリコン）とＮｉ膜１１２とを反応をさせた後、未反応のＮｉ膜１１２を除去する。これによって、Ｈｆシリサイド層１１１上に所望のＮｉシリサイド層１１３が形成される。ここで、未反応のＮｉ膜１１２の除去は、例えば硫酸又は塩酸と過酸化水素水とを混合させた酸性薬液を用いて選択的に行う。
続いて、Ｎｉシリサイド層１１３として、所望の組成を持ち且つ低抵抗相であるＮｉＳｉ（ニッケルモノシリサイド）を得るために、例えば５００℃、３０秒間の第３のＲＴＡ処理を不活性雰囲気中で行う。このようにして、界面層であるＨｆシリサイド層（第１の界面シリサイド層）１１１と、表面層であるＮｉシリサイド層（第２の表面シリサイド層）１１３とが積層されてなる本実施形態の積層シリサイド層１１４が得られる。
第１の実施形態によると、シリサイドとシリコンとの間の界面層として、シリコンと格子定数が異なるＨｆシリサイド層１１１を設けるため、シリコンとの格子定数の一致に起因して逆ピラミッド状のシリサイド−シリコン界面を形成するＮｉＳｉ2 の生成を抑制することができるので、低抵抗層であるＮｉシリサイド層（ＮｉＳｉ層）１１３を安定化することができる。
図３は、オージェ分析により得られた積層シリサイド層１１４の組成の深さ方向の分布を示している。図３において、横軸はスパッタ時間（分）を示し、縦軸はＡＥＳ（Auger Electron Spectroscopy ）強度比（ａｔ％）を示している。尚、単位時間当たりのスパッタ量はほぼ一定であるので、スパッタ時間はスパッタ膜表面からの深さに比例する。
図３に示すように、Ｈｆシリサイド層１１１はシリコンとの界面近傍に形成されていることが分かる。尚、本発明において、界面層であるＨｆシリサイド層１１１がＨｆ及びＳｉ以外の他の元素（例えば図３に示すＮｉ）を含んでいてもよい。言い換えると、当該界面層が、主としてＨｆシリサイドからなるシリサイド層であればよい。
ところで、シリサイド−シリコン間のショットキーバリア高さと、シリサイドの生成エンタルピーとの間には、下記（式２）で表される関係が成り立つことが経験的に知られている（例えば非特許文献８参照）。すなわち、生成エンタルピー（負値）のより小さい金属シリサイド材料を用いるほど、シリサイド−シリコン間のショットキーバリア高さを低くすることができる。
Figure 0004146859
従って、ＮｉＳｉの生成エンタルピーが−８５ｋＪ／ｍｏｌ程度であるのに対して、本実施形態においては、界面層となる第１のシリサイド層として、生成エンタルピーが−１８０ｋＪ／ｍｏｌ程度のＨｆシリサイド層１１１を用いているため、ＮｉＳｉとシリコンとが接触する場合と比べて、シリサイド−シリコン間のショットキーバリア高さをより低くすることができる。その結果、本実施形態では、シリサイド−シリコン間のショットキーバリア高さの指数関数に比例する界面抵抗を、ＮｉＳｉとシリコンとが接触する場合と比べて、１５％程度低減することができた。このように、界面層（第１のシリサイド層）として、主に生成エンタルピーがＮｉＳｉよりも小さい金属シリサイドからなるシリサイド層を形成することによって、シリサイド−シリコン間のショットキーバリア高さを低くすることができ、それにより、シリサイド−シリコン間の界面抵抗を低減することができる。
以上のように、本実施形態によると、低抵抗層であるＮｉＳｉ層を安定に形成することと、ＮｉＳｉとシリコンとの界面で発生する界面抵抗を低減させることとを両立させることができ、それによって良好なＮｉシリサイド層を形成することができるので、微細化及び高速化可能な半導体装置を実現することができる。
尚、本実施形態において、界面層（第１のシリサイド層）としてＨｆシリサイドを用いたが、これに代えて、生成エンタルピーがＮｉＳｉよりも小さい他のシリサイド、例えばＺｒシリサイド、Ｍｏシリサイド、Ｔａシリサイド、Ｖシリサイドなどを用いてもよい。特に、生成エンタルピーが−２５０ｋＪ／ｍｏｌ以下であるＨｆ5 Ｓｉ3 、Ｚｒ5 Ｓｉ3 、Ｍｏ5 Ｓｉ3 、Ｔａ5 Ｓｉ3 、Ｖ5 Ｓｉ3 など用いると、ＮｉＳｉとシリコンとの界面で発生する界面抵抗を大きく低減することができる。
また、本実施形態の図２（ｃ）に示す工程において、Ｎｉ膜１１２を堆積する際に、Ｎｉ膜１１２上にＮｉ膜１１２の酸化防止膜として働くＴｉ膜若しくはＴｉＮ膜又はそれらの積層膜を堆積してもよい。これらの酸化防止膜については、未反応のＮｉ膜１１２を選択的に除去する際に同時に除去することができる。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置、具体的にはＭＯＳトランジスタを有する半導体装置及びその製造方法について、図面を参照しながら説明する。
図４（ａ）〜（ｃ）は、本実施形態の半導体装置の製造方法の各工程を示す断面図である。
本実施形態においては、まず、図１（ａ）〜（ｄ）に示す第１の実施形態に係る半導体装置の製造方法の各工程と同様の工程を実施する。
図１（ｄ）に示す工程を実施した後、高濃度不純物拡散層１０９までが形成されたシリコン基板１００において、図４（ａ）に示すように、ソース・ドレイン領域となる高濃度不純物拡散層１０９及びゲート電極１０３のそれぞれを構成するシリコン中に、生成エンタルピーがＮｉＳｉよりも小さい金属シリサイドを形成できる金属、例えばＨｆをイオン注入法により導入することによってＨｆドープ層３０１を形成する。ここで、Ｈｆの注入については、所望のシリサイド膜厚を得るために、注入エネルギーを例えば注入深さＲｐ（projection range）＝２０ｎｍとなるように調整した。また、Ｈｆの注入量を例えば５×１０15ｃｍ-2〜１×１０18ｃｍ-2の範囲内で調整した。
次に、図４（ｂ）に示すように、Ｈｆドープ層３０１の形成後に、例えば圧力２ｍＴｏｒｒ（２６６ｍＰａ）、ＤＣパワー１００Ｗの条件によるＡｒスパッタ法によって、シリコン基板１００上に全面に亘って厚さ１０ｎｍ程度のＮｉ膜３０２を成膜する。
次に、Ｎｉ膜３０２の成膜後に、例えばＲＴＡ装置によって３００℃、３０秒間の第１のＲＴＡ処理を不活性雰囲気中で行った後、未反応のＮｉ膜３０２を選択的に除去する。これにより、高濃度不純物拡散層１０９上及びゲート電極１０３上にのみＮｉシリサイド膜が形成される。ここで、未反応のＮｉ膜３０２の除去は、例えば硫酸又は塩酸と過酸化水素水とを混合させた酸性薬液を用いて選択的に行った。続いて、前記Ｎｉシリサイド膜が所望のＮｉＳｉ組成を持つように、例えば５００℃、３０秒間の第２のＲＴＡ処理を不活性雰囲気中で行う。これにより、図４（ｃ）に示すように、Ｈｆを例えば５０ａｔ％程度含むＨｆリッチ界面Ｎｉシリサイド層（第１の界面シリサイド層）３０４とＮｉシリサイド層（第２の表面シリサイド層）３０３とが順次積層された積層シリサイド層３０５が形成される。尚、Ｈｆを５０ａｔ％程度含むＨｆリッチ界面Ｎｉシリサイド層３０４は、言い換えると、ＨｆシリサイドとＮｉシリサイドとの合金化層である。ここで、Ｈｆリッチ界面Ｎｉシリサイド層（第１の界面シリサイド層）３０４のショットキーバリア高さは、下記（式３）によって近似的に表される。（式３）によれば、Ｈｆリッチ界面Ｎｉシリサイド層３０４がＨｆを５０ａｔ％程度含む場合のショットキーバリア高さは約０．５９ｅＶになる。
Figure 0004146859
すなわち、本実施形態において、シリサイド−シリコン間のショットキーバリア高さの低減効果を得るためには、Ｈｆリッチ界面Ｎｉシリサイド層３０４つまり第１の界面シリサイド層における比「Ｈｆ組成［ａｔ％］／（Ｎｉ組成［ａｔ％］＋Ｈｆ組成［ａｔ％］）」は高い方が望ましいが、第１の界面シリサイド層がＨｆを含んでいれば、比「Ｈｆ組成／（Ｎｉ組成＋Ｈｆ組成）」が５０％以下であっても前記ショットキーバリア高さの低減効果を期待できる。
第２の実施形態によると、Ｈｆドープ層３０１の形成領域ではシリコン中にＨｆが導入されているため、シリコン格子が歪み、ＮｉＳｉ2 との格子定数差を大きく取ることが可能となり、その結果、逆ピラミッド状のＮｉＳｉ2 界面の発生を抑制することができる。言い換えると、シリサイドとシリコンとの間の界面層として、シリコンと格子定数が異なるＨｆリッチ界面Ｎｉシリサイド層３０４を設けるため、シリコンとの格子定数の一致に起因して逆ピラミッド状のシリサイド−シリコン界面を形成するＮｉＳｉ2 の生成を抑制することができる。従って、低抵抗層であるＮｉシリサイド層（ＮｉＳｉ層）３０３を安定化することができる。
また、第２の実施形態によると、ソース・ドレイン領域となる高濃度不純物拡散層１０９及びゲート電極１０３のそれぞれにおけるシリサイド−シリコン界面が形成される領域に、生成エンタルピーがＮｉＳｉよりも小さい金属シリサイドを形成できる金属としてＨｆを導入している。このため、第１及び第２のＲＴＡ処理により、シリサイドとシリコンとの間の界面層として、Ｈｆを５０ａｔ％程度含むＨｆリッチ界面Ｎｉシリサイド層３０４が形成されるため、ＮｉＳｉとシリコンとが接触する場合と比べて、シリサイド−シリコン界面におけるショットキーバリア高さが低くなる。これにより、本実施形態では、シリサイド−シリコン間の界面抵抗を、ＮｉＳｉとシリコンとが接触する場合と比べて、１０％程度低減することができた。このように、界面層として、生成エンタルピーがＮｉＳｉよりも小さい金属シリサイドとＮｉシリサイドとの合金化層からなるシリサイド層を形成することによって、シリサイド−シリコン間のショットキーバリア高さを低くすることができ、それにより、シリサイド−シリコン間の界面抵抗を低減することができる。
図５は、オージェ分析により得られた積層シリサイド層３０５の組成の深さ方向の分布を示している。図５において、横軸はスパッタ時間（分）を示し、縦軸はＡＥＳ強度比（ａｔ％）を示している。尚、単位時間当たりのスパッタ量はほぼ一定であるので、スパッタ時間はスパッタ膜表面からの深さに比例する。
図５に示すように、Ｈｆリッチ界面Ｎｉシリサイド層３０４はシリコンとの界面近傍に形成されていることが分かる。
以上のように、本実施形態によると、低抵抗層であるＮｉＳｉ層を安定に形成することと、ＮｉＳｉとシリコンとの界面で発生する界面抵抗を低減させることとを両立させることができ、それによって良好なＮｉシリサイド層を形成することができるので、微細化及び高速化可能な半導体装置を実現することができる。
尚、本実施形態において、ソース・ドレイン領域となる高濃度不純物拡散層１０９及びゲート電極１０３のそれぞれを構成するシリコン中に導入される、生成エンタルピーがＮｉＳｉよりも小さい金属シリサイドを形成できる金属として、Ｈｆを用いた。しかし、これに代えて、生成エンタルピーがＮｉＳｉよりも小さい金属シリサイドを形成できる他の金属、例えばＺｒ、Ｍｏ、Ｔａ、Ｖなどを用いてもよい。
また、本実施形態の図４（ｂ）に示す工程において、Ｎｉ膜３０２を堆積する際に、Ｎｉ膜３０２上にＮｉ膜３０２の酸化防止膜として働くＴｉ膜若しくはＴｉＮ膜又はそれらの積層膜を堆積してもよい。これらの酸化防止膜については、未反応のＮｉ膜３０２を選択的に除去する際に同時に除去することができる。
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置、具体的にはＭＯＳトランジスタを有する半導体装置及びその製造方法について、図面を参照しながら説明する。
図６（ａ）〜（ｃ）は、本実施形態の半導体装置の製造方法の各工程を示す断面図である。
本実施形態においては、まず、図１（ａ）〜（ｄ）に示す第１の実施形態に係る半導体装置の製造方法の各工程と同様の工程を実施する。
図１（ｄ）に示す工程を実施した後、高濃度不純物拡散層１０９までが形成されたシリコン基板１００において、第２の実施形態と同様に、図６（ａ）に示すように、ソース・ドレイン領域となる高濃度不純物拡散層１０９上及びゲート電極１０３上にのみＮｉシリサイド膜５０１を形成する。
次に、図６（ｂ）に示すように、ソース・ドレイン領域となる高濃度不純物拡散層１０９及びゲート電極１０３のそれぞれにおけるＮｉシリサイド膜５０１の下側部分を構成するシリコン中に、生成エンタルピーがＮｉＳｉよりも小さい金属シリサイドを形成できる金属、例えばＨｆをイオン注入法により導入することによってＨｆドープ層５０２を形成する。ここで、Ｈｆの注入については、所望のシリサイド膜厚を得るために、注入エネルギーを例えば注入深さＲｐ＝２０ｎｍとなるように調整した。また、Ｈｆの注入量を例えば５×１０15ｃｍ-2〜１×１０18ｃｍ-2の範囲内で調整した。尚、Ｈｆは、Ｎｉシリサイド膜５０１の少なくとも下部にも注入される。
尚、図６（ｂ）に示すＨｆの注入により、Ｈｆドープ層５０２及びその近傍のシリコン領域（以下、合わせて注入領域近傍と称する）並びにＮｉシリサイド膜５０１はアモルファス化されている共に、Ｎｉシリサイド膜５０１とシリコンとの間の界面は平滑化されている。
次に、Ｈｆドープ層５０２の形成後に、例えば不活性雰囲気中でＲＴＡ処理を行うことにより、アモルファス化された注入領域近傍及びＮｉシリサイド膜５０１の再結晶化処理を行う。ここで、ＲＴＡ処理の温度及び時間についてはそれぞれ、例えば４００℃〜５００℃の範囲、３０秒〜６０秒の範囲で調整する。これにより、結果的には第２の実施形態と同様に、図６（ｃ）に示すように、Ｈｆを例えば５０ａｔ％程度含むＨｆリッチ界面Ｎｉシリサイド層（第１の界面シリサイド層）５０３と、残存するＮｉシリサイド膜５０１つまりＮｉシリサイド層（第２の表面シリサイド層）５０１とが順次積層された積層シリサイド層５０４が形成される。尚、Ｈｆを５０ａｔ％程度含むＨｆリッチ界面Ｎｉシリサイド層５０３は、言い換えると、ＨｆシリサイドとＮｉシリサイドとの合金化層である。ここで、Ｈｆリッチ界面Ｎｉシリサイド層（第１の界面シリサイド層）５０３のショットキーバリア高さは、前記（式３）によって近似的に表される。（式３）によれば、Ｈｆリッチ界面Ｎｉシリサイド層５０３がＨｆを５０ａｔ％程度含む場合のショットキーバリア高さは約０．５９ｅＶになる。
すなわち、本実施形態においても、第２の実施形態と同様に、シリサイド−シリコン間のショットキーバリア高さの低減効果を得るためには、Ｈｆリッチ界面Ｎｉシリサイド層５０３つまり第１の界面シリサイド層における比「Ｈｆ組成［ａｔ％］／（Ｎｉ組成［ａｔ％］＋Ｈｆ組成［ａｔ％］）」は高い方が望ましいが、第１の界面シリサイド層がＨｆを含んでいれば、比「Ｈｆ組成／（Ｎｉ組成＋Ｈｆ組成）」が５０％以下であっても前記ショットキーバリア高さの低減効果を期待できる。
第３の実施形態によると、Ｈｆドープ層５０２の形成領域ではシリコン中にＨｆが導入されているため、シリコン格子が歪み、ＮｉＳｉ2 との格子定数差を大きく取ることが可能となり、その結果、逆ピラミッド状のＮｉＳｉ2 界面の発生を抑制することができる。言い換えると、シリサイドとシリコンとの間の界面層として、シリコンと格子定数が異なるＨｆリッチ界面Ｎｉシリサイド層５０３を設けるため、シリコンとの格子定数の一致に起因して逆ピラミッド状のシリサイド−シリコン界面を形成するＮｉＳｉ2 の生成を抑制することができる。従って、低抵抗層であるＮｉシリサイド層（ＮｉＳｉ層）５０１を安定化することができる。
また、第３の実施形態によると、ソース・ドレイン領域となる高濃度不純物拡散層１０９及びゲート電極１０３のそれぞれにおけるシリサイド−シリコン界面が形成される領域に、生成エンタルピーがＮｉＳｉよりも小さい金属シリサイドを形成できる金属としてＨｆを導入している。このため、ＲＴＡ処理により、シリサイドとシリコンとの間の界面層として、Ｈｆを５０ａｔ％程度含むＨｆリッチ界面Ｎｉシリサイド層５０３が形成されるため、ＮｉＳｉとシリコンとが接触する場合と比べて、シリサイド−シリコン界面におけるショットキーバリア高さが低くなる。これにより、シリサイド−シリコン間の界面抵抗を、ＮｉＳｉとシリコンとが接触する場合と比べて低減することができる。すなわち、界面層として、生成エンタルピーがＮｉＳｉよりも小さい金属シリサイドとＮｉシリサイドとの合金化層からなるシリサイド層を形成することによって、シリサイド−シリコン間のショットキーバリア高さを低くすることができ、それにより、シリサイド−シリコン間の界面抵抗を低減することができる。
尚、本実施形態において、ソース・ドレイン領域となる高濃度不純物拡散層１０９及びゲート電極１０３のそれぞれを構成するシリコン中に導入される、生成エンタルピーがＮｉＳｉよりも小さい金属シリサイドを形成できる金属として、Ｈｆを用いた。しかし、これに代えて、生成エンタルピーがＮｉＳｉよりも小さい金属シリサイドを形成できる他の金属、例えばＺｒ、Ｍｏ、Ｔａ、Ｖなどを用いてもよい。
また、本実施形態の図６（ａ）に示す工程において、Ｎｉシリサイド膜５０１を形成するためのＮｉ膜を堆積する際に、当該Ｎｉ膜上に当該Ｎｉ膜の酸化防止膜として働くＴｉ膜若しくはＴｉＮ膜又はそれらの積層膜を堆積してもよい。これらの酸化防止膜については、Ｎｉシリサイド膜５０１の形成後に、未反応のＮｉ膜を選択的に除去する際に同時に除去することができる。
以上に説明したように、本発明は、半導体装置及びその製造方法に関し、シリサイド層を有する半導体集積回路装置等に適用した場合には、微細化及び高速化を実現でき、非常に有用である。
図１（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図２（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図３は本発明の第１の実施形態に係る半導体装置の積層シリサイド層の組成の深さ方向の分布を示す図である。 図４（ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図５は本発明の第２の実施形態に係る半導体装置の積層シリサイド層の組成の深さ方向の分布を示す図である。 図６（ａ）〜（ｃ）は本発明の第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
符号の説明
１００ シリコン基板
１０１ シャロートレンチ分離領域
１０２ ゲート絶縁膜
１０３ ゲート電極
１０４ 低濃度不純物拡散層
１０５ シリコン酸化膜
１０８ サイドウォールスペーサ
１０９ 高濃度不純物拡散層
１１０ Ｈｆ膜
１１１ Ｈｆシリサイド層
１１２ Ｎｉ膜
１１３ Ｎｉシリサイド層
１１４ 積層シリサイド層
３０１ Ｈｆドープ層
３０２ Ｎｉ膜
３０３ Ｎｉシリサイド層
３０４ Ｈｆリッチ界面Ｎｉシリサイド層
３０５ 積層シリサイド層
５０１ Ｎｉシリサイド層
５０２ Ｈｆドープ層
５０３ Ｈｆリッチ界面Ｎｉシリサイド層
５０４ 積層シリサイド層

Claims (3)

  1. シリコン基板上にゲート電極を形成する工程と、
    前記シリコン基板における前記ゲート電極の両側にソース・ドレイン領域を形成する工程と、
    前記ソース・ドレイン領域上に積層構造を持つシリサイド層を形成する工程とを備え、
    前記シリサイド層を形成する工程において、生成エンタルピーがＮｉＳｉよりも小さい金属シリサイドを形成できる金属を前記ソース・ドレイン領域にイオン注入により導入した後、前記ソース・ドレイン領域上にＮｉシリサイド膜を形成し、その後、熱処理を行うことにより、前記ソース・ドレイン領域上に前記生成エンタルピーがＮｉＳｉよりも小さい金属シリサイドとＮｉシリサイドとの合金化層からなる第１のシリサイド層を形成すると共に前記第１のシリサイド層上にＮｉシリサイドからなる第２のシリサイド層を形成することを特徴とする半導体装置の製造方法。
  2. シリコン基板上にゲート電極を形成する工程と、
    前記シリコン基板における前記ゲート電極の両側にソース・ドレイン領域を形成する工程と、
    前記ソース・ドレイン領域上に積層構造を持つシリサイド層を形成する工程とを備え、
    前記シリサイド層を形成する工程において、前記ソース・ドレイン領域上にＮｉシリサイド膜を形成した後、生成エンタルピーがＮｉＳｉよりも小さい金属シリサイドを形成できる金属を少なくとも前記Ｎｉシリサイド膜の下部にイオン注入により導入すると共に前記Ｎｉシリサイド膜をアモルファス化し、その後、アモルファス化された前記Ｎｉシリサイド膜を熱処理により再結晶化することによって、前記ソース・ドレイン領域上に前記生成エンタルピーがＮｉＳｉよりも小さい金属シリサイドとＮｉシリサイドとの合金化層からなる第１のシリサイド層を形成すると共に前記第１のシリサイド層上にＮｉシリサイドからなる第２のシリサイド層を形成することを特徴とする半導体装置の製造方法。
  3. 請求項１又は２に記載の半導体装置の製造方法において、
    前記生成エンタルピーがＮｉＳｉよりも小さい金属シリサイドは、Ｈｆ、Ｚｒ、Ｍｏ、Ｔａ又はＶのシリサイドであることを特徴とする半導体装置の製造方法。
JP2005335311A 2004-11-30 2005-11-21 半導体装置の製造方法 Expired - Fee Related JP4146859B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005335311A JP4146859B2 (ja) 2004-11-30 2005-11-21 半導体装置の製造方法
US11/288,093 US7202147B2 (en) 2004-11-30 2005-11-29 Semiconductor device and method for fabricating the same
US11/723,061 US20070158760A1 (en) 2004-11-30 2007-03-16 Semiconductor device and method for fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004345391 2004-11-30
JP2005335311A JP4146859B2 (ja) 2004-11-30 2005-11-21 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008108847A Division JP2008219036A (ja) 2004-11-30 2008-04-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006186326A JP2006186326A (ja) 2006-07-13
JP4146859B2 true JP4146859B2 (ja) 2008-09-10

Family

ID=36610450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005335311A Expired - Fee Related JP4146859B2 (ja) 2004-11-30 2005-11-21 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7202147B2 (ja)
JP (1) JP4146859B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4755894B2 (ja) * 2005-12-16 2011-08-24 株式会社東芝 半導体装置およびその製造方法
US20070238254A1 (en) * 2006-03-28 2007-10-11 Applied Materials, Inc. Method of etching low dielectric constant films
JP4247257B2 (ja) * 2006-08-29 2009-04-02 株式会社東芝 半導体装置の製造方法
US7629655B2 (en) * 2007-03-20 2009-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with multiple silicide regions
KR20100079191A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 반도체 소자의 실리사이드 형성 방법
JP5611574B2 (ja) 2009-11-30 2014-10-22 株式会社東芝 抵抗変化メモリ及びその製造方法
US8278200B2 (en) * 2011-01-24 2012-10-02 International Business Machines Corpration Metal-semiconductor intermixed regions
CN102136428B (zh) * 2011-01-25 2012-07-25 北京大学 一种锗基肖特基n型场效应晶体管的制备方法
US20140306290A1 (en) * 2013-04-11 2014-10-16 International Business Machines Corporation Dual Silicide Process Compatible with Replacement-Metal-Gate
US11348839B2 (en) 2019-07-31 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor devices with multiple silicide regions
JP7583550B2 (ja) 2020-08-13 2024-11-14 東京エレクトロン株式会社 半導体装置の電極部及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5322809A (en) * 1993-05-11 1994-06-21 Texas Instruments Incorporated Self-aligned silicide process
JP3514500B2 (ja) * 1994-01-28 2004-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6303504B1 (en) 1998-02-26 2001-10-16 Vlsi Technology, Inc. Method of improving process robustness of nickel salicide in semiconductors
US6674135B1 (en) * 1998-11-25 2004-01-06 Advanced Micro Devices, Inc. Semiconductor structure having elevated salicided source/drain regions and metal gate electrode on nitride/oxide dielectric
JP2002025940A (ja) * 2000-07-03 2002-01-25 Sanyo Electric Co Ltd 半導体装置の製造方法
KR100327347B1 (en) * 2000-07-22 2002-03-06 Samsung Electronics Co Ltd Metal oxide semiconductor field effect transistor having reduced resistance between source and drain and fabricating method thereof
US6458678B1 (en) * 2000-07-25 2002-10-01 Advanced Micro Devices, Inc. Transistor formed using a dual metal process for gate and source/drain region
US6566213B2 (en) * 2001-04-02 2003-05-20 Advanced Micro Devices, Inc. Method of fabricating multi-thickness silicide device formed by disposable spacers
US6689688B2 (en) 2002-06-25 2004-02-10 Advanced Micro Devices, Inc. Method and device using silicide contacts for semiconductor processing
US6642119B1 (en) * 2002-08-08 2003-11-04 Advanced Micro Devices, Inc. Silicide MOSFET architecture and method of manufacture
US6831008B2 (en) * 2002-09-30 2004-12-14 Texas Instruments Incorporated Nickel silicide—silicon nitride adhesion through surface passivation
US7112483B2 (en) * 2003-08-29 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a device having multiple silicide types
US7256498B2 (en) * 2004-03-23 2007-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Resistance-reduced semiconductor device and methods for fabricating the same

Also Published As

Publication number Publication date
US7202147B2 (en) 2007-04-10
US20070158760A1 (en) 2007-07-12
JP2006186326A (ja) 2006-07-13
US20060138562A1 (en) 2006-06-29

Similar Documents

Publication Publication Date Title
US20070158760A1 (en) Semiconductor device and method for fabricating the same
US20060011996A1 (en) Semiconductor structure including silicide regions and method of making same
US20080299720A1 (en) STABILIZATION OF Ni MONOSILICIDE THIN FILMS IN CMOS DEVICES USING IMPLANTATION OF IONS BEFORE SILICIDATION
TW200910526A (en) Method of manufacturing semiconductor device
CN1705084A (zh) 形成场效应晶体管的金属硅化栅极的方法
US6555453B1 (en) Fully nickel silicided metal gate with shallow junction formed
US20130049200A1 (en) Silicidation of device contacts using pre-amorphization implant of semiconductor substrate
US8435862B2 (en) Method of manufacturing semiconductor device
JPWO2005112089A1 (ja) 半導体装置及びその製造方法
JPWO2004070804A1 (ja) ニッケルシリサイド膜の形成方法、半導体装置の製造方法およびニッケルシリサイド膜のエッチング方法
US7495293B2 (en) Semiconductor device and method for manufacturing the same
US20090075477A1 (en) Method of manufacturing semiconductor device
JP3768871B2 (ja) 半導体装置の製造方法
CN113270319A (zh) 半导体装置的形成方法
JPH05315286A (ja) 半導体装置の電極部及び電極部の形成方法
US6399493B1 (en) Method of silicide formation by silicon pretreatment
JPH08339970A (ja) 半導体装置及びその製造方法
JP2006114633A (ja) 半導体装置の製造方法
US20070202695A1 (en) Method for fabricating a semiconductor device
JP2008219036A (ja) 半導体装置の製造方法
JP2004228351A (ja) 半導体装置及びその製造方法
JP2007324187A (ja) 半導体装置及びその製造方法
JPH07201777A (ja) 半導体装置の製造方法
US7585767B2 (en) Semiconductor device and method for fabricating the same
TWI427707B (zh) 製作金氧半導體電晶體的方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080418

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080527

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080620

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130627

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees