JP4147642B2 - プリント配線板の製造方法 - Google Patents
プリント配線板の製造方法 Download PDFInfo
- Publication number
- JP4147642B2 JP4147642B2 JP30404298A JP30404298A JP4147642B2 JP 4147642 B2 JP4147642 B2 JP 4147642B2 JP 30404298 A JP30404298 A JP 30404298A JP 30404298 A JP30404298 A JP 30404298A JP 4147642 B2 JP4147642 B2 JP 4147642B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- plating
- forming
- hole
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁層を介して積層された少なくとも２個の導体回路を有するプリント配線板に係り、特には、これら導体回路をビアにより電気的に接続するプリント配線板の製造方法に関する。
【０００２】
【従来の技術】
従来、多層回路プリント配線板においては図１４に示すように、絶縁層１を介して上下層の導体回路２，３を積層し、これらの導体回路２，３をビア４により電気的に接続している。このビア４は、絶縁層１に上下層の導体回路２，３に連なる孔５を形成し、絶縁層１の表面及び孔５の内面に銅めっきを被覆して構成されている。
【０００３】
【発明が解決しようとする課題】
然しながら、導体回路３をパターンめっきにより形成した場合には、めっき層が絶縁層１の表面及び孔５の内面に一様な厚さに被覆されるので、孔５が大径（１００μｍ以上）の場合にはビア４の表面は二点鎖線で示すように凹状６になる。この凹状な表面の上に更に絶縁層１を重ねた場合特にフィルムによる絶縁層１の場合には、凹状部分６にボイドが発生するという問題がある。
【０００４】
このボイドの問題を解消するため、絶縁層１の表面及び孔５の内面に無電解めつきを施せば、ビア４の表面を平坦に形成することができるが、無電解めつきに長時間を必要とするので、コストが高くなるという新たな問題点が発生する。
【０００５】
本発明は、上記の事情に鑑みてなされたもので、その目的は、ビアをパターンめっきにより形成し、しかも表面を平坦にすることができるプリント配線板の製造方法を提供するにある。
【０００６】
【課題を解決するための手段】
この課題を解決するために本発明が採った手段は、実施例で使用する符号を付して説明すると、絶縁層を介して積層された少なくとも２個の導体回路を有し、これら導体回路をビアにより電気的に接続するプリント配線板において、下記の工程を含むことを特徴とするプリント配線板の製造方法。
下層の導体回路の上面に絶縁層を形成する工程。
この絶縁層にビア用の孔を形成する工程。
前記絶縁層の表面及びビア用の孔の内面に化学銅を析出する工程。
前記絶縁層の表面にめっきレジストを形成するとともにこのめっきレジストにビア用の孔に連通するほぼ同径の開口部を形成する工程。
ビア用の孔の内面に電気銅めっきを施してビアを形成し、電気銅めっきの上面を前記絶縁層から突出させる工程。
前記めっきレジストを剥離する工程。
前記絶縁層の表面及びビアの上面にパネルめっきを形成する工程。
パネルめっき及びビアの上面を研磨して全体を平坦に形成する工程。
パネルめっきに回路パターンを形成して導体回路とする工程。
【０００７】
【発明の実施の形態】
以下、本発明を多層回路プリント配線板に適用した一実施例につき図１〜図１３を参照して説明する。尚、多層板の製造方法については周知であるので、特にビアを形成する工程を重点的に説明する。
【０００８】
第１の工程
下層の導体回路１１の上面に絶縁層１２（約４０μｍ）を形成する（図１参照）。
【０００９】
第２の工程
この絶縁層１２にビア用の孔１３を形成する。ビアには、フォトビアとレーザービアの２種類が利用されている。フォトビアは絶縁層として感光性樹脂を使用し、これを露光・現像してテーパー状の孔を形成し、この孔の内面にめっきを施すものである（図１０参照）。また、レーザービアは、レーザーにより円筒状の孔を形成、これの内面にめっきを施すものである（図２参照）。何れの場合も、以後の製造工程は同じであるので、レーザービアの場合について説明する。
【００１０】
第３の工程
絶縁層１２の表面及びビア用の孔１３の内面にフラッシュ化学銅めっきを行い化学銅１４（２．５〜５μｍ）を析出する（図３参照）。
【００１１】
第４の工程
絶縁層１２の表面にめっきレジスト１５（約２０μｍ）を形成した後、露光・現像してビア用の孔１３に連通するほぼ同径の開口部１６を形成する（図４参照）。
【００１２】
第５の工程
ビア用の孔１３の内面に電気銅めっきを施してビア１７を形成する。電気銅めっきの上面１７ａは絶縁層１２よりも突出させる（図５参照）。この電気銅めっきは、上面１７ａがめっきレジスト１５より突出していることが好ましい（銅めっきの厚さは約５０μｍ）。
【００１３】
第６の工程
めっきレジスト１５を剥離する（図６参照）。
【００１４】
第７の工程
絶縁層１２の表面及びビア１７にパネルめっき１８（約２０μｍ）を形成する（図７参照）。
【００１５】
第８の工程
パネルめっき１８及びビアの上面１７ａを研磨して（研磨代約２〜３μｍ）全体を平坦に形成する（図８参照）。
【００１６】
第９の工程。
パネルめっき１８にレジスト・露光・現像・エッチングの工程を経て回路パターンを形成して導体回路１９とする（図９参照）。
【００１７】
尚、上記第４の工程において、めっきレジスト１５にビア用の孔１３とほぼ同形の開口部１６を形成すると説明したが、開口部１６の大きさに関して、フォトビアにおける検討結果について説明する。
【００１８】
第１のケースは、孔１３と同径の開口部１６の場合である（図１１参照）。
即ち、孔１３の直径は１００μｍであり、開口部１６は、円形で直径は１００μｍである。この場合、ビアの上面１７ａは開口部１６と同心の円弧状に形成される。
【００１９】
第２のケースは、孔１３よりも開口部１６が大の場合である（図１２参照）。即ち、孔１３の直径は１００μｍであり、開口部１６は、円形で直径は２００μｍである。この第２のケースは、絶縁層１２の表面にも電気銅めっきが被覆される。この第２のケースにおいては、電気銅めっきの面積が大きい分、研磨時間が第１のケースよりも余分にかかる。
【００２０】
第３のケースは、孔１３よりも開口部１６が小の場合である（図１３参照）。即ち、孔１３の直径は２００μｍであり、開口部１６は、円形で直径は１５０μｍである。この第３の実施例においては、めっきレジスト１５の陰になる孔１３の上端部にも電気銅めっきが充分に被覆され、開口部１６内が円弧状に盛り上がっている。開口部１６が孔１３の直径に比べて非常に小さい場合は、めっきレジスト１５の陰になる孔１３の上端部の電気銅めっきの被膜が薄くなることもあるが、後の工程においてパネルめっき１８が被覆されるので、この欠陥は解消される。
【００２１】
上記第１ないし第３のケースにおいては、パネルめっき１８を行った後、パネルめっき１８及びビアの上面１７ａを研磨するので、導体回路１９及びビア１７の表面を平坦に形成できる。
【００２２】
第１のケースにおいては、細径の孔１３と開口部１６の縁部を完全に一致させることは難しいが、たとえ偏心状態になつても、前述の第２のケース及び第３のケースが複合して存在したケースとなるので、導体回路１９及びビア１７の表面を平坦に形成できる。
【００２３】
本発明は、つぎの効果を奏する。
（１）ビア用の孔１３の内面のみをパネルめっきするので、絶縁層１２の厚さ（ビア１７の深さ）あるいはビア１７の直径の大小に拘らず導体回路１９の上面を平坦に形成できる。
（２）ビア用の孔１３の内面に施す電気銅めっきの上面１７ａを、絶縁層１２よりも突出させたので、電気めっきの管理条件が広くなり、電気めっきが容易にでき、無電解めっきを利用した場合に比べてコストも低減できる。
（３）パネルめっき１８及びビア１７の上面１７ａを研磨するので、導体回路１９の上面を平坦に形成でき、この上に重ねる絶縁層１２との間にボイドが発生しない。また、絶縁層１２も平坦に形成される。
（４）導体回路１１，１９が平坦に形成でき、めっき厚のばらつきが少ないので、高密度で設計の自由度の高い回路基板が形成できる。
【００２４】
【発明の効果】
本発明のプリント配線板の製造方法は、絶縁層を介して積層された少なくとも２個の導体回路を有し、これら導体回路をビアにより電気的に接続するプリント配線板において、
下層の導体回路の上面に絶縁層を形成する工程。
この絶縁層にビア用の孔を形成する工程。
前記絶縁層の表面及びビア用の孔の内面に化学銅を析出する工程。
前記絶縁層の表面にめっきレジストを形成するとともにこのめっきレジストにビア用の孔に連通するほぼ同径の開口部を形成する工程。
ビア用の孔の内面に電気銅めっきを施してビアを形成し、電気銅めっきの上面を前記絶縁層から突出させる工程。
前記めっきレジストを剥離する工程。
前記絶縁層の表面及びビアの上面にパネルめっきを形成する工程。
パネルめっき及びビアの上面を研磨して全体を平坦に形成する工程。
パネルめっきに回路パターンを形成して導体回路とする工程。
を含むので、ビアをパターンめっきにより形成安価に製作することができ、しかも表面を平坦にすることができるという優れた効果を奏するものである。
【図面の簡単な説明】
【図１】 本発明をレザービアに適用した第１の製造工程を示す断面図である。
【図２】 第２の製造工程を示す断面図である。
【図３】 第３の製造工程を示す断面図である。
【図４】 第４の製造工程を示す断面図である。
【図５】 第５の製造工程を示す断面図である。
【図６】 第６の製造工程を示す断面図である。
【図７】 第７の製造工程を示す断面図である。
【図８】 第８の製造工程を示す断面図である。
【図９】 第９の製造工程を示す断面図である。
【図１０】 フォトビアにおける断面図である。
【図１１】 第２の製造工程においてレジストの開口部とビアー用孔との大きさの関係を検討した第１のケースにおけるビアーの断面図である。
【図１２】 第２のケースにおけるビアーの断面図である。
【図１３】 第３のケースにおけるビアーの断面図である。
【図１４】 従来例における要部の断面図である。
【符号の説明】
１１ 導体回路
１２ 絶縁層
１３ ビア用の孔
１４ 化学銅
１５ めっきレジスト
１６ 開口部
１７ ビア
１７ａ上面
１８ パネルめっき
１９ 導体回路
【発明の属する技術分野】
本発明は、絶縁層を介して積層された少なくとも２個の導体回路を有するプリント配線板に係り、特には、これら導体回路をビアにより電気的に接続するプリント配線板の製造方法に関する。
【０００２】
【従来の技術】
従来、多層回路プリント配線板においては図１４に示すように、絶縁層１を介して上下層の導体回路２，３を積層し、これらの導体回路２，３をビア４により電気的に接続している。このビア４は、絶縁層１に上下層の導体回路２，３に連なる孔５を形成し、絶縁層１の表面及び孔５の内面に銅めっきを被覆して構成されている。
【０００３】
【発明が解決しようとする課題】
然しながら、導体回路３をパターンめっきにより形成した場合には、めっき層が絶縁層１の表面及び孔５の内面に一様な厚さに被覆されるので、孔５が大径（１００μｍ以上）の場合にはビア４の表面は二点鎖線で示すように凹状６になる。この凹状な表面の上に更に絶縁層１を重ねた場合特にフィルムによる絶縁層１の場合には、凹状部分６にボイドが発生するという問題がある。
【０００４】
このボイドの問題を解消するため、絶縁層１の表面及び孔５の内面に無電解めつきを施せば、ビア４の表面を平坦に形成することができるが、無電解めつきに長時間を必要とするので、コストが高くなるという新たな問題点が発生する。
【０００５】
本発明は、上記の事情に鑑みてなされたもので、その目的は、ビアをパターンめっきにより形成し、しかも表面を平坦にすることができるプリント配線板の製造方法を提供するにある。
【０００６】
【課題を解決するための手段】
この課題を解決するために本発明が採った手段は、実施例で使用する符号を付して説明すると、絶縁層を介して積層された少なくとも２個の導体回路を有し、これら導体回路をビアにより電気的に接続するプリント配線板において、下記の工程を含むことを特徴とするプリント配線板の製造方法。
下層の導体回路の上面に絶縁層を形成する工程。
この絶縁層にビア用の孔を形成する工程。
前記絶縁層の表面及びビア用の孔の内面に化学銅を析出する工程。
前記絶縁層の表面にめっきレジストを形成するとともにこのめっきレジストにビア用の孔に連通するほぼ同径の開口部を形成する工程。
ビア用の孔の内面に電気銅めっきを施してビアを形成し、電気銅めっきの上面を前記絶縁層から突出させる工程。
前記めっきレジストを剥離する工程。
前記絶縁層の表面及びビアの上面にパネルめっきを形成する工程。
パネルめっき及びビアの上面を研磨して全体を平坦に形成する工程。
パネルめっきに回路パターンを形成して導体回路とする工程。
【０００７】
【発明の実施の形態】
以下、本発明を多層回路プリント配線板に適用した一実施例につき図１〜図１３を参照して説明する。尚、多層板の製造方法については周知であるので、特にビアを形成する工程を重点的に説明する。
【０００８】
第１の工程
下層の導体回路１１の上面に絶縁層１２（約４０μｍ）を形成する（図１参照）。
【０００９】
第２の工程
この絶縁層１２にビア用の孔１３を形成する。ビアには、フォトビアとレーザービアの２種類が利用されている。フォトビアは絶縁層として感光性樹脂を使用し、これを露光・現像してテーパー状の孔を形成し、この孔の内面にめっきを施すものである（図１０参照）。また、レーザービアは、レーザーにより円筒状の孔を形成、これの内面にめっきを施すものである（図２参照）。何れの場合も、以後の製造工程は同じであるので、レーザービアの場合について説明する。
【００１０】
第３の工程
絶縁層１２の表面及びビア用の孔１３の内面にフラッシュ化学銅めっきを行い化学銅１４（２．５〜５μｍ）を析出する（図３参照）。
【００１１】
第４の工程
絶縁層１２の表面にめっきレジスト１５（約２０μｍ）を形成した後、露光・現像してビア用の孔１３に連通するほぼ同径の開口部１６を形成する（図４参照）。
【００１２】
第５の工程
ビア用の孔１３の内面に電気銅めっきを施してビア１７を形成する。電気銅めっきの上面１７ａは絶縁層１２よりも突出させる（図５参照）。この電気銅めっきは、上面１７ａがめっきレジスト１５より突出していることが好ましい（銅めっきの厚さは約５０μｍ）。
【００１３】
第６の工程
めっきレジスト１５を剥離する（図６参照）。
【００１４】
第７の工程
絶縁層１２の表面及びビア１７にパネルめっき１８（約２０μｍ）を形成する（図７参照）。
【００１５】
第８の工程
パネルめっき１８及びビアの上面１７ａを研磨して（研磨代約２〜３μｍ）全体を平坦に形成する（図８参照）。
【００１６】
第９の工程。
パネルめっき１８にレジスト・露光・現像・エッチングの工程を経て回路パターンを形成して導体回路１９とする（図９参照）。
【００１７】
尚、上記第４の工程において、めっきレジスト１５にビア用の孔１３とほぼ同形の開口部１６を形成すると説明したが、開口部１６の大きさに関して、フォトビアにおける検討結果について説明する。
【００１８】
第１のケースは、孔１３と同径の開口部１６の場合である（図１１参照）。
即ち、孔１３の直径は１００μｍであり、開口部１６は、円形で直径は１００μｍである。この場合、ビアの上面１７ａは開口部１６と同心の円弧状に形成される。
【００１９】
第２のケースは、孔１３よりも開口部１６が大の場合である（図１２参照）。即ち、孔１３の直径は１００μｍであり、開口部１６は、円形で直径は２００μｍである。この第２のケースは、絶縁層１２の表面にも電気銅めっきが被覆される。この第２のケースにおいては、電気銅めっきの面積が大きい分、研磨時間が第１のケースよりも余分にかかる。
【００２０】
第３のケースは、孔１３よりも開口部１６が小の場合である（図１３参照）。即ち、孔１３の直径は２００μｍであり、開口部１６は、円形で直径は１５０μｍである。この第３の実施例においては、めっきレジスト１５の陰になる孔１３の上端部にも電気銅めっきが充分に被覆され、開口部１６内が円弧状に盛り上がっている。開口部１６が孔１３の直径に比べて非常に小さい場合は、めっきレジスト１５の陰になる孔１３の上端部の電気銅めっきの被膜が薄くなることもあるが、後の工程においてパネルめっき１８が被覆されるので、この欠陥は解消される。
【００２１】
上記第１ないし第３のケースにおいては、パネルめっき１８を行った後、パネルめっき１８及びビアの上面１７ａを研磨するので、導体回路１９及びビア１７の表面を平坦に形成できる。
【００２２】
第１のケースにおいては、細径の孔１３と開口部１６の縁部を完全に一致させることは難しいが、たとえ偏心状態になつても、前述の第２のケース及び第３のケースが複合して存在したケースとなるので、導体回路１９及びビア１７の表面を平坦に形成できる。
【００２３】
本発明は、つぎの効果を奏する。
（１）ビア用の孔１３の内面のみをパネルめっきするので、絶縁層１２の厚さ（ビア１７の深さ）あるいはビア１７の直径の大小に拘らず導体回路１９の上面を平坦に形成できる。
（２）ビア用の孔１３の内面に施す電気銅めっきの上面１７ａを、絶縁層１２よりも突出させたので、電気めっきの管理条件が広くなり、電気めっきが容易にでき、無電解めっきを利用した場合に比べてコストも低減できる。
（３）パネルめっき１８及びビア１７の上面１７ａを研磨するので、導体回路１９の上面を平坦に形成でき、この上に重ねる絶縁層１２との間にボイドが発生しない。また、絶縁層１２も平坦に形成される。
（４）導体回路１１，１９が平坦に形成でき、めっき厚のばらつきが少ないので、高密度で設計の自由度の高い回路基板が形成できる。
【００２４】
【発明の効果】
本発明のプリント配線板の製造方法は、絶縁層を介して積層された少なくとも２個の導体回路を有し、これら導体回路をビアにより電気的に接続するプリント配線板において、
下層の導体回路の上面に絶縁層を形成する工程。
この絶縁層にビア用の孔を形成する工程。
前記絶縁層の表面及びビア用の孔の内面に化学銅を析出する工程。
前記絶縁層の表面にめっきレジストを形成するとともにこのめっきレジストにビア用の孔に連通するほぼ同径の開口部を形成する工程。
ビア用の孔の内面に電気銅めっきを施してビアを形成し、電気銅めっきの上面を前記絶縁層から突出させる工程。
前記めっきレジストを剥離する工程。
前記絶縁層の表面及びビアの上面にパネルめっきを形成する工程。
パネルめっき及びビアの上面を研磨して全体を平坦に形成する工程。
パネルめっきに回路パターンを形成して導体回路とする工程。
を含むので、ビアをパターンめっきにより形成安価に製作することができ、しかも表面を平坦にすることができるという優れた効果を奏するものである。
【図面の簡単な説明】
【図１】 本発明をレザービアに適用した第１の製造工程を示す断面図である。
【図２】 第２の製造工程を示す断面図である。
【図３】 第３の製造工程を示す断面図である。
【図４】 第４の製造工程を示す断面図である。
【図５】 第５の製造工程を示す断面図である。
【図６】 第６の製造工程を示す断面図である。
【図７】 第７の製造工程を示す断面図である。
【図８】 第８の製造工程を示す断面図である。
【図９】 第９の製造工程を示す断面図である。
【図１０】 フォトビアにおける断面図である。
【図１１】 第２の製造工程においてレジストの開口部とビアー用孔との大きさの関係を検討した第１のケースにおけるビアーの断面図である。
【図１２】 第２のケースにおけるビアーの断面図である。
【図１３】 第３のケースにおけるビアーの断面図である。
【図１４】 従来例における要部の断面図である。
【符号の説明】
１１ 導体回路
１２ 絶縁層
１３ ビア用の孔
１４ 化学銅
１５ めっきレジスト
１６ 開口部
１７ ビア
１７ａ上面
１８ パネルめっき
１９ 導体回路
Claims (1)
- 絶縁層を介して積層された少なくとも２個の導体回路を有し、これら導体回路をビアにより電気的に接続するプリント配線板において、下記の工程を含むことを特徴とするプリント配線板の製造方法。
下層の導体回路の上面に絶縁層を形成する工程。
この絶縁層にビア用の孔を形成する工程。
前記絶縁層の表面及びビア用の孔の内面に化学銅を析出する工程。
前記絶縁層の表面にめっきレジストを形成するとともにこのめっきレジストにビア用の孔に連通するほぼ同径の開口部を形成する工程。
ビア用の孔の内面に電気銅めっきを施してビアを形成し、電気銅めっきの上面を前記絶縁層から突出させる工程。
前記めっきレジストを剥離する工程。
前記絶縁層の表面及びビアの上面にパネルめっきを形成する工程。
パネルめっき及びビアの上面を研磨して全体を平坦に形成する工程。
パネルめっきに回路パターンを形成して導体回路とする工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30404298A JP4147642B2 (ja) | 1998-10-26 | 1998-10-26 | プリント配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30404298A JP4147642B2 (ja) | 1998-10-26 | 1998-10-26 | プリント配線板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000133945A JP2000133945A (ja) | 2000-05-12 |
| JP4147642B2 true JP4147642B2 (ja) | 2008-09-10 |
Family
ID=17928360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30404298A Expired - Fee Related JP4147642B2 (ja) | 1998-10-26 | 1998-10-26 | プリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4147642B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1667509A4 (en) * | 2003-09-09 | 2009-05-20 | Hoya Corp | METHOD FOR MANUFACTURING A GLASS PLATE PRINTED ON BOTH SIDES |
-
1998
- 1998-10-26 JP JP30404298A patent/JP4147642B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000133945A (ja) | 2000-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11509990A (ja) | 電気回路の上に隆起した金属接点を作成する方法 | |
| EP0459665A1 (en) | Manufacturing method for a multilayer wiring board | |
| JP3629375B2 (ja) | 多層回路基板の製造方法 | |
| US5985521A (en) | Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes | |
| JPH1187931A (ja) | プリント配線板の製造方法 | |
| JP2003218490A (ja) | プリント配線板およびその製造方法 | |
| JP4147642B2 (ja) | プリント配線板の製造方法 | |
| JPWO2005015966A1 (ja) | プリント配線板およびその製造方法 | |
| JPH05335713A (ja) | 片側閉塞微小スルホール付きプリント基板用積層板、およびそのプリント基板用積層板への導通メッキ方法 | |
| JP2005166917A (ja) | プリント配線板およびその製造方法 | |
| JPH05327224A (ja) | 多層配線基板の製造方法及びその製造方法で製造される多層配線基板 | |
| JP3585793B2 (ja) | 両面薄膜配線基板の製造方法 | |
| JPH06314865A (ja) | プリント配線板 | |
| JPH1187886A (ja) | プリント配線板の製造方法 | |
| JPH036880A (ja) | ブリント配線板及びその製造方法 | |
| JP2000200975A (ja) | 多層配線基板の製造方法 | |
| KR100630913B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP2617692B2 (ja) | 多層プリント配線板及びその製造方法 | |
| KR100787385B1 (ko) | 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법 | |
| JP4130873B2 (ja) | プリント基板の製造方法 | |
| JPH05299836A (ja) | プリント配線板およびその製造方法 | |
| JP7154147B2 (ja) | 印刷配線板の製造方法 | |
| JP4059386B2 (ja) | 多層プリント配線板およびその製造方法 | |
| JPH077264A (ja) | 印刷配線板の製造方法 | |
| JP3968562B2 (ja) | プリント配線板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080616 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |