JP4148606B2

JP4148606B2 - 固体撮像素子およびその読み出し方法

Info

Publication number: JP4148606B2
Application number: JP23200099A
Authority: JP
Inventors: 和廣川尻; 眞司宇家
Original assignee: Fujifilm Corp
Current assignee: Fujifilm Corp
Priority date: 1999-08-18
Filing date: 1999-08-18
Publication date: 2008-09-10
Anticipated expiration: 2019-08-18
Also published as: JP2001057420A

Description

【０００１】
【発明の属する技術分野】
本発明は固体撮像素子に関し、より詳細には、隣接する画素が、垂直方向及び水平方向に１／２ピッチずれて配置された画素ずらし固体撮像素子に関する。
【０００２】
【従来の技術】
図６に示すように、従来の固体撮像素子は、半導体基板１０１上に多数の画素１０３、１０３、１０３が水平方向及び垂直方向に整列して配置されている。画素１０３が垂直方向に整列配置されて１本の画素列Ｐ１１を形成する。水平方向に隣接する画素列Ｐ１１とＰ１１との間には、垂直電荷転送路１０５が形成されている。垂直電荷転送路１０５の一端には、水平電荷転送路１０７が形成されている。
【０００３】
垂直電荷転送路１０７の最終端にはアンプ１１１が形成されている。
【０００４】
画素１０３には、フォトダイオード１０３ａが形成されている。フォトダイオード１０３ａと垂直電荷転送路１０５との間には、読み出しゲート（トランスファーゲート）１０３ｂが形成されている。
【０００５】
画素１０３から読み出された電荷は、垂直電荷転送路１０５内を例えば４相駆動方式で垂直方向に向けて水平電荷転送路１０７まで転送される。水平電荷転送路内に転送された電荷は、例えば２相駆動方式によりアンプ１１１まで転送される。アンプ１１１により信号を増幅して外部に画像情報として取り出す。
【０００６】
【発明が解決しようとする課題】
固体撮像素子における画素の高密度化の要求に伴って、画素サイズ自体の微細化も必要となる。
【０００７】
上記の固体撮像素子では、１つの画素列Ｐ１１に対して１本の垂直電荷転送路１０５が形成されている。水平電荷転送路１０７を２相駆動する場合も、通常は１相当たり２電極を用いる。従って、図６に示すように、水平電荷転送路１０７において１本の画素列Ｐ１１当たり水平電荷転送電極として４電極（例えば１２１−１から１２１−４まで）が設けられる。
【０００８】
１画素を、例えば２から３ミクロン角程度まで微細化する際に水平電荷転送電極１２１の微細加工が難しくなる。
【０００９】
本発明の目的は、水平転送電極の微細精度を緩くしつつ画素を微細に保つことができる固体撮像素子を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の一観点によれば、二次元平面上に配列された複数の画素群であって、各画素群は、垂直方向に第１の画素ピッチで整列配置された複数の画素を含む第１の画素列と該第１の画素列に対して垂直方向に前記第１の画素ピッチの１／２画素ずれて整列配置された複数の画素を含む第２の画素列とを含み、第２の画素列は、水平方向に関し、隣接する画素群の第１の画素列間の第２の画素ピッチの１／２の位置に配置されている複数の画素群と、水平方向に隣接する画素群対の間に形成された第１の分離領域と、各画素群の前記第１の画素列と前記第２の画素列との間に、１本ずつ、蛇行しつつ垂直方向に延びて形成された垂直電荷転送路であって、同じ画素群に属する第１の画素列及び第２の画素列に含まれる画素の電荷の両方が読み出される垂直電荷転送路と、複数の前記垂直電荷転送路の下端に設けられ、該垂直電荷転送路から転送された電荷を受けてこれを水平方向に転送する水平電荷転送路とを含み、前記各画素群間には前記垂直電荷転送路が配置されていないことを特徴とする固体撮像素子が提供される。
【００１１】
本発明の他の観点によれば、二次元平面上に配列された複数の画素群であって、各画素群は、垂直方向に第１の画素ピッチで整列配置された複数の画素を含む第１の画素列と該第１の画素列に対して垂直方向に前記第１の画素ピッチの１／２画素ずれて整列配置された複数の画素を含む第２の画素列とを含み、第２の画素列は、水平方向に関し、隣接する画素群の第１の画素列間の第２の画素ピッチの１／２の位置に配置されている複数の画素群と、水平方向に隣接する画素群対の間に形成された第１の分離領域と、各画素群の前記第１の画素列と前記第２の画素列との間に、１本ずつ、蛇行しつつ垂直方向に延びて形成された垂直電荷転送路であって、同じ画素群に属する第１の画素列及び第２の画素列に含まれる画素の電荷の両方が読み出される垂直電荷転送路と、複数の前記垂直電荷転送路の下端に設けられ、該垂直電荷転送路から転送された電荷を受けてこれを水平方向に転送する水平電荷転送路とを含み、前記各画素群間には前記垂直電荷転送路が配置されていないことを特徴とし、前記画素は、水平方向、垂直方向に対して傾斜した４つの斜辺を有する領域内に形成される光電変換素子を含み、前記第１の画素列に含まれる画素の前記４つの斜辺のうち左右いずれかの第１組の２つの斜辺に沿って前記第１の分離領域が形成され、前記第１の分離領域が形成される側と反対側の第２組の２つの斜辺のうち上下いずれかの斜辺に沿って前記垂直電荷転送路との間に第１の読み出しゲートが形成されるとともに、前記第１の読み出しゲートが形成されていない方の斜辺に沿って第２の分離領域が形成され、前記第２の画素列に含まれる画素の前記４つの斜辺のうち前記第１の画素列とは反対側の第３組の２つの斜辺に沿って前記第１の分離領域が形成され、前記第１の分離領域が形成される側と反対側の第４組の２つの斜辺のうち、前記第１の画素列に含まれる画素の前記読み出しゲートと対向しない斜辺に沿って前記垂直電荷転送路との間に第２の読み出しゲートが形成されるとともに前記第２の読み出しゲートが形成されていない方の斜辺に沿って第３の分離領域が形成され、前記第１の画素列に含まれ、行方向に整列する一の画素行に含まれる画素と、前記第２の画素列に含まれ、前記一画素行と垂直方向に隣接し行方向に整列する二の画素行に含まれる画素との間に形成され水平方向に延びる複数の垂直電荷転送電極とを含む固体撮像素子の読み出し方法であって、ｎ行目および所定行毎の対応する行の垂直電荷転送電極に読み出しパルスを印加して画素から電荷を前記垂直電荷転送路に読み出す工程と、前記垂直電荷転送電極に順次電圧を印加して前記垂直電荷転送路中を前記水平電荷転送路の方向へ信号電荷を転送し、前記水平電荷転送路に転送された信号電荷を水平方向に転送して外部に読み出す工程とを含む第１フィールド出力工程と、ｎ＋１行目および所定行毎の対応する行の垂直電荷転送電極に読み出しパルスを印加して画素から電荷を前記垂直電荷転送路に読み出す工程と、前記垂直電荷転送電極に順次電圧を印加して前記垂直電荷転送路中を前記水平電荷転送路の方向へ信号電荷を転送し、前記水平電荷転送路に転送された信号電荷を水平方向に転送して外部に読み出す工程とを含む第２フィールド出力工程と、ｎ＋２目および所定行毎の対応する行の垂直電荷転送電極に読み出しパルスを印加して画素から電荷を前記垂直電荷転送路に読み出す工程と、前記垂直電荷転送電極に順次電圧を印加して前記垂直電荷転送路中を前記水平電荷転送路の方向へ信号電荷を転送し、前記水平電荷転送路に転送された信号電荷を水平方向に転送して外部に読み出す工程とを含む第３フィールド出力工程とを含み、前記第１、第２、第３フィールドは互いに異なるフィールドである固体撮像素子の読み出し方法が提供される。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
【００１３】
図１は、本発明の一実施の形態による固体撮像素子Ａの平面図である。
【００１４】
固体撮像素子Ａは、半導体基板１上に複数の画素３（３ａ、３ｂ、３ｃ）が整列配置された画素部Ｂと、画素部Ｂ内に配置され画素３からの電荷を垂直方向に転送する垂直転送路５と、画素部Ｂの下方に配置され、垂直転送路５から転送された電荷を水平方向に転送する水平転送路７と、水平転送路７から転送された電荷を増幅するアンプ部１７とを含む。
【００１５】
画素部Ｂには、複数の画素３が、半導体基板１の二次元平面上の水平方向（行方向）及び垂直方向（列方向）に配置されている。１列おきの画素は、垂直方向に第１のピッチ、水平方向に第２のピッチで配列された行列を構成している。各列の画素と隣接する列の画素とは、垂直方向及び水平方向にそれぞれ１／２ピッチずれて配置され、いわゆる画素ずらし固体撮像素子を構成している。
【００１６】
画素３は、緑色用画素３ａ、赤色用画素３ｂ、青色用画素３ｃを含む。赤色用の画素３ｂ、３ｂ、３ｂと、青色用の画素３ｃ、３ｃ、３ｃとが垂直方向に交互に整列して配置されて第１の画素列Ｐ１を形成している。第１の画素列Ｐ１と隣接する第２の画素列Ｐ２では、緑色用画素３ａが配列されている。
【００１７】
これら第１の画素列Ｐ１と第２の画素列Ｐ２とを一組の画素群ＰＧとして、水平方向に複数の画素群ＰＧ、ＰＧ、ＰＧが交互に配置されている。図示の構成においては、各画素は４つの斜辺をもつ略菱形の形状を有する。
【００１８】
第２の画素列Ｐ２の画素は第１の画素列Ｐ１の画素３ｃ、３ｂ、３ｃ・・・が形成する行列の隙間に配置されていると見ることもできる。
【００１９】
一方、図面を４５度傾けて見れば、第１及び第２の画素列の画素が協同して略正方行列を形成しているとも考えられる。
【００２０】
一の画素群ＰＧに含まれる第１の画素列Ｐ１と第２の画素列Ｐ２との間に形成される隙間に沿って、半導体基板１内にｎ型半導体層からなる垂直電荷転送路５（実線で示される。）が蛇行する形状又はジグザグの形状で設けられる。
【００２１】
垂直電荷転送路５の電極（垂直電荷転送電極）１１は、画素間の隙間領域上でジグザグに全体として水平方向に延在している。
【００２２】
垂直電荷転送電極１１−１、１１−５、１１−９に電圧Ｖ１が印加される。垂直電荷転送電極１１−２、１１−６、１１−１０に電圧Ｖ２が印加される。垂直電荷転送電極１１−３、１１−７、１１−１１に電圧Ｖ３が印加される。垂直電荷転送電極１１−４、１１−８に電圧Ｖ４が印加される。
【００２３】
図２に図１の要部を示す。図２（ａ）は、平面図、図２（ｂ）は図２（ａ）のＩａ−Ｉｂ線断面図である。
【００２４】
図２（ａ）に示すように、画素３（３ａ、３ｂ、３ｃ）は、略正方形の形状を有している。正方形の４つの頂点のうち対向する２つの頂点が、垂直方向及び水平方向に沿って整列されている。４つの頂点を結んで左右対称方向に延びる斜辺（仮想線）を、それぞれに２本の斜辺２７ａ、２７ｂ及び２７ｃ、２７ｄと称す。
【００２５】
画素３の４つの斜辺２７ａ、２７ｂ、２７ｃ、２７ｄに囲まれる領域内に光電変換素子（フォトダイオード）４１（４１ａ、４１ｂ、４１ｃ）が配置されている。フォトダイオード４１の受光部４１ａと電荷転送路５の一部を形成するｎ型半導体層３１ａ、３１ｂとの間には、トランスファーゲート部４５が形成されている。
【００２６】
図２に示される２つの画素列群ＰＧ、ＰＧのうち左側に位置する画素列群ＰＧについて説明する。
【００２７】
左側の画素列群ＰＧの第２の画素列Ｐ２に含まれる画素３ａの４つの斜辺２７ａ、２７ｂ、２７ｃ、２７ｄのうち右の第１組の２つの斜辺２７ｃ、２７ｄに沿って前記第１の分離領域４７ａが形成されている。
【００２８】
第１の分離領域４７ａが形成される側と反対側の第２組の２つの斜辺２７ａ、２７ｂのうち上側の斜辺２７ａに沿って垂直電荷転送路３１との間に第１の読み出しゲート４５ａが形成されるとともに、第１の読み出しゲート４５ａが形成されていない方の斜辺２７ｂに沿って第２の分離領域４７ｂが形成されている。
【００２９】
同じ画素列群ＰＧに属する第１の画素列Ｐ１に関し、第１の画素列Ｐ１に含まれる画素３ｂの４つの斜辺２７ａ、２７ｂ、２７ｃ、２７ｄ（画素３ａを平行移動した位置に対応する）のうち、第２の画素列Ｐ２とは反対側の第３組の２つの斜辺２７ａ、２７ｂに沿って第１の分離領域４７ａが形成されている。
【００３０】
第１の分離領域４７ａが形成される側と反対側の第４組の２つの斜辺２７ｃ、２７ｄのうち、第２の画素列Ｐ２に含まれる画素３ａの読み出しゲート４５ａと対向しない斜辺２７ｃに沿って垂直電荷転送路５との間に第２の読み出しゲート４５ｂが形成されるとともに第２の読み出しゲート４５ｂが形成されていない方の斜辺２７ｄに沿って第３の分離領域４７ｃが形成されている。
【００３１】
第２の画素列Ｐ２に含まれる画素３ａの左側上斜辺２７ａに沿って、半導体基板１内にｎ型導電層３１ｂが形成されている。画素３ｂの右側上斜辺２７ｃに沿って、半導体基板１内にｎ型導電層３１ａが形成されている。
【００３２】
ｎ型導電層３１ａとｎ型導電層３１ｂとが連結されて、垂直方向にジグザグ状又は蛇行する形状で、垂直電荷転送路５が形成され、水平電荷転送路に向けて垂直方向に延びている。
【００３３】
第１の画素行Ｑ１を形成する複数の画素３ａ、３ａ、３ａの左右下斜辺２７ｂ、２７ｄに沿って、垂直電荷転送電極１１−１０が蛇行しつつ水平方向に延びている。第１の画素列Ｑ１を形成する複数の画素３ａ、３ａ、３ａは、垂直電荷転送電極１１−９と１１−１０とにより、その４辺を囲まれている。
【００３４】
図２（ｂ）に示すように、半導体基板１内に、深いｐウェル４３が形成されており、フォトダイオード４１、垂直電荷転送路３１ａ、トランスファーゲート４５，分離領域４７はｐウェル４３内に形成されている。
【００３５】
垂直電荷転送路３１ａが形成されている領域の上に、垂直電荷転送電極１１（１１−１０）が形成されている。
【００３６】
平坦化膜Ｈを介して半導体基板１上にカラーフィルタＣＦが形成されている。
【００３７】
カラーフィルタＣＦの上に、例えばフォトレジストにより形成されたマイクロレンズＭＬが設けられている。マイクロレンズＭＬにより、光をフォトダイオード４１の表面上に集光する。
【００３８】
図３のタイミングチャートに基づき、本実施の形態による固体撮像素子の制御方法について説明する。図１の平面図を適宜参照する。
【００３９】
読み出し用のパルス電圧を印加して、４フィールドの信号を読み出す方法を例示する。
【００４０】
まず、Ｔ₁期間内に第１フィールドの信号を読み出す。
【００４１】
ｔ_1a期間内に、対応するフォトダイオードのゲートに繋がる電極（Ｖ１）、この例では垂直電荷転送電極１１−１、１１−５、１１−９に対して正の電圧、例えば８Ｖを印加し、さらに大きな正のパルス電圧、例えば１５Ｖのパルス電圧を印加する。
【００４２】
読み出しパルスにより、トランスファーゲート４５のポテンシャルバリアが消滅し、画素３ａ、３ａ、３ａのフォトダイオード４１に蓄積された電荷は、読み出し用のトランスファーゲート４５を通過して垂直電荷転送路５に読み出される。
【００４３】
垂直電荷転送路５に読み出された信号電荷は、ｔ_1b期間内に垂直電荷転送路５中をＶ１からＶ４に示す４相駆動方式により順次転送される。水平方向１行分の画素信号を所定タイミング毎に垂直電荷転送路５から水平電荷転送路７へと転送する。
【００４４】
水平電荷転送路７に転送された信号電荷は、ｔ_1c期間内に、水平転送電極１５に印加される２相駆動電圧φ１とφ２とによって水平方向に転送される。転送された電荷による信号は、アンプ１７により増幅されて外部に読み出される。読み出された画素信号は、緑色（Ｇ）に対応する画素である。
【００４５】
次に、Ｔ２期間内に第２フィールドの信号を読み出す。
【００４６】
ｔ_2a期間内に、対応するフォトダイオードのゲートに繋がる電極（Ｖ３）、この例では垂直電荷転送電極１１−３、１１−７、１１−１１に対して正の電圧、例えば８Ｖを印加し、さらに大きな正のパルス電圧、例えば１５Ｖのパルス電圧を印加する。
【００４７】
読み出しパルスにより、トランスファーゲート４５のポテンシャルバリアが消滅し、画素３ａ、３ａ、３ａのフォトダイオード４１に蓄積された電荷は、読み出し用のトランスファーゲート４５を通過して垂直電荷転送路５に読み出される。
【００４８】
垂直電荷転送路５に読み出された信号電荷は、ｔ_2b期間内に垂直電荷転送路５中をＶ１からＶ４に示す４相駆動方式により順次転送される。水平方向１行分の画素信号を所定タイミング毎に垂直電荷転送路５から水平電荷転送路７へと転送する。
【００４９】
水平電荷転送路７に転送された信号電荷は、ｔ_2c期間内に、水平転送電極１５に印加される２相駆動電圧φ１とφ２とによって水平方向に転送される。転送された電荷による信号は、アンプ１７（図１）により増幅されて外部に読み出される。読み出された画素信号は、緑色（Ｇ）に対応する画素である。
【００５０】
次いで、第３フィールド、第４フィールドの画素からの信号電荷を、Ｔ₃（ｔ₃ _a、ｔ_3b、ｔ_3c）期間及びＴ₄（ｔ_4a、ｔ_4b、ｔ_4c）期間内に、上記第１フィールド及び第２フィールドにおける信号電荷の転送及び信号読み出しの方法と同様の方法により読み出す。
【００５１】
第１から第４フィールドまでの電荷読み出しにより、図１に示す画素部Ｂに存在する全ての画素の画素情報を読み出すことができる。
【００５２】
尚、上記の実施の形態による固体撮像方法では、ＧＧ／ＲＢ交互フィルタ配列の場合を示したが、別のカラーフィルタの配列でも画素からの信号の読み出しは可能である。
【００５３】
上記第１の実施の形態による固体撮像素子においては、隣接する２つの画素列の信号を１本の垂直転送路で共有する。
【００５４】
従って、垂直電荷転送路に繋がる水平ＣＣＤの段数は、行方向に並ぶ画素に含まれるフォトダイオードの数の１／２で良い。水平電荷転送路のピッチを大きくすることができ、水平電荷転送路を緩い加工精度で加工することができる。固体撮像素子の製造歩留まりを向上させることができる。
【００５５】
図４に、第１の実施の形態による固体撮像素子の変形例を示す。３フィールド読み出しが可能な固体撮像素子である。
【００５６】
固体撮像素子Ｘは、第１の実施の形態による固体撮像素子Ａとほぼ同じ構造である。
【００５７】
半導体基板５１上に複数の画素５３（５３ａ、５３ｂ、５３ｃ）が整列配置された画素部Ｂと、画素部Ｂ内に配置され画素５３からの電荷を垂直方向に転送する垂直電荷転送路５５と、画素部Ｂの下方に配置され、垂直電荷転送路５５から転送された電荷を水平方向に転送する水平電荷転送路５７と、水平電荷転送路５７から転送された電荷を増幅するアンプ部６５とを含む。
【００５８】
画素部Ｂの構造も、第１の実施の形態による固体撮像素子Ａと同様の画素ずらし固体撮像素子である。画素５３の形状も、第１の実施の形態による固体撮像素子と同様の略正方形の形状である。
【００５９】
画素５３は、垂直方向に隣接する２本の垂直転送電極６１により４辺を囲まれている。
【００６０】
垂直電荷転送電極６１−１、６１−４、６１−７に電圧Ｖ３が、垂直電荷転送電極６１−２、６１−５、６１−８に電圧Ｖ２が、の垂直電荷転送電極６１−３、６１−６，６２に電圧Ｖ１が印加される。いわゆる３相駆動方式である。
【００６１】
図５に基づき、上記の固体撮像素子Ｙの動作を説明する。
【００６２】
Ｔ₁期間内に第１フィールドの電荷読み出しを行う。
【００６３】
まずｔ_1a期間に、垂直電荷転送電極６１−３、６１−６（Ｖ１）に対して正の電圧、例えば８Ｖの電圧を印加し、電荷を読み出すためのパルス信号を印加する。フォトダイオード５３ａ、５３ｂ、５３ｃから、垂直電荷転送路５５内に緑色（Ｇ）、赤色（Ｒ）及び青色（Ｂ）に対応する電荷が転送される。
【００６４】
垂直電荷転送路５に読み出された信号電荷は、ｔ_1b期間内に垂直電荷転送路５５中をＶ１からＶ３に示す３相駆動方式により順次転送される。水平方向１行分の画素信号を所定タイミング毎に垂直電荷転送路５５から水平電荷転送路５７へと転送する。
【００６５】
水平電荷転送路に電荷を転送した後、ｔ_1c期間内に、水平電荷転送路をφ１とφ２との２相駆動方式によりアンプ６５方向へする。アンプ６５を介して外部に信号を読み出す。
【００６６】
同様にＴ₂期間（ｔ_2a、ｔ_2b、ｔ_2c）、Ｔ₃期間（ｔ_3a、ｔ_3b、ｔ_3c）内に第２フィールド及び第３フィールドの電荷を読み出す。
【００６７】
以上の動作により、画素部内の全ての画素からの信号電荷を外部に読み出す。
【００６８】
上記の固体撮像素子Ｘにおいては、２つの画素列の画素を１組として、その１組の画素群が１本の垂直電荷転送路５５を共有する。
【００６９】
垂直電荷転送路に繋がる水平電荷転送路の段数を、水平方向に並ぶ画素中のフォトダイオード数の半分にすることができる。水平電荷転送電極の加工精度が緩くなる。固体撮像素子の製造歩留まりを向上させることができる。
【００７０】
尚、本実施の形態による固体撮像素子においては、画素の形状を略正方形の形状として説明した。画素形状は正方形以外の形状でも良い。例えば、長方形や正六角形の画素形状でも良い。
【００７１】
その他、種々の変更、改良、組み合わせ等が可能なことは当業者には自明あろう。
【００７２】
【発明の効果】
固体撮像素子において、水平電荷転送電極の加工精度も緩くできる。同じ加工精度であれば、画素の高密度化が可能である。
【００７３】
製造歩留まりを向上させることが可能となる。固体撮像素子の信頼性をも高めることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による固体撮像素子の平面図である。
【図２】（ａ）は、上記の固体撮像素子の画素部を拡大した平面図であり、（ｂ）は段演図である。
【図３】上記の固体撮像素子の動作を示すタイミングチャートである。
【図４】本発明の一実施の形態による固体撮像素子の変形例の平面図である。
【図５】上記の固体撮像素子の動作を示すタイミングチャートである。
【図６】従来の固体撮像素子の平面図である。
【符号の説明】
Ａ、Ｘ固体撮像素子
Ｂ表示部
Ｐ１第１の画素列
Ｐ２第２の画素列
ＰＧ画素列群
Ｑ１第１の画素行
Ｑ２第２の画素行
Ｖ１〜Ｖ４垂直転送電極への印加電圧
φ１、φ２水平転送電極への印加電圧
１半導体基板
３画素
３ａ、３ｂ、３ｃ光電変換素子（フォトダイオード）
５垂直電荷転送路
７水平電荷転送路
１１垂直電荷転送電極
１５水平電荷転送電極
１７アンプ
４５読み出しゲート
４５ａ第１の読み出しゲート
４５ｂ第２の読み出しゲート
４７分離領域
４７ａ第１の分離領域
４７ｂ第２の分離領域
４７ｃ第３の分離領域

Claims

二次元平面上に配列された複数の画素群であって、各画素群は、垂直方向に第１の画素ピッチで整列配置された複数の画素を含む第１の画素列と該第１の画素列に対して垂直方向に前記第１の画素ピッチの１／２画素ずれて整列配置された複数の画素を含む第２の画素列とを含み、第２の画素列は、水平方向に関し、隣接する画素群の第１の画素列間の第２の画素ピッチの１／２の位置に配置されている複数の画素群と、
水平方向に隣接する画素群対の間に形成された第１の分離領域と、
各画素群の前記第１の画素列と前記第２の画素列との間に、１本ずつ、蛇行しつつ垂直方向に延びて形成された垂直電荷転送路であって、同じ画素群に属する第１の画素列及び第２の画素列に含まれる画素の電荷の両方が読み出される垂直電荷転送路と、
複数の前記垂直電荷転送路の下端に設けられ、該垂直電荷転送路から転送された電荷を受けてこれを水平方向に転送する水平電荷転送路とを含み、
前記各画素群間には前記垂直電荷転送路が配置されていないことを特徴とする固体撮像素子。
前記画素は、水平方向、垂直方向に対して傾斜した４つの斜辺を有する領域内に形成される光電変換素子を含み、
前記第１の画素列に含まれる画素の前記４つの斜辺のうち左右いずれかの第１組の２つの斜辺に沿って前記第１の分離領域が形成され、
前記第１の分離領域が形成される側と反対側の第２組の２つの斜辺のうち上下いずれかの斜辺に沿って前記垂直電荷転送路との間に第１の読み出しゲートが形成されるとともに、前記第１の読み出しゲートが形成されていない方の斜辺に沿って第２の分離領域が形成され、
前記第２の画素列に含まれる画素の前記４つの斜辺のうち前記第１の画素列とは反対側の第３組の２つの斜辺に沿って前記第１の分離領域が形成され、
前記第１の分離領域が形成される側と反対側の第４組の２つの斜辺のうち、前記第１の画素列に含まれる画素の前記読み出しゲートと対向しない斜辺に沿って前記垂直電荷転送路との間に第２の読み出しゲートが形成されるとともに前記第２の読み出しゲートが形成されていない方の斜辺に沿って第３の分離領域が形成され、
各画素群の前記第１の画素列に含まれる画素からなり、行方向に整列する第１の画素行を形成する複数の画素と、各画素群の前記第２の画素列に含まれる画素からなり、前記第１の画素行と垂直方向に隣接し行方向に整列する第２の画素行を形成する複数の画素との間に形成され、水平方向に延びる垂直電荷転送電極とを含む請求項１に記載の固体撮像素子。
前記画素は、前記４つの斜辺で画定される４辺形の領域内に形成される請求項１又は２に記載の固体撮像素子。
前記第１の画素列に含まれる画素は光電変換素子と緑色フィルタとを含む緑色画素であり、前記第２の画素列に含まれる画素は、光電変換素子と赤色フィルタとを含む赤色画素と光電変換素子と青色フィルタとを含む青色画素とが垂直方向に交互に配置され、複数の前記第２の画素列に含まれる赤色画素と青色画素とが水平方向に交互に配置されている請求項１〜３のいずれか１項に記載の固体撮像素子。
請求項２〜４のいずれか１項に記載の固体撮像素子の読み出し方法であって、
ｎ行目および所定行毎の対応する行の垂直電荷転送電極に読み出しパルスを印加して画素から電荷を前記垂直電荷転送路に読み出す工程と、
前記垂直電荷転送電極に順次電圧を印加して前記垂直電荷転送路中を前記水平電荷転送路の方向へ信号電荷を転送し、前記水平電荷転送路に転送された信号電荷を水平方向に転送して外部に読み出す工程とを含む第１フィールド出力工程と、
ｎ＋１行目および所定行毎の対応する行の垂直電荷転送電極に読み出しパルスを印加して画素から電荷を前記垂直電荷転送路に読み出す工程と、
前記垂直電荷転送電極に順次電圧を印加して前記垂直電荷転送路中を前記水平電荷転送路の方向へ信号電荷を転送し、前記水平電荷転送路に転送された信号電荷を水平方向に転送して外部に読み出す工程とを含む第２フィールド出力工程と、
ｎ＋２目および所定行毎の対応する行の垂直電荷転送電極に読み出しパルスを印加して画素から電荷を前記垂直電荷転送路に読み出す工程と、
前記垂直電荷転送電極に順次電圧を印加して前記垂直電荷転送路中を前記水平電荷転送路の方向へ信号電荷を転送し、前記水平電荷転送路に転送された信号電荷を水平方向に転送して外部に読み出す工程とを含む第３フィールド出力工程と、
を含み、前記第１、第２、第３フィールドは互いに異なるフィールドである固体撮像素子の読み出し方法。
さらにｎ＋３行目および所定行毎の対応する行の垂直電荷転送電極に読み出しパルスを印加して画素から電荷を前記垂直電荷転送路に読み出す工程と、前記垂直電荷転送電極に順次電圧を印加して前記垂直電荷転送路中を前記水平電荷転送路の方向へ信号電荷を転送し、前記水平電荷転送路に転送された信号電荷を水平方向に転送して外部に読み出す工程とを含む第４フィールド出力工程を含み、
前記第４フィールドは前記第１、第２、第３フィールドとは異なるフィールドである請求項５記載の固体撮像素子の読み出し方法。