JP4150548B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4150548B2 JP4150548B2 JP2002231786A JP2002231786A JP4150548B2 JP 4150548 B2 JP4150548 B2 JP 4150548B2 JP 2002231786 A JP2002231786 A JP 2002231786A JP 2002231786 A JP2002231786 A JP 2002231786A JP 4150548 B2 JP4150548 B2 JP 4150548B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- mask
- gate electrode
- gate
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01332—Making the insulator
- H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
- H10D64/01342—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid by deposition, e.g. evaporation, ALD or laser deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01332—Making the insulator
- H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
- H10D64/01344—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid in a nitrogen-containing ambient, e.g. N2O oxidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
- H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0181—Manufacturing their gate insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
- H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
- H10P50/285—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means of materials not containing Si, e.g. PZT or Al2O3
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6328—Deposition from the gas or vapour phase
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に半導体基板の上にジルコニア（ＺｒＯ2）またはハフニア（ＨｆＯ2）からなる高誘電率の絶縁膜を形成し、この絶縁膜の一部をエッチングして半導体装置を製造する方法に関する。
【０００２】
【従来の技術】
ジルコニアやハフニアは酸化シリコンよりも高い誘電率を有するため、次世代のＭＩＳＦＥＴのゲート絶縁膜の材料として注目されている。ＭＩＳＦＥＴを作製する際には、ソース及びドレイン領域の表面に金属シリサイド膜を形成するために、ソース及びドレイン領域上に残っているゲート絶縁膜を除去する必要がある。
【０００３】
【発明が解決しようとする課題】
ジルコニア及びハフニアは化学的に極めて安定であるため、ウェット処理によるエッチングを行うことが困難である。反応性イオンエッチング（ＲＩＥ）による方法では、素子分離領域を形成する酸化シリコン、及び基板やゲート電極を形成するシリコンの双方に対して選択性を保ってエッチングすることが困難である。
【０００４】
本発明の目的は、ジルコニアやハフニアからなる絶縁膜を、ウェット処理でエッチングすることにより半導体装置を作製する方法を提供することである。
【０００５】
本発明の一観点によると、
（ａ１）半導体基板の表面上に、ジルコニアまたはハフニアからなる絶縁膜を形成する工程と、
（ａ２）前記絶縁膜の表面の一部を、マスクパターンで覆う工程と、
（ａ３）前記マスクパターンをマスクとして、前記絶縁膜のうち前記マスクパターンで覆われていない部分に、シリコン、ゲルマニウム、アルゴン、及びキセノンからなる群より選択された１つの元素のイオンを注入することにより、該絶縁膜にダメージを与える工程と、
（ａ４）前記マスクパターンをマスクとして、前記絶縁膜の一部をウェット処理でエッチングする工程と
を有する半導体装置の製造方法が提供される。
【０００６】
本発明の他の観点によると、
半導体基板の表面上に、ジルコニアまたはハフニアからなるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の一部の表面上に、ゲート電極を形成する工程と、
前記ゲート電極をマスクとして、前記ゲート絶縁膜のうち前記ゲート電極で覆われていない部分に、シリコン、ゲルマニウム、アルゴン、及びキセノンからなる群より選択された１つの元素のイオンを注入することにより、該ゲート絶縁膜にダメージを与える工程と、
前記ゲート電極をマスクとして、前記ゲート絶縁膜の一部をウェット処理でエッチングする工程と、
前記ゲート電極をマスクとして、該ゲート電極の両側の前記半導体基板の表層部に不純物イオンを注入する工程と
を有する半導体装置の製造方法が提供される。
【０００７】
絶縁膜へのイオン注入以外の方法で絶縁膜を非晶質化させてもよい。また、イオン注入の代わりに、絶縁膜を、窒素プラズマ、アルゴンプラズマ、またはアンモニアプラズマに晒してもよい。
【０００８】
ジルコニアまたはハフニアからなる絶縁膜にイオン注入することにより、非晶質化させることができる。非晶質化したジルコニアまたはハフニアは、結晶状態の時よりも容易にエッチングすることができる。また、ジルコニアまたはハフニアからなる絶縁膜を、エッチング前に、窒素プラズマ、アルゴンプラズマ、またはアンモニアプラズマに晒すことにより、容易にエッチングすることができる。
【０００９】
【発明の実施の形態】
図１及び図２を参照して、本発明の第１の実施例による半導体装置の製造方法について説明する。
【００１０】
図１（Ａ）に示すように、シリコンからなる半導体基板１の表層部にシャロートレンチアイソレーション（ＳＴＩ）法による素子分離絶縁領域２を形成する。素子分離領域２により、ＰチャネルＭＩＳＦＥＴを形成すべき活性領域及びＮチャネルＭＩＳＦＥＴを形成すべき活性領域が画定される。ＰチャネルＭＩＳＦＥＴを形成すべき活性領域にリン（Ｐ）イオンを注入してＮ型ウェル３を形成する。ＮチャネルＭＩＳＦＥＴを形成すべき活性領域にボロン（Ｂ）イオンを注入してＰ型ウェル４を形成する。
【００１１】
基板の表面上に、ジルコニアまたはハフニアからなる厚さ１〜５ｎｍのゲート絶縁膜５を堆積させる。なお、半導体基板１とゲート絶縁膜５との界面特性向上のために、ジルコニアまたはハフニア膜と半導体基板１との間に、厚さ０．５〜１．５ｎｍの酸化シリコン膜または窒化酸化シリコン膜を形成してもよい。
【００１２】
ジルコニア膜及びハフニア膜は、化学気相成長（ＣＶＤ）、有機金属化学気相成長（ＭＯＣＶＤ）、原子層化学気相成長（ＡＬＣＶＤ）、またはスパッタリングにより形成することができる。ＣＶＤ及びＡＬＣＶＤにより形成する場合には、ジルコニウム原料としてＺｒＣｌ4を使用することができ、ハフニウム原料としてＨｆＣｌ4を使用することができる。ＭＯＣＶＤで形成する場合には、ジルコニウム原料としてテトラターシャリブトキシジルコニウム（Ｚｒ（ｔ−ＯＣ4Ｈ9）4）、テトラキスジエチルアミノジルコニウム（Ｚｒ［Ｎ（Ｃ2Ｈ5）2］4）、テトラキスジメチルアミノジルコニウム（Ｚｒ［Ｎ（ＣＨ3）2］4）等を使用することができ、ハフニウム原料としてテトラターシャリブトキシハフニウム（Ｈｆ（ｔ−ＯＣ4Ｈ9）4）、テトラキスジエチルアミノハフニウム（Ｈｆ［Ｎ（Ｃ2Ｈ5）2］4）、テトラキスジメチルアミノハフニウム（Ｈｆ［Ｎ（ＣＨ3）2］4）等を使用することができる。
【００１３】
図１（Ｂ）の状態に至るまでの工程について説明する。ゲート絶縁膜５の上に、厚さ４０〜１２０ｎｍのポリシリコン膜を堆積させる。なお、ボロンの拡散を抑制するために、ゲート絶縁膜５とポリシリコン膜との間に、厚さ０．５〜１ｎｍの窒化シリコン膜または窒化酸化シリコン膜を形成してもよい。
【００１４】
塩素系ガスを用いた反応性イオンエッチング（ＲＩＥ）によりポリシリコン膜をパターニングし、ポリシリコンからなるＮチャネルＭＩＳＦＥＴ用ゲート電極６Ｎ及びＰチャネルＭＩＳＦＥＴ用ゲート電極６Ｐを残す。ゲート電極が配置された領域以外の領域に、ゲート絶縁膜５が露出する。
【００１５】
図１（Ｃ）に示すように、ゲート電極６Ｐ及び６Ｎをマスクとして、ゲート絶縁膜にゲルマニウム（Ｇｅ）イオン、シリコン（Ｓｉ）イオン、アルゴン（Ａｒ）イオン、またはキセノン（Ｘｅ）イオンを注入する。このイオン注入により、ゲート絶縁膜６Ｐ及び６Ｎで覆われていない領域のゲート絶縁膜５がダメージを受け、非晶質化（アモルファス化）する。厚さ１〜５ｎｍのゲート絶縁膜５を非晶質化させるために、ドーズ量を１×１０14〜１×１０16ｃｍ-2（中心条件１×１０15ｃｍ-2）、加速エネルギを０．５〜４０ｋｅＶとすることが好ましい。なお、Ｇｅ、Ｓｉ、Ａｒ、Ｘｅ以外に、シリコン中でキャリアを発生させない他の元素のイオンを注入してもよい。
【００１６】
図１（Ｄ）に示すように、露出しているゲート絶縁膜５を除去し、ゲート電極６Ｐ及び６Ｎの下に、それぞれゲート絶縁膜５Ｐ及び５Ｎを残す。ゲート絶縁膜５は、温度１１０〜１８０℃の熱濃硫酸、温度１１０〜１５０℃の硫酸と過酸化水素との混合液、温度１３０〜１８０℃の熱濃燐酸、または濃度０．５〜５０重量％の希フッ酸を用いてエッチングすることができる。ただし、希フッ酸は酸化シリコンを溶解させるため、希フッ酸を用いると素子分離領域２の信頼性が低下する。また、熱濃燐酸はシリコンを溶解させるため、熱濃燐酸を用いると、半導体基板１の表面の荒れや、ゲート電極の形状変化を引き起こす。このため、熱濃硫酸または硫酸と過酸化水素との混合液を用いることが好ましい。
【００１７】
特に硫酸と過酸化水素との混合液は、従来からシリコンプロセスで使用されているため、従来のプロセスとの整合性を維持することができる。典型的な組成は、硫酸濃度８０〜９８重量％、過酸化水素濃度１〜２０重量％であり、典型的な処理温度は１１０〜１４０℃であり、処理時間は１〜３０分である。
【００１８】
図２（Ｅ）に示すように、ＰチャネルＭＩＳＦＥＴを形成すべき領域に、ゲート電極６Ｐをマスクとしてボロンイオンを注入し、低濃度ドレイン（ＬＤＤ）構造のソース及びドレイン領域のエクステンション部１０Ｐを形成する。ＮチャネルＭＩＳＦＥＴを形成すべき領域に、ゲート電極６Ｎをマスクとしてリンイオンを注入し、エクステンション部１０Ｎを形成する。
【００１９】
図２（Ｆ）に示すように、ゲート電極６Ｎ及び６Ｐの側面上に、酸化シリコンからなるサイドウォールスペーサ１１を形成する。サイドウォールスペーサ１１は、酸化シリコン膜の堆積と、異方性エッチングにより形成される。
【００２０】
ＮチャネルＭＩＳＦＥＴを形成すべき領域に、ゲート電極６Ｎ及びサイドウォールスペーサ１１をマスクとして砒素（Ａｓ）イオンを注入し、ソース及びドレイン領域１２Ｎを形成する。ＰチャネルＭＩＳＦＥＴを形成すべき領域に、ゲート電極６Ｐ及びサイドウォールスペーサ１１をマスクとしてボロンイオンを注入し、ソース及びドレイン領域１２Ｐを形成する。
【００２１】
図２（Ｇ）に示すように、ソース及びドレイン領域１２Ｎ及び１２Ｐ、ゲート電極６Ｎ及び６Ｐの上面上にコバルトシリサイド膜１５を形成する。コバルトシリサイド膜１５は、周知の自己整合型シリサイド法（サリサイド法）により形成される。
【００２２】
上記第１の実施例では、図１（Ｃ）に示した工程で、ゲート絶縁膜５にイオンを注入することによってゲート絶縁膜５を非晶質化させるため、図１（Ｄ）に示した工程で、露出しているゲート絶縁膜５を容易にエッチングすることができる。
【００２３】
図３を参照して、ジルコニア及びハフニアのエッチング速度について説明する。図３の非晶質ＺｒＯ2及び非晶質ＨｆＯ2は、上記第１の実施例によるイオン注入によって非晶質化させたジルコニア及びハフニアを表し、結晶ＺｒＯ2は、単斜晶と正方晶のジルコニアを表し、結晶ＨｆＯ2は、単斜晶のハフニアを表す。エッチャントの欄に記載された各溶液の比は重量比である。なお、使用した硫酸、過酸化水素、塩酸、水酸化アンモニウム、及びフッ酸は、それぞれ９８重量％、３１重量％、３６重量％、２９重量％、及び５０重量％である。図３に示した図表中の各数値はエッチング速度であり、単位は「ｎｍ／分」である。
【００２４】
エッチャントとして硫酸と過酸化水素との混合液、熱濃燐酸、または希フッ酸を使用してエッチングする場合に、ジルコニアまたはハフニアを非晶質化させることにより、エッチング速度が速くなることがわかる。
【００２５】
図４に、厚さ４ｎｍのハフニア膜を、硫酸と過酸化水素との混合液でエッチングした後の試料表面をＸ線光電子分析法（ＸＰＳ）で分析した結果を示す。なお、図４に現れているピークは、Ｈｆの４ｄ軌道の電子に対応するものである。横軸は結合エネルギを単位「ｅＶ」で表し、縦軸は光電子検出強度を任意単位で表す。
【００２６】
図中の破線は、塩素系ガスを用いたＲＩＥ雰囲気に晒したハフニア膜をエッチングした後の検出結果を示し、細線は、ＲＩＥ雰囲気に晒した後、さらに酸素プラズマに晒したハフニア膜をエッチングした後の検出結果を示し、太線は、ＲＩＥ雰囲気及び酸素プラズマに晒した後、砒素をドーズ量１×１０15ｃｍ-2の条件でイオン注入したハフニア膜をエッチングした後の検出結果を示す。イオン注入して非晶質化させた場合のみ、ハフニア膜がほぼ完全に除去されていることがわかる。
【００２７】
図１（Ｃ）に示した非晶質化のためのイオン注入を、基板表面に対して斜めから行うことにより、半導体基板１にダメージを与えることなく、表面のゲート絶縁膜５にのみダメージを与えることができる。この場合、イオンビームの入射角（イオンビームの進行方向と基板表面の法線とのなす角）を８０°以上とすることが好ましい。また、ゲート電極６Ｎ及び６Ｐの下方のゲート絶縁膜５がダメージを受けないようにするために、イオンビームの傾斜方位をゲート電極６Ｎ及び６Ｐの延在する方向（図１（Ｃ）の紙面に垂直な方向）と平行にすることが好ましい。
【００２８】
注入されたイオンがゲート絶縁膜５内に止まり、半導体基板１の表面まで到達しない条件でイオン注入される場合には、炭素、窒素、酸素、フッ素等のイオンを注入してゲート絶縁膜５を非晶質化させてもよい。
【００２９】
イオンビームの入射角を小さく（例えば１０°以下）すると、半導体基板１の表層部もダメージを受けて非晶質化される。半導体基板１の表層部を非晶質化させておくと、その後のエクステンション部、ソース及びドレイン領域形成のためのイオン注入時のチャネリング現象を防止することができる。
【００３０】
半導体基板１の表層部にダメージを与えたくない場合には、イオンビームの入射角を大きくし、チャネリング現象を防止したい場合には、入射角を小さくすればよい。
【００３１】
次に、図５を参照して、第２の実施例による半導体装置の製造方法について説明する。
図５（Ａ）に示した状態に至るまでの工程を説明する。素子分離絶縁領域２、Ｎ型ウェル３、Ｐ型ウェル４、ゲート絶縁膜５、ゲート電極６Ｐ及び６Ｎの形成までは、図１（Ａ）及び図１（Ｂ）を参照して説明した第１の実施例の場合と同様である。
【００３２】
ＮチャネルＭＩＳＦＥＴを形成すべき領域をレジストパターン２０で覆う。レジストパターン２０及びゲート電極６Ｐをマスクとして、半導体基板１の表層部にボロンイオンを注入し、エクステンション部１０Ｐを形成する。このイオン注入時に、イオンビームに照射されたゲート絶縁膜５がダメージを受け、非晶質化される。十分な非晶質化を行うために、ボロンのドーズ量を１×１０14ｃｍ-2以上とすることが好ましい。
【００３３】
図５（Ｂ）に示すように、ゲート絶縁膜５の非晶質化された部分をエッチングする。このエッチングは、第１の実施例の図１（Ｄ）の工程で説明したゲート絶縁膜５のエッチング方法と同様の方法で行うことができる。ゲート絶縁膜５のエッチング後、レジストパターン２０を除去する。
【００３４】
図５（Ｃ）に示すように、ＰチャネルＭＩＳＦＥＴを形成すべき領域をレジストパターン２１で覆う。レジストパターン２１及びゲート電極６Ｎをマスクとして、半導体基板１の表層部にリンイオンを注入し、エクステンション部１０Ｎを形成する。リンイオンのドーズ量は、ＰチャネルＭＩＳＦＥＴのエクステンション部１０Ｐを形成するボロンイオンのドーズ量と同じである。このイオン注入によって、イオンビームに晒されたゲート絶縁膜５が非晶質化される。
【００３５】
図５（Ｄ）に示すように、ゲート絶縁膜５の非晶質化された部分をエッチングする。その後、レジストパターン２１を除去する。図２（Ｆ）及び図２（Ｇ）に示した工程と同様の工程を経て、ＮチャネルＭＩＳＦＥＴ及びＰチャネルＭＩＳＦＥＴを作製する。
【００３６】
第２の実施例では、エクステンション部１０Ｐ及び１０Ｎのイオン注入を行うときに、ジルコニアまたはハフニアからなるゲート絶縁膜５を非晶質化している。これにより、非晶質化したゲート絶縁膜５を容易に除去することができる。
【００３７】
ただし、第２の実施例では、エクステンション部１０Ｐ及び１０Ｎのイオン注入が、ゲート絶縁膜５を通して行われる。このため、ゲート絶縁膜５の酸素原子等がノックオンされて半導体基板１まで輸送される場合がある。このため、エクステンション部の接合が浅くなると、ノックオン現象による酸素等の輸送が無視できなくなる。このため、浅い接合を形成するためには、前述の第１の実施例による方法が適している。
【００３８】
次に、第３の実施例による半導体装置の製造方法について説明する。第１の実施例では、図１（Ｃ）に示した工程で、ゲルマニウム等のイオンを注入することにより、ゲート絶縁膜５の非晶質化を行った。第３の実施例では、図１（Ｃ）に示した状態で、ゲー電極６Ｐ及び６Ｎをマスクとして、ゲート絶縁膜５をアルゴン（Ａｒ）、窒素（Ｎ2）、またはアンモニア（ＮＨ3）のプラズマに晒すことにより、ゲート絶縁膜５を改質させる。改質したゲート絶縁膜５は、第１の実施例の場合と同様に、硫酸等を用いて容易に除去することができる。
【００３９】
図６を参照して、プラズマに晒したハフニア膜のエッチング特性について説明する。図６に示す試料１〜１４を準備した。各試料は、シリコン基板の表面上に厚さ１ｎｍの酸化シリコン膜を形成し、その上に厚さ５ｎｍのハフニア膜を形成したものである。各試料のハフニア膜は、原料ガスとしてＨｆＣｌ4とＨ2Ｏとを用い、成長温度３００℃で形成した。いずれの試料においても、硫酸処理時間は３０分である。Ｈｆ残量は単位「原子％」であり、ＸＰＳ法により分析した結果である。
【００４０】
窒素プラズマ処理した後、硫酸に浸漬させた試料９〜１２においては、Ｈｆは検出されず、ハフニア膜がほぼ完全に除去されていることがわかる。また、アンモニアプラズマまたはアルゴンプラズマに晒した後、硫酸に浸漬させた試料１〜８においても、プラズマ処理を行わなかった試料１３及び１４に比べると、Ｈｆの残量が少ないことがわかる。このように、ハフニア膜をプラズマに晒すと、硫酸を用いたエッチングにより容易にハフニア膜を除去することができる。
【００４１】
上記第３の実施例では、ハフニア膜を窒素プラズマ、アルゴンプラズマ、またはアンモニアプラズマに晒したが、ハフニア膜を、エッチングされやすいように改質させる他のプラズマに晒してもよい。このようなプラズマの例として、例えば、Ｋｒ、Ｘｅ、Ｏ2等が挙げられる。
【００４２】
なお、ジルコニア膜も、ハフニア膜と同様にプラズマに晒すことにより、エッチングし易くなるであろう。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００４３】
【発明の効果】
以上説明したように、本発明によれば、ジルコニアまたはハフニアからなる膜を非晶質化させることにより、またはプラズマに晒して改質させることにより、容易にエッチングすることが可能になる。
【図面の簡単な説明】
【図１】 本発明の第１の実施例による半導体装置の製造方法を説明するための基板の断面図（その１）である。
【図２】 本発明の第１の実施例による半導体装置の製造方法を説明するための基板の断面図（その２）である。
【図３】 ジルコニア膜及びハフニア膜のエッチング速度を示す図表である。
【図４】 ハフニア膜をエッチングした後の試料表面のＸＰＳ分析結果を示すグラフである。
【図５】 本発明の第２の実施例による半導体装置の製造方法を説明するための基板の断面図である。
【図６】 プラズマ処理したハフニア膜及びプラズマ処理していないハフニア膜のエッチング後のＨｆ残量を示す図表である。
【符号の説明】
１ 半導体基板
２ 素子分離絶縁領域
３ Ｎ型ウェル
４ Ｐ型ウェル
５、５Ｎ、５Ｐ ゲート絶縁膜
６Ｎ、６Ｐ ゲート電極
１０Ｎ、１０Ｐ エクステンション部
１１ サイドウォールスペーサ
１２Ｎ、１２Ｐ ソース及びドレイン領域
１５ 金属シリサイド膜
２０、２１ レジストパターン
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に半導体基板の上にジルコニア（ＺｒＯ2）またはハフニア（ＨｆＯ2）からなる高誘電率の絶縁膜を形成し、この絶縁膜の一部をエッチングして半導体装置を製造する方法に関する。
【０００２】
【従来の技術】
ジルコニアやハフニアは酸化シリコンよりも高い誘電率を有するため、次世代のＭＩＳＦＥＴのゲート絶縁膜の材料として注目されている。ＭＩＳＦＥＴを作製する際には、ソース及びドレイン領域の表面に金属シリサイド膜を形成するために、ソース及びドレイン領域上に残っているゲート絶縁膜を除去する必要がある。
【０００３】
【発明が解決しようとする課題】
ジルコニア及びハフニアは化学的に極めて安定であるため、ウェット処理によるエッチングを行うことが困難である。反応性イオンエッチング（ＲＩＥ）による方法では、素子分離領域を形成する酸化シリコン、及び基板やゲート電極を形成するシリコンの双方に対して選択性を保ってエッチングすることが困難である。
【０００４】
本発明の目的は、ジルコニアやハフニアからなる絶縁膜を、ウェット処理でエッチングすることにより半導体装置を作製する方法を提供することである。
【０００５】
本発明の一観点によると、
（ａ１）半導体基板の表面上に、ジルコニアまたはハフニアからなる絶縁膜を形成する工程と、
（ａ２）前記絶縁膜の表面の一部を、マスクパターンで覆う工程と、
（ａ３）前記マスクパターンをマスクとして、前記絶縁膜のうち前記マスクパターンで覆われていない部分に、シリコン、ゲルマニウム、アルゴン、及びキセノンからなる群より選択された１つの元素のイオンを注入することにより、該絶縁膜にダメージを与える工程と、
（ａ４）前記マスクパターンをマスクとして、前記絶縁膜の一部をウェット処理でエッチングする工程と
を有する半導体装置の製造方法が提供される。
【０００６】
本発明の他の観点によると、
半導体基板の表面上に、ジルコニアまたはハフニアからなるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の一部の表面上に、ゲート電極を形成する工程と、
前記ゲート電極をマスクとして、前記ゲート絶縁膜のうち前記ゲート電極で覆われていない部分に、シリコン、ゲルマニウム、アルゴン、及びキセノンからなる群より選択された１つの元素のイオンを注入することにより、該ゲート絶縁膜にダメージを与える工程と、
前記ゲート電極をマスクとして、前記ゲート絶縁膜の一部をウェット処理でエッチングする工程と、
前記ゲート電極をマスクとして、該ゲート電極の両側の前記半導体基板の表層部に不純物イオンを注入する工程と
を有する半導体装置の製造方法が提供される。
【０００７】
絶縁膜へのイオン注入以外の方法で絶縁膜を非晶質化させてもよい。また、イオン注入の代わりに、絶縁膜を、窒素プラズマ、アルゴンプラズマ、またはアンモニアプラズマに晒してもよい。
【０００８】
ジルコニアまたはハフニアからなる絶縁膜にイオン注入することにより、非晶質化させることができる。非晶質化したジルコニアまたはハフニアは、結晶状態の時よりも容易にエッチングすることができる。また、ジルコニアまたはハフニアからなる絶縁膜を、エッチング前に、窒素プラズマ、アルゴンプラズマ、またはアンモニアプラズマに晒すことにより、容易にエッチングすることができる。
【０００９】
【発明の実施の形態】
図１及び図２を参照して、本発明の第１の実施例による半導体装置の製造方法について説明する。
【００１０】
図１（Ａ）に示すように、シリコンからなる半導体基板１の表層部にシャロートレンチアイソレーション（ＳＴＩ）法による素子分離絶縁領域２を形成する。素子分離領域２により、ＰチャネルＭＩＳＦＥＴを形成すべき活性領域及びＮチャネルＭＩＳＦＥＴを形成すべき活性領域が画定される。ＰチャネルＭＩＳＦＥＴを形成すべき活性領域にリン（Ｐ）イオンを注入してＮ型ウェル３を形成する。ＮチャネルＭＩＳＦＥＴを形成すべき活性領域にボロン（Ｂ）イオンを注入してＰ型ウェル４を形成する。
【００１１】
基板の表面上に、ジルコニアまたはハフニアからなる厚さ１〜５ｎｍのゲート絶縁膜５を堆積させる。なお、半導体基板１とゲート絶縁膜５との界面特性向上のために、ジルコニアまたはハフニア膜と半導体基板１との間に、厚さ０．５〜１．５ｎｍの酸化シリコン膜または窒化酸化シリコン膜を形成してもよい。
【００１２】
ジルコニア膜及びハフニア膜は、化学気相成長（ＣＶＤ）、有機金属化学気相成長（ＭＯＣＶＤ）、原子層化学気相成長（ＡＬＣＶＤ）、またはスパッタリングにより形成することができる。ＣＶＤ及びＡＬＣＶＤにより形成する場合には、ジルコニウム原料としてＺｒＣｌ4を使用することができ、ハフニウム原料としてＨｆＣｌ4を使用することができる。ＭＯＣＶＤで形成する場合には、ジルコニウム原料としてテトラターシャリブトキシジルコニウム（Ｚｒ（ｔ−ＯＣ4Ｈ9）4）、テトラキスジエチルアミノジルコニウム（Ｚｒ［Ｎ（Ｃ2Ｈ5）2］4）、テトラキスジメチルアミノジルコニウム（Ｚｒ［Ｎ（ＣＨ3）2］4）等を使用することができ、ハフニウム原料としてテトラターシャリブトキシハフニウム（Ｈｆ（ｔ−ＯＣ4Ｈ9）4）、テトラキスジエチルアミノハフニウム（Ｈｆ［Ｎ（Ｃ2Ｈ5）2］4）、テトラキスジメチルアミノハフニウム（Ｈｆ［Ｎ（ＣＨ3）2］4）等を使用することができる。
【００１３】
図１（Ｂ）の状態に至るまでの工程について説明する。ゲート絶縁膜５の上に、厚さ４０〜１２０ｎｍのポリシリコン膜を堆積させる。なお、ボロンの拡散を抑制するために、ゲート絶縁膜５とポリシリコン膜との間に、厚さ０．５〜１ｎｍの窒化シリコン膜または窒化酸化シリコン膜を形成してもよい。
【００１４】
塩素系ガスを用いた反応性イオンエッチング（ＲＩＥ）によりポリシリコン膜をパターニングし、ポリシリコンからなるＮチャネルＭＩＳＦＥＴ用ゲート電極６Ｎ及びＰチャネルＭＩＳＦＥＴ用ゲート電極６Ｐを残す。ゲート電極が配置された領域以外の領域に、ゲート絶縁膜５が露出する。
【００１５】
図１（Ｃ）に示すように、ゲート電極６Ｐ及び６Ｎをマスクとして、ゲート絶縁膜にゲルマニウム（Ｇｅ）イオン、シリコン（Ｓｉ）イオン、アルゴン（Ａｒ）イオン、またはキセノン（Ｘｅ）イオンを注入する。このイオン注入により、ゲート絶縁膜６Ｐ及び６Ｎで覆われていない領域のゲート絶縁膜５がダメージを受け、非晶質化（アモルファス化）する。厚さ１〜５ｎｍのゲート絶縁膜５を非晶質化させるために、ドーズ量を１×１０14〜１×１０16ｃｍ-2（中心条件１×１０15ｃｍ-2）、加速エネルギを０．５〜４０ｋｅＶとすることが好ましい。なお、Ｇｅ、Ｓｉ、Ａｒ、Ｘｅ以外に、シリコン中でキャリアを発生させない他の元素のイオンを注入してもよい。
【００１６】
図１（Ｄ）に示すように、露出しているゲート絶縁膜５を除去し、ゲート電極６Ｐ及び６Ｎの下に、それぞれゲート絶縁膜５Ｐ及び５Ｎを残す。ゲート絶縁膜５は、温度１１０〜１８０℃の熱濃硫酸、温度１１０〜１５０℃の硫酸と過酸化水素との混合液、温度１３０〜１８０℃の熱濃燐酸、または濃度０．５〜５０重量％の希フッ酸を用いてエッチングすることができる。ただし、希フッ酸は酸化シリコンを溶解させるため、希フッ酸を用いると素子分離領域２の信頼性が低下する。また、熱濃燐酸はシリコンを溶解させるため、熱濃燐酸を用いると、半導体基板１の表面の荒れや、ゲート電極の形状変化を引き起こす。このため、熱濃硫酸または硫酸と過酸化水素との混合液を用いることが好ましい。
【００１７】
特に硫酸と過酸化水素との混合液は、従来からシリコンプロセスで使用されているため、従来のプロセスとの整合性を維持することができる。典型的な組成は、硫酸濃度８０〜９８重量％、過酸化水素濃度１〜２０重量％であり、典型的な処理温度は１１０〜１４０℃であり、処理時間は１〜３０分である。
【００１８】
図２（Ｅ）に示すように、ＰチャネルＭＩＳＦＥＴを形成すべき領域に、ゲート電極６Ｐをマスクとしてボロンイオンを注入し、低濃度ドレイン（ＬＤＤ）構造のソース及びドレイン領域のエクステンション部１０Ｐを形成する。ＮチャネルＭＩＳＦＥＴを形成すべき領域に、ゲート電極６Ｎをマスクとしてリンイオンを注入し、エクステンション部１０Ｎを形成する。
【００１９】
図２（Ｆ）に示すように、ゲート電極６Ｎ及び６Ｐの側面上に、酸化シリコンからなるサイドウォールスペーサ１１を形成する。サイドウォールスペーサ１１は、酸化シリコン膜の堆積と、異方性エッチングにより形成される。
【００２０】
ＮチャネルＭＩＳＦＥＴを形成すべき領域に、ゲート電極６Ｎ及びサイドウォールスペーサ１１をマスクとして砒素（Ａｓ）イオンを注入し、ソース及びドレイン領域１２Ｎを形成する。ＰチャネルＭＩＳＦＥＴを形成すべき領域に、ゲート電極６Ｐ及びサイドウォールスペーサ１１をマスクとしてボロンイオンを注入し、ソース及びドレイン領域１２Ｐを形成する。
【００２１】
図２（Ｇ）に示すように、ソース及びドレイン領域１２Ｎ及び１２Ｐ、ゲート電極６Ｎ及び６Ｐの上面上にコバルトシリサイド膜１５を形成する。コバルトシリサイド膜１５は、周知の自己整合型シリサイド法（サリサイド法）により形成される。
【００２２】
上記第１の実施例では、図１（Ｃ）に示した工程で、ゲート絶縁膜５にイオンを注入することによってゲート絶縁膜５を非晶質化させるため、図１（Ｄ）に示した工程で、露出しているゲート絶縁膜５を容易にエッチングすることができる。
【００２３】
図３を参照して、ジルコニア及びハフニアのエッチング速度について説明する。図３の非晶質ＺｒＯ2及び非晶質ＨｆＯ2は、上記第１の実施例によるイオン注入によって非晶質化させたジルコニア及びハフニアを表し、結晶ＺｒＯ2は、単斜晶と正方晶のジルコニアを表し、結晶ＨｆＯ2は、単斜晶のハフニアを表す。エッチャントの欄に記載された各溶液の比は重量比である。なお、使用した硫酸、過酸化水素、塩酸、水酸化アンモニウム、及びフッ酸は、それぞれ９８重量％、３１重量％、３６重量％、２９重量％、及び５０重量％である。図３に示した図表中の各数値はエッチング速度であり、単位は「ｎｍ／分」である。
【００２４】
エッチャントとして硫酸と過酸化水素との混合液、熱濃燐酸、または希フッ酸を使用してエッチングする場合に、ジルコニアまたはハフニアを非晶質化させることにより、エッチング速度が速くなることがわかる。
【００２５】
図４に、厚さ４ｎｍのハフニア膜を、硫酸と過酸化水素との混合液でエッチングした後の試料表面をＸ線光電子分析法（ＸＰＳ）で分析した結果を示す。なお、図４に現れているピークは、Ｈｆの４ｄ軌道の電子に対応するものである。横軸は結合エネルギを単位「ｅＶ」で表し、縦軸は光電子検出強度を任意単位で表す。
【００２６】
図中の破線は、塩素系ガスを用いたＲＩＥ雰囲気に晒したハフニア膜をエッチングした後の検出結果を示し、細線は、ＲＩＥ雰囲気に晒した後、さらに酸素プラズマに晒したハフニア膜をエッチングした後の検出結果を示し、太線は、ＲＩＥ雰囲気及び酸素プラズマに晒した後、砒素をドーズ量１×１０15ｃｍ-2の条件でイオン注入したハフニア膜をエッチングした後の検出結果を示す。イオン注入して非晶質化させた場合のみ、ハフニア膜がほぼ完全に除去されていることがわかる。
【００２７】
図１（Ｃ）に示した非晶質化のためのイオン注入を、基板表面に対して斜めから行うことにより、半導体基板１にダメージを与えることなく、表面のゲート絶縁膜５にのみダメージを与えることができる。この場合、イオンビームの入射角（イオンビームの進行方向と基板表面の法線とのなす角）を８０°以上とすることが好ましい。また、ゲート電極６Ｎ及び６Ｐの下方のゲート絶縁膜５がダメージを受けないようにするために、イオンビームの傾斜方位をゲート電極６Ｎ及び６Ｐの延在する方向（図１（Ｃ）の紙面に垂直な方向）と平行にすることが好ましい。
【００２８】
注入されたイオンがゲート絶縁膜５内に止まり、半導体基板１の表面まで到達しない条件でイオン注入される場合には、炭素、窒素、酸素、フッ素等のイオンを注入してゲート絶縁膜５を非晶質化させてもよい。
【００２９】
イオンビームの入射角を小さく（例えば１０°以下）すると、半導体基板１の表層部もダメージを受けて非晶質化される。半導体基板１の表層部を非晶質化させておくと、その後のエクステンション部、ソース及びドレイン領域形成のためのイオン注入時のチャネリング現象を防止することができる。
【００３０】
半導体基板１の表層部にダメージを与えたくない場合には、イオンビームの入射角を大きくし、チャネリング現象を防止したい場合には、入射角を小さくすればよい。
【００３１】
次に、図５を参照して、第２の実施例による半導体装置の製造方法について説明する。
図５（Ａ）に示した状態に至るまでの工程を説明する。素子分離絶縁領域２、Ｎ型ウェル３、Ｐ型ウェル４、ゲート絶縁膜５、ゲート電極６Ｐ及び６Ｎの形成までは、図１（Ａ）及び図１（Ｂ）を参照して説明した第１の実施例の場合と同様である。
【００３２】
ＮチャネルＭＩＳＦＥＴを形成すべき領域をレジストパターン２０で覆う。レジストパターン２０及びゲート電極６Ｐをマスクとして、半導体基板１の表層部にボロンイオンを注入し、エクステンション部１０Ｐを形成する。このイオン注入時に、イオンビームに照射されたゲート絶縁膜５がダメージを受け、非晶質化される。十分な非晶質化を行うために、ボロンのドーズ量を１×１０14ｃｍ-2以上とすることが好ましい。
【００３３】
図５（Ｂ）に示すように、ゲート絶縁膜５の非晶質化された部分をエッチングする。このエッチングは、第１の実施例の図１（Ｄ）の工程で説明したゲート絶縁膜５のエッチング方法と同様の方法で行うことができる。ゲート絶縁膜５のエッチング後、レジストパターン２０を除去する。
【００３４】
図５（Ｃ）に示すように、ＰチャネルＭＩＳＦＥＴを形成すべき領域をレジストパターン２１で覆う。レジストパターン２１及びゲート電極６Ｎをマスクとして、半導体基板１の表層部にリンイオンを注入し、エクステンション部１０Ｎを形成する。リンイオンのドーズ量は、ＰチャネルＭＩＳＦＥＴのエクステンション部１０Ｐを形成するボロンイオンのドーズ量と同じである。このイオン注入によって、イオンビームに晒されたゲート絶縁膜５が非晶質化される。
【００３５】
図５（Ｄ）に示すように、ゲート絶縁膜５の非晶質化された部分をエッチングする。その後、レジストパターン２１を除去する。図２（Ｆ）及び図２（Ｇ）に示した工程と同様の工程を経て、ＮチャネルＭＩＳＦＥＴ及びＰチャネルＭＩＳＦＥＴを作製する。
【００３６】
第２の実施例では、エクステンション部１０Ｐ及び１０Ｎのイオン注入を行うときに、ジルコニアまたはハフニアからなるゲート絶縁膜５を非晶質化している。これにより、非晶質化したゲート絶縁膜５を容易に除去することができる。
【００３７】
ただし、第２の実施例では、エクステンション部１０Ｐ及び１０Ｎのイオン注入が、ゲート絶縁膜５を通して行われる。このため、ゲート絶縁膜５の酸素原子等がノックオンされて半導体基板１まで輸送される場合がある。このため、エクステンション部の接合が浅くなると、ノックオン現象による酸素等の輸送が無視できなくなる。このため、浅い接合を形成するためには、前述の第１の実施例による方法が適している。
【００３８】
次に、第３の実施例による半導体装置の製造方法について説明する。第１の実施例では、図１（Ｃ）に示した工程で、ゲルマニウム等のイオンを注入することにより、ゲート絶縁膜５の非晶質化を行った。第３の実施例では、図１（Ｃ）に示した状態で、ゲー電極６Ｐ及び６Ｎをマスクとして、ゲート絶縁膜５をアルゴン（Ａｒ）、窒素（Ｎ2）、またはアンモニア（ＮＨ3）のプラズマに晒すことにより、ゲート絶縁膜５を改質させる。改質したゲート絶縁膜５は、第１の実施例の場合と同様に、硫酸等を用いて容易に除去することができる。
【００３９】
図６を参照して、プラズマに晒したハフニア膜のエッチング特性について説明する。図６に示す試料１〜１４を準備した。各試料は、シリコン基板の表面上に厚さ１ｎｍの酸化シリコン膜を形成し、その上に厚さ５ｎｍのハフニア膜を形成したものである。各試料のハフニア膜は、原料ガスとしてＨｆＣｌ4とＨ2Ｏとを用い、成長温度３００℃で形成した。いずれの試料においても、硫酸処理時間は３０分である。Ｈｆ残量は単位「原子％」であり、ＸＰＳ法により分析した結果である。
【００４０】
窒素プラズマ処理した後、硫酸に浸漬させた試料９〜１２においては、Ｈｆは検出されず、ハフニア膜がほぼ完全に除去されていることがわかる。また、アンモニアプラズマまたはアルゴンプラズマに晒した後、硫酸に浸漬させた試料１〜８においても、プラズマ処理を行わなかった試料１３及び１４に比べると、Ｈｆの残量が少ないことがわかる。このように、ハフニア膜をプラズマに晒すと、硫酸を用いたエッチングにより容易にハフニア膜を除去することができる。
【００４１】
上記第３の実施例では、ハフニア膜を窒素プラズマ、アルゴンプラズマ、またはアンモニアプラズマに晒したが、ハフニア膜を、エッチングされやすいように改質させる他のプラズマに晒してもよい。このようなプラズマの例として、例えば、Ｋｒ、Ｘｅ、Ｏ2等が挙げられる。
【００４２】
なお、ジルコニア膜も、ハフニア膜と同様にプラズマに晒すことにより、エッチングし易くなるであろう。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００４３】
【発明の効果】
以上説明したように、本発明によれば、ジルコニアまたはハフニアからなる膜を非晶質化させることにより、またはプラズマに晒して改質させることにより、容易にエッチングすることが可能になる。
【図面の簡単な説明】
【図１】 本発明の第１の実施例による半導体装置の製造方法を説明するための基板の断面図（その１）である。
【図２】 本発明の第１の実施例による半導体装置の製造方法を説明するための基板の断面図（その２）である。
【図３】 ジルコニア膜及びハフニア膜のエッチング速度を示す図表である。
【図４】 ハフニア膜をエッチングした後の試料表面のＸＰＳ分析結果を示すグラフである。
【図５】 本発明の第２の実施例による半導体装置の製造方法を説明するための基板の断面図である。
【図６】 プラズマ処理したハフニア膜及びプラズマ処理していないハフニア膜のエッチング後のＨｆ残量を示す図表である。
【符号の説明】
１ 半導体基板
２ 素子分離絶縁領域
３ Ｎ型ウェル
４ Ｐ型ウェル
５、５Ｎ、５Ｐ ゲート絶縁膜
６Ｎ、６Ｐ ゲート電極
１０Ｎ、１０Ｐ エクステンション部
１１ サイドウォールスペーサ
１２Ｎ、１２Ｐ ソース及びドレイン領域
１５ 金属シリサイド膜
２０、２１ レジストパターン
Claims (8)
- （ａ１）半導体基板の表面上に、ジルコニアまたはハフニアからなる絶縁膜を形成する工程と、
（ａ２）前記絶縁膜の表面の一部を、マスクパターンで覆う工程と、
（ａ３）前記マスクパターンをマスクとして、前記絶縁膜のうち前記マスクパターンで覆われていない部分に、シリコン、ゲルマニウム、アルゴン、及びキセノンからなる群より選択された１つの元素のイオンを注入することにより、該絶縁膜にダメージを与える工程と、
（ａ４）前記マスクパターンをマスクとして、前記絶縁膜の一部をウェット処理でエッチングする工程と
を有する半導体装置の製造方法。 - 前記工程（ａ４）において、硫酸、または硫酸と過酸化水素との混合液を用いて前記絶縁膜をエッチングする請求項１に記載の半導体装置の製造方法。
- （ｂ１）半導体基板の表面上に、ジルコニアまたはハフニアからなる絶縁膜を形成する工程と、
（ｂ２）前記絶縁膜の表面の一部を、マスクパターンで覆う工程と、
（ｂ３）前記マスクパターンをマスクとして、前記絶縁膜のうち前記マスクパターンで覆われていない部分を非晶質化する工程と、
（ｂ４）前記マスクパターンをマスクとして、前記絶縁膜の非晶質化した部分をウェット処理でエッチングする工程と
を有する半導体装置の製造方法。 - （ｃ１）半導体基板の表面上に、ジルコニアまたはハフニアからなる絶縁膜を形成する工程と、
（ｃ２）前記絶縁膜の表面の一部を、マスクパターンで覆う工程と、
（ｃ３）前記マスクパターンをマスクとして、前記絶縁膜のうち前記マスクパターンで覆われていない部分を、窒素プラズマ、アルゴンプラズマ、及びアンモニアプラズマからなる群より選択された１つのプラズマに晒す工程と、
（ｃ４）前記マスクパターンをマスクとして、前記絶縁膜の一部をウェット処理でエッチングする工程と
を有する半導体装置の製造方法。 - 前記工程（ｃ４）において、硫酸、硫酸と過酸化水素との混合液、フッ酸、及び燐酸からなる群より選択された１つのエッチャントを用いて前記絶縁膜をエッチングする請求項４に記載の半導体装置の製造方法。
- 半導体基板の表面上に、ジルコニアまたはハフニアからなるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の一部の表面上に、ゲート電極を形成する工程と、
前記ゲート電極をマスクとして、前記ゲート絶縁膜のうち前記ゲート電極で覆われていない部分に、シリコン、ゲルマニウム、アルゴン、及びキセノンからなる群より選択された１つの元素のイオンを注入することにより、該ゲート絶縁膜にダメージを与える工程と、
前記ゲート電極をマスクとして、前記ゲート絶縁膜の一部をウェット処理でエッチングする工程と、
前記ゲート電極をマスクとして、該ゲート電極の両側の前記半導体基板の表層部に不純物イオンを注入する工程と
を有する半導体装置の製造方法。 - 半導体基板の表面上に、ジルコニアまたはハフニアからなるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の一部の表面上に、ゲート電極を形成する工程と、
前記ゲート電極をマスクとして、前記ゲート絶縁膜のうち前記ゲート電極で覆われていない部分を非晶質化する工程と、
前記ゲート電極をマスクとして、非晶質化した前記ゲート絶縁膜をウェット処理でエッチングする工程と、
前記ゲート電極をマスクとして、該ゲート電極の両側の前記半導体基板の表層部に不純物イオンを注入する工程と
を有する半導体装置の製造方法。 - 半導体基板の表面上に、ジルコニアまたはハフニアからなるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の一部の表面上に、ゲート電極を形成する工程と、
前記ゲート電極をマスクとして、前記ゲート絶縁膜のうち前記ゲート電極で覆われていない部分を、窒素プラズマ、アルゴンプラズマ、及びアンモニアプラズマからなる群より選択された１つのプラズマに晒す工程と、
前記ゲート電極をマスクとして、前記ゲート絶縁膜の一部をウェット処理でエッチングする工程と、
前記ゲート電極をマスクとして、該ゲート電極の両側の前記半導体基板の表層部に不純物イオンを注入する工程と
を有する半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002231786A JP4150548B2 (ja) | 2002-08-08 | 2002-08-08 | 半導体装置の製造方法 |
| US10/633,534 US6998303B2 (en) | 2002-08-08 | 2003-08-05 | Manufacture method for semiconductor device with patterned film of ZrO2 or the like |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002231786A JP4150548B2 (ja) | 2002-08-08 | 2002-08-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004071973A JP2004071973A (ja) | 2004-03-04 |
| JP4150548B2 true JP4150548B2 (ja) | 2008-09-17 |
Family
ID=31884341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002231786A Expired - Fee Related JP4150548B2 (ja) | 2002-08-08 | 2002-08-08 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6998303B2 (ja) |
| JP (1) | JP4150548B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030040171A1 (en) * | 2001-08-22 | 2003-02-27 | Weimer Ronald A. | Method of composite gate formation |
| US6794315B1 (en) * | 2003-03-06 | 2004-09-21 | Board Of Trustees Of The University Of Illinois | Ultrathin oxide films on semiconductors |
| JP3725137B2 (ja) | 2003-05-30 | 2005-12-07 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US7183182B2 (en) * | 2003-09-24 | 2007-02-27 | International Business Machines Corporation | Method and apparatus for fabricating CMOS field effect transistors |
| EP1524699B1 (en) * | 2003-10-17 | 2012-12-26 | Imec | Method for forming CMOS semiconductor devices having a notched gate insulator and devices thus obtained |
| US7258745B2 (en) * | 2004-08-06 | 2007-08-21 | Ut-Battelle, Llc | Method for fabricating hafnia films |
| JP2006108629A (ja) | 2004-09-10 | 2006-04-20 | Toshiba Corp | 半導体装置の製造方法 |
| JP4817677B2 (ja) * | 2005-03-04 | 2011-11-16 | Ｏｋｉセミコンダクタ株式会社 | 半導体素子の製造方法 |
| US7595248B2 (en) * | 2005-12-01 | 2009-09-29 | Intel Corporation | Angled implantation for removal of thin film layers |
| US7713854B2 (en) * | 2006-10-20 | 2010-05-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Gate dielectric layers and methods of fabricating gate dielectric layers |
| JP4845782B2 (ja) * | 2007-03-16 | 2011-12-28 | 東京エレクトロン株式会社 | 成膜原料 |
| JP5212465B2 (ja) * | 2008-03-31 | 2013-06-19 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法、イオンビームの調整方法及びイオン注入装置 |
| JP5801676B2 (ja) | 2011-10-04 | 2015-10-28 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| JP7675540B2 (ja) * | 2021-03-17 | 2025-05-13 | 東京エレクトロン株式会社 | 基板処理方法および基板処理装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2988414B2 (ja) * | 1997-02-20 | 1999-12-13 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100358056B1 (ko) * | 1999-12-27 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 산화막 형성방법 |
| JP2001257344A (ja) * | 2000-03-10 | 2001-09-21 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| US6686248B1 (en) * | 2001-04-03 | 2004-02-03 | Advanced Micro Devices, Inc. | Method of fabricating a semiconductor device having a MOS transistor with a high dielectric constant material |
| US6573197B2 (en) * | 2001-04-12 | 2003-06-03 | International Business Machines Corporation | Thermally stable poly-Si/high dielectric constant material interfaces |
| US6902681B2 (en) * | 2002-06-26 | 2005-06-07 | Applied Materials Inc | Method for plasma etching of high-K dielectric materials |
| US6755104B2 (en) * | 2002-07-01 | 2004-06-29 | David S. Grant | Stripper plate supporting assembly |
-
2002
- 2002-08-08 JP JP2002231786A patent/JP4150548B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-05 US US10/633,534 patent/US6998303B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6998303B2 (en) | 2006-02-14 |
| US20040038555A1 (en) | 2004-02-26 |
| JP2004071973A (ja) | 2004-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6440807B1 (en) | Surface engineering to prevent EPI growth on gate poly during selective EPI processing | |
| US8043916B2 (en) | Method of fabricating semiconductor device having multiple gate insulating layer | |
| JP4150548B2 (ja) | 半導体装置の製造方法 | |
| US6399448B1 (en) | Method for forming dual gate oxide | |
| TW200843110A (en) | Semiconductor device manufacturing method and semiconductor device | |
| US6524918B2 (en) | Method for manufacturing a gate structure incorporating therein aluminum oxide as a gate dielectric | |
| US7655551B2 (en) | Control of poly-Si depletion in CMOS via gas phase doping | |
| TW201535486A (zh) | 整合至互補式金屬氧化物半導體流程的互補式矽氧氮氧半導體 | |
| CN102569198B (zh) | 藉由氮化物硬掩膜层及氧化物掩膜形成信道半导体合金 | |
| US6281140B1 (en) | Method of reducing the roughness of a gate insulator layer after exposure of the gate insulator layer to a threshold voltage implantation procedure | |
| US20070235759A1 (en) | CMOS process with Si gates for nFETs and SiGe gates for pFETs | |
| JP6083150B2 (ja) | 半導体装置の製造方法 | |
| JP2004165470A (ja) | 半導体装置及びその製造方法 | |
| US10896855B2 (en) | Asymmetric gate spacer formation using multiple ion implants | |
| TWI261336B (en) | A semiconductor device | |
| KR101199437B1 (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| JP2827962B2 (ja) | 半導体装置の製造方法 | |
| JP2001308319A (ja) | 絶縁ゲート型化合物半導体装置 | |
| JP3371600B2 (ja) | Ｍｉｓトランジスタの製造方法 | |
| US7329618B2 (en) | Ion implanting methods | |
| KR100573271B1 (ko) | 반도체 소자의 실리사이드 형성방법 | |
| JPH03297148A (ja) | 半導体装置の製造方法 | |
| KR20030050595A (ko) | 듀얼 게이트산화막을 구비한 반도체장치의 제조 방법 | |
| JPH08195489A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH097962A (ja) | ボロン不純物層形成方法およびそれを用いて製造された半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080630 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4150548 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |